JP6774027B2 - 情報処理装置およびプログラム - Google Patents
情報処理装置およびプログラム Download PDFInfo
- Publication number
- JP6774027B2 JP6774027B2 JP2016239873A JP2016239873A JP6774027B2 JP 6774027 B2 JP6774027 B2 JP 6774027B2 JP 2016239873 A JP2016239873 A JP 2016239873A JP 2016239873 A JP2016239873 A JP 2016239873A JP 6774027 B2 JP6774027 B2 JP 6774027B2
- Authority
- JP
- Japan
- Prior art keywords
- dram
- power
- program
- unit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 34
- 238000000034 method Methods 0.000 claims description 203
- 230000008569 process Effects 0.000 claims description 182
- 230000015654 memory Effects 0.000 claims description 110
- 238000004891 communication Methods 0.000 claims description 97
- 238000012545 processing Methods 0.000 claims description 45
- 230000007704 transition Effects 0.000 claims description 15
- 238000012790 confirmation Methods 0.000 claims description 4
- 238000012795 verification Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 10
- 230000004044 response Effects 0.000 description 8
- 238000011084 recovery Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Description
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記判断プログラムと前記第2実行用プログラムは、自装置全体を制御するための全体制御プログラムに含まれており、
前記ロード部は、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロード可能な場合は、これらを前記第1DRAMにロードし、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロードできない場合は、前記全体制御プログラムのうち、前記判断プログラムと前記第2実行用プログラムを前記第1DRAMにロードし、それ以外のプログラムは前記第2DRAMにロードする
ことを特徴とする情報処理装置。
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記DRAM部は、メモリを増設可能であり、
前記ロード部は、前記DRAM部が前記第1DRAMと前記第2DRAMを有していることを検出した場合に、前記第1メモリマップに従ってロードを行い、
前記制御部は、前記DRAM部が前記第1DRAMと前記第2DRAMを有していることを検出した場合にのみ前記省電力時制御を行う
ことを特徴とする情報処理装置。
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時と前記省電力状態時での消費電力の差が少ない
ことを特徴とする情報処理装置。
前記DRAM部は、前記省電力モード時は、前記第2DRAMを電源オフ状態にする
ことを特徴とする[1]乃至[3]のいずれか1つに記載の情報処理装置。
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記DRAM部は、第3DRAMをさらに有し、
前記ロード部は、前記省電力モード移行時から前記通常電力モードに復帰するまでの間に記憶しておく必要の無いプログラムは、前記第3DRAMにロードし、
前記DRAM部は、前記省電力モード時は、前記第3DRAMを電源オフ状態にする
ことを特徴とする情報処理装置。
[6]前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時の消費電力が少ない
ことを特徴とする[1]乃至[5]のいずれか1つに記載の情報処理装置。
上記発明では、電源オン状態時の消費電力が少ないDRAMをイベント発生時に電源オンする。他方のDRAMをイベント発生時に電源オンした場合に比べて、イベント発生時における消費電力を抑えることができる。
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記判断プログラムと前記第2実行用プログラムは、自装置全体を制御するための全体制御プログラムに含まれており、
前記ロードステップでは、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロード可能な場合は、これらを前記第1DRAMにロードし、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロードできない場合は、前記全体制御プログラムのうち、前記判断プログラムと前記第2実行用プログラムを前記第1DRAMにロードし、それ以外のプログラムは前記第2DRAMにロードする
ことを特徴とする制御プログラム。
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記DRAM部は、メモリを増設可能であり、
前記DRAM部が前記第1DRAMと前記第2DRAMを有しているか否かを調べる増設確認ステップをさらに有し、
前記ロードステップでは、前記増設確認ステップにおいて前記DRAM部が前記第1DRAMと前記第2DRAMを有していることが確認された場合に、前記第1メモリマップに従ってロードを行い、
前記判断ステップは、前記増設確認ステップにおいて前記DRAM部が前記第1DRAMと前記第2DRAMを有していることが確認された場合にのみ行われる
ことを特徴とする制御プログラム。
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時と前記省電力状態時での消費電力の差が少ない
ことを特徴とする制御プログラム。
前記切り替えるステップでは、前記省電力モード時は、前記第2DRAMを電源オフ状態にする
ことを特徴とする[7]乃至[9]のいずれか1つに記載の制御プログラム。
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記DRAM部は、第3DRAMをさらに有し、
前記ロードステップでは、前記省電力モード移行時から前記通常電力モードに復帰するまでの間に記憶しておく必要の無いプログラムは、前記第3DRAMにロードし、
前記切り替えるステップでは、前記省電力モード時は、前記第3DRAMを電源オフ状態にする
ことを特徴とする制御プログラム。
[12]前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時の消費電力が少ない
ことを特徴とする[7]乃至[11]のいずれか1つに記載の制御プログラム。
態様例1では、1つのBankにOSプログラム、MFPプログラム、通信バッファを格納しきれない場合について説明する。図6は、画像形成装置30における、一般的なメモリマップ(変更前)と、1つのBankにOSプログラム、MFPプログラム、通信バッファを格納しきれない場合に、1つのBankでスリープ状態時の処理を実行可能とするように変更したメモリマップ(変更後)とを対比して示している。
ここまでは、スリープ時にBank1を電源オン状態にする場合を例に説明したが、態様例2ではスリープ時に電源オン状態にするBankを決定する2つの方法について説明する。
決定方法1では、2つのBankのうち、電源オン状態での消費電力の少ない方をスリープ状態時に使用する。
決定方法2では、2つのBankのうち、電源オン状態と省電力状態での消費電力の差が少ない方をスリープ状態時に使用する。
態様例3では、スリープ状態時に使用しないBankにバッファのみが配置されている場合は、該Bankをディープスリープ中およびスリープ中は電源オフ状態にすることで、より消費電力を削減する。バッファのみが配置されているBankは、ディープスリープ中およびスリープ中に、記憶しておくデータが無いので電源オフ状態にして該Bank内のデータが消えてしまっても問題はない。
態様例4では、DRAM部としてのMemory33(Bank)が3つある場合について説明する。画像形成装置30は、3つのBankがある場合、各Bankに格納されるデータの配置を最適化することでスリープ状態時における消費電力を最小限に抑える。図14は、3つのBankがある場合において、一般的なメモリマップ(変更前)と、スリープ状態時における消費電力を最小限に抑えるメモリマップ(変更後)を対比して示す。
10…PC端末
30…画像形成装置
31…CPU
32…Flash ROM
33…Memory
35…HDD
36…スキャナ
37…USB
38…操作パネル
39…Wifi
42…ネットワーク通信部
44…プリントエンジン
46…認証装置
60…消費電力測定モジュール
Claims (12)
- 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記判断プログラムと前記第2実行用プログラムは、自装置全体を制御するための全体制御プログラムに含まれており、
前記ロード部は、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロード可能な場合は、これらを前記第1DRAMにロードし、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロードできない場合は、前記全体制御プログラムのうち、前記判断プログラムと前記第2実行用プログラムを前記第1DRAMにロードし、それ以外のプログラムは前記第2DRAMにロードする
ことを特徴とする情報処理装置。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記DRAM部は、メモリを増設可能であり、
前記ロード部は、前記DRAM部が前記第1DRAMと前記第2DRAMを有していることを検出した場合に、前記第1メモリマップに従ってロードを行い、
前記制御部は、前記DRAM部が前記第1DRAMと前記第2DRAMを有していることを検出した場合にのみ前記省電力時制御を行う
ことを特徴とする情報処理装置。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時と前記省電力状態時での消費電力の差が少ない
ことを特徴とする情報処理装置。 - 前記ロード部は、前記省電力モードへの移行時から前記通常電力モードに復帰するまでの間に記憶しておく必要のあるプログラムを、前記第1DRAMにさらにロードし、
前記DRAM部は、前記省電力モード時は、前記第2DRAMを電源オフ状態にする
ことを特徴とする請求項1乃至3のいずれか1つに記載の情報処理装置。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、
自装置の電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替える全体切り替え制御部と、
外部装置とデータの送受信を行う通信部と、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムを前記DRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロード部と、
自装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロード部がロードした前記判断プログラムを実行して前記判断を行い、前記イベントに係る処理が前記第2処理であれば、前記第2DRAMを省電力状態に維持したままで、前記第1DRAMにロードされている前記第2実行用プログラムを実行して前記第2処理を実行する省電力時制御を行う制御部と、
を備え、
前記DRAM部は、第3DRAMをさらに有し、
前記ロード部は、前記省電力モード移行時から前記通常電力モードに復帰するまでの間に記憶しておく必要の無いプログラムは、前記第3DRAMにロードし、
前記DRAM部は、前記省電力モード時は、前記第3DRAMを電源オフ状態にする
ことを特徴とする情報処理装置。 - 前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時の消費電力が少ない
ことを特徴とする請求項1乃至5のいずれか1つに記載の情報処理装置。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、外部装置とデータの送受信を行う通信部とを備える情報処理装置で実行される制御プログラムであって、
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記判断プログラムと前記第2実行用プログラムは、自装置全体を制御するための全体制御プログラムに含まれており、
前記ロードステップでは、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロード可能な場合は、これらを前記第1DRAMにロードし、前記全体制御プログラムと前記通信バッファと前記ワーク領域を前記第1DRAMにロードできない場合は、前記全体制御プログラムのうち、前記判断プログラムと前記第2実行用プログラムを前記第1DRAMにロードし、それ以外のプログラムは前記第2DRAMにロードする
ことを特徴とする制御プログラム。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、外部装置とデータの送受信を行う通信部とを備える情報処理装置で実行される制御プログラムであって、
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記DRAM部は、メモリを増設可能であり、
前記DRAM部が前記第1DRAMと前記第2DRAMを有しているか否かを調べる増設確認ステップをさらに有し、
前記ロードステップでは、前記増設確認ステップにおいて前記DRAM部が前記第1DRAMと前記第2DRAMを有していることが確認された場合に、前記第1メモリマップに従ってロードを行い、
前記判断ステップは、前記増設確認ステップにおいて前記DRAM部が前記第1DRAMと前記第2DRAMを有していることが確認された場合にのみ行われる
ことを特徴とする制御プログラム。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、外部装置とデータの送受信を行う通信部とを備える情報処理装置で実行される制御プログラムであって、
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時と前記省電力状態時での消費電力の差が少ない
ことを特徴とする制御プログラム。 - 前記ロードステップでは、前記省電力モードへの移行時から前記通常電力モードに復帰するまでの間に記憶しておく必要のあるプログラムを、前記第1DRAMにさらにロードし、
前記切り替えるステップでは、前記省電力モード時は、前記第2DRAMを電源オフ状態にする
ことを特徴とする請求項7乃至9のいずれか1つに記載の制御プログラム。 - 電源オン状態と前記電源オン状態より消費電力の少ない省電力状態の切り替えが可能な第1DRAMと第2DRAMを備えるDRAM部と、外部装置とデータの送受信を行う通信部とを備える情報処理装置で実行される制御プログラムであって、
電力モードを、通常電力モードと、前記通常電力モードより消費電力が少なく、かつ前記第1DRAMと前記第2DRAMが省電力状態となる省電力モードに切り替えるステップと、
前記通信部が受信したデータに起因して発生したイベントに係る処理が前記通常電力モード時のみ実行可能な第1処理と、前記通常電力モード時でなくとも実行可能な第2処理のうちのいずれであるかを判断する判断プログラムと、前記第1処理を実行するための第1実行用プログラムと、前記第2処理を実行するための第2実行用プログラムをDRAM部にロードすると共に、少なくとも前記判断プログラムと、前記第2実行用プログラムは前記第1DRAMにロードし、前記第1DRAMに前記通信部が通信を行うための通信バッファおよび前記判断プログラムと、前記第2実行用プログラムを実行するためのワーク領域を確保する第1メモリマップに従って前記ロードを行うロードステップと、
前記情報処理装置が前記省電力モードの状態で前記イベントが発生した場合に、前記DRAM部に前記第1DRAMを電源オン状態にさせるとともに、前記第1DRAMに前記ロードステップでロードした前記判断プログラムを実行して前記判断を行わせる判断ステップと、
前記判断により前記イベントに係る処理が前記第2処理であることが判明した場合に、前記第1DRAMに前記ロードステップでロードした前記第2実行用プログラムを実行して前記第2処理を実行させるステップと、
を有し、
前記DRAM部は、第3DRAMをさらに有し、
前記ロードステップでは、前記省電力モード移行時から前記通常電力モードに復帰するまでの間に記憶しておく必要の無いプログラムは、前記第3DRAMにロードし、
前記切り替えるステップでは、前記省電力モード時は、前記第3DRAMを電源オフ状態にする
ことを特徴とする制御プログラム。 - 前記第1DRAMは、前記第2DRAMよりも前記電源オン状態時の消費電力が少ない
ことを特徴とする請求項7乃至11のいずれか1つに記載の制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239873A JP6774027B2 (ja) | 2016-12-09 | 2016-12-09 | 情報処理装置およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016239873A JP6774027B2 (ja) | 2016-12-09 | 2016-12-09 | 情報処理装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018097496A JP2018097496A (ja) | 2018-06-21 |
JP6774027B2 true JP6774027B2 (ja) | 2020-10-21 |
Family
ID=62633551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016239873A Expired - Fee Related JP6774027B2 (ja) | 2016-12-09 | 2016-12-09 | 情報処理装置およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6774027B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263368A (ja) * | 1995-03-28 | 1996-10-11 | Nec Shizuoka Ltd | 情報処理装置 |
JP2003271450A (ja) * | 2002-03-13 | 2003-09-26 | Canon Inc | プログラム格納システムおよびカメラ |
JP4358041B2 (ja) * | 2004-06-18 | 2009-11-04 | シャープ株式会社 | 制御装置、情報処理装置、制御方法、省電力制御プログラムおよび記録媒体 |
JP4720926B2 (ja) * | 2009-03-26 | 2011-07-13 | ブラザー工業株式会社 | 処理装置 |
JP2011059937A (ja) * | 2009-09-09 | 2011-03-24 | Seiko Epson Corp | 電子機器 |
-
2016
- 2016-12-09 JP JP2016239873A patent/JP6774027B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018097496A (ja) | 2018-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4354483B2 (ja) | 画像処理装置、画像処理システム、画像処理方法、および画像処理プログラム | |
US8176344B2 (en) | Information processing apparatus and control method thereof | |
US7817298B2 (en) | Image processing apparatus and method for faster starting of an image processing apparatus using priority functions | |
JP5780769B2 (ja) | データ処理装置、その制御方法およびプログラム、並びに記憶媒体 | |
JP6821420B2 (ja) | 画像形成装置およびその制御方法 | |
US20160062775A1 (en) | Information processing apparatus including main system and subsystem | |
CN110730276A (zh) | 打印装置及打印装置的控制方法 | |
US9411401B2 (en) | Information processing apparatus, control method for information processing apparatus, and storage medium | |
KR101596095B1 (ko) | 인쇄 장치 및 기록 매체 | |
JP5103307B2 (ja) | 画像形成装置 | |
JP2011178069A (ja) | 印刷装置 | |
US10057433B2 (en) | Image forming apparatus, operation control method and non-transitory computer-readable storage medium storing operation control program | |
US8160468B2 (en) | Image forming apparatus, memory management method, memory management program product | |
JP6774027B2 (ja) | 情報処理装置およびプログラム | |
JP5889833B2 (ja) | 画像形成装置及びその起動制御方法 | |
JP6033183B2 (ja) | 画像形成装置、及び画像形成装置の起動方法 | |
JP6590890B2 (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
JP6000754B2 (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム | |
JP5298827B2 (ja) | 画像処理装置、電源制御方法、電源制御プログラム、及びそのプログラムを記録した記録媒体 | |
JP6485699B2 (ja) | 画像形成装置、画像形成システム | |
JP2009070106A (ja) | 画像形成装置、データの処理方法並びにデータの処理プログラム | |
JP2014148107A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP4958723B2 (ja) | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 | |
JP6834549B2 (ja) | ジョブ処理装置 | |
JP6965667B2 (ja) | 情報処理装置、画像処理装置、および画像処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6774027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |