JP6770246B2 - 電子機器及び画像形成装置 - Google Patents

Description

この発明は、電子機器及び画像形成装置に関する。

従来、複数の基板を有する画像形成装置等の電子機器において、ハーネスやコネクタにより接続された複数の基板間の接続を検知する技術が知られている。
例えば特許文献１には、複数の基板間の接続を検知する目的で、接続検知専用の信号線を複数の基板を接続する各コネクタに直列に接続して、その各コネクタ間の信号線に接続された複数の抵抗の合成抵抗に応じて検出される電圧が、各コネクタの接続状態によって変化することによって、各コネクタの接続の状態を判定する構成が開示されている。

しかしながら、このような従来の電子機器における基板間の接続を検知するための構成では、専用の信号線が必要になるため、接続する信号線の本数が増加してしまうという問題があった。
この発明は、この問題を解決するためになされたものであり、接続検知専用の信号線を設けることなく、複数の基板間の接続状態を検知できるようにすることを目的とする。

この発明による電子機器は上記の目的を達成するため、第１の基板及び第２の基板と、それぞれ上記第１の基板と第２の基板を接続する第１の信号線及び第２の信号線と、上記第１の基板上に設けられ、上記第１の信号線に高周波信号の接続検知信号を出力する制御部と、上記第２の基板上に、上記第１の信号線と第２の信号線との間に接続されて設けられ、上記高周波信号のみを通す第１のフィルタと、上記第１の基板上に、上記第２の信号線と上記制御部との間に並んで接続されて設けられた、上記高周波信号のみを通す第２のフィルタと上記低周波信号のみを通す第３のフィルタとを備え、
上記制御部には上記第３のフィルタを介して上記第２の信号線から上記低周波信号を受け取りながら上記第１及び第２のフィルタを通過した上記接続検知信号が入力され、その制御部はその入力された接続検知信号に基づいて上記第１の基板と第２の基板との接続状態を検知することを特徴とする。

この発明による電子機器は、接続検知専用の信号線を設けることなく、複数の基板間の接続状態を検知することができる。

この発明による電子機器の基本的な実施形態の構成を示すブロック図である。 この発明による電子機器の具体的な実施形態の構成を示すブロック図である。 この発明による電子機器の他の実施形態の構成を示すブロック図である。 この発明を適用する画像形成装置の構成例を示すブロック図である。 図４に示したＣＰＵ２０が実行するこの発明に係わる処理の流れを示すフローチャートである。 図５における「通知処理」のサブルーチンの詳細を示すフローチャートである。 接続検知信号の出力から検知までを説明するための波形図である。 センサ信号変化時の高周波発生による接続検知信号への干渉を説明するための波形図である。 この発明による電子機器の誤検知防止機能を有する実施形態における制御基板の制御部の内部構成を示す機能ブロック図である。 図９に示した制御部４０が実行するこの発明に係わる処理のフローチャートである。 図１０におけるステップＳ２１のサブルーチンの詳細な処理例を示すフローチャートである。 図１１に示した「接続状態検知」のサブルーチンの処理を実行するために、図１０におけるステップＳ１の「初期化処理、断線検知タスク起動」の処理に追加する処理を示すフローチャートである。

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図１は、この発明による電子機器の基本的な実施形態の構成を示すブロック図である。
この図１に示す電子機器は、第１の基板である制御基板１と第２の基板である中継基板２を有しており、その制御基板１と中継基板２がコネクタ１３，１４と信号線１５，１６によって接続されている。その信号線１５が第１の信号線、信号線１６が第２の信号線である。

制御基板１には制御部３を備え、その制御部３と信号線１５に接続される信号線１５ａとの間に、ハイパスフィルタ（以下「ＨＰＦ」と略称する）４とローパスフィルタ（以下「ＬＰＦ」と略称する）７とが接続されている。また、制御部３と信号線１６に接続される信号線１６ａとの間に、ＨＰＦ６とＬＰＦ８とが接続されている。
コネクタ１３は、信号線１５，１６と制御基板１側の信号線１５ａ，１６ａとをそれぞれ接続するコネクタである。

中継基板２には、信号線１５に接続される信号線１５ｂと信号線１６に接続される信号線１６ｂとの間にＨＰＦ５が接続されている。
信号線１５ｂにはＬＰＦ９が接続され、そのＬＰＦ９が外部のセンサ１１に接続されている。また、信号線１６ｂにはＬＰＦ１０が接続され、そのＬＰＦ１０が外部のセンサ１２に接続されている。
コネクタ１４は、信号線１５，１６と中継基板２側の信号線１５ｂ，１６ｂとをそれぞれ接続するコネクタである。

制御部３は、低周波信号である制御信号と高周波信号である接続検知信号の入出力を行う。
センサ１１は、中継基板２のＬＰＦ９及び制御基板１のＬＰＦ７を介して、低周波信号であるセンサ信号を制御部３へ出力する。センサ１２は、中継基板２のＬＰＦ１０及び制御基板１のＬＰＦ８を介して、低周波信号であるセンサ信号を制御部３へ出力する。
制御部３が出力する接続検知信号はＨＰＦ４を通り、センサ１１のセンサ信号と重畳され、信号線１５を介して中継基板２へ送られる。

ＨＰＦ５は、センサ１１からのセンサ信号は通さず、高周波信号である接続検知信号のみを通し、その接続検知信号はセンサ１２からのセンサ信号と重畳され、信号線１６を介して制御基板１へ帰還される。
ＨＰＦ６は、センサ１２からのセンサ信号に重畳された高周波信号である接続検知信号のみを通して、制御部３へ入力させる。
信号線１５でセンサ信号に重畳される接続検知信号は、ＬＰＦ９によって遮断され、センサ１１には到達しない。
ＨＰＦ５経由で信号線１６でセンサ信号に重畳される接続検知信号は、ＬＰＦ１０によって遮断され、センサ１２には到達しない。

このように、接続検知信号と制御信号又はセンサ信号を同じ信号線に重畳して伝達することによって、信号線の増加を防ぐことができる。
センサ１１，１２としては、光電式のフォトインタラプタやメカ式のスイッチ等の他、アナログセンサである温度センサや湿度センサなども一般的に使用される。
一般的なフォトインタラプタの応答周波数は数ｋＨｚと低周波であるのに対して、接続検知信号として数ＭＨｚ以上の高周波信号を重畳させる。

図１における破線の矢印線は接続検知信号が流れる経路を示している。
この破線の矢印線で示すように、制御基板１から送出されて帰還した信号を、高周波信号のみを通すＨＰＦ６と低周波信号のみを通すＬＰＦ８によって、接続検知信号とセンサ信号とを分離して制御部３に入力させる。そのため、制御部３が制御動作中でも中継基板２の接続検知を行うことが可能である。

接続検知信号とセンサ信号とを重畳させる２本の信号線１５，１６をそれぞれ、コネクタ１３，１４の両端に配置することにより、コネクタの斜め挿しによる嵌合不良の検知にも有用である。
コネクタ１３，１４の信号線１５と１６の間には、制御基板１と中継基板２間のその他の信号を送受するための複数の信号線を設けてもよい。

ところで、ＨＰＦとしてコンデンサを用いる場合、重畳された信号の電位変動によりマイナス電圧や過電圧が発生することがある。
センサ１１，１２がサーミスタ等の場合には問題とならないが、電子式のセンサでは故障の原因となる。また、センサがメカ式のスイッチ等の場合はチャタリングが発生することがあり、そのチャタリングが接続検知信号と干渉することによって誤検知の原因となる。
センサの出力経路に低周波信号のみを通すＬＰＦ９，１０を設けて高周波信号を遮断することによって、上記電位変動からセンサを保護すると同時に、チャタリングと接続検知信号の干渉を防ぐことによって、接続検知の精度向上を可能にする。

この実施形態においては、ＨＰＦ５が第１のフィルタ、ＨＰＦ６が第２のフィルタ、ＬＰＦ８が第３のフィルタである。さらに、ＬＰＦ９が第４のフィルタ、ＬＰＦ１０が第５のフィルタ、ＨＰＦ４が第６のフィルタ、ＬＰＦ７が第７のフィルタである。

図２は、この発明による電子機器の具体的な実施形態の構成を示すブロック図である。
この実施形態は、図１に示した電子機器と同じ構成であるが、制御部３とＨＰＦ４〜６及びＬＰＦ７〜１０の構成例を具体的に示したものである。
制御部３は、接続検知信号となる高周波信号を出力する発振器３ａと信号の入出力を制御するＩＯ部３ｂによって構成されている。

ＩＯ部３ｂによって、接続検知信号の出力タイミングの制御や、センサ１１，１２からのセンサ信号及び接続検知信号の入力を行う。
発振器３ａとしては、高周波信号を出力するので、ＩＯ部３ｂでの処理の軽減やＥＭＩ対策のため、正弦波信号を出力する発振子にオペアンプ等の増幅回路を組み合わせたものを用いるとよい。また、帰還した接続検知信号をアナログ信号として検知することによって、接点不良などによるインピーダンス変化を検知することも可能になる。

ＨＰＦ４，５，６はコンデンサＣ１と抵抗Ｒ１によって、ＬＰＦ７，８，９，１０は、コンデンサＣ２と抵抗Ｒ２によってそれぞれ構成される。但し、同じ符号（Ｃ１又はＣ２）のコンデンサは全て同じ容量のコンデンサに限るものではなく、同じ符号（Ｒ１又はＲ２）の抵抗も全て同じ抵抗値の抵抗に限るものではない。

各信号線１５ａ，１６ａと電源間にそれぞれ接続された抵抗Ｒ４はプルアップ抵抗であり、各信号線に信号が流れていないときには、そのレベルを電源電圧Ｖccレベルにする。
ＨＰＦ６とＩＯ部３ｂとの間の信号線と電源との間にも抵抗Ｒ５が接続されており、その信号線に接続検知信号がないときには、その信号線のレベルが電源電圧Ｖccを抵抗Ｒ５とＨＰＦ６の抵抗Ｒ１とで分圧した中間レベルになる。そして、ここに帰還される接続検知信号は電源電圧Ｖccとグラウンドレベルとの間で振動する波形になる。

この実施形態の他に、フィルタとしてコイルやオペアンプ等による構成も一般的である。
ＨＰＦに代えて、接続検知信号の周波数帯域のみを通過させるバンドパスフィルタ（ＢＰＦ）を用いてもよい。
また、センサ１１，１２に代えて、各種の動作部（駆動部、処理部、操作部、表示部等の機器やユニットなど）を設けてもよい。

図３は、この発明による電子機器の他の実施形態の構成を示すブロック図である。この実施形態は、接続検知対象の第２の基板としてサーミスタ基板１７を用いている。
サーミスタ基板１７では、図１におけるＬＰＦ９，１０は設けず、信号線１５に接続する信号線１５ｂと信号線１６に接続する信号線１６ｂとの間に、ＨＰＦ５と並列にセンサとしてサーミスタ１８を接続している。外付けのセンサ１１，１２は接続しない。

また、制御基板１内には、電源Ｖccと抵抗１９を設けている。そして、電源Ｖccからの電圧をＬＰＦ７を通して信号線１５ａでＨＰＦ４からの接続検知信号を重畳させて、信号線１５と１５ｂを介してサーミスタ１８の一端に印加する。そのサーミスタ１８の他端を、信号線１６ｂ，１６，１６ａとＬＰＦ８を介して、抵抗１９によってアースに接続する。

そのＬＰＦ８と制御部３との間の信号線と抵抗１９との接続点（分圧点）ｄに発生する分圧電圧Ｖｄを制御部３に入力させて、サーミスタ１８の断線を検知することができる。サーミスタ１８の抵抗値をＲ18、抵抗１９の抵抗値をＲ19とすると、分圧電圧Ｖｄは次式で求められる。
Ｖｄ＝Ｖcc・Ｒ19／（Ｒ18＋Ｒ19）

図３に破線の矢印線で示したように接続検知信号が正常に帰還して、制御基板１とサーミスタ基板１７とが正しく接続されていると判断される状態で、分圧電圧Ｖｄが予め設定した所定値以下であれば、サーミスタ１８の断線と判断することができる。
その他の構成は図１に示した実施形態と同様であるから、図１と同じ符号を付してあり、それらの説明は省略する。

一般的にサーミスタは、温度によって抵抗値が変化する特性を持っている。しかし、その抵抗値を検知して、それを基にサーミスタが正常に接続されているか否かを判断することが困難な場合がある。
ＮＴＣ（Negative Temperature Coefficient）サーミスタと固定抵抗による分圧電圧により温度検知を行う回路において、温度が低い時はサーミスタの抵抗値が分圧電圧に対して大きくなる。それによって分圧電圧が非常に小さくなるため、断線された状態と値が変わらなくなる。そのため、断線かどうかの判断がより困難となる問題がある。そこで、ヒータ等の加熱装置によって加熱を行い、その後サーミスタによる検知温度の変化によって断線検知を行う方式がある（例えば、特開平１１−１６１１０２号公報参照）。

しかし、サーミスタが断線した状態でヒータを点灯した場合、無駄な電力を消費してしまうだけでなく、異常加熱等により発火や発煙などが発生する危険がある。
この発明では、サーミスタ信号や制御信号等の低周波信号に高周波の接続検知信号を重畳することによって、ヒータを点灯することなくサーミスタ１８の接続を確認できるので、安全且つ無駄な電力を消費することがない。

その理由は、電源電圧Ｖcc及びサーミスタ１８の抵抗値によらず、重畳された信号には上記二つの信号を合わせた電圧が発生する。そして、サーミスタ１８の抵抗値が高く、上記分圧電圧Ｖｄが略グラウンド（ＧＮＤ）の場合の電圧振幅は、ＧＮＤ±（Ｖcc／２）となる。サーミスタ１８の抵抗値が低く、上記分圧電圧Ｖｄが略電源電圧Ｖccの場合の電圧振幅は、Ｖcc±（Ｖcc／２）となる。
また、重畳された信号をＬＰＦ８とＨＰＦ６によって、元のサーミスタ信号と接続検知信号に戻すことによって、それぞれの信号を検知可能にしている。

この実施形態においては、ＨＰＦ５が第１のフィルタ、ＨＰＦ６が第２のフィルタ、ＬＰＦ８が第３のフィルタであり、ＨＰＦ４が第６のフィルタ、ＬＰＦ７が第７のフィルタである。なお、第４、第５のフィルタは設けていない。

図４は、この発明を適用する画像形成装置の構成例を示すブロック図である。
この画像形成装置は、制御基板５１に、エンジン基板５２、メモリ制御基板５３、および操作部基板５４を接続している。その第１の基板である制御基板５１と第２の基板（中継基板）である他の基板との接続は、白抜き矢印で示している。しかし、実際には、例えば図１に示した実施形態と同様に、各基板側のコネクタとその両端部に配置された第１、第２の信号線を含む２本以上の信号線によって接続される。
この画像形成装置は、少なくとも複写機能とプリンタ機能を有するデジタル複合機（「ＭＦＰ」とも称される）を想定しているが、複写機、プリンタ、ファクシミリ装置等の単機能の画像形成装置であってもよい。

制御基板５１には、制御部として機能するマイクロコンピュータを構成するＣＰＵ２０とＲＯＭ２１及びＲＡＭ２２と、入出力インタフェース部としてエンジンＩ／Ｆ２３、画像処理Ｉ／Ｆ２４、および操作部Ｉ／Ｆ２５が設けられている。マイクロコンピュータを構成する制御部は、この発明による断線を検知するための制御部と、この画像形成装置の各部を制御する制御部とを兼ねている。

エンジン基板５２には、原稿搬送部２６、原稿読取部２７、印刷部２８、および用紙搬送部２９をそれぞれ駆動制御するための回路等が設けられている。原稿搬送部２６、原稿読取部２７、印刷部２８、および用紙搬送部２９は、必ずしもエンジン基板５２自体に設けられているとは限らず、エンジン基板５２に接続され、それによって駆動制御されるものを含む。また、各部ごとに個々に、あるいは複数の部ごとに第２の基板を構成してもよい。

メモリ制御基板５３は、ハードディスク装置等のデータ蓄積部３０を搭載あるいは接続し、それを駆動制御して、データの蓄積及び読み出しを行う回路を有する。
操作部基板５４は、操作キー３１、操作パネル３２、スピーカ３３、および振動発生器３４を搭載あるいは接続し、それらの動作を制御する。
これらのエンジン基板５２、メモリ制御基板５３、および操作部基板５４は、図１に示した実施形態における中継基板２に相当する。

制御基板５１におけるＣＰＵ（Central Processing Unit）２０は、この画像形成装置全体を制御する中央処理装置である。そして、このＣＰＵ２０は、ＲＯＭ（Read Only Memory）２１に格納されている制御プログラムに従って論理演算を行う。その際ＣＰＵ２０は、ＲＡＭ（Random Access Memory）２２に対して、プログラムの論理演算で用いる変数データのリード及びライトを行う。
ＲＡＭ２２は揮発性のメモリと不揮発性のメモリであるＮＶＲＡＭ（Non-Volatile ＲＡＭ）を含む構成から成る。

エンジンＩ／Ｆ２３は、エンジン基板５２との間で、原稿搬送部２６の原稿挿入センサによる原稿挿入検知信号と、原稿サイズセンサによる原稿の主走査幅検知信号を入力し、ＣＰＵ２０が原稿の読み取りタイミングの判定を行う。そして、原稿挿入から原稿排紙するまでの原稿搬送を行う原稿搬送部２６を、エンジン基板５２が駆動制御するためのインタフェース処理を行う。
また、変倍率と解像度に従った原稿送り速度により、原稿読取部２７に原稿の画像を主走査方向にデジタルデータとして読み取らせる制御を、エンジン基板５２に行わせるためのインタフェース処理を行う。

さらに、印刷開始指示により、原稿読取部２７で読み取った原稿の画像データを、印刷部２８によって用紙上に転写させる制御を、エンジン基板５２に行わせるためのインタフェース処理を行う。印刷部２８は、感光体ドラムの周囲に、帯電、露光、現像、転写等を行うユニットを配置した作像部とそこで作成されて用紙に転写されたトナー画像を定着する定着装置等からなる。この印刷部２８は、モノクロ印刷用でも、タンデム型等によるカラー印刷用のものでもよい。
その際、用紙搬送部２９によって、用紙を所定のタイミングと速度で搬送し、ロール紙の場合は所定の長さでカットする制御を、エンジン基板５２に行わせるためのインタフェース処理も行う。

画像処理Ｉ／Ｆ２４は、エンジン基板５２側の原稿読取部２７によってデジタルデータとして読み取った原稿の画像データを、データ蓄積部３０に書き込ませ、あるいはそのデータの読み出しをメモリ制御基板５３に行わせるためのインタフェース処理を行う。
操作部Ｉ／Ｆ２５は、操作部基板５４との間で、操作キー３１のキー操作信号を入力し、操作パネル３２に情報を表示させ、スピーカ３３及び振動発生器３４に音や振動での通知を行わせるためのインタフェース処理を行う。

操作部基板５４における操作キー３１は、オペレータが操作するためのテンキーや機能選択キー等であり、操作パネル３２のディスプレイ上に重ねて設けたタッチパネル上のキーも含む。
操作パネル３２は、画像形成装置の状態通知や設定状態などの情報を表示して、オペレータに通知するための液晶ディスプレイ（ＬＣＤ）やＬＥＤデバイスである。
スピーカ３３は、音声やブザー音でオペレータにガイダンスや警告等の通知を行う。振動発生器３４は、画像形成装置の状態を振動でオペレータに通知する。
この操作部基板５４に代えて、操作キー３１、操作パネル３２、スピーカ３３、および振動発生器３４ごとに個々に、あるいはそれらを複数のグループに分けて、そのグループごとに第２の基板を設けてもよい。

この画像形成装置においても、制御基板５１とエンジン基板５２、メモリ制御基板５３、および操作部基板５４との間を、それぞれ図１に示した実施形態と同様に、各基板側のコネクタと２本の接続検知用を兼ねた信号線１５，１６を含む信号線によって接続する。
そして、その制御基板５１側のコネクタ１３の各信号線１５，１６の端子と接続するエンジンＩ／Ｆ２３、画像処理Ｉ／Ｆ２４、および操作部Ｉ／Ｆ２５内に、それぞれＨＰＦ４，６及びＬＰＦ７，８に相当するフィルタを設ける。

また、エンジン基板５２、メモリ制御基板５３、および操作部基板５４側のコネクタ１４の各信号線１５，１６の端子との間に、ＨＰＦ５に相当する、接続検知信号を通すフイルタを接続する。さらに、必要に応じて各基板に搭載又は接続された各部との間にＬＰＦ９，１０に相当する、接続検知信号を通さないフィルタを介挿する。
それによって、接続検知用を兼ねた信号線１５，１６に本来の信号に図１に示したように高周波信号の接続検知信号を重畳させて帰還させるようにし、その帰還される接続検知信号の有無等によって、制御基板５１と他の基板との接続状態を判別することができる。
その判別は、制御基板５１内のＣＰＵ２０が行う。本来の信号とは、各種の制御信号やセンサ信号等の低周波信号である。

そのＣＰＵ２０が実行するこの発明に係わる処理を図５によって説明する。図５は、図４に示したＣＰＵ２０が実行するこの発明に係わる処理の流れを示すフローチャートであり、図６はその「通知処理」のサブルーチンの詳細を示すフローチャートである。
画像形成装置の電源がＯＮになると、ＣＰＵ２０が図５に示す処理を開始し、ステップＳ１で初期化処理と同時に断線検知タスクを起動する。

その断線検知タスクの起動によって、電源ＯＮ直後の断線検知確認処理を行う。それは、ＣＰＵ２０の指示により、図４の制御基板５１と、中継基板に相当するエンジン基板５２、メモリ制御基板５３、および操作部基板５４とをそれぞれ接続する各第１の信号線（図１の信号線１５に相当する）に接続検知信号を出力して重畳させる。

その接続検知信号が、エンジン基板５２、メモリ制御基板５３、および操作部基板５４上の各ＨＰＦ（図１のＨＰＦ５に相当する）を経由し、各第２の信号線（図１の信号線１６に相当する）に重畳して制御基板５１に帰還するはずである。そのため、ＣＰＵ２０は図５のステップＳ２で、その接続検知信号の帰還の有無を検知することによって断線の有無を判断する。その後のステップＳ７，Ｓ１０，Ｓ１２でも同様に断線の有無を判断する。これらの各ステップに網点を施して示している。

図４における制御基板５１と、中継基板に相当するエンジン基板５２、メモリ制御基板５３、および操作部基板５４とが、それぞれコネクタと第１、第２の信号線で確実に接続されていれば、接続検知信号が正常に帰還される。それをＣＰＵ２０が検知して「断線なし」と判断する。しかし、接続回路のどこかに断線（接触不良も含む）があれば、接続検知信号が正常に帰還されないため、ＣＰＵ２０が接続検知信号を正常に検知できず、「断線あり」と判断する。

このステップＳ２における断線検知は、制御基板５１に接続している中継基板に相当するエンジン基板５２、メモリ制御基板５３、および操作部基板５４ごとに行う。そして、ＣＰＵ２０は接続検知信号の出力を停止させる。
この断線の判断に際し、出力した接続検知信号の周波数と帰還した信号の周波数とを比較することによって、検知精度の向上を図ることができる。

ＣＰＵ２０はこのステップＳ２で、いずれかの基板との間に「断線あり」と判断すると、ステップＳ３に進んで通知処理を実行した後、このフローチャートの処理を終了する。
この通知処理では、そのサブルーチンの詳細を図６に示すように、オペレータに断線を通知するステップＳ３１と、断線履歴を図４のＲＡＭ２２に保存するステップＳ３２を実行する。その詳細は後述する。

ＣＰＵ２０がこのステップＳ２でいずれの基板との間にも「断線なし」と判断すると、初期化動作後に待機中となり、ステップＳ４で現在の選択が手動検知モードであるか否かを判断（確認）する。
ＣＰＵ２０がステップＳ４で、手動検知モードが選択されていると判断した場合、ステップＳ５で検知開始が指示されるまで、ステップＳ４とＳ５の判断を繰り返して待つ。

ＣＰＵ２０がステップＳ５で、検知開始が指示されたと判断すると、ステップＳ６で断線検知タスクを起動し、前述したように図４の制御基板５１と中継基板に相当する各基板とを接続している第１の信号線に接続検知信号を出力する。中継基板に相当する各基板は、エンジン基板５２とメモリ制御基板５３及び操作部基板５４である。
そして、ＣＰＵ２０はステップＳ７で前述したステップＳ２と同様に、制御基板５１と中継基板に相当する各基板とを接続している各第２の信号線を通して帰還する接続検知信号を検知して断線の有無を判断し、接続検知信号の出力を停止する。

そこでＣＰＵ２０が「断線あり」と判断した場合は、前述と同じステップＳ３に進んで通知処理を実行した後、このフローチャートの処理を終了する。
ＣＰＵ２０はステップＳ７で「断線なし」と判断した場合は、本体の電源がＯＦＦされるまで、ステップＳ４，Ｓ５又はＳ４〜Ｓ７の判断・処理をループして、検知開始が指示される度に断線の有無をチェックする。

ステップＳ４で手動検知モードが選択されていなければ、ＣＰＵ２０は自動検知モードに移行し、ステップＳ８でエンジンの状態すなわちエンジン待機中か否かを判断（確認）する。ここで、「エンジン」とは、図４におけるエンジン基板５２に搭載あるいは接続された原稿搬送部２６、原稿読取部２７、印刷部２８及び用紙搬送部２９等のことである。

ステップＳ８での判断の結果、エンジン待機中であれば、ＣＰＵ２０はステップＳ９で断線検知タスクを起動し、前述したように図４の制御基板５１と中継基板に相当する各基板とを接続している第１の信号線に接続検知信号を出力する。
そして、ＣＰＵ２０はステップＳ１０で前述したステップＳ２と同様に、制御基板５１と中継基板に相当する各基板とを接続している各第２の信号線を通して帰還する接続検知信号を検知して断線の有無を判断し、接続検知信号の出力を停止する。

そこでＣＰＵ２０が「断線あり」と判断した場合は、前述と同じステップＳ３に進んで通知処理を実行した後、このフローチャートの処理を終了する。
ＣＰＵ２０はステップＳ１０で「断線なし」と判断した場合は、本体の電源がＯＦＦされるまで、ステップＳ４，Ｓ８〜Ｓ１０の判断・処理をループして、エンジン待機中における基板間の断線を常時監視する。

ステップＳ８でエンジン待機中でなければエンジン動作中であり、この場合もＣＰＵ２０はステップＳ１１で断線検知タスクを起動し、前述したように図４の制御基板５１と中継基板に相当する各基板とを接続している第１の信号線に接続検知信号を出力する。
そして、ＣＰＵ２０はステップＳ１２で前述したステップＳ２と同様に、制御基板５１と中継基板に相当する各基板とを接続している各第２の信号線を通して帰還する接続検知信号を検知して断線の有無を判断し、接続検知信号の出力を停止する。

ＣＰＵ２０はステップＳ１２で「断線なし」と判断した場合は、本体の電源がＯＦＦされるまで、ステップＳ８，Ｓ１１，Ｓ１２の判断・処理をループして、エンジン動作中における基板間の断線を常時監視する。

ＣＰＵ２０がステップＳ１２で「断線あり」と判断した場合異常状態であるので、ステップＳ１３でエンジンを停止させる。さらに、ステップＳ１４で実行中のジョブを削除し、前述と同じステップＳ３に進んで通知処理を実行した後、このフローチャートの処理を終了する。ここで「ジョブ」とは、画像読み取りによって画像情報を確保し、その画像を出力するまで保持しているエンジン情報や動作情報のことを云う。
なお、図５においてステップＳ３とその処理後のエンド端子を便宜上４箇所に記載しているが、ＣＰＵ２０はいずれも同じ通知処理を行った後処理を終了するので、１ケ所にまとめて記載してもよい。

ここで、ステップＳ３における通知処理の詳細を、図６に示すサブルーチンによって説明する。
図６のステップＳ３１では、図４におけるＣＰＵ２０が、例えば操作部Ｉ／Ｆ２５を通じて操作パネル３２のＬＣＤに断線情報を表示するか、操作パネル３２上のＬＥＤを点灯してオペレータに断線を通知する。あるいは、振動発生器３４による振動や、スピーカ３３による音声ガイダンス又はブザー音によって、オペレータに断線したことを通知する。
この通知は、エラーあるいは異常の発生を通知するものでもよい。

制御基板５１と操作部基板５４間の接続に断線が発生したような場合には、操作パネル３２等によって、オペレータに断線を通知することができなくなる。そのような場合には、ＣＰＵ２０がＲＯＭ２１の制御プログラムにより、エンジンＩ／Ｆ２３を通して印刷部２８及び用紙搬送部２９を動作させて、断線情報を印刷出力してオペレータに通知することができる。操作パネル３２等によって、オペレータに断線を通知することができる場合でも、断線情報を印刷出力してオペレータに通知してもよい。
これらの通知によって、断線したことを確実にオペレータに伝えることができる。

ステップＳ３２では、断線履歴データすなわち断線した日時や断線箇所等の情報を、不揮発性のＲＡＭ（図４ではＲＡＭ２２に含めている）に移して保存する。
こうすることによって、オペレータあるいはサービスマン等が、ＣＰＵ２０にそのＲＡＭから断線履歴データを読み出させて表示あるいは印刷させることにより、断線履歴を確認して断線した原因解析を行うことができ、迅速かつ的確な修理が可能になる。

上述した実施形態によれば、接続検知信号を高周波の信号として、既存の制御信号の伝送に用いている信号線に重畳して送受信を行い、フィルタを用いて接続検知信号と制御信号とを分離することによって接続検知を可能にしている。したがって、接続検知専用の信号線を設けずに済むため、基板間の接続線の本数を増加することなく、任意のタイミングで接続及び断線の検知が行え、制御の信頼性向上を図ることができる。

要するに、制御に使用している信号線に接続検知信号として高周波信号を重畳して送受信することによって、新たに接続検知用信号線を追加することなく、接続検知を行うことができる。
また、接続検知信号の高周波信号と、センサ信号等の低周波の制御信号とを周波数分波器（フィルタ）にて振り分けるので、制御動作時でも断線検知を行うことができる。
上述した実施形態のように、画像形成装置の電源を入れたときに接続検知を行えば、システムのパーホーマンスを落とすことなく、断線をチェックすることができる。また、電源を入れた直後に定着部のサーミスタの断線を検知した場合は、ヒータを点灯しないようにして、無駄な電力の消費を抑えることもできる。

さらに、画像形成装置の操作者（オペレータ）が、任意のタイミングで接続検知を行えるようにすれば、画像形成を行う前に接続状態をチェックして、断線していないことを保障できる。
また、センサの状態が変化した場合に接続検知を行うようにすれば、常時、接続検知を行う必要がなくなり、システムのパホーマンスを落とすことなく、断線をチェックすることができる。さらに、センサの状態の変化が断線によるものか否かを確認することも可能である。

次に、画像形成装置等の電子機器におけるこのような基板間の接続検知における誤検知の発生原因と、誤検知を防止するようにした実施形態について説明する。
図７は、接続検知信号の出力から検知までを説明するための波形図である。
接続検知信号は図示のように所定の周期で立ち上がり及び立ち下がる高周波信号であり、通常は制御基板の制御部から出力された後、各ＨＰＦや信号線を経由し、入力信号として制御基板へ帰還して制御部に検知される。
図７には、制御部から出力された接続検知信号を「接続検知出力信号」とし、帰還して制御部に入力する接続検知信号を「接続検知入力信号」として示している。

そして、帰還された接続検知入力信号の電圧が規定電圧Ｖｈ以上となった時に、接続検知レベルをＨ（ハイ）にし、規定電圧Ｖｌ以下となった時に接続検知レベルをＬ（ロー）にする。
一般的にセンサ信号は、信号変化時に発生するチャタリング等による誤検知を防ぐため、時間を置いて数回に亘ってそのレベルを読取り、誤検知を防止するようにしている。
しかし、接続検知信号は高周波信号であるため、時間を置いて複数回そのレベルを検知することが困難である。

そのため、接続検知信号の変化である立ち上がりエッジの周期及び回数を測定する。接続検知信号の周期Ｔ１は、接続検知信号１周期分の時間とする。
１ＭＨｚの接続検知信号の場合の周期Ｔ１は、１÷１ＭＨｚ＝１μｓ となる。
接続検知信号の連続検知回数は、１周期以上の任意の回数Ｎとする。接続検知信号は、図７に示すように連続検知回数（Ｎ回）出力後一旦停止し、一定時間（間隔Ｔ２）後に再び出力する。

図８は、センサ信号変化時の高周波発生による接続検知信号への干渉を説明するための波形図である。
センサ検知時の急峻な信号変化やチャタリング等によって高周波が発生することがある。
この高周波が、ＨＰＦを通って接続検知信号に干渉して変化させることがある。図８はその場合の例を示している。すなわち、センサ信号の変化時にチャタリング等によって発生した高周波が、接続検知入力信号に重畳している。

この場合も、帰還された接続検知入力信号の電圧が、規定電圧Ｖｈ以上となった場合に、接続検知レベルがＨ、規定電圧Ｖｌ以下となった場合に接続検知レベルがＬと検知してしまい、接続検知異常と判断されることになる。
図８では、接続検知信号を連続Ｎ回検知した後、次の接続検知信号を検知するまでの時間である間隔Ｔ２の測定時に、センサ信号の変化によりその間隔Ｔ２が短くなっている様子を示している。しかし、センサ信号が変化しているので、センサ信号変化時のチャタリング等の影響と推定され、接続異常とはいえない。

図９は、この発明による電子機器の誤検知防止機能を有する実施形態における制御基板の制御部の内部構成を示す機能ブロック図である。
この制御部４０は、図１〜図３における制御部３又は図４におけるＣＰＵ２０等に相当し、接続検知信号出力部４１、センサ信号入力部４２、接続検知信号入力部４３、および断線判断部４４の機能を備えている。

接続検知信号出力部４１は、接続検知信号として高周波信号を出力し、接続検知信号を通す第６のフィルタを通して第１の信号線に送出する。その第６のフィルタと第１の信号線は、図１〜図３におけるＨＰＦ４と信号線１５に相当する。
センサ信号入力部４２は、第２の基板に接続されたセンサからのセンサ信号を、第２の信号線及び接続検知信号を通さない第３のフィルタを通して入力する。そのセンサは、例えば図１、図２におけるセンサ１２又は図３におけるサーミスタ１８に相当し、第２の信号線は信号線１６に、第３のフィルタはＬＰＦ８に相当する。

接続検知信号入力部４３は、第２の基板に設けられた接続検知信号を通す第１のフィルタと、第２の信号線、および第１の基板に設けられた接続検知信号を通す第２のフィルタを通して帰還される接続検知信号を入力する。その第１のフィルタは図１〜図３におけるＨＰＦ５に、第２の信号線は信号線１６に、第２のフィルタはＨＰＦ６に相当する。
そして、この接続検知信号入力部４３は、接続検知信号の電圧が規定電圧Ｖｈ以上となった時にＨ、規定電圧Ｖｌ以下となった時にＬと、接続検知レベルを判断する。

断線判断部４４は、接続検知信号出力部４１に接続検知信号の出力を指示する。断線判断部４４にはまた、接続検知信号入力部４３によって検知された接続検知レベルが入力され、センサ信号入力部４２からセンサ信号が入力される。図３に示したサーミスタ信号もセンサ信号の一種である。
そして、断線判断部４４は、入力される接続検知信号の周期、連続入力回数又は入力間隔のいずれか、あるいはそれらの組み合わせと、入力されるセンサ信号の変化の有無とに基づいて、第１の基板と第２の基板との接続状態を検知する。
上記入力間隔とは、接続検知信号が所定の周期で連続して所定回数入力した後、次に入力するまでの時間の間隔をいう。

図１０は、図９に示した制御部４０が実行するこの発明に係わる処理のフローチャートである。この図１０に示すフローチャートは、前述した実施形態における図５に示したフローチャートの一部を変更したものである。この場合の制御部４０はＣＰＵである。
すなわち、図５で網点を施して示したステップＳ２，Ｓ７，Ｓ１０，Ｓ１２（「断線有り」の判断）を、図１０ではいずれもステップＳ２１（「接続状態検知」のサブルーチン）及びそれに続くステップＳ２２（「接続異常？」の判断）に置き換えている。それによって、制御部４０が最適な断線判断を行う。
図１０においての、この各断線確認のためのステップＳ２１，Ｓ２２に網点を施して示している。

制御部４０は、ステップＳ２１の「接続状態検知」で得た断線ステータスの情報から、ステップＳ２２で接続異常の有無を判断することによって、基板間の接続異常の有無を確実に判断する。
そのステップＳ２１の「接続状態検知」のサブルーチンの詳細を、図１１によって説明する。図１１は、図１０におけるステップＳ２１のサブルーチンの詳細な処理例を示すフローチャートである。これは、図１０における４箇所のステップＳ２１において全て同じである。

図１１に示す「接続状態検知」のサブルーチンは、大きく分けて「周期Ｔ１チェック」と、「間隔Ｔ２チェック」と、「断線ステータス記憶」の３つのモジュールで構成されている。
制御部４０は、図１０におけるステップＳ１で初期化処理後の断線検知タスク起動、あるいはステップＳ６，Ｓ９，Ｓ１１の断線検知タスク起動によって、接続検知信号を第１の信号線に出力した後、ステップＳ２１に進む。すなわち、図１１に示す「接続状態検知」のサブルーチンの処理を開始する。

そして、制御部４０は、まず「周期Ｔ１チェック」モジュールの処理を実行し、ステップＳ２１１でＴ１タイマをスタートして、周期Ｔ１の時間計測を開始をする。
その後、制御部４０はステップＳ２１２で接続検知信号の受信（立ち上がりエッジ入力）を待ち、受信したタイミングでステップＳ２１３に進んでＴ１タイマをクリアする。そして、制御部４０はステップＳ２１４で、その時のＴ１タイマの計測値である周期Ｔ１を目標時間Ｔａと比較する。

その結果、周期Ｔ１が目標時間Ｔａに満たない（Ｔ１＜Ｔａ）と判断した場合は、制御部４０は「間隔Ｔ２チェック」を行うことなく、「断線ステータス記憶」モジュールのステップＳ２２２へ処理を進める。制御部４０がノイズを受信すると、それを接続検知信号の立ち上がりエッジとして誤検出することがある。そのような場合に、周期Ｔ１が短くなって目標時間Ｔａに満たなくなる。

制御部４０は、ステップＳ２１４の判断で、周期Ｔ１が目標時間Ｔａ以上（ここではＴ１＝Ｔａ）であれば正常周期と判断し、ステップＳ２１５で接続検知信号の連続受信回数をカウントするＴ１カウンタを加算（＋１）する。
その後、制御部４０はステップＳ２１６で、Ｔ１カウンタが連続回数カウント済であるかを判断し、接続検知信号の周期Ｔ１を所定の連続回数カウント済になると、次の「間隔Ｔ２チェック」のモジュールへ処理を進める。しかし、Ｔ１カウンタがまだ所定の連続回数カウント未満の場合は、制御部４０はステップＳ２１２へ戻って次の接続検知信号受信を待ち、上述の処理を繰り返す。

制御部４０はステップＳ２１２で接続検知信号を受信していない場合は、ステップＳ２１７でＴ１タイマの計測時間がタイムオーバ（設定時間以上）か否かを判断し、タイムオーバでなければステップＳ２１２へ戻って接続検知信号の受信を待つ。しかし、いつまで経っても接続検知信号が受信されないか、受信までに時間がかかりすぎると、制御部４０はステップＳ２１７でＴ１タイムオーバ、すなわち接続検知信号無しと判断する。
その場合、制御部４０は「間隔Ｔ２チェック」を行うことなく、「断線ステータス記憶」モジュールのステップＳ２２４へ処理を進める。

次に、「間隔Ｔ２チェック」モジュールでは、制御部４０がステップＳ２１６でＴ１カウンタが所定の連続回数カウント済と判断した場合に、ステップＳ２１８へ処理を進めて、間隔Ｔ２を計測するためのＴ２タイマをスタートする。
その後、制御部４０がステップＳ２１９で接続検知信号受信（立ち上がりエッジ入力）ありと判断すると、ステップＳ２２０で接続検知信号受信までにかかった間隔Ｔ２の計測値を設定時間Ｔｂと比較する。

その結果、間隔Ｔ２が設定時間Ｔｂ未満（Ｔ２＜Ｔｂ）であれば、制御部４０は「断線ステータス記憶」モジュールのステップＳ２２２へ処理を進める。
制御部４０がノイズを受信すると、図８で説明したように接続検知信号の立ち上がりエッジとして誤検出する場合がある。そのような場合に間隔Ｔ２の計測値が設定時間Ｔｂに満たなくなる。
制御部４０が、ステップＳ２２０で間隔Ｔ２が設定時間Ｔｂ以上（Ｔ２≧Ｔｂ）であると判断した場合は、間隔Ｔ２が正常であるとして「断線ステータス記憶」モジュールのステップＳ２２３へ処理を進める。

制御部４０が、ステップＳ２１９で接続検知信号を受信していないと判断した場合は、ステップＳ２２１でＴ２タイマの計測時間がタイムオーバ（設定時間以上）か否かを判断し、タイムオーバでなければステップＳ２１９へ戻って接続検知信号受信を待つ。
しかし、接続検知信号がいつまで経っても受信されないか、受信まで時間がかかりすぎている場合は、制御部４０はステップＳ２２１でＴ２タイムオーバ、すなわち接続検知信号無しと判断する。そして、「断線ステータス記憶」モジュールのステップＳ２２５へ処理を進める。

最後に、「断線ステータス記憶」モジュールでは、制御部４０は「周期Ｔ１チェック」又は「間隔Ｔ２チェック」のモジュールで、周期Ｔ１又は間隔Ｔ２の計測値がタイムオーバとなった場合を「接続異常」とする。そして、ステップＳ２２４又はＳ２２５で断線ステータスに「接続異常」の識別情報を格納する。
「間隔Ｔ２チェック」モジュールのステップＳ２２０の判断で、制御部４０が間隔Ｔ２が正常であると判断した場合は、「断線ステータス記憶」モジュールでは「接続正常」として、ステップＳ２２３で断線ステータスに「接続正常」の識別情報を格納する。

制御部４０が、「周期Ｔ１のチェック」モジュールのステップＳ２１４でＴ１＜Ｔａと判断したか、「間隔Ｔ２のチェック」モジュールのステップＳ２２０でＴ２＜Ｔｂと判断した場合は、「断線ステータス記憶」モジュールではステップＳ２２２の判断を行う。
すなわち、接続検知信号の２発目以降の周期が短い場合、もしくは、接続検知信号を所定回数連続受信した後、次の接続検知信号を受信するまでの時間の間隔Ｔ２が設定時間より短かかった場合には、ステップＳ２２２でセンサ信号の変化の有無を判断する。

その結果、センサ信号の変化がある場合は、センサ信号変化のチャタリングの影響であるため、制御部４０は「接続正常」と判断して、ステップＳ２２３で断線ステータスに「接続正常」の識別情報を格納する。センサ信号の変化がなかった場合は、制御部４０は「接続異常」と判断して、ステップＳ２２４で断線ステータスに「接続異常」の識別情報を格納する。
制御部４０は、この「断線ステータス記憶」モジュールの処理をした後、ステップＳ２２６で使用した各タイマ（Ｔ１，Ｔ２）をクリアし、ステップＳ２２７で接続検知信号をＯＦＦにする。そして、制御部４０は図１０のメインルーチンへ処理をリターンして、次のステップＳ２２で接続異常の判断を行う。

制御部４０は、ステップＳ２２の接続異常の判断では、断線ステータスの識別情報をチェックして、「接続異常」が格納されていれば接続異常（Ｙ）と判断し、「接続正常」が格納されていれば接続異常ではない（Ｎ）と判断する。
制御部４０によるステップＳ２２の判断結果に応じたその後の各処理は、図５のフローチャートで説明したのと同様である。

図１２は、上述した実施形態の図１１に示した「接続状態検知」のサブルーチンの処理を実行するために、図１０におけるステップＳ１の「初期化処理、断線検知タスク起動」の処理に追加する処理を示すフローチャートである。
すなわち、制御部４０は、図１０におけるステップＳ１において初期化処理を行った後、図１２に示す「接続検知入力信号周期Ｔ１のタイマ確保」及び「接続検知入力信号間隔Ｔ２のタイマ確保」を行う。制御部４０はさらに、「接続検知入力信号連続回数のカウンタ確保」及び「断線ステータス格納領域の確保」を行ってから、他の処理（断線検知タスク起動等）を行う。

図１２に示す各処理の順序はこれに限るものではなく、どのような順番で行ってもよい。
すなわち、Ｔ１タイマとして使用するメモリ領域、Ｔ２タイマとして使用するメモリ領域、Ｔ１カウンタとして使用するメモリ領域、および断線ステータスの格納に使用するメモリ領域を、それぞれＲＡＭ等のメモリに確保すればよい。
制御部４０による図１０におけるその他の処理・判断は、図５のフローチャートで説明した処理・判断と同じであるから説明を省略する。

上述した実施形態の電子機器においては、第２の基板上又はその基板外にセンサが設けられ、そのセンサが少なくとも第２の信号線に接続されている。
そして、図９に示した制御部４０は、第２のフィルタを通過して入力される接続検知信号と、上記センサから第２の信号線と第３のフィルタとを通過して入力されるセンサ信号の変化の有無とに基づいて、前記第１の基板と前記第２の基板との接続状態を検知する。
より詳細には、制御部４０は、入力される接続検知信号の周期Ｔ１と、接続検知信号が所定の周期で連続して所定回数入力した後次に入力するまでの時間間隔Ｔ２と、入力するセンサ信号の変化の有無とに基づいて、接続状態を検知している。

しかし、この実施形態を簡略化して、図９に示した制御部４０は、第２のフィルタを通過して入力される接続検知信号の周期を計測し、その周期に基づいて第１の基板と第２の基板との接続状態を検知することもできる。
あるいは、制御部４０は、第２のフィルタを通過して入力される接続検知信号が、所定の周期で連続して入力した回数をカウントし、その回数に基づいて第ｌの基板と第２の基板との接続状態を検知することもできる。
しかし、制御部４０は、第２のフィルタを通過して入力される接続検知信号の周期と、接続検知信号が所定の周期で連続して所定回数入力した後次に入力するまでの時間間隔とに基づいて、第１の基板と第２の基板との接続状態を検知するのが望ましい。

また、これらの実施形態の電子機器が、図４に示したような画像形成装置であってもよい。その場合、図９に示した制御部４０は第１の基板である制御基板５１に設けられ、画像形成装置の各部を制御する制御部を兼ねることができる。また、第２の基板が、原稿搬送部２６、原稿読取部２７、印刷部２８、および用紙搬送部２９のうちの少なくとも一つを制御するエンジン基板５２を含むことになる。
第２の基板として、少なくとも操作パネル３２を制御する操作部基板５４も有することができる。その場合、制御部４０が断線を検知したとき、操作パネル３２にその断線情報を表示させることができる。

以上、この発明の実施形態について説明してきたが、その実施形態の各部の具体的な構成や処理の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されないことは言うまでもない。
さらに、以上説明してきた実施形態の構成例、動作例及び変形例等は、適宜変更又は追加したり一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能である。

１：制御基板（第１の基板） ２：中継基板（第２の基板） ３：制御部
３ａ：発振器 ３ｂ：ＩＯ部 ４，５，６：ハイパスフィルタ（ＨＰＦ）
７〜１０：ローパスフィルタ（ＬＰＦ） １１，１２：センサ
１３，１４：コネクタ １５：信号線（第１の信号線）
１６：信号線（第２の信号線） １７：サーミスタ基板（第２の基板）
１８：サーミスタ １９：抵抗 ２０：ＣＰＵ ２１：ＲＯＭ
２２：ＲＡＭ ２３：エンジンＩ／Ｆ ２４：画像処理Ｉ／Ｆ
２５：操作部Ｉ／Ｆ ２６：原稿搬送部 ２７：原稿読取部 ２８：印刷部
２９：用紙搬送部 ３０：データ蓄積部 ３１：操作キー
３２：操作パネル ３３：スピーカ ３４：振動発生器
４０：制御部 ４１：接続検知信号出力部 ４２：センサ信号入力部
４３：接続検知信号入力部 ５１：制御基板 ５２：エンジン基板
５３：メモリ制御基板 ５４：操作部基板

特開２００９−３７３００号公報

Claims (10)

1. 第１の基板及び第２の基板と、
   それぞれ前記第１の基板と第２の基板を接続する第１の信号線及び第２の信号線と、
   前記第１の基板上に設けられ、前記第１の信号線に高周波信号の接続検知信号を出力する制御部と、
   前記第２の基板上に、前記第１の信号線と前記第２の信号線との間に接続されて設けられ、前記高周波信号のみを通す第１のフィルタと、
   前記第１の基板上に、前記第２の信号線と前記制御部との間に並んで接続されて設けられた、前記高周波信号のみを通す第２のフィルタと低周波信号のみを通す第３のフィルタと、
   を備え、
   前記制御部には前記第３のフィルタを介して前記第２の信号線から前記低周波信号を受け取りながら前記第１及び第２のフィルタを通過した前記接続検知信号が入力され、該制御部は該入力された接続検知信号に基づいて前記第１の基板と前記第２の基板との接続状態を検知することを特徴とする電子機器。
2. 前記第１の信号線及び第２の信号線は、前記第１の基板と第２の基板との間で、センサ信号又は制御信号を含む低周波信号に前記接続検知信号を重畳させて伝達する信号線であることを特徴とする請求項１に記載の電子機器。
3. 前記第１のフィルタ及び第２のフィルタが、ハイパスフィルタ又はバンドパスフィルタであり、前記第３のフィルタがローパスフィルタであることを特徴とする請求項１又は２に記載の電子機器。
4. 前記第１の基板が前記制御部を備えた制御基板であり、前記第２の基板が、前記第１の基板と第１、第２のセンサ又は動作部との間を中継する中継基板であり、
   該中継基板上に、前記第１の信号線と前記第１のフィルタとの接続点と前記第１のセンサ又は動作部との間に接続されて設けられ、前記低周波信号のみを通す第４のフィルタと、前記第２の信号線と前記第１のフィルタとの接続点と前記第２のセンサ又は動作部との間に接続されて設けられ、前記低周波信号のみを通す第５のフィルタとを備え、
   前記第１の基板上に、前記制御部と前記第１の信号線との間に並んで接続されて設けられた、前記高周波信号のみを通す第６のフィルタと前記低周波信号のみを通す第７のフィルタとを備えた、
   ことを特徴とする請求項１から３のいずれか一項に記載の電子機器。
5. 前記第４、第５、第７のフィルタがローパスフィルタであり、前記第６のフィルタがハイパスフィルタ又はバンドパスフィルタであることを特徴とする請求項４に記載の電子機器。
6. 前記第１の基板が前記制御部を備えた制御基板であり、前記第２の基板が、前記第１の信号線と前記第２の信号線との間に前記第１のフィルタと並列にサーミスタを接続して備えたサーミスタ基板であり、
   前記第１の基板上に、前記制御部と前記第１の信号線との間に接続されて設けられ、前記高周波信号のみを通す第６のフィルタと、電源と、該電源と前記第１の信号線との間に接続して設けられ、前記低周波信号のみを通す第７のフィルタと、前記第３のフィルタと前記制御部との間の信号線とアースとの間に接続された抵抗とを備えた、
   ことを特徴とする請求項１から３のいずれか一項に記載の電子機器。
7. 前記第６のフィルタがハイパスフィルタ又はバンドパスフィルタであり、前記第７のフィルタがローパスフィルタであることを特徴とする請求項６に記載の電子機器。
8. 前記制御部が前記第１の信号線に出力する接続検知信号は、所定の周期で立ち上がり及び立ち下がる高周波信号であり、
   前記制御部は、前記第２のフィルタを通過して入力される接続検知信号の立ち上がりもしくは立ち下がりエッジの周期及び連続検知回数を計測し、該計測結果に基づいて前記第１の基板と前記第２の基板との接続状態を検知することを特徴とする請求項１から７のいずれか一項に記載の電子機器。
9. 請求項１から８のいずれか一項に記載の電子機器が画像形成装置であり、
   前記第１の基板の前記制御部が当該画像形成装置の各部を制御する制御部を兼ねており、前記第２の基板が、原稿搬送部、原稿読取部、印刷部、および用紙搬送部のうちの少なくとも一つを制御するエンジン基板を含むことを特徴とする画像形成装置。
10. 前記第２の基板として、少なくとも操作パネルを制御する操作部基板も有することを特徴とする請求項９に記載の画像形成装置。

Images