JP6770234B2 - 電源制御装置及びプログラム - Google Patents

電源制御装置及びプログラム Download PDF

Info

Publication number
JP6770234B2
JP6770234B2 JP2017018872A JP2017018872A JP6770234B2 JP 6770234 B2 JP6770234 B2 JP 6770234B2 JP 2017018872 A JP2017018872 A JP 2017018872A JP 2017018872 A JP2017018872 A JP 2017018872A JP 6770234 B2 JP6770234 B2 JP 6770234B2
Authority
JP
Japan
Prior art keywords
power
value
power supply
capacitor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017018872A
Other languages
English (en)
Other versions
JP2018126036A (ja
Inventor
孝 小口
孝 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017018872A priority Critical patent/JP6770234B2/ja
Publication of JP2018126036A publication Critical patent/JP2018126036A/ja
Application granted granted Critical
Publication of JP6770234B2 publication Critical patent/JP6770234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電源制御装置及びプログラムに関する。
図8に、電源から負荷への電力供給を制御する電源制御装置の一例を示す(例えば、特許文献1参照)。図8において、負荷801は、電源802から電力の供給を受けて動作するデバイス群である。電源スイッチ803は、電源から負荷への電力供給に係る電源経路上に配置され、負荷への電力供給(電源投入)、電力遮断(電源切断)を切り替えるスイッチである。過電流遮断回路804は、電源経路を流れる電流量を監視し、許容量以上の電流(過電流)が流れた場合、回路保護のために電源スイッチ803に代わって電源経路を切断し電源802からの給電を停止する。
スイッチ805は、制御信号SPによってオン/オフ制御されるスイッチである。セラミックコンデンサC1及び抵抗R1が直列に接続された時定数回路は、一端が電源に接続され、他端がスイッチ805を介して基準電位に接続される。抵抗R2は、一端が電源に接続され、他端がセラミックコンデンサC1と抵抗R1との接続点に接続される。セラミックコンデンサC1と抵抗R1との接続点の電位が、電源スイッチ803を制御するゲート信号SGとして電源スイッチ803に供給される。
電源投入時には、制御信号SPによってスイッチ805をオンすることでゲート信号SGの電位が下がり、電源スイッチ803がオンして電源802から負荷801へ電力が供給される。また、電源切断時には、制御信号SPによってスイッチ805をオフすることでゲート信号SGの電位が上がり、電源スイッチ803がオフして電源802から負荷801への電力供給が遮断される。
一般に電子回路の電源投入時には負荷側の静電容量により電源経路上に突入電流が発生する。突入電流の大きさは、負荷側の静電容量の大きさに正比例し、電源スイッチの投入時間(オフ状態からオン状態に遷移する速さ)に反比例する。図8に示した例では、電源スイッチ803の投入時間は、ゲート信号SGの投入時間(図8ではPチャネルMOSFETを使用しているのでゲート信号SGの立ち下がり時間)に比例する。
ゲート信号SGの投入時間は、セラミックコンデンサC1の容量値と抵抗R1の抵抗値とで定まる時定数(容量値と抵抗値との積)である。すなわち、セラミックコンデンサC1の容量値又は抵抗R1の抵抗値が大きいとゲート信号SGの変化に係る時定数が大きいので突入電流は小さくなり、セラミックコンデンサC1の容量値又は抵抗R1の抵抗値が小さいとゲート信号SGの変化に係る時定数が小さいので突入電流は大きくなる。コンデンサと複数の抵抗とを有し、複数の抵抗とコンデンサとの接続を切替選択できるようにして、信号の立ち上がり、立ち下がり波形の傾斜を選択可能にする技術が提案されている(例えば、特許文献2参照)。
実開昭61−180556号公報 実開昭60−187919号公報
ここで、セラミックコンデンサは、使用条件により静電容量が変化する特性を有する。例えば、静電容量が変化する特性として、温度特性及び放置エージング特性がある。温度特性では、低温環境及び高温環境において静電容量が初期容量値(公称静電容量値)よりも減少する。また、放置エージング特性では、バイアス電圧を印加していない時間、すなわち回路の電源切断時間が長いほど静電容量が初期容量値から減少する。
このようなセラミックコンデンサの温度特性や放置エージング特性により、図8に示した電源制御装置では、動作条件によっては、セラミックコンデンサC1の容量が低下してゲート信号SGの投入時間、すなわち電源スイッチ803の投入時間が短くなり、突入電流が増加する。その結果、過電流遮断回路804により電源経路が切断されて電源802からの電力供給が行われず、負荷801が起動できなくなるという問題があった。
この問題を解決する1つの方法として、予めセラミックコンデンサC1の容量低下を見越してセラミックコンデンサC1の容量値又は抵抗R1の抵抗値を大きく設計しておく、つまり電源スイッチ803の投入時間を大きく設計しておく方法が考えられる。しかし、負荷側のデバイスによっては、許容される最大の電源投入時間が規定されているものもあり、このような解決方法を適用できないことがある。1つの側面では、本発明の目的は、電源スイッチの投入時間を動作条件によらずに常に設計値となるように維持できる電源制御装置を提供することにある。
電源制御装置の一態様は、電源から負荷への電力の供給及び遮断を制御するスイッチと、直列に接続されたコンデンサと可変抵抗とを有し、負荷に対して電源投入する場合、コンデンサの容量値と可変抵抗の抵抗値とで定まる時定数に応じた期間でスイッチを電力の遮断状態から供給状態へ遷移させる時定数回路と、制御部とを有する。制御部は、動作条件に依存するコンデンサの容量変動値からコンデンサの推定容量値を取得し、コンデンサの推定容量値に基づいて時定数回路の時定数が設計値となる第1の抵抗値を取得して可変抵抗の抵抗値を第1の抵抗値に設定する。
発明の一態様においては、動作条件に応じてコンデンサの容量値が変動しても時定数が設計値となるように可変抵抗の抵抗値が設定されるので、スイッチの投入時間を動作条件によらずに常に設計値となるように維持することが可能となる。
図1は、第1の実施形態における電源制御装置を有する処理装置の構成例を示す図である。 図2は、第1の実施形態における処理装置の構成例を示す図である。 図3(A)〜図3(F)は、第1の実施形態における情報テーブルの例を示す図である。 図4は、第1の実施形態における電源投入時の動作例を示すフローチャートである。 図5は、第1の実施形態における電源切断時の動作例を示すフローチャートである。 図6は、第2の実施形態における電源制御装置を有する処理装置の構成例を示す図である。 図7は、第3の実施形態における電源制御装置を有する処理装置の構成例を示す図である。 図8は、電源制御装置の一例を示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
(第1の実施形態)
本発明の第1の実施形態について説明する。
図1は、第1の実施形態における電源制御装置を有する処理装置の構成例を示す図である。処理装置100は、所定の機能を実現する機能部110、及び機能部110を制御する制御部120を有する。機能部110は、例えばCPU(Central Processing Unit)及びメモリ等を有し、情報処理装置として機能する。なお、図1においては、処理装置が有する構成のうち、負荷への電力供給に係る構成のみを示している(以下で説明する図2、図6、図7についても同様)。
機能部110は、負荷111、電源112、電源スイッチ113、過電流遮断回路114、セラミックコンデンサC1、及び抵抗R2を有する。また、制御部120は、時定数維持制御部121、記憶部(ファームウェア)122、スイッチ123、記憶部(情報テーブル)125、時計部126、温度検出部127、電圧検出部128、及び可変抵抗VR1を有する。
負荷111は、機能部110を構成するデバイス群であり、電源112から電力の供給を受けて動作する。負荷111は、例えばCPU、メモリ等である。電源スイッチ113は、電源から負荷への電力の供給及び遮断を制御するスイッチであり、電源から負荷への電力供給に係る電源経路上に配置され、負荷への電力供給(電源投入)、電力遮断(電源切断)を切り替える。図1に示す例では、電源スイッチ113は、PチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。電源スイッチ113としてのPチャネルMOSFETは、ソースが過電流遮断回路114を介して電源112に接続され、ドレインが負荷111に接続され、ゲートが直列に接続されたセラミックコンデンサC1と可変抵抗VR1との接続点に接続される。
過電流遮断回路114は、電源経路を流れる電流量を監視し、許容量以上の電流(過電流)が流れた場合、回路保護のために電源スイッチ113に代わって電源経路を切断し電源112からの給電を停止する。セラミックコンデンサC1は、制御部120が有する可変抵抗VR1と直列に接続され、時定数回路を構成する。セラミックコンデンサC1は、一方の電極が電源に対して接続され、他方の電極が可変抵抗VR1の一端に接続される。抵抗R2は、一端が電源に対して接続され、他端がセラミックコンデンサC1と可変抵抗VR1との接続点に接続される。
セラミックコンデンサC1と可変抵抗VR1との接続点の電位が、電源スイッチ113を制御するゲート信号SGとして、電源スイッチ113のゲートに供給される。負荷111に対して電源投入する際、電源スイッチ113は、セラミックコンデンサC1の容量値と可変抵抗VR1の抵抗値とで定まる時定数に応じた期間で電力の遮断状態から供給状態に遷移される。
時定数維持制御部121は、記憶部122に格納されたファームウェア(制御プログラム)に従って処理を行い、セラミックコンデンサC1及び可変抵抗VR1が直列に接続された時定数回路の時定数を設計値となるように維持するための制御を行う。時定数維持制御部121は、動作条件に応じた放置エージング特性及び温度特性によるセラミックコンデンサC1の容量変動値を取得してセラミックコンデンサC1の現在の容量値を推定し、時定数回路の時定数が設計値となるように可変抵抗VR1の抵抗値を制御する。
例えば、時定数維持制御部121は、記憶部125に格納された情報(情報テーブル)を参照して、時計部126から取得した時刻を基に算出した累積の電源切断時間、及び温度検出部127により検出された温度に基づいて、セラミックコンデンサC1の容量値を推定する。そして、推定したセラミックコンデンサC1の容量値に基づいて、セラミックコンデンサC1と可変抵抗VR1とからなる時定数回路の時定数が設計値となるように可変抵抗VR1の抵抗値を設定する。また、例えば、時定数維持制御部121は、電圧検出部128の検出結果に基づいて機能部110での電源投入が成功したか失敗したかを判定し、電源投入が失敗したと判定した場合、可変抵抗VR1の抵抗値を補正する。時定数維持制御部121は、電源投入に係る動作を行った後に電圧検出部128の検出結果を基に負荷111へ電力が供給されていないと判定した場合、可変抵抗VR1の抵抗値を補正する。
可変抵抗VR1は、抵抗値を変更可能な抵抗であり、時定数維持制御部121からの制御信号SRによって抵抗値が制御される。可変抵抗VR1は、一端がセラミックコンデンサC1の他方の電極に接続され、他端がスイッチ123を介して基準電位に接続される。すなわち、セラミックコンデンサC1及び可変抵抗VR1が直列に接続された時定数回路の一端が電源に対して接続され、他端がスイッチ123を介して基準電位に接続される。
スイッチ123は、時定数維持制御部121からの制御信号SPによってオン/オフ制御されるスイッチである。図1に示す例では、スイッチ123は、NチャネルMOSFETであり、ソースが基準電位に接続され、ドレインが可変抵抗VR1の他端に接続され、ゲートに制御信号SPが供給される。時計部126は、現在時刻を計り、時定数維持制御部121からの要求に応じて現在時刻を出力する。温度検出部127は、処理装置100の温度を検出し、検出結果を時定数維持制御部121に出力する。電圧検出部128は、機能部110における電源経路の電圧を検出し、検出結果を時定数維持制御部121に出力する。
図1に示した処理装置100では、機能部110での電源投入時には、時定数維持制御部121が、推定したセラミックコンデンサC1の容量値に基づいて、セラミックコンデンサC1及び可変抵抗VR1の時定数回路の時定数が設計値となるように可変抵抗VR1の抵抗値を設定する。その後、時定数維持制御部121が、スイッチ123をオンすることでゲート信号SGの電位が時間の経過とともに下がっていき、負荷111に電力を供給するための電源スイッチ113を流れる電流が増加していく。そして、電源スイッチ113が完全なオンとなる。また、機能部110での電源切断時には、時定数維持制御部121が、スイッチ123をオフすることで、セラミックコンデンサC1と可変抵抗VR1との接続点のノードが充電されてゲート信号SGの電位が上がり、電源スイッチ113がオフして負荷111への電力供給が遮断される。
図2は、第1の実施形態における処理装置の具体的な構成例を示す図である。処理装置200は、図1に示した機能部110及び制御部120にそれぞれ対応する機能部210及び制御部220を有する。
機能部210は、負荷211、電源212、電源スイッチ213、過電流遮断回路214、セラミックコンデンサC1、及び抵抗R2を有する。負荷211、電源212、電源スイッチ213、過電流遮断回路214、セラミックコンデンサC1、及び抵抗R2は、それぞれ図1に示した負荷111、電源112、電源スイッチ113、過電流遮断回路114、セラミックコンデンサC1、及び抵抗R2と同様であるので説明は省略する。制御部220は、MPU(Micro Processing Unit)221、I2Cコントローラ222、スイッチ223、GPIO(General Purpose Input Output)224、記憶デバイス(情報テーブル)225、時計部226、温度センサ227、電圧センサ228、及び可変抵抗VR1を有する。
MPU221は、ファームウェアに従って処理を行い、セラミックコンデンサC1及び可変抵抗VR1の時定数回路の時定数を設計値となるように維持するための制御や負荷211に対する電源投入及び電源切断の指示を行う。MPU221は、記憶デバイス225に格納された情報(情報テーブル)を参照して、動作条件に応じたセラミックコンデンサC1の容量変動値を取得し、セラミックコンデンサC1の現在の容量値を推定して時定数回路の時定数が設計値となるように可変抵抗VR1の抵抗値を制御する。また、MPU221は、I2C(Inter Integrated Circuit)コントローラ222を介して、I2CバスBUSに接続されたデバイス224、225、227、228、VR1を操作することが可能である。
可変抵抗VR1は、抵抗値を変更可能な抵抗である。MPU221は、I2Cコントローラ222を介して、制御信号SRにより可変抵抗VR1の抵抗値を任意の抵抗値に設定することが可能である。可変抵抗VR1の一端がセラミックコンデンサC1の他方の電極に接続され、他端がスイッチ223を介して基準電位に接続される。すなわち、セラミックコンデンサC1及び可変抵抗VR1が直列に接続された時定数回路の一端が電源に対して接続され、他端がスイッチ223を介して基準電位に接続される。
スイッチ223は、図1に示したスイッチ123と同様である。スイッチ223は、MPU221がI2Cコントローラ222を介してGPIO224に任意の値(“0”又は“1”)を書き込むことによって出力される制御信号SPによってオン/オフ制御される。記憶デバイス225は、例えばEEPROM(Electrically Erasable Programmable Read Only Memory)等の不揮発性の記憶デバイスである。記憶デバイス225には、MPU221が時定数回路の時定数を設計値となるように維持するための制御処理で必要な各種の情報が格納されている。なお、以下では記憶デバイス225に格納される情報を情報テーブルとして説明するが、これに限定されず、各種の情報の記憶デバイス225への格納方式は任意である。情報テーブルの情報は、装置製造時に初期情報が書き込まれる。なお、MPU221は、I2Cコントローラ222を介して、記憶デバイス225に格納された情報テーブルのデータの読み込みやデータの書き込みを行うことが可能である。
図3(A)〜図3(F)は、記憶デバイス225に格納される情報テーブルの例を示す図である。図3(A)に示す第1の情報テーブルは、機能部情報が格納される情報テーブルであり、累積電源投入時間情報及び製造日時情報が格納されている。累積電源投入時間は、機能部210の電源投入継続時間の累積時間(電力が供給されていた累積時間)であり、累積電源投入時間情報は電源切断を行う毎に更新される。製造日時は、機能部210(処理装置200)が製造された日時である。
図3(B)に示す第2の情報テーブルは、電源スイッチ213の設計情報が格納される情報テーブルであり、ゲート信号SGの投入時間の設計値が格納されている。この設計値は、発生する突入電流が許容量を超えず、かつ負荷デバイスが許容する最大の電源投入時間の規定を満たせる時間である。
図3(C)に示す第3の情報テーブルは、セラミックコンデンサC1の特性情報が格納される情報テーブルであり、初期容量値情報、温度特性情報、及び放置エージング特性情報が格納されている。初期容量値は、動作条件による容量低下分を含まない公称静電容量値である。温度特性及び放置エージング特性は、セラミックコンデンサC1の特性が示されたデータシート等から情報を取得してデジタルデータ化し、例えば図3(D)及び図3(E)に示すような形式で条件別に初期容量値からの容量減少値(変動値)がそれぞれ格納されている。温度特性情報及び放置エージング特性情報は、例えば容量値の変動が大きい領域では範囲を細かく分割し、変動が小さい領域では範囲を大まかに分割した情報とすることで、データ量の増大を抑えつつ、精度良く動作条件に応じた容量減少値(変動値)を推定することが可能となる。
図3(F)に示す第4のテーブルは、可変抵抗VR1の補正情報が格納される情報テーブルであり、可変抵抗VR1の補正値及び補正上限値が格納されている。補正値は、初期値が0であり、電源投入時の動作により適宜更新される。
時計部226は、現在時刻を計り、MPU221からの要求に応じて現在時刻を出力する。温度センサ227は、処理装置200の環境温度(設置場所の温度)を計測するセンサである。電圧センサ228は、制御部220が電源投入の成否を確認するための機能部210における電源経路の電圧を計測するセンサである。MPU221は、I2Cコントローラ222を介して、温度センサ227から温度情報を取得したり、電圧センサ228から電圧情報を取得したりすることが可能である。なお、電源投入の成否を確認する手段は、電圧センサ228に限らず、機能部210における電源経路の電圧と比較電圧とをコンパレータ等で比較することで電源パワーグッド信号を生成してGPIOを介して入力するようにしても良い。
次に、図2に示した処理装置200における電源制御に係る動作について説明する。まず、電源投入時の動作について説明する。図4は、第1の実施形態における電源投入時の動作例を示すフローチャートである。
まず、ステップS401にて、MPU221は、機能部210において電源スイッチ213を電力の遮断状態としていた累積電源切断時間(電源切断継続時間の累積時間)を算出する。MPU221は、時計部226から現在時刻を取得するとともに、記憶部225に格納された第1の情報テーブルから製造日時情報及び累積電源投入時間情報を取得し、下記式(1)により累積電源切断時間を求める。
(累積電源切断時間)=(現在時刻)−(製造日時)−(累積電源投入時間)…(1)
次に、ステップS402にて、MPU221は、ステップS401において算出した累積電源切断時間に応じた放置エージング特性起因によるセラミックコンデンサC1の容量変動値を取得する。MPU221は、記憶部225に格納された第3の情報テーブルの放置エージング特性情報を参照し、算出した累積電源切断時間に対するセラミックコンデンサC1の容量変動値を取得する。
ステップS403にて、MPU221は、温度センサ227の読み取りを行い、現在の温度を取得する。次に、ステップS404にて、MPU221は、ステップS403において取得した現在の温度に応じた温度特性起因によるセラミックコンデンサC1の容量変動値を取得する。MPU221は、記憶部225に格納された第3の情報テーブルの温度特性情報を参照し、現在の温度に対するセラミックコンデンサC1の容量変動値を取得する。なお、ステップS401、S402の処理と、ステップS403、S404の処理とは順不同であり、ステップS403、S404の処理を行った後にステップS401、S402の処理を行うようにしても良い。
ステップS405にて、MPU221は、セラミックコンデンサC1の推定容量値を算出する。MPU221は、記憶部225に格納された第3の情報テーブルから初期容量値情報を取得し、ステップS402において取得した放置エージング特性起因による容量変動値及びステップS404において取得した温度特性起因による容量変動値を用いて、下記式(2)により推定容量値を求める。
(C1の推定容量値)=
(初期容量値)−(放置エージング特性による変動値)−(温度特性による変動値)
…(2)
次に、ステップS406にて、MPU221は、可変抵抗VR1に設定する抵抗値を算出する。MPU221は、記憶部225に格納された第2の情報テーブルからゲート信号の投入時間の設計値の情報を取得し、ステップS405において算出したセラミックコンデンサC1の推定容量値を用いて、下記式(3)により可変抵抗VR1の設定抵抗値を求める。このとき、MPU221は、記憶部225に格納された第4の情報テーブルから可変抵抗VR1の補正値の情報を取得して、可変抵抗VR1の設定抵抗値を補正する。なお、可変抵抗VR1の補正値の初期値は0(ゼロ)である。
(VR1の設定抵抗値)=
(ゲート信号の投入時間の設計値)÷(C1の推定容量値)+(VR1の補正値)
…(3)
続いて、ステップS407にて、MPU221は、可変抵抗VR1に対してステップS406において求めた可変抵抗VR1の設定抵抗値を設定する。次に、ステップS408にて、MPU221は、スイッチ223をオンして、機能部213の電源スイッチ213を投入する。このとき、MPU221は、時計部226から現在時刻を取得して電源投入時刻として保持しておく。このようにセラミックコンデンサC1の初期容量値からの変動量(容量低下量)を補填するように可変抵抗VR1の抵抗値を増加させることで、電源スイッチ213のゲート信号SGの投入時間は設計値を維持することとなり、セラミックコンデンサC1の容量が低下しても突入電流の増加を防止することができる。
次に、ステップS409にて、MPU221は、電圧センサ228から機能部210における電源経路の電圧を取得し、機能部210の電源投入の成否を確認する。MPU221は、機能部210の電源投入が成功したことが確認できた場合(YES)、処理を終了する。一方、MPU221は、機能部210の電源投入が成功したことが確認できなかった(電源投入の失敗が確認できた)場合(NO)、すなわち電源投入に係る動作を行った後に負荷211へ電力が供給されていないと判定した場合、ステップS410へ進む。
ここで、ステップS406において算出した可変抵抗VR1の設定抵抗値は、動作条件を基に推定されたセラミックコンデンサC1の推定容量値を用いて算出している。そのため、セラミックコンデンサC1の特性の個体ばらつきにより、適切な可変抵抗VR1の設定抵抗値とならない可能性もあり、過電流遮断回路214により電源切断され機能部210の電源投入に失敗することも考えられる。そこで、このような場合には、ステップS410以降の処理を行い、電源投入の再実行を試みる。
ステップS410にて、MPU221は、記憶部225に格納された第4の情報テーブルの可変抵抗VR1の補正値の情報を更新する。1回の電源投入の再実行で加える補正量は、第4の情報テーブルに格納された可変抵抗VR1の補正上限値以下であればよく、任意である。
続いて、ステップS411にて、MPU221は、ステップS410において更新された可変抵抗VR1の補正値が、記憶部225に格納された第4の情報テーブルの可変抵抗VR1の補正上限値を超えていないか否かを判定する。更新された可変抵抗VR1の補正値が補正上限値を超えていないと判定した場合(YES)、MPU221は、ステップS406に戻り、更新された可変抵抗VR1の補正値を用いてステップS406以降の処理を行う。一方、更新された可変抵抗VR1の補正値が補正上限値を超えていると判定した場合(NO)、MPU221は、機能部210がリカバリー不能と判断して、電源投入を断念し処理を終了する。
次に、電源切断時の動作について説明する。図5は、第1の実施形態における電源切断時の動作例を示すフローチャートである。
ステップS501にて、MPU221は、スイッチ223をオフして、機能部213の電源スイッチ213を切断する。このとき、MPU221は、時計部226から現在時刻を取得して電源切断時刻として保持しておく。
次に、ステップS502にて、MPU221は、機能部210の累積電源投入時間を算出し、記憶部225に格納された第1の情報テーブルの累積電源投入時間情報を更新する。MPU221は、下記式(4)に示すように、ステップS501において取得した電源切断時刻及び図4に示したステップS408において取得した電源投入時刻を用いて今回の電源投入時間を求め、第1の情報テーブルの累積電源投入時間情報に加算して更新する。この更新された第1の情報テーブルの累積電源投入時間情報は、次回の電源投入時に図4に示したステップS401において使用される。
(累積電源投入時間<更新値>)=
(電源切断時刻)−(電源投入時刻)+(累積電源投入時間<現在値>)…(4)
以上説明した第1の実施形態によれば、動作条件に依存するセラミックコンデンサC1の容量変動値からセラミックコンデンサC1の推定容量値を取得し、セラミックコンデンサC1の推定容量値に基づいて時定数回路の時定数が設計値となる抵抗値を取得して可変抵抗VR1に設定する。これにより、環境温度や経年変化等の動作条件に応じてセラミックコンデンサC1の容量値が変動しても時定数の設計値に対するずれを補正することができ、電源スイッチ213の投入時間を動作条件によらずに常に設計値となるように維持することが可能となる。したがって、セラミックコンデンサC1の容量低下を見越して予め大きな時定数となるように設計を行わなくとも、常に時定数を設計値に維持してセラミックコンデンサC1の容量低下に起因する突入電流の増大を防止することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。
図6は、第2の実施形態における電源制御装置を有する処理装置の構成例を示す図である。第2の実施形態における処理装置は、所定の機能を実現する複数の機能ユニット610−1、610−2、610−3、及び複数の機能ユニット610−1、610−2、610−3を制御する制御ユニット620を有する。なお、図6には、3つの機能ユニットを有する例を示したが、処理装置が有する機能ユニットの数は任意である。
機能ユニット610−1、610−2、610−3及び制御ユニット620は、例えばそれぞれ1つのボードに配置される。機能ユニット610−1、610−2、610−3と制御ユニット620とは、各機能ユニットに対する制御用バスBUS−1、BUS−2、BUS−3でそれぞれ接続され、バススイッチ623により使用する制御用バスBUSを切り替えることで、1つの制御ユニット620で複数の機能ユニット610−1、610−2、610−3を制御する。
第2の実施形態において、機能ユニット610−1、610−2、610−3のそれぞれが実現する機能は同様であり、例えばCPU及びメモリ等を有し情報処理装置として機能する。したがって、機能ユニット610−1、610−2、610−3内の構成も同様であり、機能ユニットが有するセラミックコンデンサC1の特性も同様である。
機能ユニット610−1〜610−3の各々は、負荷611、電源612、電源スイッチ613、過電流遮断回路614、セラミックコンデンサC1、及び抵抗R2を有する。負荷611、電源612、電源スイッチ613、過電流遮断回路614、セラミックコンデンサC1、及び抵抗R2は、それぞれ図2に示した負荷211、電源212、電源スイッチ213、過電流遮断回路214、セラミックコンデンサC1、及び抵抗R2と同様である。
また、機能ユニット610−1〜610−3の各々は、スイッチ615、GPIO616、記憶デバイス(情報テーブル)617A、電圧センサ618、及び可変抵抗VR1を有する。スイッチ615、GPIO616、電圧センサ618、及び可変抵抗VR1は、それぞれ図2に示したスイッチ223、GPIO224、電圧センサ228、及び可変抵抗VR1と同様である。このようにスイッチ615、GPIO616、記憶デバイス(情報テーブル)617A、電圧センサ618、及び可変抵抗VR1を各機能ユニット610−1〜610−3に配置することで、機能ユニット610−1〜610−3と制御ユニット620との間のインタフェース数の増加を抑制することができる。
記憶デバイス617Aには、情報テーブルのうち、図3(A)に示した第1の情報テーブル、すなわち累積電源切断時間に係る機能ユニット情報が格納され、機能ユニット毎の累積電源投入時間情報及び製造日時情報が格納されている。このように機能ユニット610−1〜610−3毎に第1の情報テーブルを持つことで、故障などが発生した機能ユニットのみを交換することが可能となり、この場合、制御ユニット620は交換された新しい機能ユニットが持つ第1の情報テーブルを参照することで動作を継続することができる。
制御ユニット620は、MPU621、I2Cコントローラ622、バススイッチ623、記憶デバイス(情報テーブル)624、時計部625、及び温度センサ626を有する。MPU621、I2Cコントローラ622、時計部625、及び温度センサ626は、それぞれ図2に示したMPU221、I2Cコントローラ222、時計部226、及び温度センサ227と同様である。バススイッチ623は、使用するバスの切り替えを行う。
記憶デバイス624には、情報テーブルのうち、図3(B)〜図3(F)に示した第2の情報テーブル、第3の情報テーブル、及び第4の情報テーブル、すなわち電源スイッチ613の設計情報、セラミックコンデンサC1の特性情報、及び可変抵抗VR1の補正情報が格納される。このように情報テーブルのうち、第2の情報テーブル、第3の情報テーブル、及び第4の情報テーブルを制御ユニット620だけに持たせることで、処理装置全体での情報テーブルの記憶に要する記憶容量を小さくすることができる。
なお、第2の実施形態における電源制御に係る動作(電源投入時の動作及び電源切断時の動作)は、第1の実施形態における電源制御に係る動作と同様であるので説明は省略する。ただし、第2の実施形態では、制御ユニット620が、電源制御の対象とする機能ユニット610−1〜610−3に対して電源投入や電源切断の動作を実行する。
第2の実施形態によれば、第1の実施形態と同様に、環境温度や経年変化等の動作条件に応じてセラミックコンデンサC1の容量値が変動しても時定数の設計値に対するずれを補正することができる。したがって、電源スイッチ613の投入時間を動作条件によらずに常に設計値となるように維持することが可能となり、セラミックコンデンサC1の容量低下を見越して予め大きな時定数となるように設計を行わなくとも、セラミックコンデンサC1の容量低下に起因する突入電流の増大を防止することができる。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。
図7は、第3の実施形態における電源制御装置を有する処理装置の構成例を示す図である。この図7において、図6に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
前述した第2の実施形態においては、機能ユニット610−1〜610−3のそれぞれが実現する機能は同様であり、機能ユニット610−1〜610−3内の構成も同様としている。第3の実施形態では、機能ユニット610−1〜610−3のそれぞれが実現する機能が異なる機能であってもよい。機能ユニット610−1〜610−3が実現する機能が異なる場合、機能ユニット610−1〜610−3内の構成も異なり、機能ユニットが有するセラミックコンデンサC1の特性は同様であるとは限らない。
そこで、第3の実施形態では、第2の情報テーブル〜第4の情報テーブルを格納する記憶デバイス624を制御ユニット620に設けずに、機能ユニット610−1〜610−3が有する記憶デバイス617Bに第1の情報テーブル〜第4の情報テーブルのすべての情報テーブルを格納する。なお、他の構成及び電源制御に係る動作(電源投入時の動作及び電源切断時の動作)は、第2の実施形態と同様であるので説明は省略する。
第3の実施形態によれば、環境温度や経年変化等の動作条件に応じてセラミックコンデンサC1の容量値が変動しても時定数の設計値に対するずれを補正することができ、電源スイッチ613の投入時間を動作条件によらずに常に設計値となるように維持することが可能となる。したがって、セラミックコンデンサC1の容量低下を見越して予め大きな時定数となるように設計を行わなくとも、常に時定数を設計値に維持してセラミックコンデンサC1の容量低下に起因する突入電流の増大を防止することができる。また、機能ユニット610−1〜610−3毎に第1の情報テーブル〜第4の情報テーブルのすべての情報テーブルを持つことで、故障などが発生した機能ユニットのみを交換することが可能である。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
以上の第1〜第3の実施形態を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
電源から負荷への電力の供給及び遮断を制御するスイッチと、
直列に接続されたコンデンサと可変抵抗とを有し、前記負荷に対して電源投入する場合、前記コンデンサの容量値と前記可変抵抗の抵抗値とで定まる時定数に応じた期間で前記スイッチを電力の遮断状態から供給状態へ遷移させる時定数回路と、
動作条件に依存する前記コンデンサの容量変動値から前記コンデンサの推定容量値を取得し、前記コンデンサの推定容量値に基づいて前記時定数回路の時定数が設計値となる第1の抵抗値を取得して前記可変抵抗の抵抗値を前記第1の抵抗値に設定する制御部とを有することを特徴とする電源制御装置。
(付記2)
動作条件に応じた前記コンデンサの容量変動値を示す情報が格納された記憶部を有し、
前記制御部は、前記記憶部に格納された前記情報を参照して、前記コンデンサの容量変動値を取得することを特徴とする付記1記載の電源制御装置。
(付記3)
前記制御部は、前記スイッチを電力の遮断状態としていた累積の電源切断時間に基づいて前記コンデンサの容量変動値を取得することを特徴とする付記2記載の電源制御装置。
(付記4)
前記制御部は、現在の温度に基づいて前記コンデンサの容量変動値を取得することを特徴とする付記2又は3記載の電源制御装置。
(付記5)
前記制御部は、前記スイッチを電力の遮断状態としていた累積の電源切断時間に応じた前記コンデンサの初期容量値からの容量減少値及び現在の温度に応じた前記コンデンサの初期容量値からの容量減少値をそれぞれ取得し、前記初期容量値及び前記容量減少値を用いて前記コンデンサの推定容量値を算出し、算出した前記コンデンサの推定容量値及び前記時定数回路の時定数の設計値を用いて前記第1の抵抗値を算出することを特徴とする付記1記載の電源制御装置。
(付記6)
前記電源、前記負荷、前記スイッチ、前記時定数回路、及び第1の記憶部を第1のボードに配置し、前記制御部及び第2の記憶部を前記第1のボードとは異なる第2のボードに配置し、
前記第1のボードが有する第1の記憶部に、前記スイッチを電力の遮断状態としていた累積の電源切断時間に係る第1の情報を格納し、
前記第2のボードが有する第2の記憶部に、動作条件に応じた前記コンデンサの容量変動値を示す第2の情報を格納し、
前記制御部は、前記第1の記憶部に格納された前記第1の情報から累積の電源切断時間を取得し、前記第2の記憶部に格納された前記第2の情報を参照して、累積の電源切断時間及び現在の温度に応じた前記コンデンサの容量変動値を取得することを特徴とする付記1〜5の何れか1項に記載の電源制御装置。
(付記7)
前記電源、前記負荷、前記スイッチ、前記時定数回路、及び第1の記憶部を第1のボードに配置し、前記制御部を前記第1のボードとは異なる第2のボードに配置し、
前記第1のボードが有する第1の記憶部に、前記スイッチを電力の遮断状態としていた累積の電源切断時間に係る第1の情報、及び動作条件に応じた前記コンデンサの容量変動値を示す第2の情報を格納し、
前記制御部は、前記第1の記憶部に格納された前記第1の情報から累積の電源切断時間を取得し、前記第1の記憶部に格納された前記第2の情報を参照して、累積の電源切断時間及び現在の温度に応じた前記コンデンサの容量変動値を取得することを特徴とする付記1〜5の何れか1項に記載の電源制御装置。
(付記8)
前記制御部は、電源投入に係る動作を行った後に前記負荷へ電力が供給されていないと判定した場合、前記第1の抵抗値を補正し、補正した前記第1の抵抗値に前記可変抵抗の抵抗値を設定することを特徴とする付記1〜7の何れか1項に記載の電源制御装置。
(付記9)
電源から負荷への電力の供給及び遮断を制御するスイッチと、コンデンサと可変抵抗とが直列に接続された時定数回路であって、前記負荷に対して電源投入する場合、前記コンデンサの容量値と前記可変抵抗の抵抗値とで定まる時定数に応じた期間で前記スイッチを電力の遮断状態から供給状態へ遷移させる時定数回路とを有する電源制御装置のコンピュータに、
動作条件に依存する前記コンデンサの容量変動値から前記コンデンサの推定容量値を取得する処理と、
前記コンデンサの推定容量値に基づいて前記時定数回路の時定数が設計値となる第1の抵抗値を取得して前記可変抵抗の抵抗値を前記第1の抵抗値に設定する処理と、
前記可変抵抗の抵抗値を前記第1の抵抗値に設定した後、前記負荷に対する電源投入を指示する処理とを実行させるためのプログラム。
110、210 機能部
111、211 負荷
112、212 電源
113、213 電源スイッチ
114、214 過電流遮断回路
120、220 制御部
121 時定数維持制御部
122 記憶部(ファームウェア)
123、223 スイッチ
125 記憶部(情報テーブル)
126、226 時計部
127 温度検出部
128 電圧検出部
221 MPU(Micro Processing Unit)
225 記憶デバイス(情報テーブル)
227 温度センサ
228 電圧センサ
C1 セラミックコンデンサ
VR1 可変抵抗
610 機能ユニット
611 負荷
612 電源
613 電源スイッチ
614 過電流遮断回路
615 スイッチ
617A、617B 記憶デバイス(情報テーブル)
618 電圧センサ
620 制御ユニット
621 MPU(Micro Processing Unit)
623 バススイッチ
624 記憶デバイス(情報テーブル)
625 時計部
626 温度センサ

Claims (8)

  1. 電源から負荷への電力の供給及び遮断を制御するスイッチと、
    直列に接続されたコンデンサと可変抵抗とを有し、前記負荷に対して電源投入する場合、前記コンデンサの容量値と前記可変抵抗の抵抗値とで定まる時定数に応じた期間で前記スイッチを電力の遮断状態から供給状態へ遷移させる時定数回路と、
    動作条件に依存する前記コンデンサの容量変動値から前記コンデンサの推定容量値を取得し、前記コンデンサの推定容量値に基づいて前記時定数回路の時定数が設計値となる第1の抵抗値を取得して前記可変抵抗の抵抗値を前記第1の抵抗値に設定する制御部とを有することを特徴とする電源制御装置。
  2. 動作条件に応じた前記コンデンサの容量変動値を示す情報が格納された記憶部を有し、
    前記制御部は、前記記憶部に格納された前記情報を参照して、前記コンデンサの容量変動値を取得することを特徴とする請求項1記載の電源制御装置。
  3. 前記制御部は、前記スイッチを電力の遮断状態としていた累積の電源切断時間に基づいて前記コンデンサの容量変動値を取得することを特徴とする請求項2記載の電源制御装置。
  4. 前記制御部は、現在の温度に基づいて前記コンデンサの容量変動値を取得することを特徴とする請求項2又は3記載の電源制御装置。
  5. 前記電源、前記負荷、前記スイッチ、前記時定数回路、及び第1の記憶部を第1のボードに配置し、前記制御部及び第2の記憶部を前記第1のボードとは異なる第2のボードに配置し、
    前記第1のボードが有する第1の記憶部に、前記スイッチを電力の遮断状態としていた累積の電源切断時間に係る第1の情報を格納し、
    前記第2のボードが有する第2の記憶部に、動作条件に応じた前記コンデンサの容量変動値を示す第2の情報を格納し、
    前記制御部は、前記第1の記憶部に格納された前記第1の情報から累積の電源切断時間を取得し、前記第2の記憶部に格納された前記第2の情報を参照して、累積の電源切断時間及び現在の温度に応じた前記コンデンサの容量変動値を取得することを特徴とする請求項1〜4の何れか1項に記載の電源制御装置。
  6. 前記電源、前記負荷、前記スイッチ、前記時定数回路、及び第1の記憶部を第1のボードに配置し、前記制御部を前記第1のボードとは異なる第2のボードに配置し、
    前記第1のボードが有する第1の記憶部に、前記スイッチを電力の遮断状態としていた累積の電源切断時間に係る第1の情報、及び動作条件に応じた前記コンデンサの容量変動値を示す第2の情報を格納し、
    前記制御部は、前記第1の記憶部に格納された前記第1の情報から累積の電源切断時間を取得し、前記第1の記憶部に格納された前記第2の情報を参照して、累積の電源切断時間及び現在の温度に応じた前記コンデンサの容量変動値を取得することを特徴とする請求項1〜4の何れか1項に記載の電源制御装置。
  7. 前記制御部は、電源投入に係る動作を行った後に前記負荷へ電力が供給されていないと判定した場合、前記第1の抵抗値を補正し、補正した前記第1の抵抗値に前記可変抵抗の抵抗値を設定することを特徴とする請求項1〜6の何れか1項に記載の電源制御装置。
  8. 電源から負荷への電力の供給及び遮断を制御するスイッチと、コンデンサと可変抵抗とが直列に接続された時定数回路であって、前記負荷に対して電源投入する場合、前記コンデンサの容量値と前記可変抵抗の抵抗値とで定まる時定数に応じた期間で前記スイッチを電力の遮断状態から供給状態へ遷移させる時定数回路とを有する電源制御装置のコンピュータに、
    動作条件に依存する前記コンデンサの容量変動値から前記コンデンサの推定容量値を取得する処理と、
    前記コンデンサの推定容量値に基づいて前記時定数回路の時定数が設計値となる第1の抵抗値を取得して前記可変抵抗の抵抗値を前記第1の抵抗値に設定する処理と、
    前記可変抵抗の抵抗値を前記第1の抵抗値に設定した後、前記負荷に対する電源投入を指示する処理とを実行させるためのプログラム。
JP2017018872A 2017-02-03 2017-02-03 電源制御装置及びプログラム Active JP6770234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017018872A JP6770234B2 (ja) 2017-02-03 2017-02-03 電源制御装置及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017018872A JP6770234B2 (ja) 2017-02-03 2017-02-03 電源制御装置及びプログラム

Publications (2)

Publication Number Publication Date
JP2018126036A JP2018126036A (ja) 2018-08-09
JP6770234B2 true JP6770234B2 (ja) 2020-10-14

Family

ID=63109861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017018872A Active JP6770234B2 (ja) 2017-02-03 2017-02-03 電源制御装置及びプログラム

Country Status (1)

Country Link
JP (1) JP6770234B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63154018A (ja) * 1986-12-16 1988-06-27 日本電気株式会社 突入電流防止回路
KR101147257B1 (ko) * 2012-01-16 2012-05-18 주식회사 빅솔론 포지티브 직류 전원단 돌입전류 저감회로
JPWO2014188535A1 (ja) * 2013-05-22 2017-02-23 株式会社日立製作所 電力変換器および風力発電システム
JP6305297B2 (ja) * 2014-09-24 2018-04-04 東芝産業機器システム株式会社 負荷制御装置
JP6055811B2 (ja) * 2014-11-28 2016-12-27 京セラドキュメントソリューションズ株式会社 インターロック回路及び画像形成装置

Also Published As

Publication number Publication date
JP2018126036A (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
JP5060988B2 (ja) 温度検出回路
KR102145165B1 (ko) 스위칭 레귤레이터 및 전자 기기
JP5431396B2 (ja) 定電圧電源回路
TWI610528B (zh) 升壓型切換調節器及電子機器
JP2007328680A (ja) 電源回路
JP6892357B2 (ja) スイッチングレギュレータ
TWI665542B (zh) Voltage Regulator
CN110574273B (zh) 控制电路以及理想二极管电路
US20160161532A1 (en) Voltage detection circuit
JP6770234B2 (ja) 電源制御装置及びプログラム
JP2010246294A (ja) 電源回路および電子機器
JP4295289B2 (ja) 基準電源電圧回路
JP4569541B2 (ja) 電源回路、フラッシュメモリシステム及び電源供給方法
JP5676340B2 (ja) ボルテージレギュレータ
JP6624339B2 (ja) 電源装置
JP2010074874A (ja) 突入電流抑制回路
JP6850199B2 (ja) 電源回路
JP6421707B2 (ja) 電源回路
JP2015046829A (ja) スイッチ回路
JP4594064B2 (ja) サージ電流抑制回路及び直流電源装置
KR101702220B1 (ko) 독립적인 전원개폐장치를 가진 부하의 전원공급 시 발생하는 돌입전류 방지회로
JP6426208B2 (ja) 車両制御装置
JP6001876B2 (ja) 基準電圧中継回路
JP7019501B2 (ja) リレー回路装置及びリレー回路装置の制御方法
JP2007336744A (ja) 電源回路および電源供給装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R150 Certificate of patent or registration of utility model

Ref document number: 6770234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150