JP6753703B2 - Method for manufacturing compound semiconductor substrate, pellicle film, and compound semiconductor substrate - Google Patents

Method for manufacturing compound semiconductor substrate, pellicle film, and compound semiconductor substrate Download PDF

Info

Publication number
JP6753703B2
JP6753703B2 JP2016113656A JP2016113656A JP6753703B2 JP 6753703 B2 JP6753703 B2 JP 6753703B2 JP 2016113656 A JP2016113656 A JP 2016113656A JP 2016113656 A JP2016113656 A JP 2016113656A JP 6753703 B2 JP6753703 B2 JP 6753703B2
Authority
JP
Japan
Prior art keywords
substrate
film
sic film
compound semiconductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016113656A
Other languages
Japanese (ja)
Other versions
JP2017150064A (en
Inventor
秀彦 奥
秀彦 奥
一郎 秀
一郎 秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to KR1020187026901A priority Critical patent/KR20180118681A/en
Priority to US15/999,243 priority patent/US20200152455A1/en
Priority to CN201780010209.8A priority patent/CN108699687B/en
Priority to SG11202001426UA priority patent/SG11202001426UA/en
Priority to PCT/JP2017/004988 priority patent/WO2017141835A1/en
Priority to EP17753093.8A priority patent/EP3418424A4/en
Priority to TW106105348A priority patent/TWI721107B/en
Publication of JP2017150064A publication Critical patent/JP2017150064A/en
Application granted granted Critical
Publication of JP6753703B2 publication Critical patent/JP6753703B2/en
Priority to US17/580,299 priority patent/US11626283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)

Description

本発明は、化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法に関し、より特定的には、SiC(炭化ケイ素)膜を備えた化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法に関する。 The present invention relates to a method for producing a compound semiconductor substrate, a pellicle film, and a compound semiconductor substrate, and more specifically, to a method for producing a compound semiconductor substrate, a pellicle film, and a compound semiconductor substrate having a SiC (silicon carbide) film. ..

SiCは、Si(ケイ素)に比べて耐熱性および耐電圧性に優れ、電子デバイスとして使用した場合の電力損失が小さい。このため、SiCは次世代の半導体材料として、たとえば、高性能・省電力のインバータ機器、家庭電化製品用パワーモジュール、または電気自動車用パワー半導体素子などへの利用が進んでいる。 Compared to Si (silicon), SiC has excellent heat resistance and withstand voltage resistance, and has a small power loss when used as an electronic device. For this reason, SiC is being increasingly used as a next-generation semiconductor material, for example, in high-performance and power-saving inverter devices, power modules for home appliances, and power semiconductor devices for electric vehicles.

また、SiCは、Siに比べて高いヤング率、高温での高い降伏強度、および高い化学的安定性を有しているので、SiCをMEMS(Micro Electro Mechanical Systems)として利用することが検討されている。さらに、SiCは、高い光透過率を有しているため、これらの性質を利用した他の用途も検討されている。 In addition, since SiC has a higher Young's modulus, higher yield strength at high temperature, and higher chemical stability than Si, it has been considered to use SiC as a MEMS (Micro Electro Mechanical Systems). There is. Further, since SiC has a high light transmittance, other applications utilizing these properties are also being studied.

SiC膜は、通常、Si基板上にSiC膜を形成した後、Si基板の一部または全部をエッチングすることにより形成される。Si基板をエッチングする際には、SiC膜を形成したSi基板が薬液中に浸漬される。SiC膜を形成する技術は、たとえば下記特許文献1〜3などに開示されている。 The SiC film is usually formed by forming a SiC film on a Si substrate and then etching a part or all of the Si substrate. When etching the Si substrate, the Si substrate on which the SiC film is formed is immersed in the chemical solution. Techniques for forming a SiC film are disclosed in, for example, Patent Documents 1 to 3 below.

下記特許文献1には、Si基板の表面上に約1μmの厚さのSiC膜を形成し、SiC膜のいずれか一方の面を任意の面積で除去することで基板開口部を形成し、SiC膜をマスクとして基板開口部を通じてSi基板をエッチングする技術が開示されている。Si基板をエッチングする際には、フッ酸と硝酸の混合液が使用されている。 In Patent Document 1 below, a SiC film having a thickness of about 1 μm is formed on the surface of a Si substrate, and a substrate opening is formed by removing one surface of the SiC film at an arbitrary area to form a SiC film. A technique for etching a Si substrate through a substrate opening using a film as a mask is disclosed. When etching the Si substrate, a mixed solution of hydrofluoric acid and nitric acid is used.

下記特許文献2には、SiC膜を含むX線マスクを製造する技術が開示されている。この技術では、Siウエハ上に2μmの厚さのSiC膜を形成し、SiC膜上に保護膜およびX線吸収膜を形成し、Siウエハの下面に耐エッチング物質をリング状に塗布し、水酸化ナトリウム水溶液を用いてSiウエハの中央部を除去する。 Patent Document 2 below discloses a technique for producing an X-ray mask containing a SiC film. In this technique, a 2 μm-thick SiC film is formed on a Si wafer, a protective film and an X-ray absorbing film are formed on the SiC film, an etching-resistant substance is applied to the lower surface of the Si wafer in a ring shape, and water is applied. The central part of the Si wafer is removed using an aqueous sodium oxide solution.

下記特許文献3には、補強部を含むSi基板の一方の面に3C−SiC層を形成し、フッ化水素酸や硝酸などを混合したエッチング液でSi基板を溶解する技術が開示されている。 Patent Document 3 below discloses a technique of forming a 3C-SiC layer on one surface of a Si substrate including a reinforcing portion and dissolving the Si substrate with an etching solution mixed with hydrofluoric acid, nitric acid, or the like. ..

特開平09−310170号公報Japanese Unexamined Patent Publication No. 09-310170 特開平07−118854号公報Japanese Unexamined Patent Publication No. 07-118854 特開2015−202990号公報Japanese Unexamined Patent Publication No. 2015-202990

SiC膜には薄膜化が要求されている。たとえば、SiCを利用したMEMSの場合には、高感度化の観点からSiCの薄膜化が要求されている。また、SiCを利用したペリクルの場合には、さらなる光透過性の向上などの観点からSiCの薄膜化が要求されている。 The SiC film is required to be thin. For example, in the case of MEMS using SiC, thinning of SiC is required from the viewpoint of increasing sensitivity. Further, in the case of a pellicle using SiC, a thin film of SiC is required from the viewpoint of further improving light transmission.

しかし、従来の技術ではSiC膜を薄膜化することができなかった。SiC膜を薄膜化しようとすると(たとえば10μm以下の厚さにしようとすると)、SiC膜が厚い場合と比較して機械的強度が低くなるため、Si基板のエッチング中にSiC膜にクラックが入ったり、Si基板からSiC膜が剥がれたりする現象が起きていた。 However, the SiC film could not be thinned by the conventional technique. When the SiC film is thinned (for example, when the thickness is 10 μm or less), the mechanical strength is lower than when the SiC film is thick, so that the SiC film is cracked during etching of the Si substrate. Or, the phenomenon that the SiC film is peeled off from the Si substrate has occurred.

本発明は、上記課題を解決するためのものであり、その目的は、SiC膜の薄膜化を図ることのできる化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法を提供することである。 The present invention is for solving the above problems, and an object of the present invention is to provide a compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate capable of thinning a SiC film.

本発明の一の局面に従う化合物半導体基板は、環状の平面形状を有するSi基板と、Si基板の一方の主面に形成され、20nm以上10μm以下の厚さを有するSiC膜とを備え、SiC膜は、Si基板の他方の主面には形成されていない。 A compound semiconductor substrate according to one aspect of the present invention includes a Si substrate having an annular planar shape and a SiC film formed on one main surface of the Si substrate and having a thickness of 20 nm or more and 10 μm or less. Is not formed on the other main surface of the Si substrate.

上記化合物半導体基板において好ましくは、SiC膜の表面に対して垂直な平面で切った断面で見た場合に、Si基板の幅は、SiC膜から離れるに従って減少する。 In the compound semiconductor substrate, the width of the Si substrate decreases as the distance from the SiC film increases, preferably when viewed in a cross section cut in a plane perpendicular to the surface of the SiC film.

上記化合物半導体基板において好ましくは、SiC膜の一方の主面に形成された、SiCとは異なる膜をさらに備える。 The compound semiconductor substrate preferably further includes a film different from SiC formed on one main surface of the SiC film.

上記化合物半導体基板において好ましくは、SiCとは異なる膜は、グラフェン、グラファイト、またはGaN(窒化ガリウム)よりなる。 In the compound semiconductor substrate, the film different from SiC is preferably made of graphene, graphite, or GaN (gallium nitride).

本発明の他の局面に従うペリクル膜は、上述の化合物半導体基板を用いたものである。 The pellicle film according to another aspect of the present invention uses the above-mentioned compound semiconductor substrate.

本発明のさらに他の局面に従う化合物半導体基板の製造方法は、Si基板の一方の主面にSiC膜を形成する工程と、Si基板の他方の主面の少なくとも一部をウエットエッチングにより除去する工程とを備え、Si基板の他方の主面の少なくとも一部を除去する工程において、ウエットエッチングに用いる薬液に対してSi基板およびSiC膜を相対的に動かす。 The method for producing a compound semiconductor substrate according to still another aspect of the present invention includes a step of forming a SiC film on one main surface of the Si substrate and a step of removing at least a part of the other main surface of the Si substrate by wet etching. In the step of removing at least a part of the other main surface of the Si substrate, the Si substrate and the SiC film are moved relative to the chemical solution used for wet etching.

上記製造方法において好ましくは、Si基板の他方の主面の少なくとも一部を除去する工程において、Si基板およびSiC膜を、SiC膜の一方の主面に対して平行な平面内の方向に動かす。 In the above manufacturing method, preferably, in the step of removing at least a part of the other main surface of the Si substrate, the Si substrate and the SiC film are moved in a direction in a plane parallel to one main surface of the SiC film.

上記製造方法において好ましくは、Si基板の他方の主面の少なくとも一部を除去する工程において、Si基板およびSiC膜を回転させた状態で、ウエットエッチングに用いる薬液をSi基板の他方の主面に注入する。 In the above manufacturing method, preferably, in the step of removing at least a part of the other main surface of the Si substrate, the chemical solution used for wet etching is applied to the other main surface of the Si substrate in a state where the Si substrate and the SiC film are rotated. inject.

上記製造方法において好ましくは、Si基板の他方の主面の中央部にSiを底面とする凹部を形成する工程をさらに備え、Si基板の他方の主面の少なくとも一部を除去する工程において、凹部の底面にSiC膜を露出させる。 In the above manufacturing method, preferably, a step of forming a recess having Si as a bottom surface in the center of the other main surface of the Si substrate is further provided, and in a step of removing at least a part of the other main surface of the Si substrate, the recess is provided. The SiC film is exposed on the bottom surface of the.

上記製造方法において好ましくは、Si基板の他方の主面の中央部に凹部を形成する工程の後で、Si基板の一方の主面にSiC膜を形成する工程を行う。 In the above manufacturing method, preferably, after the step of forming the recess in the central portion of the other main surface of the Si substrate, the step of forming the SiC film on one main surface of the Si substrate is performed.

上記製造方法において好ましくは、Si基板の一方の主面にSiC膜を形成する工程の後で、Si基板の他方の主面の中央部に凹部を形成する工程を行う。 In the above manufacturing method, preferably, after the step of forming the SiC film on one main surface of the Si substrate, a step of forming a recess in the central portion of the other main surface of the Si substrate is performed.

上記製造方法において好ましくは、Si基板の他方の主面の中央部に凹部を形成する工程において、Si基板の他方の主面に形成された酸化膜または窒化膜よりなるマスク層をマスクとして、Si基板の他方の主面の中央部をウエットエッチングにより除去する。 In the above manufacturing method, preferably, in the step of forming a recess in the central portion of the other main surface of the Si substrate, Si is used as a mask using a mask layer made of an oxide film or a nitride film formed on the other main surface of the Si substrate as a mask. The central portion of the other main surface of the substrate is removed by wet etching.

上記製造方法において好ましくは、SiC膜を形成する工程において、Si基板の一方の主面、側面、およびSi基板の他方の主面の外周部にSiC膜を形成し、Si基板の他方の主面の少なくとも一部を除去する工程において、Si基板の他方の主面の外周部に形成されたSiC膜をマスクとして、Si基板の他方の主面を除去する。 In the above manufacturing method, preferably, in the step of forming the SiC film, the SiC film is formed on one main surface and side surface of the Si substrate and the outer peripheral portion of the other main surface of the Si substrate, and the other main surface of the Si substrate is formed. In the step of removing at least a part of the above, the other main surface of the Si substrate is removed by using the SiC film formed on the outer peripheral portion of the other main surface of the Si substrate as a mask.

上記製造方法において好ましくは、Si基板の他方の主面の少なくとも一部を除去する工程において、ウエットエッチングに用いる薬液としてフッ酸および硝酸を含む混酸を用いる。 In the above manufacturing method, preferably, a mixed acid containing hydrofluoric acid and nitric acid is used as the chemical solution used for wet etching in the step of removing at least a part of the other main surface of the Si substrate.

上記製造方法において好ましくは、Si基板の他方の主面の少なくとも一部を除去する工程の後で、SiC膜の一方の主面にGaN膜を形成する工程をさらに備える。 In the above manufacturing method, preferably, after the step of removing at least a part of the other main surface of the Si substrate, a step of forming a GaN film on one main surface of the SiC film is further provided.

上記製造方法において好ましくは、SiC膜の一部をグラフェン膜またはグラファイト膜に変化させる工程をさらに備える。 The above manufacturing method preferably further includes a step of changing a part of the SiC film into a graphene film or a graphite film.

上記製造方法において好ましくは、前記SiC膜の一方の主面にグラフェン膜またはグラファイト膜を形成する工程をさらに備える。 The production method preferably further includes a step of forming a graphene film or a graphite film on one main surface of the SiC film.

本発明によれば、SiC膜の薄膜化を図ることのできる化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法を提供することができる。 According to the present invention, it is possible to provide a compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate, which can reduce the thickness of a SiC film.

本発明の第1の実施の形態における化合物半導体基板1の構成を示す断面図である。It is sectional drawing which shows the structure of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第1の実施の形態において、SiC膜12の表面12aに対して垂直な方向から見た場合の化合物半導体基板1の構成を示す平面図である。It is a top view which shows the structure of the compound semiconductor substrate 1 when viewed from the direction perpendicular to the surface 12a of the SiC film 12 in the 1st Embodiment of this invention. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の第1の工程を示す断面図である。It is sectional drawing which shows the 1st step of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の第2の工程を示す断面図である。It is sectional drawing which shows the 2nd step of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 図4に示す工程の変形例の第1の工程を示す断面図である。It is sectional drawing which shows the 1st process of the modification of the process shown in FIG. 図4に示す工程の変形例の第2の工程を示す断面図である。It is sectional drawing which shows the 2nd process of the modification of the process shown in FIG. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の第3の工程を示す断面図である。It is sectional drawing which shows the 3rd step of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の第4の工程を示す断面図である。It is sectional drawing which shows the 4th step of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の第5の工程を示す断面図である。It is sectional drawing which shows the 5th step of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第1の実施の形態におけるSiのウエットエッチングの第1の方法を模式的に示す図である。It is a figure which shows typically the 1st method of the wet etching of Si in 1st Embodiment of this invention. 本発明の第1の実施の形態におけるSiのウエットエッチングの第2の方法を模式的に示す図である。It is a figure which shows typically the 2nd method of wet etching of Si in 1st Embodiment of this invention. 本発明の第1の実施の形態におけるSiのウエットエッチングの第3の方法を模式的に示す図である。It is a figure which shows typically the 3rd method of the wet etching of Si in 1st Embodiment of this invention. 図1に示す化合物半導体基板1におけるA部拡大図である。It is an enlarged view of the part A in the compound semiconductor substrate 1 shown in FIG. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の変形例の第1の工程を示す断面図である。It is sectional drawing which shows the 1st step of the modification of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第1の実施の形態における化合物半導体基板1の製造方法の変形例の第2の工程を示す断面図である。It is sectional drawing which shows the 2nd step of the modification of the manufacturing method of the compound semiconductor substrate 1 in 1st Embodiment of this invention. 本発明の第2の実施の形態における化合物半導体基板1の構成を示す断面図である。It is sectional drawing which shows the structure of the compound semiconductor substrate 1 in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における化合物半導体基板1の製造方法の第1の工程を示す断面図である。It is sectional drawing which shows the 1st step of the manufacturing method of the compound semiconductor substrate 1 in 2nd Embodiment of this invention. 本発明の第2の実施の形態における化合物半導体基板1の製造方法の第2の工程を示す断面図である。It is sectional drawing which shows the 2nd step of the manufacturing method of the compound semiconductor substrate 1 in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における、CVD装置内でSi基板11を保持する方法の一例を示す平面図である。It is a top view which shows an example of the method of holding a Si substrate 11 in a CVD apparatus in 2nd Embodiment of this invention. 本発明の第3の実施の形態における化合物半導体基板1aの構成を示す断面図である。It is sectional drawing which shows the structure of the compound semiconductor substrate 1a in 3rd Embodiment of this invention. 本発明の第3の実施の形態における、AlN膜21およびGaN膜22の成膜条件の一例を説明するグラフである。It is a graph explaining an example of the film forming condition of the AlN film 21 and the GaN film 22 in the 3rd Embodiment of this invention. 本発明の第4の実施の形態における化合物半導体基板1bの構成を示す断面図である。It is sectional drawing which shows the structure of the compound semiconductor substrate 1b in 4th Embodiment of this invention. 本発明の第4の実施の形態における化合物半導体基板1bの製造方法の第1の工程を示す断面図である。It is sectional drawing which shows the 1st step of the manufacturing method of the compound semiconductor substrate 1b in 4th Embodiment of this invention. 本発明の第4の実施の形態における化合物半導体基板1bの製造方法の第2の工程を示す断面図である。It is sectional drawing which shows the 2nd step of the manufacturing method of the compound semiconductor substrate 1b in 4th Embodiment of this invention. 本発明の第5の実施の形態における化合物半導体基板1の使用方法の一例を示す断面図である。It is sectional drawing which shows an example of the use method of the compound semiconductor substrate 1 in 5th Embodiment of this invention. 本発明の一実施例において、本発明例のスピンエッチング中のSi基板の裏面を撮影した写真である。In one embodiment of the present invention, it is a photograph of the back surface of the Si substrate during spin etching of the present invention. 本発明の一実施例において、比較例のウエットエッチング中のSi基板の裏面を撮影した写真である。It is a photograph of the back surface of the Si substrate during wet etching of the comparative example in one embodiment of the present invention.

以下、本発明の実施の形態について、図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[第1の実施の形態] [First Embodiment]

図1は、本発明の第1の実施の形態における化合物半導体基板1の構成を示す断面図である。なお図1は、SiC膜12の表面12aに対して垂直な平面で切った場合の断面図である。 FIG. 1 is a cross-sectional view showing the configuration of the compound semiconductor substrate 1 according to the first embodiment of the present invention. FIG. 1 is a cross-sectional view of the SiC film 12 when cut in a plane perpendicular to the surface 12a.

図1を参照して、本実施の形態における化合物半導体基板1は、Si基板11と、SiC膜12とを備えている。 With reference to FIG. 1, the compound semiconductor substrate 1 in the present embodiment includes a Si substrate 11 and a SiC film 12.

Si基板11は、環状の平面形状を有している。Si基板11は表面11aと、裏面11bと、側面11cとを含んでいる。Si基板11の表面11aには(111)面が露出している。Si基板11の表面11aには(100)面や(110)面が露出していてもよい。 The Si substrate 11 has an annular planar shape. The Si substrate 11 includes a front surface 11a, a back surface 11b, and a side surface 11c. The (111) surface is exposed on the surface 11a of the Si substrate 11. The (100) surface or the (110) surface may be exposed on the surface 11a of the Si substrate 11.

SiC膜12は、Si基板11の表面11a(Si基板の一方の主面の一例)に形成されている。SiC膜12は、表面12aと、裏面12bと、側面12cとを含んでいる。SiC膜12の裏面12bは、環状のSi基板11の内側の凹部13に露出している。SiC膜12は、Si基板11の裏面11b(Si基板の他方の主面の一例)には形成されておらず、Si基板11の裏面11bは露出している。 The SiC film 12 is formed on the surface 11a of the Si substrate 11 (an example of one main surface of the Si substrate). The SiC film 12 includes a front surface 12a, a back surface 12b, and a side surface 12c. The back surface 12b of the SiC film 12 is exposed in the recess 13 inside the annular Si substrate 11. The SiC film 12 is not formed on the back surface 11b of the Si substrate 11 (an example of the other main surface of the Si substrate), and the back surface 11b of the Si substrate 11 is exposed.

SiC膜12は、20nm以上10μm以下の厚さwを有している。厚さwは、好ましくは1μm以下であり、より好ましくは500nm以下である。SiC膜12は、単結晶3C−SiC、多結晶3C−SiC、またはアモルファスSiCなどよりなっている。特に、SiC膜12がSi基板11の表面にエピタキシャル成長されたものである場合、一般的に、SiC膜12は3C−SiCよりなっている。 The SiC film 12 has a thickness w of 20 nm or more and 10 μm or less. The thickness w is preferably 1 μm or less, more preferably 500 nm or less. The SiC film 12 is made of single crystal 3C-SiC, polycrystalline 3C-SiC, amorphous SiC, or the like. In particular, when the SiC film 12 is epitaxially grown on the surface of the Si substrate 11, the SiC film 12 is generally made of 3C-SiC.

図2は、本発明の第1の実施の形態において、SiC膜12の表面12aに対して垂直な方向から見た場合の化合物半導体基板1の構成を示す平面図である。図2では、Si基板11の形状を示す目的で、Si基板11は点線で示されているが、実際にはSi基板11は直接には見えない。 FIG. 2 is a plan view showing the configuration of the compound semiconductor substrate 1 when viewed from a direction perpendicular to the surface 12a of the SiC film 12 in the first embodiment of the present invention. In FIG. 2, the Si substrate 11 is shown by a dotted line for the purpose of showing the shape of the Si substrate 11, but the Si substrate 11 is not actually visible directly.

図2を参照して、Si基板11、SiC膜12、および凹部13の各々は、任意の平面形状を有している。SiC膜12はその外周端部を環状のSi基板11によって支持されている。これにより、SiC膜12の機械的強度がSi基板11によって補強されている。Si基板11、SiC膜12、および凹部13の各々は、たとえば図2(a)に示すように、円の平面形状を有していてもよいし、図2(b)に示すように、矩形の平面形状を有していてもよい。図2(b)では、Si基板11は四角環状の平面形状を有している。さらに図2(c)に示すように、Si基板11およびSiC膜12の各々は円の平面形状を有しており、凹部13は矩形の平面形状を有していてもよい。凹部13の大きさは任意であり、化合物半導体基板1に要求される機械的強度などに応じて決定されてもよい。 With reference to FIG. 2, each of the Si substrate 11, the SiC film 12, and the recess 13 has an arbitrary planar shape. The outer peripheral end of the SiC film 12 is supported by an annular Si substrate 11. As a result, the mechanical strength of the SiC film 12 is reinforced by the Si substrate 11. Each of the Si substrate 11, the SiC film 12, and the recess 13 may have a circular planar shape, for example, as shown in FIG. 2 (a), or may have a rectangular shape as shown in FIG. 2 (b). May have a planar shape of. In FIG. 2B, the Si substrate 11 has a square annular planar shape. Further, as shown in FIG. 2C, each of the Si substrate 11 and the SiC film 12 may have a circular planar shape, and the recess 13 may have a rectangular planar shape. The size of the recess 13 is arbitrary, and may be determined according to the mechanical strength required for the compound semiconductor substrate 1.

次に、本実施の形態における化合物半導体基板1の製造方法について、図3〜図9を用いて説明する。 Next, the method for manufacturing the compound semiconductor substrate 1 according to the present embodiment will be described with reference to FIGS. 3 to 9.

図3を参照して、たとえば円板状の(凹部13が形成されていない)Si基板11を準備する。 With reference to FIG. 3, for example, a disk-shaped Si substrate 11 (in which the recess 13 is not formed) is prepared.

図4を参照して、次に、Si基板11の裏面11bの中央部RG1のSiを除去する。中央部RG1のSiの除去は、Si基板11の中央部RG1のSiを機械的に研削することにより行われてもよい。また、中央部RG1のSiの除去は、Si基板11の裏面11bにおける中央部RG1を除く領域にフォトレジストを形成し、形成したフォトレジストをマスクとして中央部RG1のSiをエッチングすることにより行われてもよい。 With reference to FIG. 4, the Si in the central portion RG1 of the back surface 11b of the Si substrate 11 is then removed. The removal of Si in the central portion RG1 may be performed by mechanically grinding the Si in the central portion RG1 of the Si substrate 11. Further, the removal of Si in the central portion RG1 is performed by forming a photoresist in the region excluding the central portion RG1 on the back surface 11b of the Si substrate 11 and etching the Si in the central portion RG1 using the formed photoresist as a mask. You may.

また、Siのウエットエッチングに用いられる薬液に対するマスクの耐性を高める場合には、中央部RG1のSiの除去は次の方法により行われてもよい。 Further, when increasing the resistance of the mask to the chemical solution used for wet etching of Si, the removal of Si in the central portion RG1 may be performed by the following method.

図5を参照して、Si基板11の裏面11b全面に、シリコン酸化膜またはシリコン窒化膜よりなるマスク層14を形成する。続いてマスク層14上に、必要な形状にパターニングしたフォトレジスト15を形成する。 With reference to FIG. 5, a mask layer 14 made of a silicon oxide film or a silicon nitride film is formed on the entire back surface 11b of the Si substrate 11. Subsequently, a photoresist 15 patterned in a required shape is formed on the mask layer 14.

図6を参照して、次に、フォトレジスト15をマスクとしてマスク層14をウエットエッチングによりパターニングする。これにより、マスク層14の外周部のみが残される。マスク層14がシリコン酸化膜よりなる場合、マスク層14のウエットエッチングの薬液としてはフッ酸溶液などが用いられる。マスク層14がシリコン窒化膜よりなる場合、マスク層14のウエットエッチングの薬液としてはリン酸溶液などが用いられる。続いて、パターニングされたマスク層14をマスクとして、混酸などの薬液を用いて中央部RG1のSiをウエットエッチングにより除去する。その後、フォトレジスト15およびマスク層14を除去する。なお、フォトレジスト15は、Siのウエットエッチングの前に除去されてもよい。 With reference to FIG. 6, the mask layer 14 is then patterned by wet etching using the photoresist 15 as a mask. As a result, only the outer peripheral portion of the mask layer 14 is left. When the mask layer 14 is made of a silicon oxide film, a hydrofluoric acid solution or the like is used as the chemical solution for wet etching of the mask layer 14. When the mask layer 14 is made of a silicon nitride film, a phosphoric acid solution or the like is used as the chemical solution for wet etching of the mask layer 14. Subsequently, using the patterned mask layer 14 as a mask, Si in the central portion RG1 is removed by wet etching using a chemical solution such as a mixed acid. After that, the photoresist 15 and the mask layer 14 are removed. The photoresist 15 may be removed before the wet etching of Si.

なお、図3に示す工程において、Si基板11の裏面11bにマスク層14が予め形成された基板を準備することにより、図5に示すマスク層14を形成する工程が省略されてもよい。また、マスク層14としては、シリコン酸化膜およびシリコン酸化膜以外の酸化膜または窒化膜が用いられてもよい。 In the step shown in FIG. 3, the step of forming the mask layer 14 shown in FIG. 5 may be omitted by preparing a substrate on which the mask layer 14 is previously formed on the back surface 11b of the Si substrate 11. Further, as the mask layer 14, an oxide film or a nitride film other than the silicon oxide film and the silicon oxide film may be used.

図7を参照して、中央部RG1のSiが除去された結果、Si基板11の裏面11bには凹部13が形成される。図7において、凹部13はSi基板11を貫通しない程度の深さを有しており、凹部13の底面はSiにより構成されている。凹部13の存在により、Si基板11の中央部の厚さ(図7中縦方向の長さ)は、Si基板11の外周部の厚さよりも薄くなる。 As a result of removing Si from the central portion RG1 with reference to FIG. 7, a recess 13 is formed on the back surface 11b of the Si substrate 11. In FIG. 7, the recess 13 has a depth that does not penetrate the Si substrate 11, and the bottom surface of the recess 13 is made of Si. Due to the presence of the recess 13, the thickness of the central portion of the Si substrate 11 (the length in the vertical direction in FIG. 7) is thinner than the thickness of the outer peripheral portion of the Si substrate 11.

図8を参照して、凹部13を形成した後で、Si基板11の表面11aにSiC膜12を形成する。SiC膜12は、たとえば、Si基板11の表面11aを炭化することで得られたSiCよりなる下地層上に、MBE(Molecular Beam Epitaxy)法、またはCVD(Chemical Vapor Deposition)法などを用いて成膜される。またSiC膜12は、Si基板11の表面11aを炭化することのみによって形成されてもよい。さらに、SiC膜12は、Si基板11の表面11aにMBE法またはCVD法などを用いて成膜されてもよい。なお、上述のSiC膜12の形成の際には、Si基板11の側面11cにもSiC膜12が形成されてもよい。 With reference to FIG. 8, after the recess 13 is formed, the SiC film 12 is formed on the surface 11a of the Si substrate 11. The SiC film 12 is formed, for example, by using an MBE (Molecular Beam Epitaxy) method, a CVD (Chemical Vapor Deposition) method, or the like on a base layer made of SiC obtained by carbonizing the surface 11a of the Si substrate 11. Be filmed. Further, the SiC film 12 may be formed only by carbonizing the surface 11a of the Si substrate 11. Further, the SiC film 12 may be formed on the surface 11a of the Si substrate 11 by using an MBE method, a CVD method, or the like. When the SiC film 12 is formed, the SiC film 12 may also be formed on the side surface 11c of the Si substrate 11.

図9を参照して、続いて、Si基板11の凹部13の底面RG2をウエットエッチングにより除去する。底面RG2は、Si基板の裏面11bの一部を構成している。底面RG2のSiが除去された結果、凹部13の底面にはSiC膜12の裏面12bが露出する。また、このウエットエッチングの際には、底面RG2のSiとともにSi基板11の裏面11bの外周部RG3のSiも除去される。ウエットエッチングを採用することで、Si基板を除去する際にSiC膜12へ与えるダメージを抑止することができる。以上の工程により、図1に示す化合物半導体基板1が完成する。 With reference to FIG. 9, the bottom surface RG2 of the recess 13 of the Si substrate 11 is subsequently removed by wet etching. The bottom surface RG2 constitutes a part of the back surface 11b of the Si substrate. As a result of removing Si from the bottom surface RG2, the back surface 12b of the SiC film 12 is exposed on the bottom surface of the recess 13. Further, during this wet etching, Si on the outer peripheral portion RG3 of the back surface 11b of the Si substrate 11 is removed together with Si on the bottom surface RG2. By adopting wet etching, it is possible to suppress damage to the SiC film 12 when the Si substrate is removed. Through the above steps, the compound semiconductor substrate 1 shown in FIG. 1 is completed.

底面RG2のSiのウエットエッチングは、ウエットエッチングに用いる薬液に対してSi基板11およびSiC膜12を相対的に動かすことにより行われる。Si基板11およびSiC膜12を動かすことには、Si基板11およびSiC膜12の位置を変えずにSi基板11およびSiC膜12を回転させることと、Si基板11およびSiC膜12の位置を変える(言い換えれば、Si基板11およびSiC膜12を移動させる)ことと、Si基板11およびSiC膜12の位置を変えながらSi基板11およびSiC膜12を回転させることなどが含まれる。Siのウエットエッチングに用いる薬液としては、たとえばフッ酸および硝酸を含む混酸や、水酸化カリウム(KOH)水溶液などが用いられる。 Wet etching of Si on the bottom surface RG2 is performed by moving the Si substrate 11 and the SiC film 12 relative to the chemical solution used for wet etching. To move the Si substrate 11 and the SiC film 12, the Si substrate 11 and the SiC film 12 are rotated without changing the positions of the Si substrate 11 and the SiC film 12, and the positions of the Si substrate 11 and the SiC film 12 are changed. (In other words, the Si substrate 11 and the SiC film 12 are moved), and the Si substrate 11 and the SiC film 12 are rotated while changing the positions of the Si substrate 11 and the SiC film 12. As the chemical solution used for wet etching of Si, for example, a mixed acid containing hydrofluoric acid and nitric acid, an aqueous solution of potassium hydroxide (KOH), or the like is used.

Siのウエットエッチングの薬液として、水酸化カリウム水溶液などのアルカリ溶液を用いた場合、SiC膜12中に低密度で存在するピンホールを通じてSiC膜12までもがエッチングされることがある。SiC膜12がエッチングされることを抑止し、SiC膜12の品質を良好にするためには、Siのウエットエッチングの薬液として上述の混酸を用いることが好ましい。 When an alkaline solution such as an aqueous potassium hydroxide solution is used as the chemical solution for wet etching of Si, even the SiC film 12 may be etched through pinholes existing in the SiC film 12 at a low density. In order to prevent the SiC film 12 from being etched and to improve the quality of the SiC film 12, it is preferable to use the above-mentioned mixed acid as a chemical solution for wet etching of Si.

Siのウエットエッチングの際にSi基板11およびSiC膜12を動かす方向は任意である。しかし、Si基板11およびSiC膜12を動かしている間に薬液から受ける圧力によりSiC膜12が破損する事態を回避するためには、以下の第1〜第3の方法のように、SiC膜12の表面12aに対して平行な平面(図10〜図12中の平面PL)内の方向にSi基板11およびSiC膜12を動かすことが好ましい。 The direction in which the Si substrate 11 and the SiC film 12 are moved during wet etching of Si is arbitrary. However, in order to avoid a situation in which the SiC film 12 is damaged by the pressure received from the chemical solution while the Si substrate 11 and the SiC film 12 are being moved, the SiC film 12 is as described in the first to third methods below. It is preferable to move the Si substrate 11 and the SiC film 12 in a direction in a plane parallel to the surface 12a (plane PL in FIGS. 10 to 12).

図10〜図12は、本発明の第1の実施の形態におけるSiのウエットエッチングの第1〜第3の方法を模式的に示す図である。なお、図10〜図12の説明では、Siのウエットエッチング直前の構造を中間体2と記している。本実施の形態では、図8の工程を経た直後の構造が中間体2に相当し、後述する第2の実施の形態では、図17の工程を経た直後の構造が中間体2に相当する。 10 to 12 are diagrams schematically showing the first to third methods of wet etching of Si according to the first embodiment of the present invention. In the description of FIGS. 10 to 12, the structure immediately before wet etching of Si is referred to as intermediate 2. In the present embodiment, the structure immediately after the process of FIG. 8 corresponds to the intermediate body 2, and in the second embodiment described later, the structure immediately after the process of FIG. 17 corresponds to the intermediate body 2.

図10を参照して、第1の方法は、スピンエッチングによりSiを除去する方法である。第1の方法では、Si基板11の裏面11bが上を向くように中間体2を固定台HPに固定する。そして、矢印AR1で示すように、裏面11bと直交する方向に延在する回転軸を中心として固定台HPを回転させる。このようにして、中間体2の位置を変えずに中間体2を回転させた状態で、ウエットエッチングに用いる薬液MA(エッチング液)をSi基板11の裏面11bに注入する。固定台HPの回転数は、たとえば500〜1500rpm程度に設定される。 With reference to FIG. 10, the first method is a method of removing Si by spin etching. In the first method, the intermediate 2 is fixed to the fixing base HP so that the back surface 11b of the Si substrate 11 faces upward. Then, as shown by the arrow AR1, the fixed base HP is rotated around a rotation axis extending in a direction orthogonal to the back surface 11b. In this way, the chemical solution MA (etching solution) used for wet etching is injected into the back surface 11b of the Si substrate 11 in a state where the intermediate body 2 is rotated without changing the position of the intermediate body 2. The rotation speed of the fixed base HP is set to, for example, about 500 to 1500 rpm.

図11を参照して、第2の方法では、複数の中間体2を立てた状態で固定台HPに固定する。そして、反応容器CSの内部に充填された薬液MAに複数の中間体2を浸漬し、SiC膜12の表面12aに対して平行な平面PL内で、矢印AR2で示すように中間体2の位置を変えながら中間体2および固定台HPを回転させる。 With reference to FIG. 11, in the second method, the plurality of intermediates 2 are fixed to the fixing base HP in an upright state. Then, a plurality of intermediates 2 are immersed in the chemical solution MA filled in the reaction vessel CS, and the positions of the intermediates 2 are located in the plane PL parallel to the surface 12a of the SiC film 12 as shown by the arrow AR2. The intermediate body 2 and the fixed base HP are rotated while changing the above.

図12を参照して、第3の方法では、Si基板11の裏面11bが上を向くように中間体2を固定台HPに固定する。そして、反応容器CSの内部に充填された薬液MAに中間体2を浸漬し、SiC膜12の表面12aに対して平行な平面PL内で、矢印AR3で示すように中間体2および固定台HPを直線上で往復移動させる。 With reference to FIG. 12, in the third method, the intermediate 2 is fixed to the fixing base HP so that the back surface 11b of the Si substrate 11 faces upward. Then, the intermediate 2 is immersed in the chemical solution MA filled in the reaction vessel CS, and the intermediate 2 and the fixing base HP are shown in the plane PL parallel to the surface 12a of the SiC film 12 as shown by the arrow AR3. Is reciprocated on a straight line.

図13は、図1に示す化合物半導体基板1におけるA部拡大図である。なお、図13では、Si基板11の幅の変化量を実際のものよりも強調して示している。 FIG. 13 is an enlarged view of part A in the compound semiconductor substrate 1 shown in FIG. In FIG. 13, the amount of change in the width of the Si substrate 11 is emphasized more than the actual one.

図13を参照して、フッ酸および硝酸を含む混酸は、Siを等方的にエッチングする作用を有している。このため、フッ酸および硝酸を含む混酸を薬液として用いてSiのウエットエッチングした場合には、その痕跡として、Si基板11の幅d(図13中横方向の長さ)は、SiC膜12から離れるに従って(SiC膜12からSi基板11の裏面11bに向かって)減少している。 With reference to FIG. 13, the mixed acid containing hydrofluoric acid and nitric acid has an action of isotropically etching Si. Therefore, when Si is wet-etched using a mixed acid containing hydrofluoric acid and nitric acid as a chemical solution, the width d (horizontal length in FIG. 13) of the Si substrate 11 is as a trace from the SiC film 12. It decreases as the distance increases (from the SiC film 12 toward the back surface 11b of the Si substrate 11).

なお、本実施の形態の製造方法の変形例として、図14に示すように、Si基板11の表面11aにSiC膜12を形成した後で、図15に示すように、Si基板11の裏面11bの中央部RG1のSiを除去して凹部13を形成し、その後凹部13の底部RG2をウエットエッチングにより除去してもよい。 As a modification of the manufacturing method of the present embodiment, as shown in FIG. 14, after forming the SiC film 12 on the surface 11a of the Si substrate 11, as shown in FIG. 15, the back surface 11b of the Si substrate 11 The Si of the central portion RG1 may be removed to form the recess 13, and then the bottom RG2 of the recess 13 may be removed by wet etching.

本実施の形態によれば、Si基板11のウエットエッチングの際に、ウエットエッチングの薬液に対してSi基板11およびSiC膜12を相対的に動かすことにより、Si基板11のウエットエッチング中にSiC膜12にクラックが入ったり、Si基板11からSiC膜12が剥がれたりする事態を抑止することができ、化合物半導体基板1におけるSiC膜12の薄膜化を図ることができる。 According to the present embodiment, when the Si substrate 11 is wet-etched, the Si substrate 11 and the SiC film 12 are moved relative to the chemical solution for the wet etching, so that the SiC film is formed during the wet etching of the Si substrate 11. It is possible to prevent a situation in which the SiC film 12 is cracked or the SiC film 12 is peeled off from the Si substrate 11, and the SiC film 12 in the compound semiconductor substrate 1 can be thinned.

本願発明者は、Si基板11のウエットエッチング中(Si基板11の薬液への浸漬中)にSiC膜12にクラックが入ったり、Si基板11からSiC膜12が剥がれたりする原因は、Si基板11の反応面(Si基板11の裏面11bにおける薬液と反応する部分の面)に局所的に反応後の薬液が滞留し、それによってSiのエッチング速度が不均一になり、Si基板11の反応面に荒れを生じさせるためであることを見出した。また本願発明者は、ウエットエッチングの薬液として混酸を用いた場合には、薬液とSiとの反応によって発生する大きな泡がSi基板11の反応面に局所的に滞留し、この泡がSi基板11の反応面の薬液との反応を局所的に妨げ、Si基板11の反応面に荒れを生じさせることを見出した。 The inventor of the present application has found that the cause of cracks in the SiC film 12 or peeling of the SiC film 12 from the Si substrate 11 during wet etching of the Si substrate 11 (during immersion of the Si substrate 11 in a chemical solution) is the Si substrate 11. The chemical solution after the reaction locally stays on the reaction surface (the surface of the portion of the back surface 11b of the Si substrate 11 that reacts with the chemical solution), whereby the etching rate of Si becomes non-uniform, and the reaction surface of the Si substrate 11 It was found that it was to cause roughness. Further, the inventor of the present application, when a mixed acid is used as the chemical solution for wet etching, large bubbles generated by the reaction between the chemical solution and Si locally stay on the reaction surface of the Si substrate 11, and the bubbles are locally retained on the reaction surface of the Si substrate 11. It has been found that the reaction surface of the reaction surface of Si substrate 11 is locally hindered from reacting with the chemical solution, and the reaction surface of the Si substrate 11 is roughened.

SiC膜12が比較的厚い場合(たとえば厚さが10μmより大きい場合)には、SiC膜12自体の機械的強度が高いため、Si基板11の反応面の荒れはSiC膜12に対してそれほど悪影響を及ぼさない。しかし、SiC膜12が比較的薄い場合(たとえば厚さが10μm以下の場合、具体的には薄膜(厚さが数μm程度)である場合や極薄膜(厚さが100nmオーダー以下)である場合には、Si基板11の反応面の荒れはSiC膜12に対して悪影響を及ぼす。すなわち、Si基板11の反応面の荒れによってSiC膜12に不均一な応力が加わり、Siエッチング中にSiC膜12にクラックが入ったりSiC膜12がSi基板11から剥がれたりする事態を招く。 When the SiC film 12 is relatively thick (for example, when the thickness is larger than 10 μm), the mechanical strength of the SiC film 12 itself is high, so that the roughness of the reaction surface of the Si substrate 11 has a great adverse effect on the SiC film 12. Does not reach. However, when the SiC film 12 is relatively thin (for example, when the thickness is 10 μm or less, specifically, when it is a thin film (thickness is about several μm) or when it is an ultrathin film (thickness is on the order of 100 nm or less). The roughness of the reaction surface of the Si substrate 11 adversely affects the SiC film 12. That is, the roughness of the reaction surface of the Si substrate 11 applies non-uniform stress to the SiC film 12, and the SiC film is subjected to Si etching. The 12 may be cracked or the SiC film 12 may be peeled off from the Si substrate 11.

そこで、本実施の形態では、Si基板11のウエットエッチングの際に、ウエットエッチングの薬液に対してSi基板11およびSiC膜12を相対的に動かすことにより、Si基板11の反応面に局所的に反応後の薬液や泡が滞留することを抑止し、Si基板11の反応面の荒れを抑止することができる。その結果、SiC膜12に不均一な応力が加わることを抑止することができ、SiC膜12の薄膜化を図ることができる。 Therefore, in the present embodiment, when the Si substrate 11 is wet-etched, the Si substrate 11 and the SiC film 12 are moved relative to the chemical solution for the wet etching, so that the Si substrate 11 is locally on the reaction surface of the Si substrate 11. It is possible to prevent the chemical solution and bubbles from staying after the reaction, and to prevent the reaction surface of the Si substrate 11 from becoming rough. As a result, it is possible to prevent non-uniform stress from being applied to the SiC film 12, and it is possible to reduce the thickness of the SiC film 12.

特に、Siのウエットエッチングの方法として、スピンエッチングによりSiを除去する方法(図10に示す第1の方法)を採用した場合には、ウエットエッチング中にSiC膜12が薬液に曝されるのは、凹部13の底部にSiC膜12の裏面12bが露出している間だけである。また、ウエットエッチング中にSiC膜12の表面12aは薬液に曝されることはない。このため、薬液によるSiC膜12のダメージを最小限に留めることができる。 In particular, when the method of removing Si by spin etching (the first method shown in FIG. 10) is adopted as the method of wet etching of Si, the SiC film 12 is exposed to the chemical solution during the wet etching. Only while the back surface 12b of the SiC film 12 is exposed at the bottom of the recess 13. Further, the surface 12a of the SiC film 12 is not exposed to the chemical solution during the wet etching. Therefore, damage to the SiC film 12 due to the chemical solution can be minimized.

また、Siのウエットエッチングの薬液として混酸を用いることにより、薬液によるSiC膜12のダメージを抑止することができる。その結果、SiC膜12の歩留まりを向上することができ、SiC膜を大面積で形成することができる。 Further, by using a mixed acid as a chemical solution for wet etching of Si, damage to the SiC film 12 by the chemical solution can be suppressed. As a result, the yield of the SiC film 12 can be improved, and the SiC film can be formed in a large area.

[第2の実施の形態] [Second Embodiment]

図16は、本発明の第2の実施の形態における化合物半導体基板1の構成を示す断面図である。なお図16は、SiC膜12の表面12aに対して垂直な平面で切った場合の断面図である。 FIG. 16 is a cross-sectional view showing the configuration of the compound semiconductor substrate 1 according to the second embodiment of the present invention. Note that FIG. 16 is a cross-sectional view of the SiC film 12 when cut in a plane perpendicular to the surface 12a.

図16を参照して、本実施の形態の化合物半導体基板1において、SiC膜12は、Si基板11の表面11a、側面11c、および裏面11bの外周部に形成されている。Si基板11の表面11a、側面11c、および裏面11bの外周部は連続したSiC膜12によって完全に覆われている。凹部13の底部にはSiC膜12の裏面12bが露出している。SiC膜12の厚さは、裏面11bの外周部の端部において減少している。Si基板の表面11aに形成されたSiC膜12の部分は、20nm以上10μm以下の厚さwを有している。厚さwは、好ましくは1μm以下であり、より好ましくは500nm以下である。 With reference to FIG. 16, in the compound semiconductor substrate 1 of the present embodiment, the SiC film 12 is formed on the outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11. The outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11 are completely covered with the continuous SiC film 12. The back surface 12b of the SiC film 12 is exposed at the bottom of the recess 13. The thickness of the SiC film 12 is reduced at the end of the outer peripheral portion of the back surface 11b. The portion of the SiC film 12 formed on the surface 11a of the Si substrate has a thickness w of 20 nm or more and 10 μm or less. The thickness w is preferably 1 μm or less, more preferably 500 nm or less.

次に、本実施の形態における化合物半導体基板1の製造方法について、図17および図18を用いて説明する。 Next, the method for manufacturing the compound semiconductor substrate 1 according to the present embodiment will be described with reference to FIGS. 17 and 18.

図17を参照して、図3に示すSi基板11に対して、CVD法を用いてSiC膜12を形成する。SiC膜12を形成する際には、Si基板11の表面11aに供給される原料ガスの一部がSi基板11の側面11cおよび裏面11bにも回り込むように、Si基板11を保持する。これにより、原料ガスの化学反応がSi基板11の表面11a、側面11c、および裏面11bの外周部でも起こり、Si基板11の表面11a、側面11c、および裏面11bの外周部に連続したSiC膜12が形成される。その結果、本実施の形態における中間体2が得られる。 With reference to FIG. 17, a SiC film 12 is formed on the Si substrate 11 shown in FIG. 3 by a CVD method. When forming the SiC film 12, the Si substrate 11 is held so that a part of the raw material gas supplied to the front surface 11a of the Si substrate 11 also wraps around the side surface 11c and the back surface 11b of the Si substrate 11. As a result, the chemical reaction of the raw material gas also occurs on the outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11, and the SiC film 12 continuous on the outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11. Is formed. As a result, Intermediate 2 in the present embodiment is obtained.

図18を参照して、続いて、Si基板11の裏面11bの外周部に形成されたSiC膜12をマスクとして、Si基板11の裏面11bの露出した中央部RG4をウエットエッチングにより除去する。中央部RG4のSiが除去された結果、Si基板の裏面11bには凹部13が形成される。凹部13の底面にはSiC膜12の裏面12bが露出する。なお、このウエットエッチングの際には、Si基板11の裏面11bにおけるSiC膜12で覆われた外周部のSiは除去されない。以上の工程により、図16に示す化合物半導体基板1が完成する。 With reference to FIG. 18, subsequently, the exposed central portion RG4 of the back surface 11b of the Si substrate 11 is removed by wet etching using the SiC film 12 formed on the outer peripheral portion of the back surface 11b of the Si substrate 11 as a mask. As a result of removing Si from the central portion RG4, a recess 13 is formed on the back surface 11b of the Si substrate. The back surface 12b of the SiC film 12 is exposed on the bottom surface of the recess 13. During this wet etching, Si on the outer peripheral portion of the back surface 11b of the Si substrate 11 covered with the SiC film 12 is not removed. Through the above steps, the compound semiconductor substrate 1 shown in FIG. 16 is completed.

図17に示す工程(CVD法を用いてSiC膜12を形成する工程)において、CVD装置内でSi基板11は次の方法で保持されることが好ましい。 In the step shown in FIG. 17 (step of forming the SiC film 12 by using the CVD method), it is preferable that the Si substrate 11 is held in the CVD apparatus by the following method.

図19は、本発明の第2の実施の形態における、CVD装置内でSi基板11を保持する方法の一例を示す平面図である。 FIG. 19 is a plan view showing an example of a method of holding the Si substrate 11 in the CVD apparatus according to the second embodiment of the present invention.

図19を参照して、CVD装置は、Si基板11を保持するための保持部31を含んでいる。保持部31は、環状の外周部31aと、外周部31aの内周側端部に等間隔で設けられた複数(ここでは3つ)の突出部31bとを含んでいる。複数の突出部31bの各々は直線状であり、外周部31aの中心に向かって突出している。Si基板11は、表面11aが上を向くように複数の突出部31bの各々の先端上に載置される。反応ガスは、Si基板11の表面11a上において矢印AR4で示す方向に流される。反応ガスの一部は、外周部31aと複数の突出部31bとの間の空間SPを通じてSi基板11の側面11cおよび裏面11bに回り込む。その結果、Si基板11の表面11a、側面11c、および裏面11bの外周部に連続したSiC膜12が形成される。 With reference to FIG. 19, the CVD apparatus includes a holding unit 31 for holding the Si substrate 11. The holding portion 31 includes an annular outer peripheral portion 31a and a plurality of (three in this case) protruding portions 31b provided at equal intervals on the inner peripheral side end portion of the outer peripheral portion 31a. Each of the plurality of projecting portions 31b is linear and projects toward the center of the outer peripheral portion 31a. The Si substrate 11 is placed on the tip of each of the plurality of protrusions 31b so that the surface 11a faces upward. The reaction gas is flowed on the surface 11a of the Si substrate 11 in the direction indicated by the arrow AR4. A part of the reaction gas wraps around the side surface 11c and the back surface 11b of the Si substrate 11 through the space SP between the outer peripheral portion 31a and the plurality of protruding portions 31b. As a result, a continuous SiC film 12 is formed on the outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11.

なお、上述以外の化合物半導体基板1の構成および製造方法は、第1の実施の形態における化合物半導体基板の構成および製造方法と同様である。従って、それらの説明は繰り返さない。 The configuration and manufacturing method of the compound semiconductor substrate 1 other than the above are the same as the configuration and manufacturing method of the compound semiconductor substrate in the first embodiment. Therefore, those explanations will not be repeated.

本実施の形態によれば、第1の実施の形態と同様の効果を得ることができる。加えて、Si基板11の裏面11bに回り込んで形成されたSiC膜12をマスクとしてSi基板11をウエットエッチングすることができるので、SiC膜12を形成する工程と別工程でSi基板11に凹部を形成したり、リソグラフィーでパターンを形成したりする必要がなくなる。その結果、簡易な方法で化合物半導体基板1を製造することができ、短期間および低コストで化合物半導体基板1を製造することができる。 According to the present embodiment, the same effect as that of the first embodiment can be obtained. In addition, since the Si substrate 11 can be wet-etched using the SiC film 12 formed around the back surface 11b of the Si substrate 11 as a mask, a recess is formed in the Si substrate 11 in a step separate from the step of forming the SiC film 12. There is no need to form a pattern or form a pattern by lithography. As a result, the compound semiconductor substrate 1 can be manufactured by a simple method, and the compound semiconductor substrate 1 can be manufactured in a short period of time and at low cost.

[第3の実施の形態] [Third Embodiment]

図20は、本発明の第3の実施の形態における化合物半導体基板1aの構成を示す断面図である。なお図20は、GaN膜22の表面22aに対して垂直な平面で切った場合の断面図である。 FIG. 20 is a cross-sectional view showing the configuration of the compound semiconductor substrate 1a according to the third embodiment of the present invention. FIG. 20 is a cross-sectional view taken along a plane perpendicular to the surface 22a of the GaN film 22.

図20を参照して、本実施の形態における化合物半導体基板1aは、AlN膜21およびGaN膜22をさらに備えている。 With reference to FIG. 20, the compound semiconductor substrate 1a in the present embodiment further includes an AlN film 21 and a GaN film 22.

AlN膜21は、SiC膜12の表面12a(SiC膜の一方の主面の一例)に形成されている。AlN膜21は、SiC膜12とGaN膜22との濡れ性改善のためのバッファー層である。AlN膜21は、たとえば5nm以上15nm以下の厚さを有しており、好ましくは5nm以上9nm以下の厚さを有しており、より好ましくは7nm以上9nm以下の厚さを有している。 The AlN film 21 is formed on the surface 12a of the SiC film 12 (an example of one main surface of the SiC film). The AlN film 21 is a buffer layer for improving the wettability of the SiC film 12 and the GaN film 22. The AlN film 21 has, for example, a thickness of 5 nm or more and 15 nm or less, preferably a thickness of 5 nm or more and 9 nm or less, and more preferably a thickness of 7 nm or more and 9 nm or less.

GaN膜22は、AlN膜21の表面21aに形成されている。GaN膜22は、たとえば1500nm以上3000nm以下の厚さを有しており、好ましくは1500nm以上2500nm以下の厚さを有している。GaN膜22は、p型またはn型の導電型を有していてもよいし、GaN膜22の少なくとも一部にCがドープされていてもよい。 The GaN film 22 is formed on the surface 21a of the AlN film 21. The GaN film 22 has, for example, a thickness of 1500 nm or more and 3000 nm or less, preferably 1500 nm or more and 2500 nm or less. The GaN film 22 may have a p-type or n-type conductive type, or at least a part of the GaN film 22 may be doped with C.

なお、上述以外の化合物半導体基板1aの構成は、図1および図2に示す第1の実施の形態における化合物半導体基板1の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。 Since the configuration of the compound semiconductor substrate 1a other than the above is the same as the configuration of the compound semiconductor substrate 1 in the first embodiment shown in FIGS. 1 and 2, the same members are designated by the same reference numerals. , The explanation is not repeated.

続いて、本実施の形態における化合物半導体基板1aの製造方法について説明する。 Subsequently, a method for manufacturing the compound semiconductor substrate 1a according to the present embodiment will be described.

始めに、第1の実施の形態における製造方法と同様の製造方法を用いて、図1に示す化合物半導体基板1を得る。一例として、化合物半導体基板1は、外径100mm、内径80mmのリング状のSi基板11と、Si基板11上に形成された160nmの厚さのSiC膜12とを含んでいる。 First, the compound semiconductor substrate 1 shown in FIG. 1 is obtained by using the same manufacturing method as the manufacturing method in the first embodiment. As an example, the compound semiconductor substrate 1 includes a ring-shaped Si substrate 11 having an outer diameter of 100 mm and an inner diameter of 80 mm, and a SiC film 12 having a thickness of 160 nm formed on the Si substrate 11.

次に、SiC膜12の表面12aに、極薄いAlN膜21を介してGaN膜22を形成する。ここでは、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、SiC膜12の表面12aにAlN膜21およびGaN膜22を順にヘテロエピタキシャル成長させる場合について説明する。 Next, the GaN film 22 is formed on the surface 12a of the SiC film 12 via the ultra-thin AlN film 21. Here, a case where the AlN film 21 and the GaN film 22 are heteroepitaxially grown on the surface 12a of the SiC film 12 by using the MOCVD (Metalorganic Chemical Vapor Deposition) method will be described.

図21は、本発明の第3の実施の形態における、AlN膜21およびGaN膜22の成膜条件の一例を説明するグラフである。 FIG. 21 is a graph illustrating an example of film formation conditions for the AlN film 21 and the GaN film 22 according to the third embodiment of the present invention.

図21を参照して、AlN膜21は、TMA(トリメチルアルミニウム:Al(CH33)を用いたクリーニングの後に、たとえば1000〜1300℃(図21では1200℃)程度の温度で、たとえば1〜60分程度の時間で形成される。Alの原料ガスとしては、たとえばTMAが用いられ、Nの原料ガスとしては、たとえばアンモニア(NH3)が用いられる。 With reference to FIG. 21, the AlN film 21 is cleaned with TMA (trimethylaluminum: Al (CH 3 ) 3 ) and then at a temperature of, for example, about 1000 to 1300 ° C. (1200 ° C. in FIG. 21), for example, 1. It is formed in a time of about 60 minutes. As the raw material gas for Al, for example, TMA is used, and as the raw material gas for N, for example, ammonia (NH 3 ) is used.

GaN膜22は、AlN膜21の形成後に、たとえば900〜1200℃(図21では1080℃)程度の温度で、たとえば5〜200分程度の時間で形成される。Gaの原料ガスとしては、たとえばTMG(トリメチルガリウム:Ga(CH33)が用いられ、Nの原料ガスとしては、たとえばアンモニアが用いられる。以上の工程により、図20に示す化合物半導体基板1aが得られる。 After the formation of the AlN film 21, the GaN film 22 is formed at a temperature of, for example, about 900 to 1200 ° C. (1080 ° C. in FIG. 21), for example, about 5 to 200 minutes. As the raw material gas for Ga, for example, TMG (trimethylgallium: Ga (CH 3 ) 3 ) is used, and as the raw material gas for N, for example, ammonia is used. By the above steps, the compound semiconductor substrate 1a shown in FIG. 20 is obtained.

化合物半導体基板1aにおいて、GaN膜22の形成後(化合物半導体基板1aの完成後)に、弗硝酸などを用いてSi基板11が完全に除去されてもよい。また、必要に応じて、AlN膜21とGaN膜22との間に傾斜層(たとえば、Alの組成比がAlN膜21からGaN膜22に向かって徐々に減少するAlGaN膜)が設けられてもよい。またGaN膜22中に中間層(たとえば、Al膜やAlGaN膜からなる)が設けられてもよい。 In the compound semiconductor substrate 1a, after the GaN film 22 is formed (after the compound semiconductor substrate 1a is completed), the Si substrate 11 may be completely removed by using fluorine or the like. Further, if necessary, an inclined layer (for example, an AlGaN film in which the composition ratio of Al gradually decreases from the AlN film 21 to the GaN film 22) may be provided between the AlN film 21 and the GaN film 22. Good. Further, an intermediate layer (for example, made of an Al film or an AlGaN film) may be provided in the GaN film 22.

一般的に、Si基板上にGaN膜を直接形成した場合には、SiとGaNとの間の物性(格子定数および熱膨張係数)の違いにより、大きな反りやクラックが発生する。このような事態を回避するために、従来ではSi基板とGaN膜との間に複雑で厚いバッファー膜が形成されていた。 Generally, when a GaN film is directly formed on a Si substrate, large warpage and cracks occur due to differences in physical properties (lattice constant and coefficient of thermal expansion) between Si and GaN. In order to avoid such a situation, conventionally, a complicated and thick buffer film has been formed between the Si substrate and the GaN film.

本実施の形態によれば、SiC膜12の下側の一部のSiが除去されているため、SiとGaNとの間の物性の違いがGaNに及ぼす悪影響は小さくなる。また、SiCとGaNとの間の物性の差は、SiとGaNとの間の物性の差に比べて小さく、SiCの厚さはSiの厚さよりも小さい。このため、下地であるSiC膜12がGaN膜22に及ぼす悪影響は小さい。その結果、簡易なバッファー層(AlN膜21)を設けるだけで、転位が少なくかつ反り・クラックも少ない高品質なGaN膜22を得ることができる。 According to the present embodiment, since a part of Si under the SiC film 12 is removed, the adverse effect of the difference in physical properties between Si and GaN on GaN is small. Further, the difference in physical properties between SiC and GaN is smaller than the difference in physical properties between Si and GaN, and the thickness of SiC is smaller than the thickness of Si. Therefore, the adverse effect of the underlying SiC film 12 on the GaN film 22 is small. As a result, a high-quality GaN film 22 with few dislocations and few warpage / cracks can be obtained simply by providing a simple buffer layer (AlN film 21).

また、GaN膜22を数百μmのオーダーまで厚く成膜することにより、GaNの自立基板を得てもよい。この場合には、GaN膜22に含まれる欠陥は非常に少なくなる。GaN膜22を数百μmのオーダーまで厚く成膜する場合には、成長速度の速いH−VPE(Hydride Vapor Phase Epitaxy)法を用いることにより、GaN膜22の成長時間を短縮してもよい。また、MOCVD法とH−VPE法とが組み合わされてもよい。 Further, a GaN free-standing substrate may be obtained by forming a GaN film 22 as thick as several hundred μm. In this case, the number of defects contained in the GaN film 22 is very small. When the GaN film 22 is formed as thick as several hundred μm, the growth time of the GaN film 22 may be shortened by using the H-VPE (Hydride Vapor Phase Epitaxy) method having a high growth rate. Further, the MOCVD method and the H-VPE method may be combined.

また、化合物半導体基板1aをパワーデバイスや高周波デバイスなどの用途で用いる場合には、化合物半導体基板1aの完成後、GaN膜22の表面22aに、HEMT(High Electron Mobility Transistor)層などのデバイス層(具体的には、デバイス層は、AlGaNバリア層、AlNスペーサ層、およびGaNキャップ層などを含む)が形成されてもよい。 When the compound semiconductor substrate 1a is used for applications such as power devices and high-frequency devices, after the compound semiconductor substrate 1a is completed, a device layer (High Electron Mobility Transistor) layer such as a HEMT (High Electron Mobility Transistor) layer is formed on the surface 22a of the GaN film 22. Specifically, the device layer may include an AlGaN barrier layer, an AlN spacer layer, a GaN cap layer, and the like).

化合物半導体基板1aをパワーデバイスや高周波デバイスなどの用途で用いた場合には、SiC膜12の下側の一部のSiが除去されているため、熱伝導率の高い絶縁性セラミック(AlNなど)よりなるヒートシンクに対してSiC膜12を直接貼り付けることができる。その結果、熱の放散性を向上することができ、ハイパワーを扱うデバイスを実現することが可能となる。 When the compound semiconductor substrate 1a is used for power devices, high-frequency devices, etc., a part of Si under the SiC film 12 is removed, so that an insulating ceramic having high thermal conductivity (AlN, etc.) The SiC film 12 can be directly attached to the heat sink made of the material. As a result, the heat dissipation can be improved, and a device that handles high power can be realized.

さらに、化合物半導体基板1aをLED(Light Emitting Diode)などの発光デバイスの用途で用いる場合には、化合物半導体基板1aの完成後、GaN膜22の表面22aに、InGaN層とGaN層との繰り返し構造などを含むMQW層(量子井戸層)や、p型GaN層(MgドープGaN層)などのデバイス層が設けられてもよい。 Further, when the compound semiconductor substrate 1a is used for the application of a light emitting device such as an LED (Light Emitting Diode), after the compound semiconductor substrate 1a is completed, the surface 22a of the GaN film 22 has a repeating structure of an InGaN layer and a GaN layer. A device layer such as an MQW layer (quantum well layer) including the above and a p-type GaN layer (Mg-doped GaN layer) may be provided.

化合物半導体基板1aを発光デバイスの用途で用いた場合には、SiC膜12の下側の一部のSiが除去されているため、Siによる可視光の吸収を回避することができる。その結果、SiC膜12の裏面からの光取り出しが可能であり、高輝度発光デバイスを実現することが可能となる。 When the compound semiconductor substrate 1a is used as a light emitting device, a part of Si under the SiC film 12 is removed, so that absorption of visible light by Si can be avoided. As a result, it is possible to extract light from the back surface of the SiC film 12, and it is possible to realize a high-luminance light emitting device.

[第4の実施の形態] [Fourth Embodiment]

図22は、本発明の第4の実施の形態における化合物半導体基板1bの構成を示す断面図である。なお図22は、グラフェン膜25の表面25aに対して垂直な平面で切った場合の断面図である。 FIG. 22 is a cross-sectional view showing the configuration of the compound semiconductor substrate 1b according to the fourth embodiment of the present invention. FIG. 22 is a cross-sectional view of the graphene film 25 when cut in a plane perpendicular to the surface 25a.

図22を参照して、本実施の形態における化合物半導体基板1bは、グラフェン膜25をさらに備えている。 With reference to FIG. 22, the compound semiconductor substrate 1b in the present embodiment further includes a graphene film 25.

グラフェン膜25は、SiC膜12の表面12a(SiC膜の一方の主面の一例)に形成されている。グラフェン膜25は、単層のグラフェン膜よりなっていてもよいし、積層された多層のグラフェン膜(つまり、グラファイト膜)よりなっていてもよい。グラフェン膜25は、たとえば0.3nm以上1μm以下の厚さを有している。 The graphene film 25 is formed on the surface 12a of the SiC film 12 (an example of one main surface of the SiC film). The graphene film 25 may be made of a single-layer graphene film or may be made of a laminated multi-layer graphene film (that is, a graphite film). The graphene film 25 has a thickness of, for example, 0.3 nm or more and 1 μm or less.

なお、上述以外の化合物半導体基板1bの構成は、図1および図2に示す第1の実施の形態における化合物半導体基板1の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。 Since the configuration of the compound semiconductor substrate 1b other than the above is the same as the configuration of the compound semiconductor substrate 1 in the first embodiment shown in FIGS. 1 and 2, the same members are designated by the same reference numerals. , The explanation is not repeated.

続いて、本実施の形態における化合物半導体基板1bの製造方法について説明する。 Subsequently, a method for manufacturing the compound semiconductor substrate 1b according to the present embodiment will be described.

始めに、第1の実施の形態における製造方法と同様の製造方法を用いて、図8に示す構造を得る。一例として、図8に示す構造は、外径100mm、内径80mmの外縁を有するSi基板11と、Si基板11上に形成された50nmの厚さのSiC膜12とを含んでいる。 First, the structure shown in FIG. 8 is obtained by using the same manufacturing method as the manufacturing method in the first embodiment. As an example, the structure shown in FIG. 8 includes a Si substrate 11 having an outer edge having an outer diameter of 100 mm and an inner diameter of 80 mm, and a SiC film 12 having a thickness of 50 nm formed on the Si substrate 11.

図23を参照して、次に、化合物半導体基板1をファーネスなどの容器内に設置し、たとえばH2雰囲気で、化合物半導体基板1に対して1200℃の温度で1時間の熱処理(アニール)を行う。これにより、SiC膜12における表面12aに近い部分12d(点線で囲まれた部分)を構成していたSi原子とC原子との結合が分解され、Si原子が脱離する。その結果、SiC膜12の上側の部分12dのSiCのみがグラフェン膜25に変化する。 Referring to FIG. 23, then, the compound semiconductor substrate 1 was placed in a container such as a furnace, for example, in an H 2 atmosphere for one hour heat treatment at a compound temperature of the semiconductor substrate 1 1200 ° C. (annealing) Do. As a result, the bond between the Si atom and the C atom forming the portion 12d (the portion surrounded by the dotted line) close to the surface 12a of the SiC film 12 is decomposed, and the Si atom is eliminated. As a result, only the SiC in the upper portion 12d of the SiC film 12 changes to the graphene film 25.

なお、SiC膜12の一部をグラフェン膜25に変化させる代わりに、次の方法でSiC膜12の表面12aにグラフェン膜25を積層して形成してもよい。具体的には、グラフェンを分散させた溶媒を、スピンコーティングまたはスプレーコーティングなどの方法でSiC膜12の表面12aに塗布する。スピンコーティングの方法を用いる場合には、図8に示す構造が、SiC膜の表面12aが上を向くように固定台HP(図10)に固定され、固定台HPが回転される。グラフェンを分散させた溶媒としては、たとえばMEK(メチルエチルケトン)(高分子系界面活性剤)[GF9MEK−DS](インキュベーション・アライアンス社製)などのグラフェン・フラワー分散液を用いることができる。グラフェンを分散させた溶媒を塗布した後、たとえば400℃で20分間熱処理を行う。これにより、溶媒が蒸発し、焼き固められたグラフェン膜25がSiC膜12上に積層して形成される。この方法では、SiC膜12はグラフェン化されない。 Instead of changing a part of the SiC film 12 into the graphene film 25, the graphene film 25 may be laminated on the surface 12a of the SiC film 12 by the following method. Specifically, a solvent in which graphene is dispersed is applied to the surface 12a of the SiC film 12 by a method such as spin coating or spray coating. When the spin coating method is used, the structure shown in FIG. 8 is fixed to the fixing base HP (FIG. 10) so that the surface 12a of the SiC film faces upward, and the fixing base HP is rotated. As the solvent in which graphene is dispersed, for example, a graphene flower dispersion such as MEK (methyl ethyl ketone) (polymeric surfactant) [GF9MEK-DS] (manufactured by Incubation Alliance) can be used. After applying a solvent in which graphene is dispersed, heat treatment is performed at 400 ° C. for 20 minutes, for example. As a result, the solvent evaporates, and the hardened graphene film 25 is laminated on the SiC film 12. In this method, the SiC film 12 is not grapheneized.

図24を参照して、次に、Si基板11の凹部13の底面RG2、およびSi基板11の裏面11bの外周部RG3のSiをウエットエッチングにより除去する。その結果、凹部13の底面にはSiC膜12の裏面12bが露出する。以上の工程により、図22に示す化合物半導体基板1bが得られる。 With reference to FIG. 24, the Si of the bottom surface RG2 of the recess 13 of the Si substrate 11 and the outer peripheral portion RG3 of the back surface 11b of the Si substrate 11 are then removed by wet etching. As a result, the back surface 12b of the SiC film 12 is exposed on the bottom surface of the recess 13. By the above steps, the compound semiconductor substrate 1b shown in FIG. 22 is obtained.

本実施の形態の代替的な製造方法として、Si基板11の凹部13の底面RG2を除去した後で、SiC膜12の一部をグラフェン膜25に変化させてもよい。この場合には、SiC膜12の表面12aおよび裏面12bの両方からSi原子が脱離するため、グラフェン膜25は、SiC膜12の表面12aおよび裏面12bの両方に形成される。また、Si基板11の凹部13の底面RG2を除去した後で、SiC膜12の表面12aにグラフェン膜25を形成(積層)してもよい。 As an alternative manufacturing method of the present embodiment, after removing the bottom surface RG2 of the recess 13 of the Si substrate 11, a part of the SiC film 12 may be changed to the graphene film 25. In this case, since Si atoms are desorbed from both the front surface 12a and the back surface 12b of the SiC film 12, the graphene film 25 is formed on both the front surface 12a and the back surface 12b of the SiC film 12. Further, after removing the bottom surface RG2 of the recess 13 of the Si substrate 11, the graphene film 25 may be formed (laminated) on the surface 12a of the SiC film 12.

なお、化合物半導体基板1bにおいて、グラフェン膜25の形成後(化合物半導体基板1bの完成後)に、弗硝酸などを用いてSi基板11が完全に除去されてもよい。 In the compound semiconductor substrate 1b, the Si substrate 11 may be completely removed by using fluorine or the like after the graphene film 25 is formed (after the compound semiconductor substrate 1b is completed).

本実施の形態によれば、第1の実施の形態における化合物半導体基板1の薄いSiC膜12を原料とすることにより、薄いグラフェン膜25を得ることができる。グラフェンは機械的強度や熱特性に優れているため、化合物半導体基板1bをペリクル膜として使用した場合などに、グラフェン膜25はSiC膜12を保護する役割を果たす。特にグラフェンは、負の熱膨張係数を有している。このため、化合物半導体基板1bをペリクル膜として使用した場合には、EUV照射によりペリクル膜の温度が上昇しても、ペリクル膜にたわみが生じる事態を回避することができる。 According to the present embodiment, the thin graphene film 25 can be obtained by using the thin SiC film 12 of the compound semiconductor substrate 1 in the first embodiment as a raw material. Since graphene is excellent in mechanical strength and thermal properties, the graphene film 25 plays a role of protecting the SiC film 12 when the compound semiconductor substrate 1b is used as a pellicle film. Graphene in particular has a negative coefficient of thermal expansion. Therefore, when the compound semiconductor substrate 1b is used as the pellicle film, it is possible to avoid a situation in which the pellicle film is bent even if the temperature of the pellicle film is raised by EUV irradiation.

[第5の実施の形態] [Fifth Embodiment]

図25は、本発明の第5の実施の形態における化合物半導体基板1の使用方法の一例を示す断面図である。 FIG. 25 is a cross-sectional view showing an example of how to use the compound semiconductor substrate 1 according to the fifth embodiment of the present invention.

図25を参照して、本実施の形態では、第1または第2の実施の形態の化合物半導体基板1が、マスクMKを覆うペリクル膜100として使用されている。マスクMKの表面には、露光光を遮光するためのパターンPNと、ペリクル膜100を支持するためのペリクルフレームPFとが設けられている。ペリクル膜100は、マスクMK側をSi基板11とし、マスクMKとは反対側をSiC膜12とした状態で、ペリクルフレームPFに対して接着などにより固定されている。化合物半導体基板1は、必要に応じて、マスクMKやペリクルフレームPFの形状に合わせて加工されてもよい。 With reference to FIG. 25, in the present embodiment, the compound semiconductor substrate 1 of the first or second embodiment is used as the pellicle film 100 covering the mask MK. On the surface of the mask MK, a pattern PN for blocking the exposure light and a pellicle frame PF for supporting the pellicle film 100 are provided. The pellicle film 100 is fixed to the pellicle frame PF by adhesion or the like in a state where the mask MK side is the Si substrate 11 and the side opposite to the mask MK is the SiC film 12. The compound semiconductor substrate 1 may be processed according to the shape of the mask MK or the pellicle frame PF, if necessary.

なお、第4の実施の形態の化合物半導体基板1bをペリクル膜100として使用することも可能である。この場合、ペリクル膜100は、マスクMK側をSi基板11とし、マスクMKとは反対側をグラフェン膜25とした状態で、ペリクルフレームPFに対して接着などにより固定される。 It is also possible to use the compound semiconductor substrate 1b of the fourth embodiment as the pellicle film 100. In this case, the pellicle film 100 is fixed to the pellicle frame PF by adhesion or the like with the mask MK side as the Si substrate 11 and the side opposite to the mask MK as the graphene film 25.

ペリクル膜100は、露光の際にマスクMKに付着した異物が露光対象物(半導体基板など)上で焦点を結ぶことによる露光トラブルを防止するためのものである。露光光は、矢印AR5で示すように、ペリクル膜100を透過してマスクMKの表面に進入する。パターンPNの隙間を通過した一部の露光光は、マスクMKの表面で反射し、ペリクル膜100を透過する。その後、露光光は、露光対象物の表面に塗布されたフォトレジスト(図示無し)に照射される。 The pellicle film 100 is for preventing exposure troubles caused by foreign matter adhering to the mask MK during exposure focusing on an exposure object (semiconductor substrate or the like). The exposure light passes through the pellicle film 100 and enters the surface of the mask MK, as indicated by the arrow AR5. A part of the exposure light that has passed through the gap of the pattern PN is reflected on the surface of the mask MK and passes through the pellicle film 100. After that, the exposure light is applied to a photoresist (not shown) applied to the surface of the object to be exposed.

露光光としては任意の波長のものを用いることができるが、高い解像度のリソグラフィー技術を実現するためには、露光光として、数10nm〜数nmの波長を有するEUV(Extreme Ultra−Violet)光が用いられることが好ましい。SiCやグラフェンは、Siに比べて化学的に安定であり、EUV光に対して高い透過率および高い耐光性を有しているため、露光光としてEUV光を用いる場合のペリクル膜として好適である。特に、第1または第2の実施の形態の化合物半導体基板1のように、20nm以上10μm以下という非常に薄いSiC膜12を含む化合物半導体基板1をペリクル膜100として用いることにより、一層高い透過率を実現することができる。 Any wavelength can be used as the exposure light, but in order to realize a high resolution lithography technique, the exposure light is UV (Extreme Ultra-Violet) light having a wavelength of several tens of nm to several nm. It is preferable to be used. Since SiC and graphene are chemically stable compared to Si, have high transmittance and high light resistance to EUV light, they are suitable as a pellicle film when EUV light is used as exposure light. .. In particular, by using the compound semiconductor substrate 1 containing the extremely thin SiC film 12 of 20 nm or more and 10 μm or less as the pellicle film 100, as in the compound semiconductor substrate 1 of the first or second embodiment, the transmittance is further increased. Can be realized.

[実施例] [Example]

本願発明者は、以下に説明する本発明例1および2、ならびに比較例の各々の方法で化合物半導体基板の製造を試みた。 The inventor of the present application has attempted to produce a compound semiconductor substrate by the methods of Examples 1 and 2 of the present invention and Comparative Examples described below.

本発明例1:4インチの直径および525μmの厚さを有し、表面が(100)面で構成されたSi基板を準備した。次に図19に示す方法でSi基板を保持した状態で、CVD法を用いてSi基板の表面に160nmの厚さのSiC膜を形成した。SiC膜は3C−SiC単結晶よりなっており、表面が(100)面で構成されていた。また、Si基板の側面と、Si基板の裏面の外周端部から1cm以内の領域とにもSiC膜が形成されていた。 Example 1: A Si substrate having a diameter of 4 inches and a thickness of 525 μm and having a surface composed of (100) planes was prepared. Next, while holding the Si substrate by the method shown in FIG. 19, a SiC film having a thickness of 160 nm was formed on the surface of the Si substrate by the CVD method. The SiC film was made of a 3C-SiC single crystal, and its surface was composed of (100) planes. Further, a SiC film was also formed on the side surface of the Si substrate and the region within 1 cm from the outer peripheral end portion of the back surface of the Si substrate.

続いて、スピンエッチングによりSi基板の一部を除去した。具体的には、1000rpmの速度でSi基板を回転し、薬液を注入した。薬液として、三菱化学株式会社製の「Si−E」という混酸を用いた。なお、このスピンエッチングの条件でダミーのSi基板のエッチングを事前に行ったところ、25μm/minというエッチング速度が得られた。スピンエッチング中にSi基板を観察したところ、図26に示すように、泡の成長および滞留が抑制されており、非常に平滑な反応面が見られた。Siのエッチングは均一に進行していたものと推測される。 Subsequently, a part of the Si substrate was removed by spin etching. Specifically, the Si substrate was rotated at a speed of 1000 rpm, and the chemical solution was injected. A mixed acid called "Si-E" manufactured by Mitsubishi Chemical Corporation was used as the chemical solution. When the dummy Si substrate was etched in advance under the conditions of this spin etching, an etching rate of 25 μm / min was obtained. When the Si substrate was observed during spin etching, as shown in FIG. 26, the growth and retention of bubbles were suppressed, and a very smooth reaction surface was observed. It is presumed that the etching of Si proceeded uniformly.

上述のスピンエッチングを21分間行った後、薬液の代わりに純水をSi基板に注入し、Si基板をリンスした。Si基板のリンスは1分間行った。これにより、化合物半導体基板を得た。 After performing the above-mentioned spin etching for 21 minutes, pure water was injected into the Si substrate instead of the chemical solution, and the Si substrate was rinsed. The Si substrate was rinsed for 1 minute. As a result, a compound semiconductor substrate was obtained.

得られた化合物半導体基板を観察したところ、Si基板の表面、側面、および裏面の外周部には環状のSiC膜が形成されていた。Si基板の裏面において、環状のSiC膜の内側の約8cmの直径を有する円状の凹部内からはSiが完全に除去されており、凹部の底部には自立したSiC膜が露出していた。X線を用いて観察したところ、SiC膜が単結晶であることが確認された。その結果、自立した(SiC単独で構成された)大面積のSiC膜を備えた化合物半導体基板が得られた。 When the obtained compound semiconductor substrate was observed, an annular SiC film was formed on the front surface, the side surface, and the outer peripheral portion of the back surface of the Si substrate. On the back surface of the Si substrate, Si was completely removed from the inside of the annular SiC film having a diameter of about 8 cm in a circular recess, and the self-supporting SiC film was exposed at the bottom of the recess. When observed using X-rays, it was confirmed that the SiC film was a single crystal. As a result, a compound semiconductor substrate having a large-area SiC film that was self-supporting (composed of SiC alone) was obtained.

本発明例2:SiC膜の厚さを160nmではなく50nmとした点以外は、本発明例1と同様の製造方法にて化合物半導体基板を作製した。 Example 2: A compound semiconductor substrate was produced by the same manufacturing method as in Example 1 of the present invention, except that the thickness of the SiC film was 50 nm instead of 160 nm.

得られた化合物半導体基板を観察したところ、Si基板の表面、側面、および裏面の外周部には環状のSiC膜が形成されていた。Si基板の裏面において、環状のSiC膜の内側の約8cmの直径を有する円状の凹部内からはSiが完全に除去されており、凹部の底部には自立したSiC膜が露出していた。X線を用いて観察したところ、SiC膜が単結晶であることが確認された。その結果、自立した(SiC単独で構成された)大面積のSiC膜を備えた化合物半導体基板が得られた。 When the obtained compound semiconductor substrate was observed, an annular SiC film was formed on the front surface, the side surface, and the outer peripheral portion of the back surface of the Si substrate. On the back surface of the Si substrate, Si was completely removed from the inside of the annular SiC film having a diameter of about 8 cm, and Si was completely removed, and the self-supporting SiC film was exposed at the bottom of the recess. When observed using X-rays, it was confirmed that the SiC film was a single crystal. As a result, a compound semiconductor substrate having a large-area SiC film that was self-supporting (composed of SiC alone) was obtained.

比較例:本発明例と同様の方法で、Si基板を準備し、Si基板の表面にSiC膜を形成した。続いて、容器内に充填された薬液にSi基板およびSiC膜を浸漬することにより、Si基板の一部をウエットエッチングにより除去した。薬液としては本発明例の場合と同様のものを使用した。ウエットエッチング中にSi基板を観察したところ、図27に示すように、Si基板の反応面での泡の成長および滞留が見られた。Siのエッチングが不均一に進行していたものと推測される。 Comparative Example: A Si substrate was prepared in the same manner as in the example of the present invention, and a SiC film was formed on the surface of the Si substrate. Subsequently, a part of the Si substrate was removed by wet etching by immersing the Si substrate and the SiC film in the chemical solution filled in the container. As the chemical solution, the same one as in the case of the example of the present invention was used. When the Si substrate was observed during the wet etching, as shown in FIG. 27, the growth and retention of bubbles on the reaction surface of the Si substrate were observed. It is presumed that the etching of Si proceeded non-uniformly.

上述の薬液への浸漬を5時間行った後、Si基板およびSiC膜を薬液から取り出し、続いて10分間純水でリンスを行った。これにより、化合物半導体基板を得た。 After immersion in the above-mentioned chemical solution for 5 hours, the Si substrate and the SiC film were taken out from the chemical solution, and then rinsed with pure water for 10 minutes. As a result, a compound semiconductor substrate was obtained.

得られた化合物半導体基板を観察したところ、Si基板の表面、側面、および裏面の外周部には環状のSiC膜が形成されていた。Si基板の裏面において、環状のSiC膜の内側の凹部内には、部分的にSiが残存していた。また凹部内にはSiC膜が破れている箇所があった。自立したSiC膜は、最大でも直径2mm程度の領域でのみ得られた。 When the obtained compound semiconductor substrate was observed, an annular SiC film was formed on the front surface, the side surface, and the outer peripheral portion of the back surface of the Si substrate. On the back surface of the Si substrate, Si partially remained in the recess inside the annular SiC film. In addition, there was a place where the SiC film was torn in the recess. The self-supporting SiC film was obtained only in a region having a diameter of about 2 mm at the maximum.

[その他] [Other]

上述の実施の形態では凹部13の底面のSiがウエットエッチングにより除去される場合について示したが、本発明においてウエットエッチングにより除去される部分は、Si基板の他方の主面の少なくとも一部であればよく、除去される部分の位置、大きさ、および形状は任意である。 In the above-described embodiment, the case where Si on the bottom surface of the recess 13 is removed by wet etching has been shown, but in the present invention, the portion removed by wet etching may be at least a part of the other main surface of the Si substrate. The position, size, and shape of the portion to be removed are arbitrary.

上述の実施の形態では、SiC膜12の表面にGaN膜22またはグラフェン膜25を形成する場合について示したが、SiC膜の表面に他の膜を形成する場合、その膜はSiCとは異なる膜であればよい。 In the above-described embodiment, the case where the GaN film 22 or the graphene film 25 is formed on the surface of the SiC film 12 has been shown, but when another film is formed on the surface of the SiC film, the film is different from the SiC film. It should be.

上述の実施の形態は互いに組合わせることが可能である。たとえば、第2の実施の形態と第3の実施の形態とを組合わせることにより、Si基板11の表面11a、側面11c、および裏面11bの外周部が連続したSiC膜12によって完全に覆われている化合物半導体基板1に対して、GaN膜22が形成されてもよい。 The above embodiments can be combined with each other. For example, by combining the second embodiment and the third embodiment, the outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11 are completely covered with the continuous SiC film 12. The GaN film 22 may be formed on the compound semiconductor substrate 1 that is present.

また、第2の実施の形態と第4の実施の形態とを組合わせることにより、Si基板11の表面11a、側面11c、および裏面11bの外周部が連続したSiC膜12によって完全に覆われている化合物半導体基板1に対して、グラフェン膜25が形成されてもよい。この場合には、図17に示す工程の直後にSiC膜12の一部がグラフェン膜25に変化され(またはSiC膜12の表面12aにグラフェン膜25が積層され)、その後図18に示す工程が実施される。 Further, by combining the second embodiment and the fourth embodiment, the outer peripheral portions of the front surface 11a, the side surface 11c, and the back surface 11b of the Si substrate 11 are completely covered with the continuous SiC film 12. The graphene film 25 may be formed on the compound semiconductor substrate 1. In this case, immediately after the step shown in FIG. 17, a part of the SiC film 12 is changed to the graphene film 25 (or the graphene film 25 is laminated on the surface 12a of the SiC film 12), and then the step shown in FIG. 18 is performed. Will be implemented.

また、図14および図15に示す第1の実施の形態の製造方法の変形例と第4の実施の形態とが組合わされてもよい。この場合には、図14に示す工程の直後にSiC膜12の一部がグラフェン膜25に変化され(またはSiC膜12の表面12aにグラフェン膜25が積層され)、その後図15に示す工程が実施される。 Further, a modified example of the manufacturing method of the first embodiment shown in FIGS. 14 and 15 and the fourth embodiment may be combined. In this case, a part of the SiC film 12 is changed to the graphene film 25 immediately after the step shown in FIG. 14 (or the graphene film 25 is laminated on the surface 12a of the SiC film 12), and then the step shown in FIG. 15 is performed. Will be implemented.

上述の実施の形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiments and examples described above should be considered in all respects as exemplary and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

1,1a,1b 化合物半導体基板
2 中間体
11 Si基板
11a Si基板の表面
11b Si基板の裏面
11c Si基板の側面
12 SiC膜
12a SiC膜の表面
12b SiC膜の裏面
12c SiC膜の側面
12d SiC膜の一部分
13 凹部
14 マスク層
15 フォトレジスト
21 AlN膜
21a AlN膜の表面
22 GaN膜
22a GaN膜の表面
25 グラフェン膜
25a グラフェン膜の表面
31 保持部
31a 保持部の外周部
31b 保持部の突出部
100 ペリクル膜
CS 反応容器
HP 固定台
MA 薬液
MK マスク
PF ペリクルフレーム
PL SiC膜の表面に対して平行な平面
PN パターン
RG1 Si基板の裏面の中央部
RG2 Si基板の凹部の底面
RG3 Si基板の裏面の外周部
RG4 Si基板の裏面の露出した中央部
SP 保持部における外周部と複数の突出部との間の空間
1,1a, 1b Compound semiconductor substrate 2 Intermediate 11 Si substrate 11a Si substrate front surface 11b Si substrate back surface 11c Si substrate side surface 12 SiC film 12a SiC film surface 12b SiC film back surface 12c SiC film side surface 12d SiC film 13 Concave part 14 Mask layer 15 Photoresist 21 AlN film 21a AlN film surface 22 GaN film 22a GaN film surface 25 Graphene film 25a Graphene film surface 31 Holding part 31a Outer part of holding part 31b Protruding part of holding part 100 Pellicle Membrane CS Reaction Vessel HP Fixing Base MA Chemical Solution MK Mask PF Pellicle Frame PL A plane parallel to the surface of the SiC film PN pattern RG1 Central part of the back surface of the Si substrate RG2 Bottom surface of the recess of the Si substrate RG3 Outer circumference of the back surface of the Si substrate Part RG4 Si Substrate back surface exposed central part Space between the outer peripheral part and a plurality of protruding parts in the SP holding part

Claims (17)

環状の平面形状を有するSi基板と、
前記Si基板の一方の主面に形成され、20nm以上10μm以下の厚さを有するSiC膜とを備え、
前記SiC膜は、前記Si基板の他方の主面には形成されていない、化合物半導体基板。
A Si substrate with an annular planar shape and
A SiC film formed on one main surface of the Si substrate and having a thickness of 20 nm or more and 10 μm or less is provided.
The SiC film is a compound semiconductor substrate that is not formed on the other main surface of the Si substrate.
前記SiC膜の表面に対して垂直な平面で切った断面で見た場合に、前記Si基板の幅は、前記SiC膜から離れるに従って減少する、請求項1に記載の化合物半導体基板。 The compound semiconductor substrate according to claim 1, wherein the width of the Si substrate decreases as the distance from the SiC film increases when viewed in a cross section cut in a plane perpendicular to the surface of the SiC film. 前記SiC膜の一方の主面に形成された、SiCとは異なる膜をさらに備えた、請求項1または2に記載の化合物半導体基板。 The compound semiconductor substrate according to claim 1 or 2, further comprising a film different from SiC formed on one main surface of the SiC film. 前記SiCとは異なる膜は、グラフェン、グラファイト、またはGaNよりなる、請求項3に記載の化合物半導体基板。 The compound semiconductor substrate according to claim 3, wherein the film different from SiC is made of graphene, graphite, or GaN. 請求項1〜4のいずれか1項に記載の化合物半導体基板を用いたペリクル膜。 A pellicle film using the compound semiconductor substrate according to any one of claims 1 to 4. Si基板の一方の主面にSiC膜を形成する工程と、
前記Si基板の他方の主面の少なくとも一部をウエットエッチングにより除去する工程とを備え、
前記Si基板の前記他方の主面の少なくとも一部を除去する工程において、前記ウエットエッチングに用いる薬液に対して前記Si基板および前記SiC膜を相対的に動かす、化合物半導体基板の製造方法。
The process of forming a SiC film on one main surface of a Si substrate,
A step of removing at least a part of the other main surface of the Si substrate by wet etching is provided.
A method for producing a compound semiconductor substrate, in which the Si substrate and the SiC film are relatively moved with respect to a chemical solution used for wet etching in a step of removing at least a part of the other main surface of the Si substrate.
前記Si基板の前記他方の主面の少なくとも一部を除去する工程において、前記Si基板および前記SiC膜を、前記SiC膜の一方の主面に対して平行な平面内の方向に動かす、請求項6に記載の化合物半導体基板の製造方法。 Claim that in the step of removing at least a part of the other main surface of the Si substrate, the Si substrate and the SiC film are moved in a direction in a plane parallel to one main surface of the SiC film. 6. The method for producing a compound semiconductor substrate according to 6. 前記Si基板の前記他方の主面の少なくとも一部を除去する工程において、前記Si基板および前記SiC膜を回転させた状態で、前記ウエットエッチングに用いる薬液を前記Si基板の前記他方の主面に注入する、請求項7に記載の化合物半導体基板の製造方法。 In the step of removing at least a part of the other main surface of the Si substrate, the chemical solution used for the wet etching is applied to the other main surface of the Si substrate in a state where the Si substrate and the SiC film are rotated. The method for producing a compound semiconductor substrate according to claim 7, wherein the compound semiconductor substrate is injected. 前記Si基板の前記他方の主面の中央部にSiを底面とする凹部を形成する工程をさらに備え、
前記Si基板の前記他方の主面の少なくとも一部を除去する工程において、前記凹部の底面に前記SiC膜を露出させる、請求項6〜8のいずれかに記載の化合物半導体基板の製造方法。
Further comprising a step of forming a recess having Si as a bottom surface in the central portion of the other main surface of the Si substrate.
The method for producing a compound semiconductor substrate according to any one of claims 6 to 8, wherein the SiC film is exposed on the bottom surface of the recess in the step of removing at least a part of the other main surface of the Si substrate.
前記Si基板の前記他方の主面の中央部に前記凹部を形成する工程の後で、前記Si基板の前記一方の主面に前記SiC膜を形成する工程を行う、請求項9に記載の化合物半導体基板の製造方法。 The compound according to claim 9, wherein after the step of forming the recess in the central portion of the other main surface of the Si substrate, the step of forming the SiC film on the one main surface of the Si substrate is performed. Manufacturing method of semiconductor substrate. 前記Si基板の前記一方の主面に前記SiC膜を形成する工程の後で、前記Si基板の前記他方の主面の中央部に前記凹部を形成する工程を行う、請求項9に記載の化合物半導体基板の製造方法。 The compound according to claim 9, wherein after the step of forming the SiC film on the one main surface of the Si substrate, the step of forming the recess in the central portion of the other main surface of the Si substrate is performed. Manufacturing method of semiconductor substrate. 前記Si基板の前記他方の主面の中央部に前記凹部を形成する工程において、前記Si基板の前記他方の主面に形成された酸化膜または窒化膜よりなるマスク層をマスクとして、前記Si基板の前記他方の主面の中央部をウエットエッチングにより除去する、請求項9〜11のいずれかに記載の化合物半導体基板の製造方法。 In the step of forming the recess in the central portion of the other main surface of the Si substrate, the Si substrate uses a mask layer made of an oxide film or a nitride film formed on the other main surface of the Si substrate as a mask. The method for producing a compound semiconductor substrate according to any one of claims 9 to 11, wherein the central portion of the other main surface is removed by wet etching. 前記SiC膜を形成する工程において、前記Si基板の前記一方の主面、側面、および前記Si基板の前記他方の主面の外周部に前記SiC膜を形成し、
前記Si基板の前記他方の主面の少なくとも一部を除去する工程において、前記Si基板の前記他方の主面の前記外周部に形成された前記SiC膜をマスクとして、前記Si基板の前記他方の主面を除去する、請求項6〜8のいずれかに記載の化合物半導体基板の製造方法。
In the step of forming the SiC film, the SiC film is formed on the one main surface and side surface of the Si substrate and the outer peripheral portion of the other main surface of the Si substrate.
In the step of removing at least a part of the other main surface of the Si substrate, the other of the Si substrate is masked by the SiC film formed on the outer peripheral portion of the other main surface of the Si substrate. The method for producing a compound semiconductor substrate according to any one of claims 6 to 8, wherein the main surface is removed.
前記Si基板の前記他方の主面の少なくとも一部を除去する工程において、前記ウエットエッチングに用いる薬液としてフッ酸および硝酸を含む混酸を用いる、請求項6〜13のいずれかに記載の化合物半導体基板の製造方法。 The compound semiconductor substrate according to any one of claims 6 to 13, wherein a mixed acid containing hydrofluoric acid and nitric acid is used as the chemical solution used for the wet etching in the step of removing at least a part of the other main surface of the Si substrate. Manufacturing method. 前記Si基板の前記他方の主面の少なくとも一部を除去する工程の後で、前記SiC膜の一方の主面にGaN膜を形成する工程をさらに備えた、請求項6〜14のいずれかに記載の化合物半導体基板の製造方法。 6. To any of claims 6 to 14, further comprising a step of forming a GaN film on one main surface of the SiC film after the step of removing at least a part of the other main surface of the Si substrate. The method for manufacturing a compound semiconductor substrate according to the description. 前記SiC膜の一部をグラフェン膜またはグラファイト膜に変化させる工程をさらに備えた、請求項6〜14のいずれかに記載の化合物半導体基板の製造方法。 The method for producing a compound semiconductor substrate according to any one of claims 6 to 14, further comprising a step of changing a part of the SiC film into a graphene film or a graphite film. 前記SiC膜の一方の主面にグラフェン膜またはグラファイト膜を積層して形成する工程をさらに備えた、請求項6〜14のいずれかに記載の化合物半導体基板の製造方法。 The method for producing a compound semiconductor substrate according to any one of claims 6 to 14, further comprising a step of laminating a graphene film or a graphite film on one main surface of the SiC film.
JP2016113656A 2016-02-19 2016-06-07 Method for manufacturing compound semiconductor substrate, pellicle film, and compound semiconductor substrate Active JP6753703B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US15/999,243 US20200152455A1 (en) 2016-02-19 2017-02-10 A Compound Semiconductor Substrate, A Pellicle Film, And A Method For Manufacturing A Compound Semiconductor Substrate
CN201780010209.8A CN108699687B (en) 2016-02-19 2017-02-10 Compound semiconductor substrate, pellicle, and method for producing compound semiconductor substrate
SG11202001426UA SG11202001426UA (en) 2016-02-19 2017-02-10 A Compound Semiconductor Substrate, A Pellicle Film, And A Method For Manufacturing A Compound Semiconductor Substrate
PCT/JP2017/004988 WO2017141835A1 (en) 2016-02-19 2017-02-10 Compound semiconductor substrate, pellicle film, and method for manufacturing compound semiconductor substrate
KR1020187026901A KR20180118681A (en) 2016-02-19 2017-02-10 Compound semiconductor substrate, pellicle film, and method for manufacturing compound semiconductor substrate
EP17753093.8A EP3418424A4 (en) 2016-02-19 2017-02-10 Compound semiconductor substrate, pellicle film, and method for manufacturing compound semiconductor substrate
TW106105348A TWI721107B (en) 2016-02-19 2017-02-17 Compound semiconductor substrate, film film and manufacturing method of compound semiconductor substrate
US17/580,299 US11626283B2 (en) 2016-02-19 2022-01-20 Compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016030235 2016-02-19
JP2016030235 2016-02-19

Publications (2)

Publication Number Publication Date
JP2017150064A JP2017150064A (en) 2017-08-31
JP6753703B2 true JP6753703B2 (en) 2020-09-09

Family

ID=59740409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016113656A Active JP6753703B2 (en) 2016-02-19 2016-06-07 Method for manufacturing compound semiconductor substrate, pellicle film, and compound semiconductor substrate

Country Status (1)

Country Link
JP (1) JP6753703B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6944768B2 (en) * 2016-08-29 2021-10-06 エア・ウォーター株式会社 How to make a pellicle
JP6980511B2 (en) * 2017-12-15 2021-12-15 株式会社ニューフレアテクノロジー Manufacturing method of semiconductor device
JP2020038968A (en) * 2018-08-31 2020-03-12 国立大学法人福井大学 Method for manufacturing semiconductor stacked structure and semiconductor stacked structure
JP7248410B2 (en) * 2018-11-01 2023-03-29 エア・ウォーター株式会社 Compound semiconductor device, compound semiconductor substrate, and method for manufacturing compound semiconductor device
NL2024461B1 (en) * 2018-12-20 2021-08-02 Asml Netherlands Bv Method of manufacturing a membrane assembly
WO2023112330A1 (en) * 2021-12-17 2023-06-22 日本碍子株式会社 Si membrane structure used to produce pellicle, and method for producing pellicle

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09310170A (en) * 1996-05-21 1997-12-02 Hoya Corp Silicon carbide thin coating structural body and its production
JP2008056499A (en) * 2006-08-29 2008-03-13 Nagaoka Univ Of Technology METHOD FOR MANUFACTURING Si SUBSTRATE HAVING NITRIDE SEMICONDUCTOR THIN FILM
JP6364404B2 (en) * 2013-05-24 2018-07-25 三井化学株式会社 Pellicle and EUV exposure apparatus including the same
JP2014240340A (en) * 2013-06-12 2014-12-25 住友電気工業株式会社 Substrate, method of producing substrate, and electronic apparatus
JP6450086B2 (en) * 2014-04-15 2019-01-09 エア・ウォーター株式会社 Method for manufacturing compound semiconductor substrate

Also Published As

Publication number Publication date
JP2017150064A (en) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6753703B2 (en) Method for manufacturing compound semiconductor substrate, pellicle film, and compound semiconductor substrate
US11626283B2 (en) Compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate
CN107170668B (en) Preparation method of self-supporting gallium nitride
JP4741572B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP4597259B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor device, group III nitride semiconductor free-standing substrate, and methods of manufacturing the same
JP5371430B2 (en) Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor
JP5244487B2 (en) Gallium nitride growth substrate and method for manufacturing gallium nitride substrate
JP2009038344A (en) Formation of nitride-based optoelectronic/electronic device structure on lattice-matched substrate
JP2007266472A (en) Nitride semiconductor wafer or nitride semiconductor device, and manufacturing method thereof
TWI721107B (en) Compound semiconductor substrate, film film and manufacturing method of compound semiconductor substrate
TW201006973A (en) Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these
KR101878754B1 (en) Method of manufacturing large area gallium nitride substrate
JP2009270200A (en) Method for separating semiconductor from substrate
JP2013517621A (en) Semiconductor light emitting device comprising a layer for compensating for thermal expansion of a substrate
JP2015018960A (en) Semiconductor device manufacturing method
JP2007528587A (en) Method for growing nitride semiconductor epitaxial layer
JP6753705B2 (en) Substrate manufacturing method
JP6825923B2 (en) Method for manufacturing compound semiconductor substrate, pellicle film, and compound semiconductor substrate
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
JP2009084136A (en) Method for manufacturing semiconductor device
JP2010278470A (en) Substrate for growing group-iii nitride semiconductor, epitaxial substrate for group-iii nitride semiconductor, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductor, and methods for manufacturing the same
JP5570625B2 (en) GaN compound semiconductor growth method and substrate with growth layer
WO2023119916A1 (en) Nitride semiconductor substrate and method for manufacturing nitride semiconductor substrate
JP5225133B2 (en) GaN compound semiconductor growth method and substrate with growth layer
KR100969159B1 (en) Method for manufacturing nitride semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200820

R150 Certificate of patent or registration of utility model

Ref document number: 6753703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250