KR100969159B1 - Method for manufacturing nitride semiconductor substrate - Google Patents

Method for manufacturing nitride semiconductor substrate Download PDF

Info

Publication number
KR100969159B1
KR100969159B1 KR1020080066465A KR20080066465A KR100969159B1 KR 100969159 B1 KR100969159 B1 KR 100969159B1 KR 1020080066465 A KR1020080066465 A KR 1020080066465A KR 20080066465 A KR20080066465 A KR 20080066465A KR 100969159 B1 KR100969159 B1 KR 100969159B1
Authority
KR
South Korea
Prior art keywords
substrate
nitride semiconductor
present
manufacturing
ion implantation
Prior art date
Application number
KR1020080066465A
Other languages
Korean (ko)
Other versions
KR20100006291A (en
Inventor
이호준
김지원
전수인
김지훈
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080066465A priority Critical patent/KR100969159B1/en
Publication of KR20100006291A publication Critical patent/KR20100006291A/en
Application granted granted Critical
Publication of KR100969159B1 publication Critical patent/KR100969159B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Abstract

본 발명은 질화물 반도체 기판의 제조 방법에 관한 것으로, (a) 기판의 표면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 단계; (b) 이온 주입층이 형성된 기판상에 질화물 반도체층을 증착하는 단계; 및 (c) 기판상에 증착된 질화물 반도체층을 기판과 분리하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 의하면 이온 주입층이 형성된 기판을 이용하여 질화물 반도체 기판을 제조함으로써, 질화물 반도체 기판과 기재기판의 분리 및 대구경화가 용이하고, 품질을 높일 수 있는 효과가 있다.The present invention relates to a method for manufacturing a nitride semiconductor substrate, comprising: (a) implanting ions from a surface of a substrate to a predetermined depth to form an ion implantation layer; (b) depositing a nitride semiconductor layer on the substrate on which the ion implantation layer is formed; And (c) separating the nitride semiconductor layer deposited on the substrate from the substrate. According to the present invention, by manufacturing a nitride semiconductor substrate using a substrate on which an ion implantation layer is formed, separation and large diameter of the nitride semiconductor substrate and the substrate substrate can be easily performed, and the quality can be improved.

질화물 반도체, 기판 분리, 질화갈륨, 이온 주입 Nitride Semiconductors, Substrate Separation, Gallium Nitride, Ion Implantation

Description

질화물 반도체 기판의 제조 방법{Method for manufacturing nitride semiconductor substrate}Method for manufacturing nitride semiconductor substrate

본 발명은 질화물 반도체 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 경제적이고, 대구경화가 용이한 질화물 반도체 기판의 제조 방법에 관한 것이다.The present invention relates to a method for producing a nitride semiconductor substrate, and more particularly, to a method for producing a nitride semiconductor substrate which is economical and easy to large diameter.

최근, 고 효율의 단파장 광소자에 대한 수요가 늘어남에 따라, 이러한 용도에 적합한 것으로 알려져 있는 화합물 반도체에 대한 연구가 많이 진행되고 있다.Recently, as the demand for high-efficiency short-wavelength optical devices increases, many researches have been conducted on compound semiconductors known to be suitable for such applications.

특히, 질화갈륨(GaN)은 우르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색 표시 및 발광소자 재료로서 가장 각광받고 있다.Particularly, gallium nitride (GaN) is a nitride semiconductor having a urzite structure, which has a direct transition band gap of 3.4 eV corresponding to the blue wavelength band of visible light at room temperature, and forms an electroluminescent solid with InN and AlN. It is possible to make a large adjustment and exhibits the characteristics of the direct transition type semiconductor within the entire composition range of the electroluminescent solid, and thus it is the most popular blue light and light emitting device material.

통상적으로 질화갈륨막은 사파이어(Al2O3), 실리콘 카바이드(SiC), 또는 실리콘(Si)으로 이루어지는 기재 기판 위에 HVPE(Hydride Vapor Phase Epitaxy)나 MOCVD(Metal Organic Chemical Vapor Deposition) 등과 같은 기상 성장법으로 형성한다. 특히, HVPE 방법은 수소와 결합된 비금속 물질을 원료로 사용하여 성장속도 가 빠르다는 장점이 있어 질화갈륨 성장에 많이 사용된다.In general, a gallium nitride film is formed on a substrate substrate made of sapphire (Al 2 O 3 ), silicon carbide (SiC), or silicon (Si) by vapor phase growth such as hydrogen vapor phase epitaxy (HVPE) or metal organic chemical vapor deposition (MOCVD). To form. In particular, the HVPE method has a advantage of fast growth rate using a nonmetallic material combined with hydrogen as a raw material, and is widely used for gallium nitride growth.

도 1 내지 도 3은 종래 기술에 따른 질화물 반도체 기판의 제조 방법들을 간략하게 설명하는 도면이다.1 to 3 are views for briefly explaining a method for manufacturing a nitride semiconductor substrate according to the prior art.

도면을 참조하면, 종래에는 도 1에 도시된 바와 같이, 기판(10) 상부에 성장한 질화갈륨막(20)을 기판(10)의 저면으로부터 고출력 레이저를 조사하는 레이저 리프트-오프 방법을 이용하여 기판(10)과 질화갈륨막(20)의 계면을 분리시켜 질화물 반도체 기판을 제조하였다.Referring to the drawings, conventionally, as shown in Figure 1, the substrate using a laser lift-off method of irradiating a high-power laser from the bottom of the substrate 10 gallium nitride film 20 grown on the substrate 10 A nitride semiconductor substrate was produced by separating the interface between the (10) and gallium nitride films 20.

그러나, 이러한 레이저 리프트-오프공정은 2인치 이하의 소구경 기판에서 얇은 두께의 결정을 성장한 경우에는 기계적 변형 또는 크랙의 발생 없이 적용될 수 있지만, 직경 2인치 이상의 사이즈 또는 소정의 두께이상의 결정을 성장시킨 경우에는 질화갈륨막(20)에 심각한 휨과 크랙이 발생되는 문제가 있다.However, this laser lift-off process can be applied without the occurrence of mechanical deformation or cracks when growing thin crystals on small-diameter substrates of 2 inches or less, but growing crystals having a size of 2 inches or more in diameter or more than a predetermined thickness. In this case, there is a problem that serious warpage and cracks occur in the gallium nitride film 20.

다른 방법으로는, 도 2에 도시된 바와 같이, 기판(10) 위에 Si-도핑된 수 ㎛ 두께의 질화갈륨막(20)을 성장시켜 질화갈륨막(20) 표면에 인위적으로 크랙을 유도한 후 이 위에 다시 질화갈륨막(30)을 성장시킨다. 그리고 나서, 기판(10)을 상온으로 급속도로 냉각하여 열팽창 계수의 차이에 의해 기판(10)과 질화갈륨막(30)을 상호 분리함으로써, 질화물 반도체 기판을 제조하였다.Alternatively, as shown in FIG. 2, a Si-doped gallium nitride film 20 having a thickness of several μm is grown on the substrate 10 to artificially induce cracks on the surface of the gallium nitride film 20. The gallium nitride film 30 is grown on this again. Then, the substrate 10 was rapidly cooled to room temperature, and the substrate 10 and the gallium nitride film 30 were separated from each other by a difference in the coefficient of thermal expansion, thereby producing a nitride semiconductor substrate.

그러나, 기판(10) 위에 수 ㎛ 두께의 Si-도핑된 질화갈륨막(20)이 성장된 구조에서는 기판(10)과의 열팽창계수 및 격자상수 차이에 의해 유도되는 계면응력 차이가 기판(10)까지 크랙을 전파될 수 있을 정도로 크지 않아 기판(10) 하부까지 크랙을 완전히 전파시켜 내부응력을 완화시키는 것이 어려우므로, 그 위에 연이어서 특성이 우수한 1 mm 이상 두께의 질화갈륨막(30)을 성장시키기가 어렵다는 문제점이 있다.However, in the structure in which the Si-doped gallium nitride film 20 having a thickness of several micrometers is grown on the substrate 10, the interface stress difference induced by the thermal expansion coefficient and the lattice constant difference with the substrate 10 is increased. Since it is difficult to alleviate internal stress by completely propagating the cracks to the lower portion of the substrate 10 because it is not large enough to propagate the cracks, the gallium nitride film 30 having a thickness of 1 mm or more having successive characteristics is grown on it. There is a problem that is difficult to make.

한편, 도 3은 등록특허 제0764427호에 개시된 질화물 단결정 후막 제조 방법을 설명하는 개략도로서, HVPE 성장조건에서 충분한 양의 잔류 할로겐 수소화합물 가스를 이용하여 성장공정 중에 저결함영역(12)을 에칭시킴으로써, 질화갈륨막(20)을 기판(10)으로부터 자발적으로 분리시키는 기술을 제안하고 있다.On the other hand, Figure 3 is a schematic diagram illustrating a method for producing a nitride single crystal thick film disclosed in Patent No. 0764427, by etching the low defect region 12 during the growth process using a sufficient amount of residual halogen hydrogen compound gas under HVPE growth conditions. A technique for spontaneously separating the gallium nitride film 20 from the substrate 10 is proposed.

그러나, 수소화합물 가스에 의해 기판(10)과 질화갈륨막(20)의 저결함영역(12)을 에칭하게 되면 표면에 형성된 전위 피트(pit)에 영향을 주어 피트가 커진다는 문제점이 있다.However, when the low defect region 12 of the substrate 10 and the gallium nitride film 20 is etched by the hydrogen compound gas, there is a problem that the pit becomes large due to the influence on the potential pit formed on the surface.

이와 같이, 종래 기술에 따른 질화물 반도체 기판의 제조 방법은 대부분 사파이어, 실리콘카바이드, 갈륨비소 등과 같은 고가의 기판을 이용하기 때문에 제조 단가가 높고, 기판과 질화갈륨막의 분리시 크랙이 발생하여 질화갈륨막 전체를 균일하게 분리하기 용이하지 않아 2인치 이상의 질화물 반도체 기판을 제조하기 어렵다는 문제점이 있다.As described above, since the manufacturing method of the nitride semiconductor substrate according to the prior art mostly uses expensive substrates such as sapphire, silicon carbide, gallium arsenide, etc., the manufacturing cost is high, and cracks are generated when the substrate and the gallium nitride film are separated. Since the whole is not easily separated uniformly, there is a problem that it is difficult to manufacture a nitride semiconductor substrate of 2 inches or more.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 질화물 반도체 기판의 대구경화가 용이하고, 제조 단가를 줄일 수 있는 질화물 반도체 기판의 제조 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a method of manufacturing a nitride semiconductor substrate, which facilitates large diameter of the nitride semiconductor substrate and can reduce manufacturing cost.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 기판의 제조 방법은 이온 주입층이 형성된 기판상에 질화물 반도체층을 성장시킨 후 이온 주입층을 경계로 질화물 반도체층과 기판을 분리함으로써 질화물 반도체 기판을 제조하는 방법을 제공한다.In order to achieve the above object, a method of manufacturing a nitride semiconductor substrate according to the present invention is to grow a nitride semiconductor layer on a substrate on which an ion implantation layer is formed, and then to separate the nitride semiconductor layer and the substrate with respect to the ion implantation layer. Provided is a method of manufacturing a substrate.

즉, 본 발명에 따른 질화물 반도체 기판의 제조 방법은 a) 기판의 표면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 단계; (b) 이온 주입층이 형성된 상기 기판상에 질화물 반도체층을 증착하는 단계; 및 (c) 상기 기판상에 증착된 질화물 반도체층을 상기 기판과 분리하는 단계;를 포함하는 것을 특징으로 한다.That is, the method of manufacturing a nitride semiconductor substrate according to the present invention comprises the steps of: a) implanting ions from a surface of the substrate to a predetermined depth to form an ion implantation layer; (b) depositing a nitride semiconductor layer on the substrate on which the ion implantation layer is formed; And (c) separating the nitride semiconductor layer deposited on the substrate from the substrate.

또한, 상기 (a) 단계에서 상기 기판으로 주입되는 이온은 상기 기판의 표면 으로부터 400 내지 500㎚의 깊이에 주입되는 것이 바람직하다.In addition, the ion implanted into the substrate in the step (a) is preferably implanted at a depth of 400 to 500nm from the surface of the substrate.

아울러, 상기 (c) 단계는 상기 이온 주입층을 에칭하여 상기 기판과 상기 질화물 반도체층을 분리하는 것이 바람직하다.In addition, in the step (c), it is preferable to separate the substrate and the nitride semiconductor layer by etching the ion implantation layer.

더욱이, 상기 (a) 단계에서 상기 이온은 상기 기판의 양면에 주입되고, 상기 (b) 단계에서 상기 질화물 반도체층은 이온이 주입된 상기 기판의 양면에 증착되는 것이 바람직하다.Furthermore, in the step (a), the ions are implanted on both sides of the substrate, and in step (b), the nitride semiconductor layer is preferably deposited on both sides of the substrate in which the ions are implanted.

한편, 상기 기판으로 주입되는 이온은 산소 이온인 것이 바람직하다.On the other hand, the ion implanted into the substrate is preferably oxygen ions.

또한, 상기 기판은 실리콘(Si) 기판인 것이 바람직하다.In addition, the substrate is preferably a silicon (Si) substrate.

아울러, 상기 기판은 일면 또는 양면이 폴리싱된 것이 바람직하다.In addition, the substrate is preferably polished on one or both sides.

본 발명에 의하면 이온 주입층이 형성된 기판을 이용하여 질화물 반도체 기판을 제조함으로써, 기재기판과 질화물 반도체층의 분리가 용이하고, 품질을 높일 수 있는 효과가 있다. 특히, 기재기판으로서 실리콘 기판을 사용하는 경우 대구경화가 용이하다.According to the present invention, the nitride semiconductor substrate is manufactured by using the substrate on which the ion implantation layer is formed, so that the substrate substrate and the nitride semiconductor layer can be easily separated and the quality can be improved. In particular, when a silicon substrate is used as the base substrate, large diameter can be easily achieved.

또한, 이온 주입층을 양면에 형성하여 하나의 기판으로 두 개의 질화물 반도체 기판을 제조할 수 있어 매우 경제적이며, 생산성을 향상시킬 수 있는 효과가 있다.In addition, since the ion implantation layer is formed on both sides, two nitride semiconductor substrates can be manufactured with one substrate, which is very economical and has an effect of improving productivity.

이하에서는 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이 거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, the terms or words used in this specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly interpret the concept of terms in order to best explain their own invention. It should be interpreted as meanings and concepts in accordance with the technical spirit of the present invention based on the principle that it can be defined.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 4는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 순차적으로 도시한 공정 단면도이다. 한편, 본 실시예에서는 질화물 반도체로서 질화갈륨을 예로 들어 설명하나, 본 발명은 이에 한하지 않고, AlN, InN 또는 이들의 조합막 등 다른 질화물 반도체 기판의 제조에도 이용될 수 있음은 물론이다.4 is a cross-sectional view sequentially illustrating a method of manufacturing a gallium nitride substrate according to an exemplary embodiment of the present invention. In the present embodiment, gallium nitride is used as the nitride semiconductor as an example, but the present invention is not limited thereto, and the present invention can be used in the manufacture of other nitride semiconductor substrates such as AlN, InN, or a combination thereof.

도면을 참조하여 본 실시예에 따른 질화갈륨 기판의 제조 방법을 설명하면 다음과 같다. 먼저, 기재 기판인 실리콘(Si) 기판(100)에 도 4a에 도시된 바와 같이, 질화물 반도체층(110)을 성장시키기 전에 불순물이온인 산소 이온을 주입한다. 여기서, 본 실시예에서는 불순물이온으로 산소 이온을 예로 들어 설명하나, 본 발명이 이에 한하지 않고, 수소 또는 수소와 헬륨의 혼합 이온도 이용될 수 있음은 물론이다.Referring to the drawings, a method of manufacturing a gallium nitride substrate according to the present embodiment is as follows. First, as shown in FIG. 4A, oxygen ions, which are impurity ions, are implanted into the silicon (Si) substrate 100, which is a substrate substrate, before the nitride semiconductor layer 110 is grown. Here, the present embodiment will be described by taking oxygen ions as an example of impurity ions, but the present invention is not limited thereto, and of course, hydrogen or mixed ions of hydrogen and helium may be used.

이때, 상기 산소 이온의 주입에너지는 30 내지 50 keV의 에너지를 사용하고, 산소 도즈량은 5E16 내지 9E16 ea/㎠가 되도록 하여, 도 4b에 도시된 바와 같이, 기판(100)의 표면으로부터 400㎚ 내지 500㎚ 깊이에 주입된 산소 이온과 실리콘이 반응하여 생성된 산화실리콘층(110)을 형성한다.At this time, the implantation energy of the oxygen ions uses energy of 30 to 50 keV, the oxygen dose is 5E16 to 9E16 ea / ㎠, as shown in Figure 4b, 400nm from the surface of the substrate 100 Oxygen ions implanted at a depth of about 500 nm and silicon react with each other to form a silicon oxide layer 110.

그리고 나서, 내부에 산화실리콘층(110)이 형성된 상기 기판(100)상에 HVPE(Hydride Vapor Phase Epitaxy)나 MOCVD(Metal Organic Chemical Vapor Deposition)방법 등을 이용하여 도 4c에 도시된 바와 같이, 질화물 반도체층(120)을 증착한다.Then, nitride is used on the substrate 100 having the silicon oxide layer 110 formed therein, as shown in FIG. 4C by using a HVPE (Hydride Vapor Phase Epitaxy) or a MOCVD (Metal Organic Chemical Vapor Deposition) method. The semiconductor layer 120 is deposited.

여기서, 상기 산화실리콘층(110)은 실리콘 기판(100)의 양면에 이온을 주입하여 양면에 형성하고, 상기 질화물 반도체층(120)을 실리콘 기판(100)의 양면에 증착할 수 있음은 물론이다. 또한, 상기 실리콘 기판(100)은 질화물 반도체층(120)이 균일하게 증착될 수 있도록 이온을 주입하기 전에 일면 또는 양면을 폴리싱하는 것이 바람직하다.Here, the silicon oxide layer 110 may be formed on both sides by implanting ions on both sides of the silicon substrate 100, and the nitride semiconductor layer 120 may be deposited on both sides of the silicon substrate 100. . In addition, the silicon substrate 100 is preferably polished on one side or both sides before implanting ions so that the nitride semiconductor layer 120 may be uniformly deposited.

마지막으로, 실리콘 기판(100)상에 질화물 반도체층(120)이 형성되면 실리콘 기판(100)의 표면으로부터 소정의 깊이에 형성된 산화실리콘층(110)을 에칭함으로써, 도 4d에 도시된 바와 같이, 질화물 반도체층(120)을 기판으로부터 간단히 분리하여 질화물 반도체 기판을 제조한다. 바람직하게, 상기 산화실리콘층(110)을 에칭하는 에칭액은 BOE(Buffered Oxide Etchant) 용액이 될 수 있다. BOE 용액은 산화막 제거용 용액으로서, 약한 산성계열로 질화갈륨에 미치는 데미지를 최소화할 수 있고, 질화물 반도체층(120) 전체를 기판으로부터 균일하게 분리할 수 있다.Finally, when the nitride semiconductor layer 120 is formed on the silicon substrate 100, by etching the silicon oxide layer 110 formed at a predetermined depth from the surface of the silicon substrate 100, as shown in Figure 4d, The nitride semiconductor layer 120 is simply separated from the substrate to manufacture a nitride semiconductor substrate. Preferably, the etching solution for etching the silicon oxide layer 110 may be a buffered oxide etchant (BOE) solution. The BOE solution is a solution for removing an oxide film, and may minimize damage to gallium nitride by weakly acidic, and may uniformly separate the entire nitride semiconductor layer 120 from the substrate.

이와 같은, 본 발명에 따른 질화물 반도체 기판의 제조 방법은 표면으로부터 소정의 깊이에 산화실리콘층(110)이 형성된 실리콘 기판(100)을 이용함으로써, 질 화갈륨 성장시 기판(100)과의 물리적 특성(열팽창계수, 격자부정합 등) 차이로 인하여 기판(100)쪽으로 진행되는 관통 전위를 산화실리콘층(110)이 차단하여 전위 감소 효과가 있다. 또한, 산소 이온 주입시 표면에 형성된 홀은 질화갈륨 성장시 기판(100) 내부 기공에 의한 크랙 등의 결함을 감소시키는 효과가 있다.As described above, the method of manufacturing the nitride semiconductor substrate according to the present invention uses the silicon substrate 100 having the silicon oxide layer 110 formed at a predetermined depth from the surface, thereby physical properties of the nitride semiconductor substrate with the substrate 100 during gallium nitride growth. Due to the difference (coefficient of thermal expansion, lattice mismatch, etc.), the silicon oxide layer 110 blocks the through dislocation that proceeds toward the substrate 100, thereby reducing the dislocation. In addition, the hole formed on the surface during oxygen ion implantation has an effect of reducing defects such as cracks caused by pores inside the substrate 100 during growth of gallium nitride.

아울러, 본 발명에 따르면 사파이어, 실리콘카바이드, 갈륨비소 등과 같은 고가의 기판 대신 저렴한 실리콘 기판(100)을 이용함으로써, 2인치 이상의 대구경화가 용이하다. 또한, 하나의 기판(100)으로 두 개의 질화물 반도체 기판을 제조할 수 있어 매우 경제적이며, 생산성을 향상시킬 수 있다.In addition, according to the present invention, by using an inexpensive silicon substrate 100 instead of expensive substrates such as sapphire, silicon carbide, gallium arsenide, etc., large diameters of 2 inches or more are easy. In addition, two nitride semiconductor substrates may be manufactured by one substrate 100, which is very economical and may improve productivity.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.The following drawings, which are attached to this specification, illustrate exemplary embodiments of the present invention, and together with the detailed description of the present invention serve to further understand the technical spirit of the present invention, the present invention includes matters described in such drawings. It should not be construed as limited to.

도 1 내지 도 3은 종래 기술에 따른 질화물 반도체 기판의 제조 방법들을 간략하게 설명하는 도면이다.1 to 3 are views for briefly explaining a method for manufacturing a nitride semiconductor substrate according to the prior art.

도 4는 본 발명에 따른 질화물 반도체 기판의 제조 방법을 순차적으로 도시한 공정 단면도이다.4 is a cross-sectional view sequentially showing a method of manufacturing a nitride semiconductor substrate according to the present invention.

Claims (7)

(a) 기판의 표면으로부터 소정 깊이에 이온을 주입하여 이온 주입층을 형성하는 단계;(a) implanting ions at a predetermined depth from the surface of the substrate to form an ion implantation layer; (b) 이온 주입층이 형성된 상기 기판상에 질화물 반도체층을 증착하는 단계; 및(b) depositing a nitride semiconductor layer on the substrate on which the ion implantation layer is formed; And (c) 상기 기판상에 증착된 질화물 반도체층을 상기 기판과 분리하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.(c) separating the nitride semiconductor layer deposited on the substrate from the substrate. 제 1항에 있어서,The method of claim 1, 상기 (a) 단계에서 상기 기판으로 주입되는 이온은 상기 기판의 표면으로부터 400 내지 500㎚의 깊이에 주입되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.Ion implanted into the substrate in the step (a) is a method of manufacturing a nitride semiconductor substrate, characterized in that implanted at a depth of 400 to 500nm from the surface of the substrate. 제 1항에 있어서,The method of claim 1, 상기 (c) 단계는 상기 이온 주입층을 에칭하여 상기 기판과 상기 질화물 반도체층을 분리하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.In the step (c), the ion implantation layer is etched to separate the substrate and the nitride semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 (a) 단계에서 상기 이온은 상기 기판의 양면에 주입되고,In the step (a), the ions are implanted on both sides of the substrate, 상기 (b) 단계에서 상기 질화물 반도체층은 이온이 주입된 상기 기판의 양면에 증착되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.In the step (b), the nitride semiconductor layer is a method of manufacturing a nitride semiconductor substrate, characterized in that deposited on both sides of the substrate implanted with ions. 제 1항에 있어서,The method of claim 1, 상기 기판으로 주입되는 이온은 산소 이온인 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The ion implanted into the substrate is a method of manufacturing a nitride semiconductor substrate, characterized in that the oxygen ion. 제 1항에 있어서,The method of claim 1, 상기 기판은 실리콘(Si) 기판인 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.And the substrate is a silicon (Si) substrate. 제 1항에 있어서,The method of claim 1, 상기 기판은 일면 또는 양면이 폴리싱된 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The substrate is a method of manufacturing a nitride semiconductor substrate, characterized in that the one or both sides are polished.
KR1020080066465A 2008-07-09 2008-07-09 Method for manufacturing nitride semiconductor substrate KR100969159B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080066465A KR100969159B1 (en) 2008-07-09 2008-07-09 Method for manufacturing nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066465A KR100969159B1 (en) 2008-07-09 2008-07-09 Method for manufacturing nitride semiconductor substrate

Publications (2)

Publication Number Publication Date
KR20100006291A KR20100006291A (en) 2010-01-19
KR100969159B1 true KR100969159B1 (en) 2010-07-08

Family

ID=41815483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066465A KR100969159B1 (en) 2008-07-09 2008-07-09 Method for manufacturing nitride semiconductor substrate

Country Status (1)

Country Link
KR (1) KR100969159B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847941B1 (en) 2012-02-08 2018-04-11 삼성전자주식회사 Semiconductor light emitting device and manufacturing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060057766A (en) * 2004-11-24 2006-05-29 서울반도체 주식회사 Method of separating a nitride compound semiconductor layer from a substrate using an ion injection layer
KR20060061305A (en) * 2003-06-24 2006-06-07 오스람 옵토 세미컨덕터스 게엠베하 Method for the production of semi-conductor chips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061305A (en) * 2003-06-24 2006-06-07 오스람 옵토 세미컨덕터스 게엠베하 Method for the production of semi-conductor chips
KR20060057766A (en) * 2004-11-24 2006-05-29 서울반도체 주식회사 Method of separating a nitride compound semiconductor layer from a substrate using an ion injection layer

Also Published As

Publication number Publication date
KR20100006291A (en) 2010-01-19

Similar Documents

Publication Publication Date Title
JP5371430B2 (en) Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor
EP2615628B1 (en) Method of growing nitride semiconductor layer
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
KR102071034B1 (en) Method of fabricating nitride substrate
JP6141627B2 (en) Method for forming GaN layer on silicon substrate and GaN substrate
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2009152610A (en) Method of fabricating gallium nitride substrate
US10510532B1 (en) Method for manufacturing gallium nitride substrate using the multi ion implantation
US9041165B2 (en) Relaxation and transfer of strained material layers
JP2015018960A (en) Semiconductor device manufacturing method
JP6284290B2 (en) Nitride semiconductor layer growth method and nitride semiconductor substrate formed thereby
KR100969159B1 (en) Method for manufacturing nitride semiconductor substrate
KR20090060343A (en) Process for making a gan substrate
US10672608B2 (en) Fabrication of a device on a carrier substrate
KR20050033911A (en) Method of producing a gallium nitride based singlecrystal substrate
KR101173985B1 (en) Method of manufacturing a substrate
KR20050029735A (en) Method for manufacturing thick gan layer capable of reducing defects and easily separating
WO2023119916A1 (en) Nitride semiconductor substrate and method for manufacturing nitride semiconductor substrate
US20140116327A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals
KR101914361B1 (en) Methode for manufacturing gallium nitride substrate using the multi ion implantation
KR20060076675A (en) Nitride semiconductor and method for manufacturing the same
KR20160063360A (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP2023092416A (en) Nitride semiconductor substrate and method for manufacturing the same
KR20040036382A (en) METHOD FOR MANUFACTURING GaN SUBSTRATE
US20140127890A1 (en) Method and apparatus for fabricating free-standing group iii nitride crystals

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 10