JP2009084136A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2009084136A JP2009084136A JP2007259750A JP2007259750A JP2009084136A JP 2009084136 A JP2009084136 A JP 2009084136A JP 2007259750 A JP2007259750 A JP 2007259750A JP 2007259750 A JP2007259750 A JP 2007259750A JP 2009084136 A JP2009084136 A JP 2009084136A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- protrusions
- manufacturing
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来、発光ダイオード素子に用いられる半導体デバイスをつくる方法として、サファイア(α−Al2O3)等からなる基板の上に主成分としての窒化ガリウムをエピタキシャル成長させ、レーザーにより、基板を剥離除去する方法が報告されている(非特許文献1参照)。 Conventionally, as a method of manufacturing a semiconductor device used for a light-emitting diode element, a method in which gallium nitride as a main component is epitaxially grown on a substrate made of sapphire (α-Al 2 O 3 ) or the like, and the substrate is peeled and removed by a laser. Has been reported (see Non-Patent Document 1).
具体的に、図12に示すように、サファイア(α−Al2O3)等からなる基板21の上に有機金属化学気相成長(MOCVD)方法などで2〜10μmの例えば窒化ガリウムの薄膜層22をエピタキシャル成長させ、次いでハイドライド気相エピタキシー(HVPE)法などの気相成長方法により薄膜層22を層厚が例えば300μm以上500μm以下の厚さに成長させて、厚膜層23とする。レーザーによる剥離作業(いわゆるリフトオフ法)において、レーザー光を厚膜層23と基板21との間に入射させ(図12において矢印Xで示す)、2者間の結合を打ち切り、厚膜層23と基板21とを分離させる。このようにして厚膜層23が半導体デバイスとして得られ、基板21を繰り返し半導体デバイス製造に再利用することができる。
上記方法では、基板21になんらかの適切な表面処理をすれば、この基板21を繰り返して用いることができ、高価のサファイア等からなる基板21の使用量を減らすことができるが、この基板21は、窒化ガリウム(GaN)成長層と格子定数が大きく異なるため、窒化ガリウム成長層中にミスマッチによって発生する結晶欠陥が109〜1010cm-2もの高密度に存在している。この欠陥密度は発光ダイオード素子としての使用性を低下させるので問題となる。
In the above method, if the
また、基板21と窒化ガリウム成長層との間の結合力が均一でないため、レーザー照射による剥離作業では、2者の界面にダメージを与え、欠陥が発生し、半導体デバイスの製造歩留まりや、発光ダイオード素子としての品質などが低下する原因ともなる。
In addition, since the bonding force between the
成長層の膜厚を増やすと、欠陥密度を低くすることができ、具体的には、5mm以上まで厚くすると、欠陥密度を106cm-2以下に下げることが既に知られている。このような半導体デバイスとしての厚膜層を成長剥離し、ウェハの寸法にカットすることにより、欠陥密度が小さい半導体デバイスを製作でき、半導体デバイスの量産化をも実現することができる。 Increasing the thickness of the growth layer can reduce the defect density. Specifically, increasing the thickness to 5 mm or more has already been known to reduce the defect density to 10 6 cm -2 or less. By growing and peeling such a thick film layer as a semiconductor device and cutting it to the size of a wafer, a semiconductor device with a small defect density can be manufactured, and mass production of the semiconductor device can also be realized.
上記手法により結晶品質の良好な半導体デバイスが得られるが、GaN成長層の膜厚を500μm以上(例えば10mmの層厚)に増やせば、成長温度(例えば950℃)から常温(例えば25℃)に下げる過程で、成長層と基板の熱膨張係数差が原因で成長層または基板にクラックや反りが発生し、成長層が破損するため、これ以上厚く成長できず、半導体デバイスとしての適用性が制限される。 A semiconductor device with good crystal quality can be obtained by the above method, but if the film thickness of the GaN growth layer is increased to 500 μm or more (for example, a layer thickness of 10 mm), the growth temperature (for example, 950 ° C.) to room temperature (for example 25 ° C.) In the process of lowering, the growth layer or substrate is cracked or warped due to the difference in thermal expansion coefficient between the growth layer and the substrate, and the growth layer is damaged. Is done.
本発明は、上記問題点を考慮してなされたものであり、表面品質の良好な半導体デバイスを製造し、製造歩留まりを向上させ、製造コストの低下を図ることができる半導体デバイスの製造方法を提供することを目的とする。 The present invention has been made in consideration of the above-mentioned problems, and provides a semiconductor device manufacturing method capable of manufacturing a semiconductor device with good surface quality, improving the manufacturing yield, and reducing the manufacturing cost. The purpose is to do.
上記目的を達成するため、第1の発明は、成長基板上に、互いに間隔をおいて前記基板の表面側に隆起してなる底部と該底部の上に続いて形成される先端部を有する複数の突起を形成する工程と、前記複数の隣り合う突起の間に前記基板側とキャビティが画成されるように、ベース層を、前記複数の突起のそれぞれの先端部に跨るように横方向へ成長させる工程と、半導体デバイスとして、前記ベース層を直接厚く成長させて、厚膜層を形成する工程と、前記複数の突起のそれぞれの底部を除去し、前記厚膜層を半導体デバイスとして前記基板から剥離する工程と、からなることを特徴とする半導体デバイスの製造方法を提供する。
第2の発明は、前記第1の発明において、前記突起を形成する前に、まず、前記成長基板の表面に前記成長基板及び前記突起の結晶の格子定数と異なる格子定数を有する種結晶層を形成し、前記突起を形成した後に、前記突起の結晶の格子定数と異なる格子定数を有する結晶のバリア層を前記突起を覆って成長させることを特徴とする。
第3の発明は、前記第2の発明において、前記成長基板は、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンからなり、前記突起及び前記ベース層は、一般式:AlxInyGa1-x-yN(ただし、x≧0、y≧0、1−x−y≧0)で表される窒化ガリウム系半導体材料を用いて形成し、前記種結晶層及び前記バリア層は、窒化ケイ素からなることを特徴とする。
第4の発明は、前記第3の発明において、前記種結晶層及び前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成され、前記複数の突起は、有機金属化学気相成長法により、アンモニアガス及びガリウムを含む有機金属気体の雰囲気中で形成されることを特徴とする。
第5の発明は、前記第1の発明において、前記突起を形成する工程では、まず、500〜700℃の成長温度で窒化ガリウムを用いて低温層を成長させ、さらに900〜1100℃に昇温すると共に、前記低温層を生成するときのアンモニアガスの流量よりも少ない流量でアンモニアガスを流し、前記低温層が前記複数の突起をなすように変形され、前記複数の突起のそれぞれの表面にその格子定数が前記突起の格子定数と異なる結晶のバリア層を成長させることを特徴とする。
第6の発明は、前記第5の発明において、前記基板は、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンからなり、前記低温層、前記突起及び前記ベース層は、一般式:AlxInyGa1-x-yN(ただし、x≧0、y≧0、1−x−y≧0)で表される窒化ガリウム系半導体材料を用いて形成され、前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成された窒化ケイ素からなることを特徴とする。
第7の発明は、前記第4又は6の発明において、前記ベース層を成長させる工程では、900℃以上の成長温度でアンモニアガス及びガリウム含有の有機金属気体を用い、前記突起の先端部に跨るように前記ベース層を横方向へ成長させ、前記ベース層を厚く成長させる工程では、ハイドライド気相エピタキシャル成長法により前記ベース層を厚く成長させて、前記厚膜層が形成されることを特徴とする。
第8の発明は、前記第4又は6の発明において、前記ベース層を成長させる工程は、ハイドライド気相エピタキシャル成長法により行い、前記ベース層を厚く成長させる工程は、ハイドライド気相エピタキシャル成長法により行うことを特徴とする。
第9の発明は、前記第7又は8の発明において、前記底部を除去する工程は、ウェットエッチング法により行うことを特徴とする。
第10の発明は、前記第7又は8の発明において、前記底部を除去する工程は、前記成長温度から常温まで温度下降する間になされることを特徴とする。
In order to achieve the above object, a first invention has a plurality of bottom portions formed on a growth substrate and projecting on the surface side of the substrate at a distance from each other, and a tip portion formed subsequently on the bottom portion. A base layer in a lateral direction so as to straddle the respective tip portions of the plurality of protrusions so that the substrate side and the cavity are defined between the plurality of adjacent protrusions. A step of growing the base layer directly as a semiconductor device to form a thick film layer; removing a bottom of each of the plurality of protrusions; and using the thick film layer as a semiconductor device to form the substrate. And a method of manufacturing a semiconductor device, comprising: a step of peeling from a semiconductor device.
According to a second invention, in the first invention, before forming the projection, first, a seed crystal layer having a lattice constant different from a crystal lattice constant of the growth substrate and the crystal of the projection is formed on the surface of the growth substrate. After forming and forming the protrusion, a barrier layer of a crystal having a lattice constant different from that of the crystal of the protrusion is grown over the protrusion.
In a third aspect based on the second aspect, the growth substrate is made of sapphire, silicon carbide, zinc oxide, aluminum nitride, or silicon, and the protrusion and the base layer have a general formula: Al x In y Ga It is formed using a gallium nitride based semiconductor material represented by 1-xy N (where x ≧ 0, y ≧ 0, 1-xy ≧ 0), and the seed crystal layer and the barrier layer are made of silicon nitride It is characterized by comprising.
In a fourth aspect based on the third aspect, the seed crystal layer and the barrier layer are formed in an atmosphere of silane gas and ammonia gas, and the plurality of protrusions are formed by ammonia metal organic chemical vapor deposition. It is characterized by being formed in an atmosphere of an organic metal gas containing gas and gallium.
In a fifth invention according to the first invention, in the step of forming the protrusion, first, a low-temperature layer is grown using gallium nitride at a growth temperature of 500 to 700 ° C., and further raised to 900 to 1100 ° C. And flowing ammonia gas at a flow rate lower than the flow rate of ammonia gas when generating the low temperature layer, the low temperature layer is deformed to form the plurality of protrusions, and the surface of each of the plurality of protrusions is A barrier layer made of a crystal having a lattice constant different from that of the protrusion is grown.
In a sixth aspect based on the fifth aspect, the substrate is made of sapphire, silicon carbide, zinc oxide, aluminum nitride, or silicon, and the low temperature layer, the protrusion, and the base layer have a general formula: Al x The barrier layer is formed of a gallium nitride based semiconductor material represented by In y Ga 1-xy N (where x ≧ 0, y ≧ 0, 1-xy ≧ 0), and the barrier layer includes silane gas and ammonia gas It is characterized by comprising silicon nitride formed in the atmosphere of
According to a seventh invention, in the fourth or sixth invention, in the step of growing the base layer, ammonia gas and a gallium-containing organometallic gas are used at a growth temperature of 900 ° C. or more, and straddle the tip of the protrusion. In the step of growing the base layer laterally and growing the base layer thickly, the thick film layer is formed by growing the base layer thickly by a hydride vapor phase epitaxial growth method. .
In an eighth aspect based on the fourth or sixth aspect, the step of growing the base layer is performed by a hydride vapor phase epitaxial growth method, and the step of growing the base layer thick is performed by a hydride vapor phase epitaxial growth method. It is characterized by.
According to a ninth invention, in the seventh or eighth invention, the step of removing the bottom is performed by a wet etching method.
According to a tenth aspect, in the seventh or eighth aspect, the step of removing the bottom is performed while the temperature is lowered from the growth temperature to room temperature.
本発明の方法により製造された半導体デバイスでは、成長基板上に互いに間隔をおいて形成された複数の突起のそれぞれの先端部に跨るように、基板側の結晶欠陥の成長をブロックするようにベース層を横方向へ成長させることにより、欠陥密度を大幅に低減することができ、半導体デバイスとしての結晶品質を向上させることができる。 In the semiconductor device manufactured by the method of the present invention, the base is formed so as to block the growth of crystal defects on the substrate side so as to straddle the tips of the plurality of protrusions formed on the growth substrate at intervals. By growing the layer laterally, the defect density can be greatly reduced, and the crystal quality as a semiconductor device can be improved.
また、成長基板側にベース層により囲まれたキャビティを介して、例えば、ウェットエッチング法、又は前記ベース層を厚く成長させる工程における成長温度から常温まで下がる間の温度降下により突起の底部を除去することによって、成長層の界面に与えるダメージを軽減し、欠陥の発生が少ない厚膜層が得られ、品質のよい半導体デバイスを製造することができる。 Further, through the cavity surrounded by the base layer on the growth substrate side, for example, the bottom portion of the protrusion is removed by a wet etching method or a temperature drop while the base layer is grown from a growth temperature to a normal temperature in the step of growing the base layer thickly. As a result, damage to the interface of the growth layer can be reduced, a thick film layer with few defects can be obtained, and a high-quality semiconductor device can be manufactured.
本発明の第1の実施形態にかかる半導体デバイスの製造方法について図1から図6を用いて説明する。図1〜図6は、本発明にかかる製造方法の第1の実施形態を概略的に示す断面図である。図中、11は、本発明の方法に用いられる成長基板(成長用基板)である。この成長基板11としては、サファイア、炭化ケイ素、酸化亜鉛、窒化アルミニウム、又はシリコンなどの基板が用いられ、この例においては、サファイア(α−Al2O3)基板を用いる。
A semiconductor device manufacturing method according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 6 are sectional views schematically showing a first embodiment of a manufacturing method according to the present invention. In the figure, 11 is a growth substrate (growth substrate) used in the method of the present invention. As the
成長基板としてのサファイア基板を、まず、反応室内の支持台(図示せず)に設置する。該支持台を所定の成長温度例えば600℃に昇温する。反応室にシランガス(SiH4、流量40sccm)及びアンモニアガス(NH3、流量40slm)を導入する。反応室内において、シランとアンモニアとを反応させ、成長基板11上に約1Å厚の窒化ケイ素種結晶層12を成長させる。水素ガスをさらに供給し、さらに支持台を加熱して1100℃に昇温し、成長基板11と種結晶層12の高温アニール処理を行う。
First, a sapphire substrate as a growth substrate is placed on a support base (not shown) in the reaction chamber. The support is heated to a predetermined growth temperature, for example 600 ° C. Silane gas (SiH 4 , flow rate 40 sccm) and ammonia gas (NH 3 , flow rate 40 slm) are introduced into the reaction chamber. In the reaction chamber, silane and ammonia are reacted to grow a silicon nitride
次に、800℃に降温して、トリメチルガリウム(TMGa(g) 、流量:50sccm)のガリウム含有の有機金属気体と流量20slmのアンモニアガスを供給すると共に、流量0.5sccmのシランガスを供給し、図2に示されているように、種結晶層12上に互いに間隔をおいて窒化ガリウム含有の突起13を複数成長させる。複数の突起13は、基板11表面から隆起してなる底部131と該底部131の上に続いて形成する先端部132を有する。かくして、成長基板11上に、互いに間隔をおいて基板11の表面側に隆起してなる底部131と該底部131の上に続いて形成する先端部132とを有する複数の突起13、13、・・・が形成される。なお、この例においては、突起13としてはシランガスの下でトリメチルガリウムガス及びアンモニアガスを用いて形成されていることを挙げているが、シランガスの導入がなくても突起13を形成することができるが、突起13のアスペクト比はより小である。
Next, the temperature is lowered to 800 ° C., and a gallium-containing organometallic gas of trimethylgallium (TMGa (g) , flow rate: 50 sccm) and ammonia gas at a flow rate of 20 slm are supplied, and silane gas at a flow rate of 0.5 sccm is supplied, As shown in FIG. 2, a plurality of gallium nitride-containing
その後、アンモニアガスを供給した状態で再びシランガスを流量40sccmで流し込み、複数の突起13上に厚みが1Å以上の窒化ケイ素バリア層14を形成する(図3参照)。このように、複数の突起13はこの窒化ケイ素バリア層14に覆われている。
Thereafter, silane gas is flowed again at a flow rate of 40 sccm while ammonia gas is supplied to form a silicon
次いで、1000℃の高温状態でトリメチルガリウムを含むガスを120sccmの流量で、アンモニアガスを20slmの流量で供給し、反応させる。図4に示されているように、突起13の先端部132に対応する突起13を覆ったバリア層14上に、GaN結晶膜をベース層15として図4に示すような矢印方向に複数の突起13、13、・・・のそれぞれの先端部132、132、・・・に跨るように横成長させる。このように、バリア層14で覆われた複数の突起13が形成された成長基板11側と、複数の突起13の先端部132に跨るように成長させたベース層15とによりキャビティ16が形成される。このベース層15の構造強度を保つために、このままベース層15の膜厚をさらに例えば1μm以上厚く成長させる。
Next, a gas containing trimethylgallium is supplied at a flow rate of 120 sccm and ammonia gas is supplied at a flow rate of 20 slm at a high temperature of 1000 ° C. to cause a reaction. As shown in FIG. 4, on the
ここで、半導体デバイスとして適用できるようにこのベース層15を増厚して層厚が例えば400μm以上600μm以下の厚膜層17を成長させる(図5参照)。このようにすると、基板11或いは種結晶層12の結晶欠陥をそのままベース層15へ成長することを抑制することができるので、従来と比べて厚膜層17の欠陥密度を105〜106cm-2だけになるように下げることができ、表面品質が向上した半導体デバイスを実現することができる。
Here, the
次いで、例えばウェットエッチング法により複数の突起13の底部131を除去して、厚膜層17を基板11から分離し(図6参照)、半導体デバイスとしての厚膜層17を得る。この例においては、ウェットエッチング法において用いられるエッチング液としては、例えば水酸化カリウム液、塩酸液、リン酸溶液を用いることができる。ここではウェットエッチング法を用いて分離作業を行うようにしているが、レーザー加熱溶融による除去をしてもよい。このように、突起13の底部131に対してエッチング又は加熱溶融して除去することにより、ダメージを受けるところを大幅に軽減させることができ、半導体デバイスとしての表面品質を良好にすることができる。
Next, the
次に、本発明の第2の実施形態にかかる半導体デバイスの製造方法について図7から図11を用いて説明する。図7〜図11は、本発明の第2の実施形態にかかる製造方法の製造工程を示す断面図である。図中、第1の実施形態と同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。 Next, a semiconductor device manufacturing method according to the second embodiment of the present invention will be described with reference to FIGS. FIGS. 7-11 is sectional drawing which shows the manufacturing process of the manufacturing method concerning the 2nd Embodiment of this invention. In the figure, components having the same functions as those of the first embodiment are denoted by the same reference numerals, and repeated description is omitted.
サファイアからなる基板を成長基板11として用いる。上記実施形態と同様に、この成長基板11が反応室内に設置され、種結晶層12を成長させる。次いで、成長温度を600℃に昇温し、アンモニアガスを20slmの流量で供給し、成長基板11上にGaN系半導体材料からなる低温層18を成長させる(図7参照)。そして、900〜1100℃の範囲内の温度、例えば950℃に昇温し、NH3ガスを6slmの流量で供給し、先に成長した低温層18を雰囲気及び成長温度の変化に応じて、種結晶層12上に複数の突起13、13、・・・を互いに間隔をおいて配置させるように形成している。それぞれの突起13は、種結晶層12に続いて成長した底部131とこの底部131から突出する先端部132を有する。
A substrate made of sapphire is used as the
しかる後に、アンモニアガスを供給しながら、シランガスを流量40slmで流す。これにより、図8に示されているように、種結晶層12上に全体にわたって層厚が1Å以上の窒化ケイ素バリア層14をそれぞれの突起13を被って成長させる。
Thereafter, while supplying ammonia gas, silane gas is allowed to flow at a flow rate of 40 slm. As a result, as shown in FIG. 8, a silicon
次いで、図9に示されているように、1000℃以上に昇温し、トリメチルガリウムガスを120sccmの流量で流すと共に、アンモニアガスを20slmの流量で流し、バリア層14上のエリアのうち突起13の先端部132に対応するエリアにおいてべース層15を横方向へ成長させる。このようにして、バリア層14を介して複数の突起13、13、・・・のそれぞれの先端部132、132、・・・に跨るようにキャビティ16を画成するようにベース層15を横成長させる。すなわち、複数の隣り合う突起13、13の間に基板11側とキャビティ16とが画成されるようベース層15を成長させる。そして、このベース層15の構造強度を保つために、このままベース層15の膜厚をさらに例えば1μm以上厚く成長させる。
Next, as shown in FIG. 9, the temperature is raised to 1000 ° C. or higher, and trimethylgallium gas is allowed to flow at a flow rate of 120 sccm and ammonia gas is allowed to flow at a flow rate of 20 slm. The
次いで、図10に示されているように、ベース層15をそのまま成長させ続けて厚さが例えば3mm以上5mm以下になるように厚く成長させ、厚膜層17を形成する。
Next, as shown in FIG. 10, the
この場合、前記実施形態と同様に、突起13の底部131を壊して除去することにより、成長基板11側から厚膜層17を分離することができる(図11参照)。
In this case, as in the above embodiment, the
なお、本発明は、以上の実施の形態に限定されることなく、種々の変形が可能である。半導体デバイスの表面品質を一定に保つことができれば、製造工程の簡易化、製造コストの低減のために、例えば、成長基板11上に種結晶層12を形成せずに、突起13、13・・・を成長基板11上に直接成長させてもよく、また、半導体デバイスの種類に応じてバリア層14を形成しなくてもよい。
The present invention is not limited to the above embodiment, and various modifications can be made. If the surface quality of the semiconductor device can be kept constant, in order to simplify the manufacturing process and reduce the manufacturing cost, for example, without forming the
また、上記実施形態においては、有機金属気相成長法により、900℃以上の成長温度でアンモニアガス及びガリウム含有の有機金属ガス(例えばトリメチルガリウムガス)の供給にて、ベース層15を横成長させるようにしているが、ハイドライド気相エピタキシャル成長法を用いて横成長させることもできる。この場合には、横成長させたベース層15をそのままハイドライド気相エピタキシャル成長法を用いて厚膜層17を形成することができるので、製造工程を簡単化させることができる。
In the above embodiment, the
ベース層15を厚くし、半導体デバイスとしての厚膜層17を500μm以上成長して形成しなければならないときには、ベース層15をまず形成した後にそのまま厚く成長すればよい。このとき、成長基板11と膜厚が500μm以上の厚い膜厚の厚膜層17とは熱膨張係数が異なっているので、厚膜層17を形成した後に降温する間に、温度変化に応じて起因する歪みが突起13、13、・・・に集中することになり、突起13、13、・・・の底部131にクラックが入り、底部131、131、・・・が自然に壊れて、成長基板11側からベース層15を分離させることができる。このように、エッチングやレーザーなどによる処理を行わずとも、半導体デバイスとしての厚膜層17を得ることができるので、製造コストを大幅に低減させ、製造工程の簡易化につながる。
When the
以上のように、本発明の半導体デバイスの製造方法では、成長基板11上に複数の突起13、13、・・・が互いに間隔をおいて形成され、成長基板11側とキャビティ16が画成されるようベース層15を横成長させ、ベース層15をそのまま厚くして厚膜層17を成長させ、ウェットエッチング法、レーザー加熱溶融法或いは降温による温度変化により、各突起13の底部131にクラックが入り、除去することで半導体デバイスとしての厚膜層17を成長基板11側から分離させることができる。
As described above, in the semiconductor device manufacturing method of the present invention, the plurality of
成長基板11上に突起13、13、・・・を介してベース層15を横成長させることによって、成長基板11側或いは種結晶層12側の格子欠陥が、直接、ベース層15に成長することを抑制することができ、半導体デバイスとしての欠陥密度を105〜106cm-2まで抑えることができる。したがって、半導体デバイスの表面品質を向上させ、発光ダイオードの製造歩留まりの向上も実現することができる。
By laterally growing the
複数の突起13、13、・・・のそれぞれの先端部132、132、・・・を繋いでキャビティ16を画成するようにベース層15を横成長させた後に、厚膜層17を成長基板11側から剥離するとき、各突起13の各底部131にダメージを入れて除去すればよいので、従来の製造工程よりも簡単で、厚膜層17の表面品質も一定に保つことができ、この厚膜層17を用いて表面品質のよい半導体デバイスを実現することができる。
After the
厚膜層17は、例えば500μm以上厚く成長して形成されるので、機械強度が高い。成長後に高温から常温に降温する間に、従来のベース層の全体に格子欠陥によるクラックが入り破損する場合と比べて、成長基板11とベース層15の熱膨張係数の差により、応力が各突起13の各底部131に集中することになり、各底部131にクラックが入るので、簡単に基板11側から分離し半導体デバイスとする厚膜層17を得ることができる。
Since the
本発明の半導体デバイスの製造方法によれば、表面欠陥密度が低い半導体デバイスを製造することができるので、信頼性が高い発光ダイオード等を作製するのに極めて有用である。 According to the semiconductor device manufacturing method of the present invention, a semiconductor device having a low surface defect density can be manufactured, which is extremely useful for manufacturing a light-emitting diode or the like having high reliability.
11…成長基板
12…種結晶層
13…突起
131…底部
132…先端部
14…バリア層
15…ベース層
16…キャビティ
17…厚膜層
18…低温層
DESCRIPTION OF
Claims (10)
前記複数の隣り合う突起の間に前記基板側とキャビティが画成されるように、ベース層を、前記複数の突起のそれぞれの先端部に跨るように横方向へ成長させる工程と、
半導体デバイスとして、前記ベース層を直接厚く成長させて、厚膜層を形成する工程と、
前記複数の突起のそれぞれの底部を除去し、前記厚膜層を半導体デバイスとして前記基板から剥離する工程と、
を含むことを特徴とする半導体デバイスの製造方法。 Forming a plurality of protrusions on the growth substrate, each having a bottom portion protruding from the surface side of the substrate at an interval and a tip portion formed subsequently on the bottom portion;
A step of laterally growing the base layer so as to straddle the respective tip portions of the plurality of protrusions, so that the substrate side and the cavity are defined between the plurality of adjacent protrusions;
As a semiconductor device, the base layer is directly grown thick to form a thick film layer;
Removing the bottom of each of the plurality of protrusions, and peeling the thick film layer from the substrate as a semiconductor device;
A method for manufacturing a semiconductor device, comprising:
前記突起を形成した後に、前記突起の結晶の格子定数と異なる格子定数を有する結晶のバリア層を前記突起を覆って成長させること、
を特徴とする請求項1に記載の半導体デバイスの製造方法。 Before forming the protrusion, first, a seed crystal layer having a lattice constant different from the lattice constant of the growth substrate and the crystal of the protrusion is formed on the surface of the growth substrate,
After forming the protrusion, growing a barrier layer of a crystal having a lattice constant different from that of the crystal of the protrusion over the protrusion;
The method of manufacturing a semiconductor device according to claim 1.
前記突起及び前記ベース層は、一般式:AlxInyGa1-x-yN(ただし、x≧0、y≧0、1−x−y≧0)で表される窒化ガリウム系半導体材料を用いて形成し、
前記種結晶層及び前記バリア層は、窒化ケイ素からなること、
を特徴とする請求項2に記載の半導体デバイスの製造方法。 The growth substrate is made of sapphire, silicon carbide, zinc oxide, aluminum nitride, or silicon,
The protrusion and the base layer use a gallium nitride semiconductor material represented by the general formula: Al x In y Ga 1-xy N (where x ≧ 0, y ≧ 0, 1-xy ≧ 0). Formed,
The seed crystal layer and the barrier layer are made of silicon nitride;
The method of manufacturing a semiconductor device according to claim 2.
前記複数の突起は、有機金属化学気相成長法により、アンモニアガス及びガリウムを含む有機金属気体の雰囲気中で形成されること、
を特徴とする請求項3に記載の半導体デバイスの製造方法。 The seed crystal layer and the barrier layer are formed in an atmosphere of silane gas and ammonia gas,
The plurality of protrusions are formed in an atmosphere of an organic metal gas containing ammonia gas and gallium by metal organic chemical vapor deposition.
The method of manufacturing a semiconductor device according to claim 3.
前記複数の突起のそれぞれの表面にその格子定数が前記突起の格子定数と異なる結晶のバリア層を成長させること、
を特徴とする請求項1に記載の半導体デバイスの製造方法。 In the step of forming the protrusions, first, a low temperature layer is grown using gallium nitride at a growth temperature of 500 to 700 ° C., the temperature is further raised to 900 to 1100 ° C., and ammonia gas for generating the low temperature layer is formed. The ammonia gas is flowed at a flow rate lower than the flow rate of the low-temperature layer, the low-temperature layer is deformed to form the plurality of protrusions,
Growing a barrier layer of a crystal whose lattice constant is different from the lattice constant of the protrusion on the surface of each of the plurality of protrusions;
The method of manufacturing a semiconductor device according to claim 1.
前記低温層、前記突起及び前記ベース層は、一般式:AlxInyGa1-x-yN(ただし、x≧0、y≧0、1−x−y≧0)で表される窒化ガリウム系半導体材料を用いて形成され、
前記バリア層は、シランガスとアンモニアガスの雰囲気中で形成された窒化ケイ素からなること、
を特徴とする請求項5に記載の半導体デバイスの製造方法。 The substrate is made of sapphire, silicon carbide, zinc oxide, aluminum nitride, or silicon,
The low-temperature layer, the protrusion, and the base layer are made of a gallium nitride system represented by the general formula: Al x In y Ga 1-xy N (where x ≧ 0, y ≧ 0, 1-xy ≧ 0) Formed using semiconductor materials,
The barrier layer is made of silicon nitride formed in an atmosphere of silane gas and ammonia gas;
A method for manufacturing a semiconductor device according to claim 5.
前記ベース層を厚く成長させる工程では、ハイドライド気相エピタキシャル成長法により前記ベース層を厚く成長させて、前記厚膜層が形成されること、
を特徴とする請求項4又は6に記載の半導体デバイスの製造方法。 In the step of growing the base layer, an ammonia gas and a gallium-containing organometallic gas are used at a growth temperature of 900 ° C. or higher, and the base layer is grown laterally so as to straddle the tip of the protrusion.
In the step of growing the base layer thickly, the base layer is grown thickly by a hydride vapor phase epitaxial growth method to form the thick film layer,
A method of manufacturing a semiconductor device according to claim 4 or 6.
前記ベース層を厚く成長させる工程は、ハイドライド気相エピタキシャル成長法により行うこと、
を特徴とする請求項4又は6に記載の半導体デバイスの製造方法。 The step of growing the base layer is performed by a hydride vapor phase epitaxial growth method,
The step of growing the base layer thickly is performed by hydride vapor phase epitaxy,
A method of manufacturing a semiconductor device according to claim 4 or 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259750A JP2009084136A (en) | 2007-10-03 | 2007-10-03 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259750A JP2009084136A (en) | 2007-10-03 | 2007-10-03 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009084136A true JP2009084136A (en) | 2009-04-23 |
Family
ID=40658033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259750A Pending JP2009084136A (en) | 2007-10-03 | 2007-10-03 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009084136A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013173652A (en) * | 2012-02-27 | 2013-09-05 | Tokuyama Corp | Method for manufacturing self-standing substrate |
US20140138699A1 (en) * | 2012-11-21 | 2014-05-22 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
JP2014518004A (en) * | 2011-04-05 | 2014-07-24 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Catalyst-free selective growth method on semiconductor structures |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176813A (en) * | 1999-12-15 | 2001-06-29 | Nichia Chem Ind Ltd | Method for manufacturing nitride semiconductor substrate |
JP2006316307A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method of manufacturing group iii nitride semiconductor substrate |
-
2007
- 2007-10-03 JP JP2007259750A patent/JP2009084136A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176813A (en) * | 1999-12-15 | 2001-06-29 | Nichia Chem Ind Ltd | Method for manufacturing nitride semiconductor substrate |
JP2006316307A (en) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Method of manufacturing group iii nitride semiconductor substrate |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014518004A (en) * | 2011-04-05 | 2014-07-24 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | Catalyst-free selective growth method on semiconductor structures |
JP2013173652A (en) * | 2012-02-27 | 2013-09-05 | Tokuyama Corp | Method for manufacturing self-standing substrate |
WO2013128892A1 (en) * | 2012-02-27 | 2013-09-06 | 国立大学法人山口大学 | Production method for self-supporting substrate |
US20140138699A1 (en) * | 2012-11-21 | 2014-05-22 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
CN103839979A (en) * | 2012-11-21 | 2014-06-04 | 株式会社东芝 | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
US9054036B2 (en) * | 2012-11-21 | 2015-06-09 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
KR101574387B1 (en) * | 2012-11-21 | 2015-12-03 | 가부시끼가이샤 도시바 | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
KR101615822B1 (en) * | 2012-11-21 | 2016-04-26 | 가부시끼가이샤 도시바 | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
US9673284B2 (en) | 2012-11-21 | 2017-06-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135501B2 (en) | Manufacturing method of nitride single crystal substrate and manufacturing method of nitride semiconductor light emitting device using the same | |
JP5371430B2 (en) | Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor | |
JP4862442B2 (en) | Method for manufacturing group III-V nitride semiconductor substrate and method for manufacturing group III-V nitride device | |
JP4529846B2 (en) | III-V nitride semiconductor substrate and method for manufacturing the same | |
TWI437637B (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
JP4597259B2 (en) | Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor device, group III nitride semiconductor free-standing substrate, and methods of manufacturing the same | |
JP5244487B2 (en) | Gallium nitride growth substrate and method for manufacturing gallium nitride substrate | |
JP4452252B2 (en) | Method for producing gallium nitride semiconductor | |
CN102593293A (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
JP4996448B2 (en) | Method for creating a semiconductor substrate | |
KR20090041536A (en) | Method for preparing compound semiconductor substrate | |
JP3729065B2 (en) | Nitride semiconductor epitaxial wafer manufacturing method and nitride semiconductor epitaxial wafer | |
JP2015018960A (en) | Semiconductor device manufacturing method | |
JP5056299B2 (en) | Nitride semiconductor base substrate, nitride semiconductor multilayer substrate, and method of manufacturing nitride semiconductor base substrate | |
US7491645B2 (en) | Method for manufacturing a semiconductor device | |
KR100586940B1 (en) | Method of producing a gallium nitride based singlecrystal substrate | |
KR20100104997A (en) | Nitride semiconductor substrate having dislocation blocking layer and manufacturing method thereof | |
JP2009084136A (en) | Method for manufacturing semiconductor device | |
JP2008277590A (en) | Semiconductor base material, semiconductor element, and manufacturing method of the same | |
JP2005005723A (en) | Method for manufacturing nitride semiconductor epitaxial wafer and nitride semiconductor epitaxial wafer | |
JP4192430B2 (en) | Manufacturing method of nitride semiconductor epitaxial wafer | |
JP2004115371A (en) | Group iii-v nitride-based compound layer and substrate using the same | |
KR100764427B1 (en) | Manufacturing method of nitride single crystal thick film | |
US20080035052A1 (en) | Method for manufacturing a semiconductor substrate | |
JP2005057064A (en) | Group iii nitride semiconductor layer and growth method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110318 |