JP6751234B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6751234B2
JP6751234B2 JP2016187196A JP2016187196A JP6751234B2 JP 6751234 B2 JP6751234 B2 JP 6751234B2 JP 2016187196 A JP2016187196 A JP 2016187196A JP 2016187196 A JP2016187196 A JP 2016187196A JP 6751234 B2 JP6751234 B2 JP 6751234B2
Authority
JP
Japan
Prior art keywords
resist
via hole
trench
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016187196A
Other languages
English (en)
Other versions
JP2018056194A (ja
Inventor
杉本 賢
賢 杉本
孝規 中津
孝規 中津
朗 山上
朗 山上
Original Assignee
ユナイテッド・セミコンダクター・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユナイテッド・セミコンダクター・ジャパン株式会社 filed Critical ユナイテッド・セミコンダクター・ジャパン株式会社
Priority to JP2016187196A priority Critical patent/JP6751234B2/ja
Publication of JP2018056194A publication Critical patent/JP2018056194A/ja
Application granted granted Critical
Publication of JP6751234B2 publication Critical patent/JP6751234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の製造に関し、層間絶縁膜等の絶縁層に形成した、ビアホール及びそれに連通するトレンチに、導体材料を埋め込み、ビアホールにビアを形成し、トレンチに配線を形成する、デュアルダマシン法が知られている。このようなデュアルダマシン法の1つとして、絶縁層に、先にビアホールをエッチングで形成し、次いでそれに連通するトレンチをエッチングで形成して、ビアホール及びトレンチに導体材料を埋め込む方法(先ビアデュアルダマシン法とも称される)が知られている。
国際公開第01/001480号パンフレット
絶縁層に、先にビアホールをエッチングで形成し、次いでそれに連通するトレンチをエッチングで形成する方法の場合、先に形成されたビアホールが、トレンチ形成時のエッチングに晒されることで広がり、形成されるビアが所定のサイズよりも肥大することがある。
一観点によれば、第1絶縁層の第1領域内の、前記第1領域の外周端よりも内側の第1部位に、第1ビアホールを形成する工程と、前記第1領域の外側の前記第1絶縁層上、並びに前記第1ビアホール内及び前記第1ビアホール上に、レジストを形成する工程と、前記レジストを用いた前記第1絶縁層のエッチングにより、前記第1領域に、前記第1ビアホールと連通するトレンチを形成する工程とを含む半導体装置の製造方法が提供される。
トレンチ形成時のエッチングによるビアホールの広がりを抑えることが可能になり、肥大が抑えられたビアを備える半導体装置を実現することが可能になる。
半導体装置の構成例を示す図である。 デュアルダマシン法の第1の例を示す図である。 デュアルダマシン法の第2の例を示す図である。 第1の実施の形態に係る多層配線の形成方法の一例を示す図(その1)である。 第1の実施の形態に係る多層配線の形成方法の一例を示す図(その2)である。 多層配線内の導体部のレイアウト例を示す図である。 第2の実施の形態に係る多層配線の形成方法の一例を示す図(その1)である。 第2の実施の形態に係る多層配線の形成方法の一例を示す図(その2)である。 第2の実施の形態に係る多層配線の形成方法の一例を示す図(その3)である。 第2の実施の形態に係る多層配線の形成方法の一例を示す図(その4)である。 第2の実施の形態に係る多層配線の形成方法の一例を示す図(その5)である。 第2の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。 多層配線の形成方法の別例を示す図(その1)である。 多層配線の形成方法の別例を示す図(その2)である。 多層配線の形成方法の別例を示す図(その3)である。 多層配線の形成方法に用いるマスクの別例を示す図である。 第3の実施の形態に係る多層配線の形成方法の一例を示す図(その1)である。 第3の実施の形態に係る多層配線の形成方法の一例を示す図(その2)である。 第4の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。 第4の実施の形態に係る多層配線の形成方法の一例を示す図である。 第5の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。 第5の実施の形態に係る多層配線の形成方法の一例を示す図である。 第6の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。 第6の実施の形態に係る多層配線の形成方法の一例を示す図である。 第7の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。 第7の実施の形態に係る多層配線の形成方法の一例を示す図(その1)である。 第7の実施の形態に係る多層配線の形成方法の一例を示す図(その2)である。
はじめに、デュアルダマシン法の一例について述べる。ここでは一例として、半導体装置の多層配線の形成に用いられ、先にビアホールを形成し、続いてトレンチを形成するデュアルダマシン法、いわゆる先ビアデュアルダマシン法について述べる。
図1は半導体装置の構成例を示す図である。
図1に示す半導体装置1は、半導体基板2、及び半導体基板2上に設けられた多層配線3を有する。
半導体基板2には、例えばシリコン(Si)基板が用いられる。半導体基板2には、炭化ケイ素(SiC)、窒化ガリウム(GaN)、ガリウムヒ素(GaAs)、インジウムリン(InP)等の化合物半導体基板が用いられてもよい。半導体基板2には、トランジスタ、抵抗、容量等の各種回路素子が形成される。ここでは回路素子の一例として、素子分離領域2aで画定される素子領域に形成されたトランジスタ4を図示している。
例示のトランジスタ4は、MOS(Metal Oxide Semiconductor)型電界効果トランジスタである。トランジスタ4は、半導体基板2上に設けられたゲート絶縁膜4a、ゲート絶縁膜4a上に設けられたゲート電極4b、及びゲート電極4bの側壁に設けられた絶縁性のスペーサ4cを有する。ゲート電極4bの両側の半導体基板2内には、トランジスタ4のソース及びドレインとして機能する不純物領域4dが設けられる。
このようなトランジスタ4等の回路素子が形成された半導体基板2上に、多層配線3が形成される。
多層配線3は、絶縁部3a、及び絶縁部3a内に設けられた導体部3bを有する。絶縁部3aには、酸化シリコン(SiO)、炭素含有酸化シリコン(SiOC)、SiC等の絶縁材料が1種又は複数種用いられる。導体部3bには、銅(Cu)等の導体材料が用いられた配線、配線に接続されたビア等が含まれる。導体部3bは、半導体基板2に形成されたトランジスタ4等の回路素子と電気的に接続され、例えば図1に示すように、導体部3bの一部がトランジスタ4のゲート電極4b及び不純物領域4dに接続される。
例えば上記のような半導体装置1における多層配線3の、その絶縁部3a内の導体部3b(ビアとそれに接続される上側配線)の形成に、デュアルダマシン法(先ビアデュアルダマシン法)が用いられる。
図2はデュアルダマシン法の第1の例を示す図である。図2(A)〜図2(C)には、第1の例に係るデュアルダマシン法の各工程の要部断面を模式的に図示している。
第1の例では、まず図2(A)に示すように、所定の層10上に設けられた絶縁層20に、ビアホール21が形成される。
層10は、絶縁膜若しくは配線、又は絶縁膜とその内部に形成された配線とを含む層である。層10の絶縁膜には、SiO、SiOC、SiC等の絶縁材料が用いられる。層10の配線には、Cu等の導体材料が用いられる。
層10上の絶縁層20は、SiO、SiOC、SiC等の絶縁材料が用いられた単層又は積層構造を有する。このような絶縁層20の一部、即ちビアホール21を形成する領域のエッチング(ドライエッチング)が行われ、絶縁層20にビアホール21が形成される。
ビアホール21の形成後、図2(B)に示すようなレジスト30が形成される。レジスト30には、絶縁層20の、ビアホール21を包含する領域であって配線用トレンチを形成する領域(トレンチ形成領域)20aに対応する、開口部31が設けられる。このような開口部31が設けられたレジスト30がマスクとして用いられ、絶縁層20のエッチング(ドライエッチング)が行われる。
レジスト30を用いた絶縁層20のエッチングにより、例えば図2(C)に示すような、ビアホール21に連通するトレンチ22が形成される。この第1の例では、トレンチ22の形成時に、先に形成されているビアホール21の内壁が、そのトレンチ22の形成時のエッチングに晒される。そのため、ビアホール21は、図2(C)に示すように、トレンチ22の形成前よりも広がる場合がある。尚、図2(C)には、トレンチ22の形成時にビアホール21の広がりが発生しないと仮定した時の、ビアホール21及びトレンチ22の断面形状の一例を、点線で模式的に図示している。
トレンチ22の形成時にビアホール21の広がりが発生すると、その後、ビアホール21及びトレンチ22にCu等の導体材料を埋め込んだ時に、肥大したビアがビアホール21に形成され、そのようなビアに接続される配線がトレンチ22に形成される。即ち、上記図1に示した半導体装置1における多層配線3の、その絶縁部3a内に設けられる導体部3bの一部のビアとそれに接続される上側配線が、そのような肥大したビアとそれに接続される配線として形成される。ビアの肥大は、そのビアの周辺に設けられるショートを引き起こすような他の導体との接触、例えばビアとそれに接続される上側配線とは異なる電位に設定される下側配線との接触を招く恐れがある。また、ビアの肥大は、ビアホール21とそれに連通するトレンチ22に埋め込む導体材料の増大、それによる材料コストや製造コストの増大を招く恐れがある。
図3はデュアルダマシン法の第2の例を示す図である。図3(A)〜図3(C)には、第2の例に係るデュアルダマシン法の各工程の要部断面を模式的に図示している。
第2の例では、まず上記図2(A)のように、所定の層10上の絶縁層20にビアホール21が形成される。その後、図3(A)に示すように、ビアホール21内の一部にレジスト60が形成される。その後、図3(B)に示すような、トレンチ形成領域20aに対応する開口部31が設けられたレジスト30が形成される。レジスト30がマスクとして用いられ、絶縁層20のエッチング(ドライエッチング)が行われる。
この第2の例のように、ビアホール21内の一部にレジスト60が形成されていると、トレンチ22の形成時に、そのエッチングからビアホール21の内壁の一部及び底(層10の表面)が保護され得る。しかし、トレンチ22の形成時には、トレンチ形成領域20aの表面のほか、ビアホール21の内壁の、レジスト60で覆われていない部位も、エッチングに晒される。更に、エッチングの過程で、ビアホール21内のレジスト60の膜厚減少が進行し、或いはそれによってビアホール21内のレジスト60が枯渇し、ビアホール21の内壁の、当初はレジスト60で覆われていた部位が、エッチングに晒されることも起こり得る。
先に形成されているビアホール21の内壁が、トレンチ22の形成時のエッチングに晒されると、上記同様、図3(C)に示すように、ビアホール21がトレンチ22の形成前よりも広がる場合がある。尚、図3(C)には、トレンチ22の形成時にビアホール21の広がりが発生しないと仮定した時の、ビアホール21及びトレンチ22の断面形状の一例を、点線で模式的に図示している。
トレンチ22の形成時にビアホール21の広がりが発生すると、その後、ビアホール21及びトレンチ22にCu等の導体材料を埋め込んだ時に、肥大したビアがビアホール21に形成され、そのようなビアに接続される配線がトレンチ22に形成される。即ち、上記図1に示した多層配線3の、導体部3bの一部のビアとそれに接続される上側配線が、そのような肥大したビアとそれに接続される配線として形成される。上記のように、ビアの肥大は、周辺の他の導体との接触によりショートを招いたり、導体材料やコストの増大を招いたりする恐れがある。
以上のような点に鑑み、ここでは、例えば以下に第1の実施の形態として示すような方法を用いることにより、トレンチ形成時のビアホールの広がりを抑え、形成されるビアの肥大を抑える。
第1の実施の形態について説明する。
図4及び図5は第1の実施の形態に係る多層配線の形成方法の一例を示す図である。図4(A)には、多層配線形成の一工程の要部断面を模式的に図示し、図4(B)には、多層配線形成の一工程の要部平面を模式的に図示している。尚、図4(A)は、図4(B)のL1−L1線の位置の断面を模式的に示す図である。また、図5(A)〜図5(C)には、図4(A)の工程に続く各工程の要部断面を模式的に図示している。
まず上記図2(A)のように、所定の層10上の絶縁層20にビアホール21が形成される。
その後、図4(A)及び図4(B)に示すように、ビアホール21の領域(ビアホール領域)20bに、レジスト40が形成され、絶縁層20上であってビアホール領域20bを包含するトレンチ形成領域20aの外側に、レジスト50が形成される。ビアホール領域20bに形成されるレジスト40、及びトレンチ形成領域20aの外側に形成されるレジスト50は、複数回又は1回のレジスト形成プロセスで形成される。ビアホール領域20bを除くトレンチ形成領域20aには、レジスト50の開口部51が設けられる。ビアホール領域20bに形成されるレジスト40は、ビアホール21内及びビアホール21上に、即ち絶縁層20よりも厚く、形成される。
レジスト40及びレジスト50の形成後、それらがマスクとして用いられ、絶縁層20のエッチング(ドライエッチング)が行われる。このエッチングにより、図5(A)に示すように、レジスト50の開口部51、即ちトレンチ形成領域20aに、ビアホール21に連通するトレンチ22が形成される。
トレンチ22が形成されるエッチングの際には、例えば図5(A)に示すように、絶縁層20上のトレンチ形成領域20a外に形成されたレジスト50の膜厚減少が進行し得る。また、トレンチ22が形成されるエッチングの際には、トレンチ22の形成に伴い、トレンチ形成領域20a内のビアホール領域20bに形成されたレジスト40の膜厚減少が進行し得る。但し、図4(A)及び図4(B)に示すように、ビアホール領域20bには、トレンチ22が形成されるエッチング前に予め、ビアホール21内及びビアホール21上にレジスト40が形成される。そのため、トレンチ22が形成されるエッチングの際、レジスト40は枯渇せず、ビアホール21の内壁はレジスト40で保護される。
このようにビアホール21の内壁がレジスト40で保護された状態で絶縁層20のエッチングが進行し、トレンチ22が形成される。
トレンチ22の形成後は、図5(B)に示すように、絶縁層20上のレジスト50、及びビアホール21のレジスト40が除去される。レジスト50及びレジスト40は、例えば、酸素(O2)やオゾン(O3)を用いたアッシングにより除去される。
レジスト50及びレジスト40の除去後は、図5(C)に示すように、ビアホール21及びトレンチ22にCu等の導体材料が埋め込まれ、ビアホール21にビア21aが形成されると共に、トレンチ22にビア21aと接続される配線22aが形成される。尚、ビア21a及び配線22aと、絶縁層20との界面には、チタン(Ti)若しくはタンタル(Ta)又はそれらの窒化物等が用いられたバリアメタル層が設けられてよい。
図4(A)及び図4(B)並びに図5(A)〜図5(C)に示すようなビア21a及び配線22aの形成方法が、例えば上記図1に示した半導体装置1における多層配線3の、導体部3bの一部のビアとそれに接続される上側配線の形成に用いられる。
ビア21a及び配線22aの形成方法では、図4(A)及び図4(B)に示すように、トレンチ22が形成されるエッチング前に予め、ビアホール21内及びビアホール21上にレジスト40が形成される。そのため、図5(A)に示すように、トレンチ22が形成されるエッチングの際、そのエッチングからビアホール21の内壁がレジスト40で保護される。これにより、図5(A)及び図5(B)に示すような、内壁がエッチングに晒されることによる広がりが抑えられたビアホール21が形成され、そのようなビアホール21に導体材料が埋め込まれ、図5(C)に示すような、肥大が抑えられたビア21aが形成される。
ビア21aの肥大が抑えられることで、ショートを引き起こすような他の導体との接続、例えばビア21a及び配線22a(上側配線)とは異なる電位に設定される層10内の配線(下側配線)との接続が抑えられるようになる。また、ビア21aの肥大が抑えられることで、ビアホール21及びトレンチ22に埋め込まれる導体材料の増大、それによる材料コストや製造コストの増大が抑えられるようになる。
次に、第2の実施の形態について説明する。
半導体装置の多層配線内には、次の図6に示すようなレイアウトの導体部が設けられ得る。
図6は多層配線内の導体部のレイアウト例を示す図である。図6(A)には、導体部の一例の平面レイアウトを模式的に図示し、図6(B)には、図6(A)のL2−L2線の位置の断面レイアウトを模式的に図示している。
多層配線には、例えば、図6(A)及び図6(B)に示すような下側配線110群、ビア120群及び上側配線130を含む導体部100が設けられる。尚、導体部100の下側配線110群、ビア120群及び上側配線130には、Cu等の導体材料が用いられる。
下側配線110群(一例として3本)は、それぞれY方向に延在され、このような下側配線110群が、X方向に並設される。下側配線110群には、第1電位に設定される第1下側配線111と、第1電位とは異なる第2電位に設定される第2下側配線112とが含まれる。図6(A)及び図6(B)には、1本の第1下側配線111が、2本の第2下側配線112群に挟まれて配置された場合を例示している。
第1下側配線111及び第2下側配線112群のうち、第1下側配線111の上には、ビア120群(一例として3つ)がY方向に並設される。ここではビア120群を平面矩形状で図示するが、ビア120群の平面形状はこれに限定されるものではなく、略矩形状、円形状、略円形状、楕円状、略楕円状等の平面形状であってもよい。
上側配線130は、下側配線110群が延在されるY方向と直交する方向、即ち下側配線110群が並設されるX方向に延在される。上側配線130は、一部が下側配線110群の上方に位置するように、即ち部分的に下側配線110群とオーバーラップするように、配置される。上側配線130の配線幅(Y方向の幅)は、下側配線110の配線幅(X方向の幅)よりも太幅とされる。上側配線130は、第2下側配線112間の第1下側配線111に、ビア120群で接続される。
このようなレイアウトの導体部100を含む多層配線の形成方法の一例を、次の図7〜図12を参照して説明する。
図7〜図11は第2の実施の形態に係る多層配線の形成方法の一例を示す図である。ここで、図7(A)、図7(B)、図8(A)〜図8(C)、図9(A)、図10(A)〜図10(C)及び図11(A)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図9(B)及び図11(B)には、下側配線110群が並設されるX方向に、ビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。また、図12は第2の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図12(A)及び図12(B)には、マスクの一例の要部平面を模式的に図示している。以下、各工程について説明する。
図7(A)には、第1レジスト形成工程の要部断面を模式的に図示している。
例えば、図7(A)に示すような、層200、及びその上に設けられた絶縁層300を含む構造が準備される。
層200には、絶縁膜210、及びその表層部に形成された下側配線110群(ここでは第1下側配線111を図示)が含まれる。絶縁膜210には、SiOC等の絶縁材料が用いられる。第1下側配線111(下側配線110群)には、Cu等の導体材料が用いられる。
層200上の絶縁層300には、カバー膜310、その上に形成された層間絶縁膜320、更にその上に形成されたカバー膜330が含まれる。カバー膜310及びカバー膜330には、SiC等の絶縁材料が用いられる。層間絶縁膜320には、SiOC等の絶縁材料が用いられる。カバー膜310及びカバー膜330の膜厚は、例えば50nmとされる。層間絶縁膜320の膜厚は、例えば450nmとされる。
このような絶縁層300上に、図7(A)に示すように、レジスト400が形成される。レジスト400は、第1下側配線111の上方の、ビアホールを形成する位置に、開口部410を有する。
開口部410を有するレジスト400は、例えば、絶縁層300上にポジ型又はネガ型の感光性樹脂を塗布し、それを露光及び現像することで、形成される。感光性樹脂の露光には、例えば図12(A)に示すようなマスク450が用いられる。
図12(A)に示すマスク450は、遮光部の領域452内にビアホール(開口部410)に対応する透光部の領域451が設けられた構成、又は、透光部の領域452内にビアホール(開口部410)に対応する遮光部の領域451が設けられた構成とされる。このようなマスク450が用いられ、層200上の絶縁層300の上に、ビアホールを形成する位置に開口部410を有するレジスト400が形成される。
図7(B)には、ビアホール形成工程の一例の要部断面を模式的に図示している。
上記のようにして形成された、開口部410を有するレジスト400をマスクにして、層200上の絶縁層300に対しエッチング(ドライエッチング)が行われる。このエッチングにより、図7(B)に示すように、第1下側配線111の上方に、ビアホール340が形成される。その際、ビアホール340は、カバー膜330及び層間絶縁膜320を貫通しカバー膜310に達するように形成され、第1下側配線111がカバー膜310で覆われてビアホール340の底に露出しないように形成される。ビアホール340の径は、例えば130nmとされる。
ビアホール340の形成後、レジスト400は除去される。
図8(A)には、第2レジスト形成工程の一例の要部断面を模式的に図示している。
ビアホール340の形成及びレジスト400の除去後、図8(A)に示すように、ビアホール340が形成された絶縁層300上にレジスト500が形成される。レジスト500は、絶縁層300のカバー膜330上、並びにビアホール340内及びビアホール340上に形成される。レジスト500の材料には、非感光性樹脂が用いられる。このようなレジスト500が、ビアホール340が形成された絶縁層300上に塗布される。塗布時のレジスト500の膜厚は、例えば800nmとされる。塗布されたレジスト500は、その材料に応じた所定の方法で硬化される。
図8(B)には、第2レジスト除去工程の一例の要部断面を模式的に図示している。
レジスト500の形成後、図8(B)に示すように、そのレジスト500の上部がエッチバックにより除去される。エッチバックにより除去されるレジスト500の膜厚は、例えば400nmとされる。レジスト500の上部がエッチバックにより除去されることで、絶縁層300のカバー膜330が露出し、ビアホール340内の一部(層間絶縁膜320の部位)にレジスト500が残存した状態が得られる。
図8(C)には、第3レジスト形成工程の一例の要部断面を模式的に図示している。
レジスト500のエッチバック後、図8(C)に示すように、絶縁層300上及びレジスト500上に更にレジスト600が形成される。レジスト600は、絶縁層300のカバー膜330上、並びにビアホール340内(レジスト500の未形成部位)及びビアホール340上(残存するレジスト500上)に形成される。レジスト600の材料には、感光性樹脂が用いられる。感光性樹脂には、ポジ型又はネガ型で、化学増幅型のものが用いられる。このようなレジスト600が、絶縁層300上及びレジスト500上に塗布される。塗布時のレジスト600の膜厚は、例えば400nmとされる。
図9(A)には、第3レジスト除去工程の一例の要部断面を模式的に図示し、図9(B)には、図9(A)のL3−L3線の位置に相当する断面を模式的に図示している。
レジスト600の形成後、その露光及び現像が行われ、図9(A)及び図9(B)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、ビアホール340を包含する領域であって上側配線用トレンチを形成する領域であるトレンチ形成領域300aのその外側、及びビアホール340内のレジスト500上に残存する。トレンチ形成領域300aのY方向(第1下側配線111を含む下側配線110群の延在方向)の幅、即ちそのトレンチに形成される上側配線130の配線幅は、例えば500nmとされる。
開口部610を形成するためのレジスト600の露光には、例えば図12(B)に示すようなマスク650が用いられる。
図12(B)に示すマスク650は、ビアホール340に対応する遮光部の領域651、トレンチ形成領域300aの外側に対応する遮光部の領域652、及びビアホール340を除くトレンチ形成領域300aに対応する透光部の領域653を含む構成とされる。或いはマスク650は、ビアホール340に対応する透光部の領域651、トレンチ形成領域300aの外側に対応する透光部の領域652、及びビアホール340を除くトレンチ形成領域300aに対応する遮光部の領域653を含む構成とされる。このようなマスク650が用いられ、レジスト600が、トレンチ形成領域300aの外側、及びビアホール340内のレジスト500上に残存するように、開口部610が形成される。
ここで形成されるレジスト600と、先に形成されたレジスト500により、ビアホール340内及びビアホール340上に、絶縁層300から突出する厚さでレジスト(500,600)が形成され、このレジストによってビアホール340の内壁が覆われる。尚、このレジストの絶縁層300からの突出量は少なくとも、次の図10(A)に示すトレンチ350の形成工程におけるエッチングの終了時点でもビアホール340の内壁がレジストで覆われているような突出量とされる。例えば、トレンチ350を形成する際のエッチング条件、レジストに用いられる材料(そのエッチング耐性)等を基に、レジストの絶縁層300からの突出量が設定される。
図10(A)には、トレンチ形成工程の一例の要部断面を模式的に図示している。
レジスト600の開口部610(図9(A))の形成後、それをマスクにして、絶縁層300に対しエッチング(ドライエッチング)が行われる。このエッチングにより、図10(A)に示すように、レジスト600の開口部610に露出するカバー膜330及びその下の層間絶縁膜320が部分的に除去され、トレンチ形成領域300aに、ビアホール340に連通するトレンチ350が形成される。
このトレンチ350が形成されるエッチングの際には、図10(A)に示すように、絶縁層300上のトレンチ形成領域300aの外側に形成されたレジスト600の膜厚減少が進行し得る。
また、トレンチ350が形成されるエッチングの際には、図10(A)に示すように、トレンチ350の形成に伴い、トレンチ形成領域300a内のビアホール340に形成されたレジスト500上のレジスト600の膜厚減少が進行し得る。但し、レジスト600は、図9(A)及び図9(B)に示すように、トレンチ350が形成されるエッチング前から予めビアホール340の内壁を覆うようにレジスト500上に形成されている。そのため、エッチングでレジスト600の膜厚減少が進行する場合でも、エッチングの際、ビアホール340の内壁及びレジスト500は、レジスト600で保護される。
このように、ビアホール340の内壁及びレジスト500がレジスト600で保護された状態で、カバー膜330及び層間絶縁膜320のエッチングが進行し、ビアホール340の広がりが抑えられてトレンチ350が形成される。
尚、レジスト600は、トレンチ形成領域300aの端(Y方向の端)に近く、形成されるトレンチ350の側壁に近いビアホール340に形成されているものほど、膜厚減少の速度、即ちエッチングレートが大きくなる場合がある。そのため、例えば図10(A)に示すように、トレンチ形成領域300aの端に比較的近いビアホール340(両端)には、トレンチ形成領域300aの端から比較的遠いビアホール340(真ん中)に比べて、残存するレジスト600の膜厚が薄くなる場合がある。
図10(B)には、第2及び第3レジスト除去工程の一例の要部断面を模式的に図示している。
トレンチ350の形成後、図10(B)に示すように、絶縁層300のカバー膜330上に残存するレジスト600、並びにビアホール340内に残存するレジスト500及びその上のレジスト600が除去される。レジスト500及びレジスト600の除去は、酸素やオゾンを用いたアッシングにより行われる。
図10(C)には、カバー膜除去工程の一例の要部断面を模式的に図示している。
レジスト500及びレジスト600の除去後、図10(C)に示すように、ビアホール340の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去される。ビアホール340の底のカバー膜310が除去されることで、ビアホール340の底に第1下側配線111が露出する。
このカバー膜310が除去されるエッチングの際には、図10(C)に示すように、カバー膜310と同種の材料が用いられるカバー膜330のエッチングも進行し得る。更に、カバー膜310(及びカバー膜330)が除去されるエッチングの際には、エッチングの性質上、図10(C)に示すように、カバー膜310とは異なる材料が用いられる層間絶縁膜320のエッチングも進行し得る。この場合、層間絶縁膜320のエッチングの進行に伴い、トレンチ350の深さは増すものの、元々広がりが抑えられているビアホール340の形状(図10(A)及び図10(B))とエッチングの異方性により、ビアホール340の広がりは抑えられる。
以上のようにして、絶縁層300に、第1下側配線111に通じるビアホール340、及びそれに連通するトレンチ350が形成される。
図11(A)には、導体材料埋め込み工程の一例の要部断面を模式的に図示し、図11(B)には、図11(A)のL4−L4線の位置に相当する断面を模式的に図示している。
絶縁層300に形成されたビアホール340及びトレンチ350には、Cu等の導体材料が埋め込まれる。
導体材料の埋め込みは、例えば、次のような方法で行われる。スパッタ法により、ビアホール340及びトレンチ350の内面並びに絶縁層300の上面にCu等のシード層が形成され、それを給電層に用いた電解めっき法により、Cu等の導体材料が堆積される。これにより、ビアホール340内及びトレンチ350内が導体材料で埋め込まれると共に、絶縁層300の上面に導体材料が堆積される。導体材料の堆積後、CMP(Chemical Mechanical Polishing)法等を用いて絶縁層300の上面の導体材料が除去される。尚、シード層の形成前に、Ti若しくはTa又はそれらの窒化物等を用いてバリアメタル層が形成されてよい。
例えば上記のような方法により、ビアホール340及びトレンチ350に導体材料が埋め込まれ、図11(A)及び図11(B)に示すように、ビアホール340にビア120が形成され、トレンチ350に上側配線130が形成される。これにより、第1下側配線111と上側配線130とがビア120で接続された導体部100を有する多層配線が形成される。
上記図7〜図12に示した形成方法では、図9(A)及び図9(B)に示したように、トレンチ350の形成前に予め、トレンチ形成領域300aのビアホール340内及びビアホール340上にレジスト(レジスト500及びレジスト600)が形成される。これにより、図10(A)に示したように、トレンチ350が形成されるエッチングの際、ビアホール340の内壁はレジストで保護され、エッチングによるビアホール340の広がりが抑えられる。その結果、図10(C)に示したように、ビアホール340の底に第1下側配線111を露出させるエッチング後も、広がりが抑えられたビアホール340が得られ、図11(A)及び図11(B)に示したように、肥大したビア120の形成が効果的に抑えられる。
ここで比較のため、多層配線の形成方法の別例を図13〜図16に示す。
図13〜図15は多層配線の形成方法の別例を示す図である。ここで、図13(A)、図14(A)〜図14(C)及び図15(A)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図13(B)及び図15(B)には、下側配線110群が並設されるX方向に、ビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。また、図16は多層配線の形成方法に用いるマスクの別例を示す図である。図16(A)及び図16(B)には、マスクの別例の要部平面を模式的に図示している。以下、各工程について説明する。
この別例の方法でも、上記同様、まず図7(A)、図7(B)、図8(A)、図8(B)の工程が行われ、更に図8(C)の工程が行われる。即ち、まず層200上の絶縁層300にビアホール340が形成される(図7(A)及び図7(B))。尚、ビアホール340の形成に用いられるレジスト400の露光(図7(A))には、図16(A)に示すような、上記図12(A)と同じ構成を有するマスク450が用いられる。ビアホール340の形成後、レジスト500の塗布とそのエッチバックによってビアホール340内の一部にレジスト500が残存される(図8(A)及び図8(B))。そして、絶縁層300上及びレジスト500上に更にレジスト600が形成される(図8(C))。
図13(A)には、第3レジスト除去工程の別例の要部断面を模式的に図示し、図13(B)には、図13(A)のL5−L5線の位置に相当する断面を模式的に図示している。
別例の方法では、図8(C)の工程で形成されたレジスト600に、露光及び現像が行われ、図13(A)及び図13(B)に示すような開口部620が形成される。この開口部620は、トレンチ形成領域300aに形成される。レジスト600は、トレンチ形成領域300aの外側に形成されて、ビアホール340内のレジスト500上には形成されない。図13(A)及び図13(B)に示す開口部620は、このような点で、上記図9(A)及び図9(B)に示した開口部610と相違する。
図13(A)及び図13(B)に示すような開口部620を形成するためのレジスト600の露光には、例えば図16(B)に示すようなマスク660が用いられる。
図16(B)に示すマスク660は、トレンチ形成領域300aの外側に対応する遮光部の領域662、及びトレンチ形成領域300aに対応する透光部の領域663を含む構成とされる。或いはマスク660は、トレンチ形成領域300aの外側に対応する透光部の領域662、及びトレンチ形成領域300aに対応する遮光部の領域663を含む構成とされる。このようなマスク660が用いられ、レジスト600が、トレンチ形成領域300aの外側に残存するように、開口部620が形成される。
図14(A)には、トレンチ形成工程の別例の要部断面を模式的に図示している。
レジスト600の開口部620(図13(A))の形成後、それをマスクにして、絶縁層300に対しエッチング(ドライエッチング)が行われる。このエッチングにより、図14(A)に示すように、レジスト600の開口部620に露出するカバー膜330及びその下の層間絶縁膜320が部分的に除去され、トレンチ形成領域300aに、ビアホール340に連通するトレンチ350が形成される。
このトレンチ350が形成されるエッチングの際には、図14(A)に示すように、絶縁層300上のトレンチ形成領域300aの外側に形成されたレジスト600の膜厚減少が進行し得る。
また、トレンチ350が形成されるエッチングの際には、図14(A)に示すように、トレンチ350の形成に伴い、ビアホール340内に形成されたレジスト500の膜厚減少が進行し得る。この時、レジスト500は、トレンチ形成領域300aの端(Y方向の端)に近く、形成されるトレンチ350の側壁に近いビアホール340内に形成されているものほど、膜厚減少の速度、即ちエッチングレートが大きくなる場合がある。
図14(A)の例では、ビアホール340のうち、トレンチ形成領域300aの端に比較的近いビアホール341,343で、それらの間にあってトレンチ形成領域300aの端から比較的遠いビアホール342に比べて、レジスト500の膜厚減少の進行が速い。そのため、ビアホール341,343では、ビアホール342に比べて、内壁のより広範囲の部位がレジスト500から露出する状態が発生し易く、トレンチ350が形成される際のエッチングに晒される時間が長くなり易い。その結果、図14(A)に示すように、ビアホール341,343には、ビアホール342に比べて、広がりが発生し易くなる。その広がりは、ビアホール341,343の、レジスト500からの露出が発生し易くエッチングに晒される時間が長くなり易い上部で顕著となる。
図14(B)には、第2及び第3レジスト除去工程の別例の要部断面を模式的に図示している。
トレンチ350の形成後、図14(B)に示すように、絶縁層300のカバー膜330上に残存するレジスト600、及びビアホール341〜343内に残存するレジスト500が、酸素やオゾンを用いたアッシングにより除去される。
図14(C)には、カバー膜除去工程の別例の要部断面を模式的に図示している。
レジスト500及びレジスト600の除去後、図14(C)に示すように、ビアホール341〜343の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去され、第1下側配線111が露出される。
このカバー膜310が除去されるエッチングの際には、同種のカバー膜330のほか、異種の層間絶縁膜320のエッチングも進行し得る。この場合、エッチングの進行に伴い、図14(C)に示すように、トレンチ350の深さは増し、更に予め上部が広がって形成されているビアホール341,343の広がりが増す可能性がある。このようなビアホール341,343の広がりは、下の層200にまで及ぶこともある。
図15(A)には、導体材料埋め込み工程の別例の要部断面を模式的に図示し、図15(B)には、図15(A)のL6−L6線の位置に相当する断面を模式的に図示している。
絶縁層300に形成されたビアホール340及びトレンチ350に、Cu等の導体材料が埋め込まれ、図15(A)及び図15(B)に示すように、ビアホール340にビア120が形成され、トレンチ350に上側配線130が形成される。これにより、第1下側配線111と上側配線130とがビア120で接続される。ビアホール340に広がりが発生していると、そのビアホール340には、肥大したビア120が形成される。
ここで、前述のように、導体材料形成前のビアホール340、一例としてビアホール343の広がりが、下の層200の絶縁膜210にまで及んでいる場合を想定する。このような場合には、ビアホール343に形成された肥大したビア120が、図15(B)に示すように、第1下側配線111のほか、その隣に並設される第2下側配線112に近接又は接触する可能性が高まる。第1下側配線111と第2下側配線112とが異電位に設定される構成では、第1下側配線111、ビア120及び上側配線130で形成される配線経路と、第2下側配線112との間で、ショートが発生する恐れがある。
導体材料の埋め込み後の段階で、肥大したビア120が第2下側配線112と完全に接触している場合には、そのような構造を含む半導体装置は、出荷前の通常の試験でリジェクトすることが可能である。しかし、導体材料の埋め込み後の段階で、肥大したビア120が第2下側配線112と完全に接触してはいないものの近接しているような場合には、そのような構造を含む半導体装置は、出荷前の通常の試験ではリジェクトすることが難しい。そのため、このような半導体装置をリジェクトするために特殊な加速試験が必要になったり、それによって製造コストが増大したり、出荷後の経年劣化によって不良が発生したりすることが起こり得る。
これに対し、上記図7〜図12に示した形成方法では、前述のように、トレンチ350の形成前に予め、トレンチ形成領域300aのビアホール340内及びビアホール340上にレジスト(レジスト500及びレジスト600)を形成する(図9(A)及び図9(B))。これにより、トレンチ350を形成するエッチングの際、ビアホール340の内壁をレジストで保護してその広がりを抑え(図10(A))、第1下側配線111を露出させるエッチング後にも広がりが抑えられているビアホール340を得る(図10(C))。このようにして、肥大したビア120の形成が効果的に抑えられるため(図11(A)及び図11(B))、高品質の導体部100を含む多層配線を備えた半導体装置を、歩留り良く製造することができる。
次に、第3の実施の形態について説明する。
上記第2の実施の形態では、導体部100(図6)を含む多層配線の形成に関し、トレンチ350が形成されるエッチング前のビアホール340の内壁を、2種類のレジスト500及びレジスト600を用いて保護する例を示した。このほか、ビアホール340の内壁を、1種類のレジストを用いて保護することもできる。このような例を、第3の実施の形態として説明する。
図17及び図18は第3の実施の形態に係る多層配線の形成方法の一例を示す図である。ここで、図17(A)〜図17(C)及び図18(A)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図18(B)には、下側配線110群が並設されるX方向に、ビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。以下、各工程について説明する。
図17(A)には、ビアホール形成前の状態の要部断面を模式的に図示している。
上記第2の実施の形態で述べたのと同様に、図17(A)に示すような、層200、及びその上に設けられた絶縁層300を含む構造が準備される。層200には、SiOC等の絶縁膜210、及びその表層部に形成されたCu等の下側配線110群(ここでは第1下側配線111を図示)が含まれる。絶縁層300には、SiC等のカバー膜310、その上に形成されたSiOC等の層間絶縁膜320、更にその上に形成されたSiC等のカバー膜330が含まれる。
このような絶縁層300上に、感光性樹脂が塗布され、例えば上記図12(A)に示したようなマスク450を用いた露光、及びその後の現像が行われ、ビアホールを形成する位置に開口部を有するレジストが形成される(図示せず)。
図17(B)には、ビアホール形成後の状態の要部断面を模式的に図示している。
ビアホールを形成する位置に開口部を有するレジストをマスクにして、絶縁層300に対しエッチング(ドライエッチング)が行われ、図17(B)に示すように、第1下側配線111の上方に、ビアホール340が形成される。ビアホール340は、カバー膜330及び層間絶縁膜320を貫通しカバー膜310を貫通しないように形成される。
図17(C)には、レジスト形成工程の一例の要部断面を模式的に図示している。
ビアホール340の形成後、図17(C)に示すように、絶縁層300上にレジスト700が形成される。レジスト700は、絶縁層300のカバー膜330上、並びにビアホール340内及びビアホール340上に形成される。レジスト700の材料には、感光性樹脂が用いられる。感光性樹脂には、ポジ型又はネガ型で、化学増幅型のものが用いられる。
図18(A)には、レジスト除去工程の一例の要部断面を模式的に図示し、図18(B)には、図18(A)のL7−L7線の位置に相当する断面を模式的に図示している。
レジスト700の形成後、例えば上記図12(B)に示したようなマスク650を用いた露光、及びその後の現像が行われ、図18(A)及び図18(B)に示すような開口部710が形成される。開口部710の形成により、レジスト700は、ビアホール340を包含するトレンチ形成領域300aの外側、及びビアホール340内及びビアホール340上に残存する。ビアホール340内及びビアホール340上に、絶縁層300から突出する厚さで形成されたレジスト700により、ビアホール340の内壁が覆われる。
レジスト700の形成後は、上記第2の実施の形態で述べた図10(A)〜図10(C)、図11(A)及び図11(B)と同様の工程が実施される。即ち、レジスト700をマスクにしたエッチングによるトレンチ350の形成(図10(A))、レジスト700のアッシングによる除去(図10(B))、ビアホール340の底のカバー膜310の除去(図10(C))が行われる。その後、ビアホール340及びトレンチ350がCu等で埋め込まれ、ビアホール340にビア120が、トレンチ350に上側配線130が、それぞれ形成される(図11(A)及び図11(B))。
これにより、第1下側配線111と上側配線130とがビア120で接続された導体部100を有する多層配線が形成される。
第3の実施の形態に係る多層配線の形成方法では、ビアホール340の内壁を、1種類のレジスト700で保護することにより、トレンチ350を形成するエッチング時のビアホール340の広がりを抑え、肥大したビア120の形成を効果的に抑える。これにより、高品質の導体部100を含む多層配線を備えた半導体装置を、効率的に、歩留り良く製造することができる。
尚、第3の実施の形態に係る多層配線の形成方法において、上記図17(C)に示したレジスト700の形成工程では、レジスト700の材料である感光性樹脂の粘度やビアホール340の配置密度によっては、形成されるレジスト700の平坦性が低下し得る。例えば、1つ又は複数のビアホール340に対応する領域が凹んだレジスト700が形成される。平坦性の低いレジスト700が形成されると、その後に行われるトレンチ350のエッチングの際、ビアホール340内に十分な量(膜厚)のレジスト700を残存させることができず、その結果、ビアホール340の広がりを招いてしまうことが起こり得る。このような観点から、レジスト700の材料には、ビアホール340の形成後の絶縁層300上に形成した時に十分な平坦性が得られるものや、平坦性が低くても絶縁層300のエッチング時に十分なエッチング耐性を示すものを用いることが好ましい。
次に、第4の実施の形態について説明する。
上記第2の実施の形態では、導体部100(図6)を含む多層配線の形成に関し、トレンチ350が形成されるエッチングの前に、トレンチ形成領域300aの端からの距離によらず、ビアホール340の内壁を、2種類のレジスト500及びレジスト600を用いて保護する例を示した。このほか、トレンチ形成領域300aの端からの距離が比較的近いビアホール340についてのみ、2種類のレジスト500及びレジスト600を用いて保護することもできる。このような例を、第4の実施の形態として説明する。
図19は第4の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図19には、マスクの一例の要部平面を模式的に図示している。また、図20は第4の実施の形態に係る多層配線の形成方法の一例を示す図である。図20(A)〜図20(C)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。
この第4の実施の形態では、上記図8(C)の工程で述べたレジスト600の形成後、そのレジスト600が、図19に示すようなマスク650aを用いて露光され、その後現像される。
図19に示すマスク650aは、トレンチ形成領域300aの端から比較的遠いビアホール340(この例ではY方向に並ぶ3つのうちの真ん中)に対応する領域に、レジスト600を残すためのマスクパターンを有しない。即ち、マスク650aは、トレンチ形成領域300aに対応する透光部又は遮光部の領域653内の、その外側に対応する遮光部又は透光部の領域652の端に比較的近い所には、ビアホール340に対応する遮光部又は透光部の領域651を有する。その一方、マスク650aは、領域653内の、領域652の端から比較的遠い所には、領域651を有しない。図19に示すマスク650aは、このような構成を有する点で、上記図12(B)に示したマスク650と相違する。
図20(A)には、レジスト除去工程の一例の要部断面を模式的に図示している。
レジスト600の形成後(図8(C))、図19に示すようなマスク650aを用いた露光が行われ、現像が行われると、図20(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール340のうちトレンチ形成領域300aの端に比較的近いビアホール341,343内のレジスト500上に残存する。レジスト600は、トレンチ形成領域300aの端から比較的遠いビアホール342内のレジスト500上には残存しない。
このように、トレンチ形成領域300aの端に比較的近いビアホール341,343の内壁は、2種類のレジスト500及びレジスト600で覆われる。トレンチ形成領域300aの端から比較的遠いビアホール342の内壁は、部分的に1種類のレジスト500で覆われる。
図20(B)には、トレンチ形成工程の一例の要部断面を模式的に図示している。
レジスト600の開口部610の形成後、レジスト600及びレジスト500をマスクにしたエッチング(ドライエッチング)により、図20(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
このトレンチ350が形成されるエッチングの際、トレンチ形成領域300aの端に比較的近いビアホール341,343は、レジスト膜厚減少速度が比較的大きくなる位置にあるが、レジスト500及びその上のレジスト600により、内壁が保護される。トレンチ形成領域300aの端から比較的遠いビアホール342は、レジスト膜厚減少速度が比較的小さくなる位置にあるため、トレンチ350が形成されるエッチングの際、膜厚減少が抑えられるレジスト500により、その内壁が保護される。
このように、ビアホール341,343の内壁及びそれらの内部のレジスト500がレジスト600で保護され、ビアホール342の内壁がレジスト500で保護された状態で、カバー膜330及び層間絶縁膜320のエッチングが進行する。これにより、ビアホール341〜343の広がりが抑えられてトレンチ350が形成される。
図20(C)には、レジスト及びカバー膜除去工程の一例の要部断面を模式的に図示している。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
レジスト500及びレジスト600の除去後、図20(C)に示すように、ビアホール341〜343の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去される。ビアホール341〜343の底のカバー膜310が除去されることで、ビアホール341〜343の底に第1下側配線111が露出する。
このカバー膜310が除去されるエッチングの際には、図20(C)に示すように、同種のカバー膜330のほか、異種の層間絶縁膜320のエッチングも進行し得る。この場合、図20(C)に示すように、エッチングの進行に伴ってトレンチ350の深さは増すものの、元々広がりが抑えられているビアホール341〜343の形状(図20(B))とエッチングの異方性により、ビアホール341〜343の広がりは抑えられる。
以降は、上記図11(A)及び図11(B)の工程の例に従い、ビアホール341〜343にビア120が、トレンチ350に上側配線130が、それぞれ形成される。これにより、第1下側配線111と上側配線130とがビア120で接続された導体部100を有する多層配線が形成される。
第4の実施の形態に係る多層配線の形成方法によっても、肥大したビア120の形成を効果的に抑え、高品質の導体部100を含む多層配線を備えた半導体装置を、歩留り良く製造することができる。
次に、第5の実施の形態について説明する。
上記のような導体部100(図6)を含む多層配線の形成においては、製造上、ビアホール340の形成位置にずれが生じたり、レジスト600の露光位置にずれが生じたりすることが起こり得る。ここでは、このような位置ずれに対応可能な例を、第5の実施の形態として説明する。
図21は第5の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図21には、マスクの一例の要部平面を模式的に図示している。また、図22は第5の実施の形態に係る多層配線の形成方法の一例を示す図である。図22(A)〜図22(D)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。
この第5の実施の形態では、上記図8(C)の工程で述べたレジスト600の形成後、そのレジスト600が、図21に示すようなマスク650bを用いて露光され、その後現像される。
図21に示すマスク650bは、ビアホール340(図22)に対応する遮光部又は透光部の領域651が、露光後、ビアホール340上にそれよりも大きな平面サイズのレジスト600が残存するようなマスクパターン形状とされている。換言すれば、ビアホール340に対応する領域651は、上記図12(B)に示した領域651に対し、X方向及びY方向の幅を大きく(例えばX方向及びY方向にそれぞれ+10%)したようなマスクパターン形状とされる。図21に示すマスク650bは、このような構成を有する点で、上記図12(B)に示したマスク650と相違する。
図22(A)には、レジスト除去工程の一例の要部断面を模式的に図示している。
レジスト600の形成後(図8(C))、図21に示すようなマスク650bを用いた露光が行われ、現像が行われると、図22(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール340内のレジスト500上に残存する。
ビアホール340内のレジスト500上に残存するレジスト600は、ビアホール340(及びその内部のレジスト500)よりも大きな平面サイズで形成され、ビアホール340の直上と、ビアホール340の外周とに跨って、形成される。即ち、ビアホール340のレジスト600は、レジスト500上及び絶縁層300(そのカバー膜330)上に跨って形成される。このようにしてビアホール340の内壁が、レジスト500及びレジスト600で覆われる。
図22(B)には、トレンチ形成工程の一例の要部断面を模式的に図示している。
レジスト600の開口部610の形成後、レジスト600をマスクにしたエッチング(ドライエッチング)により、図22(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
このトレンチ350が形成されるエッチングでは、ビアホール340の内壁及びレジスト500がレジスト600で保護された状態で、カバー膜330及び層間絶縁膜320のエッチングが進行する。更にこの例では、ビアホール340上にそれよりも大きな平面サイズでレジスト600が形成されているため、トレンチ350が形成されるエッチングにより、図22(B)に示すように、ビアホール340の外周にバリ360(フェンス)が形成される。このようにして、ビアホール340の広がりが抑えられて、トレンチ350が形成される。
図22(C)には、レジスト及びカバー膜除去工程の一例の要部断面を模式的に図示している。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
レジスト500及びレジスト600の除去後、図22(C)に示すように、ビアホール340の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去される。このエッチングの際には、同種のカバー膜330のエッチングも進行し得る。ビアホール340の底のカバー膜310が除去されることで、ビアホール340の底に第1下側配線111が露出する。
図22(D)には、バリ除去工程の一例の要部断面を模式的に図示している。
カバー膜310等の除去後、又はカバー膜310等の除去と共に、所定のエッチング技術を用いてバリ360の除去が行われる。バリ360の除去は、トレンチ350の深さが増し、ビアホール340の広がりが抑えられるようなエッチング条件で行われる。
例えば、ビアホール340及びトレンチ350の形成においては、ビアホール340の適正な形成位置に対してレジスト600の露光位置(ビアホール340上の形成位置)にずれが発生することが起こり得る。或いは、レジスト600の適正な露光位置に対してビアホール340の形成位置にずれが発生していることが起こり得る。
これに対し、この第5の実施の形態に係る多層配線の形成方法では、ビアホール340よりも大きな平面サイズでレジスト600が形成される。そのため、たとえ上記のようなずれが生じても、ビアホール340の内壁がレジスト600で覆われずに露出してしまうのを抑えることが可能になる。これにより、図22(D)に示すような、所定の深さのトレンチ350と、それに連通する、広がりの抑えられたビアホール340の形成が可能になる。尚、ずれが発生した場合は、ビアホール340の外周の全部ではなく一部にバリ360が形成されるようになるが、上記同様にその除去を行うことができる。
ビアホール340及びトレンチ350の形成以降は、上記図11(A)及び図11(B)の工程の例に従い、ビアホール340にビア120が、トレンチ350に上側配線130が、それぞれ形成される。これにより、第1下側配線111と上側配線130とがビア120で接続された導体部100を有する多層配線が形成される。
第5の実施の形態に係る多層配線の形成方法によれば、ビアホール340又はレジスト600にずれが発生していても、肥大したビア120の形成を効果的に抑え、高品質の導体部100を含む多層配線を備えた半導体装置を、歩留り良く製造することができる。
次に、第6の実施の形態について説明する。
上記第2の実施の形態では、導体部100(図6)を含む多層配線の形成に関し、トレンチ350が形成されるエッチングの前に、トレンチ形成領域300aの端からの距離によらず、ビアホール340の内壁を、互いに同等形状のレジスト600を用いて保護する例を示した。このほか、トレンチ形成領域300aの端からの距離によって、ビアホール340の内壁を保護するレジスト600の形状を変えることもできる。このような例を、第6の実施の形態として説明する。
図23は第6の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図23には、マスクの一例の要部平面を模式的に図示している。また、図24は第6の実施の形態に係る多層配線の形成方法の一例を示す図である。図24(A)〜図24(D)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。
この第6の実施の形態では、上記図8(C)の工程で述べたレジスト600の形成後、そのレジスト600が、図23に示すようなマスク650cを用いて露光され、その後現像される。
図23に示すマスク650cは、トレンチ形成領域300aの端に比較的近いビアホール341,343(図24)に対応する遮光部又は透光部の領域651が、トレンチ形成領域300aの端から比較的遠いビアホール342(図24)に対応する領域651と異なる。即ち、ビアホール341,343に対応する領域651は、露光後、ビアホール341,343上にそれらよりも大きな平面サイズのレジスト600が残存するようなマスクパターン形状とされる。換言すれば、ビアホール341,343に対応する領域651は、ビアホール342に対応する領域651に対し、X方向及びY方向の幅を大きく(例えばX方向及びY方向にそれぞれ+10%)したようなマスクパターン形状とされる。図23に示すマスク650cは、このような構成を有する点で、上記図12(B)に示したマスク650と相違する。
図24(A)には、レジスト除去工程の一例の要部断面を模式的に図示している。
レジスト600の形成後(図8(C))、図23に示すようなマスク650cを用いた露光が行われ、現像が行われると、図24(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール341〜343(ビアホール340)内のレジスト500上に残存する。
トレンチ形成領域300aの端に比較的近いビアホール341,343内のレジスト500上に残存するレジスト600は、ビアホール341,343よりも大きな平面サイズで形成され、ビアホール341,343の直上と、ビアホール341,343の外周とに跨って、形成される。即ち、ビアホール341,343のレジスト600は、レジスト500上及び絶縁層300上に跨って形成される。トレンチ形成領域300aの端から比較的遠いビアホール342には、内部のレジスト500上に、それと同等の平面サイズのレジスト600が残存する。このようにしてビアホール341〜343の内壁が、レジスト500及びレジスト600で覆われる。
図24(B)には、トレンチ形成工程の一例の要部断面を模式的に図示している。
レジスト600の開口部610の形成後、レジスト600をマスクにしたエッチング(ドライエッチング)により、図24(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
このトレンチ350が形成されるエッチングでは、ビアホール341〜343の内壁及びそれらの内部のレジスト500がレジスト600で保護された状態で、カバー膜330及び層間絶縁膜320のエッチングが進行する。更に、ビアホール341,343については、それらよりも大きな平面サイズでレジスト600が形成されているため、トレンチ350が形成されるエッチングにより、図24(B)に示すように、ビアホール341,343の外周にバリ360が形成される。このようにして、ビアホール341〜343の広がりが抑えられて、トレンチ350が形成される。
図24(C)には、レジスト及びカバー膜除去工程の一例の要部断面を模式的に図示している。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
レジスト500及びレジスト600の除去後、図24(C)に示すように、ビアホール341〜343の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去される。このエッチングの際には、同種のカバー膜330のエッチングも進行し得る。ビアホール341〜343の底のカバー膜310が除去されることで、ビアホール341〜343の底に第1下側配線111が露出する。
図24(D)には、バリ除去工程の一例の要部断面を模式的に図示している。
カバー膜310等の除去後、又はカバー膜310等の除去と共に、所定のエッチング技術を用いてバリ360の除去が行われる。バリ360の除去は、トレンチ350の深さが増し、ビアホール341〜343の広がりが抑えられるようなエッチング条件で行われる。これにより、図24(D)に示すような、所定の深さのトレンチ350と、それに連通する、広がりの抑えられたビアホール341〜343が形成される。
ビアホール341〜343及びトレンチ350の形成以降は、上記図11(A)及び図11(B)の工程の例に従い、ビアホール341〜343にビア120が、トレンチ350に上側配線130が、それぞれ形成される。これにより、第1下側配線111と上側配線130とがビア120で接続された導体部100を有する多層配線が形成される。
この第6の実施の形態に係る多層配線の形成方法では、図24(A)の工程において、レジスト膜厚減少速度が比較的大きくなる位置にあるビアホール341,343に、それらよりも大きな平面サイズでレジスト600が形成される。これにより、ビアホール341,343は、それらの内壁がエッチングから保護され、広がりが抑えられる。また、レジスト膜厚減少速度が比較的小さくなる位置にあるビアホール342の内壁は、それと同等の平面サイズで形成されたレジスト600によってエッチングから保護され、広がりが抑えられる。そのため、上記図15(B)に示したようなショートが発生する恐れのあるビア120の肥大が効果的に抑えられる。
第6の実施の形態に係る多層配線の形成方法によれば、肥大したビア120の形成を効果的に抑え、高品質の導体部100を含む多層配線を備えた半導体装置を、歩留り良く製造することができる。
更に、第7の実施の形態について説明する。
図25は第7の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図25には、マスクの一例の要部平面を模式的に図示している。また、図26及び図27は第7の実施の形態に係る多層配線の形成方法の一例を示す図である。図26(A)〜図26(C)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図27(A)〜図27(C)には、下側配線110群が並設されるX方向に、最も端のビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。
この第7の実施の形態では、上記図8(C)の工程で述べたレジスト600の形成後、そのレジスト600が、図25に示すようなマスク650dを用いて露光され、その後現像される。
図25に示すマスク650dは、トレンチ形成領域300aの端に比較的近いビアホール341,343(図26及び図27)に対応する遮光部又は透光部の領域651が、トレンチ形成領域300aの端から比較的遠いビアホール342(図26)に対応する領域651と異なる。即ち、ビアホール341,343に対応する領域651は、ビアホール342に対応する領域651に対し、面積は同じで、X方向の幅を大きく(例えば+10%)、Y方向の幅を小さく(例えば−10%)したようなマスクパターン形状とされる。図25に示すマスク650dは、このような点で、上記図12(B)に示したマスク650と相違する。
図26(A)及び図27(A)には、レジスト除去工程の一例の要部断面を模式的に図示している。
レジスト600の形成後(図8(C))、図25に示すようなマスク650dを用いた露光が行われ、現像が行われると、図26(A)及び図27(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール341〜343(ビアホール340)内のレジスト500上に残存する。
ここで、トレンチ形成領域300aの端に比較的近いビアホール341,343のレジスト600は、図26(A)に示すように、Y方向についてはビアホール341,343よりも小さな平面サイズとなる。一方、トレンチ形成領域300aの端に比較的近いビアホール341,343のレジスト600は、図27(A)に示すように、X方向についてはビアホール341,343(図27(A)にはビアホール343のみを図示)よりも大きな平面サイズとなる。ビアホール341,343のレジスト600は、ビアホール341,343の直上と、ビアホール341,343の外周のX方向に対向する部位とに跨って、形成される。トレンチ形成領域300aの端から比較的遠いビアホール342のレジスト600は、ビアホール342と同等の平面サイズとなる。このようにしてビアホール341〜343の内壁が、レジスト500及びレジスト600で覆われる。
図26(B)及び図27(B)には、トレンチ形成工程の一例の要部断面を模式的に図示している。
レジスト600の開口部610の形成後、レジスト600をマスクにしたエッチング(ドライエッチング)により、図26(B)及び図27(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
図26(C)及び図27(C)には、レジスト及びカバー膜除去工程の一例の要部断面を模式的に図示している。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
レジスト500及びレジスト600の除去後、図26(C)及び図27(C)に示すように、ビアホール341〜343の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去される。ビアホール341〜343の底のカバー膜310が除去されることで、ビアホール341〜343の底に第1下側配線111が露出する。
このカバー膜310が除去されるエッチングの際には、図26(C)及び図27(C)に示すように、同種のカバー膜330のほか、異種の層間絶縁膜320のエッチングも進行し得る。この場合、図26(C)及び図27(C)に示すように、深さの増したトレンチ350と、それに連通する、広がりの抑えられたビアホール341〜343が形成される。
以降は、上記図11(A)及び図11(B)の工程の例に従い、ビアホール341〜343にビア120が、トレンチ350に上側配線130が、それぞれ形成される。これにより、第1下側配線111と上側配線130とがビア120で接続された導体部100を有する多層配線が形成される。
この第7の実施の形態に係る多層配線の形成方法では、図26(A)及び図27(A)の工程において、レジスト膜厚減少速度が比較的大きくなる位置にあるビアホール341,343に、Y方向の幅が小さく、X方向の幅が大きい平面サイズでレジスト600が形成される。
そのため、Y方向については、ビアホール341,343の内壁が、図26(B)の工程でトレンチ350のエッチングに晒され、Y方向にビアホール341,343が広がり(図示せず)、Y方向に肥大したビア120が形成され得る。但し、そのようにY方向にビア120が肥大したとしても、Y方向は第1下側配線111が延在する方向であるため、その肥大は、第1下側配線111のX方向に隣接する異電位の第2下側配線112との接近、接触、ショートを発生させない。
一方、X方向については、ビアホール341,343の内壁が、図27(B)に示すようにバリ360が形成されてトレンチ350のエッチングから保護され、X方向へのビアホール341,343の広がりが抑えられる。これにより、X方向に肥大したビア120の形成が抑えられる。X方向へのビア120の肥大が抑えられることで、上記図15(B)に示したような、ビア120と、第1下側配線111のX方向に隣接する異電位の第2下側配線112との接近、接触、ショートの発生が抑えられる。
尚、レジスト膜厚減少速度が比較的小さい位置にあるビアホール342では、図26(A)〜図26(C)に示すように、そこに同等の平面サイズで形成されるレジスト600で広がりが抑えられるため、そこに形成されるビア120の肥大は抑えられる。
第7の実施の形態に係る多層配線の形成方法によっても、ショートが発生する恐れのあるビア120の肥大を効果的に抑え、高品質の導体部100を含む多層配線を備えた半導体装置を、歩留り良く製造することができる。
尚、以上の説明では、多層配線の導体部100(図6)として、第1下側配線111と上側配線130とが、3つのビア120で接続される例を示したが、ビア120の数はこれに限定されるものではなく、1つ若しくは2つ又は4つ以上でもよい。この場合、ビア120を形成する際には、そのビアホール340のトレンチ形成領域300a内での位置(トレンチ形成領域300aの端からの距離)に基づき、上記第4、第6、第7の実施の形態でビアホール341,343について述べたような手法を採用することができる。
1 半導体装置
2 半導体基板
2a 素子分離領域
3 多層配線
3a 絶縁部
3b 導体部
4 トランジスタ
4a ゲート絶縁膜
4b ゲート電極
4c スペーサ
4d 不純物領域
10,200 層
20,300 絶縁層
20a,300a トレンチ形成領域
20b ビアホール領域
21,340,341,342,343 ビアホール
21a,120 ビア
22,350 トレンチ
22a 配線
30,40,50,60,400,500,600,700 レジスト
31,51,410,610,620,710 開口部
100 導体部
110 下側配線
111 第1下側配線
112 第2下側配線
130 上側配線
210 絶縁膜
310,330 カバー膜
320 層間絶縁膜
360 バリ
450,650,650a,650b,650c,650d,660 マスク
451,452,651,652,653,662,663 領域

Claims (10)

  1. 第1絶縁層の第1領域内の、前記第1領域の外周端よりも内側の第1部位に、第1ビアホールを形成する工程と、
    前記第1領域の外側の前記第1絶縁層上、並びに前記第1ビアホール内及び前記第1ビアホール上に、レジストを形成する工程と、
    前記レジストを用いた前記第1絶縁層のエッチングにより、前記第1領域に、前記第1ビアホールと連通するトレンチを形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記トレンチを形成する工程後に、前記第1ビアホール内及び前記トレンチ内に導体材料を埋め込み、前記第1ビアホール内にビアを形成し、前記トレンチ内に第1配線を形成する工程を更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記トレンチの形成工程における前記エッチングの終了時点での前記第1部位における前記レジストの高さは、前記トレンチの底面の高さと等しいか又は高いことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記レジストを形成する工程は、前記第1領域の外側の前記第1絶縁層及び前記第1ビアホールを遮光又は透光するマスクを用いて露光及び現像する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記レジストを形成する工程は、
    前記第1ビアホール内に、第1レジストを形成する工程と、
    前記第1領域の外側の前記第1絶縁層上、及び前記第1レジストが形成された前記第1ビアホール上に、第2レジストを形成する工程と
    を含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
  6. 前記第1レジストに非感光性樹脂を用い、前記第2レジストに感光性樹脂を用いることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記レジストを形成する工程前に、前記第1領域内の、前記第1領域の端から前記第1部位よりも内側に位置する第2部位に、第2ビアホールを形成する工程を含み、
    前記レジストを形成する工程では、前記第1領域の外側の前記第1絶縁層上、前記第1ビアホール内及び前記第1ビアホール上、並びに前記第2ビアホール内に、前記レジストを形成し、
    前記トレンチを形成する工程では、前記レジストを用いた前記第1絶縁層のエッチングにより、前記第1領域に、前記第1ビアホール及び前記第2ビアホールと連通する前記トレンチを形成することを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
  8. 前記第1絶縁層は、第2絶縁層上に設けられ、
    前記第2絶縁層は、前記第1領域に対応する第2領域に、前記第1ビアホール及び前記第2ビアホールに対応する位置を通るように延在された第2配線と、前記第2配線と並んで延在され且つ前記第2配線とは異なる電位に設定される第3配線とを有することを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記第1ビアホール上の前記レジストは、前記第1ビアホールの直上と、前記第1ビアホールの外周の少なくとも一部とに跨って形成されることを特徴とする請求項1乃至8のいずれかに記載の半導体装置の製造方法。
  10. 前記一部は、前記第1ビアホールの外周のうち、前記第1ビアホールから前記第2配線と前記第3配線とが並ぶ方向の部位であることを特徴とする、請求項8を引用する請求項9に記載の半導体装置の製造方法。
JP2016187196A 2016-09-26 2016-09-26 半導体装置の製造方法 Active JP6751234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016187196A JP6751234B2 (ja) 2016-09-26 2016-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016187196A JP6751234B2 (ja) 2016-09-26 2016-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018056194A JP2018056194A (ja) 2018-04-05
JP6751234B2 true JP6751234B2 (ja) 2020-09-02

Family

ID=61836162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016187196A Active JP6751234B2 (ja) 2016-09-26 2016-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6751234B2 (ja)

Also Published As

Publication number Publication date
JP2018056194A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
JP5117791B2 (ja) 半導体装置
US8034693B2 (en) Method for fabricating semiconductor device
KR102000349B1 (ko) 인접한 금속층에 위치한 스플릿 레일 구조
US8178931B2 (en) Bridge for semiconductor internal node
US6713884B2 (en) Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors
US20140011351A1 (en) Metal Layer End-Cut Flow
JP2005327898A (ja) 半導体装置及びその製造方法
KR20110101678A (ko) 반도체 소자 및 그의 형성 방법
JP6751234B2 (ja) 半導体装置の製造方法
JP2006108489A (ja) 半導体装置の製造方法
KR102128769B1 (ko) 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법
CN113644048A (zh) 半导体元件及其制造方法
US20090121357A1 (en) Design structure for bridge of a seminconductor internal node
JP5041088B2 (ja) 半導体装置
JP2012164872A (ja) 半導体装置の製造方法
JP2007035771A (ja) 半導体装置及びその製造方法
JP2013120870A (ja) 半導体装置の製造方法
JP5504311B2 (ja) 半導体装置およびその製造方法
JP2005197694A (ja) 半導体集積回路の配線製造方法
CN102479758B (zh) 用于减少蚀刻残留物的结构
JP2007281197A (ja) 半導体装置及びその製造方法
JP2011049426A (ja) 半導体装置の設計方法及び半導体装置の製造方法
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100602093B1 (ko) 반도체 소자 및 그 제조방법
WO2010143245A1 (ja) 配線形成方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190603

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6751234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250