JP6751234B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6751234B2 JP6751234B2 JP2016187196A JP2016187196A JP6751234B2 JP 6751234 B2 JP6751234 B2 JP 6751234B2 JP 2016187196 A JP2016187196 A JP 2016187196A JP 2016187196 A JP2016187196 A JP 2016187196A JP 6751234 B2 JP6751234 B2 JP 6751234B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- via hole
- trench
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 89
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005530 etching Methods 0.000 claims description 102
- 239000004020 conductor Substances 0.000 claims description 65
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 108
- 239000010410 layer Substances 0.000 description 91
- 239000013039 cover film Substances 0.000 description 63
- 239000010408 film Substances 0.000 description 53
- 239000000463 material Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 238000001312 dry etching Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 239000010949 copper Substances 0.000 description 14
- 230000009977 dual effect Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 238000004380 ashing Methods 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- -1 SiOC Chemical compound 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1に示す半導体装置1は、半導体基板2、及び半導体基板2上に設けられた多層配線3を有する。
多層配線3は、絶縁部3a、及び絶縁部3a内に設けられた導体部3bを有する。絶縁部3aには、酸化シリコン(SiO)、炭素含有酸化シリコン(SiOC)、SiC等の絶縁材料が1種又は複数種用いられる。導体部3bには、銅(Cu)等の導体材料が用いられた配線、配線に接続されたビア等が含まれる。導体部3bは、半導体基板2に形成されたトランジスタ4等の回路素子と電気的に接続され、例えば図1に示すように、導体部3bの一部がトランジスタ4のゲート電極4b及び不純物領域4dに接続される。
第1の例では、まず図2(A)に示すように、所定の層10上に設けられた絶縁層20に、ビアホール21が形成される。
第2の例では、まず上記図2(A)のように、所定の層10上の絶縁層20にビアホール21が形成される。その後、図3(A)に示すように、ビアホール21内の一部にレジスト60が形成される。その後、図3(B)に示すような、トレンチ形成領域20aに対応する開口部31が設けられたレジスト30が形成される。レジスト30がマスクとして用いられ、絶縁層20のエッチング(ドライエッチング)が行われる。
図4及び図5は第1の実施の形態に係る多層配線の形成方法の一例を示す図である。図4(A)には、多層配線形成の一工程の要部断面を模式的に図示し、図4(B)には、多層配線形成の一工程の要部平面を模式的に図示している。尚、図4(A)は、図4(B)のL1−L1線の位置の断面を模式的に示す図である。また、図5(A)〜図5(C)には、図4(A)の工程に続く各工程の要部断面を模式的に図示している。
その後、図4(A)及び図4(B)に示すように、ビアホール21の領域(ビアホール領域)20bに、レジスト40が形成され、絶縁層20上であってビアホール領域20bを包含するトレンチ形成領域20aの外側に、レジスト50が形成される。ビアホール領域20bに形成されるレジスト40、及びトレンチ形成領域20aの外側に形成されるレジスト50は、複数回又は1回のレジスト形成プロセスで形成される。ビアホール領域20bを除くトレンチ形成領域20aには、レジスト50の開口部51が設けられる。ビアホール領域20bに形成されるレジスト40は、ビアホール21内及びビアホール21上に、即ち絶縁層20よりも厚く、形成される。
トレンチ22の形成後は、図5(B)に示すように、絶縁層20上のレジスト50、及びビアホール21のレジスト40が除去される。レジスト50及びレジスト40は、例えば、酸素(O2)やオゾン(O3)を用いたアッシングにより除去される。
半導体装置の多層配線内には、次の図6に示すようなレイアウトの導体部が設けられ得る。
図7〜図11は第2の実施の形態に係る多層配線の形成方法の一例を示す図である。ここで、図7(A)、図7(B)、図8(A)〜図8(C)、図9(A)、図10(A)〜図10(C)及び図11(A)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図9(B)及び図11(B)には、下側配線110群が並設されるX方向に、ビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。また、図12は第2の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図12(A)及び図12(B)には、マスクの一例の要部平面を模式的に図示している。以下、各工程について説明する。
例えば、図7(A)に示すような、層200、及びその上に設けられた絶縁層300を含む構造が準備される。
上記のようにして形成された、開口部410を有するレジスト400をマスクにして、層200上の絶縁層300に対しエッチング(ドライエッチング)が行われる。このエッチングにより、図7(B)に示すように、第1下側配線111の上方に、ビアホール340が形成される。その際、ビアホール340は、カバー膜330及び層間絶縁膜320を貫通しカバー膜310に達するように形成され、第1下側配線111がカバー膜310で覆われてビアホール340の底に露出しないように形成される。ビアホール340の径は、例えば130nmとされる。
図8(A)には、第2レジスト形成工程の一例の要部断面を模式的に図示している。
ビアホール340の形成及びレジスト400の除去後、図8(A)に示すように、ビアホール340が形成された絶縁層300上にレジスト500が形成される。レジスト500は、絶縁層300のカバー膜330上、並びにビアホール340内及びビアホール340上に形成される。レジスト500の材料には、非感光性樹脂が用いられる。このようなレジスト500が、ビアホール340が形成された絶縁層300上に塗布される。塗布時のレジスト500の膜厚は、例えば800nmとされる。塗布されたレジスト500は、その材料に応じた所定の方法で硬化される。
レジスト500の形成後、図8(B)に示すように、そのレジスト500の上部がエッチバックにより除去される。エッチバックにより除去されるレジスト500の膜厚は、例えば400nmとされる。レジスト500の上部がエッチバックにより除去されることで、絶縁層300のカバー膜330が露出し、ビアホール340内の一部(層間絶縁膜320の部位)にレジスト500が残存した状態が得られる。
レジスト500のエッチバック後、図8(C)に示すように、絶縁層300上及びレジスト500上に更にレジスト600が形成される。レジスト600は、絶縁層300のカバー膜330上、並びにビアホール340内(レジスト500の未形成部位)及びビアホール340上(残存するレジスト500上)に形成される。レジスト600の材料には、感光性樹脂が用いられる。感光性樹脂には、ポジ型又はネガ型で、化学増幅型のものが用いられる。このようなレジスト600が、絶縁層300上及びレジスト500上に塗布される。塗布時のレジスト600の膜厚は、例えば400nmとされる。
レジスト600の形成後、その露光及び現像が行われ、図9(A)及び図9(B)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、ビアホール340を包含する領域であって上側配線用トレンチを形成する領域であるトレンチ形成領域300aのその外側、及びビアホール340内のレジスト500上に残存する。トレンチ形成領域300aのY方向(第1下側配線111を含む下側配線110群の延在方向)の幅、即ちそのトレンチに形成される上側配線130の配線幅は、例えば500nmとされる。
図12(B)に示すマスク650は、ビアホール340に対応する遮光部の領域651、トレンチ形成領域300aの外側に対応する遮光部の領域652、及びビアホール340を除くトレンチ形成領域300aに対応する透光部の領域653を含む構成とされる。或いはマスク650は、ビアホール340に対応する透光部の領域651、トレンチ形成領域300aの外側に対応する透光部の領域652、及びビアホール340を除くトレンチ形成領域300aに対応する遮光部の領域653を含む構成とされる。このようなマスク650が用いられ、レジスト600が、トレンチ形成領域300aの外側、及びビアホール340内のレジスト500上に残存するように、開口部610が形成される。
レジスト600の開口部610(図9(A))の形成後、それをマスクにして、絶縁層300に対しエッチング(ドライエッチング)が行われる。このエッチングにより、図10(A)に示すように、レジスト600の開口部610に露出するカバー膜330及びその下の層間絶縁膜320が部分的に除去され、トレンチ形成領域300aに、ビアホール340に連通するトレンチ350が形成される。
トレンチ350の形成後、図10(B)に示すように、絶縁層300のカバー膜330上に残存するレジスト600、並びにビアホール340内に残存するレジスト500及びその上のレジスト600が除去される。レジスト500及びレジスト600の除去は、酸素やオゾンを用いたアッシングにより行われる。
レジスト500及びレジスト600の除去後、図10(C)に示すように、ビアホール340の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去される。ビアホール340の底のカバー膜310が除去されることで、ビアホール340の底に第1下側配線111が露出する。
図11(A)には、導体材料埋め込み工程の一例の要部断面を模式的に図示し、図11(B)には、図11(A)のL4−L4線の位置に相当する断面を模式的に図示している。
導体材料の埋め込みは、例えば、次のような方法で行われる。スパッタ法により、ビアホール340及びトレンチ350の内面並びに絶縁層300の上面にCu等のシード層が形成され、それを給電層に用いた電解めっき法により、Cu等の導体材料が堆積される。これにより、ビアホール340内及びトレンチ350内が導体材料で埋め込まれると共に、絶縁層300の上面に導体材料が堆積される。導体材料の堆積後、CMP(Chemical Mechanical Polishing)法等を用いて絶縁層300の上面の導体材料が除去される。尚、シード層の形成前に、Ti若しくはTa又はそれらの窒化物等を用いてバリアメタル層が形成されてよい。
図13〜図15は多層配線の形成方法の別例を示す図である。ここで、図13(A)、図14(A)〜図14(C)及び図15(A)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図13(B)及び図15(B)には、下側配線110群が並設されるX方向に、ビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。また、図16は多層配線の形成方法に用いるマスクの別例を示す図である。図16(A)及び図16(B)には、マスクの別例の要部平面を模式的に図示している。以下、各工程について説明する。
図16(B)に示すマスク660は、トレンチ形成領域300aの外側に対応する遮光部の領域662、及びトレンチ形成領域300aに対応する透光部の領域663を含む構成とされる。或いはマスク660は、トレンチ形成領域300aの外側に対応する透光部の領域662、及びトレンチ形成領域300aに対応する遮光部の領域663を含む構成とされる。このようなマスク660が用いられ、レジスト600が、トレンチ形成領域300aの外側に残存するように、開口部620が形成される。
レジスト600の開口部620(図13(A))の形成後、それをマスクにして、絶縁層300に対しエッチング(ドライエッチング)が行われる。このエッチングにより、図14(A)に示すように、レジスト600の開口部620に露出するカバー膜330及びその下の層間絶縁膜320が部分的に除去され、トレンチ形成領域300aに、ビアホール340に連通するトレンチ350が形成される。
トレンチ350の形成後、図14(B)に示すように、絶縁層300のカバー膜330上に残存するレジスト600、及びビアホール341〜343内に残存するレジスト500が、酸素やオゾンを用いたアッシングにより除去される。
レジスト500及びレジスト600の除去後、図14(C)に示すように、ビアホール341〜343の底に露出するカバー膜310が、エッチング(ドライエッチング)により除去され、第1下側配線111が露出される。
上記第2の実施の形態では、導体部100(図6)を含む多層配線の形成に関し、トレンチ350が形成されるエッチング前のビアホール340の内壁を、2種類のレジスト500及びレジスト600を用いて保護する例を示した。このほか、ビアホール340の内壁を、1種類のレジストを用いて保護することもできる。このような例を、第3の実施の形態として説明する。
上記第2の実施の形態で述べたのと同様に、図17(A)に示すような、層200、及びその上に設けられた絶縁層300を含む構造が準備される。層200には、SiOC等の絶縁膜210、及びその表層部に形成されたCu等の下側配線110群(ここでは第1下側配線111を図示)が含まれる。絶縁層300には、SiC等のカバー膜310、その上に形成されたSiOC等の層間絶縁膜320、更にその上に形成されたSiC等のカバー膜330が含まれる。
ビアホールを形成する位置に開口部を有するレジストをマスクにして、絶縁層300に対しエッチング(ドライエッチング)が行われ、図17(B)に示すように、第1下側配線111の上方に、ビアホール340が形成される。ビアホール340は、カバー膜330及び層間絶縁膜320を貫通しカバー膜310を貫通しないように形成される。
ビアホール340の形成後、図17(C)に示すように、絶縁層300上にレジスト700が形成される。レジスト700は、絶縁層300のカバー膜330上、並びにビアホール340内及びビアホール340上に形成される。レジスト700の材料には、感光性樹脂が用いられる。感光性樹脂には、ポジ型又はネガ型で、化学増幅型のものが用いられる。
レジスト700の形成後、例えば上記図12(B)に示したようなマスク650を用いた露光、及びその後の現像が行われ、図18(A)及び図18(B)に示すような開口部710が形成される。開口部710の形成により、レジスト700は、ビアホール340を包含するトレンチ形成領域300aの外側、及びビアホール340内及びビアホール340上に残存する。ビアホール340内及びビアホール340上に、絶縁層300から突出する厚さで形成されたレジスト700により、ビアホール340の内壁が覆われる。
第3の実施の形態に係る多層配線の形成方法では、ビアホール340の内壁を、1種類のレジスト700で保護することにより、トレンチ350を形成するエッチング時のビアホール340の広がりを抑え、肥大したビア120の形成を効果的に抑える。これにより、高品質の導体部100を含む多層配線を備えた半導体装置を、効率的に、歩留り良く製造することができる。
上記第2の実施の形態では、導体部100(図6)を含む多層配線の形成に関し、トレンチ350が形成されるエッチングの前に、トレンチ形成領域300aの端からの距離によらず、ビアホール340の内壁を、2種類のレジスト500及びレジスト600を用いて保護する例を示した。このほか、トレンチ形成領域300aの端からの距離が比較的近いビアホール340についてのみ、2種類のレジスト500及びレジスト600を用いて保護することもできる。このような例を、第4の実施の形態として説明する。
レジスト600の形成後(図8(C))、図19に示すようなマスク650aを用いた露光が行われ、現像が行われると、図20(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール340のうちトレンチ形成領域300aの端に比較的近いビアホール341,343内のレジスト500上に残存する。レジスト600は、トレンチ形成領域300aの端から比較的遠いビアホール342内のレジスト500上には残存しない。
レジスト600の開口部610の形成後、レジスト600及びレジスト500をマスクにしたエッチング(ドライエッチング)により、図20(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
上記のような導体部100(図6)を含む多層配線の形成においては、製造上、ビアホール340の形成位置にずれが生じたり、レジスト600の露光位置にずれが生じたりすることが起こり得る。ここでは、このような位置ずれに対応可能な例を、第5の実施の形態として説明する。
レジスト600の形成後(図8(C))、図21に示すようなマスク650bを用いた露光が行われ、現像が行われると、図22(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール340内のレジスト500上に残存する。
レジスト600の開口部610の形成後、レジスト600をマスクにしたエッチング(ドライエッチング)により、図22(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
カバー膜310等の除去後、又はカバー膜310等の除去と共に、所定のエッチング技術を用いてバリ360の除去が行われる。バリ360の除去は、トレンチ350の深さが増し、ビアホール340の広がりが抑えられるようなエッチング条件で行われる。
上記第2の実施の形態では、導体部100(図6)を含む多層配線の形成に関し、トレンチ350が形成されるエッチングの前に、トレンチ形成領域300aの端からの距離によらず、ビアホール340の内壁を、互いに同等形状のレジスト600を用いて保護する例を示した。このほか、トレンチ形成領域300aの端からの距離によって、ビアホール340の内壁を保護するレジスト600の形状を変えることもできる。このような例を、第6の実施の形態として説明する。
レジスト600の形成後(図8(C))、図23に示すようなマスク650cを用いた露光が行われ、現像が行われると、図24(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール341〜343(ビアホール340)内のレジスト500上に残存する。
レジスト600の開口部610の形成後、レジスト600をマスクにしたエッチング(ドライエッチング)により、図24(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
カバー膜310等の除去後、又はカバー膜310等の除去と共に、所定のエッチング技術を用いてバリ360の除去が行われる。バリ360の除去は、トレンチ350の深さが増し、ビアホール341〜343の広がりが抑えられるようなエッチング条件で行われる。これにより、図24(D)に示すような、所定の深さのトレンチ350と、それに連通する、広がりの抑えられたビアホール341〜343が形成される。
図25は第7の実施の形態に係る多層配線の形成方法に用いるマスクの一例を示す図である。図25には、マスクの一例の要部平面を模式的に図示している。また、図26及び図27は第7の実施の形態に係る多層配線の形成方法の一例を示す図である。図26(A)〜図26(C)には、下側配線110群が延在されるY方向に、それらのうちの第1下側配線111を通る位置で切断した時の、要部断面を模式的に図示している。図27(A)〜図27(C)には、下側配線110群が並設されるX方向に、最も端のビア120(そのビアホール340)を通る位置で切断した時の、要部断面を模式的に図示している。
レジスト600の形成後(図8(C))、図25に示すようなマスク650dを用いた露光が行われ、現像が行われると、図26(A)及び図27(A)に示すような開口部610が形成される。開口部610の形成により、レジスト600は、トレンチ形成領域300aの外側、及びビアホール341〜343(ビアホール340)内のレジスト500上に残存する。
レジスト600の開口部610の形成後、レジスト600をマスクにしたエッチング(ドライエッチング)により、図26(B)及び図27(B)に示すように、トレンチ形成領域300aにトレンチ350が形成される。
トレンチ350の形成後、レジスト500及びレジスト600は、アッシングにより除去される。
2 半導体基板
2a 素子分離領域
3 多層配線
3a 絶縁部
3b 導体部
4 トランジスタ
4a ゲート絶縁膜
4b ゲート電極
4c スペーサ
4d 不純物領域
10,200 層
20,300 絶縁層
20a,300a トレンチ形成領域
20b ビアホール領域
21,340,341,342,343 ビアホール
21a,120 ビア
22,350 トレンチ
22a 配線
30,40,50,60,400,500,600,700 レジスト
31,51,410,610,620,710 開口部
100 導体部
110 下側配線
111 第1下側配線
112 第2下側配線
130 上側配線
210 絶縁膜
310,330 カバー膜
320 層間絶縁膜
360 バリ
450,650,650a,650b,650c,650d,660 マスク
451,452,651,652,653,662,663 領域
Claims (10)
- 第1絶縁層の第1領域内の、前記第1領域の外周端よりも内側の第1部位に、第1ビアホールを形成する工程と、
前記第1領域の外側の前記第1絶縁層上、並びに前記第1ビアホール内及び前記第1ビアホール上に、レジストを形成する工程と、
前記レジストを用いた前記第1絶縁層のエッチングにより、前記第1領域に、前記第1ビアホールと連通するトレンチを形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記トレンチを形成する工程後に、前記第1ビアホール内及び前記トレンチ内に導体材料を埋め込み、前記第1ビアホール内にビアを形成し、前記トレンチ内に第1配線を形成する工程を更に含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記トレンチの形成工程における前記エッチングの終了時点での前記第1部位における前記レジストの高さは、前記トレンチの底面の高さと等しいか又は高いことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記レジストを形成する工程は、前記第1領域の外側の前記第1絶縁層及び前記第1ビアホールを遮光又は透光するマスクを用いて露光及び現像する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記レジストを形成する工程は、
前記第1ビアホール内に、第1レジストを形成する工程と、
前記第1領域の外側の前記第1絶縁層上、及び前記第1レジストが形成された前記第1ビアホール上に、第2レジストを形成する工程と
を含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。 - 前記第1レジストに非感光性樹脂を用い、前記第2レジストに感光性樹脂を用いることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記レジストを形成する工程前に、前記第1領域内の、前記第1領域の端から前記第1部位よりも内側に位置する第2部位に、第2ビアホールを形成する工程を含み、
前記レジストを形成する工程では、前記第1領域の外側の前記第1絶縁層上、前記第1ビアホール内及び前記第1ビアホール上、並びに前記第2ビアホール内に、前記レジストを形成し、
前記トレンチを形成する工程では、前記レジストを用いた前記第1絶縁層のエッチングにより、前記第1領域に、前記第1ビアホール及び前記第2ビアホールと連通する前記トレンチを形成することを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。 - 前記第1絶縁層は、第2絶縁層上に設けられ、
前記第2絶縁層は、前記第1領域に対応する第2領域に、前記第1ビアホール及び前記第2ビアホールに対応する位置を通るように延在された第2配線と、前記第2配線と並んで延在され且つ前記第2配線とは異なる電位に設定される第3配線とを有することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記第1ビアホール上の前記レジストは、前記第1ビアホールの直上と、前記第1ビアホールの外周の少なくとも一部とに跨って形成されることを特徴とする請求項1乃至8のいずれかに記載の半導体装置の製造方法。
- 前記一部は、前記第1ビアホールの外周のうち、前記第1ビアホールから前記第2配線と前記第3配線とが並ぶ方向の部位であることを特徴とする、請求項8を引用する請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016187196A JP6751234B2 (ja) | 2016-09-26 | 2016-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016187196A JP6751234B2 (ja) | 2016-09-26 | 2016-09-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056194A JP2018056194A (ja) | 2018-04-05 |
JP6751234B2 true JP6751234B2 (ja) | 2020-09-02 |
Family
ID=61836162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016187196A Active JP6751234B2 (ja) | 2016-09-26 | 2016-09-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6751234B2 (ja) |
-
2016
- 2016-09-26 JP JP2016187196A patent/JP6751234B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056194A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5117791B2 (ja) | 半導体装置 | |
US8034693B2 (en) | Method for fabricating semiconductor device | |
KR102000349B1 (ko) | 인접한 금속층에 위치한 스플릿 레일 구조 | |
US8178931B2 (en) | Bridge for semiconductor internal node | |
US6713884B2 (en) | Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors | |
US20140011351A1 (en) | Metal Layer End-Cut Flow | |
JP2005327898A (ja) | 半導体装置及びその製造方法 | |
KR20110101678A (ko) | 반도체 소자 및 그의 형성 방법 | |
JP6751234B2 (ja) | 半導体装置の製造方法 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
KR102128769B1 (ko) | 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법 | |
CN113644048A (zh) | 半导体元件及其制造方法 | |
US20090121357A1 (en) | Design structure for bridge of a seminconductor internal node | |
JP5041088B2 (ja) | 半導体装置 | |
JP2012164872A (ja) | 半導体装置の製造方法 | |
JP2007035771A (ja) | 半導体装置及びその製造方法 | |
JP2013120870A (ja) | 半導体装置の製造方法 | |
JP5504311B2 (ja) | 半導体装置およびその製造方法 | |
JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
CN102479758B (zh) | 用于减少蚀刻残留物的结构 | |
JP2007281197A (ja) | 半導体装置及びその製造方法 | |
JP2011049426A (ja) | 半導体装置の設計方法及び半導体装置の製造方法 | |
KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
KR100602093B1 (ko) | 반도체 소자 및 그 제조방법 | |
WO2010143245A1 (ja) | 配線形成方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190603 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190603 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6751234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |