JP6750614B2 - 固体撮像素子、および電子装置 - Google Patents

固体撮像素子、および電子装置 Download PDF

Info

Publication number
JP6750614B2
JP6750614B2 JP2017511532A JP2017511532A JP6750614B2 JP 6750614 B2 JP6750614 B2 JP 6750614B2 JP 2017511532 A JP2017511532 A JP 2017511532A JP 2017511532 A JP2017511532 A JP 2017511532A JP 6750614 B2 JP6750614 B2 JP 6750614B2
Authority
JP
Japan
Prior art keywords
light receiving
wiring
unit
storage
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017511532A
Other languages
English (en)
Other versions
JPWO2016163240A1 (ja
Inventor
拓也 佐野
拓也 佐野
壽史 若野
壽史 若野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016163240A1 publication Critical patent/JPWO2016163240A1/ja
Application granted granted Critical
Publication of JP6750614B2 publication Critical patent/JP6750614B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Description

本開示は、固体撮像素子、および電子装置に関し、特に、画素サイズを微細化したり、駆動電力を低電圧化したりする場合に用いて好適な固体撮像素子、および電子装置に関する。
CMOSイメージセンサに代表される固体撮像素子では、画素数の増加に伴い、画素サイズの微細化が顕著である。特に、裏面照射型CMOSイメージセンサでは、レイアウトの自由度の高さを生かして、例えば、複数の画素（にそれぞれ対応するＰＤ（フォトダイオード））でＦＤ（フローティングデュフージョン）や各種の画素Tr.（トランジスタ）などを共有する様々な画素共有のレイアウトが提案されている。
しかしながら、画素サイズを例えば１μｍ程度まで微細化していくと、上述したような画素共有の技術を用いても、画素Tr.等のレイアウトに制限を受けることになる。具体的には、画素サイズの微細化に伴い、ＰＤの開口率が最大となるように設計すると、その分だけ画素Tr.の占有面積を小さくする必要がある。この場合、画素サイズや画素Tr.のレイアウトによっては、ＦＤを共有する複数の画素間で感度（出力）等の特性にばらつきが生じてしまうことがあった。
そこで従来、そのような不具合を抑止するために、各種のゲート（画素Tr.）の密度と、S（ソース）/D（ドレイン）のレイアウトに対称性を持たせることにより、ＦＤを共有する画素間での感度の違いを低減させることができる方法が提案されている（例えば特許文献１参照）。
図１は、特許文献１に開示されている、８画素（にそれぞれ対応するＰＤ）で２つのＦＤを共有するようにされている裏面照射型CMOSイメージセンサの共有画素単位のレイアウトの一例を示している。
この画素共有単位１１０は、第１受光部２１、第２受光部２２、第１トランジスタ群３１、および第２トランジスタ群３２から構成される。さらに、画素共有単位１１０は、第１受光部２１に対応する第１ウエルコンタクト２３ａと、第２受光部２２に対応する第２ウエルコンタクト２３ｂを有する。
第１受光部２１は、４つのＰＤ１１１乃至１１４と、それらが共有するＦＤ１６ａと、ＰＤ１１１乃至１１４とＦＤ１６ａをそれぞれ接続する転送ゲート１２１ａ乃至１２４ａから構成される。
同様に、第２受光部２２は、４つのＰＤ１１５乃至１１８と、それらが共有するＦＤ１６ｂと、ＰＤ１１５乃至１１８とＦＤ１６ｂをそれぞれ接続する転送ゲート１２５ａ乃至１２８ａから構成される。
第１トランジスタ群３１は、増幅ゲート１３ａ、選択ゲート１５ａ、およびＳ／Ｄ３１ａ乃至３１ｃから構成されており、これらは、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄの順に、Ｓ／Ｄと画素Tr.が左右対称に配置されている。
第２トランジスタ群３２は、第１リセットゲート１４ａ、第２リセットゲート１４ｂ、およびＳ／Ｄ３２ａ乃至３２ｃから構成されており、これらは、第１トランジスタ群３１と同様に、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄ、画素Tr.、Ｓ／Ｄの順に、Ｓ／Ｄと画素Tr.が左右対称に配置されている。
なお、本来、リセットゲートは１つ設ければ十分であるが、第１トランジスタ群３１とのレイアウトの対称性を持たせるために、第２トランジスタ群３２にはダミーのリセットゲートが追加されている。これにより、第２トランジスタ群３２は、第１トランジスタ群３１と同じ横幅を有し、同じレイアウトが実現されている。
同図に示されるように、画素共有単位１１０では、第１受光部２１と第１トランジスタ群３１の配置と、第２受光部２２と第２トランジスタ群３２の配置とが対称性を有しているので、画素共有単位１１０内の同色画素間での同色画素間での感度（出力）の特性のばらつきを抑えることができる。
特開２０１３−６２７８９号公報
ただし、ダミーのリセットゲートを設けたことに起因して以下の問題を生じ得る。すなわち、リセットゲートを２つ使用する場合、リセットフィードスルーの影響が大きくなることにより、リセットゲートを１つ使用していた場合に比較して、VSLレベルが低下してしまい、それに伴って画素特性が悪化してしまうことがあった。
ところで、図１に示された、８画素で２つのＦＤを共有する画素供給単位１１０に対しては、２つＦＤに蓄積されている、同色画素の電荷を加算して出力するＦＤ加算モードでの動作が考えられる。また、一般に、CMOSイメージセンサに対しては低消費電力化のために駆動電力を低電圧化することが求められている。
駆動電力を低電圧化した場合、VSLの動作範囲に影響が発生し得る。具体的には、低電圧化によりVSLレベルが低下すると、図２に示されるように、VSL自体が受けることのできる信号量も低下することになる。また、この状態で上述したようなＦＤ加算モードで動作させると、図３に示されるように、VSLの動作マージンが減少し、その後、飽和信号量がVSL動作範囲を超えてしまい、VSLで信号を受けきれなくなることが想定される。
本開示はこのような状況に鑑みてなされたものであり、画素特性の劣化を抑止するとともに、VSL動作範囲を確保できるようにするものである。
本開示の第１の側面である固体撮像素子は、２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第１受光部と、前記第１受光部の前記４個の光電変換部によって共有され、前記第１受光部で発生された電荷を蓄積する第１蓄積部と、前記第１受光部に隣接し、２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第２受光部と、前記第２受光部の前記４個の光電変換部によって共有され、前記第２受光部で発生された電荷を蓄積する第２蓄積部と、前記第１蓄積部と前記第２蓄積部とを接続する第１の配線層の蓄積部配線と、前記第１の配線層と異なる第２の配線層に形成された、前記第１蓄積部と前記第２蓄積部に対する付加容量としての配線容量と、前記第１蓄積部と前記第２蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位を備え、前記共有画素単位における前記複数のトランジスタは、対称性を持って配置されており、前記第２の配線層に形成された前記配線容量は、前記第１の配線層の前記蓄積部配線と同一方向の直線状の配線を含み、前記第１受光部と前記第２受光部とで対称性を持って配置されており、前記複数のトランジスタには、前記第１蓄積部および前記第２蓄積部に対する前記付加容量の有効または無効を切り替えるためのスイッチとして機能するトランジスタが含まれる。
前記第２の配線層に形成された前記配線容量は、前記直線状の配線と直交する方向に伸びる配線をさらに含み、前記第１受光部と前記第２受光部とで対称性を持って配置されるようにすることができる。
前記第２の配線層に形成された前記配線容量は、櫛歯状に配置され、前記第１受光部と前記第２受光部とで対称性を持って配置されるようにすることができる。
前記蓄積部配線の周囲には中空領域が形成されているようにすることができる。
素子分離の少なくとも一部には、酸化膜が用いられているようにすることができる。
素子分離は、イオンインプラントにより形成されているようにすることができる。
本開示の第２の側面である電子装置は、２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第１受光部と、前記第１受光部の前記４個の光電変換部によって共有され、前記第１受光部で発生された電荷を蓄積する第１蓄積部と、前記第１受光部に隣接し、２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第２受光部と、前記第２受光部の前記４個の光電変換部によって共有され、前記第２受光部で発生された電荷を蓄積する第２蓄積部と、前記第１蓄積部と前記第２蓄積部とを接続する第１の配線層の蓄積部配線と、前記第１の配線層と異なる第２の配線層に形成された、前記第１蓄積部と前記第２蓄積部に対する付加容量としての配線容量と、前記第１蓄積部と前記第２蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位を備え、前記共有画素単位における前記複数のトランジスタは、対称性を持って配置されており、前記第２の配線層に形成された前記配線容量は、前記第１の配線層の前記蓄積部配線と同一方向の直線状の配線を含み、前記第１受光部と前記第２受光部とで対称性を持って配置されており、前記複数のトランジスタには、前記第１蓄積部および前記第２蓄積部に対する前記付加容量の有効または無効を切り替えるためのスイッチとして機能するトランジスタが含まれる固体撮像素子を有する。
本開示の第１および第２の側面によれば、画素特性の劣化を抑止するとともに、VSL動作範囲を確保することができる。
従来の画素共有単位の構成の一例を示すレイアウト図である。 低電圧化した場合の問題を説明するための図である。 低電圧化し、ＦＤ加算モードで動作させた場合の問題を説明するための図である。 本開示を適用した画素共有単位の第１の構成例のレイアウト図である。 第１の構成例においてスイッチをオンとした場合の等価回路図である。 図５の等価回路の駆動イメージを表す図である。 第１の構成例においてスイッチをオンとした場合の等価回路図である。 図７の等価回路の駆動イメージを表す図である。 本開示を適用した画素共有単位の第２の構成例のレイアウト図である。 本開示を適用した画素共有単位の第３の構成例のレイアウト図である。 図１０の第３の構成例における第１の拡張例を示す図である。 図１０の第３の構成例における第２の拡張例を示す図である。 本開示を適用した画素共有単位の第４の構成例のレイアウト図である。 図１３の第４の構成例の断面図である。 本開示を適用したCMOSイメージセンサの使用例を示す図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜本開示を適用した画素共有単位の第１の構成例＞
図４は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第１の構成例を示している。
この第１の構成例は、図１に示された画素共有単位１１０と同様、８画素（ＰＤ）で２つのＦＤを共有するものであって、図１の画素共有単位１１０と共通する構成要素については、同一の符号を付している。なお、同図Ａは第１受光部２１および第２受光部２２が形成されるＳｉ基板、並びに、第１トランジスタ群３１および第２トランジスタ群３２が形成される配線層間膜、同図ＢはＦＤ配線などがレイアウトされるＭ２層、同図Ｃは、配線容量として利用される配線がレイアウトされるＭ３層を示している。
この第１の構成例は、同図Ａに示されるように、図１に示された画素共有単位１１０と同様、第１トランジスタ群３１と第２トランジスタ群３２のレイアウトに対称性を持たせている。
また、同図Ｂに示されるように、第１受光部２１および第２受光部２２と重複する位置にレイアウトされているＭ２層の横方向の配線についても、その太さ、位置、本数などに対称性が確保されている。
ただし、第１の構成例においては、第２トランジスタ群３２の２つの画素Tr.のうち、一方の画素Tr.１４ｂはリセットゲートとして用いるが、他方の画素Tr.１４ａはオンまたはオフに切り替え可能なスイッチとして用いることにする。以下、スイッチとして用いる画素Tr.１４ａをスイッチTr.１４ａとも称する。
スイッチTr.１４ａをオン、オフすることにより、ＦＤとして利用できる付加容量を有効または無効とすることができる。スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量と、配線容量からなる付加容量が有効となる。反対に、スイッチTr.１４ａをオフとした場合、付加容量が無効となる。
なお、配線容量として利用される配線は、スイッチTr.１４ａと重複する位置のＭ２層にレイアウトされる他、Ｍ３層にも対称性を持って配置される。
ただし、付加容量用の配線パターンを追加した分、各画素上の配線レイアウトの対称性を保つために、リセットドレインへの電源供給は別層のメタル電極を用いて行われる。なお、ドレインのノードに関しては増幅ゲート、リセットゲートで共通としてもよいし、別系統としてもよい。
図５は、スイッチTr.１４ａをオフとした場合に対応する等価回路を示している。図６は、図５の等価回路の駆動イメージを示している。図７は、スイッチTr.１４ａをオンとした場合に対応する等価回路を示している。図８は、図７の等価回路の駆動イメージを示している。
図５に示されるように、変換効率Ｈｉモードとする場合には、スイッチTr.１４ａをオフとして付加容量を無効とする。例えば、低照度時に変換効率Ｈｉモードとすれば、高ＳＮを実現することができる。
また、図７に示されるように、変換効率Lowモードとする場合には、スイッチTr.１４ａをオンとして付加容量を有効とする。例えば、高照度時やＦＤ加算モードで動作させるときに変換効率Lowモードとすれば、VSLの動作範囲を確保することができる。
＜本開示を適用した画素共有単位の第２の構成例＞
次に、図９は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第２の構成例を示している。
この第２の構成例は、Ｍ３層の配線を付加容量として利用しないようにしたものである。すなわち、第２の構成例において、スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量からなる付加容量が有効となる。この場合、Ｍ３層における配線のレイアウトには対称性が求められないので、そのレイアウトの自由度を上げることができる。
＜本開示を適用した画素共有単位の第３の構成例＞
次に、図１０乃至図１２は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第３の構成例を示している。
この第３の構成例は、図４に示された第１の構成例において付加容量として利用していたＭ３層の配線のレイアウトを工夫して、付加容量としての配線容量を増加できるようにしたものである。
すなわち、図１０のＡおよび図１０のＢは、図４のＡおよび図４のＢの第１の構成例と同様であり、図１０のＣは、第３の構成例におけるＭ３層にレイアウトする配線の基本パターンを示している。図１１は、第３の構成例におけるＭ３層にレイアウトする配線の第１の拡張例、図１２は、第３の構成例におけるＭ３層にレイアウトする配線の第２の拡張例を示している。
すなわち、図１０のＣに示される基本パターンでは、付加容量として利用される配線が画素共有単位の縦方向に直線状にレイアウトされている。ただし、この直線状の配線の線幅や位置は任意に変更することができる。
図１１に示される第１の拡張例では、付加容量として利用される配線が櫛歯状にレイアウトされている。換言すれば、画素共有単位の縦方向の直線状の配線に、横方向に伸びる配線が対称性を持って追加してレイアウトされている。これにより、配線容量を増加させることができる。
図１２に示される第２の拡張例では、付加容量として利用される配線が櫛歯状にレイアウトされており、転送ゲート配線の一部がＭ３層に持ち上げられている状態で、Ｍ３層に形成される櫛歯に対してより効率的に容量をつけつつ、転送ゲートとＦＤ配線間のカップリング容量を増加させることができる。
なお、図示した基本パターン、並びに、第１および第２の拡張例は一例にすぎず、付加したい容量に応じ、配線の幅や長さは適宜変更すればよい。
＜本開示を適用した画素共有単位の第４の構成例＞
次に、図１３は、本開示の実施の形態である裏面照射型CMOSイメージセンサにおける画素共有単位の第４の構成例を示している。図１４は、図１３の第４の構成例に対応する断面図を示している。
この第４の構成例は、図４に示された第１の構成例または図１２に示された第３の構成例と同様、スイッチTr.１４ａをオンとした場合、第１リセットTr.１４ａ自体の容量と、拡散容量と、配線容量からなる付加容量が有効となる。ただし、ＦＤ１６ａとＦＤ１６ｂを接続するＦＤ配線の周囲に、一般的なSiＯが充填されておらず、少なくとも一部が中空領域（Air Gap）とされている。
中空領域はSiＯに対して誘電率が１／４なので、配線容量を約１／４に低減することが可能となり、変換効率を上げることができる。したがって、ＦＤ配線の周囲に中空領域を適宜設けることにより、変換効率Ｈｉモードから変換効率Lowモードまでのレンジをさらに拡大するなどの設計変更が可能となる。
＜本開示を適用した画素共有単位の第１乃至第４の構成例に対する変形例＞
上述した画素共有単位の第１乃至第４の構成例における素子分離には、ＩＩ（イオンインプラント）を用いるか、またはその少なくとも一部に酸化膜を用いてもよい。
素子分離に酸化膜を用いた場合、ＩＩを用いた場合に比較してＰＮ接合容量を低減することが可能になるので、変換効率Ｈｉモードから変換効率Lowモードまでのレンジをさらに拡大させることができる。
一方、素子分離にＩＩを用いた場合、酸化膜を用いた場合に比較して変換効率が低下のデメリットがあるが、微細画素に対してはレイアウト的に有利となる。
＜イメージセンサの使用例＞
図１５は、本開示を適用したCMOSイメージセンサの使用例を示す図である。
上述したMOSイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
本開示は以下のような構成も取ることができる。
（１）
各画素にそれぞれ対応する複数の光電変換部と、
前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子において、
前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
固体撮像素子。
（２）
スイッチとして機能する前記トランジスタは、前記蓄積部に対する付加容量を有効または無効に切り替えることによって前記変換効率を切り替える
前記（１）に記載の固体撮像素子。
（３）
前記付加容量には、スイッチとして機能する前記トランジスタ自体の容量、および拡散容量が含まれる
前記（２）に記載の固体撮像素子。
（４）
前記付加容量には、さらに配線容量が含まれる
前記（３）に記載の固体撮像素子。
（５）
前記共有画素単位には、複数の前記蓄積部が含まれる
前記（１）乃至（４）のいずれかに記載の固体撮像素子。
（６）
前記共有画素単位には、
各画素にそれぞれ対応する８個の前記光電変換部と、
４個の前記光電変換部によって共有される２個の前記蓄積部が含まれる
前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）
前記共有画素単位には、複数の前記蓄積部を接続する蓄積部配線が含まれ、
前記蓄積部配線の周囲には中空領域が形成されている
前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
素子分離の少なくとも一部には、酸化膜が用いられている
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
素子分離は、イオンインプラントにより形成されている
前記（１）乃至（７）のいずれかに記載の固体撮像素子。
（１０）
各画素にそれぞれ対応する複数の光電変換部と、
前記複数の光電変換部によって共有され、前記光電変換部で発生された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位から成る固定撮像素子が搭載された電子装置において、
前記供給画素単位における前記複数のトランジスタは、対称性を持って配置されており、
前記複数のトランジスタには、変換効率を切り替えるためのスイッチとして機能するトランジスタが含まれる
電子装置。
１４ａ 第１リセットゲート， １４ｂ 第２リセットゲート， ２１ 第１受光部， ２２ 第２受光部， ３１ 第１トランジスタ群， ３２ 第２トランジスタ群， １１０ 画素共有単位

Claims (7)

  1. ２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第１受光部と、
    前記第１受光部の前記４個の光電変換部によって共有され、前記第１受光部で発生された電荷を蓄積する第１蓄積部と、
    前記第１受光部に隣接し、２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第２受光部と、
    前記第２受光部の前記４個の光電変換部によって共有され、前記第２受光部で発生された電荷を蓄積する第２蓄積部と、
    前記第１蓄積部と前記第２蓄積部とを接続する第１の配線層の蓄積部配線と、
    前記第１の配線層と異なる第２の配線層に形成された、前記第１蓄積部と前記第２蓄積部に対する付加容量としての配線容量と、
    前記第１蓄積部と前記第２蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位を備え、
    前記共有画素単位における前記複数のトランジスタは、対称性を持って配置されており、
    前記第２の配線層に形成された前記配線容量は、前記第１の配線層の前記蓄積部配線と同一方向の直線状の配線を含み、前記第１受光部と前記第２受光部とで対称性を持って配置されており、
    前記複数のトランジスタには、前記第１蓄積部および前記第２蓄積部に対する前記付加容量の有効または無効を切り替えるためのスイッチとして機能するトランジスタが含まれる
    固体撮像素子。
  2. 前記第２の配線層に形成された前記配線容量は、前記直線状の配線と直交する方向に伸びる配線をさらに含み、前記第１受光部と前記第２受光部とで対称性を持って配置されている
    請求項１に記載の固体撮像素子。
  3. 前記第２の配線層に形成された前記配線容量は、櫛歯状に配置され、前記第１受光部と前記第２受光部とで対称性を持って配置されている
    請求項２に記載の固体撮像素子。
  4. 前記蓄積部配線の周囲には中空領域が形成されている
    請求項１乃至３のいずれかに記載の固体撮像素子。
  5. 素子分離の少なくとも一部には、酸化膜が用いられている
    請求項１乃至４のいずれかに記載の固体撮像素子。
  6. 素子分離は、イオンインプラントにより形成されている
    請求項１乃至４のいずれかに記載の固体撮像素子。
  7. ２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第１受光部と、
    前記第１受光部の前記４個の光電変換部によって共有され、前記第１受光部で発生された電荷を蓄積する第１蓄積部と、
    前記第１受光部に隣接し、２ｘ２の各画素にそれぞれ対応する４個の光電変換部を含む第２受光部と、
    前記第２受光部の前記４個の光電変換部によって共有され、前記第２受光部で発生された電荷を蓄積する第２蓄積部と、
    前記第１蓄積部と前記第２蓄積部とを接続する第１の配線層の蓄積部配線と、
    前記第１の配線層と異なる第２の配線層に形成された、前記第１蓄積部と前記第２蓄積部に対する付加容量としての配線容量と、
    前記第１蓄積部と前記第２蓄積部に蓄積されている前記電荷の読み出しを制御するための複数のトランジスタとを含む複数の共有画素単位を備え、
    前記共有画素単位における前記複数のトランジスタは、対称性を持って配置されており、
    前記第２の配線層に形成された前記配線容量は、前記第１の配線層の前記蓄積部配線と同一方向の直線状の配線を含み、前記第１受光部と前記第２受光部とで対称性を持って配置されており、
    前記複数のトランジスタには、前記第１蓄積部および前記第２蓄積部に対する前記付加容量の有効または無効を切り替えるためのスイッチとして機能するトランジスタが含まれる
    固体撮像素子を有する
    電子装置。
JP2017511532A 2015-04-07 2016-03-24 固体撮像素子、および電子装置 Expired - Fee Related JP6750614B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015078171 2015-04-07
JP2015078171 2015-04-07
PCT/JP2016/059321 WO2016163240A1 (ja) 2015-04-07 2016-03-24 固体撮像素子、および電子装置

Publications (2)

Publication Number Publication Date
JPWO2016163240A1 JPWO2016163240A1 (ja) 2018-02-01
JP6750614B2 true JP6750614B2 (ja) 2020-09-02

Family

ID=57072542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017511532A Expired - Fee Related JP6750614B2 (ja) 2015-04-07 2016-03-24 固体撮像素子、および電子装置

Country Status (6)

Country Link
US (2) US10225497B2 (ja)
EP (1) EP3282689B1 (ja)
JP (1) JP6750614B2 (ja)
KR (3) KR20240052076A (ja)
CN (1) CN107251546B (ja)
WO (1) WO2016163240A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979930B (zh) * 2017-12-28 2020-12-04 南京大学 基于复合介质栅光敏探测器的2×2阵列布局及工作方法
KR102712158B1 (ko) 2019-04-19 2024-09-30 삼성전자주식회사 광 센싱 회로 및 이를 포함하는 이미지 센서
US11195869B2 (en) 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
JP7458746B2 (ja) 2019-11-01 2024-04-01 キヤノン株式会社 光電変換装置、撮像システム及び移動体
WO2022067455A1 (en) * 2020-09-29 2022-04-07 Huawei Technologies Co., Ltd. Solid state imaging device
EP4358142A4 (en) * 2021-06-15 2024-10-02 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND ELECTRONIC DEVICE
US11929383B2 (en) 2022-03-23 2024-03-12 Sony Semiconductor Solutions Corporation Intra-pixel crosstalk reduction for a multi-mode image sensor
JP2024066609A (ja) 2022-11-02 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4768305B2 (ja) * 2005-04-15 2011-09-07 岩手東芝エレクトロニクス株式会社 固体撮像装置
JP4486015B2 (ja) 2005-09-13 2010-06-23 パナソニック株式会社 固体撮像装置
JP4341664B2 (ja) * 2006-10-13 2009-10-07 ソニー株式会社 固体撮像装置および撮像装置
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP4618342B2 (ja) 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP2011166033A (ja) * 2010-02-12 2011-08-25 Sharp Corp 固体撮像素子及びその製造方法、並びに電子情報機器
JP5506450B2 (ja) * 2010-02-24 2014-05-28 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
JP2013197333A (ja) 2012-03-21 2013-09-30 Sony Corp 固体撮像装置、カメラ、および電子機器
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法

Also Published As

Publication number Publication date
KR102524685B1 (ko) 2023-04-25
KR102656723B1 (ko) 2024-04-12
WO2016163240A1 (ja) 2016-10-13
US10225497B2 (en) 2019-03-05
EP3282689A1 (en) 2018-02-14
CN107251546A (zh) 2017-10-13
JPWO2016163240A1 (ja) 2018-02-01
KR20170136494A (ko) 2017-12-11
EP3282689A4 (en) 2018-10-03
CN107251546B (zh) 2020-11-17
US20180324371A1 (en) 2018-11-08
US10659705B2 (en) 2020-05-19
EP3282689B1 (en) 2021-03-03
US20180098007A1 (en) 2018-04-05
KR20240052076A (ko) 2024-04-22
KR20230058532A (ko) 2023-05-03

Similar Documents

Publication Publication Date Title
JP6750614B2 (ja) 固体撮像素子、および電子装置
JP7472952B2 (ja) 撮像装置
US9865643B2 (en) Solid-state image sensor, imaging device, and electronic equipment
WO2017169882A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
KR20170122724A (ko) 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
CN110235255B (zh) 固态摄像器件和电子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R151 Written notification of patent or utility model registration

Ref document number: 6750614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees