JP6750353B2 - スイッチ回路およびこれを用いた半導体装置 - Google Patents
スイッチ回路およびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP6750353B2 JP6750353B2 JP2016134875A JP2016134875A JP6750353B2 JP 6750353 B2 JP6750353 B2 JP 6750353B2 JP 2016134875 A JP2016134875 A JP 2016134875A JP 2016134875 A JP2016134875 A JP 2016134875A JP 6750353 B2 JP6750353 B2 JP 6750353B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- line
- selector
- input line
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置に関し、特に不揮発性抵抗変化素子を用いたクロスバスイッチなどのスイッチ回路を搭載した半導体装置に関する。
利用者が機能をプログラムできるＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）は、カスタム設計されたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に比べてトランジスタ数が多く、チップサイズが大きくなる問題がある。特に、プログラム情報を記憶するためのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、信号を切り替えるためのパストランジスタを多数必要とする。このＳＲＡＭとパストランジスタを小面積の不揮発性抵抗変化素子（以下、抵抗変化スイッチと呼ぶ）に置き換えることによって、チップ面積を小さくできることが非特許文献１に開示されている。
特許文献１には、図９Ａに示すような、抵抗変化層９１での金属イオン移動と電気化学反応とを利用した抵抗変化スイッチ９が開示されている。抵抗変化スイッチ９は、活性電極９２と抵抗変化層９１と不関電極９３との３層構造を有する。活性電極９２は、印加された電圧に従って抵抗変化層９１に活性電極９２の金属を金属イオンとして供給する。一方で不関電極９３は、抵抗変化膜９１へ金属イオンを供給することはしない。
特許文献１では、活性電極の一例として銅を用いている。銅は、集積回路の多層配線の材料として用いられていることから、銅多層配線の内の１つを抵抗変化スイッチの活性電極とすることができる。これにより構造が簡単となり、製造工程を減らすことができる。
抵抗変化スイッチ９の動作は以下の通りである。まず、活性電極９２を接地して、不関電極９３に負電圧を印加すると、活性電極９２の銅などの金属が金属イオンとなって抵抗変化層９１に溶解する。この金属イオンが抵抗変化層９１内で金属となって析出し、析出した金属により活性電極９２と不関電極９３を接続する金属架橋が形成される。金属架橋で活性電極９２と不関電極９３とが電気的に接続することで、抵抗変化スイッチ９は高抵抗状態から低抵抗状態へと変化する。
次に、前記の低抵抗状態にある抵抗変化スイッチ９の活性電極９２を接地して、不関電極９３に正電圧を印加すると、金属架橋が金属イオンとして抵抗変化層９１内に溶解し、金属架橋の一部が切れる。これにより、活性電極９２と不関電極９３との金属架橋による電気的接続がなくなり、抵抗変化スイッチ９は高抵抗状態に戻る。なお、電気的接続が完全に切れる前の段階から活性電極９２と不関電極９３との間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。なお、抵抗変化スイッチ９を前記の高抵抗状態から低抵抗状態にするには、再び不関電極９３に負電圧を印加すればよい。
特許文献１ではまた、図９Ｂに示すような２つの抵抗変化スイッチを直列に接続する相補型抵抗変化スイッチ９０を開示している。相補型抵抗変化スイッチ９０は、スイッチのオフ時信頼性を向上させ、かつプログラム電圧を下げることができる。
抵抗変化スイッチでは、低抵抗状態をオン状態、高抵抗状態をオフ状態とする。相補型抵抗変化スイッチ９０では、２つの抵抗変化スイッチが低抵抗状態の時をオン状態、２つの抵抗変化スイッチの内の少なくともひとつが高抵抗状態の時をオフ状態とすることができる。また、プログラム電圧とは、抵抗変化スイッチを高抵抗状態から低抵抗状態へ変化させるために必要な電圧を指し、２Ｖ以下が望ましい。抵抗変化スイッチをＦＰＧＡなどのプログラマブルロジック回路へ応用する場合には、集積回路の動作電圧（例えば１Ｖ）が印加されても、抵抗変化が起こらないことが必要である。
すなわち、高抵抗状態にある抵抗変化スイッチに、動作電圧に相当する１Ｖを集積回路の寿命とされる１０年間印加しても、低抵抗状態に変化しないオフ時信頼性が必要とされる。相補型抵抗変化スイッチでは、この課題に対して以下の構成により解決が図られ、プログラム電圧を低減しつつ高いオフ時信頼性を得ることに成功している。
金属析出型の抵抗変化スイッチは、バイポーラ特性を備えている。相補型抵抗変化スイッチでは、不関電極同士を、もしくは活性電極同士を直列に接続する。図９Ｂは、不関電極同士を接続している構成を示している。この相補型抵抗変化スイッチ９０の両端の活性電極９２ａ、９２ｂの間に電圧を印加すると、電圧の極性に関わらず、２つの抵抗変化スイッチの内の一方は、抵抗変化を起こさない極性の電圧が印加されることになる。この構成によって、集積回路の動作電圧１Ｖの印加において、高抵抗状態を１０年以上維持することが可能とされている。さらに、相補型抵抗変化スイッチ９０をプログラムする際には、各々の抵抗変化素子に独立に電圧を印加することで、２Ｖ程度の低電圧でのプログラムが可能とされている。なお、活性電極同士を接続する場合も同様である。
相補型抵抗変化スイッチがＦＰＧＡ等のプログラマブルロジック回路へ適用される場合は、図９Ｃに示す相補型抵抗変化スイッチ９０と選択トランジスタとを接続したスイッチセル９００を２次元的にアレイ配置したクロスバスイッチとして用いられる。スイッチセル９００において、不関電極は制御線を介して選択トランジスタに接続し、２つの活性電極はそれぞれ入力線と出力線に接続する。
図１０は、特許文献２に開示された、スイッチセルを２次元状に配置した２×２クロスバスイッチの構成を示す。図１０のクロスバスイッチでは、図９Ｃのスイッチセル９００に相当するスイッチセルが２×２個（スイッチセル１０００〜１００３）配置されている。各々のスイッチセルは、各々、入力線１０４０、入力線１０４１、入力線１０５０、入力線１０５１、制御線１０６０、制御線１０６１に接続している。
入力線１０４０は列選択トランジスタ１０２０に、入力線１０４１は列選択トランジスタ１０２１に接続している。出力線１０５０は行選択トランジスタ１０１０に、出力線１０５１は行選択トランジスタ１０１１に接続している。制御線１０６０は制御線選択トランジスタ１０３０に、制御線１０６１は制御線選択トランジスタ１０３１に接続している。各選択トランジスタは電圧生成ドライバ１００５に接続し、各トランジスタのゲート電圧を制御することにより、各相補型抵抗変化スイッチをプログラムすることができる。
例えば、スイッチセル１０００とスイッチセル１００３がオン状態に、スイッチセル１００１とスイッチセル１００２がオフ状態に、各々プログラムされた場合、入力線１０４０はスイッチセル１０００を介して出力線１０５０に電気的に接続される。また、入力線１０４１はスイッチセル１００３を介して出力線１０５１に電気的に接続される。以上により、信号のルーティングが可能となる。
図１１は、特許文献１に開示された相補型抵抗変化スイッチの断面構造を示す。相補型抵抗変化スイッチ１１００を構成する第１の抵抗変化スイッチ１１０１ａは、第１銅配線１１０３ａと抵抗変化膜１１０６と上部電極１１０７とから構成される。ここで、第１銅配線１１０１ａ、抵抗変化膜１１０６、上部電極１１０７は、各々、図９Ｂの活性電極９２ａ、抵抗変化層９１ａ、不関電極９３に対応する。
また、第２の抵抗変化スイッチ１１０１ｂは、第１銅配線１１０３ｂと抵抗変化膜１１０６と上部電極１１０７とから構成される。ここで、第１銅配線１１０３ｂ、抵抗変化膜１１０６、上部電極１１０７は、各々、図９Ｂの活性電極９２ｂ、抵抗変化層９１ｂ、不関電極９３に対応する。
第１銅配線１１０３ａと第１銅配線１１０３ｂは、各々、上面以外は第１バリアメタル１１０４ａと第１バリアメタル１１０４ｂで覆われ、第１層間絶縁膜１１０２に埋め込まれている。第１銅配線１１０３ａ、１１０３ｂの上面は、第１バリア絶縁膜１１０５で覆われ、第１バリア絶縁膜１１０５に設けられた開口部を通じて抵抗変化膜１１０６と接している。
抵抗変化膜１１０６は、第１バリア絶縁膜１１０５の開口部を被覆し、一部は第１バリア絶縁膜１１０５の上面と接している。抵抗変化膜１１０６は上部電極１１０７と接している。上部電極１１０７は、表面が第２バリアメタル１１０９で覆われた銅のプラグ１１１０と接している。プラグ１１１０は第２銅配線１１１１と接している。プラグ１１１０および第２銅配線１１１１は第２層間絶縁膜１１０８に埋め込まれ、第２銅配線１１１１の上面は第２バリア絶縁膜１１１２で被覆されている。
相補型抵抗変化スイッチによるクロスバスイッチを用いたＦＰＧＡは、ＳＲＡＭとパストランジスタを用いたＦＰＧＡに比べて、低消費電力性能や低信号遅延性能に優れていることが、非特許文献１に開示されている。
Ｍ．Ｍｉｙａｍｕｒａ ｅt ａｌ．，"０．５−Ｖ Ｈｉｇｈｌｙ Ｐｏｗｅｒ−Ｅｆｆｉｃｉｅｎｔ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ ｕｓｉｎｇ Ｎｏｎｖｏｌａｔｉｌｅ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｓｗｉｔｃｈ ｉｎ ＢＥＯＬ"，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２０１５ ＡＣＭ／ＳＩＧＤＡ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙｓ，Ｐａｇｅｓ ２３６−２３９，２０１５．
しかしながら、特許文献１や特許文献２や非特許文献１に開示されている相補型抵抗変化スイッチを用いたクロスバスイッチは、以下の課題を有している。すなわち、本来、低抵抗状態にプログラミングされているべき抵抗変化スイッチが高抵抗状態であった場合、また、高抵抗状態であるべき抵抗変化スイッチが低抵抗状態であった場合、入力線は正しい出力線に接続できなくなる。その結果、誤った接続により正しい演算が行われない、また、信号が衝突して集積回路が壊れるなどの障害が生じることとなる。
相補型抵抗変化スイッチの以上のような不具合の原因としては、プログラミングの際のノイズ信号や環境温度や高エネルギー宇宙線などによる誤動作が想定される。特許文献１や特許文献２や非特許文献１に開示されている相補型抵抗変化スイッチを用いたクロスバスイッチは、相補型抵抗変化スイッチの以上のような不具合を防ぐことができない。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することにある。
本発明によるスイッチ回路は、入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、前記複数の前記切替スイッチ間で、前記入力線の選択をする第１のセレクタと、前記出力線の選択をする第２のセレクタと、の少なくとも一方と、を有し、前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第１のセレクタに接続し、前記出力線各々は互いに異なる前記第２のセレクタに接続し、前記第１のセレクタと前記第２のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、前記第１のセレクタと前記第２のセレクタの両方を有する場合、前記第１のセレクタと前記第２のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する。
本発明による半導体装置は、入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、前記複数の前記切替スイッチ間で、前記入力線の選択をする第１のセレクタと、前記出力線の選択をする第２のセレクタと、の少なくとも一方と、を有し、前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第１のセレクタに接続し、前記出力線各々は互いに異なる前記第２のセレクタに接続し、前記第１のセレクタと前記第２のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、前記第１のセレクタと前記第２のセレクタの両方を有する場合、前記第１のセレクタと前記第２のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、スイッチ回路を有する。
本発明によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することができる。
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態のスイッチ回路の構成を示す図である。本実施形態のスイッチ回路１は、入力線１１と、出力線１２と、入力線１１と出力線１２に接続しオンすることで入力線１１と出力線１２の信号伝達を可能にするスイッチ素子１３と、を有する複数の切替スイッチ１４を有する。複数の切替スイッチ１４は、入力線１１の数が互いに等しく、出力線１２の数が互いに等しい。
（第１の実施形態）
図１は、本発明の第１の実施形態のスイッチ回路の構成を示す図である。本実施形態のスイッチ回路１は、入力線１１と、出力線１２と、入力線１１と出力線１２に接続しオンすることで入力線１１と出力線１２の信号伝達を可能にするスイッチ素子１３と、を有する複数の切替スイッチ１４を有する。複数の切替スイッチ１４は、入力線１１の数が互いに等しく、出力線１２の数が互いに等しい。
さらに、前記複数の切替スイッチ１４間で、入力線１１の選択をする第１のセレクタ１５と、出力線１２の選択をする第２のセレクタ１６と、の少なくとも一方を有する。さらに、切替スイッチ１４各々の、入力線１１各々は互いに異なる第１のセレクタ１５に接続し、出力線１２各々は互いに異なる第２のセレクタ１６に接続する。
さらに、第１のセレクタ１５と第２のセレクタ１６は、接続すべき入力線１１と出力線１２に接続するスイッチ素子１３がオンであるスイッチ素子１３に接続する入力線１１と出力線１２を各々選択する。第１のセレクタ１５と第２のセレクタ１６は、接続すべきでない入力線１１と出力線１２に接続するスイッチ素子１３がオンであるスイッチ素子１３に接続する入力線１１と出力線１２を選択しない。さらに、第１のセレクタ１５と第２のセレクタ１６の両方を有する場合、第１のセレクタ１５と第２のセレクタ１６は、同じ切替スイッチ１４の入力線１１と出力線１２を各々選択する。
本実施形態のスイッチ回路１によれば、正しいオン状態のスイッチ素子１３に繋がる入力線１１と出力線１２を選択することができる。これにより、入力線１１の信号を正しい出力線１２に導くことができる。
以上のように、本実施形態によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いスイッチ回路を提供することができる。
（第２の実施形態）
図２Ａは、本発明の第２の実施形態のスイッチ回路であるクロスバスイッチ回路２の構成を示す図である。図２Ｂは、本実施形態のクロスバスイッチ回路２を構成する第１のクロスバスイッチ２１の構成を示す図である。図２Ｃは、本実施形態のクロスバスイッチ回路２を構成する第２のクロスバスイッチ２２の構成を示す図である。
（第２の実施形態）
図２Ａは、本発明の第２の実施形態のスイッチ回路であるクロスバスイッチ回路２の構成を示す図である。図２Ｂは、本実施形態のクロスバスイッチ回路２を構成する第１のクロスバスイッチ２１の構成を示す図である。図２Ｃは、本実施形態のクロスバスイッチ回路２を構成する第２のクロスバスイッチ２２の構成を示す図である。
クロスバスイッチ回路２は、第１のクロスバスイッチ２１と、第１のクロスバスイッチ２１に重なる第２のクロスバスイッチ２２と、セレクタ２５と、セレクタ２６と、情報提供部２７とを有する。
第１のクロスバスイッチ２１は、平面内で略同一方向に延在する第１の入力線２１１ａ、２１１ｂ、２１１ｃと、これらに平面視で交わり同じ平面内で略同一方向に延在する第１の出力線２１２ａ、２１２ｂ、２１２ｃとを有する。第１の入力線２１１と第１の出力線２１２とは、例えば略直交する。さらに、これら第１の入力線２１１と第１の出力線２１２の平面視での交点ごとに設けられ、これら第１の入力線２１１と第１の出力線２１２に接続し、これら第１の入力線２１１と第１の出力線２１２の接続をオン／オフする第１のスイッチセル２１３ａ〜２１３ｉを有する。
第２のクロスバスイッチ２２は、平面内で略同一方向に延在する第２の入力線２２１ａ、２２１ｂ、２２１ｃと、これらに平面視で交わり同じ平面内で略同一方向に延在する第２の出力線２２２ａ、２２２ｂ、２２２ｃとを有する。第２の入力線２２１と第２の出力線２２２とは、例えば略直交する。さらに、これら第２の入力線２２１と第２の出力線２２２の平面視での交点ごとに設けられ、これら第２の入力線２２１と第２の出力線２２２に接続し、これら第２の入力線２２１と第２の出力線２２２の接続をオン／オフする第２のスイッチセル２２３ａ〜２２３ｉを有する。
セレクタ２５は、第１の入力線２１１ａと第２の入力線２２１ａの組、第１の入力線２１１ｂと第２の入力線２２１ｂの組、第１の入力線２１１ｃと第２の入力線２２１ｃの組ごとに設けられている。入線２３は、セレクタ２５で選択された第１の入力線２１１もしくは第２の入力線２２１に接続する。
セレクタ２６は、第１の出力線２１２ａと第２の出力線２２２ａの組、第１の出力線２１２ｂと第２の出力線２２２ｂの組、第１の出力線２１２ｃと第２の出力線２２２ｃの組ごとに設けられている。出線２４は、セレクタ２６で選択された第１の出力線２１２もしくは第２の出力線２２２に接続する。
また、セレクタ２６は、第１の入力線２１１と第２の入力線２２１に各々入力した信号の、第１の出力線２１２と第２の出力線２２２からの出力信号を、各々、モニタリングすることができる。
なお、セレクタ２６とは別に検知器（図示省略）を設けて、第１の出力線２１２と第２の出力線２２２からの各々の出力信号をモニタリングし、モニタリングの結果を各セレクタ２６に提供するようにしてもよい。すなわち、セレクタ２６が前記検知器を内蔵していてもよく、前記検知器を別に設けていてもよい。
セレクタ２５とセレクタ２６は、第１のクロスバスイッチ２１の第１の入力線２１１と第１の出力線２１２の組、もしくは、第２のクロスバスイッチ２２の第２の入力線２２１と第２の出力線２２２の組の、いずれか一方を選択する。セレクタ２５とセレクタ２６は、第１の入力線２１１と第１の出力線２１２の接続をオン／オフする第１のスイッチセル２１３が正しいオン状態の場合、第１の入力線２１１と第１の出力線２１２の組を選択する。また、第２の入力線２２１と第２の出力線２２２の接続をオン／オフする第２のスイッチセル２２３が正しいオン状態の場合、第２の入力線２２１と第２の出力線２２２の組を選択する。
セレクタ２５とセレクタ２６は、第１のスイッチセル２１３のオン状態と第２のスイッチセル２２３のオン状態のどちらも正しい場合、予め決めておいたどちらかの組を選択する。もしくは両方の組を選択してもよい。また、どちらも誤ったオフ状態の場合、第１のスイッチセル２１３と第２のスイッチセル２２３の少なくとも一方をオン状態に再設定することで、正しいオン状態となったスイッチセルに接続する組を選択することができる。
情報提供部２７は、スイッチセルのオン／オフを事前に設定（プログラム）した際のスイッチセルごとのオン／オフの設定情報を保持し、これをセレクタ２５とセレクタ２６に提供する。すなわち、情報提供部２７は、オン／オフの設定情報を保持するメモリと、これをセレクタ２５とセレクタ２６に提供する回路とを有する。
このオン／オフの設定情報に基づいて、セレクタ２５とセレクタ２６は、正しいオン状態のスイッチセルに接続する第１の入力線２１１と第１の出力線２１２の組、もしくは第２の入力線２２１と第２の出力線２２２の組を選択することができる。
例えば、オン／オフの設定情報において、第１のスイッチセル２１３ａと第２のスイッチセル２２３ａはオン（●）であるとする。セレクタ２５ａとセレクタ２６ａが、第１の入力線２１１ａと第１の出力線２１２ａの組を選択すると、第１のスイッチセル２１３ａは誤ったオフ（○）になっているため、セレクタ２６ａは、入線２３から入力する信号を受けることができない。そこで、セレクタ２６ａは、この結果に基づいて第２の出力線２２２ａを選択する。セレクタ２６ａは、第２の出力線２２２ａを選択したことをセレクタ２５ａに通知する。セレクタ２５ａは、この通知を受けて、第２の入力線２２１ａを選択する。
第２のスイッチセル２２３ａは正しいオン（●）になっているため、セレクタ２６ａは、入線２３から入力する信号を受けることができる。セレクタ２６ａは、この結果をセレクタ２５ａに通知する。こうしてセレクタ２５ａとセレクタ２６ａは、第２の入力線２２１ａと第２の出力線２２２ａの組を選択することに決定する。入線２３から入力する信号は、第２のクロスバスイッチ２２の第２の入力線２２１ａと第２の出力線２２２ａの組を介して、出線２４から出力される。
また、図２Ｄは、第１のクロスバスイッチ２１において、図２Ｂと異なり、第１のスイッチセル２１３ｄが誤ったオン（●）の場合を示す。ここでは、オン／オフの設定情報において、第１のスイッチセル２１３ａと第２のスイッチセル２２３ａはオン（●）、第１のスイッチセル２１３ｄと第２のスイッチセル２２３ｄはオフ（○）、第１のスイッチセル２１３ｅと第２のスイッチセル２２３ｅはオン（●）であるとする。
セレクタ２５ａとセレクタ２６ａが、第１のクロスバスイッチ２１の第１の入力線２１１ａと第１の出力線２１２ａの組を選択すると、第１のスイッチセル２１３ａは正しいオン（●）になっているため、セレクタ２６ａは、入線２３から入力する信号を受けることができる。しかしながら、この時、セレクタ２５ｂとセレクタ２６ｂが、第１の入力線２１１ｂと第１の出力線２１２ｂの組を選択すると、第１のスイッチセル２１３ｄは誤ったオン（●）になっているため、セレクタ２６ｂは、第１の入力線２１１ａの信号を受けてしまう。
セレクタ２６ｂが、例えばクロックのタイミングなどの第１の入力線２１１ａの信号の特徴から、第１の入力線２１１ａの信号を受けたことを確認すると、以下の第１と第２の動作のいずれかが可能である。
第１の動作としては、セレクタ２５ｂとセレクタ２６ｂが、第２の入力線２２１ｂと第２の出力線２２２ｂの組に切り替える。これにより、セレクタ２６ｂは、第１の入力線２１１ａの信号を受けずに、第２の入力線２２１ｂの信号だけを受けることができる。また、セレクタ２６ａは、第１の入力線２１１ａの信号を受けることができる。
第２の動作としては、セレクタ２６ａがセレクタ２６ｂから、セレクタ２６ｂが第１の入力線２１１ａの信号を受けたとの通知を受けると、セレクタ２５ａとセレクタ２６ａが、第２のクロスバスイッチ２２の第２の入力線２２１ａと第２の出力線２２２ａの組に切り替える。これにより、セレクタ２６ｂは、第１の入力線２１１ａの信号を受けずに、第１の入力線２１１ｂの信号だけを受けることができる。また、セレクタ２６ａは、第２の入力線２２１ａの信号を受けることができる。
以上のようにして、セレクタ２５とセレクタ２６は、オン／オフの設定情報に基づいて、正しいオン／オフ状態を有するスイッチセルを介した、入線２３と出線２４の接続を実現することができる。
なお、入線２３と出線２４の接続が１対１対応ではなく、１対多対応、もしくは多対１対応と予め設定されている場合が存在する。この場合は、各々の入線２３の信号が所定の出線２４に供給されるように、正しいオン／オフ状態を有するスイッチセルを介した入線２３と出線２４の接続を、各々実現すればよい。
なお、図２Ａのクロスバスイッチ回路２は、第１のクロスバスイッチ２１と第２のクロスバスイッチ２２とを重ねた２層構成であるが、これには限定されず、任意の積層数の構成とすることができる。また、第１のクロスバスイッチ２１と第２のクロスバスイッチ２２は、共に３本の入力線と３本の出力線とを有するが、これには限定されず、共に任意の１本以上の入力線と任意の１本以上の出力線とすることができる。
なお、クロスバスイッチ回路２は、第１のクロスバスイッチ２１と第２のクロスバスイッチ２２には同じオン／オフを設定し、どちらかに誤りがあった場合は、正しい方を選択するとしているが、これには限定されない。クロスバスイッチ２は、第１のクロスバスイッチ２１と第２のクロスバスイッチ２２には別々のオン／オフを設定し、クロスバスイッチに繋がる論理回路の演算に合わせて、第１のクロスバスイッチ２１と第２のクロスバスイッチ２２のいずれかを選択するようにすることもできる。
なお、クロスバスイッチ回路２は、セレクタ２５を省略することができる。すなわち、入線２３から入力する信号が、第１の入力線２１１と第２の入力線２２１の双方に供給されていても、セレクタ２６が正しいオン状態のスイッチセルに繋がっている第１の出力線２１２もしくは第２の出力線２２２を選択することによって、入線２３から入力する信号を正しい出線２４に出力することができる。このとき、セレクタ２６は、各入力線から入力する各信号を識別することができればよい。各入力線から入力する各信号の識別には、例えば、各入力線から入力する各信号のクロックのタイミングなどを用いることができる。
また、クロスバスイッチ回路２は、セレクタ２６を省略することができる。このとき、第１の出力線２１２と第２の出力線２２２の各々の出力信号をモニタリングし、モニタリングの結果を各セレクタ２５に提供する検知器（図示省略）を設ける。セレクタ２５は、検知器のモニタリングの結果を受けて、正しいオン状態のスイッチセルに繋がっている第１の入力線２１１もしくは第２の入力線２２１を選択することによって、入線２３から入力する信号を正しい出線２４に出力することができる。なお、各セレクタ２５は、前記検知器を内蔵していてもよい。
クロスバスイッチ回路２のスイッチセルには、抵抗変化スイッチを使用することができる。図３Ａは、クロスバスイッチ回路２の抵抗変化スイッチ３の基本構成を示す図である。抵抗変化スイッチ３は、活性電極３２と抵抗変化層３１と不関電極３３との３層構造を有する。抵抗変化スイッチ３は、抵抗変化層３１での金属イオン移動と電気化学反応とを利用する金属析出型のスイッチでとすることができる。金属析出により活性電極３２と不関電極３３が接続して低抵抗となる状態をオン、金属析出の一部もしくは全部が消滅し活性電極３２と不関電極３３の接続が切断され高抵抗となる状態をオフとする。
抵抗変化層３１には、ＣＢＲＡＭ（Ｃｏｎｄｕｃｔｉｖｅ Ｂｒｉｄｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に用いられる酸化タンタル、酸化チタンなどの酸化物や、硫化銅、硫化銀などのカルコゲナイド材料を用いることができる。
活性電極３２には、抵抗変化層３１に金属イオンを供給できる金属として、例えば銅を用いることができる。銅は、集積回路の多層配線の材料として用いられていることから、銅の多層配線の内の１つを抵抗変化スイッチの活性電極とすることができる。これにより構造が簡単となり、製造工程を減らすことができる。
不関電極３３には、拡散やイオン伝導しにくい金属を用い、抵抗変化層３１の金属成分（例えばタンタル）よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。不関電極３３には、例えば、ルテニウム、プラチナおよびルテニウム合金を用いることができる。
図３Ｂは、クロスバスイッチ２の相補型抵抗変化スイッチ３０の構成を示す図である。相補型抵抗変化スイッチ３０は、抵抗変化スイッチ３を直列に接続した構造を有する。抵抗変化スイッチ３はバイポーラ特性を有するため、相補型抵抗変化スイッチ３０では、不関電極同士もしくは活性電極同士を直列に接続する。図３Ｂは、不関電極同士を接続した構成を示す。この相補型抵抗変化スイッチ３０の両端の活性電極３２ａ、３２ｂの間に電圧を印加すると、電圧の極性に関わらず、２つの抵抗変化スイッチの内の一方には、抵抗変化を起こさない極性の電圧が印加されることになる。
これにより、相補型抵抗変化スイッチ３０では、単純な抵抗変化スイッチ３に比べて、スイッチのオフ時信頼性を向上させ、かつ高抵抗状態から低抵抗状態へ変化させるために必要なプログラム電圧を下げることができる。例えば、２Ｖ以下の低いプログラム電圧と、集積回路の動作電圧である１Ｖを集積回路の寿命とされる１０年間印加しても低抵抗状態に変化しないオフ時信頼性と、の両立が可能である。
図３Ｃは、クロスバスイッチ回路２のスイッチセル３００の構成を示す図である。スイッチセル３００は、相補型抵抗変化スイッチ３０の一方の活性電極３２ａが入力線３０１に、他方の活性電極３２ｂが出力線３０２に、不関電極３３が制御線３０３を介して選択トランジスタ３０４に接続する構造を有する。第１のクロスバスイッチ２１と第２のクロスバスイッチ２２とは、スイッチセル３００を２次元的にアレイ配置し接続した構成を有する。
図４Ａは、本実施形態のクロスバスイッチ回路の回路構成を示す図である。図４Ａでは、２×２のクロスバスイッチを有するクロスバスイッチ回路を示している。また、図４Ｂは、図４Ａのクロスバスイッチ回路の回路構成の一部を示し、図４Ａに重なる２×２のクロスバスイッチを示す。なお、クロスバスイッチの規模は、２×２には限定されない。
図４Ｂ中のＣ００、Ｃ１０、Ｃ０１、Ｃ１１、ＰＬ０Ｌ０'、ＰＬ１、ＰＬ１、ＰＬ１’、ＰＨ０’、ＰＨ１’、ＩＮ０’、ＩＮ１’、ＯＵＴ０’、ＯＵＴ１’は、図４Ａ中のＣ００、Ｃ１０、Ｃ０１、Ｃ１１、ＰＬ０’、ＰＬ１’、ＰＨ０’、ＰＨ１’、ＩＮ０’、ＩＮ１’、ＯＵＴ０’、ＯＵＴ１’に各々接続される。これにより、２×２のクロスバスイッチを重ねた多層クロスバスイッチを構成することができる。
さらに、クロスバスイッチを動作させるために、スイッチセルをオン／オフする際のプログラム線を選択するためのデコーダ（行選択デコーダ４１０、４１１と列選択デコーダ４２０、４２１）、入力線を選択するためセレクタ４４０、４４１、出力線を選択するためセレクタ４５０、４５１を有する。
また、２×２クロスバスイッチの同じ番地で重なるスイッチセルは、各々、選択トランジスタＴ００、Ｔ１０、Ｔ０１、Ｔ１１を共有する。これにより、クロスバスイッチの規模がＭ×Ｎ（Ｍ、Ｎは正の整数）となった場合、各スイッチセルを選択してプログラム（オン／オフ設定）するための周辺回路や選択トランジスタの面積は、電圧生成ドライバ４６０を除けば、およそ（Ｍ＋Ｎ）倍の規模の増大に抑制することが可能である。これは、スイッチセル数がＭ×Ｎ倍になることに比べ、増大する面積が小さいことを意味する。すなわち、選択トランジスタを共有することで、クロスバスイッチの規模が大きいほど、クロスバスイッチの面積効率が高くなる利点がある。なお、選択トランジスタＴ００、Ｔ０１、Ｔ０１、Ｔ１１を共有することで、クロスバスイッチの面積を小さくすることができるが、共有せずに１つのスイッチセルに１つの選択トランジスタを設けてもよい。
また、相補型抵抗変化スイッチは配線層に形成されるため、各クロスバスイッチは物理的に積層することが可能である。よって、クロスバスイッチの規模を大きくしたとしても、面積増加は大幅に抑制される。
図４Ａ、４Ｂのクロスバスイッチ回路は、図３Ｃのスイッチセルが２×２個配置されたクロスバスイッチを２層有する。図４Ａのスイッチセルは、入力線ＩＮ０、ＩＮ１、出力線ＯＵＴ０、ＯＵＴ１、制御線ＰＧＨ０、ＰＧＨ１に接続している。図４Ｂのスイッチセルは、入力線ＩＮ０’、ＩＮ１’、出力線ＯＵＴ０’、ＯＵＴ１’、制御線ＰＧＨ０、ＰＧＨ１に接続している。
スイッチセル４００に注目すると、入力線ＩＮ０は列選択デコーダ４２０およびセレクタ４４０に、出力線ＯＵＴ０は行選択デコーダ４１０およびセレクタ４５０に、相補型抵抗変化スイッチの制御線Ｃ００は選択トランジスタＴ００を介してＰＲ０に接続する。ＰＲ０はさらに、制御線選択トランジスタ４３０を介して電圧生成ドライバ４６０（Ｃ）に接続する。列選択デコーダ４２０、４２１は電圧生成ドライバ４６０（Ｘ）に、行選択デコーダ４１０、４１１は電圧生成ドライバ４６０（Ｙ）に接続している。
行選択デコーダ４１０は、ＰＨ０またはＰＨ０’を選択することで、クロスバスイッチの層を選択する。行選択デコーダ４１１は、ＰＨ１またはＰＨ１’を選択することで、クロスバスイッチの層を選択する。行選択デコーダ４１０と行選択デコーダ４１１は、Ｙ方向のスイッチセルを選択する。
列選択デコーダ４２０は、ＰＬ０またはＰＬ０’を選択することで、クロスバスイッチの層を選択する。列選択デコーダ４２１は、ＰＬ１またはＰＬ１’を選択することで、クロスバスイッチの層を選択する。列選択デコーダ４２０と列選択デコーダ４２１は、Ｘ方向のスイッチセルを選択する。
セレクタ４４０は、選択線（ＳＬ）からもたらされる正しいオン／オフを有するスイッチセルを選択することのできる信号に基づいて、ＩＮ０またはＩＮ０’を選択することで、クロスバスイッチの層を選択する。セレクタ４４１も同様に、ＩＮ１またはＩＮ１’を選択することで、クロスバスイッチの層を選択する。
セレクタ４５０は、選択線（ＳＬ）からもたらされる正しいオン／オフを有するスイッチセルを選択することのできる信号に基づいて、ＯＵＴ０またはＯＵＴ０’を選択することで、クロスバスイッチの層を選択する。セレクタ４５１も同様に、ＯＵＴ１またはＯＵＴ１’を選択することで、クロスバスイッチの層を選択する。
スイッチセル４００をオフ状態からオン状態へプログラムする場合について説明する。以下では、高電位状態を“ＨＩＧＨ”、低電位状態を“ＬＯＷ”とする。“ＨＩＧＨ”とはトランジスタの動作電位以上の電位など、“ＬＯＷ”とは接地電位などとすることができる。
まず、以下の手順により、Ｃ００とＸ００間の抵抗変化素子をオフ状態からオン状態へプログラムする。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ、行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０に接地電位を与える。ＰＬ０’、ＰＬ１、ＰＬ１’は非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線に抵抗変化素子をオフ状態からオン状態へプログラムするプログラム電圧ＶＳＥＴを与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００にＶＳＥＴが与えられる。同時に、ＰＧＨ０および選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらに電圧生成ドライバ４６０によりＤＹをオープンとすることで、Ｙ００はオープン状態となる。以上の操作により、Ｃ００とＸ００の間にはＶＳＥＴの電位差（Ｃ００が正の高電位）が生じ、Ｃ００とＹ００の間には約１／２ＶＳＥＴの電位差が生じ、Ｃ００とＸ００の間の抵抗変化スイッチがオフ状態からオン状態へプログラムされる。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ、行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０に接地電位を与える。ＰＬ０’、ＰＬ１、ＰＬ１’は非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線に抵抗変化素子をオフ状態からオン状態へプログラムするプログラム電圧ＶＳＥＴを与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００にＶＳＥＴが与えられる。同時に、ＰＧＨ０および選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらに電圧生成ドライバ４６０によりＤＹをオープンとすることで、Ｙ００はオープン状態となる。以上の操作により、Ｃ００とＸ００の間にはＶＳＥＴの電位差（Ｃ００が正の高電位）が生じ、Ｃ００とＹ００の間には約１／２ＶＳＥＴの電位差が生じ、Ｃ００とＸ００の間の抵抗変化スイッチがオフ状態からオン状態へプログラムされる。
次に、以下の手順により、Ｃ００とＹ００間の抵抗変化素子をオフ状態からオン状態へプログラムする。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ、行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０をオープンとする。ＰＬ０’、ＰＬ１、ＰＬ１’も非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線にプログラム電圧ＶＳＥＴを与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００にＶＳＥＴが与えられる。同時に、ＰＧＨ０と選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらにＰＨ０電圧生成ドライバ４６０によりＤＹにプログラム電圧ＶＳＥＴを与えることで、Ｙ００の電位はＶＳＥＴとなる。以上の操作により、Ｃ００とＹ００の間にはＶＳＥＴの電位差（Ｃ００が正の高電位）が生じ、Ｃ００とＸ００の間には約１／２ＶＳＥＴの電位が生じ、Ｃ００とＹ００の間の抵抗変化スイッチがオフ状態からオン状態へプログラムされる。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ、行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０をオープンとする。ＰＬ０’、ＰＬ１、ＰＬ１’も非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線にプログラム電圧ＶＳＥＴを与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００にＶＳＥＴが与えられる。同時に、ＰＧＨ０と選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらにＰＨ０電圧生成ドライバ４６０によりＤＹにプログラム電圧ＶＳＥＴを与えることで、Ｙ００の電位はＶＳＥＴとなる。以上の操作により、Ｃ００とＹ００の間にはＶＳＥＴの電位差（Ｃ００が正の高電位）が生じ、Ｃ００とＸ００の間には約１／２ＶＳＥＴの電位が生じ、Ｃ００とＹ００の間の抵抗変化スイッチがオフ状態からオン状態へプログラムされる。
以上のようにして、Ｃ００とＸ００の間の抵抗変化スイッチと、Ｃ００とＹ００の間の抵抗変化スイッチの双方がオン状態へプログラムされることで、スイッチセル４００はオン状態となる。
次に、スイッチセル４００をオン状態からオフ状態へプログラムする場合について説明する。まず、以下の手順により、Ｃ００とＸ００の間の抵抗変化素子をオン状態からオフ状態へプログラムする。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ、行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０に、抵抗変化素子をオン状態からオフ状態へプログラムするプログラム電圧ＶＲＥＳＥＴを与える。ＰＬ０’、ＰＬ１、ＰＬ１’は非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線に接地電位を与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００に接地電位が与えられる。同時に、ＰＧＨ０と選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらに電圧生成ドライバ４６０によってＤＹをオープンとすることで、Ｙ００はオープン状態となる。以上の操作により、Ｃ００とＸ００の間にはＶＲＥＳＥＴの電位差（Ｘ００が正の高電位）が生じ、Ｃ００とＹ００の間には約１／２ＶＲＥＳＥＴの電位差が生じ、Ｃ００とＸ００の間の抵抗変化スイッチがオン状態からオフ状態へプログラムされる。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ、行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０に、抵抗変化素子をオン状態からオフ状態へプログラムするプログラム電圧ＶＲＥＳＥＴを与える。ＰＬ０’、ＰＬ１、ＰＬ１’は非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線に接地電位を与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００に接地電位が与えられる。同時に、ＰＧＨ０と選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらに電圧生成ドライバ４６０によってＤＹをオープンとすることで、Ｙ００はオープン状態となる。以上の操作により、Ｃ００とＸ００の間にはＶＲＥＳＥＴの電位差（Ｘ００が正の高電位）が生じ、Ｃ００とＹ００の間には約１／２ＶＲＥＳＥＴの電位差が生じ、Ｃ００とＸ００の間の抵抗変化スイッチがオン状態からオフ状態へプログラムされる。
次に、以下の手順により、Ｃ００とＹ００間の抵抗変化素子をオン状態からオフ状態へプログラムする。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ。行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０をオープンとする。ＰＬ０’、ＰＬ１、ＰＬ１’も非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線に接地電位を与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００に接地電位が与えられる。同時に、ＰＧＨ０と選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらに電圧生成ドライバ４６０によってＤＹにプログラム電圧ＶＲＥＳＥＴを与えることで、Ｙ００の電位はＶＲＥＳＥＴとなる。以上の操作により、Ｃ００とＹ００の間にはＶＲＥＳＥＴの電位差（Ｙ００が正の高電位）が生じ、Ｃ００とＸ００の間には約１／２ＶＲＥＳＥＴの電位差が生じ、Ｃ００とＹ００の間の抵抗変化スイッチがオン状態からオフ状態へプログラムされる。
（１）ＰＧＶ０を“ＨＩＧＨ”、ＰＧＶ１を“ＬＯＷ”とすることで、制御線選択トランジスタ４３０をオン状態とし、制御線選択トランジスタ４３１をオフ状態とし、かつ、列選択デコーダ４２０に“ＨＩＧＨ”を入力する。
（２）ＰＧＨ０を“ＨＩＧＨ”、ＰＧＨ１を“ＬＯＷ”とすることで、スイッチセル４００に関わる選択トランジスタＴ００をオン状態とし、かつ。行選択デコーダ４１０に“ＨＩＧＨ”を入力する。
（３）選択線ＳＬの信号とＰＧＶ０の信号により、列選択デコーダ４２０によってＰＬ０を選択し、さらに電圧生成ドライバ４６０によってＤＸ線およびＰＬ０をオープンとする。ＰＬ０’、ＰＬ１、ＰＬ１’も非選択となりオープンとなる。
（４）電圧生成ドライバ４６０により、ＤＣ線に接地電位を与える。制御線選択トランジスタ４３０および選択トランジスタＴ００がオン状態であることから、Ｃ００に接地電位が与えられる。同時に、ＰＧＨ０と選択線ＳＬの信号により、行選択デコーダ４１０はＰＨ０を選択する。さらに電圧生成ドライバ４６０によってＤＹにプログラム電圧ＶＲＥＳＥＴを与えることで、Ｙ００の電位はＶＲＥＳＥＴとなる。以上の操作により、Ｃ００とＹ００の間にはＶＲＥＳＥＴの電位差（Ｙ００が正の高電位）が生じ、Ｃ００とＸ００の間には約１／２ＶＲＥＳＥＴの電位差が生じ、Ｃ００とＹ００の間の抵抗変化スイッチがオン状態からオフ状態へプログラムされる。
以上のようにして、Ｃ００とＸ００の間の抵抗変化スイッチと、Ｃ００とＹ００の間の抵抗変化スイッチの双方がオフ状態へプログラムされることで、スイッチセル４００はオフ状態となる。
図５は、本実施形態のクロスバスイッチ回路のデバイス構造の一部を示す断面図である。クロスバスイッチは、トランジスタが形成されているシリコン基板上の多層銅配線中に形成することができる。図５の相補型抵抗変化スイッチ５００は、図２Ａで示す第１のクロスバスイッチ２１の第１のスイッチセル２１３の有する相補型抵抗変化スイッチに相当する。また、相補型抵抗変化スイッチ５１０は、第２のクロスバスイッチ２２の第２のスイッチセル２２３の有する相補型抵抗変化スイッチに相当する。
相補型抵抗変化スイッチ５００は、第１の銅配線層５５０と第２の銅配線層５６０とにわたって形成される。また、相補型抵抗変化スイッチ５１０は、第２の銅配線層５６０と第３の銅配線層５７０とにわたって形成される。
相補型抵抗変化スイッチ５００は、活性電極となる銅配線５０１および銅配線５０２、抵抗変化層５０３、不関電極となる上部電極５０４から構成される。上部電極５０４は、ビア５０６、銅配線５０７、ビア５０８、銅配線５０５へと繋がる。抵抗変化層５０３には、酸化タンタルなどの金属酸化物やポリマー固体電解質などを用いることができる。不関電極となる上部電極５０４には、タンタルとルテニウムの積層膜などを用いることができる。
抵抗変化層５０３は、酸化シリコンなどを含む保護膜５０９の開口部で、銅電極５０１、５０２と接している。銅配線５０１と抵抗変化層５０３と上部電極５０４で一方の抵抗変化スイッチを構成し、銅配線５０２と抵抗変化層５０３と上部電極５０４でもう一方の抵抗変化スイッチを構成する。これら二つの抵抗変化スイッチが上部電極５０４を共有していることで、相補型抵抗変化スイッチ５００を構成する。
図４Ａの回路図の端子Ｘ００、Ｙ００、Ｃ００は、各々、銅配線５０１、銅配線５０２、銅配線５０５（ビア５０６、銅配線５０７、ビア５０８を介している）に対応する。また、共有端子であるＣ００となる銅配線５０５は、銅配線５０７とビア５０８を介して相補型抵抗変化スイッチ５１０の端子Ｃ００にも対応する。相補型抵抗変化スイッチ５００と同様に、相補型抵抗変化スイッチ５１０を、第２の銅配線層５６０と第３の銅配線層５７０とにわたって形成することができる。
なお、銅配線５０１と銅配線５０２は、例えば、図示されていない別々の銅配線層に設けられている銅配線にビアを介して各々接続し、平面視で交差するアレイ構成を成すことができる。
以上のように、クロスバスイッチ回路２では、セレクタ２５とセレクタ２６が、接続すべき入力線（第１、第２の入力線２１１、２２１）と出力線（第１、第２の出力線２１２、２２２）に接続するスイッチセル（第１、第２のスイッチセル２１３、２２３）がオンであるスイッチセルに接続する入力線と出力線を各々選択する。さらに、セレクタ２５とセレクタ２６は、接続すべきでない入力線と出力線に接続するスイッチセルがオンであるスイッチセルに接続する入力線と出力線を選択しない。さらに、セレクタ２５とセレクタ２６の両方を有する場合、セレクタ２５とセレクタ２６は同じクロスバスイッチの入力線と出力線を各々選択する。
以上により、クロスバスイッチ回路２によれば、あるクロスバスイッチのスイッチセルのオン／オフの状態に誤りがあっても、別のクロスバスイッチの正しいオンの状態を有するスイッチセルに繋がる入力線と出力線を選択することができる。これにより、入力線の信号を正しい出力線に導くことができる。
なお、本実施形態は、クロスバスイッチ回路には限定されず、多入力多出力、あるいは１入力多出力、あるいは多入力１出力の各種スイッチ回路とすることができる。
以上のように本実施形態によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することができる。
（第３の実施形態）
図６は、本発明の第３の実施形態のスイッチ回路であるクロスバスイッチ回路６の構成を示す図である。クロスバスイッチ回路６は、第１のクロスバスイッチ６１と、第２のクロスバスイッチ６２と、第３のクロスバスイッチ６３と、セレクタ６６と、多数決論理回路６７と、選択線６８とを有する。第１のクロスバスイッチ６１と第２のクロスバスイッチ６２と第３のクロスバスイッチ６３は、各々が有するスイッチセルの同じ番地のスイッチセル同士を対峙させるようにして重なっている。なお、クロスバスイッチの層数は、３には限定させず、３以上の奇数であればよい。
（第３の実施形態）
図６は、本発明の第３の実施形態のスイッチ回路であるクロスバスイッチ回路６の構成を示す図である。クロスバスイッチ回路６は、第１のクロスバスイッチ６１と、第２のクロスバスイッチ６２と、第３のクロスバスイッチ６３と、セレクタ６６と、多数決論理回路６７と、選択線６８とを有する。第１のクロスバスイッチ６１と第２のクロスバスイッチ６２と第３のクロスバスイッチ６３は、各々が有するスイッチセルの同じ番地のスイッチセル同士を対峙させるようにして重なっている。なお、クロスバスイッチの層数は、３には限定させず、３以上の奇数であればよい。
本実施形態のクロスバスイッチ回路６が、第２の実施形態のクロスバスイッチ回路２と異なる点は、クロスバスイッチ回路６は、セレクタの機能も有する多数決論理回路６７を有し、クロスバスイッチの層数が３以上の奇数であることである。その他の構成は、第２の実施形態のクロスバスイッチ回路２と同様である。
第１のクロスバスイッチ６１は、平面内で略同一方向に延在する第１の入力線６１１と、これらに平面視で交わり同じ平面内で略同一方向に延在する第１の出力線６１２とを有する。さらに、これら第１の入力線と第１の出力線の平面視での交点ごとに設けられ、これら第１の入力線と第１の出力線の接続をオン／オフする第１のスイッチセル６１３を有する。
第２のクロスバスイッチ６２は、平面内で略同一方向に延在する第２の入力線６２１と、これらに平面視で交わり同じ平面内で略同一方向に延在する第２の出力線６２２とを有する。さらに、これら第２の入力線と第２の出力線の平面視での交点ごとに設けられ、これら第２の入力線と第２の出力線の接続をオン／オフする第２のスイッチセル６２３を有する。
第３のクロスバスイッチ６３は、平面内で略同一方向に延在する第３の入力線６３１と、これらに平面視で交わり同じ平面内で略同一方向に延在する第３の出力線６３２とを有する。さらに、これら第３の入力線と第３の出力線の平面視での交点ごとに設けられ、これら第３の入力線と第３の出力線の接続をオン／オフする第３のスイッチセル６３３を有する。
セレクタ６６は、各クロスバスイッチの同じ順番の第１の入力線６１１と第２の入力線６２１と第３の入力線６３１の組ごとに設けられている。入線６４は、セレクタ６６で選択された第１の入力線６１１もしくは第２の入力線６２１もしくは第３の入力線６３１に接続する。
多数決論理回路６７は、各クロスバスイッチの同じ順番の第１の出力線６１２と第２の出力線６２２と第３の出力線６３２の組ごとに設けられている。出線６５は、多数決論理回路６７で選択された第１の出力線６１２もしくは第２の出力線６２２もしくは第３の出力線６３２に接続する。
セレクタ６６と多数決論理回路６７は、第１の入力線６１１と第１の出力線６１２の組、もしくは第２の入力線６２１と第２の出力線６２２の組、もしくは第３の入力線６２３と第３の出力線６２３の組の、いずれかの組を選択する。このとき、セレクタ６６と多数決論理回路６７は、各々の選択の情報を選択線６８を介して共有することで、前記の組としての選択が可能である。
セレクタ６６と多数決論理回路６７は、まず、第１のクロスバスイッチ６１の第１の入力線６１１と第１の出力線６１２の組を指定し、この指定によって第１の入力線６１１からの信号が第１の出力線６１２を介して多数決論理回路６７に達するかを判定する。図６では、第１のスイッチセル６１３はオン（●）であるため、多数決論理回路６７は信号を受け取ることができる。同じことを、第２のクロスバスイッチ６２の第２の入力線６２１と第２の出力線６２２の組と、第３のクロスバスイッチ６３の第３の入力線６３１と第３の出力線６３２の組とで繰り返す。なお、図６では、第１のスイッチセル６１３と第２のスイッチセル６２３と第３のスイッチセル６３３の正しいオン／オフ状態は、オン（●）であるとする。
多数決論理回路６７は、以上の繰り返しの結果から、オン（●）が多いかオフ（○）が多いかを判定する。図７は、この多数決における真理値表を示す。この真理値表に基づいて、多数決論理回路６７は、多い方の状態のスイッチセルを有するクロスバスイッチの出力線を選択する。すなわち、図６ではオン（●）が多いので、第１の出力線６１２もしくは第３の出力線６３２を選択する。ここで、予め、例えば、先の順番のクロスバスイッチを優先させる、としておくならば、多数決論理回路６７は、第１の出力線６１２を選択する。次に、多数決論理回路６７は、選択線６８を介してセレクタ６６に第１の出力線６１２を選択したことを通知する。セレクタ６６は、この通知を受けて、第１の出力線６１２と同じ第１のクロスバスイッチ６１の第１の入力線６１１を選択する。
なお、セレクタ６６と多数決論理回路６７は、多数決で多数派であるスイッチセルに接続する入力線と出力線の組を、前記のようにどれかひとつではなく、複数選択することもできる。
以上のように、セレクタ６６と多数決論理回路６７は、多数決によって、第２のクロスバスイッチ６２の第２のスイッチセル６２３が誤っていても、正しいオン状態のスイッチセルを有するクロスバスイッチの入力線と出力線の組を選択することができる。
なお、相補型抵抗変化スイッチでは、スイッチセルの多数決による多数派が誤ったオン／オフ状態となる場合は、スイッチの信頼性の高さからごく稀であるため、上記の多数決による判定が有効である。
図８は、本実施形態のクロスバスイッチ回路のデバイス構造の一部を示す断面図である。クロスバスイッチは、トランジスタが形成されているシリコン基板上の多層銅配線中に形成することができる。図８の相補型抵抗変化スイッチ８００は、図６で示す第１のクロスバスイッチ６１の第１のスイッチセル６１３の有する相補型抵抗変化スイッチに相当する。また、相補型抵抗変化スイッチ８１０は、第２のクロスバスイッチ６２の第２のスイッチセル６２３の有する相補型抵抗変化スイッチに相当する。また、相補型抵抗変化スイッチ８２０は、第３のクロスバスイッチ６３の第３のスイッチセル６３３の有する相補型抵抗変化スイッチに相当する。
相補型抵抗変化スイッチ８００は、第１の銅配線層８５０と第２の銅配線層８６０とにわたって形成される。また、相補型抵抗変化スイッチ８１０は、第２の銅配線層８６０と第３の銅配線層８７０とにわたって形成される。また、相補型抵抗変化スイッチ８２０は、第３の銅配線層７６０と第４の銅配線層８８０とにわたって形成される。
相補型抵抗変化スイッチ８００は、活性電極となる銅配線８０１および銅配線８０２、抵抗変化層８０３、不関電極となる上部電極８０４から構成される。上部電極８０４は、ビア８０６、銅配線８０７、ビア８０８、銅配線８０５へと繋がる。抵抗変化層８０３には、酸化タンタルなどの金属酸化物やポリマー固体電解質などを用いることができる。不関電極となる上部電極８０４には、タンタルとルテニウムの積層膜などを用いることができる。
抵抗変化層８０３は、酸化シリコンなどを含む保護膜８０９の開口部で、銅電極８０１、８０２と接している。銅配線８０１と抵抗変化層８０３と上部電極８０４で一方の抵抗変化スイッチを構成し、銅配線８０２と抵抗変化層８０３と上部電極８０４でもう一方の抵抗変化スイッチを構成する。これら二つの抵抗変化スイッチが上部電極８０４を共有していることで、相補型抵抗変化スイッチ８００を構成する。
相補型抵抗変化スイッチ８００と同様に、相補型抵抗変化スイッチ８１０を第２の銅配線層８６０と第３の銅配線層８７０とにわたって、相補型抵抗変化スイッチ８２０を第３の銅配線層７６０と第４の銅配線層８８０とにわたって、各々形成することができる。
以上のように、クロスバスイッチ回路６では、セレクタ６６と多数決論理回路６７が、セレクタ６７に接続する入力線の各々と多数決論理回路６７に接続する出力線の各々とに接続するスイッチセル（第１〜第３のスイッチセル６１３〜６３３）のオン／オフの多数決を行う。この結果、オンがオフより多いとき、セレクタ６６と多数決論理回路６７は、オンであるスイッチセルに接続する入力線と出力線を各々選択する。さらに、オフがオンより多いとき、セレクタ６６と多数決論理回路６７は、オンであるスイッチセルに接続する入力線と出力線を選択しない。さらに、セレクタ６６と多数決論理回路６７は、同じクロスバスイッチの入力線と出力線を各々選択する。
以上により、クロスバスイッチ回路６によれば、あるクロスバスイッチのスイッチセルのオン／オフの状態に誤りがあっても、別のクロスバスイッチの正しいオンの状態を有するスイッチセルに繋がる入力線と出力線を選択することができる。これにより、入力線の信号を正しい出力線に導くことができる。
なお、本実施形態は、クロスバスイッチ回路には限定されず、多入力多出力、あるいは１入力多出力、あるいは多入力１出力の各種スイッチ回路とすることができる。
以上のように、本実施形態によれば、入力線と出力線のあるべき接続を実現することのできる信頼性の高いクロスバスイッチなどのスイッチ回路を提供することができる。
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記１）
入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、
前記複数の前記切替スイッチ間で、前記入力線の選択をする第１のセレクタと、前記出力線の選択をする第２のセレクタと、の少なくとも一方と、を有し、
前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第１のセレクタに接続し、前記出力線各々は互いに異なる前記第２のセレクタに接続し、
前記第１のセレクタと前記第２のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、
前記第１のセレクタと前記第２のセレクタの両方を有する場合、前記第１のセレクタと前記第２のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、スイッチ回路。
（付記２）
前記接続すべき前記入力線と前記出力線は、予め定められた前記スイッチ素子のオン／オフの設定情報に基づいて特定される、付記１記載のスイッチ回路。
（付記３）
前記切替スイッチは奇数個であり、
接続すべき前記入力線と前記出力線は、前記第１のセレクタに接続する前記入力線の各々と前記第２のセレクタに接続する前記出力線の各々に接続する前記スイッチ素子のオンがオフより多いときのオンの前記スイッチ素子に接続する前記入力線と前記出力線に特定される、付記１記載のスイッチ回路。
（付記４）
前記出力線ごとに出力信号をモニタリングして前記出力線に接続する前記スイッチ素子のオン／オフを検知し、前記検知結果を前記第１のセレクタと前記第２のセレクタに提供する検知器を有する、付記１から３の内の１項記載のスイッチ回路。
（付記５）
前記第１のセレクタと前記第２のセレクタの内の少なくとも一方は、前記検知器を内蔵している、付記４記載のスイッチ回路。
（付記６）
前記入力線は、平面内の第１の方向に延在し、
前記出力線は、前記平面に略平行な平面内で第２の方向に延在し前記入力線に平面視で交わり、
前記スイッチ素子は、前記入力線と前記出力線の平面視での交点ごとに設けられている、付記１から５の内の１項記載のスイッチ回路。
（付記７）
前記スイッチ素子は、抵抗変化素子を有する、付記１から６の内の１項記載のスイッチ回路。
（付記８）
前記スイッチ素子は選択トランジスタを有し、前記抵抗変化素子は第１の電極と第２の電極と第３の電極とを有し、第１の電極は前記入力線に接続し、第２の電極は前記出力線に接続し、第３の電極は前記選択トランジスタに接続する、付記７記載のスイッチ回路。
（付記９）
前記選択トランジスタは、前記切替スイッチ間で共有されている、付記８記載のスイッチ回路。
（付記１０）
前記抵抗変化素子は、前記第１の電極と前記第３の電極の間と、前記第２の電極と前記第３の電極の間とにそれぞれ抵抗変化層を有し、前記第１の電極と前記第２の電極を活性電極とし前記第３の電極を不関電極とする、もしくは前記第１の電極と前記第２の電極を不関電極とし前記第３の電極を活性電極とする、付記９記載のスイッチ回路。
（付記１１）
基板表面側から順に第１の配線層と第２の配線層と第３の配線層を有し、複数の前記切替スイッチの内の第１の前記切替スイッチは前記第１の配線層と前記第２の配線層に存在し、第１の前記切替スイッチに重なる第２の前記切替スイッチは前記第２の配線層と前記第３の配線層に存在する、付記１から１０の内の１項記載のスイッチ回路。
（付記１２）
前記第１の配線層と前記第２の配線層と前記第３の配線層は銅配線を有する、付記１１記載のスイッチ回路。
（付記１３）
付記１から１２の内の１項記載のスイッチ回路を有する半導体装置。
（付記１）
入力線と、出力線と、前記入力線と前記出力線に接続しオンすることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、
前記複数の前記切替スイッチ間で、前記入力線の選択をする第１のセレクタと、前記出力線の選択をする第２のセレクタと、の少なくとも一方と、を有し、
前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第１のセレクタに接続し、前記出力線各々は互いに異なる前記第２のセレクタに接続し、
前記第１のセレクタと前記第２のセレクタは、接続すべき前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を各々選択し、接続すべきでない前記入力線と前記出力線に接続する前記スイッチ素子がオンである前記スイッチ素子に接続する前記入力線と前記出力線を選択せず、
前記第１のセレクタと前記第２のセレクタの両方を有する場合、前記第１のセレクタと前記第２のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、スイッチ回路。
（付記２）
前記接続すべき前記入力線と前記出力線は、予め定められた前記スイッチ素子のオン／オフの設定情報に基づいて特定される、付記１記載のスイッチ回路。
（付記３）
前記切替スイッチは奇数個であり、
接続すべき前記入力線と前記出力線は、前記第１のセレクタに接続する前記入力線の各々と前記第２のセレクタに接続する前記出力線の各々に接続する前記スイッチ素子のオンがオフより多いときのオンの前記スイッチ素子に接続する前記入力線と前記出力線に特定される、付記１記載のスイッチ回路。
（付記４）
前記出力線ごとに出力信号をモニタリングして前記出力線に接続する前記スイッチ素子のオン／オフを検知し、前記検知結果を前記第１のセレクタと前記第２のセレクタに提供する検知器を有する、付記１から３の内の１項記載のスイッチ回路。
（付記５）
前記第１のセレクタと前記第２のセレクタの内の少なくとも一方は、前記検知器を内蔵している、付記４記載のスイッチ回路。
（付記６）
前記入力線は、平面内の第１の方向に延在し、
前記出力線は、前記平面に略平行な平面内で第２の方向に延在し前記入力線に平面視で交わり、
前記スイッチ素子は、前記入力線と前記出力線の平面視での交点ごとに設けられている、付記１から５の内の１項記載のスイッチ回路。
（付記７）
前記スイッチ素子は、抵抗変化素子を有する、付記１から６の内の１項記載のスイッチ回路。
（付記８）
前記スイッチ素子は選択トランジスタを有し、前記抵抗変化素子は第１の電極と第２の電極と第３の電極とを有し、第１の電極は前記入力線に接続し、第２の電極は前記出力線に接続し、第３の電極は前記選択トランジスタに接続する、付記７記載のスイッチ回路。
（付記９）
前記選択トランジスタは、前記切替スイッチ間で共有されている、付記８記載のスイッチ回路。
（付記１０）
前記抵抗変化素子は、前記第１の電極と前記第３の電極の間と、前記第２の電極と前記第３の電極の間とにそれぞれ抵抗変化層を有し、前記第１の電極と前記第２の電極を活性電極とし前記第３の電極を不関電極とする、もしくは前記第１の電極と前記第２の電極を不関電極とし前記第３の電極を活性電極とする、付記９記載のスイッチ回路。
（付記１１）
基板表面側から順に第１の配線層と第２の配線層と第３の配線層を有し、複数の前記切替スイッチの内の第１の前記切替スイッチは前記第１の配線層と前記第２の配線層に存在し、第１の前記切替スイッチに重なる第２の前記切替スイッチは前記第２の配線層と前記第３の配線層に存在する、付記１から１０の内の１項記載のスイッチ回路。
（付記１２）
前記第１の配線層と前記第２の配線層と前記第３の配線層は銅配線を有する、付記１１記載のスイッチ回路。
（付記１３）
付記１から１２の内の１項記載のスイッチ回路を有する半導体装置。
１ スイッチ回路
１１ 入力線
１２ 出力線
１３ スイッチ素子
１４ 切替スイッチ
１５ 第１のセレクタ
１６ 第２のセレクタ
２、６ クロスバスイッチ回路
２１、６１ 第１のクロスバスイッチ
２２、６２ 第２のクロスバスイッチ
６３ 第３のクロスバスイッチ
２３、６４ 入線
２４、６５ 出線
２５、２６、６６ セレクタ
２７ 情報提供部
６７ 多数決論理回路
２１１、６１１ 第１の入力線
２２１、６２１ 第２の入力線
６３１ 第３の入力線
２１２、６１２ 第１の出力線
２２２、６２２ 第２の出力線
６３２ 第３の出力線
２１３、６１３ 第１のスイッチセル
２２３、６２３ 第２のスイッチセル
６３３ 第３のスイッチセル
６８ 選択線
３、９ 抵抗変化スイッチ
３１、９１ 抵抗変化層
３０、９０ 相補型抵抗変化スイッチ
３２、９２ 活性電極
３３、９３ 不関電極
３００、９００ スイッチセル
３０１ 入力線
３０２ 出力線
３０３ 制御線
３０４ 選択トランジスタ
４００ スイッチセル
４１０、４１１ 行選択デコーダ
４２０、４２１ 列選択デコーダ
４３０、４３１ 制御線選択トランジスタ
４４０、４４１、４５０、４５１ セレクタ
４６０ 電圧生成ドライバ
５００、５１０、８００、８１０、８２０ 相補型抵抗変化スイッチ
５０１、５０２、５０５、５０７、８０１、８０２、８０５、８０７ 銅配線
５０３、８０３ 抵抗変化層
５０４、８０４ 上部電極
５０６、５０８、８０６、８０８ ビア
５０９、８０９ 保護膜
５５０、８５０ 第１の銅配線層
５６０、８６０ 第２の銅配線層
５７０、８７０ 第３の銅配線層
８８０ 第４の銅配線層
１０００、１００１、１００２、１００３ スイッチセル
１００５ 電圧生成ドライバ
１０１０、１０１１ 行選択トランジスタ
１０２０、１０２１ 列選択トランジスタ
１０３０、１０３１ 制御線選択トランジスタ
１０４０、１０４１ 入力線
１０５０、１０５１ 出力線
１０６０、１０６１ 制御線
１１００ 相補型抵抗変化スイッチ
１１０１ａ 第１の抵抗変化スイッチ
１１０１ｂ 第２の抵抗変化スイッチ
１１０２ 第１層間絶縁膜
１１０３ａ、１１０３ｂ 第１銅配線
１１０４ａ、１１０４ｂ 第１バリアメタル
１１０５ 第１バリア絶縁膜
１１０６ 抵抗変化膜
１１０７ 上部電極
１１０８ 第２層間絶縁膜
１１０９ 第２バリアメタル
１１１０ プラグ
１１１１ 第２銅配線
１１１２ 第２バリア絶縁膜
１１ 入力線
１２ 出力線
１３ スイッチ素子
１４ 切替スイッチ
１５ 第１のセレクタ
１６ 第２のセレクタ
２、６ クロスバスイッチ回路
２１、６１ 第１のクロスバスイッチ
２２、６２ 第２のクロスバスイッチ
６３ 第３のクロスバスイッチ
２３、６４ 入線
２４、６５ 出線
２５、２６、６６ セレクタ
２７ 情報提供部
６７ 多数決論理回路
２１１、６１１ 第１の入力線
２２１、６２１ 第２の入力線
６３１ 第３の入力線
２１２、６１２ 第１の出力線
２２２、６２２ 第２の出力線
６３２ 第３の出力線
２１３、６１３ 第１のスイッチセル
２２３、６２３ 第２のスイッチセル
６３３ 第３のスイッチセル
６８ 選択線
３、９ 抵抗変化スイッチ
３１、９１ 抵抗変化層
３０、９０ 相補型抵抗変化スイッチ
３２、９２ 活性電極
３３、９３ 不関電極
３００、９００ スイッチセル
３０１ 入力線
３０２ 出力線
３０３ 制御線
３０４ 選択トランジスタ
４００ スイッチセル
４１０、４１１ 行選択デコーダ
４２０、４２１ 列選択デコーダ
４３０、４３１ 制御線選択トランジスタ
４４０、４４１、４５０、４５１ セレクタ
４６０ 電圧生成ドライバ
５００、５１０、８００、８１０、８２０ 相補型抵抗変化スイッチ
５０１、５０２、５０５、５０７、８０１、８０２、８０５、８０７ 銅配線
５０３、８０３ 抵抗変化層
５０４、８０４ 上部電極
５０６、５０８、８０６、８０８ ビア
５０９、８０９ 保護膜
５５０、８５０ 第１の銅配線層
５６０、８６０ 第２の銅配線層
５７０、８７０ 第３の銅配線層
８８０ 第４の銅配線層
１０００、１００１、１００２、１００３ スイッチセル
１００５ 電圧生成ドライバ
１０１０、１０１１ 行選択トランジスタ
１０２０、１０２１ 列選択トランジスタ
１０３０、１０３１ 制御線選択トランジスタ
１０４０、１０４１ 入力線
１０５０、１０５１ 出力線
１０６０、１０６１ 制御線
１１００ 相補型抵抗変化スイッチ
１１０１ａ 第１の抵抗変化スイッチ
１１０１ｂ 第２の抵抗変化スイッチ
１１０２ 第１層間絶縁膜
１１０３ａ、１１０３ｂ 第１銅配線
１１０４ａ、１１０４ｂ 第１バリアメタル
１１０５ 第１バリア絶縁膜
１１０６ 抵抗変化膜
１１０７ 上部電極
１１０８ 第２層間絶縁膜
１１０９ 第２バリアメタル
１１１０ プラグ
１１１１ 第２銅配線
１１１２ 第２バリア絶縁膜
Claims (10)
- 入力線と、出力線と、前記入力線と前記出力線に接続され且つオンに設定されることで前記入力線と前記出力線の信号伝達を可能にするスイッチ素子と、を有し、前記入力線の数が互いに等しく前記出力線の数が互いに等しい複数の切替スイッチと、
前記複数の前記切替スイッチ間で、前記入力線の選択をする第１のセレクタと、前記出力線の選択をする第２のセレクタと、の少なくとも一方と、を有し、
前記切替スイッチ各々の、前記入力線各々は互いに異なる前記第１のセレクタに接続され、前記出力線各々は互いに異なる前記第２のセレクタに接続され、
前記第１のセレクタと前記第２のセレクタは、前記信号伝達を可能にすべき前記入力線と前記出力線を各々選択し、前記信号伝達を可能にすべきでない前記入力線と前記出力線を選択せず、
前記第１のセレクタと前記第２のセレクタの両方を有する場合、前記第１のセレクタと前記第２のセレクタは同じ前記切替スイッチの前記入力線と前記出力線を各々選択する、
スイッチ回路。 - 前記信号伝達を可能にすべき前記入力線と前記出力線は、予め定められた前記スイッチ素子のオン／オフの設定情報に基づいて特定される、請求項１記載のスイッチ回路。
- 前記切替スイッチは奇数個であり、
前記信号伝達を可能にすべき前記入力線と前記出力線は、前記第１のセレクタに接続される前記入力線の各々と前記第２のセレクタに接続される前記出力線の各々に接続される前記スイッチ素子のオンの設定がオフの設定より多いときのオンに設定された前記スイッチ素子に接続される前記入力線と前記出力線に特定される、請求項１記載のスイッチ回路。 - 前記出力線ごとに出力信号をモニタリングして前記出力線に接続される前記スイッチ素子のオン／オフを検知し、前記検知結果を前記第１のセレクタと前記第２のセレクタに提供する検知器を有する、請求項１から３の内の１項記載のスイッチ回路。
- 前記入力線は、平面内の第１の方向に延在し、
前記出力線は、前記平面に略平行な平面内で第２の方向に延在し前記入力線に平面視で交わり、
前記スイッチ素子は、前記入力線と前記出力線の平面視での交点ごとに設けられている、請求項１から４の内の１項記載のスイッチ回路。 - 前記スイッチ素子は、抵抗変化素子を有する、請求項１から５の内の１項記載のスイッチ回路。
- 前記スイッチ素子は選択トランジスタを有し、前記抵抗変化素子は第１の電極と第２の電極と第３の電極とを有し、第１の電極は前記入力線に接続し、第２の電極は前記出力線に接続し、第３の電極は前記選択トランジスタに接続する、請求項６記載のスイッチ回路。
- 前記選択トランジスタは、前記切替スイッチ間で共有されている、請求項７記載のスイッチ回路。
- 基板表面側から順に第１の配線層と第２の配線層と第３の配線層を有し、複数の前記切替スイッチの内の第１の前記切替スイッチは前記第１の配線層と前記第２の配線層に存在し、第１の前記切替スイッチに重なる第２の前記切替スイッチは前記第２の配線層と前記第３の配線層に存在する、請求項１から８の内の１項記載のスイッチ回路。
- 請求項１から９の内の１項記載のスイッチ回路を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016134875A JP6750353B2 (ja) | 2016-07-07 | 2016-07-07 | スイッチ回路およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016134875A JP6750353B2 (ja) | 2016-07-07 | 2016-07-07 | スイッチ回路およびこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018007167A JP2018007167A (ja) | 2018-01-11 |
| JP6750353B2 true JP6750353B2 (ja) | 2020-09-02 |
Family
ID=60948230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016134875A Active JP6750353B2 (ja) | 2016-07-07 | 2016-07-07 | スイッチ回路およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6750353B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019146534A1 (ja) * | 2018-01-25 | 2019-08-01 | 日本電気株式会社 | 論理集積回路 |
| WO2021033266A1 (ja) * | 2019-08-20 | 2021-02-25 | 国立大学法人大阪大学 | 信号線の接続方法、プログラム、及び、半導体集積回路 |
| WO2021205941A1 (ja) * | 2020-04-09 | 2021-10-14 | 国立研究開発法人科学技術振興機構 | 三次元アレイ装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671699B2 (ja) * | 1991-11-15 | 1997-10-29 | 三菱電機株式会社 | セル交換装置 |
| JP5046142B2 (ja) * | 2008-03-31 | 2012-10-10 | 独立行政法人産業技術総合研究所 | 再構成可能集積回路 |
| US8816312B2 (en) * | 2010-09-28 | 2014-08-26 | Nec Corporation | Semiconductor device |
| JP2012120110A (ja) * | 2010-12-03 | 2012-06-21 | Rohm Co Ltd | リコンフィギュラブルロジック装置 |
-
2016
- 2016-07-07 JP JP2016134875A patent/JP6750353B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018007167A (ja) | 2018-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9997244B1 (en) | RRAM-based authentication circuit | |
| JP6577954B2 (ja) | 切り替えコンポーネントおよびメモリユニット | |
| KR101845738B1 (ko) | 저항 랜덤 액세스 메모리 | |
| US8253443B2 (en) | Interconnection architectures for multilayer crossbar circuits | |
| CN110036484B (zh) | 电阻式随机存取存储器单元 | |
| US9082533B2 (en) | Memristive element based on hetero-junction oxide | |
| JP6750353B2 (ja) | スイッチ回路およびこれを用いた半導体装置 | |
| US10026896B2 (en) | Multilayered memristors | |
| US20170256587A1 (en) | Crossbar switch, logic integrated circuit using the same, and semiconductor device | |
| CN109215708A (zh) | 具有可编程非易失性电阻开关元件的集成电路 | |
| TW201843681A (zh) | 記憶裝置 | |
| US10748614B2 (en) | Semiconductor device and programming method therefor | |
| TWI497786B (zh) | 具有可編程金屬化單元之記憶裝置與積體電路及其操作方法與製造方法 | |
| CN103296200B (zh) | 具有可编程金属化单元的装置与电路及其操作和制造方法 | |
| JP2011035202A (ja) | 半導体記憶装置 | |
| US10720576B2 (en) | Semiconductor device | |
| WO2020158531A1 (ja) | 記憶装置およびプログラミング方法 | |
| JP6740219B2 (ja) | 半導体記憶装置 | |
| US9343150B2 (en) | Programmable logic device with resistive change memories | |
| US20170271404A1 (en) | Resistive change element, non-volatile storage device, and programmable logic device | |
| US10755778B1 (en) | Semiconductor switch and semiconductor device | |
| JP5401970B2 (ja) | 不揮発性記憶装置 | |
| US20140225165A1 (en) | Interconnect wiring switches and integrated circuits including the same | |
| US20200381045A1 (en) | Semiconductor device and error detection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200727 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6750353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |