JP6734644B2

JP6734644B2 - 光電変換装置

Info

Publication number: JP6734644B2
Application number: JP2015248640A
Authority: JP
Inventors: 晃永山本; 中村　重幸; 重幸中村; 輝昌永野; 健一里
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2015-12-21
Filing date: 2015-12-21
Publication date: 2020-08-05
Anticipated expiration: 2035-12-21
Also published as: JP2017117835A

Description

本発明は、光電変換素子に関するものである。

特許文献１には、放射線画像読取装置が開示されている。この放射線画像読取装置は、放射線画像が記録された輝尽性蛍光体層に励起光を走査して得られる画像情報を読み取るための光電変換素子を備えている。光電変換素子は、フォトダイオード及びシリコン光電子増倍管を有する。そして、光電変換素子により読み取られる輝尽光の光量に応じて、画像情報を読み取る光電変換素子をフォトダイオードとシリコン光電子増倍管との間で切り換える。

特開２００８−２８７１６５号公報

微弱な光を検出するための光電変換素子として、近年、アバランシェフォトダイオード（以下、ＡＰＤ）からなるピクセルが二次元状に配置されて成るものが知られている。このような光電変換素子では、各ピクセルに共通のバイアス電圧を供給するとともに、各ピクセルからの出力電流を一括して収集してフォトンカウンティングを行うことにより、フォトダイオードアレイへの微弱な入射光量を精度良く測定することができる。このような光電変換デバイスとしては、例えば浜松ホトニクス社製ＭＰＰＣ（登録商標）がある。

しかしながら、このような光電変換素子の適用範囲の拡大に従って、微弱光量から比較的大きな光量まで幅広い光量レンジに対応し得ることが望まれている。本発明は、このような課題に鑑みてなされたものであり、幅広い光量レンジに対応し得る光電変換素子を提供することを目的とする。

上述した課題を解決するために、本発明による光電変換装置は、光電変換素子と、光電変換素子から信号を読み出すための回路とを備える。光電変換素子は、共通の半導体基板に形成され、アバランシェフォトダイオードをそれぞれ含む複数のピクセルと、半導体基板上に形成されて複数のピクセルに含まれる二以上の第１のピクセルとクエンチング抵抗を介して電気的に接続され、二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、半導体基板上に形成されて複数のピクセルに含まれる二以上の第２のピクセルとクエンチング抵抗を介して電気的に接続され、二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、を有する。回路は、第１の配線に接続され、二以上の第１のピクセルへの入射光量に相当する第１の値を生成する第１の回路と、第２の配線に接続され、二以上の第２のピクセルへの入射光量に相当する第２の値を生成する第２の回路と、第１及び第２の値のうち一方を選択し、その値に基づいて光電変換素子への入射光量を特定する信号処理部と、を有する。第２のピクセルのクエンチング抵抗の抵抗値は、第１のピクセルのクエンチング抵抗の抵抗値よりも大きい。

この光電変換装置では、第２のピクセルのクエンチング抵抗の抵抗値が、第１のピクセルのクエンチング抵抗の抵抗値よりも大きい。クエンチング抵抗の抵抗値が比較的小さい二以上の第１のピクセルでは、入射光量が微弱な場合であっても比較的大きな電流を出力することができる。言い換えれば、入射光量に対して高いゲインで電流を出力することができるので、検出可能な入射光量の下限を小さくすることができる。一方、クエンチング抵抗の抵抗値が比較的大きい二以上の第２のピクセルでは、入射光量が比較的大きい場合であっても比較的小さな電流を出力することができる。言い換えれば、入射光量に対して低いゲインで電流を出力することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、上記の光電変換装置によれば、入射光量に応じて第１の配線または第２の配線から選択的に出力電流を取り出すことによって、微弱光量から比較的大きな光量まで幅広い光量レンジに対応することができる。

上記の光電変換装置において、第１の回路はフォトンカウンティング回路であり、第２の回路はアナログ−デジタル変換回路であってもよい。また、上記の光電変換装置において、第１のピクセルが列方向に並んで配置されて成る第１のピクセル列と、第２のピクセルが列方向に並んで配置されて成る第２のピクセル列とが、行方向に交互に並んでもよい。
上記の光電変換装置において、第１のピクセルの受光面積と第２のピクセルの受光面積とは互いに略等しくてもよい。これにより、従来の光電変換素子に対してクエンチング抵抗の抵抗値を変更するだけで、上記の効果を容易に得ることができる。

上記の光電変換装置において、第２のピクセルのクエンチング抵抗は第１のピクセルのクエンチング抵抗よりも長くてもよい。或いは、第２のピクセルのクエンチング抵抗の延在方向と交差する方向の幅は、第１のピクセルのクエンチング抵抗の延在方向と交差する方向の幅よりも狭くてもよい。例えばこれらのうち少なくとも一方の構成を採用することにより、第２のピクセルのクエンチング抵抗の抵抗値を、第１のピクセルのクエンチング抵抗の抵抗値よりも容易に大きくすることができる。

本発明による光電変換素子は、共通の半導体基板に形成され、アバランシェフォトダイオードをそれぞれ含む複数のピクセルと、半導体基板上に形成されて複数のピクセルに含まれる二以上の第１のピクセルとクエンチング抵抗を介して電気的に接続され、二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、半導体基板上に形成されて複数のピクセルに含まれる二以上の第２のピクセルとクエンチング抵抗を介して電気的に接続され、二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、を備える。第２のピクセルのクエンチング抵抗の抵抗値は、第１のピクセルのクエンチング抵抗の抵抗値よりも大きい。第２のピクセルに印加されるバイアス電圧は、第１のピクセルに印加されるバイアス電圧よりも小さい。これにより、対応可能な光量レンジを更に拡大することができる。

本発明によれば、幅広い光量レンジに対応し得る光電変換素子を提供することができる。

本発明の第１実施形態に係る光電変換素子の平面図である。受光面の一部を拡大して示す平面図である。光電変換素子の断面構成を概略的に示す図である。外部回路の構成例を概略的に示す図である。第１変形例として、クエンチング抵抗の形状の例を示す図である。第２変形例に係る光電変換素子の平面図である。受光面の一部を拡大して示す平面図である。光電変換素子の断面構成を概略的に示す図である。第３変形例に係る回路構成を概略的に示す図である。

以下、添付図面を参照しながら本発明による光電変換素子の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係る光電変換素子１Ａの平面図である。光電変換素子１Ａは、半導体基板３０を備えており、半導体基板３０の主面上は光を受ける受光部３Ａとなっている。受光部３Ａでは、複数のピクセル１０が二次元状に配列されている。複数のピクセル１０は、共通のバイアス電圧により動作するＡＰＤをそれぞれ含んで構成されている。

複数のピクセル１０には、二以上の第１のピクセル１１と、二以上の第２のピクセル１２とが含まれる。第１のピクセル１１の受光面積（実効的な有感領域）と、第２のピクセル１２の受光面積とは互いに略等しい。一例では、隣り合う第１のピクセル１１同士のピッチ（中心間隔）は５０μｍであり、隣り合う第２のピクセル１２同士のピッチも５０μｍである。本実施形態では、第１のピクセル１１が列方向に並んで配置されて成る第１のピクセル列１１Ａと、第２のピクセル１２が列方向に並んで配置されて成る第２のピクセル列１２Ａとが、行方向に交互に並んでいる。

光電変換素子１Ａは、信号読出用の第１の配線２１及び第２の配線２２を更に備えている。第１の配線２１は、二以上の第１のピクセル１１と電気的に接続されており、これらの第１のピクセル１１からの出力電流を一括して取り出す。第２の配線２２は、二以上の第２のピクセル１２と電気的に接続されており、これらの第２のピクセル１２からの出力電流を一括して取り出す。

図２は、受光部３Ａの一部を拡大して示す平面図である。図２に示されるように、第１のピクセル１１のＡＰＤと第１の配線２１とは、クエンチング抵抗２３を介して電気的に接続されている。言い換えると、クエンチング抵抗２３の一端が第１のピクセル１１のＡＰＤと電気的に接続され、他端が第１の配線２１と電気的に接続されている。同様に、第２のピクセル１２のＡＰＤと第２の配線２２とは、クエンチング抵抗２４を介して電気的に接続されている。言い換えると、クエンチング抵抗２４の一端が第２のピクセル１２のＡＰＤと電気的に接続され、他端が第２の配線２２と電気的に接続されている。

第２のピクセル１２のクエンチング抵抗２４の抵抗値は、前記第１のピクセル１１のクエンチング抵抗２３の抵抗値よりも大きい。一例では、クエンチング抵抗２４の抵抗値は５００ｋΩであり、クエンチング抵抗２３の抵抗値は２５０ｋΩである。別の例では、クエンチング抵抗２４の抵抗値は７５０ｋΩであり、クエンチング抵抗２３の抵抗値は２５０ｋΩである。更に別の例では、クエンチング抵抗２４の抵抗値は１ＭΩであり、クエンチング抵抗２３の抵抗値は２５０ｋΩである。クエンチング抵抗２３の抵抗値は、ラッチングしない（すなわちクエンチング可能な）値であればよい。

このようなクエンチング抵抗の抵抗値の相違は、例えばクエンチング抵抗の断面積を互いに異ならせること、或いはクエンチング抵抗の長さを互いに異ならせることにより好適に実現される。図２に示される例では、クエンチング抵抗２３の抵抗値を小さくするためにクエンチング抵抗２３を直線状に配設して短くし、またクエンチング抵抗２４の抵抗値を大きくするためにクエンチング抵抗２４を渦巻き状に配設して長くしている。クエンチング抵抗２３，２４は、例えば光透過性（半透明）の導電性材料からなる。

図３は、光電変換素子１Ａの断面構成を概略的に示す図である。光電変換素子１Ａは、半導体基板３０を備えている。上述した複数のピクセル１０は、この共通の半導体基板３０に形成されている。具体的には、半導体基板３０は主面３０ａ及び裏面３０ｂを有しており、裏面３０ｂ上の全面には下面電極（カソード）３１が設けられている。また、半導体基板３０は、裏面３０ｂを含みｎ型Ｓｉからなる領域３０ｃと、主面３０ａを含みｐ型Ｓｉからなる領域３０ｄとが積層されてなる。主面３０ａを含む領域３０ｄの内部には、第１のピクセル１１を構成するｐ型半導体領域３２ａと、第２のピクセル１２を構成するｐ型半導体領域３２ｂとが、互いに間隔を空けて並んで形成されている。ｐ型半導体領域３２ａ，３２ｂは例えばｐ型Ｓｉからなる。第１のピクセル１１のＡＰＤは、ｐ型半導体領域３２ａ直下の領域３０ｄと領域３０ｃとがｐｎ接合を成すことによって構成されている。同様に、第２のピクセル１２のＡＰＤは、ｐ型半導体領域３２ｂ直下の領域３０ｄと領域３０ｃとがｐｎ接合を成すことによって構成されている。

主面３０ａ上の全面には、第１の絶縁膜３３が設けられている。第１の絶縁膜３３は、例えばＳｉＯ₂、ＳｉＮといった絶縁性シリコン化合物によって好適に構成され得る。ｐ型半導体領域３２ａ上かつ第１の絶縁膜３３上にはコンタクト電極（アノード）３４ａが設けられている。コンタクト電極３４ａは、第１の絶縁膜３３に形成された開口を介してｐ型半導体領域３２ａと接触している。同様に、ｐ型半導体領域３２ｂ上かつ第１の絶縁膜３３上にはコンタクト電極（アノード）３４ｂが設けられている。コンタクト電極３４ｂは、第１の絶縁膜３３に形成された開口を介してｐ型半導体領域３２ｂと接触している。

第１の配線２１及び第２の配線２２は、金属製であり、半導体基板３０上に形成されている。本実施形態では、第１の配線２１及び第２の配線２２は、ｐ型半導体領域３２ａ及びｐ型半導体領域３２ｂのいずれも形成されていない半導体基板３０の領域上に位置する第１の絶縁膜３３上に設けられている。

第１の配線２１及び第２の配線２２、第１の絶縁膜３３、並びにコンタクト電極３４ａ及び３４ｂは、第２の絶縁膜３５によって覆われている。第２の絶縁膜３５は、半導体基板３０上の全面を覆っており、例えばＳｉＯ₂、ＳｉＮといった無機絶縁体によって好適に構成され得る。前述したクエンチング抵抗２３，２４は、第２の絶縁膜３５上に設けられている。クエンチング抵抗２３の一端及び他端それぞれは、第２の絶縁膜３５に形成された開口を介して、コンタクト電極３４ａ及び第１の配線２１のそれぞれと電気的に接続されている。クエンチング抵抗２４の一端及び他端それぞれは、第２の絶縁膜３５に形成された開口を介して、コンタクト電極３４ｂ及び第２の配線２２のそれぞれと電気的に接続されている。

ここで、本実施形態の光電変換素子１Ａから信号を読み出すための外部回路の構成例について説明する。図４は、外部回路の構成例を概略的に示す図である。図４に示されるように、複数のピクセル１０の各ＡＰＤのカソードすなわち下面電極３１（図３参照）には、共通のバイアス電圧ＨＶが印加される。

第１のピクセル１１のＡＰＤのアノードは、クエンチング抵抗２３及び第１の配線２１を介して、光電変換素子１Ａの外部に設けられた抵抗４１の一端に接続される。抵抗４１の他端は基準電位（ＧＮＤ）線５１に接続される。そして、抵抗４１の一端はフォトンカウンティング回路６０に接続されており、抵抗４１における降下電圧が、フォトンカウンティング回路６０に入力される。

フォトンカウンティング回路６０は、コンパレータ６１と、カウンタ６２とを含む。コンパレータ６１は、Ｄ／Ａコンバータ６３によって生成された基準電圧と、抵抗４１における降下電圧とを比較する。そして、抵抗４１における降下電圧が基準電圧を超えたとき（すなわち閾値を超える電流パルスが第１のピクセル１１から出力されたとき）に、信号をカウンタ６２に送る。カウンタ６２は、コンパレータ６１から信号が送られた回数をカウントする。そのカウント値は、全ての第１のピクセル１１への入射光量に相当する。

第２のピクセル１２のＡＰＤのアノードは、クエンチング抵抗２４及び第２の配線２２を介して、光電変換素子１Ａの外部に設けられた抵抗４２の一端に接続される。抵抗４２の他端は基準電位（ＧＮＤ）線５１に接続される。そして、抵抗４２の一端は、増幅回路７０及びピークホールド回路７１を介して、Ａ／Ｄコンバータ７２に接続されている。抵抗４２における降下電圧は、増幅回路７０によって増幅されたのち、ピークホールド回路７１によって保持される。そして、保持された電圧が、Ａ／Ｄコンバータ７２に入力される。Ａ／Ｄコンバータ７２は、入力された電圧信号（アナログ信号）をデジタル信号に変換する。そのデジタル値は、全ての第２のピクセル１２への入射光量に相当する。

カウンタ６２から出力されるカウント値およびＡ／Ｄコンバータ７２から出力されるデジタル値は、信号処理部８０へ送られる。信号処理部８０は、これらのカウント値およびデジタル値のうち有意な値を有する方を採用し、その値に基づいて入射光量を特定する。

以上に説明した、本実施形態の光電変換素子１Ａによって得られる効果について説明する。本実施形態の光電変換素子１Ａでは、第２のピクセル１２のクエンチング抵抗２４の抵抗値が、第１のピクセル１１のクエンチング抵抗２３の抵抗値よりも大きい。クエンチング抵抗２３の抵抗値が比較的小さい二以上の第１のピクセル１１では、入射光量が微弱な場合であっても比較的大きな電流を出力することができる。言い換えれば、入射光量に対して高いゲインで電流を出力することができるので、検出可能な入射光量の下限を小さくすることができる。一方、クエンチング抵抗２４の抵抗値が比較的大きい二以上の第２のピクセル１２では、入射光量が比較的大きい場合であっても比較的小さな電流を出力することができる。言い換えれば、入射光量に対して低いゲインで電流を出力することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、本実施形態の光電変換素子１Ａによれば、入射光量に応じて第１の配線２１または第２の配線２２から選択的に出力電流を取り出すことによって、微弱光量から比較的大きな光量まで幅広い光量レンジに対応することができる。

また、本実施形態によれば、入射光量が微弱な場合、及び比較的大きい場合の双方に対し、各ピクセルの光検出原理を共通とする一つのデバイスで対応することが可能となる。これにより、動作電圧の共通化、同一基板上に構成することによる低コスト化、並びに、特性の均一化が期待できる。また、本実施形態によれば、多数のピクセル１０を二次元状に配列することが可能であり、大面積の受光面を容易に実現できる。また、複数のピクセル１０の配列の自由度が高く、受光部３Ａを正方形、長方形、円形、及び多角形といった、用途や光学系に適した形状に変更することが容易である。

また、本実施形態のように、第１のピクセル１１の受光面積と第２のピクセル１２の受光面積とは互いに略等しくてもよい。これにより、従来の光電変換素子に対してクエンチング抵抗２３，２４の抵抗値を変更するだけで、上記の効果を容易に得ることができる。

また、本実施形態のように、クエンチング抵抗２４はクエンチング抵抗２３よりも長くてもよい。このような構成を採用することにより、クエンチング抵抗２４の抵抗値を、クエンチング抵抗２３の抵抗値よりも容易に大きくすることができる。

（第１変形例）
図５（ａ）及び図５（ｂ）は、一変形例に係るクエンチング抵抗２４，２３の断面図であって、クエンチング抵抗２４，２３の延在方向と交差する（典型的には垂直な）断面を示している。この例では、クエンチング抵抗２４の幅Ｗ１が、クエンチング抵抗２３の幅Ｗ２よりも狭くなっている。上述した実施形態では、クエンチング抵抗２３，２４の長さを異ならせることによって抵抗値を異ならせているが、本変形例のように、クエンチング抵抗２３，２４の幅を異ならせることによっても、抵抗値を容易に異ならせることができる。

（第２変形例）
図６は、本発明の第２変形例に係る光電変換素子１Ｂの平面図である。光電変換素子１Ｂと上記実施形態との相違点は、受光面における第１のピクセル１１及び第２のピクセル１２の配置である。本変形例の受光部３Ｂにおいては、Ｋ₁個（Ｋ₁は２以上の整数、図ではＫ₁＝１６の場合を例示）の第１のピクセル１１をそれぞれ含む複数の第１の領域Ａ１と、Ｋ₂個（Ｋ₂は２以上の整数、図ではＫ₂＝１６の場合を例示）の第２のピクセル１２をそれぞれ含む複数の第２の領域Ａ２とが、受光部３Ｂにおいて混在して二次元状（マトリクス状）に配列されている。図６に示される例では、第１の領域Ａ１と第２の領域Ａ２とが市松模様のごとく配置されている。

図７（ａ）及び図７（ｂ）は、第１の領域Ａ１及び第２の領域Ａ２をそれぞれ拡大して示す平面図である。また、図８は、光電変換素子１Ｂの断面構成を概略的に示す図である。一例では、第１の領域Ａ１において第１のピクセル１１はＭ₁行Ｎ₁列（Ｍ₁，Ｎ₁は１以上の整数。但しＭ₁×Ｎ₁＝Ｋ₁）の二次元状に配列されている。そして、２列おきに第１の配線２１が配設されており、各第１の配線２１の両側に位置する第１のピクセル１１が、その第１の配線２１にクエンチング抵抗２３を介して電気的に接続されている。同様に、第２の領域Ａ２において第２のピクセル１２はＭ₂行Ｎ₂列（Ｍ₂，Ｎ₂は１以上の整数。但しＭ₂×Ｎ₂＝Ｋ₂）の二次元状に配列されている。そして、２列おきに第２の配線２２が配設されており、各第２の配線２２の両側に位置する第２のピクセル１２が、その第２の配線２２にクエンチング抵抗２４を介して電気的に接続されている。

本発明における第１及び第２のピクセルの配置は上記実施形態に限られるものではなく、例えば本変形例の光電変換素子１Ｂなど、様々な形態が可能である。そして、どのようなピクセル配置であっても、上述した実施形態の光電変換素子１Ａと同様の効果を好適に奏することができる。

（第３変形例）
図９は、本発明の第３変形例に係る回路構成を示す図である。上記実施形態（図４を参照）では複数のピクセル１０に共通のバイアス電圧ＨＶが印加されているが、本変形例では、第２のピクセル１２に印加されるバイアス電圧が、第１のピクセル１１に印加されるバイアス電圧よりも小さい。具体的には、各ＡＰＤのカソードには共通のバイアス電位ＨＶが印加されるが、第１のピクセル１１のＡＰＤのアノードは、クエンチング抵抗２３、第１の配線２１、及び抵抗４１を介して、第１の基準電位（ＧＮＤ）線５２に接続される。一方、第２のピクセル１２のＡＰＤのアノードは、クエンチング抵抗２４、第２の配線２２、及び抵抗４２を介して、第２の基準電位（ＧＮＤ）線５３に接続される。第２の基準電位（ＧＮＤ）線５３の電位は、第１の基準電位（ＧＮＤ）線５２の電位よりも高く設定される。これにより、第２のピクセル１２に印加されるバイアス電圧は、第１のピクセル１１に印加されるバイアス電圧よりも実質的に小さくなる。

本変形例によれば、第１のピクセル１１では入射光量に対する感度を高め、微弱な入射光量に対して更に大きな電流を出力することができる。言い換えれば、入射光量に対して更に高いゲインで電流を出力することができるので、検出可能な入射光量の下限をより小さくすることができる。一方、第２のピクセル１２では入射光量に対する感度を低くし、大きな入射光量に対して出力電流を更に小さくすることができる。言い換えれば、入射光量に対して更に低いゲインで電流を出力することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、本変形例によれば、上記実施形態と比較して、対応可能な光量レンジを更に拡大することができる。

なお、第１のピクセル１１のＡＰＤのカソードと、第２のピクセル１２のＡＰＤのカソードとを電気的に分離し、第１のピクセル１１のＡＰＤのカソードに印加されるバイアス電圧を、第２のピクセル１２のＡＰＤのカソードに印加されるバイアス電圧よりも大きくしてもよい。このような構成であっても、本変形例の上記効果を好適に得ることができる。

また、上記実施形態において、第１のピクセル１１からの出力電流を電圧信号に変換する抵抗４１の抵抗値を、第２のピクセル１２からの出力電流を電圧信号に変換する抵抗４２の抵抗値よりも大きくしてもよい。これにより、入射光量が微弱な場合であっても、第１のピクセル１１からの出力電流を比較的大きな増幅率でもって電圧信号に変換することができる。言い換えれば、入射光量に対して高いゲインで電圧信号を生成することができるので、フォトンカウンティングを精度良く行うことができる。一方、入射光量が比較的大きい場合であっても、第２のピクセル１２からの出力電流を比較的小さな増幅率でもって電圧信号に変換することができる。言い換えれば、入射光量に対して低いゲインで電圧信号を生成することができるので、出力が飽和する入射光量の上限をより大きくすることができる。従って、対応可能な光量レンジを更に拡大することができる。

本発明による光電変換素子は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態及び各変形例を、必要に応じて互いに組み合わせてもよい。また、上記実施形態及び第１変形例では、クエンチング抵抗２３，２４の抵抗値を互いに異ならせる方法としてこれらの長さや幅を異ならせることを例示したが、他の方法によってクエンチング抵抗２３，２４の抵抗値を互いに異ならせてもよい。例えば、クエンチング抵抗２３，２４に添加される抵抗成分の濃度を互いに異ならせることによっても、これらの抵抗値を好適に異ならせることができる。また、上記実施形態では半導体基板３０及びｐ型半導体領域３２ａ，３２ｂの構成材料としてＳｉを例示したが、本発明では、半導体基板及び各ｐ型半導体領域には種々の半導体材料を採用し得る。

１Ａ，１Ｂ…光電変換素子、３Ａ，３Ｂ…受光部、１０…ピクセル、１１…第１のピクセル、１１Ａ…第１のピクセル列、１２…第２のピクセル、１２Ａ…第２のピクセル列、２１…第１の配線、２２…第２の配線、２３，２４…クエンチング抵抗、３０…半導体基板、３１…下面電極、３２ａ，３２ｂ…ｐ型半導体領域、３３…第１の絶縁膜、３４ａ，３４ｂ…コンタクト電極、３５…第２の絶縁膜、４１，４２…抵抗、６０…フォトンカウンティング回路、６１…コンパレータ、６２…カウンタ、６３…Ｄ／Ａコンバータ、７０…増幅回路、７１…ピークホールド回路、７２…Ａ／Ｄコンバータ、８０…信号処理部、Ａ１…第１の領域、Ａ２…第２の領域。

Claims

光電変換素子と、前記光電変換素子から信号を読み出すための回路とを備え、
前記光電変換素子は、
共通の半導体基板に形成され、アバランシェフォトダイオードをそれぞれ含む複数のピクセルと、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第１のピクセルとクエンチング抵抗を介して電気的に接続され、前記二以上の第１のピクセルからの出力電流を一括して取り出す第１の配線と、
前記半導体基板上に形成されて前記複数のピクセルに含まれる二以上の第２のピクセルとクエンチング抵抗を介して電気的に接続され、前記二以上の第２のピクセルからの出力電流を一括して取り出す第２の配線と、を有し、
前記回路は、
前記第１の配線に接続され、前記二以上の第１のピクセルへの入射光量に相当する第１の値を生成する第１の回路と、
前記第２の配線に接続され、前記二以上の第２のピクセルへの入射光量に相当する第２の値を生成する第２の回路と、
前記第１及び第２の値のうち一方を選択し、その値に基づいて前記光電変換素子への入射光量を特定する信号処理部と、を有し、
前記第２のピクセルの前記クエンチング抵抗の抵抗値が、前記第１のピクセルの前記クエンチング抵抗の抵抗値よりも大きい、光電変換装置。
前記第１の回路はフォトンカウンティング回路であり、前記第２の回路はアナログ−デジタル変換回路である、請求項１に記載の光電変換装置。
前記第１のピクセルが列方向に並んで配置されて成る第１のピクセル列と、前記第２のピクセルが列方向に並んで配置されて成る第２のピクセル列とが、行方向に交互に並んでいる、請求項１または２に記載の光電変換装置。
前記第１のピクセルの受光面積と前記第２のピクセルの受光面積とが互いに略等しい、請求項１〜３のいずれか一項に記載の光電変換装置。
前記第２のピクセルの前記クエンチング抵抗が、前記第１のピクセルの前記クエンチング抵抗よりも長い、請求項１〜４のいずれか一項に記載の光電変換装置。
前記第２のピクセルの前記クエンチング抵抗の延在方向と交差する方向の幅が、前記第１のピクセルの前記クエンチング抵抗の延在方向と交差する方向の幅よりも狭い、請求項１〜５のいずれか一項に記載の光電変換装置。