JP6729538B2 - 心電センサ - Google Patents

Description

本明細書が開示する技術は、心電センサに関する。

特許文献１には、シートに心電センサの測定電極を設置し、皮膚に接触することなく衣服の上から着座者の心電位を計測する技術が開示されている。

特開２００９−５０６７９号公報

静電気ノイズのような高い電圧入力が心電センサに入力されると、心電センサに備えられているバッファ回路等に電荷がチャージされてしまう場合がある。チャージ電荷に起因するＤＣオフセットによってバッファ回路等の出力電圧がドリフトしてしまい、出力電圧の上端が平らにカットされてしまうなど、出力波形が歪んでしまう場合がある。このような場合、バッファ回路等にチャージされてしまった電荷が抜け、出力波形が正常に戻るまで、心電位を計測できない待機期間が発生してしまう。

本明細書で開示する心電センサの一実施形態は、シートに取付けることが可能に構成されている電極を備える。電極の出力端子が入力端子に接続されているバッファ回路を備える。一端がバッファ回路の入力端子に接続されているとともに、他端が所定電位に接続されている抵抗部を備える。入力端子がバッファ回路の出力端子に接続されているとともに、出力端子が抵抗部に接続されている抵抗制御部を備える。抵抗制御部は、バッファ回路の出力電圧が第１しきい値を超えた場合に、抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させる。抵抗部の抵抗値を第２抵抗値に低下させた後に出力電圧が第１しきい値を下回った場合に、抵抗部の抵抗値を第２抵抗値から第１抵抗値へ上昇させる。

静電気ノイズのような高い電圧入力があった場合に、バッファ回路の出力電圧が第１しきい値を超えた場合には、抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させることができる。これにより、電極の出力端子とバッファ回路の入力端子との接続経路間にチャージされた電荷を、抵抗部を介して所定電位に急速に放電することができる。従って、高い電圧入力によってバッファ回路の出力電圧がドリフトしてしまった場合においても、短時間でドリフトのない状態に戻すことが可能となる。高い電圧入力があった場合に、心電図の計測を再開できるまでの待機期間を短縮化することができる。

抵抗制御部は、出力電圧が第１しきい値を下回るとともに第２しきい値を下回った場合に、抵抗部の抵抗値を第２抵抗値から第１抵抗値へ上昇させてもよい。バッファ回路の出力端子から出力される基準電圧に対する第２しきい値の電圧値の絶対値は、基準電圧に対する第１しきい値の電圧値の絶対値よりも小さくてもよい。効果の詳細は実施例で説明する。

抵抗制御部はウィンドウコンパレータを備えていてもよい。バッファ回路は、基準電圧に対して正の出力電圧および負の出力電圧を出力してもよい。第１しきい値は、基準電圧に対して正の第１しきい値および負の第１しきい値を備えていてもよい。抵抗制御部は、正の出力電圧が正の第１しきい値を超えて正側に大きくなった場合、および、負の出力電圧が負の第１しきい値を超えて負側に大きくなった場合に、抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させてもよい。効果の詳細は実施例で説明する。

抵抗部は、第１抵抗器と、第１抵抗器よりも低抵抗な第２抵抗器と、スイッチ部と、を備えていてもよい。第１抵抗器は、バッファ回路の入力端子と所定電位とを接続する第１の接続経路上に配置されていてもよい。第２抵抗器およびスイッチ部は、バッファ回路の入力端子と所定電位とを接続する第２の接続経路であって、第１の接続経路と並列な第２の接続経路上に、直列に配置されていてもよい。抵抗制御部の出力端子は、スイッチ部の制御端子に接続されていてもよい。抵抗制御部は、抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させる場合にはスイッチ部を導通させ、抵抗部の抵抗値を第２抵抗値から第１抵抗値へ上昇させる場合にはスイッチ部を非導通にしてもよい。効果の詳細は実施例で説明する。

抵抗部は、第１抵抗器と、第１抵抗器よりも低抵抗な第２抵抗器と、スイッチ部と、を備えていてもよい。第１抵抗器および第２抵抗器は、バッファ回路の入力端子と所定電位とを接続する接続経路上に直列に配置されていてもよい。スイッチ部は、第１抵抗器に対して並列に接続されていてもよい。抵抗制御部の出力端子は、スイッチ部の制御端子に接続されていてもよい。抵抗制御部は、抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させる場合にはスイッチ部を導通させ、抵抗部の抵抗値を第２抵抗値から第１抵抗値へ上昇させる場合にはスイッチ部を非導通にしてもよい。また、スイッチ部の制御にヒステリシスや遅延制御を追加してもよい。効果の詳細は実施例で説明する。

心電図計測システムの模式図である。 実施例１に係る心電センサの回路図である。 実施例１に係る心電センサの動作波形図である。 比較例に係る心電センサの動作波形図である。 実施例２に係る心電センサの回路図である。 実施例３に係る心電センサの回路図である。 実施例３に係る心電センサの動作波形図である。

（心電図計測システム１の構成)
図１に、本実施形態に係る心電図計測システム１の模式図を示す。心電図計測システム１は、シート２、メモリ８、ディスプレイ９を備える。シート２は、着座者９０の心臓９１の活動電位を計測する。計測した結果はメモリ８に記録することができ、またそれらの計測結果はディスプレイ９で確認することができる。

シート２は、心電センサ１１および１２、心電測定器５、を備えている。心電センサ１１は、電極３およびバッファ部６を備えている。電極３は、シート２の背部に埋め込まれた電極である。電極３の出力端子は、配線Ｗ１１を介してバッファ部６の入力端子に接続されている。バッファ部６の出力端子は、配線Ｗ１２を介して心電測定器５に接続されている。心電センサ１２は、電極４およびバッファ部７を備えている。電極４は、シート２のシートの座部に埋め込まれた電極である。電極４の出力端子は、配線Ｗ２１を介してバッファ部７の入力端子に接続されている。バッファ部７の出力端子は、配線Ｗ２２を介して心電測定器５に接続されている。

心電測定器５は、電極４によって計測される電圧を基準電位として、電極３と着座者９０との間の静電容量結合により心電位の変化を計測する。心電測定器５には、周知の回路構成を用いることができるため、ここでは説明を省略する。

（心電センサ１２および１１の構成)
図２に、心電センサ１２の回路図を示す。心電センサ１２は、電極４、配線Ｗ２１、バッファ部７を備えている。バッファ部７は、バッファ回路３０、抵抗部４０、抵抗制御部５０を備える。バッファ回路３０はオペアンプである。電極４の出力端子は、配線Ｗ２１を介してバッファ回路３０の非反転入力端子に接続されている。バッファ回路３０の出力端子は、反転入力端子に接続されるとともに、配線Ｗ２２を介して不図示の心電測定器５に接続されている。バッファ回路３０の出力端子からは、出力電圧Ｖｏｕｔが出力される。

抵抗部４０を説明する。抵抗部４０の一端は、バッファ回路３０の非反転入力端子および電極４に接続されている。抵抗部４０の他端は、接地電位Ｖｇｎｄに接続されている。抵抗部４０は、第１抵抗器Ｒ１、第２抵抗器Ｒ２、スイッチ部４１を備える。第２抵抗器Ｒ２は、第１抵抗器Ｒ１よりも低抵抗である。例えば、第２抵抗器Ｒ２の抵抗値は、第１抵抗器Ｒ１の１／１０００〜１／１０万の範囲内の値であってもよい。例えば、第２抵抗器Ｒ２の抵抗値が１０ｋΩであり、第１抵抗器Ｒ１の抵抗値が１０ＭΩ〜１ＧΩであってもよい。

第１抵抗器Ｒ１の一端は、バッファ回路３０の非反転入力端子に接続されている。第１抵抗器Ｒ１の他端は、接地電位Ｖｇｎｄに接続されている。第２抵抗器Ｒ２の一端は、スイッチ部４１を介して、バッファ回路３０の非反転入力端子に接続されている。第２抵抗器Ｒ２の他端は、接地電位Ｖｇｎｄに接続されている。換言すると、第１抵抗器Ｒ１は、バッファ回路３０の非反転入力端子と接地電位Ｖｇｎｄとを接続する第１の接続経路上に配置されている。また、スイッチ部４１および第２抵抗器Ｒ２は、バッファ回路３０の非反転入力端子と接地電位Ｖｇｎｄとを接続する第２の接続経路上に、直列に配置されている。そして第１および第２の接続経路は、並列接続の関係にある。

スイッチ部４１の制御端子には、抵抗制御部５０から出力された制御電圧Ｖｇが入力されている。スイッチ部４１は、制御電圧Ｖｇがローレベルの場合にオンとなり、ハイレベルの場合にオフとなる。スイッチ部４１は、例えば、ｐＭＯＳトランジスタ、もしくは、ｎＭＯＳトランジスタ、もしくは、ＣＭＯＳスイッチ回路であってもよい。

抵抗部４０は、スイッチ部４１が非導通状態のときは、第１抵抗値を有する。第１抵抗値は、第１抵抗器Ｒ１によって定まるため、高抵抗である。一方、抵抗部４０は、スイッチ部４１が導通状態のときは、第２抵抗値を有する。第２抵抗値は、並列接続されている第１抵抗器Ｒ１および第２抵抗器Ｒ２の合成抵抗によって定まる。よって第２抵抗値は、第１抵抗値よりも低抵抗である。

抵抗制御部５０を説明する。抵抗制御部５０は、ウィンドウコンパレータである。抵抗制御部５０には出力電圧Ｖｏｕｔが入力され、抵抗制御部５０からは制御電圧Ｖｇが出力される。抵抗制御部５０は、後述するように、ヒステリシス性を有している。なお、ヒステリシス性を有するための回路構成は既知であるため、ここでは説明を省略する。

抵抗制御部５０は、オペアンプ５１および５２、抵抗器Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、を備える。バッファ回路３０の出力端子は、オペアンプ５１の反転入力端子およびオペアンプ５２の非反転入力端子に接続されている。抵抗器Ｒ１１およびＲ１２は、正電源電圧Ｖ＋と接地電位Ｖｇｎｄとの間に直列接続されている。抵抗器Ｒ１１およびＲ１２の接続点Ｎ１は、オペアンプ５１の非反転入力端子に接続されている。接続点Ｎ１からは、抵抗器Ｒ１１およびＲ１２によって正電源電圧Ｖ＋を分圧することで生成された、正のしきい値電圧Ｖｔｈ１１が出力される。抵抗器Ｒ２１およびＲ２２は、接地電位Ｖｇｎｄと負電源電圧Ｖ−との間に直列接続されている。抵抗器Ｒ２１およびＲ２２の接続点Ｎ２は、オペアンプ５２の反転入力端子に接続されている。接続点Ｎ２からは、抵抗器Ｒ２１およびＲ２２によって負電源電圧Ｖ−を分圧することで生成された、負のしきい値電圧Ｖｔｈ２１が出力される。

オペアンプ５１および５２の出力端子は、スイッチ部４１の制御端子に共通に接続されているとともに、抵抗器Ｒ３１の一端に共通に接続されている。抵抗器Ｒ３１の他端は、正電源電圧Ｖ＋に接続されている。

なお、心電センサ１１の構成は、上述した心電センサ１２の構成と同様であるため、説明を省略する。

（心電センサ１２および１１の課題)
心電センサ１２の出力電圧Ｖｏｕｔと心臓９１の電圧変化Ｖｉｎの関係は、次式（１）で表される。
Ｖｏｕｔ＝Ｚｉｎ／（（１／jωＣｖ）＋Ｚｉｎ）＊Ｖｉｎ・・・式（１）
ここで、着座者９０の体表と電極４との間の静電容量をＣｖ、心電センサ１２の入力インピーダンスをＺｉｎとする。また、（１／jωＣｖ）は、衣服を挟んだ着座者９０の体表と電極４との間のインピーダンスに相当する。

式（１）より、心電センサ１２の感度を高めるには、入力インピーダンスＺｉｎを大きくする必要があることが分かる。すなわち、図２において第１抵抗器Ｒ１の抵抗値を大きくする必要がある。すると、時定数である（２πＺｉｎＣｖ）が大きくなってしまう。この場合、後述するように、静電気ノイズのような高い電圧入力が心電センサ１２の配線Ｗ２１に入力されてしまうと、チャージされた電荷がなかなか抜けなくなってしまう。すると、ドリフトした出力電圧Ｖｏｕｔが元の状態へ戻るまでの時間が長くなってしまう、という課題がある。なお、心電センサ１１においても同様の課題がある。

（心電センサ１２および１１の動作および効果）
まず、比較例として、抵抗部４０および抵抗制御部５０を備えない心電センサの動作を説明する。図４の波形図を用いて説明する。縦軸は、心電センサから出力される出力電圧Ｖｏｕｔを示している。心電センサは、０Ｖの基準電圧に対して、正および負の出力電圧Ｖｏｕｔを出力する。最大電圧値Ｖｍａｘ１は、正の出力電圧Ｖｏｕｔの上限値である。最大電圧値Ｖｍａｘ２は、負の出力電圧Ｖｏｕｔの上限値である。従って、電圧範囲Ａ１が、出力電圧Ｖｏｕｔを正常に出力することができる電圧の範囲である。

時刻ｔ０において、静電気による高い正の電荷が入力された場合を説明する。正の電荷が配線Ｗ２１にチャージされると、ＤＣオフセットが発生し、出力電圧Ｖｏｕｔが最大電圧値Ｖｍａｘ１を超えて大きくなってしまう。そして、時刻ｔ１１において、出力電圧Ｖｏｕｔが最大電圧値Ｖｍａｘ１以下まで低下する。時刻ｔ０からｔ１１までの期間Ｔ１１では、出力電圧Ｖｏｕｔが電圧範囲Ａ１の範囲外となるため、心電位を計測できない待機期間となってしまう。そして前述したように、チャージされた電荷がなかなか接地電位Ｖｇｎｄへ抜けないために、期間Ｔ１１が長くなってしまう。

次に、実施例１に係る心電センサ１２の動作を、図３の波形図を用いて説明する。図３（Ａ）の横軸は、時間を示している。図３（Ａ）の縦軸は、心電センサ１２から出力される出力電圧Ｖｏｕｔを示している。心電センサ１２は、０Ｖの基準電圧に対して、正の出力電圧Ｖｏｕｔおよび負の出力電圧Ｖｏｕｔを出力する。第１しきい値Ｖｔｈ１１およびＶｔｈ２１、第２しきい値Ｖｔｈ１２およびＶｔｈ２２は、抵抗制御部５０がヒステリシスを有するウィンドウコンパレータ動作を行うためのしきい値である。正の第１しきい値Ｖｔｈ１１は、正の最大電圧値Ｖｍａｘ１以下の値とされている。負の第１しきい値Ｖｔｈ２１の絶対値は、負の最大電圧値Ｖｍａｘ２の絶対値以下の値とされている。また、第２しきい値Ｖｔｈ１２およびＶｔｈ２２の電圧値の絶対値は、第１しきい値Ｖｔｈ１１およびＶｔｈ２１の電圧値の絶対値よりも小さい。図３（Ｂ）の横軸は、時間を示している。図３（Ｂ）の縦軸は、抵抗制御部５０から出力される制御電圧Ｖｇを示している。

ヒステリシスを有するウィンドウコンパレータ動作を説明する。正の出力電圧Ｖｏｕｔが正の第１しきい値Ｖｔｈ１１を超えて正側に大きくなると、抵抗制御部５０から出力される制御電圧Ｖｇがハイレベルからローレベルへ遷移する。また、制御電圧Ｖｇがローレベルへ遷移した後に、正の出力電圧Ｖｏｕｔが第２しきい値Ｖｔｈ１２をまたいで基準電圧（０Ｖ）に近づくと、制御電圧Ｖｇがローレベルからハイレベルへ遷移する。同様に、負の出力電圧Ｖｏｕｔが負の第１しきい値Ｖｔｈ２１を超えて負側に大きくなると、抵抗制御部５０から出力される制御電圧Ｖｇがハイレベルからローレベルへ遷移する。また、制御電圧Ｖｇがローレベルへ遷移した後に、負の出力電圧Ｖｏｕｔが第２しきい値Ｖｔｈ２２をまたいで基準電圧（０Ｖ）に近づくと、制御電圧Ｖｇがローレベルからハイレベルへ遷移する。

図３の時刻ｔ０において、静電気による高い正の電荷が入力された場合を説明する。正の電荷が配線Ｗ２１にチャージされると、ＤＣオフセットによって出力電圧Ｖｏｕｔが正側にドリフトしてしまう。時刻ｔ１において、出力電圧Ｖｏｕｔが第１しきい値Ｖｔｈ１１を超えると、抵抗制御部５０は、制御電圧Ｖｇをハイレベルからローレベルにする。スイッチ部４１が非導通状態から導通状態に遷移する。よって、抵抗部４０の抵抗値を、第１抵抗値から第２抵抗値へ低下させることができる。バッファ回路３０の入力端子に接続されている配線Ｗ２１にチャージされている電荷を、抵抗部４０の第２抵抗器Ｒ２を介して、接地電位Ｖｇｎｄへ急速に放電することができる。このため、出力電圧Ｖｏｕｔは第１しきい値Ｖｔｈ１１から低下する。

時刻ｔ２において、出力電圧Ｖｏｕｔが第１しきい値Ｖｔｈ１１および第２しきい値Ｖｔｈ１２を下回ると、抵抗制御部５０は、制御電圧Ｖｇをローレベルからハイレベルに戻す。スイッチ部４１が導通状態から非導通状態に戻る。よって、抵抗部４０の抵抗値を、第２抵抗値から第１抵抗値へ上昇させることができる。これにより、第２抵抗器Ｒ２を介した放電を終了し、心電センサ１２の感度を元の高い状態に戻すことができる。これにより、時刻ｔ０からｔ２までの期間Ｔ１の長さを、比較例で前述した期間Ｔ１１（図４）よりも短くすることができる。心電位を計測できない待機期間を短縮化することが可能となる。

抵抗制御部５０がヒステリシス性を備える利点を説明する。仮に、抵抗制御部５０がヒステリシス性を備えていない場合には、出力電圧Ｖｏｕｔが第１しきい値Ｖｔｈ１１を下回ると制御電圧Ｖｇがローレベルに戻ることになる。放電を十分に行うことができず、出力電圧Ｖｏｕｔの値が最大電圧値Ｖｍａｘ１に近くなってしまうため、心電図の波形に起因するチャタリングが発生してしまう恐れがある。一方、実施例１に係る抵抗制御部５０は、ヒステリシス性を備えている。出力電圧Ｖｏｕｔが第１しきい値Ｖｔｈ１１よりも小さい第２しきい値Ｖｔｈ１２を下回ると、制御電圧Ｖｇがローレベルに戻る。放電を十分に行うことができるため、出力電圧Ｖｏｕｔを、基準電圧（０Ｖ）に近づけることができる。心電図の波形に起因するチャタリングを防止することができる。

なお図４では、正の電荷が入力された場合を説明した。しかし、負の電荷が入力された場合の動作も、正の電荷が入力された場合と同様である。すなわち、高い負の電荷が入力されると、出力電圧Ｖｏｕｔが負側にドリフトし、第１しきい値Ｖｔｈ２１を超えて負側へ大きくなる。この場合、スイッチ部４１が導通し、負の電荷が第２抵抗器Ｒ２を介して、接地電位Ｖｇｎｄへ放電される。出力電圧Ｖｏｕｔが第２しきい値Ｖｔｈ２２をまたいで基準電圧（０Ｖ）に近づくと、スイッチ部４１が非導通となり、心電センサ１２の感度を元の高い状態に戻すことができる。また、心電センサ１１の動作は、上述した心電センサ１２の動作と同様であるため、説明を省略する。

実施例２に係る心電センサ１２ａを、図５に示す。実施例２の心電センサ１２ａは、実施例１の心電センサ１２に対して、抵抗部４０ａの構造が異なる。また、抵抗器Ｒ３ａおよびＲ４ａによって構成されるブートストラップ回路を備える点が異なる。図５では、実施例１の心電センサ１２（図２）に対して異なる構造の符号の末尾に「ａ」を付している。図５と図２とで同一の符号が付されている構造は、同一内容であるため、説明を省略する。

抵抗部４０ａは、第１抵抗器Ｒ１ａ、第２抵抗器Ｒ２ａ、スイッチ部４１ａを備える。第２抵抗器Ｒ２ａは、第１抵抗器Ｒ１ａよりも低抵抗である。第１抵抗器Ｒ１ａの一端は、抵抗器Ｒ３ａの一端と、接続点Ｎ３ａで接続している。抵抗器Ｒ３ａの他端は、バッファ回路３０の非反転入力端子に接続されている。第１抵抗器Ｒ１ａの他端は、第２抵抗器Ｒ２ａの一端に、接続点Ｎ４ａで接続している。第２抵抗器Ｒ２の他端は、接地電位Ｖｇｎｄに接続されている。スイッチ部４１ａの一端は接続点Ｎ３ａに接続しており、他端は接続点Ｎ４ａに接続している。また、抵抗器Ｒ４ａの一端は接続点Ｎ３ａに接続しており、他端はバッファ回路３０の出力端子に接続している。換言すると、第１抵抗器Ｒ１ａおよび第２抵抗器Ｒ２ａは、バッファ回路３０の非反転入力端子と接地電位Ｖｇｎｄとの接続経路上に、直列に配置されている。そしてスイッチ部４１ａは、第１抵抗器Ｒ１ａに対して並列に接続されている。

抵抗部４０ａは、スイッチ部４１ａが非導通状態のときは、第１抵抗値を有する。第１抵抗値は、直列接続されている第１抵抗器Ｒ１ａおよび第２抵抗器Ｒ２ａの合成抵抗によって定まるため、高抵抗である。一方、抵抗部４０ａは、スイッチ部４１ａが導通状態のときは、第２抵抗値を有する。第２抵抗値は、第２抵抗器Ｒ２のみの抵抗値によって定まる。よって第２抵抗値は、第１抵抗値よりも低抵抗である。

また、抵抗器Ｒ４ａおよびＲ３ａによって、ブートストラップ回路を構成することができる。ブートストラップ回路では、正帰還回路を構成することで、バッファ回路３０の入力インピーダンスを大きくすることができる。前段の回路の影響を受けにくくすることが可能となる。

実施例３に係る心電センサ１２ｂを、図６に示す。実施例３の心電センサ１２ｂは、実施例１の心電センサ１２（図２）に対して、遅延回路６０を備える点が異なる。図６と図２とで同一の符号が付されている構造は、同一内容であるため、説明を省略する。

遅延回路６０は、抵抗制御部５０とスイッチ部４１との接続経路上に配置されている。遅延回路６０は、抵抗器Ｒ６０、キャパシタＣ６０、バッファＢ６０、論理和回路Ｌ６０を備えている。抵抗器Ｒ６０の一端は抵抗制御部５０に接続されており、他端はバッファＢ６０の入力端子に接続点Ｎ５で接続されている。キャパシタＣ６０の一端は接続点Ｎ５に接続され、他端は接地電位Ｖｇｎｄに接続されている。バッファＢ６０からは、制御電圧Ｖｇに対して遅延が付与された遅延制御電圧Ｖｇ０が出力され、論理和回路Ｌ６０の一方の入力端子に入力される。また、抵抗制御部５０から出力される制御電圧Ｖｇが、論理和回路Ｌ６０の他方の入力端子に入力される。論理和回路Ｌ６０からは、制御電圧Ｖｇと遅延制御電圧Ｖｇ０との論理和である遅延制御電圧Ｖｇ１が出力される。遅延制御電圧Ｖｇ１は、スイッチ部４１の制御端子に入力される。

実施例３に係る心電センサ１２の動作を、図７の波形図を用いて説明する。なお、図７の波形図の符号と、実施例１に係る図３の波形図の符号とで、同一符号のものは同一内容を示しているため、説明を省略する。図７（Ｂ）の縦軸は、抵抗制御部５０から出力され遅延回路６０に入力される、制御電圧Ｖｇを示している。図７（Ｃ）の縦軸は、バッファＢ６０から出力され論理和回路Ｌ６０に入力される、遅延制御電圧Ｖｇ０を示している。図７（Ｄ）の縦軸は、遅延回路６０から出力され抵抗部４０に入力される、遅延制御電圧Ｖｇ１を示している。

時刻ｔ２において、出力電圧Ｖｏｕｔが第１しきい値Ｖｔｈ１１および第２しきい値Ｖｔｈ１２を下回ると、抵抗制御部５０は、制御電圧Ｖｇをローレベルからハイレベルに戻す。バッファＢ６０から出力される遅延制御電圧Ｖｇ０は、遅延期間Ｔ２の経過後である時刻ｔ３に、ローレベルからハイレベルに戻る（矢印Ｙ１）。従って、遅延回路６０から出力される遅延制御電圧Ｖｇ１も、時刻ｔ３にローレベルからハイレベルに戻る（矢印Ｙ２）。これにより、時刻ｔ３において、スイッチ部４１が導通状態から非導通状態に戻るため、抵抗部４０の抵抗値を第２抵抗値から第１抵抗値へ上昇させることができる。すなわち、抵抗部４０が第２抵抗値である状態を、時刻ｔ２から時刻ｔ３まで遅延期間Ｔ２だけ延長することができる。遅延期間Ｔ２を、放電を十分に行うことができるような期間に設定すれば、出力電圧Ｖｏｕｔを基準電圧（０Ｖ）までリセットすることができる。出力電圧Ｖｏｕｔの値を基準電圧（０Ｖ）近傍に維持できるため、静電気ノイズに対する耐性をさらに高めることが可能となる。

なお、遅延回路６０は、実施例２の心電センサ１２ａ（図５）に対して組み入れることも可能である。この場合、遅延回路６０は、抵抗制御部５０とスイッチ部４１ａとの接続経路上に配置すればよい。また遅延回路６０を、抵抗器Ｒ６０およびキャパシタＣ６０、もしくは、抵抗器Ｒ６０およびキャパシタＣ６０およびバッファＢ６０で構成してもよい。この場合、遅延回路６０から出力される遅延制御電圧Ｖｇ１の波形は、図７（Ｃ）に示す遅延制御電圧Ｖｇ０の波形と同一になる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

（変形例）
シート２に備えられる心電センサの数は２つに限られない。１つまたは３つ以上であってもよい。

バッファ回路３０はオペアンプを用いた校正に限られない。インピーダンス変換を行うことができる回路構成であれば、バッファ回路３０の回路構成は、何れの構成であってもよい。抵抗制御部５０の回路構成は一例である。ウィンドウコンパレータ動作を行う回路構成であれば、抵抗制御部５０の回路構成は、何れの構成であってもよい。また抵抗制御部５０がヒステリシス性を備える場合を説明したが、ヒステリシス性を備えていなくてもよい。抵抗部４０および４０ａの回路構成は一例である。抵抗値の切り替え動作を行う回路構成であれば、抵抗部４０および４０ａの回路構成は、何れの構成であってもよい。遅延回路６０の回路構成は一例である。制御電圧Ｖｇの立上がりや立下りに遅延を与えることができる回路構成であれば、何れの構成であってもよい。

２：シート、３および４：電極、５：心電測定器、６および７：バッファ部、１１および１２：心電センサ、３０：バッファ回路、４０および４０ａ：抵抗部、４１および４１ａ：スイッチ部、５０：抵抗制御部、Ｒ１およびＲ１ａ：第１抵抗器、Ｒ２およびＲ２ａ：第２抵抗器、Ｖｏｕｔ：出力電圧、Ｖｇ：制御電圧、Ｖｇｎｄ：接地電位

Claims (5)

1. シートに取付けることが可能に構成されている電極と、
   前記電極の出力端子が入力端子に接続されているバッファ回路と、
   一端が前記バッファ回路の入力端子に接続されているとともに、他端が所定電位に接続されている抵抗部と、
   入力端子が前記バッファ回路の出力端子に接続されている抵抗制御部であって、前記抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させる第１信号、および、前記抵抗部の抵抗値を前記第２抵抗値から前記第１抵抗値へ上昇させる第２信号を出力する前記抵抗制御部と、
   前記抵抗制御部と前記抵抗部との接続経路間に配置されている遅延部と、
   を備え、
   前記バッファ回路の出力電圧が第１しきい値を超えた場合に、
   前記抵抗制御部は前記第１信号を出力し、
   前記遅延部は前記抵抗制御部が出力した前記第１信号に遅延時間を与えることなく前記抵抗部に伝達することで、前記抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させ、
   前記抵抗部の抵抗値を前記第２抵抗値に低下させた後に前記出力電圧が前記第１しきい値を下回るとともに第２しきい値を下回った場合に、
   前記抵抗制御部は前記第２信号を出力し、
   前記遅延部は前記抵抗制御部が出力した前記第２信号に所定の遅延時間を与えて前記抵抗部に伝達することで、前記抵抗部の抵抗値を前記第２抵抗値から前記第１抵抗値へ上昇させ、
   前記バッファ回路から出力される基準電圧に対する前記第２しきい値の電圧値の絶対値は、前記基準電圧に対する前記第１しきい値の電圧値の絶対値よりも小さい、
   心電センサ。
2. 前記抵抗制御部はウィンドウコンパレータを備えており、
   前記バッファ回路は、基準電圧に対して正の出力電圧および負の出力電圧を出力し、
   前記第１しきい値は、前記基準電圧に対して正の第１しきい値および負の第１しきい値を備えており、
   前記抵抗制御部は、前記正の出力電圧が前記正の第１しきい値を超えて正側に大きくなった場合、および、前記負の出力電圧が前記負の第１しきい値を超えて負側に大きくなった場合に、前記抵抗部の抵抗値を第１抵抗値から第２抵抗値へ低下させる、請求項１に記載の心電センサ。
3. 前記抵抗部は、第１抵抗器と、前記第１抵抗器よりも低抵抗な第２抵抗器と、スイッチ部と、を備え、
   前記第１抵抗器は、前記バッファ回路の入力端子と前記所定電位とを接続する第１の接続経路上に配置されており、
   前記第２抵抗器および前記スイッチ部は、前記バッファ回路の入力端子と前記所定電位とを接続する第２の接続経路であって、前記第１の接続経路と並列な前記第２の接続経路上に、直列に配置されており、
   前記抵抗制御部の出力端子は、前記スイッチ部の制御端子に接続されており、
   抵抗制御部は、
   前記抵抗部の抵抗値を前記第１抵抗値から前記第２抵抗値へ低下させる場合には前記スイッチ部を導通させ、
   前記抵抗部の抵抗値を前記第２抵抗値から前記第１抵抗値へ上昇させる場合には前記スイッチ部を非導通にする、請求項１または２に記載の心電センサ。
4. 前記抵抗部は、第１抵抗器と、前記第１抵抗器よりも低抵抗な第２抵抗器と、スイッチ部と、を備え、
   前記第１抵抗器および前記第２抵抗器は、前記バッファ回路の入力端子と前記所定電位とを接続する接続経路上に直列に配置されており、
   前記スイッチ部は、前記第１抵抗器に対して並列に接続されており、
   前記抵抗制御部の出力端子は、前記スイッチ部の制御端子に接続されており、
   抵抗制御部は、
   前記抵抗部の抵抗値を前記第１抵抗値から前記第２抵抗値へ低下させる場合には前記スイッチ部を導通させ、
   前記抵抗部の抵抗値を前記第２抵抗値から前記第１抵抗値へ上昇させる場合には前記スイッチ部を非導通にする、請求項１または２に記載の心電センサ。
5. 前記バッファ回路はオペアンプを備えており、
   前記バッファ回路の入力端子は、前記オペアンプの第１極性の入力端子と第２極性の入力端子とを含んでおり、
   前記電極の出力端子は、前記第１極性の入力端子に接続されており、
   前記オペアンプの出力端子は、前記第２極性の入力端子に接続されているとともに、前記抵抗制御部の入力端子に接続されている、請求項１〜４の何れか１項に記載の心電センサ。

Images