JP6726946B2 - レンダリング方法、レンダリング装置及び電子装置 - Google Patents

レンダリング方法、レンダリング装置及び電子装置 Download PDF

Info

Publication number
JP6726946B2
JP6726946B2 JP2015198470A JP2015198470A JP6726946B2 JP 6726946 B2 JP6726946 B2 JP 6726946B2 JP 2015198470 A JP2015198470 A JP 2015198470A JP 2015198470 A JP2015198470 A JP 2015198470A JP 6726946 B2 JP6726946 B2 JP 6726946B2
Authority
JP
Japan
Prior art keywords
pixel pattern
pixel
rendering
frame
rendered image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015198470A
Other languages
English (en)
Other versions
JP2016091543A (ja
Inventor
昇 熏 陳
昇 熏 陳
勸 宅 權
勸 宅 權
貞 愛 朴
貞 愛 朴
秀 晶 柳
秀 晶 柳
淵 坤 趙
淵 坤 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2016091543A publication Critical patent/JP2016091543A/ja
Application granted granted Critical
Publication of JP6726946B2 publication Critical patent/JP6726946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/06Colour space transformation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、レンダリング方法、レンダリング装置及び電子装置に関する。
3D(three-dimensional)グラフィックスAPI(application program interface)標準としては、OpenGL、OpenGL ESまたはDirect 3などがある。API標準は、各フレームに対するレンダリング(rendering)を行い、映像を表示する方法を含む。
レンダリングは、幾何処理(geometry processing)段階と、ピクセル処理(pixel processing)段階とに区分される。幾何処理は、三次元空間に含まれたオブジェクトを、複数のプリミティブに分割する過程であり、ピクセル処理は、分割されたプリミティブの色相を決める過程である。
米国特許公開第2011/0148892号公報 米国特許公開第2011/0148919号公報
各フレームに対するレンダリングを行うとき、多くの演算が行われ、多くの電力が消耗される。従って、レンダリングを行うとき、演算量を減らし、メモリに接続(access)する回数を減らす必要がある。
本発明が解決しようとする課題は、GPU(graphics processing unit)でレンダリングされたイメージについて、ディスプレイのピクセルパターンによって、ディスプレイが必要とするピクセル情報のみをフレームバッファに出力することにより、フレームバッファアクセスを最小化するレンダリング方法及びその装置を提供することである。
本発明が解決しようとする課題はまた、前記方法をコンピュータで実行させるためのプログラムを記録した記録媒体を提供することである。
なお、本実施形態がなすべき技術的課題は、前記のような技術的課題に限定されるものではなく、以下の実施形態から他の技術的課題が類推されもする。
一実施形態によるレンダリング方法は、レンダリングされたイメージを表示する装置のピクセルパターン情報を入力される段階と、前記入力されたピクセルパターン情報に相応するように、前記レンダリングされたイメージのピクセルパターンを生成する段階と、前記生成されたピクセルパターンを基に、前記レンダリングされたイメージのピクセル値をフレームバッファに出力する段階と、を含む。
前記レンダリング方法は、前記レンダリングされたイメージの少なくとも1つのタイルに係わるピクセル値を、前記生成されたピクセルパターンに相応するピクセル値として保存する段階をさらに含み、前記ピクセルパターンに相応するように保存されたピク セル値を、前記フレームバッファに出力することができる。
前記レンダリング方法は、前記タイルの開始座標値を基準に、前記ピクセルパターンを生成することができる。
前記レンダリング方法は、前記レンダリングされたイメージに該当するフレームが、前記装置に出力されるフレームであるか、他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を入力される段階をさらに含み、前記イメージ属性情報によって、前記レンダリングされたイメージのピクセルパターンを生成することができる。
前記レンダリング方法は、前記レンダリングされたイメージが、他のフレームのレンダリングに使用されるテクスチャフレームである場合、前記ピクセルパターンを利用して、前記レンダリングされたイメージの最初ピクセルパターンに復元することができる。
前記レンダリング方法は、前記レンダリングされたイメージを表示する装置のディスプレイコントローラにバイパス信号を出力することができる。
前記レンダリングされたイメージを表示する装置は、ペンタイル(PenTile)基盤ディスプレイ装置でもある。
他の実施形態によるレンダリング方法は、タイル基盤でレンダリングされた任意のフレームに係わる少なくとも1つのタイルを入力される段階と、前記少なくとも1つのタイルに係わる第1ピクセルパターンを、前記レンダリングされた任意のフレームを表示するディスプレイ装置のピクセルパターン情報に相応する第2ピクセルパターンに変換する段階と、前記変換された第2ピクセルパターンによる前記タイルに係わるピクセル値をフレームバッファに出力する段階と、を含む。
前記レンダリング方法は、前記変換された第2ピクセルパターンによる前記任意のフレームに係わる複数のタイルに係わるピクセル値を保存する段階を含み、前記ピクセルパターンに相応するように保存されたピクセル値を、前記フレームバッファに出力することができる。
前記レンダリング方法は、前記タイルの開始座標値を基準に、前記第2ピクセルパターンを生成することができる。
前記複数のタイルに係わる前記第2ピクセルパターンへの変換が終了した場合、前記任意のフレームについて保存されたピクセル値を、前記フレームバッファに出力することができる。
さらに他の実施形態によるレンダリング装置は、レンダリングされたイメージを表示する装置のピクセルパターン情報を入力されるレンダリング制御部と、前記入力されたピクセルパターン情報に相応するように、前記レンダリングされたイメージのピクセルパターンを生成するピクセルパターン生成部と、を含み、前記レンダリング制御部は、前記ピクセルパターン生成部で生成されたピクセルパターンをフレームバッファに出力する。
前記レンダリング装置は、前記レンダリングされたイメージの少なくとも1つのタイルに係わるピクセル値を、前記生成されたピクセルパターンに相応するピクセル値として保存するレイアウトバッファをさらに含み、前記レンダリング制御部は、前記レイアウトバッファに保存されたピクセルパターンに相応するピクセル値を、前記フレームバッファに出力することができる。
前記ピクセルパターン生成部は、前記タイルの開始座標値を基準に、前記ピクセルパターンを生成することができる。
前記レンダリング制御部は、前記レンダリングされたイメージに該当するフレームが、前記装置に出力されるフレームであるか、他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を入力され、前記ピクセルパターン生成部は、前記イメージ属性情報によって、前記レンダリングされたイメージのピクセルパターンを生成することができる。
前記レンダリング制御部は、前記レンダリングされたイメージが、他のフレームのレンダリングに使用されるテクスチャフレームである場合、前記ピクセルパターンを利用して、前記レンダリングされたイメージの最初ピクセルパターンに復元することができる。
前記レンダリング制御部は、前記レンダリングされたイメージを表示する装置のディスプレイコントローラにバイパス信号を出力することができる。
さらに他の実施形態による電子装置は、ホストプロセッサと、ディスプレイ装置と、前記ホストプロセッサの制御によって、オブジェクトの三次元モデルをレンダリングするグラフィックプロセッサと、前記グラフィックプロセッサでレンダリングされたイメージを保存し、前記ディスプレイ装置に出力するフレームバッファを含み、前記グラフィックプロセッサは、前記ホストプロセッサから、前記ディスプレイ装置のピクセルパターン情報を入力され、前記入力されたピクセルパターン情報に相応するように、前記レンダリングされたイメージのピクセルパターンを生成し、前記生成されたピクセルパターンによって、レンダリングされたイメージを前記フレームバッファに出力する。
前記グラフィックプロセッサは、前記レンダリングされたイメージの少なくとも1つのタイルに係わるピクセル値を、前記生成されたピクセルパターンに相応するピクセル値として保存し、前記保存されたピクセル値を、前記フレームバッファに出力することができる。
前記ホストプロセッサは、前記レンダリングされたイメージに該当するフレームが、前記ディスプレイ装置に出力されるフレームであるか、前記グラフィックプロセッサで他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を判断し、前記グラフィックプロセッサは、前記ホストプロセッサから受信されたイメージ属性情報によって、前記レンダリングされたイメージのピクセルパターンを生成することができる。
前記グラフィックプロセッサは、前記レンダリングされたイメージが、他のフレームのレンダリングに使用されるテクスチャフレームである場合、前記ピクセルパターンを利用して、前記レンダリングされたイメージの最初ピクセルパターンに復元することができる。
前記グラフィックプロセッサは、前記ディスプレイ装置を制御するディスプレイコントローラにバイパス信号を出力することができる。
前記グラフィックプロセッサは、タイル基盤レンダリングを行うことができる。
前記ディスプレイ装置は、ペンタイル基盤のディスプレイ装置でもある。
本実施形態によれば、実際ディスプレイ装置の画面に、全てのピクセルがレンダリングされたイメージの全てのカラー成分を利用して描かれないために、ディスプレイ装置に必要なピクセルデータを生成して出力することにより、メモリに出力されるデータ量を減らすことができる。
また、減少したデータをオフチップ(off-chip)メモリ、すなわち、フレームバッファに送るために、トラフィックも減らすことができる。
また、以前フレームとかかわりなく、ディスプレイの特性により、一定量の演算またはメモリアクセスを減らすことができるので、一定の性能向上を図ることができる。
三次元映像を処理する過程について説明するための図面である。 一実施形態によるレンダリング装置について説明するための図面である。 他の実施形態による電子装置について説明するための図面である。 ディスプレイ装置のピクセルパターンについて説明するための例示図である。 ディスプレイ装置のピクセルパターンについて説明するための例示図である。 ディスプレイ装置のピクセルパターンについて説明するための例示図である。 ディスプレイ装置のピクセルパターンについて説明するための例示図である。 図3に図示されたピクセルパターン生成部がピクセルパターンを生成する一例について説明するための図面である。 図3に図示されたピクセルパターン生成部がピクセルパターンを生成する他の例について説明するための図面である。 図3に図示されたピクセルパターン生成部がピクセルパターンを生成するさらに他の例について説明するための図面である。 さらに他の実施形態によるレンダリング方法について説明するためのフローチャートである。
本実施形態は、多様な変更を加えることができ、さまざまな実施形態を有することができるが、特定の実施形態を図面に例示し、詳細な説明によって詳細に説明する。しかし、それは、特定の実施形態について範囲を限定するものではなく、開示された思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むものであると理解されなければならない。実施形態の説明において、関連公知技術に係わる具体的な説明が要旨を不明瞭にすると判断される場合、その詳細な説明を省略する。
第1、第2のような用語は、多様な構成要素についての説明に使用されるが、構成要素は、用語によって限定されるものではない。用語は、1つの構成要素を他の構成要素から区別する目的のみに使用される。
本出願で使用した用語は、ただ特定の実施形態についての説明に使用されたものであり、権利範囲を限定する意図ではない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。本出願で、「含む」または「有する」というような用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはそれらの組み合わせが存在するということを指定するものであり、一つまたはその以上の他の特徴、数字、段階、動作、構成要素、部品、またはそれらの組み合わせの存在または付加の可能性をあらかじめ排除するものではないと理解されなければならない。
以下、実施形態について、添付図面を参照して詳細に説明するが、添付図面を参照して説明するにあたり、同一であるか、あるいは対応する構成要素は、同一図面番号を付し、それについての重複説明は省略する。以下では、図面を参照し、本発明の実施形態について詳細に説明する。
本実施形態は、3D(three-dimensional)グラフィックスレンダリングに関するものである。3Dグラフィックスレンダリングは、三次元モデルを二次元画面にマッピングし、実際の画面の各ピクセルに描かれるカラーの値を計算する過程である。3Dグラフィックスレンダリングの処理過程について、図1を参照して説明する。
図1は、三次元映像を処理する過程について説明するための図面である。図1を参照すれば、段階11ないし段階17を介して、三次元映像を処理する過程を示す。段階11ないし段階13は、幾何処理段階であり、段階14ないし段階17は、ピクセル処理段階である。
段階11は、映像を示す頂点(vertex)を生成する段階である。頂点は、映像に含まれたオブジェクト(object)を示すために生成される。
段階12は、生成された頂点をシェーディング(shading)する段階である。頂点シェーダ(vertex shader)は、段階11で生成された頂点の色(color)を指定し、頂点に対するシェーディングを行う。
段階13は、プリミティブ(primitives)を生成する段階である。プリミティブは、点、線または頂点から形成される多角形(polygon)を示す。一例として、プリミティブは、頂点を連結して形成された三角形を示すこともできる。
段階14は、プリミティブをラスタ化(rasterization)する段階である。プリミティブのラスタ化は、プリミティブを複数のフラグメント(fragments)に分割することを示す。フラグメントは、プリミティブを構成する単位であり、映像処理を行うための基本単位でもある。プリミティブは、頂点についての情報のみを含む。従って、ラスタ化する段階で、頂点と頂点との間のフラグメントを生成するとき、補間(interpolation)が行われる。
段階15は、ピクセルをシェーディングする段階を示す。図1では、ピクセル単位でシェーディングが行われるように図示されているが、フラグメント単位でもシェーディングが行われる。例えば、ピクセルまたはフラグメントのシェーディングは、ピクセルまたはフラグメントの色を指定するものである。
段階16は、ピクセルまたはフラグメントをテクスチャリング(texturing)する段階を示す。テクスチャリングは、ピクセルまたはフラグメントの色を指定するとき、あらかじめ生成されたイメージを利用する方法である。例えば、シェーディングは、フラグメントにいかなる色を指定するか計算を介して行うが、テクスチャリングは、あらかじめ生成されたイメージと対応するフラグメントに、イメージの色と同一の色を指定する方法である。
段階15または段階16の場合、それぞれのピクセルまたはフラグメントを、シェーディングまたはテクスチャリングするために、多くの演算が要求される。従って、シェーディングまたはテクスチャリングする段階をさらに効率的に行い、演算量を減らす必要がある。シェーディング過程において、演算量を減らす代表的な方法として、隠匿表面除去(HSR:hidden surface removal、HSR)方法がある。隠匿表面除去方法は、前に位置したオブジェクトによって隠されたオブジェクトは、シェーディングを行わない方法である。
段階17は、テスト及びミキシング(testing and mixing)段階を示す。
段階18は、フレームバッファに保存されたフレームを表示する段階を示す。段階11ないし段階17を介して生成されたフレームは、フレームバッファに保存される。フレームバッファに保存されたフレームは、ディスプレイ装置を介して表示される。
図2は、一実施形態によるレンダリング装置100について説明するための図面である。
図2を参照すれば、レンダリング装置100は、レンダリング制御部110及びピクセルパターン生成部120を含む。図2に図示されていないが、レンダリング装置100は、図1に図示された段階11ないし17を遂行するグラフィックス・パイプラインを含む。レンダリング制御部110は、グラフィックス・パイプラインを介した映像処理を制御する。
レンダリング装置100は、レンダリングされたイメージを、図1に図示されたフレームバッファ18に出力する前に、レンダリングされたイメージを表示するディスプレイ装置のピクセルパターン情報を把握し、ピクセルパターン情報に相応するように、レンダリングされたイメージのピクセルパターンを生成する。すなわち、レンダリングされたイメージの全てのピクセルのサブピクセルであるR/G/B値をフレームバッファ18に出力せず、ディスプレイ装置で具現するサブピクセル、例えば、R/GとB/Gとのサブピクセルで構成されたピクセルパターン、またはR/G,B/Wのサブピクセルで構成されたピクセルパターンに適するように、レンダリングされたイメージのピクセルパターンを生成する。
レンダリング制御部110は、レンダリング装置100の動作を制御し、レンダリングされたイメージを表示する装置のピクセルパターン情報を入力される。
ピクセルパターン生成部120は、レンダリング制御部110から提供されたピクセルパターン情報に相応するように、レンダリングされたイメージのピクセルパターンを生成する。例えば、レンダリングされたイメージのピクセルパターンがR/G/Bであり、ディスプレイ装置のピクセルパターンがR/G,B/Gである場合、ピクセルパターン生成部120は、レンダリングされたイメージの最初のピクセルのサブピクセルR/G/Bを、サブピクセルR/Gに変換し、2番目のピクセルのサブピクセルR/G/Bを、サブピクセルB/Gに変換する。ディスプレイ装置のピクセルパターンが、R/G,B/Wである場合、ピクセルパターン生成部120は、レンダリングされたイメージの最初のピクセルのサブピクセルR/G/BをサブピクセルR/Gに変換し、2番目のピクセルのサブピクセルR/G/BをサブピクセルB/Wに変換する。ここで、サブピクセルWを生成する方法は、サブピクセルR/G/Bのピクセル値を合わせ、サブピクセルWのピクセル値を生成するか、あるいは隣接したサブピクセル値を考慮し、サブピクセルWのピクセル値を生成することもできる。サブピクセルを変換する方法は、最初のピクセルにおいて、サブピクセルBを捨て、サブピクセルR/Gを生成することもでき、隣接したピクセルのピクセルパターンを考慮し、サブピクセルR/Gを生成することもできる。
レンダリング制御部110は、ピクセルパターン生成部120が生成したピクセルパターンを、フレームバッファ18(図1)に出力する。
本実施形態によるレンダリング装置100は、実際ディスプレイ装置の画面に全てのピクセルがレンダリングされたイメージの全てのカラー成分を利用して描かれないために、かような特性を利用して、ディスプレイ装置に必要なピクセルデータを生成して出力することにより、メモリに出力されるデータ量を減らすことができる。また、実際RGBピクセルデータに比べて減少したデータを、オフチップ(off-chip)メモリ、すなわち、フレームバッファに送るために、トラフィックも減らすことができる。また、以前フレームとかかわりなく、ディスプレイの特性によって、一定量の演算またはメモリアクセスを減らすことができるので、一定の性能向上を図ることができる。
図3は、他の実施形態による電子装置について説明するための図面である。
図3を参照すれば、電子装置は、GPU(graphics processing unit)200、フレームバッファ250、ホストデバイス300、ディスプレイ制御部400及びディスプレイ装置500を含む。電子装置は、3Dグラフィックレンダリングを利用する応用デバイスであり、例えば、携帯電話、スマートフォン、タブレット、TV(television)などを含んでもよいが、それらに限定されるものではない。
ホストデバイス300のGPUドライバ320は、グラフィックスAPIなどを介して、アプリケーションプログラムから3Dグラフィックスレンダリングと係わるデータや命令などを受ける。GPU200内のレンダリング制御部210は、GPUドライバ320から命令を受け、それをスケジューリングし、スケジューリングされた命令を基に、グラフィックス・パイプラインを駆動する。グラフィックス・パイプラインは、ホストデバイス300から受けた命令と、GPUドライバ320から伝達されたデータ/シェーダプログラムとを介して、実際3Dグラフィックスレンダリングを行う。タイル基盤レンダリングの場合、かようなレンダリングは、各タイルレベルで処理し、レンダリングを終えたタイルは、オフチップで送られる。全てのタイルに係わるレンダリングが終われば、オフチップメモリに1つのフレームが完成され、ディスプレイドライバ310/ディスプレイ制御部400を介して出力すれば、レンダリングされた映像がディスプレイ装置500の画面に表示される。
図1を参照して説明したように、3Dグラフィックスレンダリングは、幾何情報を読み取り、それを2Dイメージでレンダリングする過程で構成される。幾何情報を読み取る過程や、レンダリングした結果を書き込む使用する過程において、必須的にメモリアクセスが発生する。一般的に、3Dグラフィックス処理過程において、かようなメモリアクセスが過多に発生する傾向を示しながら、それは、電力(power)/性能(performance)特性をいずれも劣化させるために、モバイル環境において、タイル基盤のレンダリング技法を使用する。タイル基盤のレンダリングは、画面を多くのタイルに分け、各タイルを対象にレンダリングを行った後、全てのタイルに係わるレンダリングが終われば、それを画面に出力する順序に進む。各タイルの処理過程は、オンチップメモリ上で遂行され、全ての演算が終わった後、それをオフチップメモリに送るために、オフチップメモリアクセスを大きく減らすことができる。該過程において、オフチップメモリに送るタイルの内容が、以前フレームの同じ位置タイルと同一であるならば、上書きを行う必要がないために、オンチップからオフチップメモリへのトラフィックをさらに減らすことができる。
タイル基盤レンダリングは、レンダリング過程におけるオフチップメモリアクセスを最小化し、タイルの内容が以前フレームで変更された場合、レンダリングされたタイルの全ての値をオフチップメモリに書き込む。従って、以前フレームで変更された値がない場合には、メモリアクセスを大きく減らすことができるが、そうではない場合、利得を得ることができない。また、一般的な場合、かような全ての値が必要であるが、ディスプレイ装置の特性によって、結果の全ての値を使用しない場合には、不要なオフチップメモリ書き込みが発生する。
本実施形態による電子装置は、レンダリングされたイメージの全てのピクセルが全てのカラー成分を利用して描かれないために、かような特性を利用して、ディスプレイ装置に必要なピクセルデータを生成して出力することにより、メモリに出力されるデータ量を減らし、オフチップメモリに出るトラフィックを減らすことができる。また、以前フレームとかかわりなく、ディスプレイの特性によって、一定量の演算またはメモリアクセスを減らすことができるので、一定の性能向上を期待することができる。
再び図3を参照すれば、ホストデバイス300は、3DグラフィックスAPIを介して、ユーザアプリケーション(user application)から、レンダリングと係わる命令/データなどを受け、それを基にGPU200を駆動する。
GPU200は、レンダリング制御部210によって制御され、レンダリング制御部210は、GPUドライバ320から受けた命令/データを直接処理したり、グラフィックス・パイプライン230に伝達したりする。ソースデータ、例えば、3Dオブジェクトなどは、グラフィックス・パイプライン230を通過し、変換/シェーディング(transform/shading)などの過程を経て、2Dフレームバッファ250の各ピクセルにマッピングされて描かれ、該フレームバッファ250をディスプレイドライバ310/ディスプレイ制御部400に伝達し、ディスプレイ装置500に当該映像が表示される。
レンダリング制御部210は、ホストデバイス300から、ディスプレイ装置500のピクセルパターン情報を入力される。例えば、ホストデバイス300のGPUドライバ320は、ディスプレイドライバ310またはホストデバイス300の制御部(図示せず)を介して、現在使用中のディスプレイ装置500のディスプレイ特性、例えば、R/G/Bパターン、各ピクセル座標に係わる色相元素パターンなどを把握することができる。また、R/G,B/Gなどのパターンは、配列方向において、交互に配置されるために、画面位置の1ピクセルパターンだけ保存しておけば、2D画面特定座標のピクセルパターンも知ることができる。
図4Aないし図4Dは、ディスプレイ装置のピクセルパターンについて説明するための例示図である。
図4Aには、一般的なLCD(liquid crystal display)ディスプレイのRGBパターンが図示されている。R/G/Bが1つのピクセル401を構成し、かようなピクセルが画面を構成する解像度ほど存在する。
図4Bには、R及びGが1つのピクセル402、B及びGが1つのピクセルをなし、交互に配列される。図4Bに図示されたピクセルの数は、4×4である16個であり、図4Aに図示されたピクセルの数(16個)と同一である。図4Bに図示されたピクセルパターンは、同一のピクセル数を有するが、さらに少数のサブピクセルで、同一のピクセル数を具現する。
図4Cには,図4Bと同一に、R及びGが1つのピクセル403、B及びGが1つのピクセルをなし、交互に配列されるが、1つのピクセルが菱形状に配列されるという点で違いがある。
図4Dには、R及びGが1つのピクセル404、B及びWが1つのピクセルをなし、交互に配列される。図4Dに図示されたピクセルの数は、4×4である16個であり、図4Aないし図4Cに図示されたピクセルの数(16個)と同一である。図4Dに図示されたピクセルパターンにおいて、サブピクセルWは、R/G/Bピクセルを合わせて生成するか、あるいは隣接したピクセルのピクセル値を利用して生成することもできる。
一般的に、図4B及び図4Cに図示されたピクセルパターンは、図4Aに図示されたRGBサブピクセル方式で、ppi(pixels per inch)を高めにくい状況であるときに使用される。それは、RGBサブピクセル方式より、少ないサブピクセルで同一解像度を類似して表現することができるからである。しかし、言い換えれば、RGBサブピクセル方式より、サブピクセル個数が必然的に少ないという意味でもある。従って、完壁に全く同レベルでは表現し難く、可読性や画質に劣るという短所がある。それにもかかわらず、高解像度パネルの生産に望ましい方法のうち一つであるために、TFT(thin film transistor)−LCDまたはOLED(organic light emitting diode)には、主に使用される。図4B及び図4Cに図示されたRG/BGペンタイルサブピクセル方式と、RG/BWペンタイルサブピクセル方式とに分けられ、ペンタイルディスプレイまたはペンタイルパターンともいう。図4B及び図4Cに図示されたピクセルパターンは、OLEDパネルに主に使用され、図4Dに図示されたピクセルパターンは、TFT−LCDパネルに主に使用される。
本実施形態において、図4B及び図4Cに図示されたディスプレイ装置のピクセルパターンについて説明したが、それらに限定されるものではなく、レンダリングされたイメージのピクセルパターン、例えば、RGBで具現されたピクセルパターンと異なるピクセルパターンを使用する多くのディスプレイ装置が存在し、他のピクセルパターンを使用する装置に同一に適用されるということは言うまでもない。
レンダリング制御部210は、ディスプレイ装置500のピクセルパターン情報を、ピクセルパターン生成部220に提供する。ピクセルパターン生成部220は、グラフィックス・パイプライン230を介して、レンダリングされたイメージを入力され、ディスプレイ装置500のピクセルパターン情報に相応するように、レンダリングされたイメージのピクセルパターンを生成する。
ピクセルパターン生成部220は、レンダリングされたイメージのピクセルパターンを、ディスプレイ装置500のピクセルパターンに合うように生成する。ここで、生成するということは、ピクセルパターンを変換または再配列するということと同一の意味に理解されなければならない。
ピクセルパターン生成部220は、サブピクセルを生成する多様な公知技術を利用して、ディスプレイ装置500に、ピクセルパターンに適するサブピクセルを生成することができる。例えば、米国特許US7,583,279号明細書には、ペンタイルピクセルを生成する方法が開示されている。ピクセルパターン生成部220がサブピクセルを生成する過程については、図5ないし図7を参照して後述する。
レンダリング制御部210は、グラフィックス・パイプライン230を介して出力されるレンダリングされたイメージが、ディスプレイ装置500に出力されるフレームであるか、あるいはグラフィックス・パイプライン230を介して、他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を入力される。ピクセルパターン生成部210は、レンダリング制御部210から提供されたイメージ属性情報により、レンダリングされたイメージのピクセルパターンを基に、レンダリングされたイメージのピクセルパターンを生成する。
ホストデバイス300のGPUドライバ320は、ユーザプログラムであるグラフィックスAPIを直接処理するために、画像を描く命令(draw call)がいかなる形式で使用されるということを知ることができる。1以上の命令が1つのフレームを描くのに使用され、描かれたフレームはすぐ画面に出力され、他のフレームのテクスチャとして使用されたり、後処理(post processing)などに使用されたりもする。このように、フレームの使用用途には自由度があるが、一般的に、GPUドライバ320において、計算を介して各フレームがいかように使用されるかということをあらかじめ知ることができる。また、API拡張を考慮するならば、各フレームの用途を明示的に指定することもできる。従って、レンダリング制御部210は、イメージ属性情報を入力され、現在ピクセルパターン生成部220が、ディスプレイ装置500のピクセルパターン情報に相応するピクセルパターンを生成するか否かということに係わる情報を提供する。例えば、現在グラフィックス・パイプライン230を介して提供されるレンダリングされたイメージが、ディスプレイ装置500に出力されるイメージである場合には、ピクセルパターン生成部220は、ディスプレイ装置500のピクセルパターン情報に相応するようにピクセルパターンを変更し、サブピクセル値を生成する。また、現在グラフィックス・パイプライン230を介して提供されたレンダリングされたイメージが異なるイメージのレンダリングに使用されるテクスチャイメージである場合には、ピクセルパターンを新たに生成せず、そのまま出力するか、あるいはピクセルパターンを変更した場合には、当該ピクセルパターン情報を利用して、逆に原本RGBパターンのサブピクセルを生成することもできる。
レンダリング制御部210は、ピクセルパターン生成部220が生成したピクセルパターンを、オフチップメモリであるフレームバッファ250に出力する前に、オンチップメモリであるレイアウトバッファ240(図3)に保存することができる。レイアウトバッファ240に保存されたレンダリングされたイメージのピクセル値を、フレームバッファ250に出力される時点になれば、保存されたピクセル値をフレームバッファ250に出力する。
レンダリング制御部210は、ピクセルパターン生成部220が、ディスプレイ装置500のピクセルパターン情報に適するレンダリングされたイメージのピクセルパターンを生成した場合、ディスプレイ制御部400にバイパス(bypass)信号を出力することができる。バイパス信号を受信したディスプレイ制御部400は、フレームバッファ250から出力されたピクセル値に係わるパターン変換なしに、すぐにディスプレイ装置500に出力する。すなわち、ディスプレイ制御部400は、ディスプレイ装置500の特性を考慮せず、フレームバッファ250から出力されたイメージをすぐに表示することができる。
本実施形態によるレンダリングが、タイル基盤のレンダリングである場合には、画面、すなわち、1つのフレームを多くのタイルに分け、各タイルを対象にレンダリングを行った後、全てのタイルに係わるレンダリングが終われば、それを画面に出力する順序に進められ。各タイルの処理過程は、GPU200内のオンチップメモリ上またはタイルバッファ(図示せず)上で遂行され、全ての演算が終了した後、それをオフチップメモリ、すなわち、フレームバッファ250に送るので、オフチップメモリアクセスを減らす技術である。
ピクセルパターン生成部220は、1つのフレームを構成する複数個のタイルのうち1つのフレームを構成する1つのタイルに係わるピクセルパターンを生成する。
レンダリング制御部210は、生成された1つのタイルに係わるピクセルパターンを基に、1つのタイルに係わるピクセル値をレイアウトバッファ240に保存する。既存タイル基盤レンダリングとは異なり、レンダリングが完了したタイルが、画面出力のためのフレームバッファ250に書き込まれる時点になれば、それをすぐに書き込まず、レイアウトバッファ240にまず保存する。そして、全てのタイルに係わるディスプレイ装置500のピクセルパターンに相応するピクセル値がレイアウトバッファ240に保存されれば、フレームバッファ250にピクセル値を出力する。
図5は、図3に図示されたピクセルパターン生成部220が、ピクセルパターンを生成する一例について説明するための図面である。
図5を参照すれば、レンダリングされたイメージの1つのフレームは、RGBサブピクセルからなるピクセル501及び503が図示されている。ディスプレイ装置500が、図4Bに図示されたR/G,B/Gのパターンを有している場合、ピクセルパターン生成部220は、レンダリングされたイメージの最初のピクセル501をサブピクセル502に変換する。2番目のピクセル503は、サブピクセル504に変換される。変換されたサブピクセルR/G,B/Gが反復されるピクセルパターンがレイアウトバッファ240に保存される。レンダリングされたイメージの最後のピクセルがサブピクセルB/Gに変換され、レイアウトバッファ240に保存された場合、レイアウトバッファ240に保存されたピクセル値が、フレームバッファ250に出力される。
図6は、図3に図示されたピクセルパターン生成部220が、ピクセルパターンを生成する他の例について説明するための図面である。
図6を参照すれば、レンダリングされたイメージの1つのフレームは、RGBサブピクセルからなるピクセル601及び603が図示されている。ディスプレイ装置500が、図4Dに図示されたR/G,B/Wのパターンを有している場合、ピクセルパターン生成部220は、レンダリングされたイメージの最初のピクセル601をサブピクセル602に変換する。2番目のピクセル603は、サブピクセル604に変換される。変換されたサブピクセルR/G,B/Wが反復されるピクセルパターンがレイアウトバッファ240に保存される。レンダリングされたイメージの最後のピクセルがサブピクセルB/Wに変換され、レイアウトバッファ240に保存された場合、レイアウトバッファ240に保存されたピクセル値がフレームバッファ250に出力される。
図7は、図3に図示されたピクセルパターン生成部220が、ピクセルパターンを生成するさらに他の例について説明するための図面である。
図7を参照すれば、レンダリングされた多数のフレーム(第1フレームないし第Nフレーム)が順次に入力され、第1フレームに対して、タイル基盤レンダリングが行われる場合、第1フレームを均等に分割した第1タイルT1ないし第MタイルTMに対するレンダリングが行われる。レンダリングされた第1タイルT1に係わるピクセルパターンは、サブピクセルR/G/B701,703,705である。
ディスプレイ装置のピクセルパターンがRG/BGである場合、ピクセルパターン生成部220は、第1タイルT1に係わるピクセルパターン702ないし706を生成し、レイアウトバッファ240に保存する。それぞれのタイルに係わる開始ピクセルの座標値を基に、ピクセルパターンを生成することができる。ピクセルパターン生成部220は、全てのタイルT1ないしTMに係わるピクセルパターンを生成し、レイアウトバッファ240に保存する。レンダリング制御部210は、全てのタイルに係わるピクセルパターンが生成された後、レイアウトバッファ240に保存された第1フレームのピクセルパターン値を、フレームバッファ250に出力する。
一方、レンダリング制御部210は、レンダリング結果が画面にすぐ描かれずに他のフレームに使用される場合、すなわち、他のフレームのテクスチャイメージに再使用される場合には、レイアウトバッファ240を経ずに、すぐフレームバッファ250に書き込む。
図8は、さらに他の実施形態によるレンダリング方法について説明するためのフローチャートである。
図8を参照すれば、段階800で、レンダリングされたイメージを表示する装置のピクセルパターン情報が入力される。レンダリングされたイメージを表示する装置は、R/G及びB/G、またはR/G及びB/Wを含むペンタイルディスプレイ装置でもあるが、それに限定されるものではなく、レンダリングされたイメージのピクセルパターン、例えば、RGBと異なるサブピクセルによって具現されたディスプレイ装置には、同一に適用することができる。
段階802で、入力されたピクセルパターン情報に相応するように、レンダリングされたイメージのピクセルパターンを生成する。レンダリングされたイメージのピクセルパターンをディスプレイ装置のピクセルパターンに変更し、サブピクセルを生成する。ここで、サブピクセルを生成する方法は、従来のサブピクセルを生成する多様な公知技術を利用することができるということは言うまでもない。
段階804で、生成されたピクセルパターンを基に、レンダリングされたイメージのピクセル値をフレームバッファに出力する。
本実施形態による装置は、プロセッサ、プログラムデータを保存して実行するメモリ、ディスクドライブのような永久保存部(permanent storage)、外部装置と通信する通信ポート、タッチパネル・キー(key)・ボタンのようなユーザインターフェース装置などを含んでもよい。ソフトウェアモジュールまたはアルゴリズムによって具現される方法は、前記プロセッサ上で実行可能なコンピュータで読み取り可能なコードまたはプログラム命令として、コンピュータで読み取り可能な記録媒体上に保存される。ここで、コンピュータで読み取り可能な記録媒体としては、磁気記録媒体(例えば、ROM(read only memory)、RAM(random access memory)、フロッピー(登録商標)ディスク、ハードディスクなど)、及び光学的判読媒体(例えば、CD(compact disc)−ROM、DVD(digital versatile disc))などがある。コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散され、分散方式でコンピュータで読み取り可能なコードが保存されて実行される。該媒体は、コンピュータによって判読可能であり、メモリに保存され、プロセッサで実行される。
本実施形態は、機能的なブロック構成及び多様な処理段階で示される。かような機能ブロックは、特定機能を実行する多様な個数のハードウェアまたは/及びソフトウェアの構成によって具現される。例えば、実施形態は、1以上のマイクロプロセッサの制御、または他の制御装置によって多様な機能を遂行することができる、メモリ、プロセッシング、ロジック(logic)、ルックアップテーブル(look-up table)のような直接回路構成を採用することができる。構成要素が、ソフトウェア・プログラミングまたはソフトウェア要素で実行されるということと類似して、本実施形態は、データ構造、プロセス、ル−チン、または他のプログラミング構成の組み合わせによって具現される多様なアルゴリズムを含み、C、C++、ジャバ(Java(登録商標))、アセンブラ(assembler)のようなプログラミング言語またはスクリプティング言語によって具現される。機能的な側面は、1以上のプロセッサで実行されるアルゴリズムによって具現される。また、本実施形態は、電子的な環境設定、信号処理及び/又はデータ処理などのために、従来技術を採用することができる。「メカニズム」、「要素」、「手段」、「構成」のような用語は、広く使用され、機械的であって物理的な構成として限定されるものではない。前記用語は、プロセッサなどと連係し、ソフトウェアの一連の処理(routines)というような意味を含む。
本実施形態で説明する特定実行は、例示であり、いかなる方法によっても、技術的範囲を限定するものではない。明細書の簡潔さのために、従来の電子的な構成、制御システム、ソフトウェア、前記システムの他の機能的な側面の記載は省略されている。また、図面に図示された構成要素間の線の連結または連結部材は、機能的な連結、及び/又は物理的または回路的な連結を例示的に示したものであり、実際装置では、代替可能であるか、あるいは追加的な多様な機能的な連結、物理的な連結、または回路連結として示される。
本明細書(特に、特許請求の範囲)において、「前記」の用語、及びそれと類似した指示用語の使用は、単数及び複数のいずれにも該当する。また、範囲(range)を記載した場合、前記範囲に属する個別的な値を含むものであり(それに反する記載がなければ)、詳細な説明に、前記範囲を構成する各個別的な値を記載した通りである。最後に、方法を構成する段階について、明白に順序を記載したり、それと反する記載がなければ、前記段階は、適する順序で遂行される。必ずしも前記段階の記載順序に限定されるものではない。全ての例または例示的な用語(例えば、などなど)の使用は、単に技術的思想を詳細に説明するためのものであり、特許請求の範囲によって限定されない以上、前記の例または例示的な用語によって範囲が限定されるものではない。また、当業者は、多様な修正、組み合わせ及び変更が付加された特許請求の範囲またはその均等物の範囲内で、設計条件及びファクタによって構成されるということを理解することができるであろう。
本発明のレンダリング方法、レンダリング装置及び電子装置は、例えば、映像処理関連の技術分野に効果的に適用可能である。
100 レンダリング装置
110,210 レンダリング制御部
120,220 ピクセルパターン生成部
200 GPU
230 グラフィックス・パイプライン
240 レイアウトバッファ
250 フレームバッファ
300 ホストデバイス
310 ディスプレイドライバ
320 GPUドライバ
401,402,403,404,501,503,601,603 ピクセル
500 ディスプレイ装置
502,504,602,604 サブピクセル
701,703,705 サブピクセルR/G/B
702,704,706 ピクセルパターン

Claims (25)

  1. レンダリングされたイメージを表示する装置のピクセルパターン情報を入力される段階と、
    前記入力されたピクセルパターン情報に相応するように、前記レンダリングされたイメージのピクセルパターンを生成する段階と、
    前記生成されたピクセルパターンを基に、前記レンダリングされたイメージのピクセル値をフレームバッファに出力する段階と、を含み、さらに、
    前記レンダリングされたイメージに該当するフレームが、前記装置に出力されるフレームであるか、他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を入力される段階、を含む、
    レンダリング方法。
  2. 前記レンダリングされたイメージの少なくとも1つのタイルに係わるピクセル値を、前記生成されたピクセルパターンに相応するピクセル値として保存する段階をさらに含み、
    前記ピクセルパターンに相応するように保存されたピクセル値を、前記フレームバッファに出力する、
    請求項1に記載のレンダリング方法。
  3. 前記タイルの開始座標値を基準に、前記ピクセルパターンを生成する、
    請求項2に記載のレンダリング方法。
  4. 記イメージ属性情報によって、前記レンダリングされたイメージのピクセルパターンを生成する、
    請求項1乃至3いずれか一項に記載のレンダリング方法。
  5. 前記レンダリングされたイメージが、他のフレームのレンダリングに使用されるテクスチャフレームである場合、前記ピクセルパターンを利用して、前記レンダリングされたイメージの最初ピクセルパターンに復元する、
    請求項4に記載のレンダリング方法。
  6. 前記レンダリングされたイメージを表示する装置のディスプレイコントローラにバイパス信号を出力する段階をさらに含む、
    請求項1乃至5いずれか一項に記載のレンダリング方法。
  7. 前記レンダリングされたイメージを表示する装置は、ペンタイル基盤のディスプレイ装置である、
    請求項1乃至6いずれか一項に記載のレンダリング方法。
  8. タイル基盤でレンダリングされた任意のフレームに係わる少なくとも1つのタイルを入力される段階と、
    前記少なくとも1つのタイルに係わる第1ピクセルパターンを、前記レンダリングされた任意のフレームを表示するディスプレイ装置のピクセルパターン情報に相応する第2ピクセルパターンに変換する段階と、
    前記変換された第2ピクセルパターンによる前記タイルに係わるピクセル値をフレームバッファに出力する段階と、を含み、さらに、
    前記レンダリングされた任意のフレームが、他のフレームのレンダリングに使用されるテクスチャフレームであるか否かを示すイメージ属性情報を入力される段階、を含む、
    レンダリング方法。
  9. 前記変換された第2ピクセルパターンによる前記任意のフレームに係わる複数のタイルに係わるピクセル値を保存する段階を含み、
    前記ピクセルパターンに相応するように保存されたピクセル値を、前記フレームバッファに出力する、
    請求項8に記載のレンダリング方法。
  10. 前記タイルの開始座標値を基準に、前記第2ピクセルパターンを生成する、
    請求項8または9に記載のレンダリング方法。
  11. 前記複数のタイルに係わる前記第2ピクセルパターンへの変換が終了した場合、前記任意のフレームについて保存されたピクセル値を、前記フレームバッファに出力する、
    請求項9に記載のレンダリング方法。
  12. 請求項1ないし11のうちいずれか1項に記載のレンダリング方法をコンピュータで実行させるためのプログラムを記録した記録媒体。
  13. レンダリングされたイメージを表示する装置のピクセルパターン情報を入力されるレンダリング制御部と、
    前記入力されたピクセルパターン情報に相応するように、前記レンダリングされたイメージのピクセルパターンを生成するピクセルパターン生成部と、を含み、
    前記レンダリング制御部は、
    前記ピクセルパターン生成部で生成されたピクセルパターンを基に、前記レンダリングされたイメージのピクセル値をフレームバッファに出力し、さらに、
    前記レンダリングされたイメージに該当するフレームが、前記装置に出力されるフレームであるか、他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を入力される、
    レンダリング装置。
  14. 前記レンダリングされたイメージの少なくとも1つのタイルに係わるピクセル値を、前記生成されたピクセルパターンに相応するピクセル値として保存するレイアウトバッファをさらに含み、
    前記レンダリング制御部は、
    前記レイアウトバッファに保存されたピクセルパターンに相応するピクセル値を、前記フレームバッファに出力する、
    請求項13に記載のレンダリング装置。
  15. 前記ピクセルパターン生成部は、
    前記タイルの開始座標値を基準に、前記ピクセルパターンを生成する、
    請求項14に記載のレンダリング装置。
  16. 記ピクセルパターン生成部は、
    前記イメージ属性情報によって、前記レンダリングされたイメージのピクセルパターンを生成する、
    請求項13乃至15いずれか一項に記載のレンダリング装置。
  17. 前記レンダリング制御部は、
    前記レンダリングされたイメージが、他のフレームのレンダリングに使用されるテクスチャフレームである場合、前記ピクセルパターンを利用して、前記レンダリングされたイメージの最初ピクセルパターンに復元する、
    請求項16に記載のレンダリング装置。
  18. 前記レンダリング制御部は、
    前記レンダリングされたイメージを表示する装置のディスプレイコントローラにバイパス信号を出力する、
    請求項13乃至17いずれか一項に記載のレンダリング装置。
  19. ホストプロセッサと、
    ディスプレイ装置と、
    前記ホストプロセッサの制御によって、オブジェクトの三次元モデルをレンダリングするグラフィックプロセッサと、
    前記グラフィックプロセッサでレンダリングされたイメージを保存し、前記ディスプレイ装置に出力するフレームバッファと、を含み、
    前記グラフィックプロセッサは、
    前記ホストプロセッサから、前記ディスプレイ装置のピクセルパターン情報を入力され、前記入力されたピクセルパターン情報に相応するように、前記レンダリングされたイメージのピクセルパターンを生成し、前記生成されたピクセルパターンを基に、前記レンダリングされたイメージのピクセル値を、前記フレームバッファに出力し、
    前記ホストプロセッサは、
    前記レンダリングされたイメージに該当するフレームが、前記ディスプレイ装置に出力されるフレームであるか、前記グラフィックプロセッサで他のフレームのレンダリングに使用されるテクスチャフレームであるかということについてのイメージ属性情報を判断する、
    電子装置。
  20. 前記グラフィックプロセッサは、
    前記レンダリングされたイメージの少なくとも1つのタイルに係わるピクセル値を、前記生成されたピクセルパターンに相応するピクセル値として保存し、前記保存されたピクセル値を、前記フレームバッファに出力する、
    請求項19に記載の電子装置。
  21. 記グラフィックプロセッサは、
    前記ホストプロセッサから受信された前記イメージ属性情報によって、前記レンダリングされたイメージのピクセルパターンを生成する、
    請求項19または20に記載の電子装置。
  22. 前記グラフィックプロセッサは、
    前記レンダリングされたイメージが、他のフレームのレンダリングに使用されるテクスチャフレームである場合、前記ピクセルパターンを利用して、前記レンダリングされたイメージの最初ピクセルパターンに復元する、
    ことを特徴とする請求項21に記載の電子装置。
  23. 前記グラフィックプロセッサは、
    前記ディスプレイ装置を制御するディスプレイコントローラにバイパス信号を出力する、
    請求項19乃至22いずれか一項に記載の電子装置。
  24. 前記グラフィックプロセッサは、タイル基盤レンダリングを行う、
    請求項19乃至23いずれか一項に記載の電子装置。
  25. 前記ディスプレイ装置は、ペンタイル基盤のディスプレイ装置である、
    請求項19乃至24いずれか一項に記載の電子装置。
JP2015198470A 2014-10-31 2015-10-06 レンダリング方法、レンダリング装置及び電子装置 Active JP6726946B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140150625A KR102275712B1 (ko) 2014-10-31 2014-10-31 렌더링 방법, 렌더링 장치 및 전자 장치
KR10-2014-0150625 2014-10-31

Publications (2)

Publication Number Publication Date
JP2016091543A JP2016091543A (ja) 2016-05-23
JP6726946B2 true JP6726946B2 (ja) 2020-07-22

Family

ID=54105655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015198470A Active JP6726946B2 (ja) 2014-10-31 2015-10-06 レンダリング方法、レンダリング装置及び電子装置

Country Status (5)

Country Link
US (1) US10510325B2 (ja)
EP (1) EP3016091A1 (ja)
JP (1) JP6726946B2 (ja)
KR (1) KR102275712B1 (ja)
CN (1) CN105574924B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842428B2 (en) * 2014-06-27 2017-12-12 Samsung Electronics Co., Ltd. Dynamically optimized deferred rendering pipeline
KR102530765B1 (ko) 2016-09-09 2023-05-11 삼성디스플레이주식회사 표시장치, 구동장치, 및 표시장치의 구동방법
KR20180037839A (ko) * 2016-10-05 2018-04-13 삼성전자주식회사 그래픽스 프로세싱 장치 및 인스트럭션의 실행 방법
KR20180038793A (ko) * 2016-10-07 2018-04-17 삼성전자주식회사 영상 데이터 처리 방법 및 장치
US10262387B2 (en) * 2016-11-14 2019-04-16 Google Llc Early sub-pixel rendering
US10564715B2 (en) * 2016-11-14 2020-02-18 Google Llc Dual-path foveated graphics pipeline
US20180137602A1 (en) * 2016-11-14 2018-05-17 Google Inc. Low resolution rgb rendering for efficient transmission
US10445902B2 (en) * 2016-12-13 2019-10-15 Qualcomm Incorporated Fetch reduction for fixed color and pattern sub-frames
KR102680270B1 (ko) * 2016-12-16 2024-07-01 삼성전자주식회사 그래픽스 처리 장치 및 그래픽스 처리 장치에서 그래픽스 파이프라인을 처리하는 방법
US10650791B2 (en) * 2017-12-28 2020-05-12 Texas Instruments Incorporated Display system
KR102486439B1 (ko) 2018-02-14 2023-01-10 삼성디스플레이 주식회사 Rgbg 픽셀 구조를 가지는 광 필드 3차원 표시 장치의 구동 방법, 및 광 필드 3차원 표시 장치
KR102519744B1 (ko) * 2018-02-23 2023-04-10 삼성전자주식회사 보호 회로를 포함하는 디스플레이 구동 회로
KR102514062B1 (ko) * 2018-02-27 2023-03-24 삼성전자주식회사 트러스트존 그래픽 렌더링 방법 및 그에 따른 디스플레이 장치
CN110349528B (zh) * 2018-04-03 2021-04-13 京东方科技集团股份有限公司 像素阵列及其驱动方法、显示装置
US11614653B2 (en) * 2018-07-03 2023-03-28 Concord (Hk) International Education Limited Color filter arrays for TIR-based image displays
US10789911B2 (en) * 2018-12-11 2020-09-29 Microsoft Technology Licensing, Llc Phase locked multi-display synchronization
KR102641423B1 (ko) 2018-12-11 2024-02-28 삼성전자주식회사 영상 처리 장치 및 그 동작방법
US11399806B2 (en) * 2019-10-22 2022-08-02 GE Precision Healthcare LLC Method and system for providing freehand render start line drawing tools and automatic render preset selections
KR102382194B1 (ko) * 2019-12-02 2022-04-04 한국과학기술원 고대역폭 고해상도 질감 표현을 위한 이중 계층 햅틱 모델을 제공하는 전자 장치 및 그의 동작 방법
KR20220048519A (ko) 2020-10-12 2022-04-20 삼성디스플레이 주식회사 표시 장치
CN114493984A (zh) * 2021-12-20 2022-05-13 广东乐心医疗电子股份有限公司 画面渲染方法、装置及电子设备

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497390A (ja) * 1990-08-16 1992-03-30 Nec Corp 表示装置
US6943809B2 (en) * 2001-06-12 2005-09-13 Adobe Systems Incorporated Tiled vector flattened output
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
US7583279B2 (en) 2004-04-09 2009-09-01 Samsung Electronics Co., Ltd. Subpixel layouts and arrangements for high brightness displays
US20060003961A1 (en) * 2004-06-18 2006-01-05 The John Hopkins University Negative regulation of hypoxia inducible factor 1 by OS-9
JP2007086432A (ja) 2005-09-22 2007-04-05 Sony Corp 表示制御装置、および表示制御方法
JP2007272203A (ja) * 2006-03-06 2007-10-18 Nec Corp 表示装置
TW200820131A (en) * 2006-05-22 2008-05-01 Nvidia Corp Frame buffer merging
KR100852958B1 (ko) 2006-11-15 2008-08-19 (주)토마토엘에스아이 서브픽셀 렌더링과 데이터 압축을 이용한 디스플레이드라이버 장치 및 그 제어방법
JP4623207B2 (ja) 2008-11-27 2011-02-02 ソニー株式会社 表示制御装置、表示制御方法、およびプログラム
DE102009010091A1 (de) * 2009-02-24 2010-08-26 Beiersdorf Ag Stabilisierte Peelingkapsel
US9818210B2 (en) * 2009-07-10 2017-11-14 Adobe Systems Incorporated Pixel-aligned drawing to avoid anti-aliasing
KR20110043873A (ko) 2009-10-22 2011-04-28 금석만 음이온발생기를 가지는 탈착식 엘이디램프
US8803898B2 (en) 2009-12-17 2014-08-12 Arm Limited Forming a windowing display in a frame buffer
GB0922126D0 (en) 2009-12-17 2010-02-03 Advanced Risc Mach Ltd Graphics processing systems
JP5478307B2 (ja) * 2010-03-19 2014-04-23 本田技研工業株式会社 鞍乗り型車両の制動装置
US20110285713A1 (en) * 2010-05-21 2011-11-24 Jerzy Wieslaw Swic Processing Color Sub-Pixels
US8681162B2 (en) * 2010-10-15 2014-03-25 Via Technologies, Inc. Systems and methods for video processing
US8339409B2 (en) * 2011-02-16 2012-12-25 Arm Limited Tile-based graphics system and method of operation of such a system
GB201105716D0 (en) 2011-04-04 2011-05-18 Advanced Risc Mach Ltd Method of and apparatus for displaying windows on a display
JP5911337B2 (ja) * 2011-04-08 2016-04-27 キヤノン株式会社 映像表示装置、映像出力装置、及びその制御方法、映像提示システム
SE535899C2 (sv) * 2011-05-04 2013-02-12 Atlas Copco Ind Tech Ab Mutterdragare med momentgivarenhet
TWI456975B (zh) * 2011-08-23 2014-10-11 Acer Inc 立體影像處理裝置與方法
US9199720B2 (en) * 2011-08-31 2015-12-01 Sikorsky Aircraft Corporation Non-rotating stationary ground tube for a wind fairing
GB2497302B (en) * 2011-12-05 2017-04-12 Advanced Risc Mach Ltd Methods of and apparatus for processing computer graphics
US9165526B2 (en) * 2012-02-28 2015-10-20 Shenzhen Yunyinggu Technology Co., Ltd. Subpixel arrangements of displays and method for rendering the same
JP6195696B2 (ja) * 2012-05-17 2017-09-13 シャープ株式会社 液晶表示装置
EP3098807B1 (en) 2012-06-08 2018-01-17 2236008 Ontario Inc. Tiled viewport composition
KR101958870B1 (ko) * 2012-07-13 2019-07-02 삼성전자 주식회사 소비 전력을 절감하기 위한 표시 제어 방법 및 장치
US9478066B2 (en) * 2013-03-14 2016-10-25 Nvidia Corporation Consistent vertex snapping for variable resolution rendering

Also Published As

Publication number Publication date
JP2016091543A (ja) 2016-05-23
US20160125851A1 (en) 2016-05-05
CN105574924A (zh) 2016-05-11
EP3016091A1 (en) 2016-05-04
US10510325B2 (en) 2019-12-17
KR20160051154A (ko) 2016-05-11
KR102275712B1 (ko) 2021-07-09
CN105574924B (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
JP6726946B2 (ja) レンダリング方法、レンダリング装置及び電子装置
EP3121786B1 (en) Graphics pipeline method and apparatus
KR102651126B1 (ko) 그래픽 프로세싱 장치 및 그래픽스 파이프라인에서 텍스처를 처리하는 방법
US9569862B2 (en) Bandwidth reduction using texture lookup by adaptive shading
KR102646906B1 (ko) 타일 기반 렌더링 방법 및 장치
US9183651B2 (en) Target independent rasterization
US9224227B2 (en) Tile shader for screen space, a method of rendering and a graphics processing unit employing the tile shader
TWI786233B (zh) 關於以微磚為基礎之低解析度深度儲存之方法、器件與非暫時性電腦可讀儲存媒體
US20140071124A1 (en) Image processing apparatus
JP2017097870A (ja) グラフィックス処理装置を含むコンピューティング装置、及びグラフィックス処理装置においてグラフィックスパイプラインを実行する方法
KR102644276B1 (ko) 그래픽 처리 장치 및 방법
US7414628B1 (en) Methods and systems for rendering computer graphics
JP6944304B2 (ja) テクスチャ処理方法及びその装置
US7528839B1 (en) Faster clears for three-dimensional modeling applications
KR20180037839A (ko) 그래픽스 프로세싱 장치 및 인스트럭션의 실행 방법
KR20130045450A (ko) 그래픽 프로세싱 유닛, 이를 포함하는 장치들, 및 이의 동작 방법
US11610372B2 (en) Methods and apparatus for multiple lens distortion correction
KR102680270B1 (ko) 그래픽스 처리 장치 및 그래픽스 처리 장치에서 그래픽스 파이프라인을 처리하는 방법
KR101663023B1 (ko) 그래픽 처리 장치 및 방법
JP2003187260A (ja) 描画処理プログラム、描画処理プログラムを記録した記録媒体、描画処理装置及び方法
KR20160077559A (ko) 실시간 집적 영상 생성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200630

R150 Certificate of patent or registration of utility model

Ref document number: 6726946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250