JP6724308B2 - 発振モジュール、振動デバイス、電子機器、および移動体 - Google Patents

Description

本発明は、発振モジュール、振動デバイス、電子機器、および移動体に関する。

従来、例えば発振回路を含む発振モジュールなどに好適に用いられる半導体装置として、例えば特許文献１には、半導体基板に設けられている集積回路（半導体回路）と、該半導体基板上に設けられている絶縁層と、該絶縁層上に設けられているインダクタンス素子とを備えた半導体装置が開示されている。

特開２００９−２６７２１２号公報

しかしながら、上述した特許文献１における半導体装置では、集積回路（半導体回路）とインダクタンス素子（インダクタンス回路）とが平面視で重なって配置された構成となっている。このような構成では、例えば、集積回路（半導体回路）が可変容量素子を含む発振回路である場合において、可変容量素子とインダクタンス素子との電磁的な結合により、インダクタンス素子のインダクタンスが変化する、または可変容量素子の静電容量値等が変化し、これにより発振回路から出力される発振周波数が変動してしまう虞を有していた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係る発振モジュールは、基板と、前記基板に接続されている第１回路部と、前記基板に接続されている第２回路部と、を備え、前記第１回路部は、半導体基板の主面に設けられている半導体回路と、前記半導体基板の前記主面側に配置され、導電性の薄膜を有する薄膜回路素子と、を有し、前記半導体回路は、平面視で、前記薄膜回路素子と前記半導体基板の外周部との間に設けられていることを特徴とする。

本適用例によれば、第１回路部に設けられている半導体回路は、平面視で、薄膜回路素子と半導体基板の外周部との間に配置されているため、半導体回路と薄膜回路素子とは平面視で重ならないので、半導体回路と薄膜回路素子との電磁的な結合が低減する。また、半導体回路は、平面視で、薄膜回路素子と半導体基板の外周部との間、換言すると、半導体回路は、平面視で、薄膜回路素子の外側に配置されている。このため、例えば、薄膜回路素子が磁界を発生させる素子である場合には、一般的に、薄膜回路素子の内側での磁束密度よりも外側での磁界密度の方が小さくなるため、半導体回路を薄膜回路素子の外側に配置することで、半導体回路と薄膜回路素子との電磁的な結合が低減する。これにより、半導体回路と薄膜回路素子の電磁的な結合に起因する薄膜回路素子の特性値の変動を減少させることができる。したがって、例えば、第１回路部および第２回路部によって発振回路が構成された場合に、この発振回路の発振ループ中に薄膜回路素子が使用される回路であっても、薄膜回路素子の特性値の変動によって生じる発振周波数の変動を低減することが可能な発振モジュールを提供することができる。

［適用例２］上記適用例に記載の発振モジュールにおいて、前記主面および前記半導体回路と重なるように設けられている第１の絶縁膜を備え、前記薄膜回路素子は、前記第１の絶縁膜の前記主面および前記半導体回路の少なくとも一方と接する面の反対面に設けられていることが好ましい。

本適用例によれば、半導体回路と薄膜回路素子とが、第１の絶縁膜を介して設けられているため、半導体回路と薄膜回路素子との間の、例えば短絡などの電気的絶縁不良を減少させることができる。

［適用例３］上記適用例に記載の発振モジュールにおいて、平面視で、前記半導体回路と重なるとともに前記薄膜回路素子と重ならない位置であり、かつ前記第１の絶縁膜上配置されている外部接続端子を有することが好ましい。

本適用例によれば、平面視で重なって配置された外部接続端子を半導体回路のシールド電極として使用することができるため、外部からのノイズが半導体回路に影響することを抑制することができ、例えば、発振回路の発振ループ中に、本適用例の回路を用いることにより、外部からのノイズが発振周波数のノイズになる虞を低減することができる。また、外部接続端子が薄膜回路素子と重ならない位置に配置されているため、薄膜回路素子と半導体回路との電磁的な結合を抑制することができ、薄膜回路素子または半導体回路に用いられる素子値の変動を小さくすることができる。これにより、例えば、発振モジュールにおける発振周波数の変動を低減することができる。

［適用例４］上記適用例に記載の発振モジュールにおいて、少なくとも前記薄膜回路素子を覆う第２の絶縁膜を有し、平面視で、前記半導体回路と重なるとともに前記薄膜回路素子と重ならない位置であり、かつ前記第２の絶縁膜上に配置されている外部接続端子を有することが好ましい。

本適用例によれば、第２の絶縁膜により薄膜回路素子と外部接続端子との電気的短絡を防止するとともに、外部接続端子を半導体回路のシールド電極として使用することができるため、外部からのノイズが半導体回路に影響することを抑制することができ、例えば、発振回路の発振ループ中に本適用例の回路を用いることにより、外部からのノイズが発振周波数のノイズになる虞を低減することができる。また、外部接続端子が薄膜回路素子と重ならない位置に配置されているため、薄膜回路素子と半導体回路との電磁的な結合を抑制することができ、薄膜回路素子または半導体回路に用いられる素子値の変動を小さくすることができる。これにより、例えば、発振モジュールにおける発振周波数の変動を低減することができる。

［適用例５］上記適用例に記載の発振モジュールにおいて、前記半導体回路は、静電容量素子を含み、前記薄膜回路素子は、インダクタンス回路を含んでいることが好ましい。

本適用例によれば、半導体回路は、静電容量素子を含み、薄膜回路素子は、インダクタンス回路を含み、それらを含む発振回路の発振ループ中に使用される発振用回路を構成することができる。このような発振用回路において、伸長コイルとしてインダクタンス回路が用いられた場合、インダクタンス回路と静電容量素子とが電磁的に結合してしまうと、例えば、インダクタンス回路と静電容量素子との間に浮遊容量が発生してインダクタンス回路のインダクタンス値や静電容量素子の静電容量値が変動してしまい、発振周波数が変動する虞がある。本構成を用いることで、電磁的な結合を低減できるので、インダクタンス回路のインダクタンス値や静電容量素子の静電容量値の変動を低減することができ、例えば、発振回路の発振周波数変動を低減することができる。

［適用例６］上記適用例に記載の発振モジュールにおいて、前記インダクタンス回路は、平面視で、渦巻き状に配置された配線であることが好ましい。

本適用例によれば、半導体回路が、平面視でインダクタンス回路が形成された領域の外部に配置される構成となる。インダクタンス回路の渦巻き状（螺旋状）のパターン内部は、渦巻き状のパターン外部（インダクタンス回路と半導体基板の外周部との間の領域）と比較すると磁束密度が高い状態となる。したがって、平面視で、渦巻き状のパターン内部に半導体回路が配置されていると、インダクタンス回路と半導体回路との電磁的な結合が大きくなり、インダクタンス値の変動が大きくなる虞がある。本構成を用いることで、電磁的な結合を低減できるので、インダクタンス回路の特性値の変動を低減することができ、例えば、発振回路の発振周波数の変動を低減することができる。

［適用例７］上記適用例に記載の発振モジュールにおいて、前記半導体回路は、前記インダクタンス回路に電気的に接続されている抵抗回路を含んでいることが好ましい。

本適用例によれば、インダクタンス回路に電気的に接続されている抵抗回路を用いて、インダクタンス回路の特性、特にＱ値を調整することができるため、例えば、発振回路の起動時にインダクタンス回路に起因する異常発振を低減することができる。

［適用例８］上記適用例に記載の発振モジュールにおいて、前記抵抗回路は、抵抗値が可変に制御可能であることが好ましい。

本適用例によれば、インダクタンス回路に電気的接続されている抵抗回路の抵抗値を可変に制御することで、インダクタンス回路のＱ値を、例えば発振周波数または使用する振動子の等価回路定数値等が変わるごとに調整することができる。このため、発振周波数または使用する振動子の等価回路定数値等が変わっても異常発振を起こさないように調整することが可能になる。

［適用例９］上記適用例に記載の発振モジュールにおいて、前記第２回路部は、前記インダクタンス回路に電気的に接続されている抵抗素子、容量素子、および増幅器を含んでいることが好ましい。

本適用例によれば、基板に、ディスクリートで接続されている抵抗素子、容量素子、および増幅器と、第１回路部のインダクタンス回路とにより、発振回路を容易に構成することができる。

［適用例１０］上記適用例に記載の発振モジュールにおいて、前記第１回路部および前記第２回路部は、少なくともコルビッツ型発振回路を含んでいることが好ましい。

本適用例によれば、コルビッツ型発振回路を、第１回路部および第２回路部を用いて構成することができ、多様な回路構成を容易に実現することができる。

［適用例１１］本適用例に係る振動デバイスは、基板と、前記基板に接続されている第１回路部と、前記基板に接続されている第２回路部と、前記第１回路部および前記第２回路部の少なくとも一方に接続されている振動素子と、を備え、前記第１回路部は、半導体基板の主面に設けられている半導体回路と、前記半導体基板の前記主面側に配置され、導電性の薄膜を有する薄膜回路素子と、を有し、前記半導体回路は、平面視で、前記薄膜回路素子と前記第１回路部の外周部との間に設けられていることを特徴とする。

本適用例によれば、半導体回路は、平面視で、薄膜回路素子と半導体基板の外周部との間に配置されているため、半導体回路と薄膜回路素子とは平面視で重ならないので、半導体回路と薄膜回路素子との電磁的な結合が低減する。また、半導体回路は、平面視で、薄膜回路素子と半導体基板の外周部との間、換言すると、半導体回路は、平面視で、薄膜回路素子の外側に配置されている。このため、例えば、薄膜回路素子が磁界を発生させる素子である場合には、一般的に、薄膜回路素子の内側での磁束密度よりも外側での磁界密度の方が小さくなるため、半導体回路を薄膜回路素子の外側に配置することで、半導体回路と薄膜回路素子との電磁的な結合が低減する。これにより、半導体回路と薄膜回路素子の電磁的な結合に起因する薄膜回路素子の特性値の変動を減少させることができる。したがって、振動素子を発振させる発振回路の発振ループ中に薄膜回路素子が使用される回路であっても、薄膜回路素子の特性値の変動によって生じる発振周波数の変動を低減することが可能な振動デバイスを提供することができる。

［適用例１２］上記適用例に記載の振動デバイスにおいて、前記第１回路部および前記第２回路部は、少なくともコルビッツ型発振回路を含んでいることが好ましい。

本適用例によれば、振動デバイスにおける、コルビッツ型発振回路を、第１回路部および第２回路部を用いて構成することができ、多様な回路構成を容易に実現することができる。

［適用例１３］本適用例に係る電子機器は、上記適用例のいずれか一例に記載の発振モジュールを備えていることを特徴とする。

本適用例によれば、半導体回路と薄膜回路素子の電磁的な結合に起因する半導体回路の特性値または薄膜回路素子の特性値の変動を減少させた発振モジュールを備えているため、安定した特性を維持することが可能な電子機器を提供することができる。

［適用例１４］本適用例に係る移動体は、上記適用例のいずれか一例に記載の発振モジュールを備えていることを特徴とする。

本適用例によれば、半導体回路と薄膜回路素子の電磁的な結合に起因する半導体回路の特性値または薄膜回路素子の特性値の変動を減少させた発振モジュールを備えているため、安定した特性を維持することが可能な移動体を提供することができる。

本発明に係る発振モジュールの概略を示す斜視図。 本発明に係る発振モジュールの概略を示す平面図。 発振モジュールの概略を示す正面図。 発振モジュールに設けられている回路の一例を示す回路構成図。 半導体回路素子（第１実施形態）の概略を示す平面図。 図５のＡ−Ａ断面図。 半導体回路素子に設けられている半導体回路の一例を示す回路構成図。 半導体回路素子（第２実施形態）の概略を示す平面図。 図８のＢ−Ｂ断面図。 半導体回路素子（第３実施形態）を示し、図８のＢ−Ｂ断面に相当する断面図。 本発明に係る振動デバイスの概略を示す斜視図。 振動デバイスの概略を示す平面図。 図１２のＣ−Ｃ断面図。 振動デバイスに設けられている回路の一例を示す回路構成図。 電子機器の一例としてのモバイル型のパーソナルコンピューターの構成を示す斜視図。 電子機器の一例としての携帯電話機の構成を示す斜視図。 電子機器の一例としてのデジタルスチールカメラの構成を示す斜視図。 移動体の一例としての自動車の構成を示す斜視図。

以下、本発明の好適な実施形態について、添付図面を参照しつつ説明する。なお、添付図面では、説明の便宜上、形状、縮尺などを実際と異ならせて表現している箇所がある。

［発振モジュール］
先ず、本発明に係る発振モジュールについて、図１、図２、図３、および図４を参照しながら説明する。図１は、本発明に係る発振モジュールの概略を示す斜視図である。図２は、発振モジュールの概略を示す平面図である。図３は、発振モジュールの概略を示す正面図である。図４は、発振モジュールに設けられている回路の一例を示す回路構成図である。

図１、図２、図３、および図４に示すように、本発明に係る発振モジュール１は、基板としての回路基板５と、回路基板５の実装面５ａに接続されている第１回路部３２を構成する半導体回路素子１００、および同様に回路基板５の実装面５ａに接続されている第２回路部６０と、を備えている。発振モジュール１は、第１回路部３２を構成する半導体回路素子１００と、ディスクリート回路で構成される第２回路部６０とによって、例えばコルビッツ型発振回路などの発振回路を有している。なお、この発振回路によって励振される振動素子を含む振動子３３（図４参照）は、発振モジュール１と電気的に接続されて用いられることができる。なお、発振モジュール１は、発振モジュール１中に振動子３３（図４参照）を含む構成であってもよい。以下、回路基板５、第１回路部３２を構成する半導体回路素子１００、およびディスクリート回路で構成される第２回路部６０について順次詳細に説明する。

基板としての回路基板５は、略矩形状の表裏面を有し、一方の面（表面）である実装面５ａに、半導体回路素子１００などの各回路構成部材が実装されている。回路基板５は、例えばエポキシ樹脂やセラミックといった絶縁体から形成される。回路基板５の実装面（おもて面）５ａには、複数の接続端子８や、図示を省略するが、例えばめっき成膜による導電材から形成される配線パターン（実装配線や導電端子、電極など）が形成されている。なお、配線パターンは、実装面５ａと表裏関係にある裏面に設けられていてもよい。

半導体回路素子１００は、例えば半導体基板１０（図６参照）の主面１０ａ（図６参照）に設けられている半導体回路３０（図６参照）と、導電性の薄膜を有する薄膜回路素子４０（図５参照）と、を含み集積化された第１回路部３２を備えている。第１回路部３２は、第２回路部６０、抵抗素子３４（図７参照）および振動子３３などと接続されている。半導体回路３０は、抵抗回路２６、静電容量素子２７（可変容量素子）、およびレギュレーター３５（図７参照）などを含んでいる。なお、半導体回路素子１００については、後段において、第１実施形態から第３実施形態として、詳細に説明する。

第２回路部６０は、増幅器としてのトランジスター６１、抵抗素子６２，６３、および容量素子としての静電容量素子６４を少なくとも備え、それぞれの素子（電子部品、部材）を、回路基板５上にディスクリートで配設したディスクリート回路で構成されている。そして、第２回路部６０を構成するトランジスター６１、抵抗素子６２，６３、および静電容量素子６４と、前述した第１回路部３２を構成する半導体回路素子１００の半導体回路３０および薄膜回路素子４０とにより、例えばコルビッツ型発振回路などの発振回路が構成される。このように、集積化された第１回路部３２、およびディスクリート回路で構成された第２回路部６０を用いてコルビッツ型発振回路を構成することができ、多様な回路構成を容易に実現することができる。

なお、上述では、第１回路部３２を、半導体回路素子１００（半導体回路素子の第１実施形態）を含むこととして説明したが、後段で説明する第２実施形態による半導体回路素子２００、または第３実施形態を半導体回路素子３００のいずれかを含むこととすることも可能である。

また、発振モジュール１は、前述した構成、即ち回路基板５に接続された第１回路部３２や第２回路部６０が露出している構成に限らず、第１回路部３２や第２回路部６０を、例えば樹脂モールド材などを用いて被覆し、露出させない構成であってもよい。また、回路基板５には、他の電子部品や部材が接続されていてもよい。

また、発振モジュール１は、回路基板５に替わる基板として、例えば中央部に収納空間を備えたセラミックパッケージの内部底面、およびその内底面に設けられた配線パターンを用いて、第１回路部３２や第２回路部６０を接続させた構成とすることも可能である。この場合、第１回路部３２や第２回路部６０を収納した収納空間は、蓋体などで封止されてもよい。

（半導体回路素子の詳細説明）
ここで、前述した第１回路部３２を構成する半導体回路素子１００について、図面を参照しながら詳細を説明する。なお、以下の説明では、半導体回路素子の第１実施形態を半導体回路素子１００、第２実施形態を半導体回路素子２００、第３実施形態を半導体回路素子３００として説明する。

＜第１実施形態＞
図５、図６および図７を用い、第１回路部３２を構成する半導体回路素子の第１実施形態について説明する。本説明では、半導体回路として圧電振動片や表面弾性波振動片などを発振させる発振用回路の発振ループ中に接続されるインダクタンス回路（薄膜回路素子）を少なくとも備えた半導体回路素子を例示して説明する。図５、および図６は、第１実施形態に係る半導体回路素子を示し、図５は、平面図であり、図６は、図５のＡ−Ａ断面図である。なお、図５では、図面の見易さを向上させるため、図６に示すソルダーレジスト２４を省略している。図７は、半導体回路素子に設けられている半導体回路の一例を示す回路構成図である。

図５および図６に示すように、第１実施形態に係る半導体回路素子１００は、矩形形状をなした半導体基板１０の主面１０ａに設けられている半導体回路３０と、インダクタンス回路１３を含む薄膜回路素子４０と、を有している。さらに、半導体回路素子１００は、半導体基板１０の主面１０ａおよび半導体回路３０と重なるように設けられている第１の絶縁膜１１と、主面１０ａと反対側の第１の絶縁膜１１上に設けられている外部接続端子２０，２１，２２，２３と、を有している。なお、主面１０ａ上や絶縁部１２上には、半導体回路３０、薄膜回路素子４０などを電気的に接続する配線が設けられているが、図５および図６では省略している。また、半導体基板１０には、主面１０ａ側の表層部分に絶縁部１２が設けられている。本実施形態では、絶縁部１２の表面を含む半導体基板１０の一面を主面１０ａとしている。

半導体回路３０は、平面視で、インダクタンス回路１３（薄膜回路素子４０）と半導体基板１０の外周部１０ｂとの間に設けられている。換言すれば、半導体回路３０は、平面視で、インダクタンス回路１３（薄膜回路素子４０）と重ならない位置に配置されている。

半導体回路３０は、抵抗回路２６、静電容量素子２７（可変容量素子）、およびレギュレーター３５（図７参照）などを含み、半導体基板１０の主面１０ａ側に設けられている。また、半導体基板１０の主面１０ａ側には、インダクタンス回路１３（薄膜回路素子４０）が設けられている。これらの抵抗回路２６、静電容量素子２７（可変容量素子）、レギュレーター３５、およびインダクタンス回路１３（薄膜回路素子４０）は、図示しない配線により必要に応じてそれぞれの回路と接続されている。抵抗回路２６は、抵抗値を可変でき、入力される制御信号に基づいて、抵抗値を可変に制御され、少なくともインダクタンス回路１３の特性を調整する機能を有している。静電容量素子２７は、例えば可変容量ダイオード（バラクター、バリキャップなどとも呼ばれる）が用いられている。レギュレーター３５は、入力された直流電源を平滑、定電圧化して基準電圧を作り、静電容量素子２７（可変容量ダイオード）に供給する。

なお、本第１実施形態の半導体回路３０では、抵抗回路２６の設けられている構成で説明したがこれに限らず、抵抗回路２６の設けられていない構成の半導体回路３０とすることも可能である。また、第２実施形態、および第３実施形態の半導体回路３０においても同様である。

なお、本実施形態において、第１回路部３２は、図７に示すように、例えば抵抗回路２６、静電容量素子２７（半導体回路３０）、レギュレーター３５、およびインダクタンス回路１３（薄膜回路素子４０）を含んでおり、第２回路部６０（図４参照）と併せて発振回路（コルビッツ型発振回路）を構成し、例えば圧電振動片や弾性表面波素子などの振動素子を含む振動子３３と接続することができる。なお、第１回路部３２は、抵抗素子３４と接続してもよい。また、振動子３３に含まれる振動素子は、圧電振動片や弾性表面波素子以外にも、ＭＥＭＳ振動片等を用いることができる。また、振動子３３に含まれる振動素子の材料としては、ＡＴカット、Ｚカット、ＢＴカット、ＳＣカット等の水晶や、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体等を用いてもよい。さらに、振動子３３に含まれる振動素子の形状は、特に限定されず、二脚音叉、Ｈ型音叉、三脚音叉、くし歯型、直交型、角柱型等の形状であってもよい。振動子３３に含まれる振動素子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。

上述のような構成の第１回路部３２によれば、インダクタンス回路１３の特性、特にＱ値を抵抗回路２６で調整することで、発振回路の起動時においてインダクタンス回路１３に起因する異常発振を低減することができる。また、入力される制御信号に基づいて、抵抗回路２６の抵抗値が可変に制御されることにより、インダクタンス回路１３のＱ値を、例えば発振周波数または使用する振動子（振動素子）３３の等価回路定数値等が変わるごとに調整することができる。このため、抵抗回路２６の抵抗値を可変に制御することで、発振周波数または使用する振動子（振動素子）３３の等価回路定数値等が変わっても異常発振を起こさないように調整することが可能になる。

外部接続端子２０，２１，２２，２３は、半導体基板１０の四隅の内側に一つずつ設けられている。外部接続端子２０，２１，２２，２３は、導電性を有した概ね半球状体であり、例えば半田ボールを用いて形成されている。そして、外部接続端子２０，２１，２２，２３は、平面視で、半導体回路３０と少なくとも一部が重なるとともに、薄膜回路素子４０（インダクタンス回路１３）と重ならない位置に配置されている。なお、外部接続端子２０，２１，２２，２３は、上記のはんだボールを用いて形成する以外にも、金、銀、銅、ニッケル等の金属を単層または上記金属を複合して多層にめっきして形成したり、はんだ等の金属をスクリーン印刷した後に加熱溶融させて形成したりしてもよい。

このように外部接続端子２０，２１，２２，２３を配置することにより、外部接続端子２０，２１，２２，２３を半導体回路３０のシールド電極として使用することができるため、外部からのノイズが半導体回路３０に影響することを抑制することができる。例えば、発振用回路を含む第１回路部３２として半導体回路３０を用いる場合には、外部からのノイズが発振周波数のノイズになる虞を低減することができる。また、外部接続端子２０，２１，２２，２３が薄膜回路素子４０（インダクタンス回路１３）と重ならない位置、換言すれば半導体回路３０が、平面視で薄膜回路素子４０（インダクタンス回路１３）が形成された領域の外部に配置される構成となる。これにより、インダクタンス回路１３と半導体回路３０との距離を離すことができるため、両者間の電磁的な結合を抑制することができる。これにより、薄膜回路素子４０（インダクタンス回路１３）のインダクタンス値の変動を小さくすることができる。これにより、例えば、発振回路の発振周波数の変動を低減することができる。

なお、外部接続端子２０，２１，２２，２３の配置は、上述に限られるものではなく、例えば一か所に複数の外部接続端子がまとまって設けられている配置であってもよいし、全ての隅（四隅）に対応して配置されていなくてもよい。

また、半導体回路３０は、外部接続端子２０，２１，２２，２３が含まれる近傍領域２５と、平面視で、重なるように設けられていてもよい。このような半導体回路３０および外部接続端子２０，２１，２２，２３の配置であっても、外部接続端子２０，２１，２２，２３を半導体回路３０のシールド電極として使用することができる。なお、前述した外部接続端子２０，２１，２２，２３と同様に、外部接続端子２０，２１，２２，２３それぞれの下に配置されているランド電極１９，２８，２９も、半導体回路３０のシールド電極として機能するため、外部からのノイズが半導体回路３０に影響することを抑制することができる。

貫通電極１４，１８は、第１の絶縁膜１１を貫通し、第１の絶縁膜１１の表面（半導体基板１０の主面１０ａ側の面）と裏面（主面１０ａ側の面と反対側の面）との間の電気的接続をとっている。すなわち、半導体基板１０の主面１０ａに設けられている半導体回路３０やインダクタンス回路１３などと、主面１０ａと反対側の第１の絶縁膜１１上に設けられている外部接続端子２０，２１，２２，２３などとが、貫通電極１４，１８や半導体基板１０の主面１０ａ側に設けられているランド電極１７などを介して電気的に接続されている。

薄膜回路素子４０は、平面形状が角形の螺旋状（渦巻き状）に形成されたインダクタンス回路１３を含み、半導体基板１０の主面１０ａ側に設けられている絶縁部１２上に設けられている。インダクタンス回路１３は、導電性を有する薄膜で構成され、薄膜材料として、例えば銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）の単層、または上記金属を複合した多層膜等を用いて形成された薄膜によって構成されている。

螺旋状（渦巻き状）に形成されたインダクタンス回路１３は、その一端が外部接続端子２３を介して例えば図示しない振動子（振動子３３：図７参照）に接続されている。インダクタンス回路１３と外部接続端子２３との間は、ランド電極１７、ランド電極１７と接続されている貫通電極１８、および貫通電極１８と接続されて第１の絶縁膜１１上に設けられているランド電極２９によって電気的に接続されている。また、インダクタンス回路１３の他端は、第１引出配線１３ａを介して貫通電極１４に接続されている。そして、貫通電極１４は、第１の絶縁膜１１上に設けられている第２引出配線１５，１６およびランド電極２８を介して外部接続端子２０と接続され、図示しない振動子（振動子３３：図７参照）や第２回路部６０に含まれる発振回路などに接続されている。すなわち、螺旋状に形成されたインダクタンス回路１３の両端は、外部接続端子２０，２３を介して図示しない発振回路の発振ループ中に接続されている。

インダクタンス回路１３の螺旋状のパターンを平面視で見たときの内側は、螺旋状のパターンの外側部分（インダクタンス回路１３と半導体基板１０の外周部１０ｂとの間の領域）と比較すると磁束密度が高い状態となる。したがって、平面視で、螺旋状のパターンの内側に半導体回路３０が配置されていると、インダクタンス回路１３と半導体回路３０との電磁的な結合が大きくなり、インダクタンス値の変動が大きくなったり半導体回路３０の特性変動が大きくなったりする虞がある。本構成を用いることで、インダクタンス回路１３と半導体回路３０との電磁的な結合を低減できるので、インダクタンス回路１３の特性値の変動を低減したり、半導体回路３０の特性変動を低減したりすることができ、例えば、発振回路の発振周波数の変動を低減することができる。

なお、発振回路において、伸長コイルとしてインダクタンス回路１３（インダクタンス素子）が用いられた場合、インダクタンス回路１３と静電容量素子２７とが電磁的に結合してしまうと、例えば、インダクタンス回路１３と静電容量素子２７との間に浮遊容量が発生してインダクタンス回路１３（インダクタンス素子）のインダクタンス値が変動してしまい、発振周波数が変動する虞がある。
第１実施形態に係る半導体回路素子１００によれば、静電容量素子２７を含む半導体回路３０と、インダクタンス回路１３を含む薄膜回路素子４０と、を含む第１回路部３２を構成している。上記構成を用いることで、上述のように半導体回路３０と薄膜回路素子４０との電磁的な結合を低減できるので、インダクタンス回路１３のインダクタンス値の変動を低減することができ、例えば、第１回路部３２を含む発振回路における発振周波数変動を低減することができる。

＜第２実施形態＞
図８、および図９を用い、第１回路部３２を構成する半導体回路素子の第２実施形態について説明する。なお、第２実施形態の半導体回路素子は、第１実施形態と同様な発振用回路を少なくとも備えた半導体回路素子を例示して説明する。図８、および図９は、第２実施形態に係る半導体回路素子を示し、図８は平面図であり、図９は図８のＢ−Ｂ断面図である。なお、図８では、図面の見易さを向上させるため、図９に示すソルダーレジスト２４を省略している。また、前述の第１実施形態と同様な構成については同符号を付しており、その説明を省略することがある。

第２実施形態に係る半導体回路素子２００は、前述の第１実施形態に係る半導体回路素子１００と比し、インダクタンス回路１３を含む薄膜回路素子４０の設けられている位置が異なる。以下の第２実施形態に係る半導体回路素子２００の説明では、このインダクタンス回路１３を含む薄膜回路素子４０に関わる部分を中心に説明する。

図８、および図９に示すように、第２実施形態に係る半導体回路素子２００は、矩形形状をなした半導体基板１０の主面１０ａに設けられている半導体回路３０と、主面１０ａに設けられている第１の絶縁膜１１の半導体基板１０と接する面の反対側の面である反対面（上面）１１ａに設けられているインダクタンス回路１３を含む薄膜回路素子４０と、を有している。さらに、半導体回路素子２００には、第１の絶縁膜１１の反対面（上面）１１ａに、外部接続端子２０，２１，２２，２３などが設けられているが、第１実施形態と同様であるので説明を省略する。なお、主面１０ａ上や絶縁部１２上には、半導体回路３０を構成する素子やランドの間を電気的に接続する配線が設けられているが、図８、および図９では省略している。
また、半導体基板１０には、主面１０ａ側の表層部分に絶縁部１２が設けられている。本実施形態では、絶縁部１２の表面を含む半導体基板１０の一面を主面１０ａとしている。

半導体回路３０（例えば抵抗回路２６、静電容量素子２７、レギュレーター３５など）の構成、インダクタンス回路１３（薄膜回路素子４０）、外部接続端子２０，２１，２２，２３の構成、および貫通電極１４，１８の構成は、第１実施形態と同様であるので、その説明を省略する。

薄膜回路素子４０は、平面形状が角形の螺旋状（渦巻き状）に形成されたインダクタンス回路１３を含み、第１の絶縁膜１１の半導体基板１０と接する面の反対面１１ａ上に設けられている。インダクタンス回路１３は、導電性を有する薄膜で構成され、薄膜材料として、例えば銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）の単層、または上記金属を複合した多層膜等を用いて形成された薄膜によって構成されている。

螺旋状（渦巻き状）に形成されたインダクタンス回路１３は、その一端が第１の絶縁膜１１の反対面１１ａ上に設けられているランド電極２９に接続され、外部接続端子２３を介して、例えば図示しない振動子（振動子３３：図７参照）に接続されている。また、インダクタンス回路１３の他端は、第１引出配線１３ｂを介して貫通電極１４に接続されている。そして、貫通電極１４は、絶縁部１２上に設けられている第２引出配線１５ａに接続され、第２引出配線１５ａから延接された第３引出配線１６ａを介して貫通電極１８に接続されている。

貫通電極１８は、第１の絶縁膜１１の反対面１１ａ上に設けられているランド電極２８を介して、外部接続端子２０と接続され、図示しない振動子（振動子３３：図７参照）や第２回路部６０に含まれる発振回路などに接続されている。すなわち、螺旋状に形成されたインダクタンス回路１３の両端は、外部接続端子２０，２３を介して図示しない発振回路の発振ループ中に接続されている。

第２実施形態に係る半導体回路素子２００によれば、第１実施形態において説明した効果に加えて、以下に述べる効果を有している。
第２実施形態の半導体回路素子２００によれば、半導体回路３０とインダクタンス回路１３（薄膜回路素子４０）とが、第１の絶縁膜１１を介して設けられていることにより、半導体回路３０とインダクタンス回路１３（薄膜回路素子４０）との間の、例えば短絡などの電気的絶縁不良を減少させることができる。

＜第３実施形態＞
図１０を用い、第１回路部３２を構成する半導体回路素子の第３実施形態について説明する。なお、第３実施形態の半導体回路素子は、第１実施形態と同様な発振用回路を少なくとも備えた半導体回路素子を例示して説明する。図１０は、第３実施形態に係る半導体回路素子を示し、図８のＢ−Ｂ断面に相当する断面図である。なお、前述の第１実施形態と同様な構成については同符号を付しており、その説明を省略することがある。

第３実施形態に係る半導体回路素子３００は、前述の第２実施形態に係る半導体回路素子２００と比し、外部接続端子２０，２１，２２，２３の設けられている位置が異なる。以下の第３実施形態に係る半導体回路素子３００の説明では、外部接続端子２０，２１，２２，２３の設けられている位置に関わる部分を中心に説明する。

図１０に示すように、第３実施形態に係る半導体回路素子３００は、図示しないが矩形形状をなした半導体基板１０の主面１０ａに設けられている半導体回路３０と、主面１０ａに設けられている第１の絶縁膜１１の半導体基板１０と接する面の反対面（上面）１１ａに設けられているインダクタンス回路１３を含む薄膜回路素子４０と、を有している。さらに、半導体回路素子３００は、第１の絶縁膜１１の半導体基板１０と接する面の反対面（上面）１１ａ上に、インダクタンス回路１３を含む薄膜回路素子４０を覆うように設けられている第２の絶縁膜５０を有している。また、半導体回路素子３００は、第２の絶縁膜５０の第１の絶縁膜１１と接する面と反対側の面である上面５０ａに設けられた外部接続端子２０，２１，２２，２３を有している。

なお、第１実施形態と同様に、主面１０ａ上や絶縁部１２上には、半導体回路３０を構成する素子やランドの間を電気的に接続する配線が設けられているが、図１０では省略している。また、半導体基板１０には、主面１０ａ側の表層部分に絶縁部１２が設けられている。本実施形態では、絶縁部１２の表面を含む半導体基板１０の一面を主面１０ａとしている。

半導体回路３０の構成（例えば抵抗回路２６、静電容量素子２７、レギュレーター３５など）、インダクタンス回路１３（薄膜回路素子４０）、および貫通電極１４，１８の構成は、第１実施形態と同様であるので、その説明を省略する。

外部接続端子２０，２１は、第２の絶縁膜５０の上面５０ａに設けられているランド電極５２，５４に接続されている。ランド電極５２，５４は、第２の絶縁膜５０を、その表面（半導体基板１０の主面１０ａ側の面）と裏面（主面１０ａ側の面と反対側の面）との方向に貫通する第２の貫通電極５１，５３に接続されている。

外部接続端子２１と接続されているランド電極５２は、第２の貫通電極５１と接続され、第１の絶縁膜１１上に設けられているランド電極１９、第１の絶縁膜１１に設けられている貫通電極１８などを介して半導体回路３０に接続されている。また、外部接続端子２０と接続されているランド電極５４は、第２の貫通電極５３と接続され、第２の貫通電極５３を介して第１の絶縁膜１１の反対面（上面）１１ａ上に設けられているランド電極２８に接続されている。

ランド電極２８は、第１の絶縁膜１１を貫通する貫通電極１４、絶縁部１２上に設けられている第３引出配線１６ａ、第２引出配線１５ａ、第１の絶縁膜１１を貫通する貫通電極１４、反対面（上面）１１ａ上に設けられている第１引出配線１３ｂなどを介してインダクタンス回路１３に接続されている。すなわち、外部接続端子２０は、インダクタンス回路１３の一方の端に電気的に接続されている。

なお、他の外部接続端子２２，２３についても同様の構成をなしているが説明を省略する。
また、第１実施形態と同様に、外部接続端子２０，２１，２２，２３は、平面視で、半導体回路３０と重なるとともにインダクタンス回路１３（薄膜回路素子４０）と重ならない位置に配置されている。

第３実施形態に係る半導体回路素子３００によれば、第２の絶縁膜５０によりインダクタンス回路１３（薄膜回路素子４０）と外部接続端子２０，２１，２２，２３との電気的短絡を防止するとともに、外部接続端子２０，２１，２２，２３を半導体回路３０のシールド電極として使用することができるため、外部からのノイズが半導体回路３０に影響することを抑制することができ、例えば、発振回路として用いる場合には、外部からのノイズが発振周波数のノイズになる虞を低減することができる。

上述した構成の発振モジュール１によれば、第１回路部３２を構成する半導体回路素子１００，２００，３００に設けられている半導体回路３０は、平面視で、薄膜回路素子４０と半導体基板１０の外周部１０ｂとの間に配置されているため、半導体回路３０と薄膜回路素子４０とは平面視で重ならないので、半導体回路３０と薄膜回路素子４０との電磁的な結合が低減する。

また、第１回路部３２を構成する半導体回路素子１００，２００，３００に設けられている半導体回路３０は、平面視で、薄膜回路素子４０と半導体基板１０の外周部との間に配置されている。換言すると、半導体回路３０は、平面視で、薄膜回路素子４０の外側に配置されている。このため、例えば、薄膜回路素子４０が磁界を発生させる素子である場合には、一般的に、薄膜回路素子４０の内側での磁束密度よりも外側での磁界密度の方が小さくなるため、半導体回路３０を薄膜回路素子４０の外側に配置することで、半導体回路３０と薄膜回路素子４０との電磁的な結合が低減する。

これらにより、第１回路部３２に設けられている半導体回路３０と薄膜回路素子４０の電磁的な結合に起因する薄膜回路素子４０の特性値の変動を減少させることができる。したがって、第１回路部３２および第２回路部６０によって構成される発振回路の発振ループ中に薄膜回路素子４０が使用される回路であっても、薄膜回路素子４０の特性値の変動によって生じる発振周波数の変動を低減することが可能な発振モジュール１を提供することができる。

［振動デバイス］
図１１、図１２、図１３、および図１４を用い、本発明に係る振動デバイスについて説明する。図１１は、本発明に係る振動デバイスの概略を示す斜視図である。図１２、および図１３は、本発明に係る振動デバイスの概略を示し、図１２は、蓋部材を省略（透視）した平面図であり、図１３は、図１２のＣ−Ｃ断面図である。図１４は、振動デバイスに設けられている回路の一例を示す回路構成図である。

図１１、図１２、および図１３に示す振動デバイス８０は、振動子３３と、振動子３３を収納するパッケージ９０と、振動子３３を発振させる発振回路を構成する第１回路部３２および第２回路部６０と、パッケージ９０との間に収納空間としての内部空間８５を形成する蓋体としてのリッド８４とを有している。以下、パッケージ９０、振動子３３、第１回路部３２、第２回路部６０、およびリッド８４について順次詳細に説明する。

図１２、および図１３に示すように、基板としてのパッケージ９０は、底板８１と、底板８１の表面８１ａの外周縁部に設けられている枠状の側壁８２と、側壁８２の上面に設けられている接合材としてのシームリング８３とを有している。パッケージ９０は、振動子３３、第１回路部３２および第２回路部６０などを収納するものである。

基板としてのパッケージ９０は、上面に開放する凹部８７（内部空間８５）を有している。凹部８７の開口は、接合材としてのシームリング８３を介して側壁８２に接合されている蓋部材としてのリッド８４によって塞がれている。そして、このリッド８４により、パッケージ９０の凹部８７の開口が塞がれて密封された内部空間８５が形成される。密封された内部空間８５は、その内部圧力を所望の気圧に設定できる。例えば、内部空間８５に窒素ガスを充填しての大気圧としたり、真空（通常の大気圧より低い圧力（１×１０⁵Ｐａ〜１×１０^-10Ｐａ以下（ＪＩＳ Ｚ ８１２６−１：１９９９））の気体で満たされた空間の状態）としたりすることで、より安定した振動子３３の振動を継続することができる。

枠状の側壁８２は、略矩形状の周状に設けられている。換言すれば、凹部８７は、リッド８４の載置される側の上面に開口する開口形状が略矩形状をなしている。板状の底板８１と枠状の側壁８２に囲まれた凹部８７が、振動子３３、第１回路部３２および第２回路部６０などを収納する内部空間（収納空間）８５となる。枠状の側壁８２の上面には、例えばコバール等の合金で形成されたシームリング８３が設けられている。シームリング８３は、蓋部材としてのリッド８４と側壁８２との接合材としての機能を有しており、側壁８２の上面に沿って枠状（略矩形状の周状）に設けられている。

パッケージ９０は、振動子３３やリッド８４の熱膨張係数と一致、あるいは極力近い熱膨張係数を備えた材料によって形成され、本例では、セラミックを用いている。パッケージ９０は、所定の形状に成形されたグリーンシートを積層し、焼結することによって形成される。なお、グリーンシートは、例えば所定の溶液中にセラミックのパウダーを分散させ、バインダーを添加して生成される混練物がシート状に形成された物である。

パッケージ９０の底部を構成する底板８１の表面（内底面）８１ａには、ＰＡＤ電極（端子電極）や配線パターンが形成されているが、図示は省略している。ＰＡＤ電極（端子電極）や配線パターンは、例えば、銀・パラジウムなどの導電ペーストあるいはタングステンメタライズなどを用い、必要とされる形状を形成後に焼成を行い、その後ニッケルおよび金あるいは銀などをメッキすることによって形成される。ＰＡＤ電極（端子電極）は、後述する振動子３３の外部端子８９、第１回路部３２が構成されている半導体回路素子１００，２００，３００、および第２回路部６０を構成する電子部品に対応するように配設されている。また、底板８１の外面（裏面）８１ｂには、金属層である端子電極８６などが設けられている。端子電極８６は、例えば、焼成された銀・パラジウムなどの層に、ニッケルおよび金あるいは銀などをメッキすることによって形成することができる。なお、ＰＡＤ電極は、パッケージ９０の外面（裏面）８１ｂの端子電極８６と電気的に接続されてもよい。

振動子３３は、例えばセラミックパッケージ８８に図示しない振動素子を内包した表面実装型の圧電振動子である。該振動素子の内包されている内部空間は、リッドなどで封止されており、その内部圧力を所望の気圧に設定できる。例えば、内部空間に窒素ガスを充填しての大気圧としたり、真空（通常の大気圧より低い圧力（１×１０⁵Ｐａ〜１×１０^-10Ｐａ以下（ＪＩＳ Ｚ ８１２６−１：１９９９））の気体で満たされた空間の状態）としたりすることで、より安定した振動子３３の振動を継続することができる。なお、本形態の振動子３３は、上記の真空に設定されている。振動子３３は、セラミックパッケージ８８の外面に設けられた外部端子８９によって、パッケージ９０の表面（内底面）８１ａに接続され、第１回路部３２および第２回路部６０の少なくとも一方と電気的に接続されている。

なお、振動素子は、圧電振動片や弾性表面波素子などであり、例えばＡＴカット、Ｚカット、ＢＴカット、ＳＣカットなどの水晶や、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックスなどの圧電材料、又はシリコン半導体などを用いることができる。また、振動子３３は、ＭＥＭＳ振動片などが内包されたＭＥＭＳ振動子、もしくは、例えば加速度や角速度などの振動型のセンサー素子を内包したセンサーデバイスなどを用いることができる。

第１回路部３２は、半導体回路素子１００に構成されており、図１４に示すように、抵抗回路２６、静電容量素子２７（半導体回路３０）、レギュレーター３５、およびインダクタンス回路１３（薄膜回路素子４０）を含んでいる。なお、第１回路部３２の構成などについては、前述の発振モジュール１（図７参照）と同様であるので、その説明は省略する。半導体回路素子１００は、半導体基板１０（図６参照）の四隅の内側に一つずつ設けられている外部接続端子２０，２１，２２，２３によって、パッケージ９０の底部を構成する底板８１の表面（内底面）８１ａに設けられているＰＡＤ電極（不図示）と、接続されている。

図１４に示すように、第２回路部６０は、トランジスター６１、抵抗素子６２，６３、および静電容量素子６４を少なくとも備え、それぞれの素子（部材）を、パッケージ９０の底部を構成する底板８１の表面（内底面）８１ａ上にディスクリートで配設したディスクリート回路で構成されている。そして、第２回路部６０をディスクリート回路で構成するトランジスター６１、抵抗素子６２，６３、および静電容量素子６４と、前述した第１回路部３２を構成する半導体回路素子１００の集積化された半導体回路３０（図７参照）および薄膜回路素子４０とにより、例えばコルビッツ型発振回路などの発振回路が構成され、例えば圧電振動片や弾性表面波素子などの振動素子を含む振動子３３と接続することができる。このように、コルビッツ型発振回路を、集積化された第１回路部３２、およびディスクリート回路で構成された第２回路部６０を用いて構成することができ、多様な回路構成を容易に実現することができる。

リッド８４は、板状の部材であり、パッケージ９０の上面側に開放する凹部８７の開口を塞ぎ、凹部８７の開口の周囲を、例えばシーム溶接法などを用いて接合されている。本例のリッド８４は、板状であるため、形成が行い易く、さらには形状の安定性にも優れる。また、本例のリッド８４には、コバールの板材が用いられている。リッド８４にコバールの板を用いることで封止の際に、コバールで形成されているシームリング８３とリッド８４とが同じ溶融状態で溶融され、さらには合金化もされ易いため封止を容易に、且つ確実に行うことができる。なお、リッド８４には、コバールに換えて他の材料の板材を用いてもよく、例えば、４２アロイ、ステンレス鋼などの金属材料、またはパッケージ９０の側壁８２と同材料などを用いることができる。

振動デバイス８０には、前述した発振モジュール１と同様な構成の第１回路部３２（半導体回路素子１００）が用いられていることにより、第１回路部３２に設けられている半導体回路３０（図７参照）と薄膜回路素子４０（図７参照）の電磁的な結合に起因する薄膜回路素子４０の特性値の変動を減少させることができる。したがって、第１回路部３２および第２回路部６０によって構成される発振回路の発振ループ中に薄膜回路素子４０が使用される回路であっても、薄膜回路素子４０の特性値の変動によって生じる振動子３３の発振周波数の変動を低減することが可能な振動デバイス８０を提供することができる。

また、ディスクリート回路で構成する第２回路部６０と、集積化された半導体回路３０（図７参照）による半導体回路素子１００の第１回路部３２とにより、例えばコルビッツ型発振回路などの発振回路が構成され、例えば圧電振動片や弾性表面波素子などの振動素子を含む振動子３３と接続された一体型の振動デバイス８０とすることができる。このように、例えばコルビッツ型発振回路の発振回路を、集積化された第１回路部３２、およびディスクリート回路で構成された第２回路部６０を用いて構成することができ、多様な回路構成を容易に実現することができる。

本発明に係る構成は、他の振動デバイスとして、例えば、シンプルな水晶発振器ＳＰＸＯ(Simple Packaged X'tal Oscillator)、温度補償型水晶発振器ＴＣＸＯ(Temperature Compensated X'tal Oscillator)、電圧コントロール型水晶発振器ＶＣＸＯ(Voltage Controlled X'tal Oscillator)、温度制御型水晶発振器ＯＣＸＯ（Oven Controlled Xtal Oscillator ）などの水晶発振器にも適用することができる。
また、振動デバイスとして、例えば、加速度センサー、角速度センサー、圧力センサー（気圧センサー）などのセンシングデバイスとしても適用することができる。

また、上述による振動デバイス８０は、セラミックを用いたパッケージに、第２回路部６０と第１回路部３２と振動子３３とを収納する構成で説明したが、これに限らない。例えば金属性のベースとキャップとで収納空間を形成し、その収納空間内に第２回路部６０と第１回路部３２と振動子３３とを収納する構成、もしくは、回路基板上に第２回路部６０および第１回路部３２と振動子３３とを接続し、その外周を被覆材で覆う構成などであってもよい。

［電子機器］
次いで、本発明の一実施形態に係る発振モジュール１、および振動デバイス８０を適用した電子機器について、図１５〜図１７に基づき、詳細に説明する。なお、説明では、発振モジュール１（半導体回路素子１００）を適用した例を示している。

図１５は、本発明の一実施形態に係る発振モジュール１（半導体回路素子１００）を備える電子機器としてのモバイル型（又はノート型）のパーソナルコンピューターの構成の概略を示す斜視図である。この図において、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１１０８を備えた表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター１１００には、発振モジュール１（半導体回路素子１００）が内蔵されている。

図１６は、本発明の一実施形態に係る発振モジュール１（半導体回路素子１００）を備える電子機器としての携帯電話機（ＰＨＳも含む）の構成の概略を示す斜視図である。この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１２０８が配置されている。このような携帯電話機１２００には、発振モジュール１（半導体回路素子１００）が内蔵されている。

図１７は、本発明の一実施形態に係る発振モジュール１（半導体回路素子１００）を備える電子機器としてのデジタルスチールカメラの構成の概略を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。ここで、従来のフィルムカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルスチールカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）等の撮像素子により光電変換して撮像信号（画像信号）を生成する。

デジタルスチールカメラ１３００におけるケース（ボディー）１３０２の背面には、表示部１３１０が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部１３１０は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側（図中裏面側）には、光学レンズ（撮像光学系）やＣＣＤ等を含む受光ユニット１３０４が設けられている。

撮影者が表示部１３１０に表示された被写体像を確認し、シャッターボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送、格納される。また、このデジタルスチールカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示されるように、ビデオ信号出力端子１３１２にはテレビモニター１４３０が、データ通信用の入出力端子１３１４にはパーソナルコンピューター１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１４３０や、パーソナルコンピューター１４４０に出力される構成になっている。このようなデジタルスチールカメラ１３００には、発振モジュール１（半導体回路素子１００）が内蔵されている。

なお、本発明の一実施形態に係る発振モジュール１（半導体回路素子１００）は、図１５のパーソナルコンピューター（モバイル型パーソナルコンピューター）、図１６の携帯電話機、図１７のデジタルスチールカメラの他にも、以下のような電子機器に適用することができる。発振モジュール１（半導体回路素子１００）は、例えば、インクジェット式吐出装置（例えばインクジェットプリンター）、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等の電子機器に適用することができる。

［移動体］
本発明の一実施形態に係る発振モジュール１、および振動デバイス８０を適用した移動体について、図１８を参照して説明する。図１８は移動体の一例としての自動車を概略的に示す斜視図である。なお、本説明では、発振モジュール１（半導体回路素子１００）を適用した例を示している。

図１８に示すように、自動車５０６には本発明に係る発振モジュール１（半導体回路素子１００）が搭載されている。例えば、同図に示すように、移動体としての自動車５０６には、半導体回路素子１００を内蔵してタイヤ５０９などを制御する電子制御ユニット５０８が車体５０７に搭載されている。また、発振モジュール１（半導体回路素子１００）は、他にもキーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム（ＡＢＳ）、エアバック、タイヤ・プレッシャー・モニタリング・システム（ＴＰＭＳ：Tire Pressure Monitoring System）、エンジンコントロール、ブレーキシステム、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、等の電子制御ユニット（ＥＣＵ：electronic control unit）に広く適用できる。

１…発振モジュール、５…基板としての回路基板、５ａ…回路基板の実装面（一方の面（表面））、８…接続端子、１０…半導体基板、１０ａ…半導体基板の主面、１０ｂ…半導体基板の外周部、１１…第１の絶縁膜、１１ａ…第１の絶縁膜の反対面、１２…絶縁部、１３…インダクタンス回路、１３ａ，１３ｂ…第１引出配線、１４…貫通電極、１５，１５ａ，１６…第２引出配線、１６ａ…第３引出配線、１７…ランド電極、１８…貫通電極、１９…ランド電極、２０，２１，２２，２３…外部接続端子、２４…ソルダーレジスト、２５…近傍領域、２６…抵抗回路、２７…静電容量素子、２８，２９…ランド電極、３０…半導体回路、３２…第１回路部、３３…振動子、３４…抵抗素子、３５…レギュレーター、４０…薄膜回路素子、５０…第２の絶縁膜、５１，５３…第２の貫通電極、５２，５４…ランド電極、６０…第２回路部、６１…トランジスター、６２，６３…抵抗素子、６４…静電容量素子、８０…振動デバイス、１００…第１実施形態に係る半導体回路素子、２００…第２実施形態に係る半導体回路素子、３００…第３実施形態に係る半導体回路素子、５０６…移動体としての自動車、１１００…電子機器としてのモバイル型のパーソナルコンピューター、１２００…電子機器としての携帯電話機、１３００…電子機器としてのデジタルスチールカメラ。

Claims (15)

1. 基板と、
   前記基板に接続されている第１回路部と、
   前記基板に接続されている第２回路部と、を備え、
   前記第１回路部は、
   半導体基板の主面に設けられている半導体回路と、
   前記半導体基板の前記主面側に配置され、導電性の薄膜を有する薄膜回路素子と、を有し、
   前記薄膜回路素子はインダクタンス回路を含み、
   平面視で、前記半導体基板および前記インダクタンス回路はそれぞれ矩形形状であるとともに、前記インダクタンス回路の辺が前記半導体基板の辺に対して斜めになるように配置されており、
   前記半導体回路は、平面視で、前記薄膜回路素子と前記半導体基板の外周部との間に設けられていることを特徴とする発振モジュール。
2. 前記第１回路部は、前記主面および前記半導体回路と重なるように設けられている第１の絶縁膜を備え、
   前記薄膜回路素子は、前記第１の絶縁膜の前記主面および前記半導体回路の少なくとも一方と接する面の反対面に設けられていることを特徴とする請求項１に記載の発振モジュール。
3. 前記第１回路部は、
   平面視で、前記半導体回路と重なるとともに前記薄膜回路素子と重ならない位置であり、かつ前記第１の絶縁膜上に配置されている外部接続端子を有し、
   前記外部接続端子を介して前記基板に接続されていることを特徴とする請求項２に記載の発振モジュール。
4. 前記第１回路部は、
   少なくとも前記薄膜回路素子を覆う第２の絶縁膜を有し、
   平面視で、前記半導体回路と重なるとともに前記薄膜回路素子と重ならない位置であり、かつ前記第２の絶縁膜上に配置されている外部接続端子を有し、
   前記外部接続端子を介して前記基板に接続されていることを特徴とする請求項２に記載の発振モジュール。
5. 平面視で、前記薄膜回路素子と前記半導体基板の第１の隅部との間に配置されている第１の外部接続端子と、
   平面視で、前記薄膜回路素子と前記半導体基板の第２の隅部との間に配置されている第２の外部接続端子と、
   平面視で、前記薄膜回路素子と前記半導体基板の第３の隅部との間に配置されている第３の外部接続端子と、
   平面視で、前記薄膜回路素子と前記半導体基板の第４の隅部との間に配置されている第４の外部接続端子と、を備えることを特徴とする請求項１または請求項２に記載の発振モジュール。
6. 前記半導体回路は、静電容量素子を含んでいることを特徴とする請求項１ないし請求項５のいずれか一項に記載の発振モジュール。
7. 前記インダクタンス回路は、平面視で、渦巻き状に配置された配線であることを特徴とする請求項１ないし請求項６のいずれか一項に記載の発振モジュール。
8. 前記半導体回路は、前記インダクタンス回路に電気的に接続されている抵抗回路を含んでいることを特徴とする請求項１ないし請求項７のいずれか一項に記載の発振モジュール。
9. 前記抵抗回路は、抵抗値が可変に制御可能であることを特徴とする請求項８に記載の発振モジュール。
10. 前記第２回路部は、前記インダクタンス回路に電気的に接続されている抵抗素子、容量素子、および増幅器を含んでいることを特徴とする請求項１ないし請求項９のいずれか一項に記載の発振モジュール。
11. 前記第１回路部および前記第２回路部は、少なくともコルビッツ型発振回路を含んでいることを特徴とする請求項１ないし請求項１０のいずれか一項に記載の発振モジュール。
12. 基板と、
    前記基板に接続されている第１回路部と、
    前記基板に接続されている第２回路部と、
    前記第１回路部および前記第２回路部の少なくとも一方に接続されている振動素子と、を備え、
    前記第１回路部は、
    半導体基板の主面に設けられている半導体回路と、
    前記半導体基板の前記主面側に配置され、導電性の薄膜を有する薄膜回路素子と、を有し、
    前記薄膜回路素子はインダクタンス回路を含み、
    平面視で、前記半導体基板および前記インダクタンス回路はそれぞれ矩形形状であるとともに、前記インダクタンス回路の辺が前記半導体基板の辺に対して斜めになるように配置されており、
    前記半導体回路は、平面視で、前記薄膜回路素子と前記第１回路部の外周部との間に設けられていることを特徴とする振動デバイス。
13. 前記第１回路部および前記第２回路部は、少なくともコルビッツ型発振回路を含んでいることを特徴とする請求項１２に記載の振動デバイス。
14. 請求項１ないし請求項１１のいずれか一項に記載の発振モジュールを備えていることを特徴とする電子機器。
15. 請求項１ないし請求項１１のいずれか一項に記載の発振モジュールを備えていることを特徴とする移動体。

Images