JP6713623B2 - プラズマｃｖｄ装置、磁気記録媒体の製造方法及び成膜方法 - Google Patents

Description

本発明は、プラズマＣＶＤ装置、磁気記録媒体の製造方法及び成膜方法に関する。

図７は、従来の磁気記録媒体の製造方法を説明するための断面図であり、磁気記録媒体の中央部及び外周部を示している。磁気記録媒体は例えばＨＤＤ(Hard Disk Drive)用のメディアである。

まず、非磁性基板２１の上に少なくとも磁性層２２を形成した被成膜基板２０を用意し、この被成膜基板２０の上に炭素が主成分である保護膜としてＤＬＣ(Diamond Like Carbon)膜２３をプラズマＣＶＤ（chemical vapor deposition）法により成膜する。

このＤＬＣ膜２３の中央部の膜厚３２は２ｎｍであるが、外周部の近傍には２ｎｍより膜厚が厚い部分２３ａが形成される一方、外周部の膜厚３１は１ｎｍと薄くなる。つまり、プラズマＣＶＤ法によりＤＬＣ膜２３を被成膜基板２０上に成膜すると、ＤＬＣ膜２３の外周部の膜厚３１は中央部の膜厚３２より薄くなる。なお、ここでの具体的な膜厚は一例である。

上記の磁気記録媒体を使用する際には保護膜にメディアヘッド（図示せず）を接近させる必要があり、このメディアヘッドと磁性層２２との距離をより短くすることが要求される。このため、ＤＬＣ膜２３の膜厚をより薄くすることが要求される。

しかし、ＤＬＣ膜２３の中央部の膜厚３２を２ｎｍより薄くすると、ＤＬＣ膜２３の外周部の膜厚３１が１ｎｍより薄くなってしまい、磁性層２２を保護する機能が損なわれ、磁性層２２の金属が腐食することがある。そのため、ＤＬＣ膜２３の外周部の膜厚３１を確保しつつ中央部の膜厚３２をより薄くすることが困難であった。

本発明の一態様は、被成膜基板上に成膜される炭素が主成分である保護膜の外周部の膜厚を確保しつつ中央部の膜厚を薄くできるプラズマＣＶＤ装置、磁気記録媒体の製造方法または成膜方法を提供することを課題とする。

以下に、本発明の種々の態様について説明する。
［１］チャンバーと、
前記チャンバー内に配置された被成膜基板を保持する保持部と、
前記保持部に電気的に接続された第１の直流電源と、
前記チャンバー内に配置されたアノードと、
前記チャンバー内に配置されたカソードと、
前記アノードに電気的に接続された第２の直流電源と、
前記カソードに電気的に接続された交流電源と、
前記チャンバー内に原料ガスを供給するガス供給機構と、
前記チャンバー内を排気する排気機構と、
前記保持部に第１の電圧を、１ｓｅｃ以下の周期（１Ｈｚ以上周波数）で１０％以上９５％以下のＤＵＴＹ比のパルス状に印加するように前記第１の直流電源を制御する制御部と、
を具備することを特徴とするプラズマＣＶＤ装置。

［２］上記［１］において、
前記制御部は、前記周期が１／１００ｓｅｃ以上（１００Ｈｚ以下の周波数）であることを特徴とするプラズマＣＶＤ装置。

［３］上記［１］または［２］において、
前記制御部は、前記第１の電圧が前記保持部に印加されない期間に、前記保持部に第２の電圧を印加するように前記第１の直流電源が制御され、
前記第２の電圧は前記第１の電圧の０％以上５０％以下の電圧値であることを特徴とするプラズマＣＶＤ装置。

［４］上記［１］乃至［３］のいずれか一項において、
前記チャンバー内に配置され、前記保持部に保持された前記被成膜基板と前記アノード及び前記カソードそれぞれとの間の空間を覆うように設けられ、フロート電位とされるプラズマウォールを含むことを特徴とするプラズマＣＶＤ装置。

［５］上記［１］乃至［４］のいずれか一項において、
前記制御部はシーケンサを有し、前記シーケンサが前記パルス状に印加するように前記第１の直流電源を制御することを特徴とするプラズマＣＶＤ装置。

［６］上記［１］乃至［５］のいずれか一項に記載のプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法において、
非磁性基板上に少なくとも磁性層を形成した被成膜基板を前記保持部に保持し、
前記チャンバー内で前記カソードと前記アノードとの間の放電により前記原料ガスをプラズマ状態とし、このプラズマを前記保持部に保持された被成膜基板の表面に加速衝突させて炭素が主成分である保護膜を形成することを特徴とする磁気記録媒体の製造方法。

［７］チャンバー内に配置された被成膜基板を保持する保持部とアノードとカソードを有するプラズマＣＶＤ装置を用いて被成膜基板に成膜する成膜方法において、
前記チャンバー内に前記被成膜基板を前記アノード及び前記カソードに対向するように配置し、
前記チャンバー内に原料ガスを供給し、且つ前記アノードに第１の直流電圧を印加し、且つ前記カソードに交流電圧を印加し、且つ前記保持部に第２の直流電圧を、１ｓｅｃ以下の周期（１Ｈｚ以上周波数）で１０％以上９５％以下のＤＵＴＹ比のパルス状に印加することにより、前記チャンバー内で前記原料ガスをプラズマ状態として前記被成膜基板に加速衝突させて膜を成膜することを特徴とする成膜方法。

［８］上記［７］において、
前記周期が１／１００ｓｅｃ以上（１００Ｈｚ以下の周波数）であることを特徴とする成膜方法。

［９］上記［７］または［８］において、
前記保持部に前記第２の直流電圧を印加しない期間に、前記保持部に第３の直流電圧を印加し、
前記第３の直流電圧は前記第２の直流電圧の０％以上５０％以下の電圧値であることを特徴とする成膜方法。

［１０］非磁性基板上に少なくとも磁性層を形成した後に炭素が主成分である保護膜を形成する磁気記録媒体の製造方法において、
上記［７］乃至［９］のいずれか一項に記載の成膜方法により保護膜を形成することを特徴とする磁気記録媒体の製造方法。

本発明の一態様によれば、被成膜基板上に成膜される炭素が主成分である保護膜の外周部の膜厚を確保しつつ中央部の膜厚を薄くできるプラズマＣＶＤ装置、磁気記録媒体の製造方法または成膜方法を提供することができる。

本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。 図１に示すプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法を説明するための断面図である。 実施例のサンプル１を作製した際のパルス状に印加する電圧値と時間の関係を示す図である。 実施例のサンプル４を作製した際のパルス状に印加する電圧値と時間の関係を示す図である。 実施例のサンプル７を作製した際のパルス状に印加する電圧値と時間の関係を示す図である。 実施例のサンプル１〜９及び比較例のサンプル１〜３それぞれの外周部の膜厚／中央部の膜厚と周波数の関係を示す図である。 従来の磁気記録媒体の製造方法を説明するための断面図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

＜プラズマＣＶＤ装置＞
図１は、本発明の一態様に係るプラズマＣＶＤ装置を模式的に示す断面図である。このプラズマＣＶＤ装置は被成膜基板（例えばディスク基板）１に対して左右対称の構造を有しており、被成膜基板１の両面に同時に成膜可能な装置である。

プラズマＣＶＤ装置はチャンバー１０２を有しており、このチャンバー１０２内には、例えばタンタルからなるフィラメント状の第１及び第２のカソード電極（第１及び第２のカソードフィラメント）１０３ａ，１０３ｂが形成されている。第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれの両端はチャンバー１０２の外部に位置する第１及び第２のカソード電源（第１及び第２の交流電源）１０５ａ，１０５ｂに電気的に接続されており、第１及び第２のカソード電源１０５ａ，１０５ｂはチャンバー１０２に対して絶縁された状態で配置されている。第１及び第２のカソード電源１０５ａ，１０５ｂとしては例えば０〜５０Ｖ、１０〜５０Ａ（アンペア）の電源を用いることができる。第１及び第２のカソード電源１０５ａ，１０５ｂの一端はアース１０６に電気的に接続されている。

チャンバー１０２内には、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれの周囲を囲むようにロート状の形状を有する第１及び第２のアノード電極（第１及び第２のアノードコーン）１０４ａ，１０４ｂが配置されており、第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれはスピーカーのような形状とされている。

第１のアノードコーン１０４ａは第１のスイッチ１２１ａを介して第１のアノード電源（第１のＤＣ電源）１０７ａに電気的に接続されており、第１のＤＣ電源１０７ａはチャンバー１０２に対して絶縁された状態で配置されている。第１のＤＣ電源（第２の直流電源ともいう）１０７ａのプラス電位側が第１のスイッチ１２１ａを介して第１のアノードコーン１０４ａに電気的に接続されており、第１のＤＣ電源１０７ａのマイナス電位側がアース１０６に電気的に接続されている。

第２のアノードコーン１０４ｂは第２のスイッチ１２１ｂを介して第２のアノード電源（第２のＤＣ電源）１０７ｂに電気的に接続されており、第２のＤＣ電源１０７ｂはチャンバー１０２に対して絶縁された状態で配置されている。第２のＤＣ電源１０７ｂのプラス電位側が第２のスイッチ１２１ｂを介して第２のアノードコーン１０４ｂに電気的に接続されており、第２のＤＣ電源１０７ｂのマイナス電位側がアース１０６に電気的に接続されている。

第１及び第２のスイッチ１２１ａ，１２１ｂ、第１及び第２のＤＣ電源１０７ａ，１０７ｂそれぞれは、図示せぬ制御部によって制御される。これにより、第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれに印加される電圧が制御される。なお、第１及び第２のＤＣ電源１０７ａ，１０７ｂとしては例えば０〜５００Ｖ、０〜７．５Ａ（アンペア）の電源を用いることができる。

チャンバー１０２内には被成膜基板１が配置されており、この被成膜基板１は第１及び第２のカソードフィラメント１０３ａ，１０３ｂ及び第１及び第２のアノードコーン１０４ａ，１０４ｂに対向するように配置されている。詳細には、第１及び第２のカソードフィラメント１０３ａ，１０３ｂは第１及び第２のアノードコーン１０４ａ，１０４ｂの内周面の中央部付近で包囲されており、第１及び第２のアノードコーン１０４ａ，１０４ｂは、その最大内径側を被成膜基板１に向けて配置されている。

被成膜基板１は、図示しない保持部および図示しないトランスファー装置（ハンドリングロボットあるいはロータリインデックスデーブル）により、図示の位置に、順次供給されるようになっている。

被成膜基板１はイオン加速用電源としてのバイアス電源（ＤＣ電源）１１２に電気的に接続されており、このＤＣ電源１１２はチャンバー１０２に対して絶縁された状態で配置されている。このＤＣ電源１１２のマイナス電位側が被成膜基板１に電気的に接続されており、ＤＣ電源１１２のプラス電位側がアース１０６に電気的に接続されている。ＤＣ電源１１２としては例えば０〜１５００Ｖ、０〜１００ｍＡ（ミリアンペア）の電源を用いることができる。

チャンバー１０２内には、第１のカソードフィラメント１０３ａ及び第１のアノードコーン１０４ａそれぞれと被成膜基板１との間の空間を覆うように第１のプラズマウォール１０８ａが配置され、且つ第２のカソードフィラメント１０３ｂ及び第２のアノードコーン１０４ｂそれぞれと被成膜基板１との間の空間を覆うように第２のプラズマウォール１０８ｂが配置されている。

第１及び第２のプラズマウォール１０８ａ，１０８ｂそれぞれは、フロート電位（図示せず）に電気的に接続されており、チャンバー１０２に対して絶縁された状態で配置されている。また、第１及び第２のプラズマウォール１０８ａ，１０８ｂは円筒形状又は多角形状を有している。

第１及び第２のプラズマウォール１０８ａ，１０８ｂそれぞれの被成膜基板１側の端部には膜厚補正板１１８ａ，１１８ｂが設けられており、膜厚補正板１１８ａ，１１８ｂは前記フロート電位に電気的に接続されている。膜厚補正板１１８ａ，１１８ｂにより被成膜基板１の外周部分に成膜される膜の厚さを制御することができる。

チャンバー１０２の外側には第１及び第２のネオジウム磁石１０９ａ，１０９ｂが配置されている。第１及び第２のネオジウム磁石１０９ａ，１０９ｂは例えば円筒形状又は多角形状を有しており、円筒形又は多角形の内径の中心は磁石中心となり、この磁石中心は第１及び第２のカソードフィラメント１０３ａ，１０３ｂの略中心及び被成膜基板１の略中心それぞれと対向するように位置している。第１及び第２のネオジウム磁石１０９ａ，１０９ｂそれぞれは、その磁石中心の磁力が５０Ｇ（ガウス）以上２００Ｇ以下であることが好ましく、より好ましくは５０Ｇ以上１５０Ｇ以下である。磁石中心の磁力を２００Ｇ以下とする理由は、ネオジウム磁石では磁石中心の磁力を２００Ｇまで高めるのが製造上の限界であるからである。また、磁石中心の磁力を１５０Ｇ以下とするのがより好ましい理由は、磁石中心の磁力を１５０Ｇ超とすると磁石を作るコストが増大するからである。

また、プラズマＣＶＤ装置はチャンバー１０２内を真空排気する真空排気機構（図示せず）を有している。また、プラズマＣＶＤ装置はチャンバー１０２内に成膜原料ガスを供給するガス供給機構（図示せず）を有している。

バイアス電源（第１の直流電源ともいう）１１２は制御部１３０によって制御され、保持部に印加される電圧が次のように制御される。バイアス電源１１２は、保持部に直流電圧を、１／１００ｓｅｃ以上１ｓｅｃ以下の周期（１Ｈｚ以上１００Ｈｚ以下の周波数）で１０％以上９５％以下（好ましくは３０％以上７５％以下）のＤＵＴＹ比のパルス状に印加するように制御される。これにより、上記の直流電圧が保持部を介して被成膜基板１に供給される。制御部１３０はシーケンサを有しているとよく、そのシーケンサが上記のパルス状に印加するようにバイアス電源１１２を制御するとよい。なお、本実施形態では、バイアス電源１１２により直流電圧を保持部を介して被成膜基板１に供給するが、バイアス電源１１２により直流電圧を被成膜基板１に直接供給してもよい。

ＤＵＴＹ比は、１周期の間で保持部に直流電圧が印加される期間の比率である。例えば、２５％のＤＵＴＹ比の場合は、１周期の２５％の期間が保持部に直流電圧が印加される期間（直流電圧オンの期間）となり、１周期の７５％の期間が保持部に直流電圧が印加されない期間（直流電圧オフの期間）となる。詳細には、例えば１ｓｅｃの周期（１Ｈｚの周波数）で２５％のＤＵＴＹ比の場合は、１ｓｅｃ（１周期）の２５％の１／４ｓｅｃの期間が直流電圧オンの期間となり、１ｓｅｃ（１周期）の７５％の３／４ｓｅｃの期間が直流電圧オフの期間となる。

また、例えば図３は、１００Ｓ／Ｔ％のＤＵＴＹ比の場合を示しており、１周期の１００Ｓ／Ｔ％の期間が直流電圧（２５０Ｖ）オンの期間となり、１周期の残りの１００Ｎ／Ｔ％の期間が直流電圧オフの期間となる。なお、図３では、Ｔが０．２ｓｅｃであり、Ｓ及びＮそれぞれが０．１ｓｅｃである。

また、本実施の形態では、バイアス電源１１２によって保持部に直流電圧をパルス状に印加する際の当該パルス状を、１／１００ｓｅｃ以上１ｓｅｃ以下の周期（１Ｈｚ以上１００Ｈｚ以下の周波数）で１０％以上９５％以下のＤＵＴＹ比としているが、当該パルス状を少なくとも１ｓｅｃ以下の周期（１Ｈｚ以上の周波数）で１０％以上９５％以下のＤＵＴＹ比であれば、１／１００ｓｅｃ未満（１００Ｈｚ超の周波数）の周期を用いてもよい。

ＤＵＴＹ比を１０％以上とする理由は、ＤＵＴＹ比を１０％以下にすると、成膜レート（膜の堆積スピード）が遅くなりすぎるためである。ＤＵＴＹ比を９５％以下とする理由は、ＤＵＴＹ比を９５％以上にすると、外周部の膜厚を厚くする効果がなくなるためである。

また、本実施形態では、ＤＵＴＹ比を１０％以上９５％以下とし、１周期の１０％以上９５％以下の期間を保持部に直流電圧が印加される期間（直流電圧オンの期間）とし、１周期の残りの期間を保持部に直流電圧が印加されない期間（直流電圧オフの期間）としているが、１周期の１０％以上９５％以下の期間を保持部に第１の直流電圧が印加される期間とし、１周期の残りの期間を保持部に第２の直流電圧が印加される期間としてもよい。この場合、第２の直流電圧は第１の直流電圧の０％以上５０％以下（好ましくは１０％以上３０％以下）の電圧値であるとよい。

＜成膜方法＞
図１に示すプラズマＣＶＤ装置を用いて被成膜基板１にＤＬＣ膜を成膜する方法について説明する。

まず、前記真空排気機構を起動させ、チャンバー１０２の内部を所定の真空状態とし、チャンバー１０２の内部に前記ガス導入機構によって成膜原料ガスとして例えばトルエン（Ｃ_７Ｈ_８）ガスを導入する。チャンバー１０２内が所定の圧力になった後、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれに第１及び第２のカソード電源１０５ａ，１０５ｂによって交流電流を供給することにより第１及び第２のカソードフィラメント１０３ａ，１０３ｂが加熱される。

また、第１及び第２のＤＣ電源１０７ａ，１０７ｂそれぞれから第１及び第２のスイッチ１２１ａ，１２１ｂを介して第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれに直流電流を供給する。また、保持部を介して被成膜基板１にバイアス電源１１２によって直流電流を供給する。この際、バイアス電源１１２によって保持部に印加される直流電圧は、前述したように制御部１３０によって、１／１００ｓｅｃ以上１ｓｅｃ以下の周期（１Ｈｚ以上１００Ｈｚ以下の周波数）で１０％以上９５％以下のＤＵＴＹ比のパルス状の直流電圧である。

第１及び第２のカソードフィラメント１０３ａ，１０３ｂの加熱によって、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれから第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれに向けて多量の電子が放出され、第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれと第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれとの間でグロー放電が開始される。多量の電子によってチャンバー１０２の内部の成膜原料ガスとしてのトルエンガスがイオン化され、プラズマ状態とされる。この際、第１及び第２のネオジウム磁石１０９ａ，１０９ｂそれぞれによって第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれの近傍に位置するトルエンガスをプラズマ化する領域に磁場が発生されているので、この磁場によってプラズマを高密度化することができ、イオン化効率を向上させることができる。そして、プラズマ状態の成膜原料分子は、パルス状に印加された被成膜基板１のマイナス電位によって直接に加速されて、被成膜基板１の方向に向かって飛走して、被成膜基板１の表面に付着される。これにより、被成膜基板１には薄いＤＬＣ膜が形成される。この際、被成膜基板１の表面では下記式（１）の反応が起きている。

Ｃ_７Ｈ_８＋ｅ⁻ → Ｃ_ａＨ_ｂ ＋ｘＨ_２↑ ・・・（１）

なお、上記成膜方法では、ＤＵＴＹ比を１０％以上９５％以下とし、１周期の１０％以上９５％以下の期間を保持部に直流電圧が印加される期間（直流電圧オンの期間）とし、１周期の残りの期間を保持部に直流電圧が印加されない期間（直流電圧オフの期間）としているが、１周期の１０％以上９５％以下の期間を保持部に第２の直流電圧が印加される期間とし、１周期の残りの期間を保持部に第３の直流電圧が印加される期間としてもよい。この場合、第３の直流電圧は第２の直流電圧の０％以上５０％以下の電圧値であるとよい。

＜磁気記録媒体の製造方法＞
図２は、図１に示すプラズマＣＶＤ装置を用いた磁気記録媒体の製造方法を説明するための断面図であり、磁気記録媒体の中央部及び外周部を示している。磁気記録媒体は例えばＨＤＤ用のメディアである。

まず、非磁性基板１１上に少なくとも磁性層１２を形成した被成膜基板１を用意し、この被成膜基板１を保持部に保持させる。次いで、チャンバー１０２内で所定の真空条件下で加熱された第１及び第２のカソードフィラメント１０３ａ，１０３ｂそれぞれと第１及び第２のアノードコーン１０４ａ，１０４ｂそれぞれとの間の放電により原料ガス（例えばトルエン）をプラズマ状態とし、バイアス電源１１２によって保持部に、１／１００ｓｅｃ以上１ｓｅｃ以下の周期（１Ｈｚ以上１００Ｈｚ以下の周波数）で１０％以上９５％以下のＤＵＴＹ比のパルス状の直流電圧を印加する。これにより、このプラズマを前記保持部に保持された被成膜基板１の表面に加速衝突させる。その結果、この被成膜基板１の表面には炭素が主成分である保護膜としてのＤＬＣ膜１３が形成される。

このＤＬＣ膜１３の外周部の膜厚１５を１ｎｍ確保した場合、中央部の膜厚１６は１．５ｎｍとなる。なお、外周部の近傍には１．５ｎｍより膜厚が厚い部分１３ａが形成される。これに対し、図７に示す従来の磁気記録媒体では、ＤＬＣ膜２３の外周部の膜厚３１を１ｎｍ確保すると、中央部の膜厚３２は２ｎｍとなる。

詳細には、本実施形態では、バイアス電源１１２によって保持部に、１／１００ｓｅｃ以上１ｓｅｃ以下の周期（１Ｈｚ以上１００Ｈｚ以下の周波数）で１０％以上９５％以下のＤＵＴＹ比のパルス状の直流電圧を印加するため、磁性層１２を保護する機能が損なわれない程度のＤＬＣ膜１３の外周部の膜厚１５を確保しつつ中央部の膜厚１６をより薄くすることが可能となる。そのため、ＤＬＣ膜（保護膜）にメディアヘッド（図示せず）を図７に示す磁気記録媒体より接近させることが可能となり、このメディアヘッドと磁性層１２との距離を図７に示す磁気記録媒体より短くすることができる。なお、図７に示す従来の磁気記録媒体は、保持部にパルス状の直流電圧を印加するのではなく連続的な直流電圧を印加して製造される。

上記のようにパルス状の直流電圧を、保持部を介して被成膜基板１に印加することでＤＬＣ膜１３の外周部の膜厚１５を確保しつつ中央部の膜厚１６をより薄くできる理由は次のことが考えられる。直流電圧が被成膜基板１に印加される期間では、プラズマ状態のイオンに方向性が生じて被成膜基板１の外周部が薄く成膜されるが、直流電圧が被成膜基板１に印加されない期間では、プラズマ状態のイオンが方向性を失い直進するため、被成膜基板１の外周部を厚く成膜できる。そのため、図７に示す従来の磁気記録媒体では、保持部に連続的な直流電圧を印加して製造されるので、ＤＬＣ膜２３の外周部の膜厚３１が薄くなるのに対し、図２に示す本実施形態の磁気記録媒体では、保持部にパルス状の直流電圧を印加するので、ＤＬＣ膜１３の外周部の膜厚１５を厚くすることができる。

図３は、図１に示すプラズマＣＶＤ装置を用いて被成膜基板にＤＬＣ膜を成膜して実施例のサンプル１を作製した際に、保持部にパルス状に印加する電圧値と時間の関係を示す図である。図３に示す条件は、保持部に印加する電圧値が−２５０Ｖ、周波数が５Ｈｚ（周期が１／５ｓｅｃ）、ＤＵＴＹ比が５０％である。

図３に示す条件において電圧値を−３２５Ｖに変更し、周波数とＤＵＴＹ比を同一条件として実施例のサンプル２を作製した。

図３に示す条件において電圧値を−４００Ｖに変更し、周波数とＤＵＴＹ比を同一条件として実施例のサンプル３を作製した。

図４は、図１に示すプラズマＣＶＤ装置を用いて被成膜基板にＤＬＣ膜を成膜して実施例のサンプル４を作製した際に、保持部にパルス状に印加する電圧値と時間の関係を示す図である。図４に示す条件は、保持部に印加する電圧値が−２５０Ｖ、周波数が１０Ｈｚ（周期が１／１０ｓｅｃ）、ＤＵＴＹ比が５０％である。

図４に示す条件において電圧値を−３２５Ｖに変更し、周波数とＤＵＴＹ比を同一条件として実施例のサンプル５を作製した。

図４に示す条件において電圧値を−４００Ｖに変更し、周波数とＤＵＴＹ比を同一条件として実施例のサンプル６を作製した。

図５は、図１に示すプラズマＣＶＤ装置を用いて被成膜基板にＤＬＣ膜を成膜して実施例のサンプル７を作製した際に、保持部にパルス状に印加する電圧値と時間の関係を示す図である。図５に示す条件は、保持部に印加する電圧値が−２５０Ｖ、周波数が２５Ｈｚ（周期が１／２５ｓｅｃ）、ＤＵＴＹ比が５０％である。

図５に示す条件において電圧値を−３２５Ｖに変更し、周波数とＤＵＴＹ比を同一条件として実施例のサンプル８を作製した。

図５に示す条件において電圧値を−４００Ｖに変更し、周波数とＤＵＴＹ比を同一条件として実施例のサンプル９を作製した。

実施例のサンプル１〜９を作製した際に上述した保持部にパルス状の電圧を印加する条件以外のＤＬＣ膜の成膜条件は下記のとおりである。
基板 ： ＮｉＰ／Ａｌディスク
成膜装置：図１に示すプラズマＣＶＤ装置
出発原料：高純度トルエン
ガス流量：３．３ｓｃｃｍ
圧力 ：０．３Ｐａ
成膜時間：６ｓｅｃ
カソードフィラメント１０３ａ，１０３ｂ：タングステンフィラメント
交流電源１０５ａ，１０５ｂの出力：３６０Ｗ
ＤＣ電源１０７ａ，１０７ｂの電流：１６５０ｍＡ
外部磁場 ： ５０Ｇ

また、図１に示すプラズマＣＶＤ装置を用い、保持部に連続的に−２５０Ｖの電圧を印加して比較例のサンプル１を作製した。また、図１に示すプラズマＣＶＤ装置を用い、保持部に連続的に−３２５Ｖの電圧を印加して比較例のサンプル２を作製した。また、図１に示すプラズマＣＶＤ装置を用い、保持部に連続的に−４００Ｖの電圧を印加して比較例のサンプル３を作製した。

比較例のサンプル１〜３を作製した際に上述した保持部に連続的に電圧を印加する条件以外のＤＬＣ膜の成膜条件は、上記の実施例のサンプル１〜９と同様である。

図６は、上述した実施例のサンプル１〜９及び比較例のサンプル１〜３それぞれの外周部の膜厚／中央部の膜厚と周波数の関係を示す図である。

図６によれば、比較例のサンプル１に比べて実施例のサンプル１，４，７の方が中央部の膜厚に対する外周部の膜厚を厚くでき、比較例のサンプル２に比べて実施例のサンプル２，５，８の方が中央部の膜厚に対する外周部の膜厚を厚くでき、比較例のサンプル３に比べて実施例のサンプル３，６，９の方が中央部の膜厚に対する外周部の膜厚を厚くできることが確認された。従って、本実施例では、ＤＬＣ膜の外周部の膜厚を確保しつつ中央部の膜厚をより薄くすることが可能となる。

１，２０ 被成膜基板
１１，２１
１２，２２
１３，２３ ＤＬＣ膜
１３ａ，２３ａ 膜厚が厚い部分
１５，３１ ＤＬＣ膜の外周部の膜厚
１６，３２ ＤＬＣ膜の中央部の膜厚
１０２ チャンバー
１０３ａ 第１のカソード電極（第１のカソードフィラメント）
１０３ｂ 第２のカソード電極（第２のカソードフィラメント）
１０４ａ 第１のアノード電極（第１のアノードコーン）
１０４ｂ 第２のアノード電極（第２のアノードコーン）
１０５ａ 第１のカソード電源（第１の交流電源）
１０５ｂ 第２のカソード電源（第２の交流電源）
１０６ アース電源
１０７ａ 第１のアノード電源（第１のＤＣ電源、第２の直流電源）
１０７ｂ 第２のアノード電源（第２のＤＣ電源）
１０８ａ 第１のプラズマウォール
１０８ｂ 第２のプラズマウォール
１０９ａ 第１のネオジウム磁石
１０９ｂ 第２のネオジウム磁石
１１２ バイアス電源（ＤＣ電源，第１の直流電源）
１１８ａ，１１８ｂ 膜厚補正板
１２１ａ 第１のスイッチ
１２１ｂ 第２のスイッチ
１３０ 制御部

Claims (6)

1. チャンバーと、
   前記チャンバー内に配置された被成膜基板を保持する保持部と、
   前記保持部に電気的に接続された第１の直流電源と、
   前記チャンバー内に配置されたアノードと、
   前記チャンバー内に配置されたカソードと、
   前記アノードに電気的に接続された第２の直流電源と、
   前記カソードに電気的に接続された交流電源と、
   前記チャンバー内に原料ガスを供給するガス供給機構と、
   前記チャンバー内を排気する排気機構と、
   前記保持部に−４００〜−２５０Ｖの第１の電圧を、５〜２５Ｈｚで１０％以上９５％以下のＤＵＴＹ比のパルス状に印加するように前記第１の直流電源を制御する制御部と、
   を具備し、
   前記被成膜基板上に成膜されるＤＬＣ膜の外周部の膜厚と中央部の膜厚の比が０．８以上である、プラズマＣＶＤ装置。
2. 請求項１において、
   前記制御部は、前記第１の電圧が前記保持部に印加されない期間に、前記保持部に第２の電圧を印加するように前記第１の直流電源が制御され、
   前記第２の電圧は前記第１の電圧の０％以上５０％以下の電圧値であることを特徴とするプラズマＣＶＤ装置。
3. 請求項１又は２のいずれか一項において、
   前記チャンバー内に配置され、前記保持部に保持された前記被成膜基板と前記アノード及び前記カソードそれぞれとの間の空間を覆うように設けられ、フロート電位とされるプラズマウォールを含むことを特徴とするプラズマＣＶＤ装置。
4. 請求項１乃至３のいずれか一項において、
   前記制御部はシーケンサを有し、前記シーケンサが前記パルス状に印加するように前記第１の直流電源を制御することを特徴とするプラズマＣＶＤ装置。
5. チャンバー内に配置された被成膜基板を保持する保持部とアノードとカソードを有するプラズマＣＶＤ装置を用いて被成膜基板に成膜する成膜方法において、
   前記チャンバー内に前記被成膜基板を前記アノード及び前記カソードに対向するように配置し、
   前記チャンバー内に原料ガスを供給し、且つ前記アノードに第１の直流電圧を印加し、且つ前記カソードに交流電圧を印加し、且つ前記保持部に−４００〜−２５０Ｖの第２の直流電圧を、５〜２５Ｈｚで１０％以上９５％以下のＤＵＴＹ比のパルス状に印加することにより、前記チャンバー内で前記原料ガスをプラズマ状態として前記被成膜基板に加速衝突させて膜を成膜する、成膜方法であって、
   前記被成膜基板上に成膜されるＤＬＣ膜の外周部の膜厚と中央部の膜厚の比が０．８以上である、成膜方法。
6. 請求項５において、
   前記保持部に前記第２の直流電圧を印加しない期間に、前記保持部に第３の直流電圧を印加し、
   前記第３の直流電圧は前記第２の直流電圧の０％以上５０％以下の電圧値であることを特徴とする成膜方法。

Images