JP6708480B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP6708480B2
JP6708480B2 JP2016107132A JP2016107132A JP6708480B2 JP 6708480 B2 JP6708480 B2 JP 6708480B2 JP 2016107132 A JP2016107132 A JP 2016107132A JP 2016107132 A JP2016107132 A JP 2016107132A JP 6708480 B2 JP6708480 B2 JP 6708480B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
power supply
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016107132A
Other languages
English (en)
Other versions
JP2017216763A (ja
Inventor
智貴 大中
智貴 大中
正康 大嵜
正康 大嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2016107132A priority Critical patent/JP6708480B2/ja
Publication of JP2017216763A publication Critical patent/JP2017216763A/ja
Application granted granted Critical
Publication of JP6708480B2 publication Critical patent/JP6708480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電源装置に関する。
安定した電力を供給するための安定化電源は、一般的にシリーズレギュレータとスイッチングレギュレータとに大別される。シリーズレギュレータは、回路面積が小さく低ノイズであり、低価格であるというメリットが挙げられる。一方、スイッチングレギュレータは、電力変換効率が高く、出力電圧の安定化が容易であるというメリットが挙げられる。
例えば特許文献1に開示された先行技術では、スイッチング方式のDC−ACインバータとして、4つのスイッチング素子で構成されたブリッジ回路により直流電力を交流電力に変換し、LCフィルタにより高周波ノイズを除去して出力している。このDC−ACインバータは、ブリッジ回路を制御する制御回路に対してDC−ACインバータの出力電圧をフィードバックし、その出力電圧に基づいてブリッジ回路を制御することにより出力電圧を安定させている。ここでもし仮にDC−ACインバータがフィードバック制御を行わない場合には、例えば負荷に供給する出力電流が増加したときに、出力側のインダクタの抵抗成分や出力端までのライン抵抗によってDC−ACインバータの出力電圧が低下することになる。しかしDC−ACインバータがフィードバック制御を行うことによって、制御回路は、出力電圧の低下を検出してブリッジ回路を制御することにより出力電圧を昇圧させて電圧降下を抑制する。
このように負荷の変動に対して出力電圧を安定させる特性は、負荷安定度(ロードレギュレーション)と呼ばれ、電源装置の性能を示す1つの指標とされている。上記のようなスイッチング素子の制御により出力電圧を安定させるスイッチングレギュレータでは、出力電圧のフィードバック制御により、比較的容易に負荷安定度を向上させることができる。
特開平6−351256号公報
ところで三端子レギュレータやシャントレギュレータに代表されるリニアレギュレータは、上記のようにスイッチングに伴うノイズが発生せず、一般的に安価である。そのため電源装置は、リニアレギュレータによって電圧を安定化することにより、上記のようなスイッチングレギュレータと比較して安価に構成することができる。
しかしながらリニアレギュレータは、上記のスイッチング方式のように出力電圧をブリッジ回路にフィードバックする構成ではないため、スイッチングレギュレータのように容易に負荷安定度を向上させることができなくなってしまう。そのため電源装置は、出力電圧の精度が要求される場合には、スイッチングレギュレータを採用せざるを得ず、安価に構成することができない虞が生ずる。
本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、出力電圧の変動が抑制される電源装置を低コストで提供することにある。
<本発明の第1の態様>
本発明の第1の態様は、直流電源が出力する直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路が出力する交流電圧を整流して直流電圧を得る整流回路と、前記直流電源が出力する直流電圧を分圧する第1分圧回路と、前記整流回路が出力する直流電圧を分圧する分圧回路であり、その分圧点が前記第1分圧回路の分圧点に接続されている第2分圧回路と、前記第1分圧回路の分圧点の電圧に基づいて、前記インバータ回路が出力する交流電圧が定格電圧に維持されるように前記直流電源が出力する直流電圧を制御する電圧制御回路と、を備える電源装置である。
電源装置は、直流電源が出力する直流電圧を電圧制御回路を介してインバータ回路に出力し、インバータ回路がその直流電圧を交流電圧に変換することによって、DC−ACインバータとして交流電圧を出力する。ここで第1分圧回路は、直流電源が出力する直流電圧を分圧することにより、直流電源が出力する直流電圧に比例した電圧を電圧制御回路に出力する。そして電圧制御回路は、第1分圧回路の分圧点の電圧に基づいて直流電源が出力する直流電圧を制御する。それにより電圧制御回路は、例えば直流電源が出力する直流電圧が変動した場合であっても、その変動に応じた制御によりインバータ回路に出力する直流電圧の変動を抑制することができる。したがって電源装置は、直流電源が出力する直流電圧が変動した場合であってもその影響を抑制し、出力する交流電圧を定格電圧に維持することができる。
また整流回路は、インバータ回路が出力する交流電圧を直流電圧に変換し第2分圧回路に出力する。そして第2分圧回路は、整流回路が出力する直流電圧を分圧し、その分圧した電圧を第1分圧回路の分圧点に出力する。すなわち第2分圧回路は、インバータ回路が出力する交流電圧に比例した電圧の直流電圧を第1分圧回路の分圧点に出力することになる。ここで例えば電源装置の出力負荷が変動した場合、第1分圧回路の分圧点の電圧は、整流回路及び第2分圧回路を介してフィードバックされる電圧によって変動することになる。しかし電圧制御回路は、上記のように第1分圧回路の分圧点の電圧に基づいて直流電源が出力する直流電圧を制御するため、やはりその変動に応じた制御によりインバータ回路に出力する直流電圧の変動を抑制することができる。したがって電源装置は、出力側の負荷が変動した場合であってもその影響を抑制し、出力する交流電圧を定格電圧に維持することができる。
以上のように電圧制御回路は、電源装置に入力される直流電圧を第1分圧回路によって分圧した電圧と、電源装置から出力する交流電圧を直流電圧に変換して第2分圧回路によって分圧した電圧とに基づいてインバータ回路に出力する直流電圧を制御する。それによって電源装置は、単一の電圧制御回路によって入力変動に対する安定性(ラインレギュレーション特性)だけでなくロードレギュレーション特性も向上することができる。また電源装置は、インバータ回路から第1分圧回路へ電圧をフィードバックする回路を、抵抗、ダイオード等の比較的安価な部品によって構成することができる。
これにより本発明の第1の態様によれば、電源装置の入力電圧と負荷との両方の変動を比較的安価な部品によって取得し、単一の電圧制御回路がその変動を抑制する制御を行うため、出力変動が抑制される電源装置を低コストで提供することができるという作用効果が得られる。
<本発明の第2の態様>
本発明の第2の態様は、前述した本発明の第1の態様において、前記電圧制御回路は、前記直流電源が出力する直流電圧を降圧するとともに、前記第1分圧回路の分圧点の電圧に応じて出力電圧が変化する可変電圧レギュレータを含む、電源装置である。
電圧制御回路に含まれる可変電圧レギュレータは、第1分圧回路の分圧点の電圧を参照電圧として、その参照電圧に応じて直流電源が出力する直流電圧を降圧してインバータ回路に出力する。つまり可変電圧レギュレータは、直流電源が出力する直流電圧を降圧するときに、その降圧幅を制御することによってインバータ回路に出力する電圧を制御する。すなわち可変電圧レギュレータは、入力される電圧を参照電圧に応じて降圧するだけの従来の素子であり、それ自体は安価である。そして電圧制御回路は、可変電圧レギュレータを採用することにより、簡単な回路構成で上記の電圧制御を行うことができる。それによって電源装置は、電圧制御回路を安価な部品によって構成することができ、製造コストの上昇を抑制することができる。
これにより本発明の第2の態様によれば、前述した本発明の第1の態様による作用効果に加え、電圧制御回路を安価で簡単な回路構成にすることができ、さらに安価な電源装置を提供することができるという作用効果が得られる。
<本発明の第3の態様>
本発明の第3の態様は、前述した本発明の第1又は2の態様において、前記整流回路が出力する直流電圧を分圧する第3分圧回路と、前記第3分圧回路の分圧点の電圧が閾値電圧以上であるときにONするスイッチと、をさらに備え、前記スイッチがONしている状態では、前記整流回路が出力する直流電圧が前記第2分圧回路で分圧されて前記第1分圧回路の分圧点に印加され、前記スイッチがOFFしている状態では、前記整流回路が出力する直流電圧が前記第2分圧回路で分圧されずに前記第1分圧回路の分圧点に印加される、電源装置である。
第3分圧回路は、整流回路が出力する直流電圧を分圧することにより、インバータ回路が出力する電圧に比例した電圧をその分圧点に出力する。またスイッチは、第3分圧回路の分圧点の電圧が閾値電圧以上であるときにONする。そしてこのとき第2分圧回路は、上記のように整流回路が出力する直流電圧を分圧して第1分圧回路の分圧点に出力する。それによって電圧制御回路は、スイッチがONであるときは、直流電源が出力する直流電圧を降圧してインバータ回路の出力電圧を定格電圧に設定する。しかし第2分圧回路は、例えば電源装置の起動時において、インバータ回路の出力電圧が低い段階で電圧制御回路の参照電圧を上昇させると、インバータ回路へ出力する直流電圧の立ち上がりを遅らせてしまうことになる。そのため第3分圧回路は、整流回路の出力電圧を分圧した電圧が閾値電圧に達するまではスイッチをOFFにして、整流回路の出力電圧を第2分圧回路で分圧しないようにする。それにより第2分圧回路は、直流電源が出力する直流電圧に対して電圧制御回路が降圧を開始するタイミングを起動時から遅延させることができる。したがってインバータ回路は、電源装置の起動時においてスムーズに定格電圧を出力することができる。
これにより本発明の第3の態様によれば、前述した本発明の第1又は2の態様による作用効果に加え、起動時において出力電圧がスムーズに立ち上がる電源装置を提供することができるという作用効果が得られる。
本発明に係る電源装置の回路図である。 本発明に係る電圧制御回路の一実施例である。 本発明に係る電圧制御を説明するための説明図である。 本発明に係る電圧制御を説明するための説明図である。 本発明に係る電源装置の起動時におけるタイミングチャートである。 本発明に係る電源装置の負荷変動時におけるタイミングチャートである。 本発明に係る電源装置の標準出力時の電圧を示す波形である。 本発明に係る電源装置の負荷上昇時の電圧を示す波形である。
以下、本発明の実施形態について図面を参照しながら説明する。
図1は、本発明に係る電源装置1の回路図である。電源装置1は、本実施例では絶縁型DC−ACインバータ電源であり、外部電源から直流の入力電圧Vinが入力されることにより、交流の出力電圧Voutを出力する。そして電源装置1は、以下に説明するように出力電圧Voutを所定の定格電圧Vrに維持する安定化電源である。尚、図1において、回路の主要な点をA、B、C、P、Qで示し、以下それらの点における電圧をそれぞれVA、VB、VC、VP、VQ、として説明する。
電源装置1は、直流電源10、電圧制御回路20、第1分圧回路30、インバータ回路40、出力フィルタ50、整流回路60、第2分圧回路70、第3分圧回路80、第7抵抗R7、第5ダイオードD5、「スイッチ」としての第6スイッチQ6を備える。
直流電源10は、トランスT1、第1スイッチQ1、第1ダイオードD1、第2ダイオードD2、第1コイルL1を含む。トランスT1は、電源装置1に入力される直流の入力電圧Vinを昇圧する。第1スイッチQ1は、本実施例ではMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であり、入力電圧VinとトランスT1の一次側巻線とによって形成される閉回路上に設けられることで、トランスT1に印加される電圧を制御する。第1ダイオードD1は、アノードがトランスT1の二次側巻線の巻き始め端に接続され、カソードがコイルL1の一端側に接続されている。第2ダイオードD2は、アノードがトランスT1の二次側巻線の巻き終わり端に接続され、カソードが第1コイルL1の一端側に接続されている。そしてトランスT1の二次側巻線に出力される電圧は、第1ダイオードD1、第2ダイオードD2、及び第1コイルL1によって整流、平滑される。ここでトランスT1の二次側巻線の巻き終わり端と第2ダイオードD2のアノードとの接続点は、接地ラインに接続されている。これにより直流電源10は、入力された直流の入力電圧Vinを昇圧し、整流、平滑した後、電圧制御回路20に出力する。
電圧制御回路20は、第1分圧回路30の分圧点の電圧に基づいて、インバータ回路40が出力する交流電圧が定格電圧Vrに維持されるように直流電源10が出力する直流電圧を制御する。電圧制御回路20のより具体的な構成例、及び電圧制御の方法については後述する。
第1分圧回路30は、第1抵抗R1、第2抵抗R2を含む。第1抵抗R1は、一端側が点Aを介して電圧制御回路20の高電位側の出力端に接続され、他端側が第2抵抗R2の一端側に接続されている。第2抵抗R2は、他端側が電圧制御回路20の低電位側の出力端、すなわち接地ラインに接続されている。これにより第1抵抗R1及び第2抵抗R2は、直流電源10が電圧制御回路20を介して出力する直流電圧を分圧する。また第1分圧回路30は、その分圧点が電圧制御回路20に接続されている。
インバータ回路40は、公知のフルブリッジインバータ回路であり、直流電源10が電圧制御回路20及び第1分圧回路30を介して出力する直流電圧を交流電圧に変換して出力フィルタ50に出力する。インバータ回路40が含む第2スイッチQ2、第3スイッチQ3、第4スイッチQ4、第5スイッチQ5は、本実施例では絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)である。第2スイッチQ2は、コレクタが第1抵抗R1の一端側及び第3スイッチQ3のコレクタに接続され、エミッタが第4スイッチQ4のコレクタ及び出力フィルタ50の一端側に接続されている。第5スイッチQ5は、コレクタが第3スイッチQ3のエミッタ及び出力フィルタ50の他端側に接続され、エミッタが第4スイッチQ4のエミッタ及び第2抵抗R2の他端側に接続されている。そして第2スイッチQ2〜第5スイッチQ5は、各ゲートに接続されたゲートドライバ(図示せず)によって同時にON/OFFされ、第2スイッチQ2及び第5スイッチQ5に対して第3スイッチQ3及び第4スイッチQ4が逆位相となるようにON/OFFされる。
出力フィルタ50は、第1コンデンサC1、第2コンデンサC2、第2コイルL2を含む。第1コンデンサC1は、一端側が出力フィルタ50の入力端の一端側に接続され、他端側が出力フィルタ50の入力端の他端側に接続されている。第2コンデンサC2は、一端側が第2コイルL2を介して第1コンデンサC1の一端側に接続され、他端側が第1コンデンサC1の他端側に接続されている。そして出力フィルタ50は、インバータ回路40から出力される交流電圧の高周波成分を除去することにより、出力電圧Voutを正弦波交流として出力する。
整流回路60は、第3ダイオードD3、第4ダイオードD4、第3コンデンサC3を含む。第3ダイオードD3は、アノードが電源装置1の出力端の一端側に接続され、カソードが第3コンデンサC3の一端側に接続されている。第4ダイオードD4は、アノードが電源装置1の出力端の他端側に接続され、カソードが第3コンデンサC3の一端側に接続されている。第3コンデンサC3の他端側は、接地ラインに接続されている。これにより整流回路60は、正弦波交流である出力電圧Voutを全波整流及び平滑することにより、直流電圧に変換して点Bに出力する。
第2分圧回路70は、第3抵抗R3、第4抵抗R4を含む。第3抵抗R3は、一端側が点Bを介して第3コンデンサC3の一端側に接続され、他端側が第4抵抗R4の一端側に接続されている。そして第2分圧回路70は、整流回路60が点Bに出力する直流電圧を分圧し、その分圧点である点Qに出力する。ここで第4抵抗R4は、本実施例では可変抵抗である。これは例えば、電源装置1が備える一部の構成要素が規定の性能から僅かに外れている場合に、電源装置1の製造段階で出力電圧Voutと定格電圧Vrとの誤差を縮小するチューニングのために利用され、可変抵抗であること自体は本発明に必須の要素ではない。
第7抵抗R7は、一端側が第2分圧回路70の分圧点である点Qに接続され、他端側が第5ダイオードD5のアノードに接続されている。また第5ダイオードD5は、カソードが第1分圧回路30の分圧点である点Pに接続されている。これにより第2分圧回路70によって分圧された電圧は、第7抵抗R7及び第5ダイオードD5を介して点Pに出力される。ここで第7抵抗R7は、点Qから点Pへ流れる電流の大きさを制限する。また第5ダイオードD5は、電流が点Pから点Qへ逆流することを防止する。
第3分圧回路80は、第5抵抗R5、第6抵抗R6を含む。第5抵抗R5は、一端側が点Bを介して第3コンデンサC3の一端側に接続され、他端側が第6抵抗R6の一端側に接続されている。また第6抵抗R6は、他端側が第3コンデンサC3の他端側に接続されている。そして第3分圧回路80は、整流回路60が点Bに出力する直流電圧を分圧し、その分圧点である点Cに出力する。
第6スイッチQ6は、本実施例ではMOSFETであり、ドレインが第4抵抗R4の他端側に接続され、ゲートが第3分圧回路80の分圧点である点Cに接続され、ソースが第6抵抗R6の他端側及び第2抵抗R2の他端側に接続されている。第6スイッチQ6は、第3分圧回路80の分圧点である点Cからゲートに入力される電圧が閾値電圧Vth以上であるときにONする。すなわち第6スイッチQ6は、例えば電源装置1の起動時において、出力Voutがある程度高く整流回路60及び第3分圧回路80を介してゲートに入力される電圧が閾値電圧Vth以上になったときにOFFからONに切り替わる。そして第6スイッチQ6は、ONしている状態では、第4抵抗R4と第6抵抗R6の他端側及び第2抵抗R2の他端側とを導通させる。これにより第2分圧回路70は、第6スイッチQ6がONしている状態では、点Bの電圧を第3抵抗R3及び第4抵抗R4により分圧し、第7抵抗R7及び第5ダイオードD5を介して点Pに出力する。一方、第6スイッチQ6がOFFの状態では第4抵抗R4に流れる電流が遮断されるため、点Bの電圧は、第2分圧回路70により分圧されることなく、第3抵抗R3、第7抵抗R7及び第5ダイオードD5を介して点Pに出力される。
次に電圧制御回路20の具体的な構成を説明する。図2は、本発明に係る電圧制御回路20の一実施例である。より具体的には図2は、電圧制御回路20が含む「可変電圧レギュレータ」として可変シャントレギュレータ21を採用した場合の電圧制御回路20の構成例である。
可変シャントレギュレータ21は、参照電圧を入力するための端子が第1分圧回路の分圧点Pに接続され、一端側が接地ラインに接続されている。また電圧降下用の第8抵抗R8は、一端側が電圧制御回路20の高電位側の入力端に接続されている。そして第8抵抗R8の他端側は、点Dにおいて電圧制御回路20の他端側と接続され、点Aにおいて第1抵抗R1の一端側に接続されている。
可変シャントレギュレータ21は、第1分圧回路の分圧点Pの電圧を参照電圧として取得し、参照電圧が可変シャントレギュレータ21の内部に設定された内部基準電圧VREFよりも高い場合には、点Dから接地ラインに流れる電流をその電圧の差に応じて増加させる。一方、参照電圧が内部基準電圧VREFよりも低い場合には、可変シャントレギュレータ21は、点Dから接地ラインに流れる電流をその電圧の差に応じて減少させる。つまり可変シャントレギュレータ21は、点Pに入力される参照電圧に基づいて、点Dから接地ラインに流れる電流を増減調整することで降圧幅を調整し、それによって電圧制御回路20が点Aに出力する電圧を制御する。
次に電源装置1における電圧制御回路20の電圧制御方法について説明する。図3は、本発明に係る電圧制御を説明するための説明図である。より具体的には図3は、電源装置1に接続された負荷が高くない標準状態において、電圧制御回路20の参照電圧と内部基準電圧VREFとの関係を説明する説明図である。また図4は、電源装置1に接続された負荷が上昇した負荷上昇時において、電圧制御回路20の参照電圧と内部基準電圧VREFとの関係を説明する説明図である。
ここで電源装置1が出力電圧Voutとして定格電圧Vrを出力しているときの第1分圧回路30の分圧点Pの電圧を定格出力用電圧と定義する。そして図3のように、電圧制御回路20の内部基準電圧VREFが定格出力用電圧より所定の電位差αだけ高くなるように、第1抵抗R1及び第2抵抗R2の抵抗値が設定される。つまり電圧制御回路20は、仮に第2分圧回路70から点Pに電圧が出力されないとした場合には、電源装置1が出力電圧Voutとして定格電圧Vr以上の電圧を出力するように設定されている。
ここで第2分圧回路70は、分圧点Qにおける電圧VQを第7抵抗R7及び第5ダイオードD5を介して第1分圧回路の分圧点Pにフィードバックする。このフィードバック電圧は、電源装置1が出力電圧Voutとして定格電圧Vrを出力しているときには、第2分圧回路70によって内部基準電圧VREFよりも上記の所定の電位差αだけ高い電圧に設定される。このとき電圧制御回路20は、参照電圧として電圧VQが入力されることになり、電圧VQと内部基準電圧VREFとの電位差αだけ点Pの電圧VPを降圧させるように点Aの電圧VAを降圧させる制御を行う。それによって第1分圧回路30の分圧点Pにおける電圧VPは、内部基準電圧VREFから電位差αだけ降圧され、定格出力用電圧まで降圧されることになる。したがって電源装置1は、直流電源10が出力する直流電源を電圧制御回路20が適度に降圧することにより、出力電圧Voutを定格電圧Vrに設定することができる。
つづいて負荷が上昇することにより電源装置1の出力電流Ioutが増加した場合について、参照電圧と内部基準電圧VREFとの関係を図4を参照しながら説明する。整流回路60は、電源装置1の負荷が上昇することにより、点Bに出力する電圧を低下させることになる。このとき第2分圧回路70の分圧点Qにおける電圧VQは、点Bの電圧VBの低下に伴って低下する。それによって電圧制御回路20に参照電圧として入力される電圧VQは、図4に示すように上記の図3の状態よりも低下することになる。このとき電圧制御回路20は、参照電圧と内部基準電圧VREFとの電位差が上記の所定の電位差αよりも小さい電位差βになることにより、第1分圧回路の分圧点Pにおける電圧VPに対する降圧を上記の図3の状態よりも緩和する。このとき第1分圧回路の分圧点Pにおける電圧VPは、内部基準電圧VREFよりも電位差βだけ低い電圧になり、そのときの電圧の上昇幅が負荷の上昇に応じて適応的に変化する。それによって電圧制御回路20は、電源装置1の負荷が上昇した場合であっても、直流電源10が出力する直流電圧に対する降圧幅を負荷に応じて変化させて、電源装置1の出力電圧Voutが定格電圧Vrから低下しないように維持することができる。
次に電源装置1の主要点における電圧の変化について説明する。
図5は、本発明に係る電源装置1の起動時におけるタイミングチャートである。
電源装置1は、タイミングt0において直流電源10に入力電圧Vinが入力されることにより動作を開始する。電源装置1が起動する時点では、出力電圧Voutが低く、それに伴って点B及び点Cにおける電圧も低いため、第6スイッチQ6はOFFの状態である。
直流電源10の電圧が上昇するにつれ、点Aの電圧VAが上昇し、また点Pの電圧VPが内部基準電圧VREFに向かって上昇する。またそれに伴って出力電圧Voutも上昇するため、点Bの電圧VB及び点Cの電圧VCも上昇する。タイミングt0からタイミングt1までの期間においては第6スイッチQ6がOFFの状態であるため、点Bの電圧VBは、第2分圧回路によって分圧されない。またこのときの点Qの電圧VQは、第3抵抗R3及び第7抵抗R7の抵抗値が適切に選択されることにより、点Pの電圧VPと一致するように設定される。
タイミングt1において点Cの電圧VCが閾値電圧VThに達すると、第6スイッチQ6がOFFからONに切り替わる。このとき点Bの電圧VBは、第2分圧回路70によって分圧されて第1分圧回路30の分圧点Pにフィードバックされる。このフィードバック電圧は、上記のように電圧制御回路20が点Pの電圧VP及び点Aの電圧VAを降圧させるように作用する。しかしこのフィードバック電圧は、タイミングt1からタイミングt2までの期間においては、電圧制御回路20の内部基準電圧VREFと点Pの電圧VPとの電位差に対して低い電圧である。そのため点A、点B、点P、点Qの各電圧は、フィードバック電圧による降圧の作用を受けながらも、緩やかに上昇していくことになる。
タイミングt2において点Qの電圧VQと内部基準電圧VREFとの電位差が、点Pの電圧VPと内部基準電圧VREFとの電位差と釣り合うことによって、点A、点B、点P、点Qの各電圧の上昇が停止する。それによって電源装置1の出力電圧Voutは、定格電圧Vrに達した状態で維持されることになる。
ここで第6スイッチQ6は、点Bの電圧VBがどの程度まで上昇した場合にOFFからONに切り替わるかを、第5抵抗R5及び第6抵抗R6の抵抗値によって設定されることになる。点Bの電圧VBが極端に低い段階で第6スイッチQ6がOFFからONに切り替わる場合には、電源装置1の起動直後に第6スイッチQ6がONし、点A、点B、点P、点Qの各電圧の上昇速度が低下して出力電圧Voutが定格電圧Vrに達するまでに時間がかかってしまうことになる。そのため第5抵抗R5及び第6抵抗R6の抵抗値は、電源装置1の起動時において点A、点B、点P、点Qの各電圧が適度に上昇した後に第6スイッチQ6がONするように設定されるのが好ましい。
また点Bの電圧VBが極端に上昇した段階で第6スイッチQ6がOFFからONに切り替わる場合には、電源装置1の出力電圧Voutが定格電圧Vrに達した後に第6スイッチQ6がOFFからONに切り替わることが起こり得る。すなわちこの場合、図5のタイミングチャートにおいてタイミングt1がタイミングt2の後になり、タイミングt2からタイミングt1までの期間に亘って電源装置1が定格電圧Vr以上の電圧を出力してしまうことになる。そのため第5抵抗R5及び第6抵抗R6の抵抗値は、電源装置1の起動時において出力電圧Voutが定格電圧Vrに達する前に第6スイッチQ6がONするように設定されるのが好ましい。
次に電源装置1の負荷が変動したときの主要点における電圧の変化について説明する。図6は、本発明に係る電源装置1の負荷変動時におけるタイミングチャートである。より具体的には図6は、電源装置1の出力電流Ioutがタイミングt4からタイミングt5までの期間に徐々に上昇し、タイミングt6からタイミングt7までの期間に徐々に下降して元の電流値に戻る場合の主要点における電圧の変化を示している。
タイミングt4において電源装置1の出力電流Ioutが上昇を始めると、それに伴って整流回路60が点Bに出力する電圧VBが低下し始める。このとき点Qの電圧VQについても、点Bの電圧VBに伴って低下し始める。ここで点Pの電圧VP及び点Aの電圧VAは、上記説明したように点Qの電圧VQが低下することにより、その低下の程度に応じて電圧制御回路20の作用によって電圧が上昇する。そしてタイミングt5において電源装置1の出力電流Ioutの上昇が停止すると、点A、点B、点P、点Qの各電圧は、タイミングt6において出力電流Ioutが下降を始めるまでは、そのときの電圧を維持する。
タイミングt6において電源装置1の出力電流Ioutが下降を始めると、それに伴って整流回路60が点Bに出力する電圧VBが上昇し始める。このとき点Qの電圧VQについても、点Bの電圧VBに伴って上昇し始める。ここで点Pの電圧VP及び点Aの電圧VAは、上記説明したように点Qの電圧VQが上昇することにより、その上昇の程度に応じて電圧制御回路20の作用によって電圧が下降する。そしてタイミングt7において電源装置1の出力電流Ioutが元の電流値に戻ると、点A、点B、点P、点Qの各電圧は、タイミングt3からタイミングt4までの期間における各電圧に戻る。
上記のように電源装置1の出力電流Ioutが変化した場合であっても、その変化に応じて連続的に点Aの電圧VAを制御することにより、電源装置1の出力電圧Voutは、定格電圧Vrから変動することなく安定することになる。
つづいて本発明の効果について図7及び図8を参照しながら説明する。
図7は、本発明に係る電源装置1の標準出力時の電圧を示す波形である。具体的には図7は、点Aにおける電圧VA、点Bにおける電圧VB及び出力電圧Voutの波形であり、例えば図6におけるタイミングt3からタイミングt4までの期間の状態に相当する。
図7において電源装置1は、出力電流Ioutが高くない標準の状態である。このとき電圧制御回路20は、直流電源10が出力する直流電圧を降圧することにより、点Aに153Vの電圧を出力している(図7のVA)。またこのとき電源装置1の出力電圧Voutは、実効値として101Vの交流電圧を出力している(図7の電圧Vout)。そして整流回路60は、この出力電圧Voutの交流電圧を直流電圧に変換し、点Bに143Vの電圧を出力している(図7のVB)。
図8は、本発明に係る電源装置1の負荷上昇時の電圧を示す波形である。具体的には図8は、点Aにおける電圧VA、点Bにおける電圧VB及び出力電圧Voutの波形であり、例えば図6におけるタイミングt5からタイミングt6までの期間の状態に相当する。
図8においては電源装置1は、出力電流Ioutが上記の図7の状態と比較して高い状態である。このとき電圧制御回路20は、直流電源10が出力する直流電圧を降圧することにより、点Aに157Vの電圧を出力している(図8のVA)。またこのとき電源装置1の出力電圧Voutは、実効値として102Vの交流電圧を出力している(図8の電圧Vout)。そして整流回路60は、この出力電圧Voutの交流電圧を直流電圧に変換し、点Bに140Vの電圧を出力している(図8のVB)。
図7の状態と図8の状態とを比較すると、点Bの電圧VBは、143Vから140Vに低下している。また点Aの電圧VAは、153Vから157Vに上昇している。そして電源装置1の出力電圧Voutは、出力電流Ioutの上昇前後において実効値がそれぞれ101V、102Vとほとんど変化しておらず、本実施例における定格電圧Vrである100Vから低下していない。したがって電源装置1は、負荷が変動した場合であっても、出力電圧Voutを低下させることなく定格電圧Vrに維持することができる。
上記説明したように本発明に係る電源装置1は、直流電源10が出力する直流電圧を第1分圧回路30で分圧し、電圧制御回路20がその分圧した電圧に基づいて直流電源10が出力する直流電圧を所望の電圧とは異なる電圧に制御する。そして電源装置1は、負荷に出力する出力電圧Voutを第2分圧回路70で分圧して第1分圧回路30の分圧点Pにフィードバックする。このときフィードバックされる電圧は、直流電源10が出力する直流電圧を所望の電圧に引き戻すような参照電圧として電圧制御回路20の制御を修正させる。それによって直流電源10が出力する直流電圧は、負荷が変動した場合であっても電圧制御回路20によりその変動に応じて制御される。したがって電源装置1は、入力変動に加え、負荷が変動した場合であっても、出力電圧Voutとして定格電圧Vrを維持して安定した交流電力を出力することができる。また電源装置1は、上記のように出力電圧の低下を抑制する回路を安価な部品によって構成することができ、製造コストの上昇を抑制することができる。
1 電源装置
10 直流電源
20 電圧制御回路
30 第1分圧回路
40 インバータ回路
50 出力フィルタ
60 整流回路
70 第2分圧回路
80 第3分圧回路
21 可変シャントレギュレータ
T1 トランス
Q1〜Q6 第1〜第6スイッチ
D1〜D5 第1〜第5ダイオード
L1〜L2 第1〜第2コイル
R1〜R8 第1〜第8抵抗
C1〜C3 第1〜第3コンデンサ

Claims (2)

  1. 直流電源が出力する直流電圧を交流電圧に変換するインバータ回路と、
    前記インバータ回路が出力する交流電圧を整流して直流電圧を得る整流回路と、
    前記直流電源が出力する直流電圧を分圧する第1分圧回路と、
    前記整流回路が出力する直流電圧を分圧する分圧回路であり、その分圧点が前記第1分圧回路の分圧点に接続されている第2分圧回路と、
    リニアレギュレータを含み、前記第1分圧回路の分圧点の電圧に基づいて、前記インバータ回路が出力する交流電圧が定格電圧に維持されるように前記直流電源が出力する直流電圧を制御する電圧制御回路と、
    前記整流回路が出力する直流電圧を分圧する第3分圧回路と、
    前記第3分圧回路の分圧点の電圧が閾値電圧以上であるときにONするスイッチと、を備え
    前記スイッチがONしている状態では、前記整流回路が出力する直流電圧が前記第2分圧回路で分圧されて前記第1分圧回路の分圧点に印加され、前記スイッチがOFFしている状態では、前記整流回路が出力する直流電圧が前記第2分圧回路で分圧されずに前記第1分圧回路の分圧点に印加される、電源装置。
  2. 請求項1に記載の電源装置において、前記電圧制御回路は、前記直流電源が出力する直流電圧を降圧するとともに、前記第1分圧回路の分圧点の電圧に応じて出力電圧が変化する可変電圧レギュレータを含む、電源装置。
JP2016107132A 2016-05-30 2016-05-30 電源装置 Active JP6708480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016107132A JP6708480B2 (ja) 2016-05-30 2016-05-30 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016107132A JP6708480B2 (ja) 2016-05-30 2016-05-30 電源装置

Publications (2)

Publication Number Publication Date
JP2017216763A JP2017216763A (ja) 2017-12-07
JP6708480B2 true JP6708480B2 (ja) 2020-06-10

Family

ID=60575898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016107132A Active JP6708480B2 (ja) 2016-05-30 2016-05-30 電源装置

Country Status (1)

Country Link
JP (1) JP6708480B2 (ja)

Also Published As

Publication number Publication date
JP2017216763A (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
US10075073B2 (en) DC/DC converter and switching power supply having overcurrent protection
JP6528561B2 (ja) 高効率力率改善回路およびスイッチング電源装置
JP4608519B2 (ja) スイッチング電源装置
US8971061B2 (en) Off time control method for switching regulator
KR101220800B1 (ko) 전류 모드 제어형 스위칭 조절기 및 그 동작 제어 방법
US8837175B2 (en) Systems and methods for adaptive switching frequency control in switching-mode power conversion systems
CN110401349B (zh) 电源控制用半导体装置和开关电源装置及其设计方法
US9490714B1 (en) Switching power supply
US8422252B2 (en) Snubber capacitor generating an auxillary power supply voltage
JP2011015557A (ja) スイッチング電源装置およびスイッチング電源制御用半導体装置
JP4308183B2 (ja) スイッチング電源制御用半導体装置およびスイッチング電源装置
JP6831713B2 (ja) ブートストラップ回路
CN111052580B (zh) 开关电源装置
JP5696692B2 (ja) スイッチング電源装置
US11411499B2 (en) Integrated circuit and power supply circuit
US20130170253A1 (en) Auxiliary power generation circuit
JP6708480B2 (ja) 電源装置
JP6654548B2 (ja) スイッチング電源装置
US7499300B2 (en) Self-driven synchronous rectification and voltage stabilization circuit
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JP5862312B2 (ja) スイッチング電源
JP7184168B2 (ja) スイッチング電源装置
TWI746929B (zh) 點燈裝置
JP6940384B2 (ja) スイッチングレギュレータ
JP2017011865A (ja) 電源icの外部起動回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200521

R150 Certificate of patent or registration of utility model

Ref document number: 6708480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250