JP6698404B2 - 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム - Google Patents

配電盤制御装置およびその配電盤制御装置を用いた配電盤システム Download PDF

Info

Publication number
JP6698404B2
JP6698404B2 JP2016068045A JP2016068045A JP6698404B2 JP 6698404 B2 JP6698404 B2 JP 6698404B2 JP 2016068045 A JP2016068045 A JP 2016068045A JP 2016068045 A JP2016068045 A JP 2016068045A JP 6698404 B2 JP6698404 B2 JP 6698404B2
Authority
JP
Japan
Prior art keywords
signal
cpu
switchboard
status
integration function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016068045A
Other languages
English (en)
Other versions
JP2017184446A (ja
Inventor
祐大 田尻
祐大 田尻
田中　浩一
浩一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016068045A priority Critical patent/JP6698404B2/ja
Publication of JP2017184446A publication Critical patent/JP2017184446A/ja
Application granted granted Critical
Publication of JP6698404B2 publication Critical patent/JP6698404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/20—Systems supporting electrical power generation, transmission or distribution using protection elements, arrangements or systems

Landscapes

  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Safety Devices In Control Systems (AREA)

Description

この発明は、原子力発電プラント設備に設置される配電盤の制御装置およびその配電盤制御装置を用いた配電盤システムに係るもので、特にネットワーク化された配電盤と制御装置間の制御ラインの信頼性を高めた配電盤制御装置と、その配電盤制御装置を用いた配電盤システムに関するものである。
従来、火力発電プラントの主機や補機、制御装置等の機器や、ケーブル等のプラント構成要素を標準化し、標準化に対応する複数のビルディングブロックに分割し、このビルディングブロックに設置されたプロセス入出力装置および中央制御室ブロックを光ネットワークで接続する技術が示されている（例えば、特許文献１参照）。
特開平７−１８８８７号公報
しかしながら、上記特許文献１に示された技術は、中央制御室とプロセス入出力装置間の信号授受を単線のネットワークで行っており、このネットワークには複数のプロセス入出力装置が接続されていることから、ネットワークに異常が発生した場合、中央制御室においては、プロセス入出力装置の監視、制御が不可能となるという問題点がある。
上記問題点に対して、制御機能に制御系ネットワークと待機系ネットワークとを設けた２重化ネットワークとし、制御系ネットワークに異常が発生した際、待機系ネットワークに切り替える技術が採用されている。しかしながらこの従来の２重化ネットワークの機能は、制御系ネットワークの異常発生時に待機系ネットワークが動作可能な状態にあるという前提条件で発揮されるものであり、前記待機系ネットワークが常時正常に動作可能な状態にあるか否かを確認されている技術は、現在まで開示されているものはない。
一方、原子力発電プラント等においては、より安定な運転制御が必要とされ、前記従来の２重化ネットワークにおける、制御系ネットワークが通常の制御運転中に、待機系ネットワークが正常な動作が可能であるという確証を把握することが要望されてきている。
この発明は上記のような課題を解決するためになされたものであって、制御系ネットワークの通常制御運転時に、待機系ネットワークが正常に動作するか否かの診断を行うことが可能な２重化ネットワークを有する配電盤制御装置とこの配電盤制御装置を用いた配電盤システムを提供することを目的とする。
第１の発明の配電盤制御装置は、系切替ユニットと第一ＣＰＵと第二ＣＰＵとが設けられた配電盤制御装置であって、前記配電盤制御装置には、信号伝送ケーブルを介して第一信号分配統合機能体および第二信号分配統合機能体が接続されているとともに、前記第一信号分配統合機能体および前記第二信号分配統合機能体には、それぞれ複数の配電盤が接続されており、前記配電盤のそれぞれには、操作信号入力端子と状態信号出力端子とを備えた保護リレーが設けられ、前記系切替ユニットは外部装置の外部信号に基づいて、前記第一ＣＰＵを前記信号伝送ケーブルで接続される前記第一信号分配統合機能体と、該第一信号分配統合機能体によって、それぞれが単独の接続系統を形成する前記配電盤とによってなる系を制御系ネットワークと設定するとともに、前記第二ＣＰＵと前記信号伝送ケーブルで接続される前記第二信号分配統合機能体と、該第二信号分配統合機能体によって、それぞれが単独の接続系統を形成する前記配電盤とによってなる系を待機系ネットワークと設定し、前記第一ＣＰＵがアドレス情報を含む１周期単位の操作信号を出力すると、前記配電盤の内の、前記アドレス情報に該当する配電盤の前記保護リレーは、前記操作信号入力端子を介して前記操作信号を入力し、該操作信号に基づき前記保護リレーに接続された設備機器の制御を行うとともに該設備機器の出力信号を演算処理して状態信号を作成し、該状態信号は前記状態信号出力端子から前記第一信号分配統合機能体を介して前記第一ＣＰＵに返信されるとともに、前記第二信号分配統合機能体を介して前記第二ＣＰＵにも返信され、前記第一ＣＰＵは前記状態信号を演算処理した結果を前記外部装置に出力するとともに、前記状態信号は、前記第二ＣＰＵに格納されるものである。
また、第２の発明の配電盤制御装置は、系切替ユニットと第一ＣＰＵと第二ＣＰＵとが設けられた配電盤制御装置であって、前記配電盤制御装置には、信号伝送ケーブルを介して第一信号分配統合機能体および第二信号分配統合機能体が接続されているとともに、前記第一信号分配統合機能体および前記第二信号分配統合機能体には、それぞれ複数の配電盤が接続されており、前記配電盤のそれぞれには、第一操作信号入力端子、第二操作信号入力端子および第一状態信号出力端子と第二状態信号出力端子とを備えた保護リレーが設けられ、前記系切替ユニットは外部装置の外部信号に基づいて、前記第一ＣＰＵを前記信号伝送ケーブルで接続される前記第一信号分配統合機能体と、該第一信号分配統合機能体によって、それぞれが単独の接続系統を形成する前記配電盤とによってなる系を制御系ネットワークと設定するとともに、前記第二ＣＰＵと前記信号伝送ケーブルで接続される前記第二信号分配統合機能体と、該第二信号分配統合機能体によってそれぞれが単独の接続系統を形成する前記配電盤とによってなる系を待機系ネットワークと設定し、前記第一ＣＰＵが制御系ネットワークであることを示すフラグとアドレス情報を含む１周期単位の操作信号を出力すると、前記複数の配電盤の内の、前記アドレス情報に該当する配電盤の前記保護リレーは、前記第一操作信号入力端子を介して前記操作信号を入力し、該操作信号に基づき前記保護リレーに接続された設備機器の制御を行うとともに該設備機器の出力信号を演算処理して状態信号を作成し、該状態信号は前記第一状態信号出力端子から前記第一信号分配統合機能体を介して前記第一ＣＰＵに返信され、また、前記第二ＣＰＵは、待機系ネットワークであることを示すフラグと、前記第一ＣＰＵと同一のアドレス情報を含む１周期単位の操作信号を出力すると、前記第二操作信号入力端子を介して受信する前記アドレス情報に該当する配電盤の前記保護リレーは、前記第二操作信号入力端子を介して前記操作信号を入力し、前記操作信号に基づき前記保護リレーに接続された設備機器の制御を行うことなく、前記第一ＣＰＵの操作信号により作成した前記状態信号と同一の状態信号を作成し、該状態信号は前記第二状態信号出力端子から、前記第二信号分配統合機能体を介して前記第二ＣＰＵに返信され、前記第一ＣＰＵは前記状態信号を演算処理した結果を前記外部装置に出力するとともに、前記状態信号は、前記第二ＣＰＵに格納されるものである。
また、第３の発明の配電盤制御装置を用いた配電盤システムは、上記に記載の配電盤制御装置を備え、次のステップを有するものである。
ＳＴ１．前記系切替ユニットは、前記外部装置からの前記外部信号により、前記第一ＣＰＵを制御系ネットワークに、前記第二ＣＰＵを待機系ネットワークとする信号を出力する。
ＳＴ２．前記第一ＣＰＵはアドレス情報を含む１周期単位の操作信号を書き込むとともに、この操作信号を前記配電盤制御装置に設けられた第一Ｅ／Ｏに送信する。
ＳＴ３．前記第一Ｅ／Ｏは前記操作信号を光信号に変換して、第一スターカプラに送信する。
ＳＴ４．前記第一スターカプラは前記光信号を分配して、複数の配電盤である第一配電盤、第二配電盤、第三配電盤に送信する。
ＳＴ５．前記配電盤に設けられた盤内第一Ｏ／Ｅは、前記光信号を電気信号に変換して、前記保護リレーに送信する。
ＳＴ６．前記操作信号に含まれるアドレス情報に基づき、該当アドレスを持つ前記第一配電盤の前記保護リレーのみが前記操作信号の受信処理をする。
ＳＴ７．前記保護リレーは前記操作信号に基づいて外部設置の設備機器を制御する。また、前記設備機器からの出力信号を演算して状態信号を作成する。この状態信号は状態信号出力端子から前記配電盤に設けられた盤内第一Ｅ／Ｏおよび盤内第二Ｅ／Ｏに送信される。
ＳＴ８．前記状態信号は前記盤内第一Ｅ／Ｏで光信号に変換後、前記第一スターカプラに送信される。前記盤内第二Ｅ／Ｏも光信号に変換後、第二スターカプラに送信される。
ＳＴ９．前記第一スターカプラが出力する前記状態信号は、前記配電盤制御装置に設けられた第一Ｏ／Ｅに送信される。
ＳＴ１０．前記状態信号は前記第一Ｏ／Ｅで電気信号に変換され、前記第一ＣＰＵに送信される。
ＳＴ１１．前記第一ＣＰＵは受信した前記状態信号に基づき演算処理を行うとともに、この状態信号を格納する。また、前記演算処理結果は、前記系切替ユニットを介して前記外部装置に送信される。
前記ＳＴ８から分流したフローにおいて、
ＳＴ９Ａ、前記第二スターカプラが出力する前記状態信号は、前記配電盤制御装置に設けられた第二Ｏ／Ｅに送信される。
ＳＴ１０Ａ．前記状態信号は前記第二Ｏ／Ｅで電気信号に変換され、前記第二ＣＰＵに送信される。
ＳＴ１１Ａ．前記第二ＣＰＵは、受信した前記状態信号を格納する。
前記ＳＴ１０Ａから分流したフローにおいて、
ＳＴ１０Ｂ．前記状態信号が所定の時間を経過しても、前記第二ＣＰＵに送信されない場合、前記第二ＣＰＵは、前記待機系ネットワークの前記保護リレーに設けられた状態信号出力端子から、前記盤内第二Ｅ／Ｏ、前記第二スターカプラに接続される前記光ケーブルを介して前記盤内第二Ｅ／Ｏを経て前記第二ＣＰＵに至る返信ラインに異常が発生したと認識し、警報を前記系切替ユニットを経由して前記外部装置に出力する。
また、第４の発明の配電盤制御装置を用いた配電盤システムは、上記に記載の配電盤制御装置を備え、次のステップを有するものである。
ＳＴ１．前記系切替ユニットは前記外部装置からの前記外部信号により、前記第一ＣＰＵを制御系ネットワークに、前記第二ＣＰＵを待機系ネットワークとする信号を出力する。
ＳＴ２．前記第一ＣＰＵは次の周期に入る前の制御系ネットワークの休止時間の範囲内において、前記第二ＣＰＵにチェック信号出力を行う送信権を渡す。
ＳＴ３．前記第二ＣＰＵは待機系ネットワークを示すフラグと、アドレス情報を含む１周期単位のチェック信号を書き込むとともに、第二Ｅ／Ｏに送信する。
ＳＴ４．前記第二Ｅ／Ｏは前記チェック信号を光信号に変換後、第二スターカプラに送信する。
ＳＴ５．前記第二スターカプラは前記光信号を分配して、複数の配電盤である第一配電盤、第二配電盤、第三配電盤のそれぞれの操作信号入力端子に送信する。
ＳＴ６．前記光信号は盤内第一Ｏ／Ｅで電気信号に変換後、前記保護リレーに送信される。
ＳＴ７．前記チェック信号に含まれる前記アドレス情報に基づき、該当するアドレス情報を持つ前記第一配電盤の前記保護リレーが、前記電気信号を受信処理する。
ＳＴ８．前記保護リレーは前記チェック信号を受信したことを認識すると、状態信号を作成し、この状態信号を前記保護リレーに設けられた第二状態信号出力端子から、盤内第二Ｅ／Ｏに送信する。
ＳＴ９．前記盤内第二Ｅ／Ｏは光信号に変換して第二スターカプラに送信する。
ＳＴ１０．前記第二スターカプラが出力する前記状態信号は前記配電盤制御装置の第二Ｏ／Ｅに送信される。
ＳＴ１１．前記状態信号は前記第二Ｏ／Ｅで電気信号に変換され、前記第二ＣＰＵに送信される。
ＳＴ１２．前記第二ＣＰＵは前記状態信号を受信すると、該第二ＣＰＵに係る前記該当するアドレス情報のネットワークが正常であると診断する。
ＳＴ１３．前記第二ＣＰＵは次の配電盤のアドレス情報を含むチェック信号でもって、前記ＳＴ２〜前記ＳＴ１１を順次繰り返す。
ＳＴ１４．前記第二ＣＰＵは全ての配電盤との前記チェック信号の授受を完了した後、前記第一ＣＰＵに完了信号を送信し、送信権を前記第一ＣＰＵに返す。
ＳＴ１５．前記第一ＣＰＵは次の伝送周期に入る。
前記ＳＴ１２から分流したフロー１２Ａにおいて、
ＳＴ１２Ａ．前記状態信号が所定の時間経過しても、前記第二ＣＰＵが受信しない場合、前記第二ＣＰＵに係る前記該当するアドレス情報のネットワークが異常であると診断し、警報を前記系切替ユニットを経由して前記外部装置に出力する。
第１、第２の発明による配電盤制御装置および第３、第４の発明による配電盤制御装置を用いた配電盤システムは、上記のような構成およびシステムを採用しているので、制御系ネットワークに異常が発生し、待機系ネットワークに切り替える際、待機系ネットワークが正常に動作することが確認されているので、制御系ネットワークから待機系ネットワークに切り替えを実施した場合に継続して行えるという効果がある。
実施の形態１による配電盤システムを示すブロック図である。 実施の形態１による配電盤システムを示すブロック図である。 実施の形態１の動作を示すフローチャート図である。 実施の形態１の動作を示すフローチャート図である。 実施の形態１の動作を示すフローチャート図である。 実施の形態１の動作を示すフローチャート図である。 実施の形態２による配電盤システムを示すブロック図である。 実施の形態２による配電盤システムを示すブロック図である。 実施の形態２の動作を示すフローチャート図である。 実施の形態２の動作を示すフローチャート図である。 実施の形態２の動作を示すフローチャート図である。 実施の形態２による伝送周期を示す図である。 実施の形態３による配電盤システムを示すブロック図である。 実施の形態３による配電盤システムを示すブロック図である。 実施の形態３の動作を示すフローチャート図である。 実施の形態３の動作を示すフローチャート図である。 実施の形態３の動作を示すフローチャート図である。 実施の形態３の動作を示すフローチャート図である。 実施の形態３の動作を示すフローチャート図である。 実施の形態３の動作を示すフローチャート図である。 実施の形態４による配電盤システムを示すブロック図である。 実施の形態４による配電盤システムを示すブロック図である。 実施の形態４の動作を示すフローチャート図である。 実施の形態４の動作を示すフローチャート図である。 実施の形態４の動作を示すフローチャート図である。
実施の形態１．
以下、この発明の実施の形態１による原子力発電プラントに設置された配電盤制御装置を用いた配電盤システムを図に基づいて説明する。図１、図２は図示省略した例えば中央制御室の外部装置に接続される配電盤制御装置（以下、制御装置と略す）１００と、この制御装置１００に光ケーブル３０を介し、信号分配統合機能体の第一スターカプラ５、第二スターカプラ５Ａで接続される複数の配電盤である第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂを備えた配電盤システム５００を示すブロック図である。上記制御装置１００には、系切替ユニット１、第一ＣＰＵ（演算処理装置）２、第一Ｅ／Ｏ（電気／光信号変換器）３、第一Ｏ／Ｅ（光／電気信号変換器）４および第二ＣＰＵ２Ａ、第二Ｅ／Ｏ３Ａ、第二Ｏ／Ｅ４Ａが設けられている。
この制御装置１００には、多芯構造の光ケーブル３０を介して信号分配統合機能体である第一スターカプラ５と第二スターカプラ５Ａが接続されている。この第一スターカプラ５および第二スターカプラ５Ａは、制御装置１００が出力する操作信号を第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂに分配するとともに、保護リレー２０の出力信号を制御装置１００に送信する機能を備えている。
第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂには、それぞれに盤内第一Ｏ／Ｅ２２、盤内第二Ｏ／Ｅ２２Ａ、盤内第一Ｅ／Ｏ２３、盤内第二Ｅ／Ｏ２３Ａが設けられている。前記制御装置１００に設けられた第一ＣＰＵ２からの操作信号は第一スターカプラ５で分配され、各配電盤に設けられている盤内第一Ｏ／Ｅ２２を介して保護リレー２０の操作信号入力端子２４に送信される。また、第二ＣＰＵ２Ａからの操作信号は第二スターカプラ５Ａで分配され、各配電盤に設けられている盤内第二Ｏ／Ｅ２２Ａを介して操作信号入力端子２４に送信される。
保護リレー２０は設備機器２６に対し、前記操作信号に基づく制御指令を行うとともに、設備機器２６のその時点における母線４０の電圧、電流や、モータ等の動作状態、遮断器の開閉状態等の信号を受信して状態信号を作成する。この状態信号は状態信号出力端子２５から、盤内第一Ｅ／Ｏ２３を経て第一スターカプラ５を介し、また盤内第二Ｅ／Ｏ２３Ａを経て第二スターカプラ５Ａを介し、制御装置１００に送信される。
以上は説明の都合上、第一ＣＰＵ２から第一スターカプラ５を介し、第一配電盤２００との信号授受について述べた。尚、第二配電盤２００Ａ、第三配電盤２００Ｂも、前記第一配電盤２００と同様の制御、動作を行う。その結果を状態信号として制御装置１００に送信する。すなわち、制御装置１００は接続されている複数の配電盤に対して伝送周期単位の操作信号を発信し、複数の配電盤からの返信を処理後、外部装置に送信する。尚、第二ＣＰＵ２Ａから第二スターカプラ５Ａを介する信号授受も、上記第一ＣＰＵ２を介する動作と同様であり、その詳細は次に説明する。
次に、この実施の形態１による制御装置１００と複数の配電盤間の信号授受に係る制御系ネットワークおよび待機系ネットワークを定義する。
制御系ネットワークは、系切替ユニット１の指令に基づき設備機器２６を制御するとともに、設備機器２６の出力信号を処理し、結果を外部装置に送信する系統を定義したものである。この制御系ネットワークは送信ラインと返信ラインを有して定義する。
前述の図１、図２に従えば、制御系ネットワークの送信ラインは、第一ＣＰＵ２から第一Ｅ／Ｏ３、光ケーブル３０を介し第一スターカプラ５、盤内第一Ｏ／Ｅ２２を経て、保護リレー２０の操作信号入力端子２４に至るまでのラインである。返信ラインは、状態信号出力端子２５から盤内第一Ｅ／Ｏ２３、第一スターカプラ５、光ケーブル３０を介し、第一Ｏ／Ｅ４を経て第一ＣＰＵ２に至るまでのラインである。
待機系ネットワークは、前記制御系ネットワークに異常が発生し、機能が発揮不能な場合に、制御系ネットワークに代替して同様の動作を行う系統を定義したものである。前記制御系ネットワークと同様に、この待機系ネットワークも送信ラインと返信ラインを有して定義する。前述の図１、図２に従えば、待機系ネットワークの送信ラインは、第二ＣＰＵ２Ａから第二Ｅ／Ｏ３Ａ、光ケーブル３０を介し第二スターカプラ５Ａ、盤内第二Ｏ／Ｅ２２Ａを経て、保護リレー２０の操作信号入力端子２４に至るまでのラインである。
返信ラインは、状態信号出力端子２５から盤内第二Ｅ／Ｏ２３Ａ、第二スターカプラ５Ａ、光ケーブル３０を介し第二Ｏ／Ｅ４Ａを経て第二ＣＰＵ２Ａに至るまでのラインである。
次に動作を図３〜図６に示すフローチャートに基づいて説明する。尚、このフローチャートでは、制御装置１００と第一配電盤２００との信号授受動作について記載しているが、他の第二配電盤２００Ａおよび第三配電盤２００Ｂと制御装置１００についても同様の動作を行う。尚、ＳＴとはステップの略である。
ＳＴ１．系切替ユニット１は、外部装置からの外部信号により、第一ＣＰＵ２を制御系ネットワークに、第二ＣＰＵ２Ａを待機系ネットワークとする信号を出力する。
ＳＴ２．第一ＣＰＵ２はアドレス情報を含む１周期単位の操作信号を書き込むとともに、この操作信号を第一Ｅ／Ｏ３に送信する。
ＳＴ３．第一Ｅ／Ｏ３は操作信号を光信号に変換して、第一スターカプラ５に送信する。
ＳＴ４．第一スターカプラ５は光信号を分配して、第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂに送信する。
ＳＴ５．盤内第一Ｏ／Ｅ２２は、光信号を電気信号に変換して、保護リレー２０に送信する。
ＳＴ６．操作信号に含まれるアドレス情報に基づき、該当アドレスを持つ第一配電盤２００の保護リレー２０のみが操作信号の受信処理をする。
以上のＳＴ２〜ＳＴ６が、前述した制御系ネットワークにおける送信ラインの動作を示す。
ＳＴ７．保護リレー２０は操作信号に基づいて、外部設置の設備機器２６を制御する。また、前記設備機器２６からの電圧値、電流値、開閉器の開閉状態等の出力信号を演算して状態信号を作成する。この状態信号は状態信号出力端子２５から盤内第一Ｅ／Ｏ２３および盤内第二Ｅ／Ｏ２３Ａに送信される。
ＳＴ８．上記状態信号は、盤内第一Ｅ／Ｏ２３で光信号に変換後、第一スターカプラ５に送信される。盤内第二Ｅ／Ｏ２３Ａも光信号に変換後、第二スターカプラ５Ａに送信される。
ＳＴ９．上記第一スターカプラ５が出力する状態信号は、制御装置１００の第一Ｏ／Ｅ４に送信される。
以上のＳＴ７、ＳＴ８、ＳＴ９が、前述した制御系ネットワークにおける返信ラインの動作を示す。
ＳＴ１０．上記状態信号は、第一Ｏ／Ｅ４で電気信号に変換され、第一ＣＰＵ２に送信される。
ＳＴ１１．第一ＣＰＵ２は、受信した状態信号に基づき演算処理を行うとともに、この状態信号を格納する。また、上記演算処理結果は、系切替ユニット１を介して外部装置に送信される。
上記ＳＴ１〜ＳＴ１１のフローは図５に示すＥＮＤ１にて終了する。一方、ＳＴ８から分流したフローを図６に基づき説明する。
ＳＴ９Ａ、上記第二スターカプラ５Ａが出力する状態信号は、制御装置１００の第二Ｏ／Ｅ４Ａに送信される。
ＳＴ１０Ａ．上記状態信号は、第二Ｏ／Ｅ４Ａで電気信号に変換され、第二ＣＰＵ２Ａに送信される。
以上のＳＴ８の第二スターカプラ５Ａへの送信およびＳＴ９Ａ、ＳＴ１０Ａが、前述した待機系ネットワークにおける返信ラインの動作を示す。
ＳＴ１１Ａ．第二ＣＰＵ２Ａは、受信した上記状態信号を格納する。
上記ＳＴ１〜ＳＴ８、ＳＴ９Ａ〜ＳＴ１１Ａのフローは図６に示すＥＮＤ２にて終了する。また、上記ＳＴ１０Ａから分流したフローにおいて、
ＳＴ１０Ｂ．状態信号が所定の時間（ＣＰＵの処理時間の１０倍）を経過しても、第二ＣＰＵ２Ａに送信されない場合、第二ＣＰＵ２Ａは、前述した待機系ネットワークの返信ラインに異常が発生したと認識し、警報を系切替ユニット１を経由して外部装置に出力する。
上記ＳＴ１〜ＳＴ８、ＳＴ９Ａ、ＳＴ１０Ａ、ＳＴ１０Ｂのフローは図６に示すＥＮＤ３にて終了する。
以上のように、この実施の形態１による配電盤システム５００は、第一ＣＰＵ２が制御系ネットワークとして指定される。そして第一ＣＰＵ２が出力する１周期単位の操作信号に対応する応答がフローのＳＴ２〜ＳＴ１１に示すように、ＥＮＤ１にて終了する。また、ＳＴ９Ａ〜ＳＴ１１Ａのフローに示すように、待機系ネットワーク指定のＣＰＵ２Ａには、上記１周期単位の状態信号が返信されてＥＮＤ２で終了する。このＥＮＤ２となることで、待機系ネットワークの返信ラインに異常の発生がなく、正常に動作することが確認される。
尚、この実施の形態１では多芯構造の光ケーブル３０を用いているので、待機系ネットワークの返信ラインに異常発生なしは、待機系ネットワークの送信ラインも異常発生なしと推測される。また、ＳＴ１０Ａ、ＳＴ１０Ｂに至るＥＮＤ３で終了するフローでは、待機系ネットワークの返信ラインに異常が発生していることが認識され、外部装置に出力される警報によって、待機系ネットワークの復帰対策を行うことが可能となる。
このような制御装置１００を備えた配電盤システム５００では、２重化された制御装置１００につながる制御系ネットワークに異常が発生し、待機系ネットワークに切り替える場合、待機系ネットワークの返信ラインが正常に動作することが確認されているので、ネットワークの切り替えを実施した時に初めて当該ネットワークの異常が判って通信不能となるというような事態を回避できる。
従って、待機系ネットワークの例えばケーブルがコネクタ脱落等によって通信不能が判明するというような事態を回避できて、系の切り替えは何ら支障を伴うことなくプラント運転が継続して行えるという優れた効果がある。また、待機系ネットワークの返信ラインの異常発生現象は、上記フローチャートのＳＴ１〜ＳＴ８、ＳＴ９Ａ、ＳＴ１０Ａ、ＳＴ１０Ｂに示すように、制御系ネットワークの運用中に把握可能であり、プラント運転を一時的に停止することなく、異常対策をとることができる。
尚、図２に示した第一スターカプラ５、第二スターカプラ５Ａを複数台の配電盤の内、例えば第一配電盤２００内に設置した構成としてもよい。この構成により発電プラントサイトにおける制御装置１００と複数の配電盤間の光ケーブル３０の配線がより簡素化される。
実施の形態２．
次に、実施の形態２を説明する。前述した実施の形態１では２重化ネットワークの内、待機系ネットワークの返信ラインが正常か否かの診断を実施するものであった。この実施の形態２は待機系ネットワークの送返信ラインが正常か否かの診断を可能とするものである。以下、図７、図８に示すブロック図、図９〜図１１に示すフローチャートおよび図１２に示す伝送周期チャート図に基づいて説明する。
図７、図８に示す配電盤システム５００は前述した図１の第一ＣＰＵ２と第二ＣＰＵ２Ａ間で信号授受可能とする送信路２７の構成を追設したものである。図７に示すように第一ＣＰＵ２から第二ＣＰＵ２Ａに対して送信路２７を介して要求信号を出力する。一方、第二ＣＰＵ２Ａから第一ＣＰＵ２に送信路２７を介して完了信号を出力する。これ以外は図１、図２の構成と同様であるので、説明を省略する。
次に、動作を図９〜図１１に示すフローチャートに基づいて説明する。尚、ここで系切替ユニット１によって第一ＣＰＵ２を制御系ネットワーク、第二ＣＰＵ２Ａを待機系ネットワークと設定されている。
ＳＴ２１．第一ＣＰＵ２は後述する図１２に示す操作信号を出力する所定の伝送の１周期における次の周期に入る前に、第二ＣＰＵ２Ａに対し、１周期内における前記第一ＣＰＵの操作信号休止期間である制御系ネットワークの休止時間Ｓの時間内に限り、第二ＣＰＵ２Ａにチェック信号出力を行う送信権を渡す。このチェック信号は空信号であり、前記設備機器２６の制御等を指令する内容は何ら含まれていない。
ＳＴ２２．第二ＣＰＵ２Ａはアドレス情報を含むチェック信号を書き込むとともに、第二Ｅ／Ｏ３Ａに送信する。
ＳＴ２３．第二Ｅ／Ｏ３Ａはチェック信号を光信号に変換後、第二スターカプラ５Ａに送信する。
ＳＴ２４．第二スターカプラ５Ａは前記光信号を分配して、第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂに送信する。
ＳＴ２５．光信号は盤内第一Ｏ／Ｅ２２Ａで電気信号に変換後、保護リレー２０に送信される。
ＳＴ２６．チェック信号に含まれるアドレス情報に基づき、該当アドレスを持つ第一配電盤２００の保護リレー２０が、前記ＳＴ２５の電気信号を受信処理する。
ＳＴ２７．保護リレー２０はチェック信号を受信したことを認識すると、認識したとする状態信号を作成し、この状態信号を状態信号出力端子２５から、盤内第二Ｅ／Ｏ２３Ａに送信する。
ＳＴ２８．盤内第二Ｅ／Ｏ２３Ａは光信号に変換して第二スターカプラ５Ａに送信する。
ＳＴ２９．第二スターカプラ５Ａが出力する状態信号は、制御装置１００の第二Ｏ／Ｅ４Ａに送信される。
ＳＴ３０．上記状態信号は、第二Ｏ／Ｅ４Ａで電気信号に変換され、第二ＣＰＵ２Ａに送信される。
ＳＴ３１．第二ＣＰＵ２Ａは、前記状態信号を受信すると、該第二ＣＰＵ２Ａに係る前記該当アドレス情報のネットワークが正常であると診断する。
ＳＴ３２．第二ＣＰＵ２Ａは、次の配電盤のアドレス情報を含むチェック信号でもって、上記ＳＴ２２〜ＳＴ３１を順次繰り返す。
ＳＴ３３．第二ＣＰＵ２Ａは、全ての配電盤とのチェック信号の授受を完了した後、第一ＣＰＵ２に完了信号を送信し、送信権を第一ＣＰＵ２に返す。
ＳＴ３４．第一ＣＰＵ２は次の伝送周期に入り、引き続き図３、図４に示したＳＴ２以降の動作に移行する。
上記ＳＴ３０から分流したフロー３１Ａにおいて、
ＳＴ３１Ａ．前記状態信号が所定の時間経過しても、第二ＣＰＵ２Ａが受信しない場合、第二ＣＰＵ２Ａに係る前記該当アドレスのネットワークの送返信ラインが異常であると診断し、警報を切替ユニット１を経由して外部装置に出力する。
上記ＳＴ２１〜ＳＴ３４に係る第一ＣＰＵ２が担当する制御系ネットワークと、第二ＣＰＵ２Ａが担当する待機系ネットワークとのチェック信号交換の詳細を図１２に示す。図１２において、第一ＣＰＵ２が担当する制御系ネットワークは所定の伝送周期でもって動作する。この伝送周期の１周期は制御系ネットワークの伝送時間Ｔ（１００〜２００ｍｓｅｃ）と休止時間Ｓ（５〜１０ｍｓｅｃ）との和である。第一ＣＰＵ２は所定の伝送周期における次の伝送周期に入る前に、第二ＣＰＵ２Ａに対して、上記Ｓの休止時間内に限り、第二ＣＰＵ２Ａにチェック信号の出力を行う送信権を渡す。
すなわち、図１２に示す第一ＣＰＵ２から第二ＣＰＵ２Ａに送信権を渡す動作ＢをＳ１時間内で行う。第二ＣＰＵ２Ａは動作Ｃ（前述した図９〜図１１のフローチャートＳＴ２２〜ＳＴ３３の動作）をＳ２時間内で行い、完了後に第二ＣＰＵ２Ａから第一ＣＰＵ２へ送信権を返す動作ＤをＳ３時間内で行う。第一ＣＰＵ２は送信権を返却された後、次の伝送周期に入る。すなわち、図３、図４に示したＳＴ２以降の動作に入る。
この実施の形態２では上記のような構成の制御装置１００を備えた配電盤システム５００であるので、待機系ネットワークの送信ラインの診断が制御装置１００を含む配電盤システム５００の運転停止を必要とせず可能となり、より信頼性の向上した配電盤システム５００を構築できるという効果がある。尚、図１２に示した待機系ネットワークが正常か否かのチェックを行う動作Ｃは、制御系ネットワークの１周期毎に行われるものであってもよい。
実施の形態３．
次に、実施の形態３を説明する。図１３、図１４に示すように、この実施の形態３の保護リレー２０には、第一ＣＰＵ２から第一スターカプラ５に接続される第一操作信号入力端子２４Ａおよび第一状態信号出力端子２５Ａと、第二ＣＰＵ２Ａから第二スターカプラ５Ａを介して接続される第二操作信号入力端子２４Ｂ、第二状態信号出力端子２５Ｂが設けてある。上記各端子はそれぞれが盤内第一Ｏ／Ｅ２２、盤内第二Ｏ／Ｅ２２Ａ、盤内第一Ｅ／Ｏ２３、盤内第二Ｅ／Ｏ２３Ａに接続されている。これ以外は図１、図２と同様であるので説明を省略する。この図１３、図１４に示す配電盤システム５００は、制御系ネットワークが通常動作状態において、待機系ネットワークの送返信ラインが共に正常に動作可能か否かの診断を行うものである。
次に動作を図１５〜図２０に示すフローチャートに基づいて説明する。尚、ここでＳＴ１〜ＳＴ１１の内、ＳＴ２の「制御系フラグを示すフラグと」記載以外は、前述した図３〜図６のＳＴ１〜ＳＴ１１と同一の動作である。すなわち第一ＣＰＵ２の制御系ネットワークの動作を示すものであり、説明は省略する。以下に図１８のＳＴ１２以降を述べる。
ＳＴ１２．第二ＣＰＵ２Ａは、待機系ネットワークを示すフラグと、前記第一ＣＰＵ２が指定したアドレス情報と同一のアドレス情報を含む１周期単位の操作信号を書き込むとともに、第二Ｅ／Ｏ３Ａに送信する。
ＳＴ１３．第二Ｅ／Ｏ３Ａは、操作信号を光信号に変換して、第二スターカプラ５Ａに送信する。
ＳＴ１４．第二スターカプラ５Ａは光信号を分配し、第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂに送信する。
ＳＴ１５．盤内第二Ｏ／Ｅ２２Ａは、光信号を電気信号に変換して、保護リレー２０に送信する。
ＳＴ１６．アドレス情報に基づき、ＳＴ６で指定した配電盤と同一の配電盤の保護リレー２０が、ＳＴ１５の電気信号を受信処理する。
ＳＴ１７．保護リレー２０は、操作信号に基づき設備機器２６の制御することなく、ＳＴ７で該当した保護リレー２０が作成した状態信号と同一の状態信号を作成し、この状態信号を盤内第二Ｅ／Ｏ２３Ａに送信する。
ＳＴ１８．上記状態信号は、盤内第二Ｅ／Ｏ２３Ａで光信号に変換後、第二スターカプラ５Ａに送信される。
ＳＴ１９．第二スターカプラ５Ａが出力する状態信号は、第二Ｏ／Ｅ４Ａに送信される。
ＳＴ２０．状態信号は、第二Ｏ／Ｅ４Ａで電気信号に変換され、第二ＣＰＵ２Ａに送信される。
ＳＴ２１．第二ＣＰＵ２Ａは、上記状態信号を格納する。
上記ＳＴ２０から分流したフローにおいて、
ＳＴ２１Ａ．上記状態信号が所定の時間（ＣＰＵの処理時間の１０倍）を経過しても、第二ＣＰＵ２Ａに送信されない場合、第二ＣＰＵ２Ａは前述した待機系ネットワークの送返信ラインに異常が発生したと認識し、警報を系切替ユニット１経由外部装置に出力する。
以上のようにこの実施の形態３では、保護リレー２０に第一操作信号入力端子２４Ａ、第二操作信号入力端子２４Ｂおよび第一状態信号出力端子２５Ａ、第二状態信号出力端子２５Ｂを設けている。この構成を採用することにより、常時制御系ネットワークおよび待機系ネットワークと通信可能となる。従って、制御系ネットワークが通常動作状態において、待機系ネットワークの送信ライン、返信ラインが正常に動作可能か否かの診断が可能となり、より信頼性の高い配電盤システムを構築できる。
実施の形態４．
次に、実施の形態４を図２１〜図２５に基づいて説明する。前述した実施の形態１〜３は、各装置、機器間の信号伝送に光ケーブルを用いた配電盤システム５００を示した。この実施の形態４は光ケーブルに代替して信号伝送にツイストペアケーブル等の多芯のメタルケーブル３０Ａを用いたものである。図２１、図２２において、制御装置１００には系切替ユニット１、第一ＣＰＵ２、第二ＣＰＵ２Ａが設けられている。
前記第一ＣＰＵ２には信号分配統合機能体である第一分配器５０が多芯のメタルケーブル３０Ａを介して接続されており、この第一分配器５０で第一ＣＰＵ２からの信号の分配および保護リレー２０からの信号の集合を行う。また、第二ＣＰＵ２Ａにも信号分配統合機能体である第二分配器５０Ａが多芯のメタルケーブル３０Ａを介して接続されており、第二ＣＰＵ２Ａからの信号の分配、および保護リレー２０からの信号の集合を行う。
前記第一分配器５０、第二分配器５０Ａで分配される操作信号は、実施の形態１と同様に保護リレー２０に操作信号入力端子２４を経て送信される。また、保護リレー２０からの出力信号は状態信号出力端子２５から、第一分配器５０、第二分配器５０Ａを介して、前記第一ＣＰＵ２、第二ＣＰＵ２Ａに返信される。この図２１、図２２において、制御系ネットワークは第一ＣＰＵ２、多芯のメタルケーブル３０Ａ、第一分配器５０を経て操作信号入力端子２４よりなる送信系と、状態信号出力端子２５から第一分配器５０、多芯のメタルケーブル３０Ａを経て第一ＣＰＵ２に到る返信系とで定義される。
また、待機系ネットワークは、第二ＣＰＵ２Ａ、多芯のメタルケーブル３０Ａ、第二分配器５０Ａを経て操作信号入力端子２４よりなる送信系と、状態信号出力端子２５から第二分配器５０Ａ、多芯のメタルケーブル３０Ａを経て第二ＣＰＵ２Ａに到る返信系とで定義される。
次に、動作を図２３〜図２５に示すフローチャートに基づいて説明する。尚、この説明も前述した実施の形態１と同様に、制御装置１００と第一配電盤２００との信号授受について行っているが、他の第二配電盤２００Ａ、第三配電盤２００Ｂについても同様の動作を行う。
ＳＴ１．系切替ユニット１は外部装置からの外部信号により、第一ＣＰＵ２を制御系ネットワークに、第二ＣＰＵ２Ａを待機系ネットワークとする信号を出力する。
ＳＴ２．第一ＣＰＵ２はアドレス情報を含む１周期単位の操作信号を書き込むとともに、この操作信号を第一信号分配統合機能体の第一分配器５０に送信する。
ＳＴ３．第一分配器５０は操作信号を分配し、第一配電盤２００、第二配電盤２００Ａ、第三配電盤２００Ｂのそれぞれの操作信号入力端子２４を介し、保護リレー２０に送信する。
ＳＴ４．操作信号に含まれるアドレス情報に基づいて、該当のアドレスを持つ第一配電盤２００の保護リレー２０のみが操作信号の受信処理をする。
ＳＴ５．保護リレー２０は操作信号に基づいて、外部設置の設備機器２６を制御する。また、前記設備機器２６からの電圧値、電流値、開閉器の開閉状態等の出力信号を演算して状態信号を作成する。
ＳＴ６．上記状態信号は、状態信号出力端子２５を介して、第一分配器５０、第二分配器５０Ａに送信される。
ＳＴ７．第一分配器５０から送信される状態信号は、第一ＣＰＵ２に送信される。
ＳＴ８．第一ＣＰＵ２は、受信した状態信号に基づき演算処理を行うとともに、この状態信号を格納する。また、上記演算処理結果は、系切替ユニット１を介して外部装置に送信される。
上記ＳＴ１〜ＳＴ８のフローは図２４のＥＮＤ１にて終了する。一方、ＳＴ６から分流したフローを図２５に基づき以下に説明する。
ＳＴ７Ａ．第二分配器５０Ａから送信される状態信号は、第二ＣＰＵ２Ａに送信される。
ＳＴ８Ａ．第二ＣＰＵ２Ａは、受信した上記状態信号を格納する。
上記ＳＴ１〜ＳＴ６、ＳＴ７Ａ、ＳＴ８Ａのフローは図２５に示すＥＮＤ２にて終了する。また、上記ＳＴ７Ａから分流したフローにおいて、
ＳＴ７Ｂ．状態信号が所定の時間（ＣＰＵの処理時間の１０倍）を経過しても、第二ＣＰＵ２Ａに送信されない場合、前述した待機系ネットワークの返信ラインに異常が発生したと認識し、警報を系切替ユニット１経由外部装置に出力する。
上記ＳＴ１〜ＳＴ６、ＳＴ７Ａ、ＳＴ７Ｂのフローは図２５に示すＥＮＤ３にて終了する。
以上のように、この実施の形態４の配電盤システム５００は、第一ＣＰＵ２が制御系ネットワークとして指定される。そして第一ＣＰＵ２が出力する１周期単位の操作信号に対応する応答がＳＴ２〜ＳＴ８のフローに示すようにＥＮＤ１にて終了する。また、ＳＴ７Ａ、ＳＴ８Ａのフローに示すように、待機系ネットワーク指定の第二ＣＰＵ２Ａには、上記１周期単位の状態信号が返信されてＥＮＤ２で終了する。
このＥＮＤ２となることで待機系ネットワークの返信ラインに異常の発生がなく、正常に動作することが確認される。尚、この実施の形態４では多芯構造のメタルケーブル３０Ａを用いているので、返信ラインに異常発生なしは、送信ラインにも異常発生なしと推測される。また、ＳＴ７Ａ、ＳＴ７Ｂに至るＥＮＤ３で終了するフローでは、待機系ネットワークの返信ラインに異常が発生していることが認識され、外部装置に出力される警報によって、待機系ネットワークの復帰対策を行うことが可能となる。
このような実施の形態４による制御装置１００を備えた配電盤システム５００では、前述した実施の形態１と同様の効果がある。
尚、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 系切替ユニット、２ 第一ＣＰＵ、２Ａ 第二ＣＰＵ、５ 第一スターカプラ、
５Ａ 第二スターカプラ、２０ 保護リレー、２４ 操作信号入力端子、
２４Ａ 第一操作信号入力端子、２４Ｂ 第二操作信号入力端子、
２５ 状態信号出力端子、２５Ａ 第一状態信号出力端子、
２５Ｂ 第二状態信号出力端子、３０ 光ケーブル、３０Ａ メタルケーブル、
５０ 第一分配器、５０Ａ 第二分配器、１００ 制御装置、２００ 第一配電盤、
５００ 配電盤システム。

Claims (10)

  1. 系切替ユニットと第一ＣＰＵと第二ＣＰＵとが設けられた配電盤制御装置であって、前記配電盤制御装置には、信号伝送ケーブルを介して第一信号分配統合機能体および第二信号分配統合機能体が接続されているとともに、前記第一信号分配統合機能体および前記第二信号分配統合機能体には、それぞれ複数の配電盤が接続されており、前記配電盤のそれぞれには、操作信号入力端子と状態信号出力端子とを備えた保護リレーが設けられ、前記系切替ユニットは外部装置の外部信号に基づいて、前記第一ＣＰＵを前記信号伝送ケーブルで接続される前記第一信号分配統合機能体と、該第一信号分配統合機能体によって、それぞれが単独の接続系統を形成する前記配電盤とによってなる系を制御系ネットワークと設定するとともに、前記第二ＣＰＵと前記信号伝送ケーブルで接続される前記第二信号分配統合機能体と、該第二信号分配統合機能体によって、それぞれが単独の接続系統を形成する前記配電盤とによってなる系を待機系ネットワークと設定し、前記第一ＣＰＵがアドレス情報を含む１周期単位の操作信号を出力すると、前記配電盤の内の、前記アドレス情報に該当する配電盤の前記保護リレーは、前記操作信号入力端子を介して前記操作信号を入力し、該操作信号に基づき前記保護リレーに接続された設備機器の制御を行うとともに該設備機器の出力信号を演算処理して状態信号を作成し、該状態信号は前記状態信号出力端子から前記第一信号分配統合機能体を介して前記第一ＣＰＵに返信されるとともに、前記第二信号分配統合機能体を介して前記第二ＣＰＵにも返信され、前記第一ＣＰＵは前記状態信号を演算処理した結果を前記外部装置に出力するとともに、前記状態信号は、前記第二ＣＰＵに格納される配電盤制御装置。
  2. 系切替ユニットと第一ＣＰＵと第二ＣＰＵとが設けられた配電盤制御装置であって、前記配電盤制御装置には、信号伝送ケーブルを介して第一信号分配統合機能体および第二信号分配統合機能体が接続されているとともに、前記第一信号分配統合機能体および前記第二信号分配統合機能体には、それぞれ複数の配電盤が接続されており、前記配電盤のそれぞれには、第一操作信号入力端子、第二操作信号入力端子および第一状態信号出力端子と第二状態信号出力端子とを備えた保護リレーが設けられ、前記系切替ユニットは外部装置の外部信号に基づいて、前記第一ＣＰＵを前記信号伝送ケーブルで接続される前記第一信号分配統合機能体と、該第一信号分配統合機能体によって、それぞれが単独の接続系統を形成する前記配電盤とによってなる系を制御系ネットワークと設定するとともに、前記第二ＣＰＵと前記信号伝送ケーブルで接続される前記第二信号分配統合機能体と、該第二信号分配統合機能体によってそれぞれが単独の接続系統を形成する前記配電盤とによってなる系を待機系ネットワークと設定し、前記第一ＣＰＵが制御系ネットワークであることを示すフラグとアドレス情報を含む１周期単位の操作信号を出力すると、前記複数の配電盤の内の、前記アドレス情報に該当する配電盤の前記保護リレーは、前記第一操作信号入力端子を介して前記操作信号を入力し、該操作信号に基づき前記保護リレーに接続された設備機器の制御を行うとともに該設備機器の出力信号を演算処理して状態信号を作成し、該状態信号は前記第一状態信号出力端子から前記第一信号分配統合機能体を介して前記第一ＣＰＵに返信され、また、前記第二ＣＰＵは、待機系ネットワークであることを示すフラグと、前記第一ＣＰＵと同一のアドレス情報を含む１周期単位の操作信号を出力すると、前記第二操作信号入力端子を介して受信する前記アドレス情報に該当する配電盤の前記保護リレーは、前記第二操作信号入力端子を介して前記操作信号を入力し、前記操作信号に基づき前記保護リレーに接続された設備機器の制御を行うことなく、前記第一ＣＰＵの操作信号により作成した前記状態信号と同一の状態信号を作成し、該状態信号は前記第二状態信号出力端子から、前記第二信号分配統合機能体を介して前記第二ＣＰＵに返信され、前記第一ＣＰＵは前記状態信号を演算処理した結果を前記外部装置に出力するとともに、前記状態信号は、前記第二ＣＰＵに格納される配電盤制御装置。
  3. 前記第一ＣＰＵと前記第二ＣＰＵとの間には加えて送信路が設けられており、前記第一ＣＰＵは次の周期に入る前の制御系ネットワークの休止時間内において、前記第二ＣＰＵにチェック信号の出力を行う送信権を渡す信号を前記送信路を介して出力するとともに、該信号を受信する前記第二ＣＰＵはアドレス情報を含むチェック信号を出力すると、前記配電盤の内の前記アドレス情報に該当する配電盤の前記保護リレーは、前記操作信号入力端子を介して前記チェック信号を受信したことを認識して状態信号を作成し、該状態信号は前記保護リレーに設けられた状態信号出力端子から前記第二信号分配統合機能体を介して前記第二ＣＰＵに送信され、前記第二ＣＰＵは前記複数の配電盤のすべての配電盤について前記チェック信号の出力と、前記状態信号の受信を完了後、前記送信権を前記第一ＣＰＵに返す請求項１に記載の配電盤制御装置。
  4. 前記信号伝送ケーブルは多芯の光ケーブルであり、前記第一信号分配統合機能体および前記第二信号分配統合機能体は、それぞれ第一スターカプラ、第二スターカプラとする請求項１に記載の配電盤制御装置。
  5. 前記信号伝送ケーブルは多芯の光ケーブルであり、前記第一信号分配統合機能体および前記第二信号分配統合機能体は、それぞれ第一スターカプラ、第二スターカプラとする請求項２に記載の配電盤制御装置。
  6. 前記信号伝送ケーブルは多芯の光ケーブルであり、前記第一信号分配統合機能体および前記第二信号分配統合機能体は、それぞれ第一スターカプラ、第二スターカプラとする請求項３に記載の配電盤制御装置。
  7. 前記信号伝送ケーブルは多芯のメタルケーブルとする請求項１に記載の配電盤制御装置。
  8. 請求項４に記載の配電盤制御装置を備え、次のステップを有する配電盤システム。
    ＳＴ１．前記系切替ユニットは、前記外部装置からの前記外部信号により、前記第一ＣＰＵを制御系ネットワークに、前記第二ＣＰＵを待機系ネットワークとする信号を出力する。
    ＳＴ２．前記第一ＣＰＵはアドレス情報を含む１周期単位の操作信号を書き込むとともに、この操作信号を前記配電盤制御装置に設けられた第一Ｅ／Ｏに送信する。
    ＳＴ３．前記第一Ｅ／Ｏは前記操作信号を光信号に変換して、第一スターカプラに送信する。
    ＳＴ４．前記第一スターカプラは前記光信号を分配して、複数の配電盤である第一配電盤、第二配電盤、第三配電盤に送信する。
    ＳＴ５．前記配電盤に設けられた盤内第一Ｏ／Ｅは、前記光信号を電気信号に変換して、前記保護リレーに送信する。
    ＳＴ６．前記操作信号に含まれるアドレス情報に基づき、該当アドレスを持つ前記第一配電盤の前記保護リレーのみが前記操作信号の受信処理をする。
    ＳＴ７．前記保護リレーは前記操作信号に基づいて外部設置の設備機器を制御する。また、前記設備機器からの出力信号を演算して状態信号を作成する。この状態信号は状態信号出力端子から前記配電盤に設けられた盤内第一Ｅ／Ｏおよび盤内第二Ｅ／Ｏに送信される。
    ＳＴ８．前記状態信号は前記盤内第一Ｅ／Ｏで光信号に変換後、前記第一スターカプラに送信される。前記盤内第二Ｅ／Ｏも光信号に変換後、第二スターカプラに送信される。
    ＳＴ９．前記第一スターカプラが出力する前記状態信号は、前記配電盤制御装置に設けられた第一Ｏ／Ｅに送信される。
    ＳＴ１０．前記状態信号は前記第一Ｏ／Ｅで電気信号に変換され、前記第一ＣＰＵに送信される。
    ＳＴ１１．前記第一ＣＰＵは受信した前記状態信号に基づき演算処理を行うとともに、この状態信号を格納する。また、前記演算処理結果は、前記系切替ユニットを介して前記外部装置に送信される。
    前記ＳＴ８から分流したフローにおいて、
    ＳＴ９Ａ、前記第二スターカプラが出力する前記状態信号は、前記配電盤制御装置に設けられた第二Ｏ／Ｅに送信される。
    ＳＴ１０Ａ．前記状態信号は前記第二Ｏ／Ｅで電気信号に変換され、前記第二ＣＰＵに送信される。
    ＳＴ１１Ａ．前記第二ＣＰＵは、受信した前記状態信号を格納する。
    前記ＳＴ１０Ａから分流したフローにおいて、
    ＳＴ１０Ｂ．前記状態信号が所定の時間を経過しても、前記第二ＣＰＵに送信されない場合、前記第二ＣＰＵは、前記待機系ネットワークの前記保護リレーに設けられた状態信号出力端子から、前記盤内第二Ｅ／Ｏ、前記第二スターカプラに接続される前記光ケーブルを介して前記盤内第二Ｅ／Ｏを経て前記第二ＣＰＵに至る返信ラインに異常が発生したと認識し、警報を前記系切替ユニットを経由して前記外部装置に出力する。
  9. 請求項５に記載の配電盤制御装置を備え、次のステップを有する配電盤システム。
    ＳＴ１．前記系切替ユニットは前記外部装置からの前記外部信号により、前記第一ＣＰＵを制御系ネットワークに、前記第二ＣＰＵを待機系ネットワークとする信号を出力する。
    ＳＴ２．前記第一ＣＰＵは次の周期に入る前の制御系ネットワークの休止時間の範囲内において、前記第二ＣＰＵにチェック信号出力を行う送信権を渡す。
    ＳＴ３．前記第二ＣＰＵは待機系ネットワークを示すフラグと、アドレス情報を含む１周期単位のチェック信号を書き込むとともに、第二Ｅ／Ｏに送信する。
    ＳＴ４．前記第二Ｅ／Ｏは前記チェック信号を光信号に変換後、第二スターカプラに送信する。
    ＳＴ５．前記第二スターカプラは前記光信号を分配して、複数の配電盤である第一配電盤、第二配電盤、第三配電盤のそれぞれの操作信号入力端子に送信する。
    ＳＴ６．前記光信号は盤内第一Ｏ／Ｅで電気信号に変換後、前記保護リレーに送信される。
    ＳＴ７．前記チェック信号に含まれる前記アドレス情報に基づき、該当するアドレス情報を持つ前記第一配電盤の前記保護リレーが、前記電気信号を受信処理する。
    ＳＴ８．前記保護リレーは前記チェック信号を受信したことを認識すると、状態信号を作成し、この状態信号を前記保護リレーに設けられた第二状態信号出力端子から、盤内第二Ｅ／Ｏに送信する。
    ＳＴ９．前記盤内第二Ｅ／Ｏは光信号に変換して第二スターカプラに送信する。
    ＳＴ１０．前記第二スターカプラが出力する前記状態信号は前記配電盤制御装置の第二Ｏ／Ｅに送信される。
    ＳＴ１１．前記状態信号は前記第二Ｏ／Ｅで電気信号に変換され、前記第二ＣＰＵに送信される。
    ＳＴ１２．前記第二ＣＰＵは前記状態信号を受信すると、該第二ＣＰＵに係る前記該当するアドレス情報のネットワークが正常であると診断する。
    ＳＴ１３．前記第二ＣＰＵは次の配電盤のアドレス情報を含むチェック信号でもって、前記ＳＴ２〜前記ＳＴ１１を順次繰り返す。
    ＳＴ１４．前記第二ＣＰＵは全ての配電盤との前記チェック信号の授受を完了した後、前記第一ＣＰＵに完了信号を送信し、送信権を前記第一ＣＰＵに返す。
    ＳＴ１５．前記第一ＣＰＵは次の伝送周期に入る。
    前記ＳＴ１２から分流したフロー１２Ａにおいて、
    ＳＴ１２Ａ．前記状態信号が所定の時間経過しても、前記第二ＣＰＵが受信しない場合、前記第二ＣＰＵに係る前記該当するアドレス情報のネットワークが異常であると診断し、警報を前記系切替ユニットを経由して前記外部装置に出力する。
  10. 請求項７に記載の配電盤制御装置を備え、次のステップを有する配電盤システム。
    ＳＴ１．前記系切替ユニットは前記外部装置からの前記外部信号により、前記第一ＣＰＵを制御系ネットワークに、前記第二ＣＰＵを待機系ネットワークとする信号を出力する。
    ＳＴ２．前記第一ＣＰＵはアドレス情報を含む１周期単位の操作信号を書き込むとともに、この操作信号を前記第一信号分配統合機能体に送信する。
    ＳＴ３．前記第一信号分配統合機能体は前記操作信号を分配し、複数の配電盤である第一配電盤、第二配電盤、第三配電盤のそれぞれの前記操作信号入力端子を介し、前記保護リレーに送信する。
    ＳＴ４．前記操作信号に含まれる前記アドレス情報に基づいて、該当のアドレスを持つ前記第一配電盤の前記保護リレーのみが操作信号の受信処理をする。
    ＳＴ５．前記保護リレーは前記操作信号に基づいて、外部設置の設備機器を制御するとともに、前記設備機器の出力信号を演算して状態信号を作成する。
    ＳＴ６．前記状態信号は、前記状態信号出力端子を介して、前記第一信号分配統合機能体、第二信号分配統合機能体に送信される。
    ＳＴ７．前記第一信号分配統合機能体から送信される前記状態信号は、前記第一ＣＰＵに送信される。
    ＳＴ８．前記第一ＣＰＵは受信した前記状態信号に基づき演算処理を行うとともに、この状態信号を格納する。また、前記演算処理結果は、系切替ユニットを介して前記外部装置に送信される。
    ＳＴ６から分流したフローにおいて、
    ＳＴ７Ａ．前記第二信号分配統合機能体から送信される前記状態信号は、前記第二ＣＰＵに送信される。
    ＳＴ８Ａ．前記第二ＣＰＵは受信した前記状態信号を格納する。
    ＳＴ７Ａから分流したフローにおいて、
    ＳＴ７Ｂ．前記状態信号が所定の時間を経過しても前記第二ＣＰＵに送信されない場合、前記待機系ネットワークの前記保護リレーに設けられた状態信号出力端子から、前記第二信号分配統合機能体と、前記多芯のメタルケーブルで接続された前記第二ＣＰＵで形成される返信ラインに異常が発生したと認識し、警報を前記系切替ユニットを経由して前記外部装置に出力する。
JP2016068045A 2016-03-30 2016-03-30 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム Active JP6698404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016068045A JP6698404B2 (ja) 2016-03-30 2016-03-30 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016068045A JP6698404B2 (ja) 2016-03-30 2016-03-30 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム

Publications (2)

Publication Number Publication Date
JP2017184446A JP2017184446A (ja) 2017-10-05
JP6698404B2 true JP6698404B2 (ja) 2020-05-27

Family

ID=60007274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016068045A Active JP6698404B2 (ja) 2016-03-30 2016-03-30 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム

Country Status (1)

Country Link
JP (1) JP6698404B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117149687B (zh) * 2023-09-05 2024-04-09 浙江东开半导体科技有限公司 一种信号中转保障装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116202A (ja) * 1986-11-05 1988-05-20 Toshiba Corp 制御システム故障検出装置
JP3053909B2 (ja) * 1991-07-09 2000-06-19 株式会社東芝 プラント警報制御装置
JP3274238B2 (ja) * 1993-06-29 2002-04-15 株式会社東芝 火力発電プラントの建設方法
JPH0715871A (ja) * 1993-06-29 1995-01-17 Toshiba Corp 設備監視診断システム
JP3175465B2 (ja) * 1994-03-08 2001-06-11 富士電機株式会社 二重化制御装置の切替え方法及びその二重化制御装置
JPH08123503A (ja) * 1994-10-28 1996-05-17 Toshiba Corp プラント制御装置
JP3395032B2 (ja) * 1996-11-26 2003-04-07 株式会社日立製作所 配電盤開閉装置と操作監視制御システム
EP0933859A1 (en) * 1998-01-29 1999-08-04 ABB ADDA S.p.A. Electronic on-line control and monitoring system for high-voltage circuit breakers
JP2011113415A (ja) * 2009-11-27 2011-06-09 Hitachi Ltd 制御システム及びｃｐｕユニット
JP2012125033A (ja) * 2010-12-08 2012-06-28 Furukawa Electric Co Ltd:The 配電系監視制御装置及び電力配電システム用監視制御システム
JP5421894B2 (ja) * 2010-12-22 2014-02-19 株式会社日立製作所 ２重化プロセス制御装置および制御データ一致化方法
JP5847023B2 (ja) * 2012-06-13 2016-01-20 株式会社日立製作所 入出力ユニット及び制御システム
JP5894553B2 (ja) * 2013-03-28 2016-03-30 株式会社日立製作所 制御システム、回線接続診断方法及びプログラム
JP6373630B2 (ja) * 2014-04-28 2018-08-15 株式会社日立製作所 中継制御システムおよび通信中継方法

Also Published As

Publication number Publication date
JP2017184446A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
US6466539B1 (en) Bus system
CA2293278C (en) Safety or protection system employing reflective memory and/or diverse processors and communications
US7301738B2 (en) Method and apparatus for minimally invasive network monitoring
JP3978617B2 (ja) 安全ユニットの入力装置
US20090204695A1 (en) Automation network comprising network components that produce status messages
JPH055121B2 (ja)
US20080294273A1 (en) Combination control system with intermediate module
CN107453913B (zh) 具备处理器间高速通信的网关冗余方法
JP6698404B2 (ja) 配電盤制御装置およびその配電盤制御装置を用いた配電盤システム
JP2013201664A (ja) 冗長通信装置
JP4855878B2 (ja) マルチリング・ネットワーク・システム
JP5706347B2 (ja) 二重化制御システム
KR20150000932A (ko) 네트워크 인터페이스 기반 입출력 확장형 이중화 알티유 시스템(ｒｔｕ)
JP2001157381A (ja) 変電機器制御監視装置
US20230118452A1 (en) Input/output module, standard input/output module unit, and safety circuit unit
JPS59112306A (ja) プロセス制御システム
JPH09218797A (ja) ２重化制御装置
KR100685443B1 (ko) 선박 자동화 제어용 원격단말장치
KR101077678B1 (ko) 직렬 통신을 이용한 플랜트 다중화 제어 시스템
JPH08191491A (ja) フィールドバスシステム
JPH06245280A (ja) 情報伝送装置
JP6634701B2 (ja) 配電盤制御システムおよびそれを用いた受配電設備
JP2009130536A (ja) 回線接続装置及び通信システム
JPH10338133A (ja) 列車の信号保安制御装置
JPH08106301A (ja) プラントプロセス制御システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191003

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200428

R151 Written notification of patent or utility model registration

Ref document number: 6698404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250