JP6696958B2 - マルチプレクサ用プリチャージ回路 - Google Patents

Description

本開示は、マルチプレクサのチャネル切り替えが発生した後の容量ノードにおけるより速い電荷整定時間を可能にするために、マルチプレクサの出力がスイッチされる容量性ノードをプリチャージするプリチャージ回路に関する。

マルチプレクサ（ＭＵＸ）の出力が、容量性ノード（例えば、アナログ／デジタル変換器（ＡＤＣ）の一部を形成するスイッチトキャパシタ型デジタル／アナログ変換器（ＤＡＣ）の入力ノードのような）に接続されるようにスイッチされると、容量性ノードをＭＵＸの出力と同じ電圧に駆動するために電荷の再分配が必要な場合がある。例えば、容量性ノードが直前のＭＵＸサイクルで低電圧出力信号を有するＭＵＸチャネルに接続され、次にそのＭＵＸが高電圧出力を有するＭＵＸチャネルを容量性ノードに出力するように切り替える場合、容量性ノードを現在のＭＵＸ出力の高電圧レベルに持ち上げるように充電するために、電荷はＭＵＸ出力から容量性ノードに流れなければならない。この電荷の流れは瞬時ではなく有限の時間がかかり、ＭＵＸチャネルのスイッチング時間と回路のスループットを制限する。かかる時間を短縮する１つの方法は、次のＭＵＸチャネルが直列にスイッチされる前に、適切に制御されたプリチャージアンプを使用して選択すべき次のＭＵＸチャネルのレベルにほぼ近いレベルに容量性ノードをプリチャージすることである。しかしながら、そのようなアンプは、十分に速いレールツーレールの出力レベルシフトができない、あるいはレールツーレールの電圧範囲で容量性ノードを駆動することができないかもしれないという点で、異なるＭＵＸチャネル上に存在するかもしれない可能性のある入力信号の全範囲に対処することの動作上の困難を経験することがあり得る。

本開示のいくつかの例では、マルチプレクサの出力が次にスイッチされるとき、マルチプレクサの出力が供給される容量性構成要素の入力ノードを、マルチプレクサの信号出力レベルに接近、またはほぼ近い充電レベルにプリチャージするためのプリチャージ回路が提供されている。プリチャージ回路におけるアンプのレベルシフト負担を軽減するために、各プリチャージ回路入力チャネルは、それぞれのマルチプレクサチャネルと直列にスイッチインおよびスイッチアウトすることができるそれぞれのキャパシタを有し、それぞれのキャパシタがそれぞれのチャネル上の信号レベルを追跡するようにする。各ＭＵＸチャネルに対応するキャパシタを設けることは、プリチャージアンプへの入力電流を低減し、レベルシフトの負担がキャパシタにかかるのを許し、より安定した低電力動作をもたらす。

このことから、本明細書で説明する例は、マルチプレクサが信号を供給する容量性負荷をプリチャージするためのプリチャージ回路を有するマルチプレキシング回路を提供する。マルチプレキシング回路は、複数の入力チャネルおよび出力チャネルを有するマルチプレクサと、マルチプレクサの出力チャネルに接続可能な容量性負荷と、容量性負荷に次に出力されるマルチプレクサへの入力チャネルの１つの信号に依存して、使用時に容量性負荷をプリチャージするように構成されたプリチャージ回路とを備えてもよい。プリチャージ回路は、負荷をプリチャージするために容量性負荷に第１のプリチャージ信号を供給するように構成された第１のアンプと、マルチプレクサへの複数の入力チャネルをそれぞれ追跡するように切り替え可能な複数のキャパシタと、次の出力となるマルチプレクサへの入力チャネルを追跡するそれぞれのキャパシタを第１のアンプ入力と直列に切り替えるように制御可能な第１のスイッチ回路とをさらに備えてもよい。上述したように、キャパシタを設けることは、さもなければ起きるように、第１のアンプは大きな信号レベルの変化に対処する必要がなく、安定かつ電力効率の良い動作をもたらすことを意味する。

一例では、それぞれのキャパシタは、第１のアンプ入力と直列にスイッチされるときに、マルチプレクサから次に出力される入力チャネル上の信号をサンプリングする。

さらなる例では、マルチプレクサへの入力チャネルごとに２つ以上のキャパシタが設けられ、チャネルごとの２つ以上のキャパシタは、マルチプレクサの入力チャネルをそれぞれ追跡するように切り替え可能である。チャネルごとに２つのキャパシタを設けることは、プリチャージができるだけ正確であるように、マルチプレクサによって出力される次の入力チャネルが、プリチャージ段階を通してずっと追跡されるのを可能にする。

２つのキャパシタが設けられる例では、第１のアンプは、それぞれ第１および第２の差動入力を有する差動アンプであり、入力チャネルごとの２つ以上のキャパシタのうちの１つは、キャパシタのためのそれぞれのマルチプレクサ入力チャネルと第１のアンプの第１の差動入力との間のスイッチ回路を介して接続可能であり、２つ以上のキャパシタの他方は、ｉ）第１の動作段階では、キャパシタのためのそれぞれのマルチプレクサ入力チャネル、またはｉｉ）第２の動作段階では、マルチプレクサ出力チャネルと、第１のアンプの第２の差動入力との間にスイッチ回路を介して接続可能である。上述したように、そのようなキャパシタの接続は、キャパシタの１つが、プリチャージ段階中ずっとＭＵＸによって出力される次の入力ノードを追跡することを可能にし、一方、他方のキャパシタはＭＵＸ出力ライン上の電荷を感知し、それによって第１のアンプによって供給される電荷の正確な制御を許す。

上記の例において、第１の動作段階のさらなる例では、両方のキャパシタが次に出力されるそれぞれのマルチプレクサ入力チャネルを追跡し、したがって第１のアンプは容量性負荷にプリチャージ信号を出力せず、キャパシタの１つがそれぞれのマルチプレクサ入力チャネルを追跡し、キャパシタの他方がマルチプレクサ出力チャネルを追跡する第２の動作段階において、第１のアンプは、マルチプレクサ出力チャネルと次に出力されるそれぞれのマルチプレクサ入力チャネルとの間の信号の差異に応じて、プリチャージ信号を出力する。そのような動作は、マルチプレクサ出力チャネルが、次にマルチプレクサから出力される信号のレベルに正確にプリチャージされることを保証する。

これに関して、第１および第２の動作段階の切り替えの瞬間の上記の例では、それぞれの次のマルチプレクサ入力チャネルおよびマルチプレクサ出力チャネルを追跡する間で切り替わる２つのキャパシタの他方は、それぞれの次のマルチプレクサ入力チャネルの信号レベルに充電される。

一例において、第１のアンプは、パワーアップ中にオートゼロ較正プロセスを始める。そのような較正プロセスは、アンプが正確な動作を提供することを保証する。一例では、オートゼロ較正プロセスは、両方のキャパシタが次の出力となるそれぞれのマルチプレクサ入力チャネルを追跡し、第１のアンプから出力が必要とされないときに、上述の第１の動作段階中に行われる。

さらなる例では、第１のアンプの出力と容量性負荷との間で直列に切り換え可能な電池キャパシタが設けられてもよい。電池キャパシタは、所望の信号レベルが第１のアンプ電源レール電圧に近いときに、容量性負荷を必要な信号レベルに充電する際に第１のアンプを助けるように作動することができる。

一例において、第３の動作段階において、第１のアンプへの容量性負荷に並列負荷を提供するように、そこで第１のアンプが容量性負荷と並列に電池キャパシタを充電することを許すように、電池キャパシタを切り換えるように構成された第２のスイッチ回路が設けられてもよい。次に第４の動作段階がさらに始まり、第２のスイッチ回路は、第１のアンプ出力と容量性負荷との間で直列に電池キャパシタを切り替えるように作動する。そのような動作により、電池キャパシタは、最初に第１のアンプによって充電され、その後、容量性負荷をプリチャージするためにアンプ出力信号を補う。

付加的または代替的な例では、第１のアンプ出力と容量性負荷との間で直列に電池キャパシタを切り替えるように構成された第２のスイッチ回路を設けてもよい。ここでもまた、そのような動作は、電池キャパシタが容量性負荷をプリチャージするために第１のアンプ出力信号を補い、第１のアンプがより低い電圧源によって供給されることを許す。そのような例では、電池キャパシタは、典型的には、それが動作に呼び出される前に電源電圧ノードから充電されるようにスイッチされる。

さらなる例では、第１のプリチャージ回路をミラーリングする第２のプリチャージ回路が設けられる。この例では、第２のプリチャージ回路は、負荷をプリチャージするために第２のプリチャージ信号を容量性負荷に供給するように構成された第２のアンプ、マルチプレクサへの複数の入力チャネルをそれぞれ追跡するように切り替え可能な複数のキャパシタ、および次に出力されるマルチプレクサへの入力チャネルを追跡するそれぞれのキャパシタを第２のアンプ入力と直列に切り替えるように制御可能な第２のスイッチ回路をさらに備えてもよい。第２のプリチャージ回路を設けることは、各段階の要件に特化した専用アンプでプリチャージ段階を２つの別個の段階に分割することを可能にする。

これに関して、一例では、第２のアンプは、第１のアンプが第１のプリチャージ信号を容量性負荷に供給する前に、第２のプリチャージ信号を容量性負荷に供給する。さらに、さらなる例では、第２のプリチャージ信号は第１のプリチャージ信号よりも大きく、それによって２段階のプリチャージ動作が得られる。そのような例で、第１および第２のアンプは、それぞれが実行しなければならないプリチャージタスクに対して電力効率が高くなるように設計されてもよい。例えば、第２のアンプはＭＵＸの出力を大抵の場合に所望の信号レベルにするために、より大きく、そのうえ粗く、精度のないプリチャージ信号を供給してもよく、第１のアンプは所望の信号レベルへのプリチャージを最終化するようにより正確に制御されるが、粗い第２のアンプの作用のためにより少ない電荷を提供するだけでよい。

本明細書に記載の別の例では、マルチプレクサが信号を提供する容量性負荷をプリチャージするためのプリチャージ回路を有するさらなるマルチプレキシング回路も提供される。この例では、プリチャージ回路は、負荷をプリチャージするために第１のプリチャージ信号を容量性負荷に供給するように構成された第１のアンプ、および容量性負荷に補充プリチャージ信号を提供するために第１のアンプの出力と容量性負荷との間で直列にスイッチ可能な電池キャパシタをさらに備える。先の例に関して前に説明したように、電池キャパシタを設けることは、第１のアンプがアンプの電源電圧レールまたはそれに近いレベルに容量性負荷をプリチャージするのを助け、そうでなければ、アンプはそれ自体で適時に達成することが困難となることがある。

本明細書で説明されるさらなる例は、第１のマルチプレクサが信号を提供する容量性負荷をプリチャージするためのプリチャージ回路を有するマルチプレキシング回路を動作させる方法を提供する。本方法は、複数のそれぞれのキャパシタを介して、複数の入力チャネル上の信号を第１のマルチプレクサに追跡することと、次に第１のマルチプレクサによって次に出力される入力チャネルの１つを選択することとを含む。次いで、選択されたチャネル上の信号は、選択されたチャネルを追跡するそれぞれのキャパシタを介して、第１のアンプに供給され、それぞれのキャパシタを介して第１のアンプで受信された信号に応じて第１のプリチャージ信号を生成するために使用される。次に、プリチャージ信号は、選択された入力チャネルが第１のマルチプレクサによって出力される前に容量性負荷をプリチャージするために、容量性負荷に供給される。

さらに、上記に基づくさらなる方法の例は、第２のアンプにおいて、第１のマルチプレクサによって次に出力される選択されたチャネル上の信号に対応する第２のアンプで受信された信号に応じて、第２のプリチャージ信号を生成することと、第１のプリチャージ信号が容量性負荷に供給される前に容量性負荷をプリチャージするために第２のプリチャージ信号を容量性負荷に供給することと、をさらに含んでもよい。この例では、第２のプリチャージ信号は第１のプリチャージ信号よりも大きく、それによって容量性負荷の粗いプリチャージが得られ、続いて細かいプリチャージが行われる。

本開示のさらなる特徴、実施形態、および利点は、以下の説明および添付の特許請求の範囲から明らかになるであろう。

本開示の例は、添付の図面を参照して説明され、同様の参照番号は、同様の部品を言及するものとする。ここで、
第１の動作モードにおける、本開示の第１の例の回路ブロック図である。 第２の動作モードにおける、本開示の第１の例の回路ブロック図である。 第３の動作モードにおける、本開示の第１の例の回路ブロック図である。 第１の動作モードにおける本開示の第２の例の回路図である。 第２の動作モードにおける本開示の第２の例の回路図である。 第３の動作モードにおける本開示の第２の例の回路図である。 第４の動作モードにおける本開示の第２の例の回路図である。 第１の動作モードにおける本開示の第３の例の回路図である。 第２の動作モードにおける本開示の第３の例の回路図である。 第３の動作モードにおける本開示の第３の例の回路図である。 第４の動作モードにおける本開示の第３の例の回路図である。 本開示の第３の例の動作のタイミングを図示するタイミング図である。 本明細書に記載の第１の例の動作を図示する流れ図である。 本明細書に記載の第２の例の動作を図示する流れ図である。 本明細書に記載の第１の例の動作を図示する流れ図である。 本開示の第４の例の回路図である。

本開示の一例では、マルチプレクサの出力が次にスイッチされるとき、マルチプレクサの出力が供給される容量性構成要素の入力ノード（または、代わりにマルチプレクサの出力ノード、それが異なる場合）を、マルチプレクサの信号出力レベルに接近、またはほぼ近い充電レベルにプリチャージすることを意図したプリチャージ回路が提供されている。プリチャージ回路のアンプのレベルシフト負担を軽減するために、プリチャージ回路は、ＭＵＸチャネルの数に対応する数の入力チャネルを備え、プリチャージ回路の入力チャネルはＭＵＸの入力チャネルと同じ入力ノードに接続され、それにより同じそれぞれの信号Ｖ入力［１］、Ｖ入力［２］、．．．、Ｖ入力［ｎ］がその上に現れる。各プリチャージ回路の入力チャネルは、それぞれの入力ノードと直列のスイッチイン、アウトすることができるそれぞれのキャパシタを有し、それによりそれぞれのキャパシタは入力ノード上の信号レベルを追跡する。１つのＭＵＸチャネルが容量性ノードに出力されるとき、対応するプリチャージ回路入力チャネルが選択され、その上のそれぞれのキャパシタがプリチャージ回路アンプと直列にスイッチされる。プリチャージ回路アンプは、キャパシタに保持された電圧に応じて電流を出力する第１のトランスコンダクタンスアンプであり、その出力電流は、ノードをＭＵＸから出力される信号と同じまたはほぼ同じ信号の充電レベルになるようにプリチャージするために、ＭＵＸの出力が供給される容量性構成要素の入力ノードに供給される。各ＭＵＸチャネルに対応するキャパシタを設けることは、プリチャージアンプへの入力電流を低減し、キャパシタによってレベルシフト負担が取られることを可能にする。これは次に、プリチャージアンプが、サンプルからサンプルに類似または同一の信号入力レベルで働くことを可能にし、より安定した低電力動作をもたらす。

さらなる例では、トランスコンダクタンスアンプにそれぞれの入力キャパシタを設けることに加えて、効率的な粗いバッファアンプを設けてもよく、それは前述の第１のトランスコンダクタンスアンプの対応する入力回路を有し、入力チャネルＶ入力［１］、Ｖ入力［２］、．．． Ｖ入力［ｎ］に接続可能なスイッチトキャパシタを有する。粗いバッファアンプは、容量性ノードを次のＭＵＸ出力とほぼ同じ信号レベルにプリチャージするために使用される一方で第１のトランスコンダクタンスアンプはパワーアップされ、それからプリチャージ回路内の第１のトランスコンダクタンスアンプは、上記と同様にプリチャージを完了する。このように「粗い」そして次に「細かい」２段階のプリチャージプロセスを提供することにより、プリチャージ回路は、さらに少ない電力を消費することができ、第１のトランスコンダクタンスアンプはより小さなプリチャージ誤差のみを処理するだけでよく、したがってより低い電源を必要としてもよい。

ここで、上述の動作をさらに説明し、明らかにするために、本開示の第１の例を図１〜３に関して説明する。図１において、多重化されたサンプリング回路１０が提供され、複数のそれぞれの入力チャネルＶ入力［１］、Ｖ入力［２］、．．．、Ｖ入力［ｎ］を受信するマルチプレクサ（ＭＵＸ）１２を有する。マルチプレクサ１２は、入力チャネルの１つを選択し、選択された入力チャネルの信号を単一のＭＵＸ出力に切り替えるように動作する。ＭＵＸ出力ノードには容量性負荷が接続され、この例ではそれはスイッチトキャパシタＤＡＣアレイ１４（ｃａｐｄａｃ）であり、アナログ／デジタル変換器（ＡＤＣ）の一部を形成する。ｃａｐｄａｃ１４は、スイッチトキャパシタアレイ１４４と直列の入力スイッチ１４２を備え、ＭＵＸ出力をスイッチトキャパシタアレイ１４４に切り替える入力スイッチ１４２に接続されたＭＵＸの出力を有する。

そのようなサンプリング回路１０の動作速度に影響を与える１つの課題は、ＭＵＸ１２の出力が異なるチャネルに切り替えられたときのｃａｐｄａｃ１４の入力ノードの電荷整定時間である。これに関して、ＭＵＸがサンプリングのためにｃａｐｄａｃに低電圧を有する入力チャネルを出力している状況を考える。この場合、ｃａｐｄａｃ１４の入力ノード上の電荷も比較的低く、現在出力されているＭＵＸチャネル上の低電圧信号を表す。次に、ＭＵＸがより高い電圧信号が存在するチャネルに切り替わり、そのより高い電圧を出力することを考慮する。サンプリングを行うためにｃａｐｄａｃの入力ノードをそのより高い電圧にするためには、ｃａｐｄａｃ入力ノードをより高い電圧に充電するために、電荷がＭＵＸからｃａｐｄａｃに流れなければならない。そのような電荷の流れは、有限の時間を要し、サンプリング回路の動作速度およびスループットを低下させる。

この問題は、多重化ＡＤＣ動作中の場合のように、ＭＵＸ１２の出力が間欠的であるとき、または異なるチャネル間で出力されている出力がゼロ（または何であれ回路の最低電圧）である期間を有するときに悪化する。この場合、ｃａｐｄａｃ上の電荷スイングは、サンプルからサンプルにさらに大きくなり、ＭＵＸ１２からの電位出力信号のフル信号スイング範囲にまで電位が上がる可能性がある。

上記に対処するために、次のＭＵＸチャネルが出力に切り替わる前に、ｃａｐｄａｃの入力ノードをＭＵＸから出力される次のＭＵＸチャネルにほぼ近いまたはその充電レベルに充電するためにプリチャージ回路が設けられる。この例におけるプリチャージ回路は、オペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）１６を備え、それは入力としてキャパシタの並列アレイ１８からの信号を受け取り、各それぞれのキャパシタ（１８２４、１８４４、１８６４）は、それぞれのキャパシタ出力スイッチ（１８２６、１８４６、１８６６）によってＯＴＡ入力と直列に回路のスイッチのイン、アウトを行うことができる。それぞれのキャパシタ（１８２４、１８４４、１８６４）はまた、対応するキャパシタ入力スイッチ（１８２２、１８４２、１８６２）を有し、ＭＵＸ１２にも入力されるものと同じ入力チャネルである、それぞれの入力チャネルＶ入力［１］、Ｖ入力［２］、．．．、Ｖ入力［ｎ］に接続するためにそれぞれのキャパシタを切り替える。結果として、各入力チャネルＶ入力［１］、Ｖ入力［２］、．．．、Ｖ入力［ｎ］は、対応するスイッチトキャパシタユニット１８２、１８４、１８６を有し、各スイッチトキャパシタユニットは、それぞれの入力チャネルに接続され、およびそれぞれのキャパシタ（１８２４、１８４４、１８６４）と直列であって、同様にそれぞれのキャパシタ出力スイッチ（１８２６、１８４６、１８６６）と直列であるそれぞれのキャパシタ入力スイッチ（１８２２、１８４２、１８６２）を備える。それぞれのキャパシタ出力スイッチはすべて、ＯＴＡ１６の入力を含む共通ノードに接続される。ＯＴＡ１６の出力は、ＭＵＸチャネル切り替え前にＯＴＡ１６がそのノードをプリチャージすることを可能にするために、スイッチ２０を介して、ｃａｐｄａｃ１４の入力ノードに接続される。

上述の回路構成の動作は、以下の通りであり、図１〜３および１２に示されている。最初に、取得段階（ｓ．１２．２）を示す図１を考察し、ここでｃａｐｄａｃ１４はＭＵＸ出力１２と直列にスイッチされる、すなわち、ｃａｐｄａｃがサンプリングおよびその後のＡ／Ｄ変換のためのＭＵＸ出力上の信号を得ることができるようにｃａｐｄａｃ入力スイッチ１４２がオンにされる。この段階では、スイッチ２０はオフにされ、プリチャージ回路はｃａｐｄａｃの入力ノードに接続されない。しかしながら、電力を節約するためにこの段階中にＯＴＡ１６がパワーダウンされることがあるが、キャパシタ入力スイッチ１８２２、１８４２、１８６２がオンになり、入力信号Ｖ入力［１］、Ｖ入力［２］、．．．、Ｖ入力［ｎ］は、それぞれのキャパシタ１８２４、１８４４、１８６４に供給されるようにスイッチトキャパシタユニット１８はすべてスイッチされるので、プリチャージ回路はそれ自体休止しておらず、キャパシタは入力信号チャネルＶ入力［１］、Ｖ入力［２］、．．．、Ｖ入力［ｎ］上の信号を追跡する。キャパシタ出力スイッチ１８２６、１８４６、１８６６はすべてオフにされており、信号はＯＴＡに出力されず、ＯＴＡはいずれにしてもこの段階中にパワーダウンされている。このような構成では、すべてのキャパシタがそれぞれの入力を追跡し、プリチャージ回路のための次の選択された入力チャネルとなる準備ができている。

次に、図２は動作の次の段階を図示し、出力される次のＭＵＸチャネルが選択され、サンプリングされ、ＯＴＡがパワーアップされる（ｓ．１２．６）。この例では、例示のために、出力される次のＭＵＸチャネルは、信号Ｖ入力［２］をその上に有するチャネル２であると考える。この場合、入力として第２のチャネルを有するスイッチトキャパシタユニット１８４は、入力スイッチ１８４２が図示のようにスイッチオフされるように制御され、ＯＴＡによるサンプリング（ｓ．１２．４）のために信号Ｖ入力［２］をキャパシタ１８４４上でフリーズする。同時に、キャパシタ上の電圧信号がパワーアップを完了したときにＯＴＡに供給することができるように、第２のスイッチトキャパシタユニット１８４のキャパシタ出力スイッチはオンする。他の選択されていないスイッチトキャパシタユニットは、入力スイッチをオンにして出力をオフにして、それぞれのキャパシタがそれぞれのＭＵＸ入力チャネルを追跡するように、以前と同じ状態を維持する。スイッチ２０は、プリチャージ信号がｃａｐｄａｃ入力に供給されないように、この段階では依然としてオフしているが、変換がＡＤＣで進行してもよいように、この段階ではｃａｐｄａｃ自体の入力スイッチ１４２がオフしている。

前述したように、上述した動作および構成の利点のいくつかは、各ＭＵＸ入力チャネルＶ入力［１］、Ｖ入力［２］、．．．Ｖ入力［ｎ］の少なくとも１つであるそれぞれのスイッチト入力キャパシタ１８を設けることに起因する。各ＭＵＸ入力チャネルに対応するキャパシタを有することにより、プリチャージＯＴＡへの入力電流が減少し、ＯＴＡによって直接ではなく、（ＭＵＸチャネルからＭＵＸチャネルへの）レベルシフトの負担がキャパシタによって処理されることを可能にする。これにより、ＯＴＡがサンプルからサンプルへ類似または同一の入力で働くことを可能にし、安定した低電力動作をもたらす。

ＡＤＣがＭＵＸから次のサンプル、この場合はＭＵＸチャネル２からのもの、を取り込む準備ができたら、図３に示すように、ＡＤＣが取得モードに再び入る直前に、プリチャージ段階が始まる。ここで、スイッチ２０がオンになり、ｃａｐｄａｃ１４の入力スイッチ１４２がオンになり、こうして、ｃａｐｄａｃ１４の入力ノードおよびキャパシタを入力キャパシタ１８４４に保持された電圧に充電するためにＯＴＡが電流を出力することを可能にする。このようにして、ｃａｐｄａｃは、それがＭＵＸから出力されるようにスイッチされると、ＭＵＸチャネル２から出力されるのと少なくともほぼ同じ信号レベルにプリチャージされ（ｓ．１２．８）、ＭＵＸチャネル切り替えからの電荷整定時間が大幅に短縮される。プリチャージが起きると、その後ｃａｐｄａｃはチャネル２からの信号を取得する準備ができ、図１に示すように回路は取得モードに戻り、ＭＵＸ１２はチャネル２をｃａｐｄａｃ１４に出力する。そのようにして、プリチャージおよび取得サイクル全体が完了し、その後サンプルからサンプルへ繰り返される。

図１〜３の例は、説明のために比較的高いレベルの例を表している。図１〜３のより詳細な例を表す、第２および第３の例示的な実施形態がここで説明され、第２のより詳細な例は、図４〜８および１３に示され、第３のより詳細な例は、図９〜１１および１４に図示されている。

図４〜８を参照して、第２の例では、多重化されたサンプリング回路構成４０が提供され、この例では１６個の入力チャネル、Ｖ入力［１］〜Ｖ入力［１６］、および単一の出力チャネルを有するマルチプレクサ４２を有する。マルチプレクサ４２の出力は、マルチプレクサの出力をサンプリングするために、入力ｃａｐｄａｃスイッチ４４２、およびスイッチトキャパシタアレイ４４４を備えるｃａｐｄａｃ４４に供給される。

信号取得に先立ってｃａｐｄａｃ４４をプリチャージするために、オペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）４６を中心とするプリチャージ回路が設けられる。ＯＴＡ４６の左側には、その入力に並列に接続され、並列回路セットであり、１６のＭＵＸチャネルのそれぞれに１つのセットある。回路図上の表記は１６の並列セットの存在を指示しているが、分かりやすくするために、図４〜８のそれぞれに並列回路セットのそのような１つのセットが示されている。

各並列回路セットは入力ノード４８を備え、ＭＵＸ４２への１６の入力チャネルのそれぞれ１つに接続される。第１のキャパシタ５６は、第１のスイッチ５８を介して入力ノード４８と低電圧（０．９ｖ、機能的には０ｖ回路）ノードとの間に接続され、ＯＴＡ４６の非反転入力にも接続される。第２のスイッチ５０は、入力ノード４８と第２のキャパシタ５４の第１の端子との間を接続し、第２のキャパシタ５４の第１の端子は第３のスイッチ５２を介してＭＵＸ４２の出力ラインにも接続されている。第２のキャパシタ５４の第２の端子は、第４のスイッチ６６を介してＯＴＡ４６の反転入力に接続され、第５のスイッチ６２を介して低電圧（０．９ｖ、再び機能的には０ｖ回路）のノード６４にも接続される。上述した第１および第２のキャパシタおよび第１〜第５のスイッチのすべては、ＭＵＸチャネルのそれぞれのための並列回路セットのそれぞれにおいて、同じ接続を有して繰り返され、適切なスイッチの選択によって、ＯＴＡの入力にスイッチされるようにいずれかのセットが選択され得る。

ＯＴＡの出力側には、ＯＴＡの出力からＭＵＸ４２の出力ラインに接続された第６のスイッチ６８、およびＯＴＡの出力から別のキャパシタ、電池キャパシタと呼ばれるＣｂａｔ７６、の下側端子に接続されるノードに接続された第７のスイッチ７０を備えた一組の出力回路が設けられる。その同じノードには第８のスイッチ７８も接続され、それは電池キャパシタ７６の下側端子を２．５ｖの電源ノード８０に切り替える。電池キャパシタの上側端子は第９のスイッチを介してやはり２．５ｖのさらなる電源ノード８０に接続され、第１０のスイッチ７４はまた、Ｃｂａｔキャパシタ７６の上側端子をＭＵＸ出力チャネルに接続する。

ここで、図４〜８および１３を参照して、取得−プリチャージ−取得サイクルを通した上記回路の動作を説明する。図４に示すように、前の（ｎ−１番目）のサンプルが取得されており、回路４０が取得モードにあると仮定する。ここでは、ＭＵＸ４２は、その出力ライン上に１６のチャネルのうちの１つを出力しており、これは、サンプリングのために、ｃａｐｄａｃ４４内の閉じたｃａｐｄａｃ入力スイッチ４４２を介してスイッチトキャパシタアレイ４４４に供給されている。プリチャージ回路は、スイッチ５２、６８、および７２がオフ（またはトランジスタを介して実装されている場合は高インピーダンス）であるため、ＭＵＸ出力ラインから切り離されている。プリチャージ回路内では、ＯＴＡ４６は節電ためにパワーダウンされ、その出力はオフのスイッチ６８を介してＭＵＸ出力ラインから分離されている。Ｃｂａｔ７６もまた、スイッチ７０および７２の両方がオフであることによって、ＯＴＡ４６の出力およびＭＵＸ出力ラインの両方からこの段階では分離されている。これに関して、取得中、Ｃｂａｔ７６の両端子は、オンスイッチ７４、７８を介して、同じ入力電圧（２．５ｖ）をキャパシタの両端子に供給する電源端子８０に接続されている。そのようにして、Ｃｂａｔキャパシタの電荷は一定に保たれ、キャパシタに電流が流入したり流出したりしない。

ＯＴＡの入力側に関しては、取得中、ＯＴＡ入力回路のすべての並列セットが同じ状態に維持され、わかりやすくするために、このような並列回路の１つのセットのみを説明する。これに関して、いずれのセットにおいてもスイッチ５２はオフであり、したがってＭＵＸ出力ラインを感知しない。スイッチ６２および５８と同様に、スイッチ５０はオンであり、それは第１および第２のキャパシタ５６および５４の両方がそれぞれの入力ノード４８とそれぞれの低電圧ノード６４（０．９ｖ、事実状０Ｖ回路に保持）との間に接続されていることを意味し、それにより両方のキャパシタは入力ノード４８上の信号を追跡する。スイッチ６０および６６は両方ともオフであるので、キャパシタはＯＴＡに接続されず、前述のようにパワーダウンとなる。

したがって、この状態では、図１３のｓ．１３．２に示すように、ｃａｐｄａｃはＭＵＸからサンプリングされる信号を取得することができ、Ｃｂａｔは定常状態に保持され、入力キャパシタ５４および５６はそれぞれのＭＵＸ入力を追跡する 。

次の動作段階を図５に示す。ここで、ｃａｐｄａｃ４４は前のサンプルを取り込んでおり、したがってＭＵＸ出力ラインから切り離される（スイッチ４４２はオフになる）。図１１に示すように、取得モードの終了直後に、ＭＵＸ４２は以前に選択された（ｎ−１番目）のチャネルの出力を停止し、前のサンプルはまだｃａｐｄａｃ４４のキャパシタ４４４に保持されているが、ＭＵＸ出力は回路のロー状態に落ちる。ＯＴＡ４６は電源投入を開始し、自動ゼロ調整が行われるように自己キャリブレーションを行う（ｓ．１３．６）が、ｃａｐｄａｃ入力ノードのプリチャージはまだ行われていないので、Ｃｂａｔはまだ必要ではなく、スイッチ６８、７０、７２、７４、および７８のすべては、取得段階中にあった状態と同じ状態、すなわちＯＴＡ出力はＭＵＸ出力／ｃａｐｄａｃ入力ラインから依然として切り離されたままである。しかしながら、ＯＴＡの入力側では、以下に説明するように、次の出力になるＭＵＸチャネルに関するスイッチの一部が状態を変える。次に選択されるチャネルではないＭＵＸ４２のＭＵＸチャネルに関連するスイッチの並列セットについては、変化は起こらず、これらのスイッチのセットは、取得モードに留まり、それらのキャパシタ５４および５６はそれぞれのＭＵＸ入力を追跡している。

しかしながら、次にｃａｐｄａｃに出力されるＭＵＸチャネルに関連するスイッチの並列セット（ｎ番目のチャネル）に対して、スイッチ５８、６０、６２、および６６が状態を変化させ、キャパシタ５４および５６が、ＯＴＡ４６の入力ノードおよびそれぞれの反転および非反転入力と直列になるようにスイッチされるという結果を生じる。すなわち、入力ノード４８とＯＴＡの反転入力との間でキャパシタ５４が直列になるように切り替えるために、スイッチ６２がオフし、スイッチ６６がオンし、および入力ノード４８とＯＴＡの非反転入力との間でキャパシタ５６が直列になるように切り替えるために、スイッチ５８がオフし、スイッチ６０がオンする。このスイッチングの結果は、キャパシタ５４および５６上で、これが選択されたチャネルの入力が実際にプリチャージ回路にサンプリングされる瞬間であるということである。しかしながら、この時点で、両方のキャパシタ５４、５６は同じ入力ノード４８に接続されているので、それらは両方とも同じ選択入力信号Ｖ入力［ｎ］を追跡し、したがって、差動トランスコンダクタンスアンプとして動作するＯＴＡは、その入力の両方に同じ信号を見て、この時点では出力を提供しない。この状態を通して、キャパシタ５４および５６は、選択された入力信号Ｖ入力［ｎ］を追跡し続ける。

次に、動作は、問題のチャネル（取得モードで使用されていない他のチャネルが残っている）について図６に示す状態に移行し、プリチャージが開始される。これに関して、この時点で、ＯＴＡがパワーアップされて動作し、キャパシタ５４を入力ノード４８から切り離すためにスイッチ５０がオフし、スイッチ５２がオンし、キャパシタ５４をＭＵＸ出力ラインに接続する。これは、キャパシタ５４がＭＵＸ出力ラインを感知することを可能にし、一方でキャパシタ５６は次の入力Ｖ入力［ｎ］を感知し続け、ＯＴＡは２つの信号間の差に応じて制御される。この時点で、図１１のタイミング図を参照して、プリチャージモードに丁度入り、ＭＵＸ４２は、現在いかなる信号も出力しておらず、すなわち、ｃａｐｄａｃ４４内のキャパシタ４４４は、前のｎ−１番目のサンプルに対応する電荷を依然として有するべきであるが、出力を有するｎ−１番目のサンプルと次のｎ番目のサンプルの間に出力が供給されていない静止ステージにある。したがって、スイッチ５２および５０はキャパシタ５４の接続をそれぞれオン、オフし、キャパシタ５４は次のｎ番目のサンプルの選択されたチャネルのＶ入力［ｎ］電圧で、前のサンプルを保持するキャパシタ４４４が接続されているＭＵＸ４２の静止出力ラインに保持されており、その結果、ＭＵＸ反転入力は、キャパシタ４４４に保持されている前のｎ−１番目のサンプルと、キャパシタ５４に保持される将来のｎ番目のサンプルとの間の差を見て、ＯＴＡ４６はその入力上の増加する差入力信号を見始め、それによりＭＵＸ出力ラインを充電するように電流を出力し始める。

これに関して、ＯＴＡの出力側で、ＯＴＡ出力をＭＵＸ出力ライン/ｃａｐｄａｃ入力に接続するためにスイッチ６８はオンになり、かつ、Ｃｂａｔ７６をＯＴＡに対してキャップダック４４との並列負荷として置くために、スイッチ７２がオンになり、スイッチ７４がオフになる。したがって、この時点で、ＯＴＡは、できるだけ速くＭＵＸによって出力されるｎ番目のサンプルの必要な信号レベルまでＭＵＸ出力ライン／ｃａｐｄａｃ入力を駆動するために、オンスイッチ６８を介して、ｃａｐｄａｃ４４およびＣｂａｔ７６の両方を負荷としてＭＵＸ４２の出力ラインを駆動し、こうして電荷整定時間を短縮する。これに関して、上記で説明したように、ＯＴＡの反転入力に接続されたキャパシタ５４は、スイッチ５２を介してＭＵＸの出力に接続され、したがって、ＭＵＸ出力を感知し、出力されるＭＵＸ出力レベルにｃａｐｄａｃを駆動するためにＯＴＡに対する制御入力信号を提供する。

したがって、この時点で、ＯＴＡはＭＵＸ出力ライン／ｃａｐｄａｃ入力ノードを可能な限りプリチャージしている。しかしながら、これは、ＯＴＡの駆動能力を超えて余分の信号スイングの必要が存在する可能性があるので、ノードを所望の信号レベルに完全にプリチャージしていなくてもよい。したがって、ＯＴＡを支援するために、図７に示すように、Ｃｂａｔキャパシタ７６が動作するようになる（ｓ．１３．１０）。ＯＴＡ駆動のプリチャージが完了すると、スイッチ６８がオフになり、スイッチ７０がオンになる。スイッチ７８はオフになるので、Ｃｂａｔキャパシタ７６は、ＯＴＡ出力およびｃａｐｄａｃ入力ノードと直列に置かれる。電池キャパシタ７６の電荷は、ＯＴＡの出力をＯＴＡの駆動能力よりも上げるのに役立ち、したがって、ｃａｐｄａｃをできるだけ速くＭＵＸ出力信号レベルにするのに要求されるいくらかの必要な余分のプリチャージをカバーする。

電池キャパシタがｃａｐｄａｃの充電を終えると、入力キャパシタ５４の左手側とｃａｐｄａｃ４４内のキャパシタの左手側は両方とも、ＭＵＸからスイッチインされている入力信号に正確に充電される。これは、ＭＵＸ内のスイッチのどのバックゲートまたはウェルも、この段階中にプリチャージされることを保証する。

電池キャパシタからの補充が完了すると、プリチャージプロセスが完了し、かつ回路は図１に示された取得段階に戻り、そしてＭＵＸは、変換のために、ｃａｐｄａｃ内のスイッチトキャパシタが取得するｎ番目のサンプルを出力する。したがって、取得−次の取得のためのプリチャージ−取得のサイクルは、サンプルからサンプルに繰り返すことができる。

第１の例と同様に、第２の例は多数の利点を提供する。前述したように、各ＭＵＸ入力チャネルに対してそれぞれのキャパシタ５４および５６を設けることは、ＯＴＡからレベルシフトする負担を取り除くことを助け、ＯＴＡはサンプルからサンプルに同様の信号レベルで働くことを可能にし、こうして安定した低電力動作を促進する。すなわち、ＯＴＡがパワーアップすると、その入力の両方において、キャパシタ５４と５６の両方に保持されている次のサンプルの信号レベルを直ちに見、それらの間に差がないので、すぐに信号を出力する必要がない。しかしながら、キャパシタ５４がＭＵＸ出力ラインを感知するようにスイッチされると、ＯＴＡはその入力の差を見始めるため、プリチャージ信号を出力し始めるが、このスイッチングが起こったときに選択されたｎ番目のチャネル出力信号上の信号にキャパシタ５４が充電されているため、ＯＴＳはその入力にステップ変化を見ず、したがって大きな入力信号のスイングからそれを救う。さらに、変換段階を通して第ｎ番目のチャネル出力信号へのキャパシタ５６の継続した接続は、プリチャージ回路が、変換の点まで次のｎ番目の出力信号の電荷でＭＵＸ４２の出力ラインを常に維持することができることを意味し、したがってより速い動作が得られ、チャネルからチャネルへの信号の高速移動に適している。

加えて、Ｃｂａｔ電池キャパシタを設けることはまた、要求される電荷がその電源の制約内で提供するのにＯＴＡの能力を超えている場合に、プレチャージを補充するために引き出すことができる有効な電荷の蓄えを提供することによって、サンプルからサンプルへの大きな電圧スイングに対処するのを助ける。総体的により効果的で低電力のプリチャージ回路が得られる。

ここで、図８ａ〜１１および１４を参照して、第３の実施形態を説明する。この例では、プリチャージ段階は２つの期間に分割され、容量性ノード（例えば、ｃａｐｄａｃ入力ノード）の粗いプリチャージが行われる第１の期間は、前の例では入力追跡回路をＯＴＡにミラーする入力回路を介して選択され選ばれた入力に接続された電力効率の良い粗いバッファアンプを使用し、前の実施形態で説明したのと同じ入力追跡回路によって制御されるＯＴＡによって細かいプリチャージが行われる第２の期間が続く。したがって、この第３の例の一般的な動作は、粗いバッファアンプが、対象の容量性ノードを、ＭＵＸ４２から出力される次の信号の充電レベルまでほぼプリチャージし、それからＯＴＡ９２はその出力の直列電池キャパシタによって昇圧され、次いで、容量性ノードをＭＵＸ４２から出力される信号の充電レベルまで完全に引き込むための細かいプリチャージ段階を行う。この２段階動作は、ＯＴＡ９２をより低い電圧の電源から動作させることができるという点で、プリチャージ作業負荷の多くはバッファアンプによって行われるので、前述の第２の例を超えていくつかの利点を有することができる。このバッファアンプが効率的であれば、プリチャージ構成全体の総体的な電力消費を低減することができる。さらなる利点は、続く例の詳細な説明の後に、後述される。

図８ａは、第３の例によるプリチャージ回路構成９０を示す。ここで、ＭＵＸ４２および、キャパシタ５４、５６、入力ノード４８、およびスイッチ５０、５２、５４、５８、６０、６２、６６、および電源ノード６４を備える各セットを有する各ＭＵＸチャネルの入力回路の並列セットは、上述した第２の例と同じであるので、ここでは再度説明しない。しかしながら、第３の例では、ＯＴＡ９２は、一変形例において、より低い電圧の電源で供給されてもよいという点で前の例のＯＴＡ４６と異なっていてもよく、上述したように、必要とされるプリチャージの量が少ないからである。しかしながら、第３の例の別の変形例では、ＯＴＡ９２は、前述した第２の例と同様に、５ｖ電源で供給されてもよい。

第２の例と第３の例との間のわずかな差異は、ＯＴＡ９２の出力における回路、特にスイッチ６８の除去によっても生じる。そのため、代わりに、Ｃｂａｔ９４と共に、スイッチ７０、７２、７４、および７８は保持され、それらのスイッチおよびＣｂａｔは第２の例と同じ方法で接続されている。しかしながら、スイッチ６８の除去は、Ｃｂａｔ９４が対象の容量性負荷（すなわちｃａｐｄａｃ４４）との並列負荷として置かれるいかなる回路経路も決して存在しないことを意味し、代わりに、細かいプリチャージ段階中にＯＴＡの出力を昇圧するのを助けるために、Ｃｂａｔ９４は容量性負荷と直列に回路にスイッチされるだけである。回路のこの部分の決定的な違いは、第２の例のＣｂａｔ７６よりも小さいＣｂａｔ９４を第３の例では使用してもよいという点で、Ｃｂａｔ９４自体が第２の例とは異なってもよいことである。この理由は、Ｃｂａｔ９４は、ＯＴＡ９２が非常に小さな残留誤差（典型的には１００ｍＶ未満）を補充するためにのみ必要とされるべきであり、したがって、より小さいＣｂａｔが使用され得ることである。

しかしながら、第３の例と第２の例との主な違いは、粗いバッファアンプ９２ｃ、および入力追跡回路をＯＴＡ９２にミラーリングするそれへの入力追跡回路を設けることで生じる。すなわち、ＭＵＸ４２のチャネル数に対応した複数の並列入力回路セットが設けられ、各セットは、ＭＵＸ４２入力チャネルのそれぞれ１つに対応する入力ノード４８ｃを備え、入力ノード４８ｃはキャパシタ５６ｃおよびスイッチ６０ｃを介してアンプ９２ｃの非反転入力に直列に接続されている。同様に、各並列セットのキャパシタ５４ｃは、スイッチ５０ｃを介してそれぞれの入力ノード４８ｃに接続され、スイッチ６２ｃを介してアンプ９２ｃの反転入力に接続される。各並列セットには、キャパシタ５６ｃとスイッチ６０ｃとの間のノードを低電圧源に接続するスイッチ５８ｃと、キャパシタ５４ｃとスイッチ６２ｃとの間のノードを低電圧源６４ｃに接続するスイッチ６２ｃも設けられる。最後に、スイッチ５２ｃはＭＵＸ４２出力ライン感知スイッチとして作動し、キャパシタ５４ｃとスイッチ５０ｃとの間のノードをＭＵＸ４２出力ラインに接続する。

効率の良いトランジスタに基づくオペレーショナルトランスコンダクタンスアンプとして実現され得る粗いバッファアンプ９２ｃは、スイッチ６６ｃおよび６０ｃからそれぞれ反転入力および非反転入力を受け取り、２つの入力の信号の差に応じて電流を出力し、出力電流信号はスイッチ１００を介してプリチャージされるように容量性ノードに、この場合はＭＵＸ４２の出力ラインに接続されたｃａｐｄａｃ４４に、出力される。

動作において、第３の例は、図８ａ〜１１、および１４を参照して、次に説明するように働く。図８ａから始めて、ｃａｐｄａｃ４４が前のサンプルを取りこんでいると仮定する。この場合、スイッチ１００、５２、７２がすべてオフで、プリチャージ回路はＭＵＸ４２出力ラインから切り離されている。スイッチトキャパシタアレイ４４４がＭＵＸ４２出力ライン上の信号をｃａｐｄａｃ４４入力ノードでサンプリングすることを可能にするために、ｃａｐｄａｃ４４入力スイッチ４４２はオンである。しかしながら、第２の実施形態のように、取得中、粗いおよび細かいプリチャージ回路の両方におけるＯＴＡの入力側のプリチャージ回路の並列セットは、それぞれの入力チャネルＶ入力［１：１６］を追跡するように動作し続け、細かい追跡回路の各並列セット内のキャパシタ５４、５６、および粗い追跡回路の各並列セット内のキャパシタ５４ｃ、５６ｃは、すべてそれぞれの入力ノード４８および４８ｃに一方の側で接続されるようにスイッチされ、スイッチ６２および５８ならびに６２ｃおよび５８ｃによりキャパシタの他方の側をローカル低電圧ノード６４および６４ｃにそれぞれスイッチングする。これに関して、粗いおよび細かいプリチャージ回路への分割を考慮して、プリチャージの入力回路の動作は第２の例の動作と同一である。

ＯＴＡの出力側では、取得中、バッテリキャパシタＣｂａｔは、スイッチ７４および７８を介して電圧源８１と低電圧ノード８３との間に置かれるようにスイッチされ、ここで電圧源８１は低電圧ノード８３よりも高い電圧（この例では２．５ｖ）であり、結果としてＣｂａｔ９４は取得段階中に電荷を蓄積する。図１４の脈絡において、上記のすべては、そのステップ１４．２の間に実行される。

次の動作段階が図８ｂに示されている。これは、ｃａｐｄａｃ４４が前の取得段階を終了した仮定し、その後、示すように変換が起こることを可能にするためにｃａｐｄａｃ入力スイッチ４４２がスイッチオフする。変換の終了に向かって（図１１参照）、粗いバッファＯＴＡ９２ｃはパワーアップを開始し、オートゼロし（ｓ．１４．６）、ＭＵＸ４２から次に出力される入力チャネルのキャパシタ５４ｃおよび５６ｃは粗いＯＴＡ９２ｃの反転および非反転入力と直列にスイッチングされ、一方で依然としてそれぞれの入力４８ｃを追跡しサンプリングする（ｓ．１４．４）。

この段階で留意すべき１つの点は、ＯＴＡ９２ｃが上記のようにパワーアップ中にオートゼロ較正プロセスを始める一方で、追加または代替の例では、粗いバッファＯＴＡ９２ｃが精密なプリチャージ信号を供給することを必要とされないので、そのような較正プロセスは必要とされないことがある。この理由は、ＯＴＡ９２ｃからの粗いプリチャージが行われた後、ＯＴＡ９２によって精密なプリチャージが行われ、したがってＯＴＡ９２ｃによる精密なプリチャージは必要なく、必要とされるのは、容量性ノードの電荷を所望のレベルに向かって移動させるためのある程度のバルクプリチャージである。したがって、いくつかの例では、ＯＴＡ９２ｃは、パワーアップ時に較正または自動ゼロ調整を始める必要はなく、このようにして得られた比較的不正確な粗いプリチャージは、その後、細かいプリチャージ段階において細かいプリチャージＯＴＡ９２によって後で補償される。

ＯＴＡ９２ｃのパワーアップ後、動作は図９に示された状態に移動する。ここで、ＭＵＸから次に出力されるＭＵＸチャネルについては、そのＭＵＸチャネルに対応するスイッチの並列セットのスイッチ５０ｃがオフになり、スイッチ５２ｃがオンになるので、キャパシタ５４ｃはＭＵＸ４２の出力ラインを感知することができる。スイッチ１００がオンになり、ｃａｐｄａｃ入力スイッチ４４２もオンになり、ｃａｐｄａｃ内のキャパシタ４４４がＭＵＸ出力ラインに接続される。このような構成では、前の実施形態と同様に、粗いＯＴＡ９２ｃは、キャパシタ４４４に保持された前のｎ−１番目のサンプルと、入力ノード４８ｃにまだ接続され、その入力電圧を追跡するキャパシタ５６ｃに保持されている次のｎ番目のサンプルとの間の差を感知し、その差に応じて現在の信号をＭＵＸ出力ラインに出力し始める（ｓ．１４．１２）。こうして、図１１のタイミング図に関して、図９に示されるプリチャージ段階が開始された点で、具体的には粗い駆動プリチャージ段階が示される点で、ＭＵＸ４２からの出力は低く、すなわち次のサンプルはＭＵＸ４２からまだ出力されていない。

細かいプリチャージＯＴＡへの入力回路内では、図９に示すこの同じ点において、第２の実施形態に関して説明したのと同じ動作が起こる。すなわち、ＯＴＡはパワーアップを開始し（ｓ．１４．８）、オートゼロし、５８、６０、６２、および６６のスイッチ状態を出力される次のＭＵＸチャネルに対応する回路の特定セットにスイッチし、そのチャネルの信号がサンプリングされ、ＯＴＡ入力に供給され始められる（ｓ．１４．１０）。ＯＴＡの出力では、そこでは回路に何も変化は起こらず、Ｃｂａｔ９４は電源ノード８１と８３の間で充電され続ける。

次に、動作の次の段階を図１０に示す。図１１のタイミング図の脈絡では、図１０の回路状態は、図９の回路状態によって表される「粗い駆動」段階の後に示された「細かい駆動」タイミング段階の間と仮定される。図１０に示すように、細かい駆動段階の間に、粗いバッファアンプ９２ｃは、スイッチ１００がオフに切り替わることによってｃａｐｄａｃ入力ノードに接続されないようにスイッチされる。

代わりに、粗いプリチャージはその後ＯＴＡ９２の細かいプリチャージ動作に置き換えられ、それは第２の例のＯＴＡ主導のプリチャージ動作とほぼ同じである。

すなわち、ＯＴＡがＭＵＸ４２の出力を感知できるようにスイッチ５０がオフになり、スイッチ５２がオンになり、スイッチ７０および７２がオンになり、スイッチ７４および７８がオフになり、ノードの細かいプリチャージを完了するために、ＯＴＡ出力は、スイッチ７０、Ｃｂａｔ９４、およびスイッチ７２を介してｃａｐｄａｃ入力ノード／ＭＵＸ４２出力ラインに供給される。これに関して、この第３の例におけるＣｂａｔ９４は、ＯＴＡ出力と直列にスイッチされる前に、ノード８１および８３を介して既に充電されており、したがって、ＯＴＡ出力と直列にスイッチされると、ＯＴＡが細かいプリチャージ段階を完了する（ｓ．１４．１４）のを助けるために、ＣｂａｔはＯＴＡ出力信号を昇圧するのを助ける。細かいプリチャージ段階が完了すると、ｃａｐｄａｃへの入力ノードおよびＭＵＸ４２の出力ラインは、ＭＵＸ４２の出力信号に完全にプリチャージされることになり、その後、回路は、ＭＵＸ４２によって出力されている現在のサンプルのｃａｐｄａｃによる取得のために、図８に示す取得段階（ｓ．１４．２）に戻ることができる。

上述したように、プリチャージの大部分を行う粗いバッファアンプを設けること、および細かいプリチャージモードの間にプリチャージを完了するための細かいＯＴＡ回路は、粗いバッファアンプで消費される電力が小さい限りより低い電力をもたらすことができる。しかしながら、より小さいＣｂａｔを使用し得ること、および細かいＯＴＡの観点からは、動作時に、容量性負荷が１つしか見られず、それは容量性ノードのものであり、それはｃａｐｄａｃの入力で充電することであるという点で、第３の例の粗い／細かいプリチャージ構成に勝るさらなる利点がある。対照的に、第２の例では、最終的な補充のためにＣｂａｔが直列にスイッチされる前に、負荷と並列のＣｂａｔをまず充電しなければならないので、単一のＯＴＡは変化する容量性負荷を見る。

さらに、細かいＯＴＡの動作は、その入力のキャパシタ５４および５６に加えて、細かいＯＴＡが動作するまでには、１００ｍＶ程度のオーダの小さな残留プリチャージエラーしかないはずで、第２の例よりも第３の例においてより安定であり、そのため、細かいＯＴＡへの入力は予測可能であり、いかなる激しいスイングにも左右されてはならない。その結果、細かいＯＴＡは、粗いプリチャージ段階の後にＭＵＸ出力ラインに残っているただ小さな予測可能な電荷エラーに対処するように設計および動作させることができる。

逆に、トランスコンダクタンスアンプでもある粗いバッファアンプは、対処する必要がある粗いプリチャージ段階に対処するように設計され動作させることができるが、細かいプリチャージＯＴＡと電池キャパシタは精密で最終的なプリチャージ補充に依存することができるので、精密動作は必要ではなく、全信号範囲にわたってプリチャージする必要もないことがわかる。そのように、精密な動作を必ずしも提供しない、より簡単で電力効率の良いアンプ設計が使用されてもよい。

ここで、図１５に示すように、簡単に４番目の例に移る。第４の例は、ＯＴＡ４６への入力の追跡回路の改変によって上記の第２の例に変形を提供するが、さらなる例を提供するために、第３の例における粗いおよび細かいプリチャージ回路にも同様の改変がなされてもよい。

第４の例において、ＯＴＡ入力追跡回路はキャパシタ５６、およびスイッチ５８かつ６０を除去し、代わりにＯＴＡ４６の非反転入力を回路の低電圧ノード６４に直接接続するように改変されている。この結果として、キャパシタおよび２つのスイッチが、ＭＵＸ４２への入力チャネルの数に対応する入力回路の各並列セットから除去されるので、部品数をかなり削減することができる。回路の動作に対する効果は、次の入力チャネルは、キャパシタ５４がＭＵＸ４２出力ラインを感知するように切り替わるときに、図６に示す状態まで残っているキャパシタ５４をアップするだけでサンプリングされ、ＯＴＡからのプリチャージは、出力される次のＭＵＸ入力チャネルの信号レベルに出力ライン上の電荷を得るために、最後のサンプルを表すｃａｐｄａｃ内のキャパシタ４４４に保持された電荷と、ＭＵＸ４６によって出力される次のＭＵＸ入力チャネルを表すキャパシタ５４に保持された電荷との間で出力ライン上の電荷を調整し始める。この時間後およびチャネルが実際に出力される前に出力される次のＭＵＸ入力チャネルへのいかなる変化も感知されず、それに関してプリチャージは始まらない。しかしながら、もしＭＵＸから出力される可能性のある信号が、プリチャージの開始および終了の間の時間間隔、すなわちプリチャージ期間中、において比較的ゆっくり動くとすれば、そのような妥協は、回路内の部品数を減らすために許容できる。

上記のすべての例では、スイッチをオンあるいはオフにするか、または「開く」（オフにする）あるいは「閉じる」（オンにする）とすることができる様々なスイッチを参照してきた。当然のことながら、記載された回路におけるスイッチは、典型的には適切に制御されたトランジスタとして実現され、回路内のスイッチの大部分は、通常のＮＭＯＳ、ＰＭＯＳ、またはＴゲートトランジスタスイッチとして実装される。スイッチのいくつか、特にＭＵＸ出力ラインに接続するスイッチ５２、７２、および１００はゲート昇圧ＮＭＯＳトランジスタであってもよく、一方スイッチ５０はゲート昇圧ＰＭＯＳトランジスタと直列のＮＭＯＳトランジスタの組み合わせであってもよい。当然のことながら、他のトランジスタベースのスイッチが、記載された回路の実施に使用されてもよい。

さらなる例を提供するために、追加、削除、または代用のいずれの方法によろうが、様々なさらなる改変が上述の例になされてもよく、それらのいずれかおよびすべては、添付の特許請求の範囲によって包含されることが意図されている。

１０ サンプリング回路
１２ マルチプレクサ
１４ ｃａｐｄａｃ
１６ オペレーショナルトランスコンダクタンスアンプ
２０ スイッチ
４２ マルチプレクサ
４４ ｃａｐｄａｃ
４６ オペレーショナルトランスコンダクタンスアンプ
４８ 入力ノード
５０ スイッチ
５２ スイッチ
５４ キャパシタ
５６ キャパシタ
５８ スイッチ
６０ スイッチ
６２ スイッチ
６４ 電源ノード
６６ スイッチ
６８ スイッチ
７０ スイッチ
７２ スイッチ
７４ スイッチ
７６ 電池キャパシタ
７８ スイッチ
８０ 電源ノード
８１ 電源ノード
８３ 低電圧ノード
９２ アンプ
１００ スイッチ
１４２ 入力スイッチ
１４４ スイッチトキャパシタアレイ
１８４ スイッチトキャパシタユニット
１８６ スイッチトキャパシタユニット
４４２ 入力スイッチ
４４４ キャパシタ
１８４２ キャパシタ入力スイッチ
１８４４ キャパシタ
１８４６ キャパシタ出力スイッチ
１８６２ キャパシタ入力スイッチ
１８６４ キャパシタ
１８６６ キャパシタ出力スイッチ

Claims (11)

1. マルチプレクサが信号を供給する容量性負荷をプリチャージするためのプリチャージ回路を有するマルチプレキシング回路であって、
   複数の入力チャネルと１つの出力チャネルとを有するマルチプレクサと、
   前記マルチプレクサの前記出力チャネルに接続可能な容量性負荷と、
   前記容量性負荷に次に出力される前記マルチプレクサへの前記入力チャネルの１つの信号に応じて前記容量性負荷をプリチャージするように構成されたプリチャージ回路と、を備え、前記プリチャージ回路は、
   前記容量性負荷をプリチャージするために前記容量性負荷に第１のプリチャージ信号を提供するように構成された第１のアンプと、
   前記マルチプレクサへの前記複数の入力チャネルをそれぞれ追跡するように切り替え可能な複数のキャパシタと、
   次に出力される前記マルチプレクサへの前記入力チャネルを追跡する前記それぞれのキャパシタを前記第１のアンプ入力と直列接続するように切り替えるように制御可能な第１のスイッチ回路と、をさらに備える、マルチプレキシング回路。
2. 前記マルチプレクサへの入力チャネル毎に２つ以上のキャパシタがそれぞれ設けられ、チャネル毎の前記２つ以上のキャパシタは、前記マルチプレクサの前記入力チャネルをそれぞれ追跡するように切り替え可能である、請求項１に記載のマルチプレキシング回路。
3. 前記第１のアンプは、それぞれの第１および第２の差動入力を有する差動アンプであり、入力チャネル毎の２つ以上のキャパシタのうちの一方は、前記キャパシタのための前記それぞれのマルチプレクサ入力チャネルと前記第１のアンプの前記第１の差動入力との間のスイッチング回路を介して接続可能であり、前記２つ以上のキャパシタの他方は、
   ｉ）動作の第１の段階では、前記キャパシタのための前記それぞれのマルチプレクサ入力チャネル、または
   ｉｉ）動作の第２の段階では、前記マルチプレクサ出力チャネルと、
   前記第１のアンプの前記第２の差動入力との間のスイッチング回路を介して接続可能である、請求項２に記載のマルチプレキシング回路。
4. 前記第１のアンプの前記出力と前記容量性負荷との間に直列接続するように切り換え可能な電池をさらに備える、請求項１に記載のマルチプレキシング回路。
5. 第２のスイッチング回路であって、
   ｉ）第３の動作段階では、前記第１のアンプへ前記容量性負荷に並列負荷を提供するように前記電池をスイッチし、前記第１のアンプが、前記容量性負荷と並列に前記電池を充電できるようにすることと、
   ｉｉ）動作の第４の段階では、前記第１のアンプ出力と前記容量性負荷の間で直列に前記電池をスイッチし、前記電池が、前記容量性負荷をプリチャージするために前記アンプ出力信号を補足することができるようにすることと、を行うように構成された、第２のスイッチング回路をさらに備える、請求項４に記載のマルチプレキシング回路。
6. ｉ）第３の動作段階では、前記第１のアンプ出力と前記容量性負荷との間で直列に前記電池をスイッチし、前記電池が、前記容量性負荷をプリチャージするために第１のアンプ出力信号を補足することができるようにする、ように構成された第２のスイッチング回路をさらに備える、請求項４に記載のマルチプレキシング回路。
7. 使用中に、前記容量性負荷に次に出力される前記マルチプレクサへの前記入力チャネルの１つの信号に応じて前記容量性負荷をプリチャージするように構成された第２のプリチャージ回路であって、
   前記容量性負荷をプリチャージするために前記容量性負荷に第２のプリチャージ信号を提供するように構成された第２のアンプと、
   前記マルチプレクサへの前記複数の入力チャネルをそれぞれ追跡するように切り替え可能な複数のキャパシタと、
   次に出力される前記マルチプレクサへの前記入力チャネルを追跡する前記それぞれのキャパシタを前記第２のアンプ入力と直列接続するように切り替えるように制御可能な第２のスイッチング回路と、をさらに備える、第２のプリチャージ回路をさらに備える、請求項１に記載のマルチプレキシング回路。
8. 前記第２のアンプは、前記第１のアンプが前記第１のプリチャージ信号を前記容量性負荷に提供する前に、前記第２のプリチャージ信号を前記容量性負荷に提供し、
   前記第２のプリチャージ信号は前記第１のプリチャージ信号よりも大きく、それによって２段階のプリチャージ動作が得られる、請求項７に記載のマルチプレキシング回路。
9. マルチプレクサが信号を提供する容量性負荷をプリチャージするためのプリチャージ回路を有するマルチプレキシング回路であって、
   複数の入力チャネルと出力チャネルとを有するマルチプレクサと、
   前記マルチプレクサの前記出力チャネルに接続可能な容量性負荷と、
   前記容量性負荷に次に出力される前記マルチプレクサへの前記入力チャネルの１つの信号に応じて前記容量性負荷にプリチャージするように構成されたプリチャージ回路であって、
   前記容量性負荷をプリチャージするために前記容量性負荷に第１のプリチャージ信号を提供するように構成された第１のアンプと、
   前記容量性負荷に補充プリチャージ信号を提供するために前記第１のアンプの前記出力と前記容量性負荷との間で直列にスイッチ可能な電池と、をさらに備える、プリチャージ回路と、
   スイッチング回路であって、
   ｉ）第１の動作段階では、前記第１のアンプへ前記容量性負荷に並列な負荷を提供するように前記電池をスイッチし、前記第１のアンプが、前記容量性負荷と並列に前記電池を充電することと、
   ｉｉ）第２の動作段階では、前記第１のアンプ出力と前記容量性負荷の間で直列に前記電池をスイッチし、前記電池が、前記容量性負荷をプリチャージするために前記アンプ出力信号を補足することができるようにすることと、を行うように構成されたスイッチング回路と、
   を備える、マルチプレキシング回路。
10. 第１のマルチプレクサが信号を提供する容量性負荷をプリチャージするためのプリチャージ回路を有するマルチプレキシング回路を動作させる方法であって、
    ａ）複数のそれぞれのキャパシタを介して、前記第１のマルチプレクサへの複数の入力チャネル上の前記信号を追跡することと、
    ｂ）前記第１のマルチプレクサによって次に出力される前記入力チャネルの１つを選択
    し、前記選択されたチャネルを追跡する前記それぞれのキャパシタを介して、前記選択されたチャネルの前記信号を第１のアンプに供給することと、
    ｃ）前記第１のアンプにおいて、前記それぞれのキャパシタを介して前記第１のアンプで受信された前記信号に応じて第１のプリチャージ信号を生成することと、
    ｄ）前記選択された入力チャネルが前記第１のマルチプレクサによって出力される前に、前記容量性負荷をプリチャージするために前記第１プリチャージ信号を前記容量性負荷に供給することと、を含む、方法。
11. ｅ）第２のアンプにおいて、前記第１のマルチプレクサによって次に出力される前記選択されたチャネル上の前記信号に対応する前記第２のアンプで受信される信号に応じて、第２のプリチャージ信号を生成することと、
    ｆ）前記第１のプリチャージ信号が前記容量性負荷に供給される前に、前記容量性負荷をプリチャージするために、前記第２のプリチャージ信号を前記容量性負荷に供給することと、をさらに含み、
    前記第２のプリチャージ信号は前記第１のプリチャージ信号よりも大きく、それによって前記容量性負荷の粗いプリチャージが得られ、続いて細かいプリチャージが行われる、請求項１０に記載の方法。

Images