CN115865059A - 比较器电路及其控制方法、电压比较装置和模数转换器 - Google Patents

Abstract

本申请涉及一种比较器电路及其控制方法、电压比较装置和模数转换器，比较器电路用于比较第一电压和第二电压，比较器电压包括储能电路、运放电路和第一开关元件；运放电路的第一输入端用于接收参考电压，运放电路的第二输入端经第一开关元件与运放电路的输出端连接，储能电路的第一端用于分时接收第一电压或第二电压，储能电路的第二端与运放电路的第二输入端连接。

Description

比较器电路及其控制方法、电压比较装置和模数转换器

技术领域

本申请实施例涉及集成电路技术领域，特别是涉及一种比较器电路及其控制方法、电压比较装置和模数转换器。

背景技术

比较器电路在模拟电路中被广泛应用，例如在模数转换器中，比较器电路起着至关重要的作用。其中，能否准确地比较两个输入端的电流或电压的大小，是比较器电路的关键技术指标。但是，由于比较器电路的内部电路设计的不足，若两个被比较信号的差值小于或等于一定阈值时，比较器电路无法准确地输出比较结果。即，现有的比较器电路的灵敏度已无法满足使用需求。

发明内容

本申请实施例提供了一种比较器电路及其控制方法、电压比较装置和模数转换器，可以优化比较器电路的灵敏度。

一种比较器电路，用于比较第一电压和第二电压，所述比较器电压包括储能电路、运放电路和第一开关元件；其中，

所述运放电路的第一输入端用于接收参考电压，所述运放电路的第二输入端经所述第一开关元件与所述运放电路的输出端连接，所述储能电路的第一端用于分时接收所述第一电压或所述第二电压，所述储能电路的第二端与运放电路的第二输入端连接。

一种电压比较装置，包括：

如上述的比较器电路；

控制器，与所述比较器电路连接，用于输出包括第一电平和第二电平的控制信号。

一种模数转换器，包括如上述的电压比较装置，所述电压比较装置用于根据待转换的模拟信号和预设的阈值信号生成对应的数字信号。

一种比较器电路的控制方法，用于上述的比较器电路，所述控制方法包括：

包含将第一开关元件设定于导通状态的第一控制以及包含将第一开关元件设定于断开状态的第二控制。

上述比较器电路，通过储能电路可以将运放电路自身的电路特性进行存储，在第一开关元件的通断状态改变时，运放电路自身的电路特性始终保持不变，因此可以通过基于已存储的电荷，去除输入失调电压(offset)对比较结果的影响，从而提高比较器电路的灵敏度。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例的比较器电路接收第一电压Va时的电路图之一；

图2为一实施例的比较器电路接收第二电压Vb时的电路图之一；

图3为一实施例的比较器电路的电路图之二；

图4为一实施例的比较器电路的电路图之三；

图5为一实施例的比较器电路的电路图之四；

图6为一实施例的比较器电路的电路图之五；

图7为一实施例的比较器电路的电路图之六；

图8为一实施例的比较器电路在第一工作模式时的等效电路图；

图9为一实施例的比较器电路在第二工作模式时的等效电路图；

图10为一实施例的比较器电路的仿真示意图；

图11为一实施例的电压比较装置的结构示意图之一；

图12为一实施例的电压比较装置的结构示意图之二。

元件标号说明：

比较器电路：10；储能电路：100；运放电路：200；第一级运算放大器：210；第二级运算放大器：220；密勒补偿结构：230；信号选择电路：300；波形调制电路：400；或非门：410；参考电压生成电路：500；控制器：20；采样电路：30。

具体实施方式

为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻R1称为第二电阻R2，且类似地，可将第二电阻R2称为第一电阻R1。第一电阻R1和第二电阻R2两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

图1为一实施例的比较器电路10接收第一电压Va时的电路图之一，图2为一实施例的比较器电路10接收第二电压Vb时的电路图之一，其中，当比较器电路10接收第一电压Va时，可以理解为比较器电路10处于第一工作模式，当比较器电路10接收第二电压Vb时，可以理解为比较器电路10处于第二工作模式。结合参考图1和图2，在本实施例中，所述比较器电压包括储能电路100、运放电路200和第一开关元件S1。

所述运放电路200的第一输入端用于接收参考电压Vref，所述运放电路200的第二输入端经所述第一开关元件S1与所述运放电路200的输出端连接，所述储能电路100的第一端用于分时接收所述第一电压Va或所述第二电压Vb，所述储能电路100的第二端与运放电路200的第二输入端连接。其中，运放电路200的第一输入端可以为同相输入端，运放电路200的第二输入端可以为反相输入端。

在本实施例中，通过储能电路可以将运放电路自身的电路特性进行存储，在第一开关元件的通断状态改变时，运放电路自身的电路特性始终保持不变，因此可以通过基于已存储的电荷，去除offset对比较结果的影响，从而提高比较器电路的灵敏度。

在其中一个实施例中，所述比较器电路10在使得所述第一开关元件S1被设定于导通状态时以第一工作模式运行和使得第一开关元件S1被设定于断开状态时以第二工作模式运行以得出比较结果。即，比较器电路10被配置有两种不同的工作模式，并可以通过切换第一开关元件S1，使比较器电路10分别处于不同的工作模式，并在完成一次由第一工作模式至第二工作模式的切换后，输出对第一电压Va和第二电压Vb的比较结果。

具体地，继续参考图1，第一开关元件S1受控先导通，以使比较器电路10先工作于第一工作模式，当所述第一开关元件S1导通时，所述储能电路100被配置为根据接收到的所述第一电压Va和第二端接收到的电压存储电荷。即，储能电路100中存储的总电荷量由第一电压Va和运放电路200的第二输入端的电压共同确定。

第一开关元件S1导通预设时长后受控断开，其中，预设时长为能够为储能电路100充满上述总电荷量所需的时长，可以理解的是，第一开关元件S1的导通时长也可以大于上述预设时长，本实施例不做限定。其中，导通时长例如可以为0.5μs、1μs等。当所述第一开关元件S1断开时，所述储能电路100被配置为根据接收到的所述第二电压Vb和存储的电荷向第二端放电，以调节所述运放电路200的第二输入端的电压，使所述运放电路200的输出端输出与所述比较器电路10的比较结果相对应的电压。

在相关技术中，由于运放电路200本身的非理想性，以及在版图设计过程和生产过程中的不可避免的因素，运放电路200中需要对称的器件无法做到完全对称和精确，因此，就会在运放电路200中引入系统offset和随机offset。而offset会直接影响比较器电路10的精度，即，如果第一电压Va和第二电压Vb之间的差值小于或等于offset，比较器电路10就无法获得准确的比较结果。因此，在本实施例中，通过先对储能电路100进行充电，可以理解为先将运放电路200自身的电路特性进行了存储，在由第一工作模式切换为第二工作模式时，运放电路200自身的电路特性始终保持不变，因此可以通过基于已存储的电荷，去除offset对比较结果的影响，从而提高比较器电路10的灵敏度。

可以理解的是，本实施例不具体限定比较器电路10处于第一工作模式时的输出电压Vout，而是以第二工作模式时的输出电压Vout评价第一电压Va和第二电压Vb之间的大小关系。示例性地，当第一电压Va大于第二电压Vb时，比较器电路10在第二工作模式时输出高电压，例如为1.8V；当第一电压Va小于或等于第二电压Vb时，比较器电路10在第二工作模式时输出低电压，例如为0V。

继续参考图1和图2，在其中一个实施例中，所述储能电路100包括第一储能元件和第二储能元件。所述第一储能元件的第一端用于分时接收所述第一电压Va或所述第二电压Vb，所述第一储能元件的第二端与接地端连接。第二储能元件分别与所述第一储能元件的第一端、所述运放电路200的第二输入端连接。其中，第一储能元件例如可以为电容、电感等具有电荷存储功能的元件，第二储能元件例如也可以为电容、电感等具有电荷存储功能的元件。而且，第一储能元件和第二储能元件的类型可以相同，也可以不同，本实施例不做限定。

具体地，以第一储能元件和第二储能元件均为电容为例，具体分析比较器电路10的工作原理。所述第二电容C2的第一端用于分时接收所述第一电压Va或所述第二电压Vb，所述第二电容C2的第二端与接地端连接。第三电容C3分别与所述第二电容C2的第一端、所述运放电路200的第二输入端连接。

在理想情况下，运放电路200没有offset。参考图1，当外部输入的控制信号CK控制第一开关元件S1闭合时，运放电路200构成闭环结构，由于运放电路200的虚短特性，V_{im_1}＝V_ip＝V_ref，其中，V_{im_1}是指当CK＝1时的运放电路的反相输入端的电压值，V_ip是指运放电路的同相输入端的电压值，V_ref是指外部输入的参考电压。由于第一电压Va为一稳定的电压信号，而电容会隔离直流信号，所以运放电路200的第二输入端的电压与第一电压Va无关。此时，第二电容C2上的电荷量为V_a*C₂，第三电容C3上的电荷量为(V_a-V_{im_1})*C₃＝(V_a-V_ip)*C₃＝(V_a-V_ref)*C₃。参考图2，当第一开关元件S1断开时，运放电路200构成开环结构。此时，第二电容C2上的电荷量为V_b*C₂，第三电容C3上的电荷量为(V_b-V_{im_0})*C₃，其中，V_{im_0}是指当CK＝0时运放电路的反相输入端的电压值。

可以理解的是，由于电荷守恒定律，在图1和图2两种工作模式中，第二电容C2和第三电容C3上的电荷总量应当相等。即，V_a*C₂+(V_a-V_ref)*C₃＝V_b*C₂+(V_b-V_{im_0})*C₃。从上式可以得到，

而运放电路200的第一输入端的电压保持为V_ref不变。因此，/>

即，在图2所示的第二工作模式时，V_b-V_a与V_{im_0}-V_ip正相关。而且，在比较过程中，不牵扯到第一电压Va和第二电压Vb的绝对大小。因此，第一电压Va和第二电压Vb可以很小，例如为10mV，第一电压Va和第二电压Vb也可以很大，例如为AVDD-10mV，其中AVDD为比较器电路10的电源电压。即，本实施例实现了输入信号的rail-to-rail(轨至轨)。

在运放电路200存在offset的情况下，假设offset为偏移电压Voff。当第一开关元件S1闭合时，第三电容C3上的电荷量为(V_a-V_{im_1})*C₃＝(V_a-V_ip-Voff)*C₃＝(V_a-V_ref-Voff)*C₃。当第一开关元件S1导通时，如前述计算，

由于偏移电压Voff的存在，运放电路200对(V_{im_0}-Voff)与V_ip进行比较，即，

由此可见，在图2所示的第二工作模式时，偏移电压Voff被抵消掉了。因此，本实施例的比较器电路10能够完全克服运放电路200的offset对比较结果的影响，从而提供了一种灵敏度较高的比较器电路10。/>

在其中一个实施例中，所述第一开关元件S1用于在控制信号的控制下导通或断开，控制信号被配置有两种不同的电平状态，即第一电平和第二电平。示例性地，第一电平可以为高电平，第二电平可以为低电平。其中，当所述控制信号处于第一电平时，所述第一开关元件S1导通，以使所述储能电路100根据所述第一电压Va和第二端接收到的电压存储电荷。当所述控制信号处于第二电平时，所述第一开关元件S1导通，以使所述储能电路100根据所述第二电压Vb和存储的电荷向第二端放电。可以理解的是，在其他实施例中，控制信号也可以为电流信号等。

图3为一实施例的比较器电路10的电路图之二，参考图3，在本实施例中，比较器电路10还包括信号选择电路300。所述信号选择电路300的第一输入端用于接收所述第一电压Va，所述信号选择电路300的第二输入端用于接收所述第二电压Vb，所述信号选择电路300的控制端用于接收所述控制信号。可选地，所述控制信号可以为时钟信号CK。所述信号选择电路300用于在所述控制信号处于第一电平时，选择输出所述第一电压Va，并在所述控制信号处于第二电平时，选择输出所述第二电压Vb。在图3所示的实施例中，信号选择电路300为多路选择器mux，在其他实施例中，信号选择电路300可以为SPDT开关等具有通路选择功能的器件，此处不做限定。在本实施例中，通过信号选择电路300较为简单的连接关系，实现了对不同电压的分时输出，避免了储能电路100需要频繁切换连接的电压端口才能分时接收第一电压Va或第二电压Vb的情况，从而提高了比较器电路10的测试效率。

图4为一实施例的比较器电路10的电路图之三，参考图4，在本实施例中，比较器电路10还包括波形调制电路400。波形调制电路400与所述运放电路200的输出端连接，用于根据接收的所述根据所述运放电路200输出的电压和所述控制信号输出与所述比较结果相对应的信号波形。可以理解的是，通过设置波形调制电路400，可以将运放电路200的输出端的电压可视化，从而便于基于比较结果进行进一步地分析，例如可以通过获取信号波形的上升沿时刻、下降沿时刻等以实现更加复杂的分析功能。

继续参考图4，在其中一个实施例中，所述控制信号为时钟信号CK，所述波形调制电路400包括或非门410。所述或非门410的一个输入端与所述运放电路200的输出端连接，所述或非门410的另一个输入端用于接收所述时钟信号CK，所述或非门410用于根据所述运放电路200输出的电压和所述时钟信号CK生成所述信号波形。在本实施例中，当时钟信号CK为高电平时，不论运放电路200的输出端电压为高电平还是低电平，信号波形在该时刻均对应为低电平，当时钟信号CK为低电平时，信号波形在该时刻对应为运放电路200的输出端电压的反相信号。在其他实施例中，波形调制电路400也可为其他逻辑门，例如为与非门，但逻辑门的类型应当与第一开关器件的开关逻辑相对应。

图5为一实施例的比较器电路10的电路图之四，参考图5，在本实施例中，比较器电路10还包括参考电压生成电路500，参考电压生成电路500与运放电路200的第一输入端连接，并用于生成所述参考电压Vref。继续参考图5，参考电压生成电路500可以包括第二电阻R2和第三电阻R3，并通过电阻分压的方式提供参考电压Vref，示例性地，第二电阻R2和第三电阻R3的比值可以为4：3，则参考电压Vref为

可以理解的是，上述电阻比值仅用于示例性说明，而不用于限定本实施例的保护范围。

图6为一实施例的比较器电路10的电路图之五，参考图6，在本实施例中，参考电压生成电路500还包括第四开关元件S4，第四开关元件S4串联连接在接地端与电源电压端AVDD之间的路径上。示例性地，第四开关元件S4可以为一个MOS管，且第四开关元件S4可以如图6所示分别与第二电阻R2、电源电压端AVDD连接。第四开关元件S4在电源信号的控制下导通或断开，具体地，本实施例的第四开关元件S4受控于电源信号的反相信号pwron_b，当电源信号pwron为高电平时，反相信号pwron_b为低，并控制接地端与电源电压端AVDD之间的路径导通，从而使参考电压生成电路500输出参考电压Vref。在本实施例中，通过第四开关元件S4控制参考电压生成电路500是否输出参考电压Vref，可以在比较器电路10不工作时，有效降低比较器电路10的功耗。

继续参考图6，在其中一个实施例中，比较器电路10还包括第三开关元件S3，第三开关元件S3与所述参考电压生成电路500、所述运放电路200的第一输入端连接，所述第三开关元件S3用于在所述控制信号处于第一电平时导通，并在所述控制信号处于第二电平时导通断开。进一步地，比较器电路10还包括第四电容C4，第四电容C4用于在第三开关元件S3导通时存储电荷，并在第三开关元件S3断开时通过已存储的电荷保持运放电路200的第一输入端的电压水平不变。基于以上电路结构，可以在不影响比较结果的准确性的基础上，降低比较器电路10的功耗。

图7为一实施例的比较器电路10的电路图之六，参考图7，在本实施例中，所述运放电路200包括二级运算放大器和连接于两级所述运算放大器之间的密勒补偿结构230。

具体地，第一级运算放大器210包括MOS管p1、MOS管n1、MOS管p2、MOS管n2和MOS管n3。其中，MOS管p1的栅极与MOS管p2的栅极连接，MOS管p1的源极与MOS管p2的源极连接，MOS管p1的漏极分别与MOS管n1的漏极、MOS管p1的栅极连接，MOS管p2的漏极与MOS管n2的漏极连接，MOS管n1的栅极作为运放电路200的第一输入端，MOS管n2的栅极作为运放电路200的第二输入端，MOS管n1的源极与MOS管n2的源极连接，MOS管n2的栅极用于接收偏置电压Nbias，MOS管n2的源极与接地端连接，MOS管n2的漏极与MOS管n1的源极连接。第二级运算放大器220包括MOS管p3和MOS管n4，MOS管p3的栅极与MOS管p2的漏极连接，MOS管p3的源极与电源电压端AVDD连接，MOS管p3的漏极与MOS管n4的漏极连接，MOS管n4的源极用于接收偏置电压Nbias，MOS管n4的源极与接地端连接，MOS管p3的漏极与MOS管n4的漏极之间的节点作为运放电路200的输出端。在本实施例中，通过二级运算放大器的结构，可以在保证增益的基础上，有效提高输出摆幅，从而实现输出的rail-to-rail。

可以理解的是，在相关技术中，比较器电路的可比较范围受限于MOS管的阈值电压Vth，如果采用NMOS输入，其中一个输入端的输入信号(Vip或者Vim)的最小值至少是V_{ds_N3}+V_{gs_N1/N2}，该值一般在0.5V-0.8V左右，从而损失一部分可比较范围。如果采用PMOS输入，其中一个输入端的输入信号(Vip或者Vim)的最大值不能超过AVDD-V_{ds_P3}-V_{gs_P1/P2}，相似地，该值一般为AVDD-0.8V至AVDD-0.5V，从而也会损失一部分可比较范围。若采用NMOS和PMOS相组合输入的比较器电路，由于有两组输入对管，需要同时施加两组偏置电压Nbias和Pbias，从而大大增加电路的复杂性，并且引入额外的功耗。相对于采用NMOS和PMOS相组合输入的比较器电路，在本实施例中，只需采用一组输入对管，相应地，也只需要一组偏置电压(即图7中的Nbias)，即可实现需要的比较功能。可以理解的是，偏置电压的数量与比较器电路的功耗正相关。因此，本实施例通过NMOS输入的两级运算放大器相对简单的电路结构和比较小的功耗，基于两级运算放大器自身大摆幅的输出特性，结合前述储能电路100的储能补偿功能所述支持的大输入范围，共同实现了一种输入和输出两端rail-to-rail的比较器电路10。

继续参考图7，MOS管p3的漏极与MOS管p3的漏极之间连接有密勒补偿结构230，所述密勒补偿结构230包括串联连接的第一电阻R1、第一电容C1和第二开关元件S2。在本实施例中，密勒补偿结构230能够产生密勒效应(Miller Effect)，密勒效应即是指当电容器从具有大负增益的放大器的输入连接到输出时发生的等效电容的增加的效应。可以理解的是，电容具有抑制电路中的信号波动，从而提高电路稳定性的作用。因此，通过设置密勒补偿结构230，能够产生上述增加等效电容的效果，从而可以有效提升运放电路200的稳定性。而且，通过控制所述第二开关元件S2在所述控制信号处于第一电平时导通，并在所述控制信号处于第二电平时导通断开，可以使运放电路200工作在闭环结构时，具有较好的稳定性，并在开环结构时，具有较好的响应速度，实现比较器电路10的比较结果的快速输出。

具体地，图8为一实施例的比较器电路10在第一工作模式时的等效电路图，图9为一实施例的比较器电路10在第二工作模式时的等效电路图，需要说明的是，为了更清晰地示出实际运行的等效电路结构，在图8和图9中将导通闭合的开关以导线示出，并省略了在开关元件的控制下未接入至运放电路200的部分电路结构。以参考电压Vref为

为例，参考图8，在第一工作模式下，第一开关元件S1闭合、第二开关元件S2闭合、第三开关元件S3闭合且第四开关元件S4导通，运放电路200构成闭环结构，在理想情况下，运放电路200没有offset。信号选择电路300输出第一电压Va。由于运放电路200的虚短特性，

其中，V_{im_1}是指当CK＝1时的vim的电压值。由于第一电压Va为一稳定的电压信号，而电容会隔离直流信号，所以运放电路200的第二输入端的电压与第一电压Va无关。此时，第二电容C2上的电荷量为V_a*C₂，第三电容C3上的电荷量为

参考图9，在第二工作模式下，第一开关元件S1断开、第二开关元件S2断开、第三开关元件S3断开且第四开关元件S4导通，运放电路200构成开环结构，信号选择电路300输出第二电压Vb。此时，第二电容C2上的电荷量为V_b*C₂，第三电容C3上的电荷量为(V_b-V_{im_0})*C₃，其中，V_{im_0}是指当CK＝0时的vim的电压值。

可以理解的是，由于电荷守恒定律，在两种工作模式中，第二电容C2和第三电容C3上的电荷总量应当相等。即，

从上式可以得到，/>

而运放电路200的第一输入端的电压保持为/>

不变。因此，/>

即，在第二工作模式时，V_b-V_a与V_{im_0}-V_p正相关。而且，在比较过程中，不牵扯到第一电压Va和第二电压Vb的绝对大小，且参考电压Vref的具体数值不会影响比较结果。/>

在运放电路200存在offset的情况下，假设offset为偏移电压Voff。当第一开关元件S1闭合时，第三电容C3上的电荷量为(V_a-V_{im_1})*C₃＝(V_a-V_ip-Voff)*C₃＝(V_a-V_ref-Voff)*C₃。当第一开关元件S1导通时，如前述计算，

由于偏移电压Voff的存在，运放电路200对(V_{im_0}-Voff)与V_{ip_0}进行比较，即，/>

由此可见，在第二工作模式时，偏移电压Voff被抵消掉了。因此，本实施例的比较器电路10能够完全克服运放电路200的offset对比较结果的影响，从而提供了一种灵敏度较高的比较器电路10。

图10为一实施例的比较器电路10的仿真示意图，参考图10，当第一电压Va小于第二电压Vb时，波形调制电路400输出的信号波形为脉冲信号；当第一电压Va大于第二电压Vb时，波形调制电路400输出的信号波形为方波信号，从而实现了对输入信号的比较，并输出与比较结果相对应的信号波形。需要注意的是，输入信号时应当满足

即，

以避免运放电路200中的MOS管被击穿。

图11为一实施例的电压比较装置的结构示意图之一，参考图11，电压比较装置包括如上述的比较器电路10和控制器20，控制器20与所述比较器电路10连接，用于输出包括第一电平和第二电平的控制信号，控制器20通过第一电平的控制信号将第一开关元件设定于导通状态，并通过第二电平的控制信号将第一开关元件设定于断开状态。可以理解的是，本实施例的比较器电路10的结构可参考前述实施例，此处不再进行赘述。基于前述的比较器电路10，本实施例提供了一种灵敏度较高的电压比较装置。

图12为一实施例的电压比较装置的结构示意图之二，参考图12，在本实施例中，当所述比较器电路10包括波形调制电路400时，所述电压比较装置还包括采样电路30，采样电路30与所述波形调制电路400连接，用于对所述波形调制电路400输出的信号波形进行采样处理，并根据采样结果输出携带电压比较结果的数字信号。其中，采样电路30在合适的时间点进行采样，并在连续采样到多个0时输出0，或在连续采样到多个1时输出1。可以理解的是，本实施例不对采样电路30的具体结构进行限定，只要能够与接收到的信号以预设间隔进行采样，都属于本实施例的保护范围。

本申请实施例还提供了一种模数转换器，包括如上述的电压比较装置，所述电压比较装置用于根据待转换的模拟信号和预设的阈值信号生成对应的数字信号。基于前述的电压比较装置，本实施例可以提供一种转换精度较高的模数转换器。其中，模数转换器可以是但不限于SAR ADC(逐次逼近型ADC)和∑–△型ADC。

在其中一个实施例中，提供了一种比较器电路的控制方法，在本实施例中，比较器电路的控制方法用于控制前述任一实施例中的比较器电路，所述控制方法包括：包含将第一开关元件设定于导通状态的第一控制以及包含将第一开关元件设定于断开状态的第二控制。在本实施例中，通过先将运放电路自身的电路特性进行存储，可以通过基于已存储的电荷，去除offset对比较结果的影响，从而提供一种比较灵敏度较高的控制方法。

具体地，以图1和图2所示的比较器电路为例，处理器输出第一电平的控制信号，所述第一电平的控制信号用于将第一开关元件S1设定于导通状态，具体以控制储能电路100根据接收到的第一电压Va和第二端接收到的电压存储电荷，并控制所述运放电路200的第二输入端与所述运放电路200的输出端导通，其中，所述运放电路200的第一输入端用于接收参考电压Vref，所述储能电路100的第二端与运放电路200的第二输入端连接。

处理器输出第二电平的控制信号，所述第二电平的控制信号用于将第一开关元件S1设定于断开状态，具体以控制所述储能电路100根据接收到的第二电压Vb和存储的电荷向第二端放电，并控制所述运放电路200的第二输入端与所述运放电路200的输出端断开，以调节所述运放电路200的第二输入端的电压，使所述运放电路200的输出端输出与所述比较器电路10的比较结果相对应的电压。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种比较器电路，其特征在于，用于比较第一电压和第二电压，所述比较器电压包括储能电路、运放电路和第一开关元件；其中，

所述运放电路的第一输入端用于接收参考电压，所述运放电路的第二输入端经所述第一开关元件与所述运放电路的输出端连接，所述储能电路的第一端用于分时接收所述第一电压或所述第二电压，所述储能电路的第二端与运放电路的第二输入端连接。

2.根据权利要求1所述的比较器电路，其特征在于，所述比较器电路在使得所述第一开关元件被设定于导通状态时以第一工作模式运行和使得第一开关元件被设定于断开状态时以第二工作模式运行以得出比较结果。

3.根据权利要求2所述的比较器电路，其特征在于，所述第一工作模式为当所述第一开关元件导通时，所述储能电路被配置为根据接收到的所述第一电压和第二端接收到的电压存储电荷；

所述第二工作模式为当所述第一开关元件断开时，所述储能电路被配置为根据接收到的所述第二电压和存储的电荷向第二端放电，以调节所述运放电路的第二输入端的电压，使所述运放电路的输出端输出与所述比较器电路的比较结果相对应的电压。

4.根据权利要求1所述的比较器电路，其特征在于，所述储能电路包括：

第一储能元件，所述第一储能元件的第一端用于分时接收所述第一电压或所述第二电压，所述第一储能元件的第二端与接地端连接；

第二储能元件，分别与所述第一储能元件的第一端、所述运放电路的第二输入端连接。

5.根据权利要求1至4任一项所述的比较器电路，其特征在于，所述第一开关元件用于在控制信号的控制下导通或断开，当所述控制信号处于第一电平时，所述第一开关元件导通，以使所述储能电路根据所述第一电压和第二端接收到的电压存储电荷；当所述控制信号处于第二电平时，所述第一开关元件导通，以使所述储能电路根据所述第二电压和存储的电荷向第二端放电。

6.根据权利要求5所述的比较器电路，其特征在于，还包括：

信号选择电路，所述信号选择电路的第一输入端用于接收所述第一电压，所述信号选择电路的第二输入端用于接收所述第二电压，所述信号选择电路的控制端用于接收所述控制信号，所述信号选择电路用于在所述控制信号处于第一电平时，选择输出所述第一电压，并在所述控制信号处于第二电平时，选择输出所述第二电压。

7.根据权利要求5所述的比较器电路，其特征在于，还包括：

波形调制电路，与所述运放电路的输出端连接，用于根据接收的所述根据所述运放电路输出的电压和所述控制信号输出与所述比较结果相对应的信号波形。

8.根据权利要求7所述的比较器电路，其特征在于，所述控制信号为时钟信号，所述波形调制电路包括：

或非门，所述或非门的一个输入端与所述运放电路的输出端连接，所述或非门的另一个输入端用于接收所述时钟信号，所述或非门用于根据所述运放电路输出的电压和所述时钟信号生成所述信号波形。

9.根据权利要求5所述的比较器电路，其特征在于，所述运放电路包括二级运算放大器和连接于两级所述运算放大器之间的密勒补偿结构，所述密勒补偿结构包括串联连接的第一电阻、第一电容和第二开关元件，所述第二开关元件用于在所述控制信号处于第一电平时导通，并在所述控制信号处于第二电平时导通断开。

10.根据权利要求5所述的比较器电路，其特征在于，还包括：

参考电压生成电路，用于生成所述参考电压；

第三开关元件，分别与所述参考电压生成电路、所述运放电路的第一输入端连接，所述第三开关元件用于在所述控制信号处于第一电平时导通，并在所述控制信号处于第二电平时导通断开。

11.根据权利要求10所述的比较器电路，其特征在于，所述参考电压生成电路包括串联连接在接地端和电源电压端之间的第二电阻、第三电阻和第四开关元件，所述第四开关元件用于在电源信号的控制下导通或断开。

12.一种电压比较装置，其特征在于，包括：

如权利要求1至11任一项所述的比较器电路；

控制器，与所述比较器电路连接，用于输出包括第一电平和第二电平的控制信号。

13.根据权利要求12所述的电压比较装置，其特征在于，当所述比较器电路包括波形调制电路时，所述电压比较装置还包括：

采样电路，与所述波形调制电路连接，用于对所述波形调制电路输出的信号波形进行采样处理，并根据采样结果输出携带电压比较结果的数字信号。

14.一种模数转换器，其特征在于，包括如权利要求13所述的电压比较装置，所述电压比较装置用于根据待转换的模拟信号和预设的阈值信号生成对应的数字信号。

15.一种比较器电路的控制方法，其特征在于，用于控制如权利要求1至11任一项所述的比较器电路，所述控制方法包括：

包含将第一开关元件设定于导通状态的第一控制以及包含将第一开关元件设定于断开状态的第二控制。

Images