JP6692908B2 - アンテナスイッチとダイプレクサのモノリシックな集積 - Google Patents

アンテナスイッチとダイプレクサのモノリシックな集積 Download PDF

Info

Publication number
JP6692908B2
JP6692908B2 JP2018534945A JP2018534945A JP6692908B2 JP 6692908 B2 JP6692908 B2 JP 6692908B2 JP 2018534945 A JP2018534945 A JP 2018534945A JP 2018534945 A JP2018534945 A JP 2018534945A JP 6692908 B2 JP6692908 B2 JP 6692908B2
Authority
JP
Japan
Prior art keywords
radio frequency
circuit structure
filter
integrated
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018534945A
Other languages
English (en)
Other versions
JP2019508878A5 (ja
JP2019508878A (ja
Inventor
シチュン・グ
チェンジエ・ズオ
スティーヴ・ファネリ
トーマス・ジー
ヨン・キュ・ソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2019508878A publication Critical patent/JP2019508878A/ja
Publication of JP2019508878A5 publication Critical patent/JP2019508878A5/ja
Application granted granted Critical
Publication of JP6692908B2 publication Critical patent/JP6692908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Geometry (AREA)

Description

関連出願の相互参照
本出願は、２０１６年１月１１日に出願された「ＭＯＮＯＬＩＴＨＩＣ ＩＮＴＥＧＲＡＴＩＯＮ ＯＦ ＡＮＴＥＮＮＡ ＳＷＩＴＣＨ ＡＮＤ ＤＩＰＬＥＸＥＲ」という名称の米国仮出願第６２／２７７４５１号の優先権を主張するものであり、この仮特許出願の開示はその全体が参照により本明細書に明確に組み込まれる。
本開示は、概して集積回路（ＩＣ）に関する。より詳細には、本開示は、アンテナスイッチとダイプレクサのモノリシックな集積に関する。
ワイヤレス通信では、ダイプレクサは、キャリアアグリゲーションシステムにおいて搬送される信号を処理するのを助けることができる。キャリアアグリゲーションシステムでは、信号はハイバンド周波数とローバンド周波数の両方によって伝達される。チップセットでは、ダイプレクサは通常、アンテナとチューナ（または無線周波数（ＲＦ）スイッチ）との間に挿入され、高い性能を確保する。通常、ダイプレクサ構成はインダクタとキャパシタとを含む。ダイプレクサは、高いＱ値を有するインダクタおよびキャパシタを使用することによって高い性能を実現することができる。各構成要素の形状および方向を調整することによって実現することができる各構成要素間の電磁結合の低減によって、高性能ダイプレクサを実現することもできる。ダイプレクサの性能は、特定の周波数での挿入損失および拒絶（たとえば、デシベル（ｄＢ）単位で表される数量）を測定することによって数量化されてもよい。
ダイプレクサ製作プロセスは、電圧制御キャパシタ（バラクタ）、スイッチトアレイキャパシタ、または他の同様のキャパシタを製作するためのプロセスなどの標準的な半導体プロセスに適合し得る。ダイプレクサ構成の構成要素を単一の基板上に製作すると有利であり得る。単一の基板上に製作すると、様々な異なるパラメータによって調整される調整可能なダイプレクサが実現可能になる場合もある。
高性能ダイプレクサを効率的にかつコスト効果が高くなるように製作することが課題となっている。ダイプレクサ内のインダクタおよびキャパシタのＱ値を向上させることも課題となっている。ダイプレクサ内の様々な構成要素間の電磁結合を低減させ、一方、ダイプレクサを小型化し、リソースを最も経済的に利用すると有利である。
集積無線周波数（ＲＦ）回路構造体が、抵抗性基板材とスイッチとを含む場合がある。このスイッチは、抵抗性基板材によって支持されるシリコンオンインシュレータ（ＳＯＩ）層内に配置される場合がある。集積ＲＦ回路構造体は、ＳＯＩ層に結合された分離層を含むこともある。集積ＲＦ回路構造体は、インダクタとキャパシタとで構成されたフィルタをさらに含む場合がある。このフィルタは、抵抗性基板材とは反対側の集積ＲＦ回路構造体の表面上に配置されることがある。さらに、スイッチは、分離層の第１の表面上に配置される場合がある。
集積無線周波数（ＲＦ）回路構造体を構築する方法は、抵抗性基板材によって支持されるシリコンオンインシュレータ（ＳＯＩ）層内にスイッチを製作するステップを含んでもよい。この方法はまた、スイッチによって支持される、インダクタとキャパシタとで構成されたフィルタを製作するステップを含んでもよい。この方法は、誘電体材料を介してフィルタとスイッチを結合するビアを製作するステップをさらに含んでもよい。
集積無線周波数（ＲＦ）回路構造体は、抵抗性基板材と切り替えのための手段とを含んでもよい。この切替手段は、抵抗性基板材によって支持されるシリコンオンインシュレータ（ＳＯＩ）層内に配置されてもよい。集積ＲＦ回路構造体はまた、ＳＯＩ層に結合された分離層を含んでもよい。集積ＲＦ回路構造体は、インダクタとキャパシタとで構成されたフィルタをさらに含んでもよい。このフィルタは、抵抗性基板材とは反対側の集積ＲＦ回路構造体の表面上に配置されることがある。さらに、切替手段は、分離層の第１の表面上に配置されてもよい。
無線周波数（ＲＦ）フロントエンドモジュールは、集積無線周波数（ＲＦ）回路構造体を含んでもよい。この集積ＲＦ回路構造体は、抵抗性基板材とスイッチとを含んでもよい。このスイッチは、抵抗性基板材によって支持されるシリコンオンインシュレータ（ＳＯＩ）層内に配置されてもよい。集積ＲＦ回路構造体はまた、ＳＯＩ層に結合された分離層を含んでもよい。集積ＲＦ回路構造体は、インダクタとキャパシタとで構成されたフィルタをさらに含んでもよい。このフィルタは、抵抗性基板材とは反対側の集積ＲＦ回路構造体の表面上に配置されてもよい。さらに、スイッチは、分離層の第１の表面上に配置されてもよい。ＲＦフロントエンドモジュールはまた、スイッチの出力に結合されたアンテナを含んでもよい。
上記では、後続の詳細な説明をより良く理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点について以下において説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者には諒解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示に特有であると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
本開示をより完全に理解できるように、ここで、添付の図面と併せて以下の説明を参照する。
本開示の一態様による、ダイプレクサを使用する無線周波数フロントエンド（ＲＦＦＥ）モジュールの概略図である。 本開示の態様による、チップセット用のダイプレクサを使用してキャリアアグリゲーションを実現する無線周波数フロントエンド（ＲＦＦＥ）モジュールの概略図である。 本開示の一態様による、ダイプレクサ構成の図である。 本開示の一態様による無線周波数（ＲＦ）フロントエンドモジュールの図である。 本開示の一態様による集積無線周波数（ＲＦ）回路構造体を示す図である。 本開示の一態様による図３の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図３の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図３の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図３の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図３の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図３の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示のさらなる態様による集積無線周波数（ＲＦ）回路構造体を示す図である。 本開示の一態様による図５の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図５の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図５の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の一態様による図５の集積無線周波数（ＲＦ）回路構造体の製作を示す図である。 本開示の態様による集積無線周波数（ＲＦ）回路構造体を構築する方法を示すプロセスフロー図である。 本開示の構成が有利に利用される場合がある例示的なワイヤレス通信システムを示すブロック図である。 一構成による半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される設計用ワークステーションを示すブロック図である。
添付の図面に関して以下に記載される詳細な説明は、様々な構成について説明するものであり、本明細書において説明する概念が実践される場合がある構成のみを表すものではない。詳細な説明は、様々な概念の完全な理解をもたらすための具体的な詳細を含む。しかしながら、これらの具体的な詳細なしにこれらの概念が実践される場合があることは当業者には明らかであろう。場合によっては、そのような概念を不明瞭にすることを避けるために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書における説明では、「および／または」という用語の使用は、「包含的論理和」を表すことが意図されており、「または」という用語の使用は、「排他的論理和」を表すことが意図されている。
コストおよび電力消費量を考慮して、モバイル無線周波数（ＲＦ）チップ構成（たとえば、モバイルＲＦトランシーバ）がディープサブミクロンプロセスノードに移行している。モバイルＲＦトランシーバの設計の複雑さが、キャリアアグリゲーションなどの通信拡張機能をサポートするための追加的な回路機能によってさらに増している。モバイルＲＦトランシーバに関するさらなる設計課題には、不整合、ノイズ、および他の性能上の問題を含むアナログ／ＲＦ性能の問題が含まれる。このようなモバイルＲＦトランシーバの設計には、受動デバイスを使用して、たとえば、共振を抑制すること、および／またはフィルタ処理、バイパス、および結合を実行することが含まれる。
現代の半導体チップ製品を首尾よく製作するには、採用される材料とプロセスとの間の相互作用が必要である。具体的には、配線工程（ＢＥＯＬ，バックエンドオブライン）プロセスにおける半導体製作のための導電性材料めっきの形成は、プロセスフローにおいてますます困難になっている部分である。これは、小さなフィーチャサイズを維持するという観点において特に当てはまる。小さなフィーチャサイズを維持することに関する同じ課題がパッシブオンガラス（ＰＯＧ）技術にも当てはまり、その技術では、インダクタおよびキャパシタのような高性能構成要素が、同じく損失が非常に少なくなる場合がある絶縁性の高い基板上に構築される。
パッシブオンガラスデバイスは、表面実装技術または多層セラミックチップのような、他の技術より優れた種々の利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。これらの利点は、より小型になること、および製造ばらつきが小さくなることを含む。また、パッシブオンガラスデバイスは、Ｑ値の値がより高く、厳しい低挿入損失および低電力消費量仕様を満たす。インダクタのようなデバイスが、パッシブオンガラス技術を用いて３Ｄ構造として実装される場合がある。３Ｄ基板貫通インダクタまたは他の３Ｄデバイスは、その３Ｄ実装形態に起因して、いくつかの設計制約を受ける場合もある。
インダクタは、インダクタンス値に応じてワイヤコイル内の磁界内にエネルギーを一時的に蓄積するために使用される電気デバイスの一例である。このインダクタンス値は、電圧とインダクタを通過する電流の変化率との比の測度となる。インダクタ内を流れる電流が変化すると、エネルギーがコイル内の磁界に一時的に蓄積される。インダクタは、その磁界蓄積機能に加えて、無線機器などの交流（ＡＣ）電子機器において使用されることが多い。たとえば、モバイルＲＦトランシーバの設計には、高周波数における磁気損失を低減させつつインダクタンス密度が向上したインダクタを使用することが含まれる。
本開示の様々な態様は、集積ＲＦ回路構造体においてアンテナスイッチとダイプレクサ／フィルタをモノリシックに集積するための技法を提供する。集積ＲＦ回路構造体の半導体製作のためのプロセスフローは、基板工程（ＦＥＯＬ，フロントエンドオブライン）プロセス、中間工程（ＭＯＬ，ミドルオブライン）プロセス、および配線工程（ＢＥＯＬ，バックエンドオブライン）プロセスを含んでもよい。「層」という用語は、膜を含み、別段述べられていない限り、垂直厚または水平厚を示すものと解釈されるべきではないことは理解されよう。本明細書において説明するように、「基板」という用語は、ダイシングされたウエハの基板を指す場合があるか、または、ダイシングされていないウエハの基板を指す場合がある。同様に、チップおよびダイという用語は、入れ換えられると信じることが難しくない限り、互換的に使用することができる。
本開示の態様では、高Ｑ値ＲＦ用途向けに集積ＲＦ回路構造体におけるアンテナスイッチとダイプレクサ／フィルタのモノリシックな集積について説明する。一構成では、集積ＲＦ回路構造体は、抵抗性基板材によって支持されるシリコンオンインシュレータ（ＳＯＩ）層内に配置されたスイッチを含む。集積ＲＦ回路構造体は、スイッチによって支持される、インダクタとキャパシタとで構成されたフィルタをさらに含む。本開示の一態様では、抵抗性材料は、ハンドル基板上に直接配置された分離層（たとえば、埋込み酸化物（ＢＯＸ）層）を含み、ＳＯＩ層を支持するハンドル基板である。この構成では、フィルタは、ＳＯＩ層によって支持される誘電体層上に直接積層され、誘電体層を介してスイッチに結合される。本開示の別の態様では、スイッチとフィルタは分離層の互いに対向する表面上に配置される。この構成では、ＳＯＩ層は、ガラス、サファイア、トラップリッチ高抵抗シリコン、または他の同様の材料で構成された高抵抗キャリアウエハによって支持される。
図１Ａは、本開示の一態様による、ダイプレクサ２００を使用する無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）モジュール１００の概略図である。ＲＦフロントエンドモジュール１００は、電力増幅器１０２と、デュプレクサ／フィルタ１０４と、無線周波数（ＲＦ）スイッチモジュール１０６とを含む。電力増幅器１０２は、信号を送信のための特定の電力レベルに増幅する。デュプレクサ／フィルタ１０４は、周波数、挿入損失、拒絶、または他の同様のパラメータを含む様々な異なるパラメータに応じて入出力信号をフィルタ処理する。さらに、ＲＦスイッチモジュール１０６は、ＲＦフロントエンドモジュール１００の残りの部分に渡す入力信号の特定の部分を選択してもよい。
ＲＦフロントエンドモジュール１００はまた、チューナ回路１１２（たとえば、第１のチューナ回路１１２Ａおよび第２のチューナ回路１１２Ｂ）と、ダイプレクサ２００と、キャパシタ１１６と、インダクタ１１８と、接地端子１１５と、アンテナ１１４とを含む。チューナ回路１１２（たとえば、第１のチューナ回路１１２Ａおよび第２のチューナ回路１１２Ｂ）は、チューナ、ポータブルデータ入力端末（ＰＤＥＴ）、およびハウスキーピングアナログデジタル変換器（ＨＫＡＤＣ）などの構成要素を含む。チューナ回路１１２は、アンテナ１１４のインピーダンス同調（たとえば、電圧定在波比（ＶＳＷＲ）最適化）を実行してもよい。ＲＦフロントエンドモジュール１００は、ワイヤレストランシーバ（ＷＴＲ）１２０に結合された受動コンバイナ１０８も含む。受動コンバイナ１０８は、第１のチューナ回路１１２Ａおよび第２のチューナ回路１１２Ｂからの検出された電力を組み合わせる。ワイヤレストランシーバ１２０は、受動コンバイナ１０８からの情報を処理し、この情報をモデム１３０（たとえば、移動局モデム（ＭＳＭ））に提供する。モデム１３０は、デジタル信号をアプリケーションプロセッサ（ＡＰ）１４０に与える。
図１Ａに示すように、ダイプレクサ２００は、チューナ回路１１２のチューナ構成要素とキャパシタ１１６、インダクタ１１８、およびアンテナ１１４との間に位置する。ダイプレクサ２００は、アンテナ１１４とチューナ回路１１２との間に配置され、ＲＦフロントエンドモジュール１００から、ワイヤレストランシーバ１２０と、モデム１３０と、アプリケーションプロセッサ１４０とを含むチップセットへ高システム性能を提供することができる。ダイプレクサ２００は、ハイバンド周波数とローバンド周波数の両方に対して周波数ドメイン多重化も実行する。ダイプレクサ２００が入力信号に対してダイプレクサ２００の周波数多重化機能を実行した後、ダイプレクサ２００の出力が、キャパシタ１１６とインダクタ１１８とを含む任意のＬＣ（インダクタ／キャパシタ）ネットワークに送られる。ＬＣネットワークは、必要に応じて、アンテナ１１４の追加のインピーダンス整合構成要素を構成してもよい。その場合、特定の周波数を有する信号がアンテナ１１４によって送信または受信される。単一のキャパシタおよびインダクタが示されているが、複数の構成要素も企図される。
図１Ｂは、本開示の一態様による、キャリアアグリゲーションを実現するためのチップセット１６０用の、第１のダイプレクサ２００‐１を含むＷｉＦｉ（登録商標）モジュール１７０および第２のダイプレクサ２００‐２を含むＲＦフロントエンドモジュール１５０の概略図である。ＷｉＦｉ（登録商標）モジュール１７０は、アンテナ１９２をワイヤレスローカルエリアネットワークモジュール（たとえば、ＷＬＡＮモジュール１７２）に通信可能に結合する第１のダイプレクサ２００‐１を含む。ＲＦフロントエンドモジュール１５０は、アンテナ１９４をデュプレクサ１８０を介してワイヤレストランシーバ（ＷＴＲ）１２０に通信可能に結合する第２のダイプレクサ２００‐２を含む。ワイヤレストランシーバ１２０およびＷｉＦｉ（登録商標）モジュール１７０のＷＬＡＮモジュール１７２は、電力管理集積回路（ＰＭＩＣ）１５６を介して電源１５２によって電力を供給されるモデム（ＭＳＭ、たとえばベースバンドモデム）１３０に結合される。チップセット１６０は、信号完全性を実現するためにキャパシタ１６２および１６４ならびにインダクタ１６６も含む。ＰＭＩＣ１５６、モデム１３０、ワイヤレストランシーバ１２０、およびＷＬＡＮモジュール１７２の各々は、キャパシタ（たとえば、１５８、１３２、１２２、および１７４）を含み、クロック１５４に従って動作する。チップセット１６０における様々なインダクタ構成要素およびキャパシタ構成要素の形状および配置によって、各構成要素間の電磁結合が低減し得る。
図２Ａは、本開示の一態様による、ダイプレクサ２００の図である。ダイプレクサ２００は、ハイバンド（ＨＢ）入力ポート２１２と、ローバンド（ＬＢ）入力ポート２１４と、アンテナ２１６とを含む。ダイプレクサ２００のハイバンドパスはハイバンドアンテナスイッチ２１０‐１を含む。ダイプレクサ２００のローバンドパスはローバンドアンテナスイッチ２１０‐２を含む。ＲＦフロントエンドモジュールを含むワイヤレスデバイスは、アンテナスイッチ２１０およびダイプレクサ２００を使用してワイヤレスデバイスのＲＦ入力およびＲＦ出力用の広範囲のバンドを使用可能にし得る。さらに、アンテナ２１６は多入力多出力（ＭＩＭＯ）アンテナであってもよい。多入力多出力アンテナは、キャリアアグリゲーションなどの機能をサポートするためにワイヤレスデバイスのＲＦフロントエンドに広く使用される。
図２Ｂは、本開示の一態様によるＲＦフロントエンドモジュール２５０の図である。ＲＦフロントエンドモジュール２５０は、図２Ａに示されている広範囲の帯域を使用可能にするためにアンテナスイッチ（ＡＳＷ）２１０とダイプレクサ２００（またはトリプレクサ）とを含む。さらに、ＲＦフロントエンドモジュール２５０は、基板２０２によって支持されるフィルタ２３０と、ＲＦスイッチ２２０と、電力増幅器２１８とを含む。フィルタ２３０は、ＲＦフロントエンドモジュール２５０における高次高調波を防止するためにダイプレクサ、トリプレクサ、ローパスフィルタ、バランフィルタ、および／またはノッチフィルタを形成するように基板２０２に沿って配置されたインダクタ（Ｌ）とキャパシタ（Ｃ）とを有する様々なＬＣフィルタを含んでもよい。
この構成では、ダイプレクサ２００は、システムボード２０１（たとえば、プリント回路板（ＰＣＢ）またはパッケージ基板）上の表面実装型デバイス（ＳＭＤ）として実装される。対照的に、アンテナスイッチ２１０は、ＲＦフロントエンドモジュール２５０のシステムボード２０１によって支持される基板２０２上に実装される。さらに、フィルタ２３０の様々なＬＣフィルタも、ＲＦフロントエンドモジュール２５０の基板２０２上の表面実装型デバイスとして実装される。ローパスフィルタおよび／またはノッチフィルタを含むＬＣフィルタは、フィルタ２３０として示されているが、ＲＦフロントエンドモジュール２５０における高次高調波を防止するためにピックアンドプレース技術を使用して基板全体にわたって配置される。
残念ながら、（たとえば、ＳＭＤアタッチメントを使用して）システムボード２０１上に様々なＬＣフィルタを配置すると、貴重なＲＦフロントエンド実装面積が消費される。さらに、ＳＭＤアタッチメントを使用してフィルタ２３０のうちのＬＣフィルタを実装すると、様々なＬＣフィルタの別個の表面実装接続を確立するための追加のコストが必要になる。さらに、システムボード２０１上のダイプレクサ２００と基板２０２上のアンテナスイッチ２１０との間の電気的接続を確立するために複雑な基板設計が必要である。すなわち、ＳＭＤアタッチメントを使用してシステムボード２０１上にダイプレクサ２００を実装すると、基板２０２上のアンテナスイッチ２１０との別個の接続を確立するための追加のコストが必要になる。
本開示の様々な態様は、ウエハレベルプロセスによってＲＦフロントエンドパッケージ上にダイプレクサ／フィルタとアンテナスイッチを集積するための技法を提供する。本開示の態様は、高Ｑ値ＲＦ用途向けのフィルタ／ダイプレクサとアンテナスイッチの３Ｄ集積を伴う。一構成では、アンテナスイッチがＳＯＩ層内に製作されるシリコンオンインシュレータ（ＳＯＩ）実装形態について説明する。この構成は、ダイプレクサをアンテナスイッチ上にモノリシックに組み立ててダイプレクサパッケージを製作する際のコストを節約することを含む。この構成では、図３に示すように、ＬＣフィルタおよび／またはダイプレクサがＳＯＩ層上の分離層上に製作され、ＳＯＩ層がガラス基板上の誘電体層によって支持される。
アンテナスイッチは、アンテナスイッチとダイプレクサとを分離するケージ構造（たとえば、ファラデーケージ）によって囲まれてもよい。このケージは、ほとんどまたはまったく不整合を生じさせずに各構成要素間を接続するために誘電体層３０３内に配置されてもよい。代替的に、集積ＲＦ回路構造体のより低性能の実装形態は、分離層（たとえば、埋込み酸化物（ＢＯＸ））、ＳＯＩ層、および誘電体層を支持するバルク半導体パッケージを含む。この構成では、スイッチは分離層の表面上に直接製作され、ＳＯＩ層は誘電体層によって直接支持される。さらに、ダイプレクサ／フィルタは、図５に示すように、ＳＯＩ層によって支持される誘電体層上に形成される。
図３は、本開示の一態様による集積無線周波数（ＲＦ）回路構造体３００を示す。集積ＲＦ回路構造体３００では、ウエハレベルプロセスによってＲＦフロントエンドパッケージ上にダイプレクサ／フィルタ３３０とアンテナスイッチ（ＡＳＷ）３１０を集積する。特に、各構成要素は受動基板３０２内（または受動基板３０２上）に実装される。本明細書における説明では、「受動基板」という用語は、ダイシングされたウエハまたはパネルの基板を指す場合があるか、または、ダイシングされていないウエハ／パネルの基板を指す場合がある。一構成では、受動基板は、ガラス、空気、石英、サファイア、高抵抗シリコン、または他の同様の受動材料で構成される。受動基板は、コアレス基板であってもよい。
集積ＲＦ回路構造体３００は、高Ｑ値ＲＦ用途向けのダイプレクサ／フィルタ３３０とアンテナスイッチ３１０の３Ｄ集積を伴う。一構成では、アンテナスイッチ３１０がＳＯＩ層３０４内に製作されるシリコンオンインシュレータ（ＳＯＩ）実装形態について説明する。この構成は、キャパシタ３３２とインダクタ３３４とを含むダイプレクサ／フィルタ３３０をアンテナスイッチ３１０上にモノリシックに組み立てて、ダイプレクサパッケージを製作する際のコストを節約することを含む。
この構成では、ダイプレクサ／フィルタ３３０は、ＳＯＩ層３０４上の分離層３０６（たとえば、埋込み酸化物（ＢＯＸ）層）上に製作され、ＳＯＩが受動基板３０２上の誘電体層３０３によって支持される。アンテナスイッチ３１０は、アンテナスイッチ３１０とダイプレクサ／フィルタ３３０とを分離し、一方、ほとんどまたはまったく不整合を生じさせずに各構成要素間を接続するケージ構造３２２によって囲まれてもよい。パッドがスイッチ（たとえば、アンテナスイッチ）に接触してもよく、（たとえば、ケージ構造３２２の）配線がパッドを介してフィルタ（たとえば、ダイプレクサ／フィルタ３３０）に結合されてもよい。金属絶縁体金属（ＭＩＭ）キャパシタ３２０がアンテナスイッチ３１０に結合されてもよい。さらに、導電性バンプ３５０およびビア３４０が、たとえば図１Ａまたは図１Ｂに示すように、ＲＦフロントエンドモジュールにおける集積ＲＦ回路構造体３００の集積を可能にする。集積ＲＦ回路構造体３００は、図４Ａ〜図４Ｆに示すように製作されてもよい。
図４Ａは、本開示の態様による図３の集積ＲＦ回路構造体３００の第１の製作段階４００を示す。通常、ＳＯＩ実装形態は、ハンドル基板３０１（たとえば、バルクウエハ）上に分離層３０６（ＢＯＸ）を形成することを含む。分離層３０６は、シリコンオンインシュレータ（ＳＯＩ）層３０４および誘電体層３０３を支持する。図３に示すように、シリコンオンインシュレータ層３０４は、ハンドル基板３０１とは反対側の分離層３０６の第１の表面上にアンテナスイッチ３１０（ＡＳＷ）を含む。さらに、アンテナスイッチ３１０は、ＭＩＭキャパシタ３２０に結合され、誘電体層３０３内のケージ構造３２２によって囲まれる。
図４Ｂは、本開示の態様による図３の集積ＲＦ回路構造体３００の第２の製作段階４１０を示す。通常、受動基板３０２は、シリコンオンインシュレータ層３０４上の誘電体層３０３に取り付けられる。ハンドル基板３０１は、取り付けられた後、分離層３０６（ＢＯＸ）から除去され、それによって分離層３０６の第２の表面が露出し、図４Ｃ〜図４Ｅに示すように、ダイプレクサ／フィルタ３３０を形成することが可能になる。
図４Ｃは、本開示の態様による図３の集積ＲＦ回路構造体３００の第３の製作段階４２０を示す。通常、分離層３０６およびシリコンオンインシュレータ層３０４に第１の開口部３０８（３０８‐１、３０８‐２、３０８‐３、３０８‐４、３０８‐５、および３０８‐６）が形成される。第１の開口部３０８は、ケージ構造３２２の配線ならびに誘電体層３０３内のＭＩＭキャパシタ３２０のプレートを露出させる。
図４Ｄは、本開示の態様による図３の集積ＲＦ回路構造体３００の第４の製作段階４３０を示す。通常、分離層３０６およびシリコンオンインシュレータ層３０４の第１の開口部３０８には、ビア３４０を形成するように第１の導電性材料が充填される。さらに、ダイプレクサ／フィルタ３３０のＭＩＭキャパシタ３３２が分離層３０６の第２の表面上に形成される。この構成では、たとえば、ダイプレクサ／フィルタ３３０の誘電体層（たとえば、ポリイミド）の第２の開口部３４２（３４２‐１、３４２‐２、３４２‐３、および３４２‐４）が、ＭＩＭキャパシタ３３２のプレートを露出させるように形成される。
図４Ｅは、本開示の態様による図３の集積ＲＦ回路構造体３００の第５の製作段階４４０を示す。通常、ＭＩＭキャパシタ３３２に結合されたインダクタ３３４を形成するように、誘電体層の第２の開口部３４２に第２の導電性材料が充填される。さらに、ダイプレクサ／フィルタ３３０の誘電体層の第３の開口部３４４（３４４‐１、３４４‐２、３４４‐３、および３４４‐４）が、インダクタ３３４を露出させるように形成される。
図４Ｆは、本開示の態様による図３の集積ＲＦ回路構造体３００の最終製作段階４５０を示す。通常、インダクタ３３４に結合された導電性バンプ３５０（たとえば、ボールグリッドアレイ）を形成するように、ダイプレクサ／フィルタ３３０の誘電体層の第３の開口部３４４に導電性材料が充填される。さらに、集積ＲＦ回路構造体３００は、たとえば図１Ａまたは図１Ｂに示すように、ＲＦフロントエンドモジュール内の集積を可能にするために集積ＲＦ回路ダイを形成するようにダイシングされる。
図５は、本開示の別の態様による集積ＲＦ回路構造体５００を示す。集積ＲＦ回路構造体５００でも、ウエハレベルプロセスによってＲＦフロントエンドパッケージ上にダイプレクサ／フィルタ５３０とアンテナスイッチ（ＡＳＷ）５１０を集積する。しかし、この構成は、分離層５０４（たとえば、埋込み酸化物（ＢＯＸ））、誘電体層５０３、および誘電体層５０３上のＳＯＩ層５０６を支持するハンドル半導体パッケージ（たとえば、バルク基板）を含むより低性能の実装形態を実現する場合がある。この構成では、アンテナスイッチ５１０は、分離層５０４上に製作され、ＳＯＩ層５０６によって囲まれる。さらに、ダイプレクサ／フィルタ５３０は、ＳＯＩ層５０６によって支持される誘電体層５０３上に形成される。金属絶縁体金属（ＭＩＭ）キャパシタ５２０がアンテナスイッチ５１０に結合されてもよい。さらに、導電性バンプ５５０が、たとえば図１Ａまたは図１Ｂに示すように、ＲＦフロントエンドモジュールにおける集積ＲＦ回路構造体５００の集積を可能にする。集積ＲＦ回路構造体５００は、図６Ａ〜図６Ｄに示すように製作されてもよい。
図６Ａは、本開示の態様による図５の集積ＲＦ回路構造体５００の第１の製作段階６００を示す。通常、ハンドル基板５０２は分離層５０４（ＢＯＸ）を支持する。さらに、シリコンオンインシュレータ層５０６は、分離層５０４の表面上に配置され、誘電体層５０３を支持する。ＳＯＩ層５０３は、分離層５０４の表面上に配置され、誘電体層５０３内のＭＩＭキャパシタ５２０に結合されたアンテナスイッチ５１０を含む。この構成では、誘電体層５０３に第１の開口部５０８（５０８‐１、５０８‐２、５０８‐３、５０８‐４、５０８‐５、および５０８‐６）が形成される。第１の開口部５０８は、アンテナスイッチ５１０の配線ならびにＭＩＭキャパシタ５２０のプレートを露出させる。
図６Ｂは、本開示の態様による図５の集積ＲＦ回路構造体５００の第２の製作段階６１０を示す。通常、誘電体層５０３の第１の開口部５０８には、ビア５４０を形成するように導電性材料が充填される。さらに、ダイプレクサ／フィルタ５３０のＭＩＭキャパシタ５３２が誘電体層５０３の表面上に形成される。この構成では、たとえば、ダイプレクサ／フィルタ５３０の誘電体層（たとえば、ポリイミド）の第２の開口部５４２（５４２‐１、５４２‐２、５４２‐３、および５４２‐４）が、ＭＩＭキャパシタ５３２のプレートを露出させるように形成される。
図６Ｃは、本開示の態様による図５の集積ＲＦ回路構造体５００の第３の製作段階６２０を示す。通常、ＭＩＭキャパシタ５３２に結合されたインダクタ５３４を形成するように、誘電体層の第２の開口部５４２に導電性材料が充填される。さらに、ダイプレクサ／フィルタ５３０の誘電体層の第３の開口部５４４（５４４‐１、５４４‐２、５４４‐３、および５４４‐４）が、インダクタ５３４を露出させるように形成される。
図６Ｄは、本開示の態様による図５の集積ＲＦ回路構造体５００の最終製作段階６３０を示す。通常、インダクタ５３４に結合された導電性バンプ５５０（たとえば、ボールグリッドアレイ）を形成するように、ダイプレクサ／フィルタ５３０の誘電体層の第３の開口部５４４に導電性材料が充填される。さらに、集積ＲＦ回路構造体５００は、たとえば図１Ａまたは図１Ｂに示すように、ＲＦフロントエンドモジュール内の集積を可能にするために集積ＲＦ回路ダイを形成するようにダイシングされる。
図７は、本開示の一態様による集積無線周波数（ＲＦ）回路構造体を構築する方法７００を示すプロセスフロー図である。ブロック７０２において、抵抗性基板材によって支持されるシリコンオンインシュレータ（ＳＯＩ）層内にスイッチを製作する。たとえば、図４Ａに示すように、シリコンオンインシュレータ（ＳＯＩ）層３０４内にアンテナスイッチ（ＡＳＷ）３１０を製作する。この構成では、アンテナスイッチ３１０は、分離層３０６（たとえば、埋込み酸化物（ＢＯＸ）層）の第１の表面上に配置される。さらに、ハンドル基板３０１が分離層３０６、シリコンオンインシュレータ層３０４、および誘電体層３０３を支持する。代替的に、図６Ａに示すように、分離層５０４（ＢＯＸ）の第１の表面上にアンテナスイッチが製作され、この場合、分離層の反対側の表面がハンドル基板５０２によって支持される。
再び図７を参照すると、ブロック７０４において、インダクタとキャパシタとを含むフィルタをスイッチ上に製作する。たとえば、図４Ｄに示すように、分離層３０６の反対側の表面上にキャパシタ３３２を形成する。図４Ｅでは、インダクタ３３４が形成され、ダイプレクサ／フィルタ３３０を形成するようにキャパシタ３３２に結合される。代替的に、図６Ｃに示すように、分離層５０４上の誘電体層５０３の表面とは反対側のシリコンオンインシュレータ層５０６の表面上にキャパシタ５３２が形成される。図６Ｄでは、インダクタ５３４が形成され、ダイプレクサ／フィルタ５３０を形成するようにキャパシタ５３２に結合される。
図７のブロック７０６において、誘電体材料を介してフィルタとスイッチを結合するようにビアを製作する。図４Ｃに示すように、第１の開口部３０８を介して誘電体層３０３内の配線を露出させる。図４Ｄでは、第１の開口部３０８に導電性材料を充填し、分離層３０６を貫通して延びてアンテナスイッチ３１０とキャパシタ３３２を結合するビア３４０を形成する。代替的に、図６Ａでは、第１の開口部５０８を介して誘電体層５０３の配線を露出させる。図６Ｂでは、第１の開口部５０８に導電性材料を充填し、アンテナスイッチ５１０とキャパシタ５３２を結合するビア５４０を形成する。
本開示のさらなる態様によれば、シリコンオンインシュレータ技術と高抵抗ウエハ技術の両方を使用する集積ＲＦ回路構造体について説明する。集積ＲＦ回路構造体は、シリコンオンインシュレータ（ＳＯＩ）層内に配置され抵抗性基板材によって支持されるアンテナを切り替えるための手段を含む。集積ＲＦ回路構造体は、インダクタとキャパシタとで構成され切替手段によって支持されるフィルタをさらに含む。切替手段は、図３および図５に示すアンテナスイッチ（ＡＳＷ）３１０／５１０であってもよい。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成される任意のモジュールまたは任意の装置であってもよい。
ワイヤレスデバイスの無線周波数（ＲＦ）フロントエンドには多入力多出力アンテナが広く使用されている。ＲＦフロントエンドは一般に、アンテナスイッチ（ＡＳＷ）およびダイプレクサを使用して、ＲＦ入力および出力用の広範囲の帯域を使用可能にする。さらに、ＬＣフィルタは、インダクタ（Ｌ）とキャパシタ（Ｃ）とを含み、同じくＲＦフロントエンドにおいて使用され、ローパスフィルタおよび／またはノッチフィルタを形成してＲＦフロントエンドにおける高次高調波を防止する。従来、ダイプレクサは、システムボード（たとえば、プリント回路板（ＰＣＢ）またはパッケージ基板）上の表面実装型デバイス（ＳＭＤ）として実装される。対照的に、ＬＣフィルタは、システムボードによって支持されるＲＦフロントエンド基板上の表面実装型デバイスとして実装される。ＲＦフロントエンド基板は一般に、電力増幅器と、ＲＦスイッチと、フィルタ（たとえば、ＬＣフィルタ）と、アンテナスイッチとを含む。
残念ながら、（たとえば、ＳＭＤアタッチメントを使用して）ＲＦフロントエンド基板に沿って様々なＬＣフィルタを実装すると、貴重なＲＦフロントエンド実装面積が消費される。さらに、ＳＭＤアタッチメントを使用してＬＣフィルタおよび／またはダイプレクサを実装すると、ＬＣフィルタおよび／またはダイプレクサ用の別個の表面実装接続を確立するための追加のコストが必要になる。さらに、システムボード上のダイプレクサとＲＦフロントエンド基板上のアンテナスイッチとの間の電気的接続を確立するために複雑な基板設計が必要である。すなわち、ＳＭＤアタッチメントを使用してシステムボード上にダイプレクサを実装すると、ＲＦフロントエンド基板上のアンテナスイッチとの別個の接続を確立するための追加のコストが必要になる。
本開示の様々な態様は、ウエハレベルプロセスによってＲＦフロントエンドパッケージ上にダイプレクサ／フィルタとアンテナスイッチを集積するための技法を提供する。本開示の態様は、高Ｑ値ＲＦ用途向けのＬＣフィルタ／ダイプレクサとアンテナスイッチの３Ｄ集積を伴う。一構成では、アンテナスイッチがＳＯＩ層内に製作されるシリコンオンインシュレータ（ＳＯＩ）実装形態について説明する。この構成は、ダイプレクサをアンテナスイッチ上にモノリシックに組み立ててダイプレクサパッケージを製作する際のコストを節約することを含む。この構成では、ＬＣフィルタおよび／またはダイプレクサは、ＳＯＩ層によって支持される分離層上に製作され、ＳＯＩは受動基板によって支持される。アンテナスイッチは、誘電体層内のケージ構造によって囲まれてもよく、このケージ構造は、アンテナスイッチとダイプレクサとを分離し、ほとんどまたはまったく不整合を生じさせずに各構成要素間を接続する。代替的に、より低性能の実装形態は、分離層（たとえば、埋込み酸化物（ＢＯＸ））、ＳＯＩ層、およびＳＯＩ層によって支持される誘電体層を支持するバルク半導体パッケージを含む。この構成では、スイッチは、分離層上に製作され、ＳＯＩ層によって囲まれる。さらに、ダイプレクサは、ＳＯＩ層によって支持される誘電体層上に形成される。
図８は、本開示の一態様が有利に利用される場合がある例示的なワイヤレス通信システム８００を示すブロック図である。説明の目的で、図８は、３つのリモートユニット８２０、８３０、および８５０と、２つの基地局８４０とを示す。ワイヤレス通信システムがより多くのリモートユニットおよび基地局を有してよいことが認識されよう。リモートユニット８２０、８３０および８５０は、開示されたＲＦデバイスを含むＩＣデバイス８２５Ａ、８２５Ｃおよび８２５Ｂを含む。他のデバイスがまた、基地局、スイッチングデバイス、およびネットワーク機器などの、開示されたＲＦデバイスを含んでもよいことが認識されよう。図８は、基地局８４０からリモートユニット８２０、８３０、および８５０への順方向リンク信号８８０と、リモートユニット８２０、８３０、および８５０から基地局８４０への逆方向リンク信号８９０とを示す。
図８では、リモートユニット８２０は、モバイル電話として示され、リモートユニット８３０は、ポータブルコンピュータとして示され、リモートユニット８５０は、ワイヤレスローカルループシステム内の固定ロケーションリモートユニットとして示される。たとえば、リモートユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末（ＰＤＡ）などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す他の通信デバイス、あるいはそれらの組合せであってもよい。図８は本開示の態様によるリモートユニットを示すが、本開示はこれらの例示的に示されるユニットに限定されない。本開示の態様は、開示されたＲＦデバイスを含む多くのデバイスにおいて適切に採用される場合がある。
図９は、上記で開示したＲＦデバイスなどの、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション９００は、オペレーティングシステムソフトウェアと、サポートファイルと、ＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計ソフトウェアが入っているハードディスク９０１を含む。設計用ワークステーション９００はまた、回路９１０、またはＲＦデバイスなどの半導体構成要素９１２の設計を容易にするためにディスプレイ９０２を含む。回路設計９１０または半導体構成要素９１２を有形に記憶するために記憶媒体９０４が設けられる。回路設計９１０または半導体構成要素９１２は、ＧＤＳＩＩやＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体９０４上に格納されてもよい。記憶媒体９０４は、ＣＤ‐ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってもよい。さらに、設計用ワークステーション９００は、記憶媒体９０４から入力を受け取るか、または記憶媒体８０４に出力を書き込むための、ドライブ装置９０３を含む。
記憶媒体９０４上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定してもよい。データはさらに、論理シミュレーションに関連したタイミング図やネット回路などの論理検証データを含んでもよい。記憶媒体９０４上にデータを用意すると、半導体ウエハを設計するためのプロセスの数が減少することによって、回路設計９１０または半導体構成要素９１２の設計が容易になる。
ファームウェアおよび／またはソフトウェアの実装形態の場合、各方法は、本明細書で説明した機能を実行するモジュール（たとえば、手順、関数など）を用いて実施されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現する機械可読媒体が使用されてもよい。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行されてもよい。メモリは、プロセッサユニット内に実装されてもよくあるいはプロセッサユニットの外部に実装されてもよい。本明細書において使用される「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
各機能は、ファームウェアおよび／またはソフトウェアにおいて実装される場合、コンピュータ可読媒体上の一つまたは複数の命令またはコードとして記憶されてもよい。例には、データ構造を用いて符号化されたコンピュータ可読媒体、およびコンピュータプログラムを用いて符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる入手可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ‐ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するために使用することができるとともに、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書において使用されるディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（登録商標）（ｄｉｓｋ）、およびブルーレイディスク（登録商標）（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）はデータをレーザーを用いて光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲に含まれるべきである。
コンピュータ可読媒体に記憶することに加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置は、命令およびデータを表す信号を有するトランシーバを含んでもよい。命令およびデータは、一つまたは複数のプロセッサに、特許請求の範囲において概説する機能を実装させるように構成される。
本開示およびその利点について詳細に説明したが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、本明細書において様々な変更、置換、および改変が行われてもよいことを理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転される場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されることを意図していない。本開示から当業者が容易に諒解するように、本明細書で説明する対応する構成と実質的に同じ機能を実行するかまたは実質的にそれと同じ結果を達成する、現存するかまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むことを意図する。
１００ 無線周波数フロントエンド（ＲＦＦＥ）モジュール
１０２ 電力増幅器
１０４ デュプレクサ／フィルタ
１０６ 無線周波数（ＲＦ）スイッチモジュール
１０８ 受動コンバイナ
１１２ チューナ回路
１１２Ａ 第１のチューナ回路
１１２Ｂ 第２のチューナ回路
１１４ アンテナ
１１５ 接地端子
１１６ キャパシタ
１１８ インダクタ
１２０ ワイヤレストランシーバ（ＷＴＲ）
１２２ キャパシタ
１３０ モデム
１３２ キャパシタ
１４０ アプリケーションプロセッサ（ＡＰ）
１５０ ＲＦフロントエンドモジュール
１５２ 電源
１５４ クロック
１５６ 電力管理集積回路（ＰＭＩＣ）
１５８ キャパシタ
１６０ チップセット
１６２ キャパシタ
１６４ キャパシタ
１６６ インダクタ
１７０ ＷｉＦｉ（登録商標）モジュール
１７２ ＷＬＡＮモジュール
１７４ キャパシタ
１８０ デュプレクサ
１９２ アンテナ
１９４ アンテナ
２００ ダイプレクサ
２００‐１ 第１のダイプレクサ
２００‐２ 第２のダイプレクサ
２０１ システムボード
２０２ 基板
２１０ アンテナスイッチ
２１０‐１ ハイバンドアンテナスイッチ
２１０‐２ ローバンドアンテナスイッチ
２１２ ハイバンド（ＨＢ）入力ポート
２１４ ローバンド（ＬＢ）入力ポート
２１６ アンテナ
２１８ 電力増幅器
２２０ ＲＦスイッチ
２３０ フィルタ
２５０ ＲＦフロントエンドモジュール
３００ 集積無線周波数（ＲＦ）回路構造体
３０１ ハンドル基板
３０２ 受動基板
３０３ 誘電体層
３０４ シリコンオンインシュレータ（ＳＯＩ）層
３０６ 分離層
３０８ 第１の開口部
３１０ アンテナスイッチ（ＡＳＷ）
３２０ 金属絶縁体金属（ＭＩＭ）キャパシタ
３２２ ケージ構造
３３０ ダイプレクサ／フィルタ
３３２ キャパシタ
３３４ インダクタ
３４０ ビア
３４２ 第２の開口部
３４４ 第３の開口部
３５０ 導電性バンプ
４００ 第１の製作段階
４１０ 第２の製作段階
４２０ 第３の製作段階
４３０ 第４の製作段階
４４０ 第５の製作段階
４５０ 最終製作段階
５００ 集積ＲＦ回路構造体
５０３ 誘電体層
５０４ 分離層
５０６ ＳＯＩ層
５０８ 第１の開口部
５１０ アンテナスイッチ（ＡＳＷ）
５２０ 金属絶縁体金属（ＭＩＭ）キャパシタ
５３０ ダイプレクサ／フィルタ
５３２ ＭＩＭキャパシタ
５３４ インダクタ
５４０ ビア
５４２ 第２の開口部
５４４ 第３の開口部
５５０ 導電性バンプ
６００ 第１の製作段階
６１０ 第２の製作段階
６２０ 最終製作段階
８００ ワイヤレス通信システム
８２０ リモートユニット
８２５Ａ ＩＣデバイス
８２５Ｂ ＩＣデバイス
８２５Ｃ ＩＣデバイス
８３０ リモートユニット
８５０ リモートユニット
８８０ 順方向リンク信号
８９０ 逆方向リンク信号
９００ 設計用ワークステーション
９０１ ハードディスク
９０２ ディスプレイ
９０３ ドライブ装置
９０４ 記憶媒体
９１０ 回路、回路設計
９１２ 半導体構成要素

Claims (20)

  1. 集積無線周波数回路構造体であって、
    抵抗性基板材と、
    前記抵抗性基板材によって支持されるシリコンオンインシュレータ層内の無線周波数アンテナスイッチと、
    前記シリコンオンインシュレータ層に直接結合された埋込み酸化物層と、
    インダクタおよびキャパシタを備え、前記抵抗性基板材とは反対側の前記集積無線周波数回路構造体の表面上に配置されたフィルタとを備え、
    前記無線周波数アンテナスイッチが、前記抵抗性基板材に面する前記埋込み酸化物層の第１の表面に直接接し、前記フィルタが、前記埋込み酸化物層の第１の表面を直接支持する前記シリコンオンインシュレータ層から離れて前記埋込み酸化物層の第１の表面の反対側の第２の表面に直接接している、集積無線周波数回路構造体。
  2. 前記フィルタが、前記埋込み酸化物層の第１の表面とは反対側の第２の表面上に配置されたダイプレクサ、トリプレクサ、ローパスフィルタ、バランフィルタ、および／またはノッチフィルタを備える、請求項１に記載の集積無線周波数回路構造体。
  3. 前記無線周波数アンテナスイッチを前記埋込み酸化物層の前記第１の表面とは反対側の第２の表面上の前記フィルタに前記埋込み酸化物層を介して結合するビアをさらに備える請求項１に記載の集積無線周波数回路構造体。
  4. 前記無線周波数アンテナスイッチに接触しているパッドと、前記パッドを介して前記フィルタに結合された配線とをさらに備える請求項１に記載の集積無線周波数回路構造体。
  5. 前記シリコンオンインシュレータ層が誘電体層によって直接支持され、前記抵抗性基板材が前記誘電体層に接している、請求項１に記載の集積無線周波数回路構造体。
  6. 前記無線周波数アンテナスイッチを囲むファラデーケージをさらに備え、前記シリコンオンインシュレータ層が誘電体層によって支持され、前記誘電体層内に前記ファラデーゲージが配置されている、請求項１に記載の集積無線周波数回路構造体。
  7. 前記シリコンオンインシュレータ層内の前記無線周波数アンテナスイッチに結合された金属絶縁体金属キャパシタであって、前記シリコンオンインシュレータ層を支持する誘電体層内に配置された金属絶縁体金属キャパシタをさらに備える請求項１に記載の集積無線周波数回路構造体。
  8. 前記集積無線周波数回路構造体が無線周波数フロントエンドモジュールに統合され、前記無線周波数フロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも一つに組み込まれている、請求項１に記載の集積無線周波数回路構造体。
  9. 集積無線周波数回路構造体であって、
    抵抗性基板材と、
    前記抵抗性基板材によって支持されるシリコンオンインシュレータ層内に配置された無線周波数アンテナ切替手段と、
    前記シリコンオンインシュレータ層に直接結合された埋込み酸化物層と、
    インダクタおよびキャパシタを備え、前記抵抗性基板材とは反対側の前記集積無線周波数回路構造体の表面上に配置されたフィルタとを備え、
    前記無線周波数アンテナ切替手段が、前記抵抗性基板材に面する前記埋込み酸化物層の第１の表面に直接接し、前記フィルタが、前記埋込み酸化物層の第１の表面を直接支持する前記シリコンオンインシュレータ層から離れて前記埋込み酸化物層の第１の表面とは反対側の第２の表面に直接接している、集積無線周波数回路構造体。
  10. 前記フィルタが、前記埋込み酸化物層の第１の表面とは反対側の第２の表面上に配置されたダイプレクサ、トリプレクサ、ローパスフィルタ、バランフィルタ、および／またはノッチフィルタを備える、請求項９に記載の集積無線周波数回路構造体。
  11. 前記無線周波数アンテナ切替手段を前記埋込み酸化物層の第１の表面とは反対側の第２の表面上の前記フィルタに前記埋込み酸化物層を介して結合するビアをさらに備える請求項９に記載の集積無線周波数回路構造体。
  12. 前記無線周波数アンテナ切替手段に接触するパッドと、前記パッドを介して前記フィルタに結合された配線とをさらに備える請求項９に記載の集積無線周波数回路構造体。
  13. 前記シリコンオンインシュレータ層が誘電体層によって直接支持され、前記抵抗性基板材が前記誘電体層に接している、請求項９に記載の集積無線周波数回路構造体。
  14. 前記無線周波数アンテナ切替手段を囲むファラデーケージをさらに備え、前記シリコンオンインシュレータ層が誘電体層によって支持され、前記誘電体層内に前記ファラデーゲージが配置されている、請求項９に記載の集積無線周波数回路構造体。
  15. 前記無線周波数アンテナ切替手段に結合された金属絶縁体金属キャパシタであって、前記シリコンオンインシュレータ層を支持する誘電体層内に配置された金属絶縁体金属キャパシタをさらに備える請求項９に記載の集積無線周波数回路構造体。
  16. 前記集積無線周波数回路構造体が無線周波数フロントエンドモジュールに統合され、前記無線周波数フロントエンドモジュールが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも一つに組み込まれている、請求項９に記載の集積無線周波数回路構造体。
  17. 集積無線周波数回路構造体であって、抵抗性基板材によって支持されるシリコンオンインシュレータ層内の無線周波数アンテナスイッチと、前記シリコンオンインシュレータ層に結合された埋込み酸化物層と、インダクタおよびキャパシタを備え前記抵抗性基板材とは反対側の前記集積無線周波数回路構造体の表面上に配置されたフィルタとを備え、前記無線周波数アンテナスイッチが、前記抵抗性基板材に面する前記埋込み酸化物層の第１の表面に直接接し、前記フィルタが、前記埋込み酸化物層の第１の表面を直接支持する前記シリコンオンインシュレータ層から離れて前記埋込み酸化物層の第１の表面とは反対側の第２の表面に直接接している、集積無線周波数回路構造体と、
    前記無線周波数アンテナスイッチの出力に結合されたアンテナとを備える無線周波数フロントエンドモジュール。
  18. 前記無線周波数アンテナスイッチを前記埋込み酸化物層の第１の表面とは反対側の第２の表面上の前記フィルタに前記埋込み酸化物層を介して結合するビアをさらに備える請求項１７に記載の無線周波数フロントエンドモジュール。
  19. 前記シリコンオンインシュレータ層が誘電体層によって直接支持されている、請求項１７に記載の無線周波数フロントエンドモジュール。
  20. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末、固定ロケーションデータユニット、モバイル電話、およびポータブルコンピュータのうちの少なくとも一つの中に組み込まれている請求項１７に記載の無線周波数フロントエンドモジュール。
JP2018534945A 2016-01-11 2016-11-29 アンテナスイッチとダイプレクサのモノリシックな集積 Active JP6692908B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662277451P 2016-01-11 2016-01-11
US62/277,451 2016-01-11
US15/151,285 2016-05-10
US15/151,285 US10256863B2 (en) 2016-01-11 2016-05-10 Monolithic integration of antenna switch and diplexer
PCT/US2016/063973 WO2017123332A1 (en) 2016-01-11 2016-11-29 Monolithic integration of antenna switch and diplexer

Publications (3)

Publication Number Publication Date
JP2019508878A JP2019508878A (ja) 2019-03-28
JP2019508878A5 JP2019508878A5 (ja) 2019-06-13
JP6692908B2 true JP6692908B2 (ja) 2020-05-13

Family

ID=59275018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018534945A Active JP6692908B2 (ja) 2016-01-11 2016-11-29 アンテナスイッチとダイプレクサのモノリシックな集積

Country Status (9)

Country Link
US (1) US10256863B2 (ja)
EP (1) EP3403278A1 (ja)
JP (1) JP6692908B2 (ja)
KR (1) KR102085549B1 (ja)
CN (1) CN108701682B (ja)
BR (1) BR112018013958B1 (ja)
CA (1) CA3007083A1 (ja)
TW (1) TWI681536B (ja)
WO (1) WO2017123332A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10269769B2 (en) * 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
US10362678B2 (en) 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
TWI692935B (zh) 2016-12-29 2020-05-01 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US20190198461A1 (en) * 2017-12-21 2019-06-27 Qualcomm Incorporated Forming a modified layer within a radio frequency (rf) substrate for forming a layer transferred rf filter-on-insulator wafer
US10580903B2 (en) 2018-03-13 2020-03-03 Psemi Corporation Semiconductor-on-insulator transistor with improved breakdown characteristics
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US10672806B2 (en) 2018-07-19 2020-06-02 Psemi Corporation High-Q integrated circuit inductor structure and methods
KR20210077679A (ko) * 2018-09-07 2021-06-25 르파운드리 에스.알.엘. 낮은 기판 손실을 갖는 집적 나선형 인덕터의 제조 방법
US10777636B1 (en) 2019-06-12 2020-09-15 Psemi Corporation High density IC capacitor structure
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
JP2021048565A (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021052376A (ja) * 2019-09-20 2021-04-01 株式会社村田製作所 高周波モジュールおよび通信装置
US11495554B2 (en) 2019-11-01 2022-11-08 Empower Semiconductor, Inc. Configurable capacitor
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
CN110767606B (zh) * 2019-12-24 2020-04-17 杭州见闻录科技有限公司 一种具有复合功能的电子元器件及其制造方法
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
JP2021158556A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158554A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
TWI748451B (zh) * 2020-05-14 2021-12-01 芯巧科技股份有限公司 在同一晶圓上形成複數相隔離基底層的半導體裝置製程及其半導體裝置
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
US20220293513A1 (en) * 2021-03-11 2022-09-15 Qualcomm Incorporated Power decoupling metal-insulator-metal capacitor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924471B2 (ja) * 2002-01-30 2007-06-06 株式会社リコー スタンダードセルまたはマクロセルを含む半導体集積回路、およびその配置配線方法
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
JP2008011297A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 撮像装置及び増幅回路
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
JP4361569B2 (ja) * 2007-01-29 2009-11-11 株式会社リコー スタンダードセルまたはマクロセルを含む半導体集積回路
US8145172B2 (en) * 2008-11-25 2012-03-27 Silicon Laboratories Inc. Low-cost receiver using tracking filter
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
US9184131B2 (en) * 2011-06-30 2015-11-10 Murata Electronics Oy Method of making a system-in-package device
US8786079B2 (en) * 2011-08-10 2014-07-22 Skyworks Solutions, Inc. Antenna switch modules and methods of making the same
US9496255B2 (en) * 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8803615B2 (en) * 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
TWI529939B (zh) 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
WO2013130134A1 (en) * 2012-03-02 2013-09-06 Purdue Research Foundation Passive optical diode on semiconductor substrate
JP5865275B2 (ja) 2013-01-25 2016-02-17 株式会社東芝 高周波半導体スイッチ
US9478507B2 (en) * 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9548522B2 (en) 2013-11-22 2017-01-17 Skyworks Solutions, Inc. Systems, circuits and methods related to low-loss bypass of a radio-frequency filter or diplexer
WO2015130670A1 (en) * 2014-02-25 2015-09-03 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
US20160029436A1 (en) * 2014-07-24 2016-01-28 Hidria Aet Air heater having two-piece ceramic holder and ceramic holder for air heater and methods of assembly
US10042376B2 (en) * 2015-03-30 2018-08-07 Tdk Corporation MOS capacitors for variable capacitor arrays and methods of forming the same

Also Published As

Publication number Publication date
BR112018013958A2 (pt) 2018-12-11
BR112018013958B1 (pt) 2023-02-28
TWI681536B (zh) 2020-01-01
KR20180102085A (ko) 2018-09-14
JP2019508878A (ja) 2019-03-28
CN108701682B (zh) 2021-07-30
US20170201291A1 (en) 2017-07-13
US10256863B2 (en) 2019-04-09
EP3403278A1 (en) 2018-11-21
CA3007083A1 (en) 2017-07-20
KR102085549B1 (ko) 2020-03-06
TW201727870A (zh) 2017-08-01
WO2017123332A1 (en) 2017-07-20
CN108701682A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
JP6692908B2 (ja) アンテナスイッチとダイプレクサのモノリシックな集積
KR102093160B1 (ko) 3d 글래스 관통 비아 필터와 통합되는 2d 패시브 온 글래스 필터를 사용하는 멀티플렉서 설계
JP5982585B2 (ja) ガラス貫通ビア技術を使用するダイプレクサ構成
US9876513B2 (en) LC filter layer stacking by layer transfer to make 3D multiplexer structures
US10840884B2 (en) Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration
JP2022027893A (ja) オープンパッシベーションボールグリッドアレイパッド
US9780048B1 (en) Side-assembled passive devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190509

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190509

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6692908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250