KR102085549B1 - 안테나 스위치 및 다이플렉서의 모놀리식 통합 - Google Patents

안테나 스위치 및 다이플렉서의 모놀리식 통합 Download PDF

Info

Publication number
KR102085549B1
KR102085549B1 KR1020187019299A KR20187019299A KR102085549B1 KR 102085549 B1 KR102085549 B1 KR 102085549B1 KR 1020187019299 A KR1020187019299 A KR 1020187019299A KR 20187019299 A KR20187019299 A KR 20187019299A KR 102085549 B1 KR102085549 B1 KR 102085549B1
Authority
KR
South Korea
Prior art keywords
integrated
layer
circuit structure
soi
filter
Prior art date
Application number
KR1020187019299A
Other languages
English (en)
Other versions
KR20180102085A (ko
Inventor
스췬 구
쳉지에 주오
스티브 파넬리
토마스 지
영규 송
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180102085A publication Critical patent/KR20180102085A/ko
Application granted granted Critical
Publication of KR102085549B1 publication Critical patent/KR102085549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

통합된 RF(radio frequency) 회로 구조는 저항성 기판 재료 및 스위치를 포함할 수 있다. 스위치는 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 배열될 수 있다. 통합된 RF 회로 구조물은 또한 SOI 층에 커플링되는 격리 층을 포함할 수 있다. 통합된 RF 회로 구조물은 인덕터들 및 커패시터들로 구성된 필터를 더 포함할 수 있다. 필터는 저항성 기판 재료에 대향하며, 통합된 RF 회로 구조물의 표면 상에 배열될 수 있다. 또한, 스위치는 격리 층의 제 1 표면 상에 배열될 수 있다.

Description

안테나 스위치 및 다이플렉서의 모놀리식 통합
[0001] 본 출원은, "MONOLITHIC INTEGRATION OF ANTENNA SWITCH AND DIPLEXER"란 명칭으로 2016년 1월 11일로 출원된 미국 가특허출원 제62/277,451호에 대한 우선권을 35 U.S.C. §119(e) 하에서 주장하며, 그 가출원의 개시는 그 전체가 본 명세서에 인용에 의해 명백히 포함된다.
[0002] 본 개시는 일반적으로 집적 회로(IC)들에 관한 것이다. 보다 구체적으로, 본 개시는 안테나 스위치 및 다이플렉서(diplexer)의 모놀리식 통합(monolithic integration)에 관한 것이다.
[0003] 무선 통신에 대해, 다이플렉서는 캐리어 어그리게이션 시스템에서 전달되는 신호들을 프로세싱하는데 도움이 될 수 있다. 캐리어 어그리게이션 시스템에서, 신호들은 고대역 및 저대역 주파수들 둘 모두와 통신된다. 칩셋에서, 다이플렉서는 일반적으로 고성능을 보장하기 위해 안테나와 튜너(또는 RF(radio frequency) 스위치) 사이에 삽입된다. 일반적으로, 다이플렉서 설계는 인덕터들 및 커패시터들을 포함한다. 다이플렉서들은 고품질(Q)-팩터를 갖는 인덕터들 및 커패시터들을 사용함으로써 고성능을 달성할 수 있다. 고성능 다이플렉서들은 또한, 컴포넌트들 간의 전자기 커플링을 감소시킴으로써 달성될 수 있으며, 이는 컴포넌트들의 방향 및 지오메트리(geometry)의 어레인지먼트(arrangement)를 통해 달성될 수 있다. 다이플렉서 성능은 소정의 주파수들에서 삽입 손실 및 거절(예를 들어, 데시벨(dB)로 표현되는 양들)을 측정함으로써 정량화될 수 있다.
[0004] 다이플렉서 제조 프로세스는 전압-제어 커패시터들(버랙터들), 스위치드-어레이 커패시터들 또는 다른 유사한 커패시터들을 제조하기 위한 프로세스들과 같은 표준 반도체 프로세스들과 호환 가능할 수 있다. 단일 기판 상에 다이플렉서 설계의 컴포넌트들을 제조하는 것이 유리할 수 있다. 단일 기판 상의 제조는 또한, 다양한 상이한 파라미터들을 통해 튜닝되는 튜닝 가능한 다이플렉서를 가능하게 할 수 있다.
[0005] 고성능 다이플렉서들을 효율적이고 비용-효과적인 방식으로 제조하는 것은 문제의 소지가 있다. 다이플렉서에서 인덕터들 및 커패시터들의 Q-팩터를 증가시키는 것이 또한 이슈이다. 다이플렉서의 크기를 감소시키고 자원들을 가장 경제적으로 사용하면서, 다이플렉서의 다양한 컴포넌트들 간의 전자기 커플링을 감소시키는 것이 유리할 것이다.
[0006] 통합된 RF(radio frequency) 회로 구조는 저항성 기판 재료 및 스위치를 포함할 수 있다. 스위치는 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 배열될 수 있다. 통합된 RF 회로 구조물은 또한 SOI 층에 커플링되는 격리 층을 포함할 수 있다. 통합된 RF 회로 구조물은 인덕터들 및 커패시터들로 구성된 필터를 더 포함할 수 있다. 필터는 저항성 기판 재료에 대향하며, 통합된 RF 회로 구조물의 표면 상에 배열될 수 있다. 또한, 스위치는 격리 층의 제 1 표면 상에 배열될 수 있다.
[0007] 통합된 RF(radio frequency) 회로 구조를 구성하는 방법은 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층 내에 스위치를 제조하는 단계를 포함할 수 있다. 방법은 또한, 스위치에 의해 지지되는, 인덕터들 및 커패시터들로 구성된 필터를 제조하는 단계를 포함할 수 있다. 방법은 추가로, 유전체 재료를 통하며, 필터 및 스위치를 커플링하는 비아를 제조하는 단계를 포함할 수 있다.
[0008] 통합된 RF(radio frequency) 회로 구조는 저항성 기판 재료 및 스위칭하기 위한 수단을 포함할 수 있다. 스위칭하기 위한 수단은 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 배열될 수 있다. 통합된 RF 회로 구조물은 또한 SOI 층에 커플링되는 격리 층을 포함할 수 있다. 통합된 RF 회로 구조물은 인덕터들 및 커패시터들로 구성된 필터를 더 포함할 수 있다. 필터는 저항성 기판 재료에 대향하며, 통합된 RF 회로 구조물의 표면 상에 배열될 수 있다. 또한, 스위칭하기 위한 수단은 격리 층의 제 1 표면 상에 배열될 수 있다.
[0009] RF(radio frequency) 프론트 엔드 모듈은 통합된 RF(radio frequency) 회로 구조를 포함할 수 있다. 통합된 RF 회로 구조물은 저항성 기판 재료 및 스위치를 포함할 수 있다. 스위치는 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 배열될 수 있다. 통합된 RF 회로 구조물은 또한 SOI 층에 커플링되는 격리 층을 포함할 수 있다. 통합된 RF 회로 구조물은 인덕터들 및 커패시터들로 구성된 필터를 더 포함할 수 있다. 필터는 저항성 기판 재료에 대향하며, 통합된 RF 회로 구조물의 표면 상에 배열될 수 있다. 또한, 스위치는 격리 층의 제 1 표면 상에 배열될 수 있다. RF 프론트 엔드 모듈은 또한 스위치의 출력에 커플링되는 안테나를 포함할 수 있다.
[0010] 이것은, 후속하는 상세한 설명이 더 양호하게 이해될 수 있도록 하기 위해, 본 개시의 특성들 및 기술적 이점들을 다소 광범위하게 약술하였다. 본 개시의 부가적인 특징들 및 이점들은 아래에서 설명될 것이다. 본 개시는 본 개시의 동일한 목적들을 수행하기 위해 다른 구조들을 변경 또는 설계하기 위한 기반으로서 용이하게 이용될 수도 있다는 것이 당업자들에 의해 인지되어야 한다. 또한, 그러한 등가 구성들이 첨부된 청구항들에 기술된 바와 같은 본 개시의 교시를 벗어나지 않는다는 것이 당업자들에 의해 인지되어야 한다. 추가적인 목적들 및 이점들과 함께, 본 개시의 구성 및 동작 방법 둘 모두에 대해 본 개시의 특성인 것으로 여겨지는 신규한 특징들은, 첨부 도면들과 관련하여 고려될 경우 다음의 설명으로부터 더 양호하게 이해될 것이다. 그러나, 도면들의 각각이 단지 예시 및 설명의 목적을 위해 제공되며, 본 개시의 제한들의 정의로서 의도되지 않는다는 것이 명백히 이해될 것이다.
[0011] 본 개시의 더 완전한 이해를 위해, 첨부 도면들과 함께 취해진 다음의 설명에 대한 참조가 이제 행해진다.
[0012] 도 1a는 본 개시의 양상에 따라 다이플렉서를 사용하는 RF(radio frequency) 프론트 엔드(RFFE) 모듈의 개략도이다.
[0013] 도 1b는 본 개시의 양상들에 따라 캐리어 어그리게이션을 제공하기 위해 칩셋에 대해 다이플렉서들을 사용하는 RF(radio frequency) 프론트 엔드(RFFE) 모듈의 개략도이다.
[0014] 도 2a는 본 개시의 양상에 따른 다이플렉서 설계의 도면이다.
[0015] 도 2b는 본 개시의 양상에 따른 RF(radio frequency) 프론트 엔드 모듈의 도면이다.
[0016] 도 3은 본 개시의 양상에 따른 통합된 RF(radio frequency) 회로 구조를 예시한다.
[0017] 도 4a 내지 도 4f는 본 개시의 양상들에 따른, 도 3의 통합된 RF(radio frequency) 회로 구조의 제조를 예시한다.
[0018] 도 5는 본 개시의 추가의 양상들에 따른 통합된 RF(radio frequency) 회로 구조를 예시한다.
[0019] 도 6a 내지 도 6d는 본 개시의 양상들에 따른, 도 5의 통합된 RF(radio frequency) 회로 구조의 제조를 예시한다.
[0020] 도 7은 본 개시의 양상들에 따라 통합된 RF(radio frequency) 회로 구조를 구성하는 방법을 예시하는 프로세스 흐름도이다.
[0021] 도 8은 본 개시의 구성이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
[0022] 도 9는 일 구성에 따른 반도체 컴포넌트의 회로, 레이아웃(layout), 및 로직 설계를 위해 사용되는 설계 워크스테이션을 예시하는 블록도이다.
[0023] 첨부된 도면들과 관련하여 아래에 기술되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하도록 의도되진 않는다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하려는 목적을 위한 특정한 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정한 세부사항들 없이도 실시될 수도 있다는 것이 당업자들에게는 명백할 것이다. 일부 경우들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 방지하기 위해 블록도 형태로 도시된다. 본원에서 설명된 바와 같은, "및/또는"이란 용어의 사용은 "포괄적 논리합(inclusive OR)"을 표현하도록 의도되고, "또는"이란 용어의 사용은 "배타적 논리합(exclusive OR)"을 표현하도록 의도된다.
[0024] 모바일 RF(radio frequency) 칩 설계들(예를 들어, 모바일 RF 트랜시버들)은 비용 및 전력 소비 고려사항들로 인해 딥 서브-미크론 프로세스 노드(deep sub-micron process node)로 이동했다. 모바일 RF 트랜시버들의 설계 복잡성은 캐리어 어그리게이션과 같은 통신 강화들을 지원하기 위해 부가된 회로 기능들에 의해 추가로 복잡해진다. 모바일 RF 트랜시버들의 추가의 설계 난제들은 미스매치, 노이즈 및 다른 성능 고려사항들을 포함한 아날로그/RF 성능 고려사항들을 포함한다. 이러한 모바일 RF 트랜시버들의 설계는 예를 들어, 공진을 억제하고 그리고/또는 필터링, 바이패싱 및 커플링을 수행하기 위한 패시브 디바이스들의 사용을 포함한다.
[0025] 현대 반도체 칩 제품들의 성공적인 제조는 사용된 프로세스들과 재료들 간의 상호작용(interplay)을 포함한다. 특히, BEOL(back-end-of-line) 프로세스들에서 반도체 제조를 위한 도전성 재료 도금의 형성은 프로세스 흐름 중 점점 더 난제시 되는 부분이다. 이는 작은 피처 크기를 유지하는 관점에서 특히 그러하다. 작은 피처 크기를 유지하는 것의 동일 난제는 또한, 인덕터들 및 커패시터들과 같은 고성능 컴포넌트들이 매우 낮은 손실을 또한 가질 수 있는 고도의 절연성 기판 상에 구축되는 POG(passive on glass) 기술에 적용된다.
[0026] POG(passive on glass) 디바이스들은 표면 장착 기술 또는 다중-층 세라믹 칩들과 같은 다른 기술들에 비해 다양한 장점들을 가진 고성능 인덕터 및 커패시터 컴포넌트들을 포함한다. 이들 장점들은 크기가 보다 콤팩트해지고 더 작은 제조 변동들을 갖는다는 것을 포함한다. POG(passive on glass) 디바이스들은 또한, 엄격한 낮은 삽입 손실 및 낮은 전력 소비 규격들을 충족시키는 보다 높은 품질(Q)-팩터 값을 포함한다. 인덕터들과 같은 디바이스들은 POG(passive on glass) 기술들을 통해 3D 구조들로서 구현될 수 있다. 3D 기판 관통 인덕터들 또는 다른 3D 디바이스들은 또한 그들의 3D 구현으로 인해 다수의 설계 제약들을 경험할 수 있다.
[0027] 인덕터는 인덕턴스 값에 따라 와이어 코일 내의 자기장에 에너지를 일시적으로 저장하는 데 사용되는 전기 디바이스의 예이다. 이 인덕턴스 값은 전압 대 인덕터를 통과하는 전류의 변화의 레이트의 비의 측정(measure)을 제공한다. 인덕터를 통해 흐르는 전류가 변할 때, 에너지가 코일의 자기장에 일시적으로 저장된다. 그의 자기장 저장 능력 외에도, 인덕터들은 종종 라디오 장비와 같은 교류(AC) 전자 장비에 사용된다. 예를 들어, 모바일 RF 트랜시버들의 설계는 고주파수에서 자기 손실을 감소시키면서 개선된 인덕턴스 밀도를 갖는 인덕터들의 사용을 포함한다.
[0028] 본 개시의 다양한 양상들은 통합된 RF 회로 구조물들에 안테나 스위치 및 다이플렉서들/필터들의 모놀리식 통합을 위한 기술들을 제공한다. 통합된 RF 회로 구조물의 반도체 제조를 위한 프로세스 흐름은 FEOL(front-end-of-line) 프로세스들, MOL(middle-of-line) 프로세스들 및 BEOL(back-end-of-line) 프로세스들을 포함할 수 있다. "층"이라는 용어는 필름을 포함하며 달리 언급되지 않는 한 수직 또는 수평 두께를 나타내는 것으로 해석되지 않는다는 것이 이해될 것이다. 본원에서 설명된 바와 같은, "기판"이라는 용어는 다이싱된 웨이퍼의 기판을 지칭할 수 있거나 또는 다이싱되지 않은 웨이퍼의 기판을 지칭할 수 있다. 유사하게, 칩 및 다이라는 용어들은 상호 교환 가능하게 (이러한 상호교환이 혼동을 유발하지 않는다면) 사용될 수 있다.
[0029] 본 개시의 양상들은 고품질(Q)-팩터 RF 애플리케이션들을 위한 통합된 RF 회로 구조물들에서의 안테나 스위치 및 다이플렉서들/필터들의 모놀리식 통합을 설명한다. 일 어레인지먼트에서, 통합된 RF 회로 구조물은 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 배열되는 스위치를 포함한다. 통합된 RF 회로 구조물은 추가로, 스위치에 의해 지지되는, 인덕터들 및 커패시터들로 구성된 필터를 포함한다. 본 개시의 일 양상에서, 저항성 재료는 핸들 기판이며, 핸들 기판은, SOI 층을 지지하고 그러한 핸들 기판 바로 위에 있는 격리 층(예를 들어, BOX(buried oxide) 층)을 포함한다. 이러한 어레인지먼트에서, 필터는, 유전체 층을 통해 스위치에 커플링되고 SOI 층에 의해 지지되는 유전체 층 상에 직접 적층된다. 본 개시의 다른 양상에서, 스위치 및 필터는 격리 층의 대향하는 표면들 상에 배열된다. 이러한 어레인지먼트에서, SOI 층은 유리, 사파이어, 트랩 풍부 고 저항 실리콘(trap rich high resistance silicon) 또는 다른 유사한 재료로 구성된 고 저항 캐리어 웨이퍼에 의해 지지된다.
[0030] 도 1a는 본 개시의 양상에 따라 다이플렉서(200)를 사용하는 RF(radio frequency) 프론트 엔드(RFFE) 모듈(100)의 개략도이다. RF 프론트 엔드 모듈(100)은 전력 증폭기들(102), 듀플렉서/필터들(104) 및 RF(radio frequency) 스위치 모듈(106)을 포함한다. 전력 증폭기들(102)은 송신을 위해 신호(들)를 소정의 전력 레벨로 증폭한다. 듀플렉서/필터들(104)은 주파수, 삽입 손실, 거절 또는 다른 유사한 파라미터들을 포함하는 다양한 상이한 파라미터들에 따라 입력/출력 신호들을 필터링한다. 또한, RF 스위치 모듈(106)은 RF 프론트 엔드 모듈(100)의 잔여부로 전달하기 위해 입력 신호들 중 소정의 부분들을 선택할 수 있다.
[0031] RF 프론트 엔드 모듈(100)은 또한 튜너 회로(112)(예를 들어, 제 1 튜너 회로(112A) 및 제 2 튜너 회로(112B)), 다이플렉서(200), 커패시터(116), 인덕터(118), 접지 단자(115) 및 안테나(114)를 포함한다. 튜너 회로(112)(예를 들어, 제 1 튜너 회로(112A) 및 제 2 튜너 회로(112B))는 튜너, PDET(portable data entry terminal) 및 HKADC(house keeping analog to digital converter)와 같은 컴포넌트들을 포함한다. 튜너 회로(112)는 안테나(114)에 대한 임피던스 튜닝(예를 들어, VSWR(voltage standing wave ratio) 최적화)을 수행할 수 있다. RF 프론트 엔드 모듈(100)은 또한 무선 트랜시버(wireless transceiver; WTR)(120)에 커플링되는 패시브 결합기(108)를 포함한다. 패시브 결합기(108)는 제 1 튜너 회로(112A) 및 제 2 튜너 회로(112B)로부터의 검출된 전력을 결합한다. 무선 트랜시버(120)는 패시브 결합기(108)로부터의 정보를 프로세싱하고 이 정보를 모뎀(130)(예를 들어, MSM(mobile station modem))에 제공한다. 모뎀(130)은 애플리케이션 프로세서(application processor; AP)(140)에 디지털 신호를 제공한다.
[0032] 도 1a에 도시된 바와 같이, 다이플렉서(200)는 튜너 회로(112)의 튜너 컴포넌트와 커패시터(116), 인덕터(118) 및 안테나(114) 사이에 있다. 다이플렉서(200)는 RF 프론트 엔드 모듈(100)로부터 무선 트랜시버(120), 모뎀(130) 및 애플리케이션 프로세서(140)를 포함하는 칩셋으로 높은 시스템 성능을 제공하기 위해 안테나(114)와 튜너 회로(112) 사이에 배치될 수 있다. 또한, 다이플렉서(200)는 고대역 주파수들 및 저대역 주파수들 둘 모두 상에서 주파수 도메인 멀티플렉싱을 수행한다. 다이플렉서(200)가 입력 신호들 상에서 그의 주파수 멀티플렉싱 기능들을 수행한 후, 다이플렉서(200)의 출력은 커패시터(116) 및 인덕터(118)를 포함하는 선택적인 LC(인덕터/커패시터) 네트워크에 공급된다. LC 네트워크는, 원할 때, 안테나(114)에 대한 추가의 임피던스 매칭 컴포넌트들을 제공할 수 있다. 그 후, 특정 주파수를 갖는 신호가 안테나(114)에 의해 송신되거나 수신된다. 단일 커패시터 및 인덕터가 도시되지만, 다수의 컴포넌트들이 또한 고려된다.
[0033] 도 1b는 본 개시의 양상에 따라 캐리어 어그리게이션을 제공하기 위해 칩셋(160)에 대해 제 1 다이플렉서(200-1)를 포함하는 WiFi 모듈(170) 및 제 2 다이플렉서(200-2)를 포함하는 RF 프론트 엔드 모듈(150)의 개략도이다. WiFi 모듈(170)은 안테나(192)를 무선 로컬 영역 네트워크 모듈(예를 들어, WLAN 모듈(172))에 통신 가능하게 커플링하는 제 1 다이플렉서(200-1)를 포함한다. RF 프론트 엔드 모듈(150)은 듀플렉서(180)를 통해 안테나(194)를 무선 트랜시버(WTR)(120)에 통신 가능하게 커플링하는 제 2 다이플렉서(200-2)를 포함한다. 무선 트랜시버(120) 및 WiFi 모듈(170)의 WLAN 모듈(172)은, 전력 관리 집적 회로(power management integrated circuit; PMIC)(156)를 통해 전력 공급기(152)에 의해 전력이 공급되는 모뎀(MSM, 예를 들어, 기저대역 모뎀)(130)에 커플링된다. 칩셋(160)은 또한 신호 무결성을 제공하기 위해 커패시터들(162 및 164)은 물론 인덕터(들)(166)를 포함한다. PMIC(156), 모뎀(130), 무선 트랜시버(120) 및 WLAN 모듈(172)은 각각 커패시터들(예를 들어, 158, 132, 122 및 174)을 포함하고 클록(154)에 따라 동작한다. 칩셋(160)의 다양한 인덕터 및 커패시터 컴포넌트들의 지오메트리 및 어레인지먼트는 컴포넌트들 간의 전자기 커플링을 감소시킬 수 있다.
[0034] 도 2a는 본 개시의 양상에 따른 다이플렉서(200)의 도면이다. 다이플렉서(200)는 고대역(HB) 입력 포트(212), 저대역(LB) 입력 포트(214) 및 안테나(216)를 포함한다. 다이플렉서(200)의 고대역 경로는 고대역 안테나 스위치(210-1)를 포함한다. 다이플렉서(200)의 저대역 경로는 저대역 안테나 스위치(210-2)를 포함한다. RF 프론트 엔드 모듈을 포함하는 무선 디바이스는 무선 디바이스의 RF 입력 및 RF 출력을 위한 넓은 범위의 대역을 가능하게 하도록 안테나 스위치들(210) 및 다이플렉서(200)를 사용할 수 있다. 또한, 안테나(216)는 다중 입력, 다중 출력(multiple input, multiple output; MIMO) 안테나일 수 있다. 다중 입력, 다중 출력 안테나들은 무선 디바이스의 RF 프론트 엔드가 캐리어 어그리게이션과 같은 특징들을 지원하기 위해 널리 사용될 것이다.
[0035] 도 2b는 본 개시의 양상에 따른 RF 프론트 엔드 모듈(250)의 도면이다. RF 프론트 엔드 모듈(250)은 도 2a에서 언급된 광범위한 대역을 가능하게 하도록 안테나 스위치(ASW)(210) 및 다이플렉서(200)(또는 트리플렉서)를 포함한다. 또한, RF 프론트 엔드 모듈(250)은 기판(202)에 의해 지지되는, 필터(230), RF 스위치(220) 및 전력 증폭기들(218)을 포함한다. 필터들(230)은 RF 프론트 엔드 모듈(250)에서 고차 고조파들을 방지하기 위해 다이플렉서, 트리플렉서, 저역 통과 필터들, 발룬 필터들 및/또는 노치 필터들을 형성하기 위해 기판(202)을 따라 배열되는 인덕터들(L) 및 커패시터들(C)을 갖는 다양한 LC 필터들을 포함할 수 있다.
[0036] 이러한 어레인지먼트에서, 다이플렉서(200)는 시스템 보드(201)(예를 들어, PCB(printed circuit board) 또는 패키지 기판) 상에 표면 장착 디바이스(surface mount device; SMD)로서 구현된다. 대조적으로, 안테나 스위치(210)는 RF 프론트 엔드 모듈(250)의 시스템 보드(201)에 의해 지지되는 기판(202) 상에 구현된다. 게다가, 필터들(230)의 다양한 LC 필터들은 또한 RF 프론트 엔드 모듈(250)의 기판(202) 상에 표면 장착 디바이스들로서 구현된다. 필터들(230)로서 도시되지만, LC 필터들은, RF 프론트 엔드 모듈(250)에서 고차 고조파들을 방지하기 위해 픽 앤 플레이스(pick and place) 기술을 사용하여 기판에 걸쳐 배열되는 저역 통과 필터(들) 및/또는 노치 필터(들)를 포함한다.
[0037] 불행하게도, (예를 들어, SMD 부착을 사용한) 시스템 보드(201) 상의 다양한 LC 필터들의 어레인지먼트는 귀중한 RF 프론트 엔드 면적(front end real estate)을 소비한다. 또한, SMD 부착을 사용한 필터들(230)의 LC 필터들의 구현은 다양한 LC 필터들의 별개의 표면 장착 연결을 제공하기 위한 부가적인 비용을 포함한다. 또한, 시스템 보드(201) 상의 다이플렉서(200)와 기판(202) 상의 안테나 스위치(210) 사이의 전기적 연결을 보장하기 위해 복잡한 기판 설계가 필요하다. 즉, SMD 부착을 사용한 시스템 보드(201) 상의 다이플렉서(200)의 구현은 기판(202) 상의 안테나 스위치(210)에 대한 별개의 연결을 제공하기 위한 부가적인 비용을 포함한다.
[0038] 본 개시의 다양한 양상들은 웨이퍼 레벨 프로세스를 통해 RF 프론트 엔드 패키지 상에 다이플렉서/필터 및 안테나 스위치를 통합하기 위한 기술들을 제공한다. 본 개시의 양상들은 하이 Q-팩터 RF 애플리케이션들을 위한 필터들/다이플렉서들 및 안테나 스위치의 3D 통합을 포함한다. 일 어레인지먼트에서, 안테나 스위치가 SOI(silicon on insulator) 층에 제조되는 SOI 구현이 설명된다. 이러한 어레인지먼트는 다이플렉서 패키지를 제조하는데 있어 비용을 절감하기 위해 안테나 스위치 상에 다이플렉서를 모노리식으로 구축하는 것을 포함한다. 이러한 어레인지먼트에서, LC 필터들 및/또는 다이플렉서는 도 3에 도시된 바와 같이 SOI 층 상의 격리 층 상에 제조되며, SOI 층은 유리 기판 상에서 유전체 층에 의해 지지된다.
[0039] 안테나 스위치는 안테나 스위치와 다이플렉서 사이의 격리를 제공하는 케이지(cage) 구조(예를 들어, 패러데이(Faraday) 케이지)로 둘러싸일 수 있다. 케이지는 미스매치가 거의 또는 전혀 없이 컴포넌트들 간의 연결을 제공하도록 유전체 층(303) 내에 배열될 수 있다. 대안적으로, 통합된 RF 회로 구조물의 더 낮은 성능 구현은 격리 층(예를 들어, BOX(buried oxide)), SOI 층 및 유전체 층을 지지하는 벌크 반도체 패키지를 포함한다. 이러한 어레인지먼트에서, 스위치는 격리 층의 표면 상에 직접 제조되고, SOI 층은 유전체 층에 의해 직접 지지된다. 또한, 다이플렉서/필터는 도 5에 도시된 바와 같이 SOI 층에 의해 지지되는 유전체 층 상에 형성된다.
[0040] 도 3은 본 개시의 양상에 따른 통합된 RF(radio frequency) 회로 구조(300)를 예시한다. 통합된 RF 회로 구조물(300)은 웨이퍼 레벨 프로세스를 통해 RF 프론트 엔드 패키지 상에 다이플렉서/필터들(330) 및 안테나 스위치(ASW)(310)를 통합한다. 특히, 컴포넌트들은 패시브 기판(302)에(또는 그 상에) 구현된다. 본원에서 설명된 바와 같은, "패시브 기판"이라는 용어는 다이싱된 웨이퍼 또는 패널의 기판을 지칭할 수 있거나 또는 다이싱되지 않은 웨이퍼/패널의 기판을 지칭할 수 있다. 일 어레인지먼트에서, 패시브 기판은 유리, 공기, 석영, 사파이어, 고-저항 실리콘 또는 다른 유사한 패시브 재료로 구성된다. 패시브 기판은 코어리스(coreless) 기판일 수 있다.
[0041] 통합된 RF 회로 구조물(300)은 하이 Q-팩터 RF 애플리케이션들을 위한 다이플렉서/필터들(330) 및 안테나 스위치(310)의 3D 통합을 포함한다. 일 어레인지먼트에서, 안테나 스위치(310)가 SOI(silicon on insulator) 층(304)에 제조되는 SOI 구현이 설명된다. 이러한 어레인지먼트는 다이플렉서 패키지를 제조하는데 있어 비용을 절감하기 위해 안테나 스위치(310) 상에, 커패시터들(332) 및 인덕터들(334)을 포함하는 다이플렉서/필터들(330)을 모노리식으로 구축하는 것을 포함한다.
[0042] 이러한 어레인지먼트에서, 다이플렉서/필터들(330)은 SOI 층(304) 상의 격리 층(306)(예를 들어, BOX(buried oxide) 층) 상에 제조되며, SOI는 패시브 기판(302) 상의 유전체 층(303)에 의해 지지된다. 안테나 스위치(310)는, 미스매치가 거의 또는 전혀 없이 컴포넌트들 사이의 연결을 제공하면서, 안테나 스위치(310)와 다이플렉서/필터들(330) 사이의 격리를 제공하는 케이지 구조(322)에 의해 둘러싸일 수 있다. 패드는 스위치(예를 들어, 안테나 스위치)와 접촉할 수 있고, (예를 들어, 케이지 구조(322)의) 인터커넥트는 패드를 통해 필터(예를 들어, 다이플렉서/필터들(330))에 커플링될 수 있다. MIM(metal insulator metal) 커패시터(320)가 안테나 스위치(310)에 커플링될 수 있다. 또한, 도전성 범프들(350) 및 비아들(340)은 예를 들어, 도 1a 또는 도 1b에 도시된 바와 같이 RF 프론트 엔드 모듈에서 통합된 RF 회로 구조물(300)의 통합을 가능하게 한다. 통합된 RF 회로 구조물(300)은 도 4a 내지 도 4f에 도시된 바와 같이 제조될 수 있다.
[0043] 도 4a는 본 개시의 양상들에 따른, 도 3의 통합된 RF 회로 구조물(300)의 제 1 제조 스테이지(400)를 도시한다. 대표적으로, SOI 구현은 핸들 기판(301)(예를 들어, 벌크 웨이퍼) 상의 격리 층(306)(BOX)의 형성을 포함한다. 격리 층(306)은 SOI(silicon on an insulator) 층(304) 및 유전체 층(303)을 지지한다. 도 3에 도시된 바와 같이, SOI 층(304)은 핸들 기판(301)에 대향하는, 격리 층(306)의 제 1 표면 상의 안테나 스위치(310)(ASW)를 포함한다. 또한, 안테나 스위치(310)는 MIM 커패시터(320)에 커플링되고 유전체 층(303) 내의 케이지 구조(322)에 의해 둘러싸인다.
[0044] 도 4b는 본 개시의 양상들에 따라 도 3의 통합된 RF 회로 구조물(300)의 제 2 제조 스테이지(410)를 도시한다. 대표적으로, 패시브 기판(302)이 SOI 층(304) 상의 유전체 층(303)에 부착된다. 일단 부착되면, 핸들 기판(301)은 도 4c 내지 도 4e에 도시된 바와 같이, 다이플렉서/필터들(330)의 형성을 가능하게 하기 위해 격리 층(306)(BOX)의 제 2 표면을 노출시키도록 격리 층(306)으로부터 제거된다.
[0045] 도 4c는 본 개시의 양상들에 따라 도 3의 통합된 RF 회로 구조물(300)의 제 3 제조 스테이지(420)를 도시한다. 대표적으로, 제 1 개구들(308)(308-1, 308-2, 308-3, 308-4, 308-5 및 308-6)이 격리 층(306) 및 SOI 층(304)에 형성된다. 제 1 개구들(308)은 케이지 구조(322)의 인터커넥트들 뿐만 아니라 유전체 층(303) 내의 MIM 커패시터(320)의 플레이트들을 노출시킨다.
[0046] 도 4d는 본 개시의 양상들에 따라 도 3의 통합된 RF 회로 구조물(300)의 제 4 제조 스테이지(430)를 도시한다. 대표적으로, 격리 층(306) 및 SOI 층(304)의 제 1 개구들(308)은 비아들(340)을 형성하기 위해 제 1 도전 재료로 채워진다. 또한, 다이플렉서/필터들(330)의 MIM 커패시터들(332)은 격리 층(306)의 제 2 표면 상에 형성된다. 이러한 어레인지먼트에서, 예를 들어, 다이플렉서/필터들(330)의 유전체 층(예를 들어, 폴리이미드)의 제 2 개구들(342)(342-1, 342-2, 342-3 및 342-4)이 MIM 커패시터들(332)의 플레이트를 노출시키도록 형성된다.
[0047] 도 4e는 본 개시의 양상들에 따라 도 3의 통합된 RF 회로 구조물(300)의 제 5 제조 스테이지(440)를 도시한다. 대표적으로, 유전체 층의 제 2 개구들(342)은 MIM 커패시터들(332)에 커플링된 인덕터들(334)을 형성하도록 제 2 도전성 재료로 채워진다. 또한, 다이플렉서/필터들(330)의 유전체 층의 제 3 개구들(344)(344-1, 344-2, 344-3 및 344-4)이 인덕터들(334)을 노출시키도록 형성된다.
[0048] 도 4f는 본 개시의 양상들에 따라 도 3의 통합된 RF 회로 구조물(300)의 최종 제조 스테이지(450)를 도시한다. 대표적으로, 다이플렉서/필터들(330)의 유전체 층의 제 3 개구들(344)은 인덕터들(334)에 커플링된 도전성 범프들(350)(예를 들어, 볼 그리드 어레이)를 형성하기 위해 도전성 재료로 채워진다. 또한, 통합된 RF 회로 구조물(300)은 예를 들어, 도 1a 또는 도 1b에 도시된 바와 같이 RF 프론트 엔드 모듈 내의 통합을 가능하게 하기 위해 통합된 RF 회로 다이를 제공하도록 다이싱된다(diced).
[0049] 도 5는 본 개시의 다른 양상에 따른 통합된 RF 회로 구조물(500)을 예시한다. 또한, 통합된 RF 회로 구조물(500)는 웨이퍼 레벨 프로세스를 통해 RF 프론트 엔드 패키지 상에 다이플렉서/필터들(530) 및 안테나 스위치(ASW)(510)를 통합한다. 그러나 이러한 어레인지먼트는 격리 층(504)(예를 들어, BOX(buried oxide)), 유전체 층(503) 및 유전체 층(503) 상의 SOI 층(506)을 지지하는 핸들 반도체 패키지(예를 들어, 벌크 기판)를 포함하는 더 낮은 성능 구현을 제공할 수 있다. 이러한 어레인지먼트에서, 안테나 스위치(510)는 격리 층(504) 상에 제조되고 SOI 층(503)에 의해 둘러싸인다. 또한, 다이플렉서/필터들(530)은 SOI 층(506)에 의해 지지되는 유전체 층(503) 상에 형성된다. MIM(metal insulator metal) 커패시터(520)가 안테나 스위치(510)에 커플링될 수 있다. 또한, 도전성 범프들(550)은 예를 들어, 도 1a 또는 도 1b에 도시된 바와 같이 RF 프론트 엔드 모듈에서 통합된 RF 회로 구조물(500)의 통합을 가능하게 한다. 통합된 RF 회로 구조물(500)은 도 6a 내지 도 6d에 도시된 바와 같이 제조될 수 있다.
[0050] 도 6a는 본 개시의 양상들에 따른, 도 5의 통합된 RF 회로 구조물(500)의 제 1 제조 스테이지(600)를 도시한다. 대표적으로, 핸들 기판(502)은 격리 층(504)(BOX)을 지지한다. 또한, SOI 층(506)은 격리 층(504)의 표면 상에 배열되고 유전체 층(503)을 지지한다. SOI 층(503)은 격리 층(504)의 표면 상의 안테나 스위치(510)를 포함하고 유전체 층(503)의 MIM 커패시터(520)에 커플링된다. 이러한 어레인지먼트에서, 제 1 개구들(508)(508-1, 508-2, 508-3, 508-4, 508-4 및 508-6)이 유전체 층(503)에 형성된다. 제 1 개구들(508)은 MIM 커패시터(520)의 플레이트들뿐만 아니라 안테나 스위치(510)의 인터커넥트 또는 인터커넥트들을 노출시킨다.
[0051] 도 6b는 본 개시의 양상들에 따라 도 5의 통합된 RF 회로 구조물(500)의 제 2 제조 스테이지(610)를 도시한다. 대표적으로, 유전체 층(503)의 제 1 개구(508)는 비아들(540)을 형성하기 위해 도전성 재료로 채워진다. 또한, 다이플렉서/필터들(530)의 MIM 커패시터들(532)이 유전체 층(503)의 표면 상에 형성된다. 이러한 어레인지먼트에서, 예를 들어, 다이플렉서/필터들(530)의 유전체 층(예를 들어, 폴리이미드)의 제 2 개구들(542)(542-1, 542-2, 542-3 및 542-4)이 MIM 커패시터들(532)의 플레이트들을 노출시키도록 형성된다.
[0052] 도 6c는 본 개시의 양상들에 따라 도 5의 통합된 RF 회로 구조물(500)의 제 3 제조 스테이지(620)를 도시한다. 대표적으로, 유전체 층의 제 2 개구들(542)은 MIM 커패시터들(532)에 커플링된 인덕터들(534)을 형성하도록 도전성 재료로 채워진다. 또한, 다이플렉서/필터들(530)의 유전체 층의 제 3 개구들(544)(544-1, 544-2, 544-3 및 544-4)은 인덕터들(534)을 노출시키도록 형성된다.
[0053] 도 6d는 본 개시의 양상들에 따라 도 5의 통합된 RF 회로 구조물(500)의 최종 제조 스테이지(630)를 도시한다. 대표적으로, 다이플렉서/필터들(530)의 유전체 층의 제 3 개구들(544)은 인덕터들(534)에 커플링된 도전성 범프들(550)(예를 들어, 볼 그리드 어레이)를 형성하기 위해 도전성 재료로 채워진다. 또한, 통합된 RF 회로 구조물(500)은 예를 들어, 도 1a 또는 도 1b에 도시된 바와 같이 RF 프론트 엔드 모듈 내의 통합을 가능하게 하기 위해 통합된 RF 회로 다이를 제공하도록 다이싱된다(diced).
[0054] 도 7은 본 개시의 양상에 따라 통합된 RF(radio frequency) 회로 구조를 구성하는 방법(700)을 예시하는 프로세스 흐름도이다. 블록(702)에서, 스위치가 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 제조된다. 예를 들어, 도 4a에 도시된 바와 같이, 안테나 스위치(ASW)(310)가 SOI(silicon on insulator) 층(304)에 제조된다. 이러한 어레인지먼트에서, 안테나 스위치(310)는 격리 층(306)(예를 들어, BOX(buried oxide) 층)의 제 1 표면 상에 배열된다. 또한, 핸들 기판(301)은 격리 층(306), SOI 층(304) 및 유전체 층(303)을 지지한다. 대안적으로, 도 6a에 도시된 바와 같이, 안테나 스위치가 격리 층(504)(BOX)의 제 1 표면 상에 제조되며, 여기서 격리 층의 대향하는 표면은 핸들 기판(502)에 의해 지지된다.
[0055] 다시 도 7을 참조하면, 블록(704)에서, 인덕터들 및 커패시터들을 포함하는 필터가 스위치 상에 제조된다. 예를 들어, 도 4d에 도시된 바와 같이, 커패시터들(332)은 격리 층(306)의 대향하는 표면 상에 형성된다. 도 4e에서, 인덕터들(334)이 형성되고 다이플렉서/필터들(330)을 형성하도록 커패시터들(332)에 커플링된다. 대안적으로, 도 6c에 도시된 바와 같이, 커패시터들(532)은 격리 층(504) 상의 유전체 층(503)의 표면에 대향하는 SOI 층(506)의 표면 상에 형성된다. 도 6d에서, 인덕터들(534)이 형성되고 다이플렉서/ 필터들(530)을 형성하도록 커패시터들(532)에 커플링된다.
[0056] 도 7의 블록(706)에서, 유전체 재료를 통해 필터 및 스위치를 커플링하도록 비아가 제조된다. 도 4c에 도시된 바와 같이, 유전체 층(303)의 인터커넥트들은 제 1 개구들(308)을 통해 노출된다. 도 4d에서, 제 1 개구들(308)은 안테나 스위치(310) 및 커패시터들(332)을 커플링하는, 격리 층(306)을 통해 연장되는 비아들(340)을 형성하기 위해 도전성 재료로 채워진다. 대안적으로, 도 6a에서, 유전체 층(503)의 인터커넥트들은 제 1 개구들(508)을 통해 노출된다. 도 6b에서, 제 1 개구들(508)은 안테나 스위치(510) 및 커패시터들(532)을 커플링하는 비아들(540)을 형성하기 위해 도전성 재료로 채워진다.
[0057] 본 개시의 추가의 양상에 따라, SOI(silicon on insulator) 기술 및 고저항 웨이퍼 기술 둘 모두를 사용한 통합된 RF 회로 구조물들이 설명된다. 통합된 RF 회로 구조물은 저항성 기판 재료에 의해 지지되고 SOI(silicon on insulator) 층에 배열되는, 안테나를 스위칭하기 위한 수단을 포함한다. 통합된 RF 회로 구조물은 또한, 인덕터들 및 커패시터들로 구성되고 스위칭 수단에 의해 지지되는 필터를 포함한다. 스위칭 수단은 도 3 및 도 5에 도시된 안테나 스위치(ASW)(310/510)일 수 있다. 다른 양상에서, 위에서 언급된 수단은, 위에서 언급된 수단에 의해 인용된 기능들을 수행하도록 구성된 임의의 모듈 또는 임의의 장치일 수 있다.
[0058] 다중 입력, 다중 출력 안테나들은 무선 디바이스들의 RF(radio frequency) 프론트 엔드를 위해 널리 사용될 것이다. RF 프론트 엔드는 일반적으로 RF 입력 및 출력을 위한 광범위 대역을 가능하게 하도록 안테나 스위치(ASW) 및 다이플렉서를 사용한다. 게다가, 인덕터들(L) 및 커패시터들(C)을 포함하는 LC 필터들이 또한, RF 프론트 엔드에서 고차 고조파들을 방지하도록 저역 통과 및/또는 노치 필터들을 형성하기 위해 RF 프론트 엔드에서 사용된다. 통상적으로, 다이플렉서들은 시스템 보드(예를 들어, PCB(printed circuit board) 또는 패키지 기판) 상의 SMD(surface mount device)들로서 구현된다. 대조적으로, LC 필터들은 시스템 보드에 의해 지지되는 RF 프론트 엔드 기판 상에서 표면 SMD들로서 구현된다. RF 프론트 엔드 기판은 일반적으로 전력 증폭기들, RF 스위치들, 필터들(예를 들어, LC 필터들), 및 안테나 스위치를 포함한다.
[0059] 불행하게도, (예를 들어, SMD 부착을 사용한) RF 프론트 엔드 기판을 따른 다양한 LC 필터들의 구현은 귀중한 RF 프론트 엔드 면적을 소비한다. 또한, SMD 부착을 사용한 LC 필터들 및/또는 다이플렉서들의 구현은 LC 필터들 및/또는 다이플렉서에 대한 별개의 표면 장착 연결을 제공하기 위한 부가적인 비용이 포함한다. 또한, 시스템 보드 상의 다이플렉서와 RF 프론트 엔드 기판 상의 안테나 스위치 사이의 전기적 연결을 보장하기 위해 복잡한 기판 설계가 필요하다. 즉, SMD 부착을 사용한 시스템 보드 상의 다이플렉서의 구현은 RF 프론트 엔드 기판 상의 안테나 스위치에 대한 별개의 연결을 제공하기 위한 부가적인 비용을 포함한다.
[0060] 본 개시의 다양한 양상들은 웨이퍼 레벨 프로세스를 통해 RF 프론트 엔드 패키지 상에 다이플렉서/필터들 및 안테나 스위치를 통합하기 위한 기술들을 제공한다. 본 개시의 양상들은 하이 Q-팩터 RF 애플리케이션들을 위한 LC 필터들/다이플렉서들 및 안테나 스위치의 3D 통합을 포함한다. 일 어레인지먼트에서, 안테나 스위치가 SOI 층(silicon on insulator)에 제조되는 SOI 구현이 설명된다. 이러한 어레인지먼트는 다이플렉서 패키지를 제조하는데 있어 비용을 절감하기 위해 안테나 스위치 상에 다이플렉서를 모노리식으로 구축하는 것을 포함한다. 이러한 어레인지먼트에서, LC 필터들 및/또는 다이플렉서는 SOI 층에 의해 지지되는 격리 층 상에 제조되며, SOI는 패시브 기판에 의해 지지된다. 안테나 스위치는 유전체 층의 케이지 구조에 의해 둘러싸일 수 있으며, 이는 안테나 스위치와 다이플렉서 사이의 격리를 제공하고 미스매치가 거의 또는 전혀 없이 컴포넌트들 사이의 연결을 제공한다. 대안적으로, 더 낮은 성능 구현은 격리 층(예를 들어, BOX(buried oxide)), SOI 층 및 SOI 층에 의해 지지되는 유전체 층을 지지하는 벌크 반도체 패키지를 포함한다. 이러한 어레인지먼트에서, 스위치는 격리 층 상에 제조되고 SOI 층에 의해 둘러싸인다. 또한, 다이플렉서는 SOI 층에 의해 지지되는 유전체 층 상에 형성된다.
[0061] 도 8은, 본 개시의 양상이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템(800)을 도시하는 블록도이다. 예시의 목적들을 위해, 도 8은 3개의 원격 유닛들(820, 830, 및 850) 및 2개의 기지국들(840)을 도시한다. 무선 통신 시스템들은 훨씬 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인지될 것이다. 원격 유닛들(820, 830, 및 850)은 개시된 RF 디바이스들을 포함하는 IC 디바이스들(825A, 825C, 및 825B)을 포함한다. 기지국들, 스위칭 디바이스들, 및 네트워크 장비와 같은 다른 디바이스들이 개시된 RF 디바이스들을 또한 포함할 수 있다는 것이 인지될 것이다. 도 8은, 기지국(840)으로부터 원격 유닛들(820, 830, 및 850)로의 순방향 링크 신호들(880) 및 원격 유닛들(820, 830, 및 850)로부터 기지국들(840)로의 역방향 링크 신호들(890)을 도시한다.
[0062] 도 8에서, 원격 유닛(820)은 모바일 전화로서 도시되고, 원격 유닛(830)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(850)은 무선 로컬 루프 시스템의 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은, 모바일 폰, 핸드-헬드 개인 통신 시스템(PCS) 유닛, PDA(personal digital assistant)와 같은 휴대용 데이터 유닛, GPS-인에이블 디바이스, 내비게이션 디바이스, 셋 톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 검침 장비(meter reading equipment)와 같은 고정 위치 데이터 유닛, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브(retrieve)하는 다른 통신 디바이스, 또는 이들의 결합들일 수 있다. 도 8이 본 개시의 양상들에 따른 원격 유닛들을 예시하지만, 본 개시는 이들 예시적인 예시된 유닛들로 제한되지 않는다. 본 개시의 양상들은 개시된 RF 디바이스들을 포함하는 많은 디바이스들에서 적절하게 이용될 수 있다.
[0063] 도 9는, 위에 개시된 RF 디바이스들과 같은 반도체 컴포넌트의 회로, 레이아웃, 및 로직 설계를 위해 사용되는 설계 워크스테이션을 예시하는 블록도이다. 설계 워크스테이션(900)은, 운영체제 소프트웨어, 지원 파일들, 및 Cadence 또는 OrCAD와 같은 설계 소프트웨어를 포함하는 하드 디스크(901)를 포함한다. 설계 워크스테이션(900)은 또한, RF 디바이스와 같은 반도체 컴포넌트(912) 또는 회로(910)의 설계를 용이하게 하기 위한 디스플레이(902)를 포함한다. 회로 설계(910) 또는 반도체 컴포넌트(912)를 유형으로(tangibly) 저장하기 위한 저장 매체(904)가 제공된다. 회로 설계(910) 또는 반도체 컴포넌트(912)는 GDSII 또는 GERBER와 같은 파일 포맷으로 저장 매체(904) 상에 저장될 수 있다. 저장 매체(904)는 CD-ROM, DVD, 하드 디스크, 플래시 메모리, 또는 다른 적절한 디바이스일 수 있다. 또한, 설계 워크스테이션(900)은 저장 매체(904)로부터 입력을 수용하거나 저장 매체(904)에 출력을 기록하기 위한 드라이브 장치(903)를 포함한다.
[0064] 저장 매체(904) 상에 레코딩된 데이터는, 로직 회로 구성들, 포토리소그래피 마스크들에 대한 패턴 데이터, 또는 전자 빔 리소그래피와 같은 시리얼 기록 툴들에 대한 마스크 패턴 데이터를 특정할 수 있다. 데이터는 추가로, 로직 시뮬레이션들과 연관된 타이밍 도면들 또는 네트(net) 회로들과 같은 로직 검증 데이터를 포함할 수 있다. 저장 매체(904) 상에서 데이터를 제공하는 것은, 반도체 웨이퍼들을 설계하기 위한 프로세스들의 수를 감소시킴으로써 회로 설계(910) 또는 반도체 컴포넌트(912)의 설계를 용이하게 한다.
[0065] 펌웨어 및/또는 소프트웨어 구현의 경우, 방법들은 본원에서 설명된 기능들을 수행하는 모듈들(예를 들어, 절차들, 함수들 등)을 이용하여 구현될 수 있다. 명령들을 유형으로 구현하는 머신-판독 가능 매체가 본원에서 설명된 방법들을 구현하는데 있어 사용될 수 있다. 예를 들어, 소프트웨어 코드들은 메모리에 저장될 수 있고, 프로세서 유닛에 의해 실행될 수 있다. 메모리는, 프로세서 유닛 내부 또는 프로세서 유닛 외부에서 구현될 수 있다. 본원에서 사용되는 바와 같이, 용어 "메모리"는, 장기, 단기, 휘발성, 비휘발성, 또는 다른 메모리의 유형들을 지칭하며, 특정한 메모리의 유형 또는 메모리들의 개수, 또는 메모리가 저장될 매체들의 유형으로 제한되는 것은 아니다.
[0066] 펌웨어 및/또는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독 가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장될 수 있다. 예들은, 데이터 구조로 인코딩된 컴퓨터-판독 가능 매체들, 및 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독 가능 매체들을 포함한다. 컴퓨터-판독 가능 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 이용 가능한 매체일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독 가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 다른 매체를 포함할 수 있고; 본원에 사용된 바와 같이, 디스크(disk) 및 디스크(disc)는 CD(compact disc), 레이저 디스크(disc), 광학 디스크(disc), DVD(digital versatile disc), 플로피 디스크(disk) 및 Blu-ray 디스크(disc)를 포함하며, 여기서, 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 위의 것들의 결합들이 또한 컴퓨터-판독 가능 매체들의 범위 내에 포함되어야 한다.
[0067] 컴퓨터 판독-가능 매체 상의 저장에 부가하여, 명령들 및/또는 데이터는 통신 장치에 포함된 송신 매체들 상에서 신호들로서 제공될 수 있다. 예를 들어, 통신 장치는, 명령들 및 데이터를 표시하는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령들 및 데이터는 하나 또는 그 초과의 프로세서들로 하여금, 청구항들에서 약술된 기능들을 구현하게 하도록 구성된다.
[0068] 본 개시 및 그의 이점들이 상세히 설명되었지만, 첨부된 청구항들에 의해 정의된 바와 같은 본 개시의 기술을 벗어나지 않으면서, 다양한 변화들, 치환들 및 변경들이 본원에서 행해질 수 있다는 것이 이해되어야 한다. 예를 들어, "위" 및 "아래"와 같은 관계 용어들이 기판 또는 전자 디바이스에 대해 사용된다. 물론, 기판 또는 전자 디바이스가 뒤집히면, 위가 아래가 되고, 아래가 위가 된다. 부가적으로, 옆쪽들로 지향되면, 위 및 아래는 기판 또는 전자 디바이스의 측면들을 지칭할 수 있다. 또한, 본 출원의 범위는, 명세서에서 설명된 프로세스, 머신, 제조 및 물질의 조성, 수단, 방법들 및 단계들의 특정한 구성들로 제한되도록 의도되지는 않는다. 당업자가 본 개시로부터 쉽게 인지할 바와 같이, 본원에서 설명된 대응하는 구성들과 실질적으로 동일한 기능을 수행하거나 또는 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 추후에 개발될 프로세스들, 머신들, 제조, 물질의 조성, 수단, 방법들, 또는 단계들은 본 개시에 따라 활용될 수 있다. 따라서, 첨부된 청구항들은 그러한 프로세스들, 머신들, 제조, 물질의 조성, 수단, 방법들, 또는 단계들을 그들의 범위 내에 포함하도록 의도된다.

Claims (26)

  1. 통합된 RF(radio frequency) 회로 구조물로서,
    저항성 기판 재료;
    상기 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층 내의 RF 안테나 스위치;
    상기 SOI 층에 직접 커플링되는 BOX(buried oxide) 층; 및
    상기 저항성 기판 재료에 대향(opposite)하며, 상기 통합된 RF 회로 구조물의 표면 상에 배열되는, 인덕터들 및 커패시터들을 포함하는 필터를 포함하고,
    상기 RF 안테나 스위치는 상기 저항성 기판 재료를 향하는(facing) 상기 BOX 층의 제 1 표면 바로 위에 있고, 상기 필터는 상기 BOX 층의 상기 제 1 표면을 직접 지지하는 상기 SOI 층으로부터 먼 쪽(distal)이고 그리고 상기 BOX 층의 상기 제 1 표면에 대향하는 제 2 표면 바로 위에 있는,
    통합된 RF 회로 구조물.
  2. 제1항에 있어서,
    상기 필터는 상기 BOX 층의 상기 제 1 표면에 대향하는 상기 제 2 표면 상에 배열되는, 다이플렉서, 트리플렉서, 저역 통과 필터들, 발룬 필터들 또는 노치 필터들 중 적어도 하나를 포함하는,
    통합된 RF 회로 구조물.
  3. 제1항에 있어서,
    상기 BOX 층을 통하며, 상기 BOX 층의 상기 제 1 표면 상의 상기 RF 안테나 스위치를 상기 제 1 표면에 대향하는 상기 제 2 표면 상의 상기 필터에 커플링하는 비아들을 더 포함하는,
    통합된 RF 회로 구조물.
  4. 제1항에 있어서,
    상기 RF 안테나 스위치와 접촉하는 패드, 및 상기 패드를 통해 상기 필터에 커플링되는 인터커넥트(interconnect)를 더 포함하는,
    통합된 RF 회로 구조물.
  5. 제1항에 있어서,
    상기 SOI 층은 유전체 층에 의해 직접 지지되고, 상기 저항성 기판 재료는 상기 유전체 층 상에 있는,
    통합된 RF 회로 구조물.
  6. 제1항에 있어서,
    유전체 층에서 상기 RF 안테나 스위치를 둘러싸는 패러데이 케이지(Faraday cage)를 더 포함하는,
    통합된 RF 회로 구조물.
  7. 제1항에 있어서,
    상기 SOI 층 내의 상기 RF 안테나 스위치에 커플링되는 MIM(metal insulator metal) 커패시터를 더 포함하고, 상기 MIM 커패시터는 상기 SOI 층을 지지하는 유전체 층에 배열되는,
    통합된 RF 회로 구조물.
  8. 제1항에 있어서,
    RF 프론트 엔드 모듈에 통합되고, 상기 RF 프론트 엔드 모듈은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
    통합된 RF 회로 구조물.
  9. 통합된 RF(radio frequency) 회로 구조물로서,
    저항성 기판 재료;
    상기 저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층에 배열되는, RF 안테나를 스위칭하기 위한 수단;
    상기 SOI 층에 직접 커플링되는 BOX(buried oxide) 층; 및
    상기 저항성 기판 재료에 대향하며, 상기 통합된 RF 회로 구조물의 표면 상에 배열되는, 인덕터들 및 커패시터들을 포함하는 필터를 포함하고,
    상기 RF 안테나를 스위칭하기 위한 수단은 상기 저항성 기판 재료를 향하는 상기 BOX 층의 제 1 표면 바로 위에 있고, 상기 필터는 상기 BOX 층의 상기 제 1 표면을 직접 지지하는 상기 SOI 층으로부터 먼 쪽이고 그리고 상기 BOX 층의 상기 제 1 표면에 대향하는 제 2 표면 바로 위에 있는,
    통합된 RF 회로 구조물.
  10. 제9항에 있어서,
    상기 필터는 상기 BOX 층의 상기 제 1 표면에 대향하는 상기 제 2 표면 상에 배열되는, 다이플렉서, 트리플렉서, 저역 통과 필터들, 발룬 필터들 또는 노치 필터들 중 적어도 하나를 포함하는,
    통합된 RF 회로 구조물.
  11. 제9항에 있어서,
    상기 BOX 층을 통하며, 상기 BOX 층의 상기 제 1 표면 상의 상기 RF 안테나를 스위칭하기 위한 수단을 상기 제 1 표면에 대향하는 상기 제 2 표면 상의 상기 필터에 커플링하는 비아들을 더 포함하는,
    통합된 RF 회로 구조물.
  12. 제9항에 있어서,
    상기 RF 안테나를 스위칭하기 위한 수단과 접촉하는 패드, 및 상기 패드를 통해 상기 필터에 커플링되는 인터커넥트를 더 포함하는,
    통합된 RF 회로 구조물.
  13. 제9항에 있어서,
    상기 SOI 층은 유전체 층에 의해 직접 지지되고, 상기 저항성 기판 재료는 상기 유전체 층 상에 있는,
    통합된 RF 회로 구조물.
  14. 제9항에 있어서,
    유전체 층에서 상기 RF 안테나를 스위칭하기 위한 수단을 둘러싸는 패러데이 케이지를 더 포함하는,
    통합된 RF 회로 구조물.
  15. 제9항에 있어서,
    상기 RF 안테나를 스위칭하기 위한 수단에 커플링되는 MIM(metal insulator metal) 커패시터를 더 포함하고, 상기 MIM 커패시터는 상기 SOI 층을 지지하는 유전체 층에 배열되는,
    통합된 RF 회로 구조물.
  16. 제9항에 있어서,
    상기 통합된 RF 회로 구조물은 RF 프론트 엔드 모듈에 통합되고,
    상기 RF 프론트 엔드 모듈은, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
    통합된 RF 회로 구조물.
  17. RF(radio frequency) 프론트 엔드 모듈로서,
    통합된 RF(radio frequency) 회로 구조 ― 상기 통합된 RF(radio frequency) 회로 구조는,
    저항성 기판 재료에 의해 지지되는 SOI(silicon on insulator) 층 내의 RF 안테나 스위치,
    상기 SOI 층에 커플링되는 BOX(buried oxide) 층, 및
    상기 저항성 기판 재료에 대향하며, 상기 통합된 RF 회로 구조의 표면 상에 배열되는, 인덕터들 및 커패시터들을 포함하는 필터를 포함하고, 상기 RF 안테나 스위치는 상기 저항성 기판 재료를 향하는 상기 BOX 층의 제 1 표면 바로 위에 있고, 상기 필터는 상기 BOX 층의 상기 제 1 표면을 직접 지지하는 상기 SOI 층으로부터 먼 쪽이고 그리고 상기 BOX 층의 상기 제 1 표면에 대향하는 제 2 표면 바로 위에 있음 ― ; 및
    상기 RF 안테나 스위치의 출력에 커플링되는 안테나를 포함하는,
    RF 프론트 엔드 모듈.
  18. 제17항에 있어서,
    상기 BOX 층을 통하며, 상기 BOX 층의 제 1 표면 상의 상기 RF 안테나 스위치를 상기 제 1 표면에 대향하는 상기 제 2 표면 상의 상기 필터에 커플링하는 비아들을 더 포함하는,
    RF 프론트 엔드 모듈.
  19. 제17항에 있어서,
    상기 SOI 층은 유전체 층에 의해 직접 지지되는,
    RF 프론트 엔드 모듈.
  20. 제17항에 있어서,
    상기 RF 프론트 엔드 모듈은, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
    RF 프론트 엔드 모듈.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020187019299A 2016-01-11 2016-11-29 안테나 스위치 및 다이플렉서의 모놀리식 통합 KR102085549B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662277451P 2016-01-11 2016-01-11
US62/277,451 2016-01-11
US15/151,285 2016-05-10
US15/151,285 US10256863B2 (en) 2016-01-11 2016-05-10 Monolithic integration of antenna switch and diplexer
PCT/US2016/063973 WO2017123332A1 (en) 2016-01-11 2016-11-29 Monolithic integration of antenna switch and diplexer

Publications (2)

Publication Number Publication Date
KR20180102085A KR20180102085A (ko) 2018-09-14
KR102085549B1 true KR102085549B1 (ko) 2020-03-06

Family

ID=59275018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187019299A KR102085549B1 (ko) 2016-01-11 2016-11-29 안테나 스위치 및 다이플렉서의 모놀리식 통합

Country Status (9)

Country Link
US (1) US10256863B2 (ko)
EP (1) EP3403278A1 (ko)
JP (1) JP6692908B2 (ko)
KR (1) KR102085549B1 (ko)
CN (1) CN108701682B (ko)
BR (1) BR112018013958B1 (ko)
CA (1) CA3007083A1 (ko)
TW (1) TWI681536B (ko)
WO (1) WO2017123332A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10362678B2 (en) 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
US10269769B2 (en) * 2016-04-18 2019-04-23 Skyworks Solutions, Inc. System in package with vertically arranged radio frequency componentry
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
US10297576B2 (en) 2016-04-18 2019-05-21 Skyworks Solutions, Inc. Reduced form factor radio frequency system-in-package
TWI800014B (zh) 2016-12-29 2023-04-21 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US20190198461A1 (en) * 2017-12-21 2019-06-27 Qualcomm Incorporated Forming a modified layer within a radio frequency (rf) substrate for forming a layer transferred rf filter-on-insulator wafer
US10580903B2 (en) 2018-03-13 2020-03-03 Psemi Corporation Semiconductor-on-insulator transistor with improved breakdown characteristics
US10672806B2 (en) * 2018-07-19 2020-06-02 Psemi Corporation High-Q integrated circuit inductor structure and methods
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
CN112970105A (zh) * 2018-09-07 2021-06-15 拉芳德利责任有限公司 具有低衬底损耗的集成螺旋电感器的制造方法
US10777636B1 (en) 2019-06-12 2020-09-15 Psemi Corporation High density IC capacitor structure
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
JP2021052376A (ja) * 2019-09-20 2021-04-01 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021048565A (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 高周波モジュールおよび通信装置
WO2021087285A1 (en) 2019-11-01 2021-05-06 Empower Semiconductor, Inc. Configurable capacitor
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
CN110767606B (zh) * 2019-12-24 2020-04-17 杭州见闻录科技有限公司 一种具有复合功能的电子元器件及其制造方法
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
JP2021158554A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158556A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
TWI748451B (zh) * 2020-05-14 2021-12-01 芯巧科技股份有限公司 在同一晶圓上形成複數相隔離基底層的半導體裝置製程及其半導體裝置
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
US20220293513A1 (en) * 2021-03-11 2022-09-15 Qualcomm Incorporated Power decoupling metal-insulator-metal capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105496A1 (en) 2004-11-16 2006-05-18 Chen Howard H Device and method for fabricating double-sided SOI wafer scale package with through via connections
US20080020488A1 (en) 2006-07-18 2008-01-24 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US20150049982A1 (en) 2012-03-02 2015-02-19 Purdue Research Foundation Passive Optical Diode on Semiconductor Substrate
US20150137307A1 (en) 2013-03-27 2015-05-21 Silanna Semiconductor U.S.A., Inc. Integrated Circuit Assembly with Faraday Cage

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924471B2 (ja) * 2002-01-30 2007-06-06 株式会社リコー スタンダードセルまたはマクロセルを含む半導体集積回路、およびその配置配線方法
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
JP2008011297A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 撮像装置及び増幅回路
JP4361569B2 (ja) * 2007-01-29 2009-11-11 株式会社リコー スタンダードセルまたはマクロセルを含む半導体集積回路
US8145172B2 (en) * 2008-11-25 2012-03-27 Silicon Laboratories Inc. Low-cost receiver using tracking filter
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
CN103765579B (zh) * 2011-06-30 2017-10-31 村田电子有限公司 系统级封装器件的制造方法和系统级封装器件
US8786079B2 (en) * 2011-08-10 2014-07-22 Skyworks Solutions, Inc. Antenna switch modules and methods of making the same
US9496255B2 (en) * 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8803615B2 (en) * 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
TWI529939B (zh) 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
JP5865275B2 (ja) 2013-01-25 2016-02-17 株式会社東芝 高周波半導体スイッチ
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9548522B2 (en) 2013-11-22 2017-01-17 Skyworks Solutions, Inc. Systems, circuits and methods related to low-loss bypass of a radio-frequency filter or diplexer
KR102428141B1 (ko) * 2014-02-25 2022-08-02 스카이워크스 솔루션즈, 인코포레이티드 향상된 무선-주파수 모듈들에 관한 시스템들, 디바이스들 및 방법들
US20160029436A1 (en) * 2014-07-24 2016-01-28 Hidria Aet Air heater having two-piece ceramic holder and ceramic holder for air heater and methods of assembly
US10042376B2 (en) * 2015-03-30 2018-08-07 Tdk Corporation MOS capacitors for variable capacitor arrays and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105496A1 (en) 2004-11-16 2006-05-18 Chen Howard H Device and method for fabricating double-sided SOI wafer scale package with through via connections
US20080020488A1 (en) 2006-07-18 2008-01-24 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US20150049982A1 (en) 2012-03-02 2015-02-19 Purdue Research Foundation Passive Optical Diode on Semiconductor Substrate
US20150137307A1 (en) 2013-03-27 2015-05-21 Silanna Semiconductor U.S.A., Inc. Integrated Circuit Assembly with Faraday Cage

Also Published As

Publication number Publication date
CN108701682A (zh) 2018-10-23
WO2017123332A1 (en) 2017-07-20
BR112018013958B1 (pt) 2023-02-28
CA3007083A1 (en) 2017-07-20
US10256863B2 (en) 2019-04-09
KR20180102085A (ko) 2018-09-14
TWI681536B (zh) 2020-01-01
EP3403278A1 (en) 2018-11-21
BR112018013958A2 (pt) 2018-12-11
TW201727870A (zh) 2017-08-01
JP2019508878A (ja) 2019-03-28
JP6692908B2 (ja) 2020-05-13
CN108701682B (zh) 2021-07-30
US20170201291A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
KR102085549B1 (ko) 안테나 스위치 및 다이플렉서의 모놀리식 통합
KR102093160B1 (ko) 3d 글래스 관통 비아 필터와 통합되는 2d 패시브 온 글래스 필터를 사용하는 멀티플렉서 설계
US9203373B2 (en) Diplexer design using through glass via technology
EP3449503B1 (en) Integrated radio frequency circuit structure
US9876513B2 (en) LC filter layer stacking by layer transfer to make 3D multiplexer structures
US10074942B2 (en) Switch device performance improvement through multisided biased shielding
WO2018057351A1 (en) Backside ground plane for integrated circuit
US9780048B1 (en) Side-assembled passive devices
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant