JP6692034B2 - 映像表示装置 - Google Patents

映像表示装置 Download PDF

Info

Publication number
JP6692034B2
JP6692034B2 JP2015243455A JP2015243455A JP6692034B2 JP 6692034 B2 JP6692034 B2 JP 6692034B2 JP 2015243455 A JP2015243455 A JP 2015243455A JP 2015243455 A JP2015243455 A JP 2015243455A JP 6692034 B2 JP6692034 B2 JP 6692034B2
Authority
JP
Japan
Prior art keywords
pixels
distance
display element
wiring
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015243455A
Other languages
English (en)
Other versions
JP2017111200A (ja
Inventor
大前 秀樹
秀樹 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015243455A priority Critical patent/JP6692034B2/ja
Publication of JP2017111200A publication Critical patent/JP2017111200A/ja
Application granted granted Critical
Publication of JP6692034B2 publication Critical patent/JP6692034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本開示は、画素間の距離が可変な表示素子を備えた映像表示装置に関する。
発光ダイオード(LED:Light Emitting Diode)等の発光素子は、ディスプレイ用途や照明用途等、様々な製品の光源として広く利用されている。
例えば、ディスプレイ用途としては、多数の発光素子を規則的に並べて装着し、この発光素子を適宜点滅させて所定の文字、図形又は記号等を表示するディスプレイ装置が知られている(特許文献1)。
特許文献1に開示されたディスプレイ装置では、薄板状の導体を格子状に配置し、導体の縦列及び横列の一方をアノードとし、他方をカソードとして、縦列と横列との交点位置に発光素子が装着された配線基板が用いられている。これにより、適度な可撓性を有するディスプレイ装置を実現している。
特開平8−054840号公報
従来のディスプレイ装置では、凹凸のある物体の表面に貼り付けた表示素子や、布や紙のように複雑な形状に変化する表示素子において、表示素子が伸縮することにより、画素と画素の間隔が不均一になると、表示素子に表示した映像が歪んで、正確な映像が表示できなくなるという問題がある。
例えば、円柱の側面にディスプレイ装置を巻きつけた場合、水平方向にテンションが掛かるため、水平方向に画素が伸びる。そのためディスプレイ装置には横方向に広がった映像が表示される。
一方、円錐の側面にディスプレイ装置を貼り付けた場合、水平方向にテンションが掛かることは円柱と同じであるが、円錐の場合は上部と下部で水平方向の画素の伸びが異なる。そのためディスプレイ装置には下部では横方向に広がった映像が、上部では横方向に縮んだ映像が表示される。
そもそも映像データはディスプレイ装置が伸縮しない際に正常に表示するように作成されているからである。
本開示は、表示素子の各画素間の距離を計測することで、伸縮率を算出し、あらかじめ伸び縮みを考慮した映像データを表示させることで、歪の少ない表示を実現する映像表示装置を提供する。
本開示の一態様において映像表示装置は、複数の画素を有する表示素子と、表示素子における画素間の距離を検出する検出部と、検出部により検出した画素間の距離に応じて、各画素で表示させる映像を示す映像信号を補正する補正部とを備える。
本開示に係る一態様の映像表示装置は、画素と画素の間隔が例えば伸縮により不均一であっても、表示される画像が変形せず、歪みのない画像を表示することが可能となる。
実施の形態に係る映像表示装置における表示素子の構成を示す図 映像表示装置における表示素子の構成の例を示す図 映像表示装置の外観図 実施の形態1に係る映像表示装置の構成を示すブロック図 実施の形態1における表示素子の画素間距離の計測方法を説明するための図 表示素子における画素間の配線抵抗を説明した図 本実施の形態1における映像表示装置の表示動作を示すフローチャート 変形していない表示素子において画像を表示させた状態を示した図 (A)変形した表示素子において映像信号を補正しなかった場合の画像表示状態を示した図、(B)変形した表示素子において映像信号を補正した場合の画像表示状態を示した図 (A)変形した表示素子において映像信号を補正しなかった場合の画像表示状態を示した図、(B)変形した表示素子において映像信号を補正した場合の画像表示状態を示した図 実施の形態2に係る映像表示装置の構成を示すブロック図 実施の形態2における表示素子の画素間距離の計測方法を説明するための図 実施の形態2における映像表示装置の表示動作を示すフローチャート 映像表示装置の適用例を示した図
以下、添付の図面を参照して本開示の実施の形態を説明する。
(本開示の基礎となった知見)
従来のディスプレイ装置では、凹凸のある物体の表面に貼り付けた表示素子や、布や紙のように複雑な形状に変化する表示素子において、表示素子が伸縮することにより、画素と画素の間隔が不均一になると、表示素子に表示した映像が歪んで、正確な映像が表示できなくなる課題があった。
例えば、円柱の側面にディスプレイ装置を巻きつけた場合、水平方向にテンションが掛かるため、水平方向に画素が伸びる。そのためディスプレイ装置には横方向に広がった映像が表示される。
一方、円錐の側面にディスプレイ装置を貼り付けた場合、水平方向にテンションが掛かることは円柱と同じであるが、円錐の場合は上部と下部で水平方向の画素の伸びが異なる。そのためディスプレイ装置には下部では横方向に広がった映像が、上部では横方向に縮んだ映像が表示される。
そもそも映像データはディスプレイ装置が伸縮しない際に正常に表示するように作成されているからである。
そこで、本発明者等は鋭意検討の上、表示素子の各画素間の距離を計測することで、伸縮率を算出し、あらかじめ伸び縮みを考慮した映像データを表示させることで、歪の少ない表示を実現する映像表示装置等に想到した。
以下、本開示の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程(ステップ)、工程の順序等は、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態1)
1.構成
1.1 表示素子
図1および図2を用いて、実施の形態1に係る映像表示装置における表示素子を説明する。図1は映像表示装置における表示素子の構成を示した図である。図2は、表示素子について電気的構成をより具体的に示した図である。
図1に示すように、表示素子1は縦,横に複数個ずつマトリクス状に配置された複数の画素10を有する。本実施の形態において、表示素子1の画素(発光素子)10としてLEDチップを用いている。それぞれのLEDチップ(画素)10は配線により電気的に接続されている。本実施形態では、発光素子の一例としてLEDチップを用いたが、LEDチップに代えてOLED(有機発光ダイオード)やLCD(液晶ディスプレイ)で構成してもよい。
LEDチップ10を接続する配線は、複数の第1配線20と、複数の第2配線30とによって構成されている。第1配線20は、LEDチップ10を介して列方向に連続して設けられている。一方、第2配線30は、LEDチップ10を介して行方向に連続して設けられている。
第1配線20の各々は、列方向に隣接する2つのLEDチップ10のうち一のLEDチップ10が有する電極と他のLEDチップ10が有する電極とを電気的に接続する。一方、第2配線30の各々は、行方向に隣接する2つのLEDチップ10のうち一のLEDチップ10が有する電極と他のLEDチップ10が有する電極とを電気的に接続する。
このように、第1配線20及び第2配線30の各々は、隣接する2つのLEDチップ10ごとに複数設けられている。つまり、列方向において第1配線20とLEDチップ10とが交互に設けられているとともに、行方向において第2配線30とLEDチップ10とが交互に設けられている。
そして、LEDチップ10を介して1つの列方向に接続される複数の第1配線20は、1つのデータ線(カソード配線)として構成される。また、LEDチップ10を介して1つの行方向に接続される複数の第2配線30は、1つの走査線(アノード配線)として構成される。
図2に示すように、本実施の形態において、列方向において配置される複数のLEDチップ10については、LEDチップ10のカソード同士が第1配線20によって順次接続される。また、行方向に配置されるLEDチップ10については、LEDチップ10のアノード同士が第2配線30によって順次接続される。
第1配線20及び第2配線30は導電性線材(ワイヤ)であり、例えば、金(Au)、銀(Ag)、Cu(銅)等の金属からなる金属材料からなる配線である。本実施の形態では第1配線20及び第2配線30は銅線とする。
第1配線20において、一のLEDチップ10との接続点と、それに隣接するLEDチップ10との接続点との間に、伸縮可能な導電性高分子でできた伸縮配線50が接続されている。また、第2配線30において、一のLEDチップ10との接続点と、それに隣接するLEDチップ10との接続点との間に、伸縮可能な導電性高分子でできた伸縮配線40が接続されている。この伸縮配線40、50は蛇行した構造で、伸び代を有していて、引っ張っても一直線上にまっすぐになるまで伸びるミアンダ配線でもよい。このような伸縮配線50、40を使用することにより、表示素子1を撓ませたときに生じる第1配線20及び第2配線30の負荷を緩和させることができる。
なお、伸縮配線50、40を使用する代わりに、第1配線20及び第2配線30を導電性に加えて可撓性や伸縮性を有する材料で形成してもよい。そのような材料としては、グラファイトやカーボンナノチューブ等のグラフェンを用いることができる。
LEDチップ10、第1配線20、第2配線30、伸縮配線40、50は全て基板の表面上に配置されている。
1.2 映像表示装置
1.2.1 外観
以上のような構成を有する伸縮可能な表示素子1を用いた映像表示装置の構成を以下に説明する。図3(A)、図3(B)は、上記の表示素子1を備えた映像表示装置の例を示した図である。図3(A)は、各平面が台形で構成される六面体形状を有する立体構造物34の表面に表示素子1が配置された映像表示装置100を示す。図3(B)は、図3(A)に示す例とは異なる例であり、球形状を有する立体構造物38の表面に表示素子1が配置された映像表示装置100の例を示す。
より具体的には、図3(A)に示す映像表示装置100では、各平面が台形で構成された六面体34の側面に、本開示の表示素子1が貼り付けられている。隣接するLEDチップ10間の間隔が伸び縮みすることで、台形の幅が狭い領域ではLEDチップ間の間隔が縮み、台形の幅が広い領域ではLEDチップ間の間隔が伸びた状態で、表示素子1が各平面上に配置される。これにより、表示素子1を映像表示装置31の表面形状に沿ってきれいに貼り付けることができる。このような映像表示装置100を用いることにより、映像を六面体の表面に表示させることが可能となる。
図3(B)に示す映像表示装置100では、球体38の側面に、本開示の表示素子1が貼り付けられている。映像表示装置100は、平らな平面を有しないが、隣接するLEDチップ10間の間隔が伸び縮みすることで、球状表面に沿ってきれいに表示素子1を貼り付けることができる。このような映像表示装置100を用いることにより、映像を球体の表面に表示させることができる。
なお、図3(A)、図3(B)において、配線20、30および伸縮配線40は省略している。
映像表示装置100において表示素子1が変形することにより、LEDチップ10間つまり画素間の間隔が不均一になると、表示素子1全体に表示される映像が歪み、正確な映像が表示されなくなる。
そこで本実施の形態の映像表示装置100は、隣り合う画素間の間隔が可変な表示素子において、画素間の距離を検出する検出部と、その検出した画素間の距離に応じて、表示する画像を補正する補正部とを備える。映像表示装置100は、このような構成を有することにより、画素間の距離が均一でない場合であっても、歪の無い、正確な映像を表示することができる。
1.2.2 内部構成
以下、実施の形態1に係る映像表示装置100の内部構成を説明する。図4は実施の形態1に係る映像表示装置100の内部構成を説明したブロック図である。
図4に示すように、映像表示装置100は、画素間の間隔が可変な表示素子1と、映像信号を入力する信号入力部401と、映像信号に応じて表示素子1を駆動する表示素子駆動部402と、隣接する画素間の距離を検出する画素間距離検出部403と、信号処理回路部404とを含む。信号処理回路部404は、画素距離演算部407と、演算に用いる初期データを格納するROM405と、演算結果を保存し、作業領域として機能するメモリ406と、入力される映像信号を画素数や信号方式に合わせてフォーマット変換するための信号処理部408と、画素間距離に応じて信号を補正する信号補正部409と、信号処理部408および信号補正部409のデータを一時保管するフレームメモリ410とを備える。
信号入力部401、画素間距離検出部403、画素距離演算部407、信号処理部408、信号補正部409及び表示素子駆動部402は電子回路で構成される。特に、画素間距離検出部403、画素距離演算部407、信号処理部408および信号補正部409は、プログラムを実行することで所定の機能を実現するようにCPUやMPUで構成することができる。または、これらの処理部を所定の機能を実現するよう設計された専用のハードウェア(電子回路)で構成することもできる。すなわち、これらの処理部はCPU,MPU,FPGA,DSP,GPU,ASIC等の半導体デバイスで構成することができる。
メモリ406およびフレームメモリ410は、DRAMやSRAMのような揮発性のメモリデバイスで構成してもよいし、フラッシュメモリのような揮発性のメモリデバイスで構成してもよい。
映像表示装置100は外部機器から映像信号を入力する。入力された映像信号は、まず信号処理部408で画素数や信号方式に合わせてフォーマット変換される。画素距離演算部407は、画素間距離検出部403で検出された画素間距離に基づき、各画素について基準画素からの距離を算出する。信号補正部409は、基準画素からの距離に応じて各画素に入力する映像信号を補正する。そして、表示素子駆動部402は、補正された映像信号に基づき、表示素子1を駆動するための駆動信号を生成し、駆動信号により表示素子1を駆動する。
2.動作
以下、図5〜7を用いて映像表示装置100の動作を説明する。図5は、表示素子1の具体的な構成を示した図である。図6は、配線抵抗に基づき画素間距離を求める方法を説明するための図である。図7は、映像表示装置100の動作を示すフローチャートである。
図5に示すように、表示素子1において複数のLEDチップ10がマトリクス状に配置され、各LEDチップ10は第1配線20および第2配線30により電気的に接続されている。第1及び第2配線20、30はその一部または全部が伸縮性を有し、伸縮率に応じて固有の抵抗値を示す材料で構成されている。第1配線20はデータドライバ53と接続し、各LEDチップ10にデータ信号を送信する。また第2配線30はスキャンドライバ54と接続し、各LEDチップ10に走査信号を送信する。データドライバ53およびスキャンドライバ54は信号を表示させるための駆動回路である。第1配線20のデータドライバ53と接続していない側の端部は電圧・電流計52と接続している。同様に、第2配線30のスキャンドライバ54と接続していない側の端部は電圧・電流計51と接続している。
2.1 画素間の配線抵抗
図6は、表示素子1の第1配線20及び第2配線30についての画素間の配線抵抗を説明した図である。第1配線20について、画素間の配線抵抗は、抵抗rc11, rc12, ..., rcij, ... である。第2配線30について、画素間の配線抵抗は、抵抗rw11, rw12, ..., rwij, ... である。すなわち、1つのLEDチップDij(画素)に対して、第1配線20における配線抵抗rcijと配線抵抗rci(j+1)と、第2配線30における配線抵抗rwijと配線抵抗rw(i+1)jとが接続されている。
1つのLEDチップDij(画素)のみを点灯させた場合、図6に示すように、表示素子1においてLEDチップDij(画素)に接続する第i番目の第1配線20と第j番目の第2配線30とに電流が流れる。この場合、LEDチップDij(画素)を点灯させたときに計測される第1配線20及び第2配線30の電圧値と電流値に基づき算出される第1配線20及び第2配線30それぞれの抵抗値RCij、RWijは次式で表される。
RCij = rci1 + rci2 + rci3 + ...... + rcij (1)
RWij = rw1j + rw2j + rw3j + ...... + rwij (2)
よって、第1配線20について、あるLEDチップDij(画素)と、それに隣接するLEDチップDi(j-1)(画素)との間の画素間抵抗rcijは次式で求めることができる。
rcij =RCij - RCi(j-1) (3)
また、第2配線30について、あるLEDチップDij(画素)と、それに隣接するLEDチップD(i-1)j(画素)との間の画素間抵抗rwijは次式で求めることができる。
rwij =RWij - RWi(j-1) (4)
すなわち、LEDチップDij(画素)を1つずつ点灯させたときの第1配線20及び第2配線30の抵抗値RCij、RWijが判れば、上式(3)、(4)により、第1配線20及び第2配線30についての画素間の配線抵抗rcij、rwijの値を算出することができる。
本実施の形態の映像表示装置100では、表示素子1が変形していない状態、すなわち、画素間の距離が均一な状態において、画素間の配線抵抗rcij、rwijの値を求め基準抵抗値としてメモリ406に記憶しておく。
具体的には、表示素子1においてLEDチップ55を等間隔に配置した状態(表示素子1の伸縮がない状態)で、1つのLEDチップ(画素)のみが点灯したときの第1配線20及び第2配線30の電圧値と電流値を計測する。この計測を全てのLEDチップに対して行う。そして、電圧値と電流値の計測結果から各LEDチップの点灯時に計測された第1配線20及び第2配線30それぞれの抵抗値を求める。それらの求めた第1配線20の抵抗値及び第2配線30の抵抗値から、式(3)、(4)にしたがい隣接する2つの画素(LEDチップ10)間の配線抵抗の値を求める。このようにして伸縮がない状態の表示素子1に対して求めた第1配線20及び第2配線30についての画素間の配線抵抗値を、画素間配線の基準抵抗値としてメモリ406に記憶する。
その後、表示素子1が伸び縮みした状態で、上記の方法と同様の方法で画素間の配線抵抗値を求める。画素間距離検出部403は、メモリ406に記憶されている画素間配線の基準抵抗値(伸縮のない表示素子1における画素間配線の抵抗値)と、新たに求めた画素間配線の抵抗値とを比較して、画素間の配線の伸縮、すなわち、隣接する画素間の距離を検出する。
2.2 表示動作
以下、図7のフローチャートを用いて映像表示装置100の表示動作を説明する。まず、映像表示装置100(少なくとも表示素子1)を図3に示すような立体物の表面に配置した状態、すなわち、表示素子1の画素間の距離が不均一な状態で、第1配線20及び第2配線30について画素間の配線抵抗を計測する(S11)。具体的には、上述したように、LEDチップ10を1つずつ点灯させながら、第1配線20及び第2配線30の電圧値と電流値を電圧・電流計52、51によりそれぞれ計測していく。画素間距離検出部403は、計測された電圧値および電流値から第1配線20及び第2配線30の抵抗値RCij、RWijを算出し、算出した抵抗値RCij、RWijから式(3)、(4)を用いて画素間の配線抵抗rcij、rwijを算出する。
次に、画素間距離検出部403は、画素間の配線抵抗rcij、rwijを用いて、各画素について基準画素からの距離を算出する(S12)。基準画素は、複数の画素のうちの所定の1つの画素である。例えば、表示領域の中心に位置する画素を基準画素としてもよい。具体的には、画素間距離検出部403は、メモリ406に記憶された各画素間の配線抵抗の基準抵抗値と、ステップS11で計測した配線抵抗とを比較することで、各画素間の配線の長さの伸縮率(変化率)を求める。配線の長さと抵抗値とは比例することから、画素間の配線抵抗の変化に基づいて、画素間の配線の長さの伸縮率(変化率)を求めることができる。画素間距離検出部403は、各画素間の配線の長さの伸縮率(変化率)に基づき、各画素間の配線の長さ、すなわち、画素間の距離を求める。画素距離演算部407は、画素間距離検出部403により検出された画素間の距離に基づき、各画素について基準画素からの距離を算出する。
信号補正部409は、画素距離演算部407により算出された各画素の距離に基づき映像信号を補正する(S13)。すなわち、信号補正部409は、画素間距離の変動の前後で同じ物理的な位置に同じ画像が表示されるように、各画素の基準画素からの距離に応じて各画素に入力する映像信号を補正する。信号補正部409は、補正した映像信号を表示素子駆動部402に送信し、表示素子駆動部402は映像信号に基づき表示素子1を駆動する(S14)。
以上のように、本実施の形態の映像表示装置100は、表示素子1における各画素間の距離を求め、画素間距離に基づいて各画像で表示する画像信号を調整する。これにより、表示素子1が変形し、各画素間の距離が変動した場合であっても、映像表示装置100において歪みのない画像を表示させることができる。
図8、図9および図10を用いて、本実施の形態の映像表示装置100の技術的効果を説明する。図8は、変形していない表示素子1、すなわち、画素間の距離が通常距離であってかつ均一である表示素子1において画像を表示させた状態を示した図である。図9および図10は、変形した表示素子1、すなわち、画素間の距離が通常距離から変動した表示素子1において映像信号の補正を行った場合と補正を行わなかった場合の表示状態の差異を説明するための図である。なお、ここでは、本実施の形態の構成による効果を説明するものであり、本発明の思想はこの効果に限定されるものではない。
図8に示すように、表示素子1において、各画素間の距離は通常距離であってかつ均一である。この状態で、文字「A」の画像が表示されるように、一部の画素62が発光し、他の画素63が非発光になるよう各画素の表示が制御されている。各画素の間は前述のように伸縮性を有する配線によって接続されている。
図9は、上部にいくほど画素間の距離が短くなり、下部にいくほど画素間の距離が長くなるような伸縮された状態にある表示素子1における画像表示状態を示す。図9(A)は、表示素子1の画素間距離に基づく映像信号の補正を行っていな場合の表示状態を示し、図9(B)は、表示素子1の画素間距離に基づく映像信号の補正を行った場合の表示状態を示した図である。画素間距離の変動に基づく映像信号の補正を行わない場合、図9(A)に示すように、表示素子1は伸縮した状態にあるため、図8に示す「A」の画像の表示に比べて崩れた形の「A」の画像が表示されている。
一方、図9(B)は、画素間距離の変動に基づく映像信号の補正を行った場合の表示状態を示している。画素間距離の変動に基づく映像信号の補正を行うことにより、図9(B)に示すように、表示素子1が伸縮した状態であっても「A」の画像が歪まずに表示されている。
図10は、表示素子1が上下左右に均等に伸びた状態での画像表示状態を示す。図10(A)は、画素間距離の変動に基づく映像信号の補正を行なわない場合の表示素子1の表示状態を示した図である。図10(A)に示すように、表示素子1は、画素間が上下左右に均等に伸びた状態で文字「A」の画像を表示している。図10(A)に示す場合、画素間距離に基づく補正を行っていないため、図8に示す場合と比べて文字「A」が拡大されて表示される。
一方、図10(B)は、画素間距離の変動に基づく映像信号の補正を行った場合の表示状態を示している。画素間距離の変動に基づく映像信号の補正を行うことにより、図10(B)に示すように、表示素子1が全体として伸張している状態であっても、表示される文字「A」のサイズは元のサイズと同じに保持される。
以上のように、本実施の形態の映像表示装置100は、複数の画素を有する表示素子1と、表示素子1における画素間の距離を検出する画素間距離検出部403と、画素間距離検出部403により検出した画素間の距離に応じて、各画素で表示させる映像を示す映像信号を補正する信号補正部409とを備える。この構成により表示素子1の画素間の距離に基づき各画素に入力される映像信号が調整されるため、画素間の距離が変動しても、その変動の影響を受けずに歪みのない映像が表示される。
(実施の形態2)
映像表示装置の別の実施の形態について説明する。実施の形態1では、画素間の距離を配線抵抗に基づいて計測した。これに対して、実施の形態2では、画素を撮影した画像に基づいて画素間の距離を計測する構成を説明する。
図11は実施の形態2に係る映像表示装置の構成を示すブロック図である。図11に示すように、実施の形態2の映像表示装置100bは、図4に示す実施の形態1の映像表示装置100の構成においてさらに撮像部413を備えている。
撮像部413は、レンズを含む光学系と、光学系を介して入力した光学信号を電気信号に変換するCCDやCMOSセンサのような画像センサと、画像センサからの電気信号をデジタル信号に変換するAD変換回路と、ADコンバータからの信号を処理する画像処理回路と、画像センサ等を制御する制御回路とを含む。
本実施の形態の画素間距離検出部403bの動作は、実施の形態1で示したものと異なる。具体的には、実施の形態1では、表示素子1における配線20、30の抵抗値に基づき画素間距離を求めたが、本実施の形態の画素間距離検出部403は表示素子1の画素の撮影画像に基づき画素間距離を求める。このため、本実施形態では、表示素子1の第1及び第2配線20、30の電圧、電流を計測する電圧・電流計51、52は不要である。本実施形態の映像表示装置100bにおけるその他の構成、動作については実施の形態1のものと同じである。
本実施形態の映像表示装置100bにおける画素間距離の検出動作を説明する。図12は、撮像部413による表示素子1の画素間距離の検出動作を説明するための図である。図12に示すように、表示素子1において複数のLEDチップ10がマトリクス状に配置され、各LEDチップ10は第1配線20および第2配線30により電気的に接続されている。撮像部413は、表示素子1における全LEDチップ10の画像であって、各LEDチップ10の配置が認識できるような画像を撮影し、画像データを生成する。画素間距離検出部403bは、撮像部413により生成された画像データを解析して隣接する画素間(すなわち、隣接するLEDチップ10間)の距離を検出(計測)する。
本実施の形態が前提とする表示素子1は、第1及び第2配線20、30の一部または全部が伸縮性を有する。表示素子1において第1及び第2配線20、30がミアンダ配線のような構造的に伸縮できるように構成された配線の場合、画素間の配線が伸縮しても配線抵抗値の変化は生じない。よって、実施の形態1のように配線抵抗値に基づき画素間距離を計測する場合、そのような配線構造を有する表示素子に対しては、画素間の距離を計測することはできない。しかしながら、本実施の形態の画素間距離検出部403bは、撮像部413により撮像された画像に基づき画素間距離を求める。このため、画素間距離に応じた抵抗値の変化を生じない表示素子に対しても画素間距離の変動を検出できる。
本実施の形態の映像表示装置100bにおいては、表示素子1が伸び縮みのない状態で、撮像部413によって表示素子1(画素)の画像を撮像する。すなわち、表示素子1が伸び縮みのない状態(表示素子1の画素間距離が均一な状態)で、撮像部413によりLEDチップ10全体を撮影して、全てのLEDチップ10の基準の画素間距離が認識できる画像データを生成する。この生成した画像データを基準画像データとしてメモリ406に格納する。
その後、表示素子1が伸び縮みした状態で、撮像部413によってLEDチップ10全体を撮影し、全てのLEDチップ10の基準の画素間距離が認識できる画像データを生成する。画素間距離検出部403bは、メモリ406に記憶されている基準画像データ(伸縮のない表示素子1を撮影した画像データ)と、新たに生成した画像データとを比較して、画素間の配線の伸縮、すなわち、隣接する画素間の距離を検出する。
図13は本実施の形態の映像表示装置100bの表示動作を示すフローチャートである。図13を用いて、本実施の形態における映像表示装置100bの表示動作を説明する。
まず、映像表示装置100(少なくとも表示素子1)を図3に示すような立体物の表面に配置した状態、すなわち、表示素子1の画素間の距離が不均一な状態で、撮像部413は表示素子1すなわちLEDチップ10全体を撮影する(S41)。これにより、全てのLEDチップ10の画素間距離が認識できる画像データを生成する。次に、画素間距離検出部403bは、撮像部413により生成された画像データを解析し、隣接する画素間の距離を求める(S42)。具体的には、画素間距離検出部403bは、上述のようにステップS41で生成した画像データと、事前にメモリ406に記憶した基準画像データとを比較し、隣接する画素間の距離を求める。
画素距離演算部407は、各画素間の距離に基づき、基準画素から各画素までの距離を求める(S43)。信号補正部409は、各画素の基準画素からの距離に応じて、各画素に対する入力映像信号を補正する(S44)。表示素子駆動部402は、補正された映像信号に基づき表示素子1を駆動する(S45)。これにより、各画素において、画素の位置に応じた正しい表示を行うことができ、全体で歪の少ない画像表示が可能となる。
なお、映像表示装置100bは撮像部413を必ずしも備える必要は無い。映像表示装置100bは、外部の撮像装置(カメラ)によって撮影された表示素子1の画像データを入力し、入力した画像データに基づき画素間距離を検出してもよい。
上記の実施の形態1、2において、表示素子1が随時伸びたり縮んだり変化する場合は、所定タイミング毎に(すなわち動的に)画素間距離を計測し、計測した画素間距離に基づいて各画素に入力する映像信号を補正すればよい。これにより、表示素子1が随時変形(画素間距離の変化)しても、表示素子1の変形に影響を受けず、歪みのない画像表示が可能になる。
一方、表示素子1が伸縮した状態で固定される場合は、最初に1度だけ画素間距離を計測し、その情報をROM405やメモリ406に記憶しておけばよい。信号補正部409は、ROM405やメモリ406に記憶した情報に基づいて各画素に入力する映像信号を補正すればよい。
(実施の形態3)
上記の実施の形態で説明した映像表示装置の応用について説明する。
図14は、上記の実施の形態で説明した映像表示装置を自動車の運転席に適用した例を説明するための図である。図14は、自動車の運転席の前方の装置の様子を示した図である。フロントウインド105の横側に、自動車のルーフ部を支える左フロントピラー104と右フロントピラー103が設けられている。これらの左右フロントピラー103、104は、前方の視界の一部を遮ることになり、視界の死角を生み出すことになる。そこで、左右フロントピラー103、104それぞれの表面に映像表示装置101、102を設置する。映像表示装置101、102は、死角となっている視界領域の映像を表示する。フロントピラー103、104の表面形状は複雑であることから、これらの映像表示装置101、102に対して、上記実施の形態で示した伸縮性を有する映像表示装置100、100bの構成を適用する。
映像表示装置101、102が初めからフロントピラー103、104に設置されている場合は、映像表示装置101、102に対して、例えば、実施の形態2で示した映像表示装置の構成を適用する。この場合、事前に撮像部などで各画素間距離を測定しておく。映像表示装置101、102は、その測定結果に基づき画像信号(映像データ)を補正し、補正した画像信号に基づき映像を表示する。これにより歪のない映像表示が可能となる。
映像表示装置101、102を後からフロントピラー103、104に設置する場合、映像表示装置101、102に対して、例えば、実施の形態1で示した映像表示装置の構成を適用する。この場合、フロントピラー103、104の表面形状に応じて表示素子1が伸縮する際の配線抵抗値を計測し、計測した抵抗値に基づき画素間の距離を求める。映像表示装置101、102は、画素間距離に基づき画像信号(映像データ)を補正し、補正した画像信号に基づき映像を表示する。これにより歪のない映像表示が可能となる。
以上、本出願において開示する技術の例示として、実施の形態1〜3を説明した。しかしながら、本開示における技術はこれに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
(開示の態様)
上記の実施形態は以下の態様を開示する。
(1)映像表示装置は、複数の画素を有する表示素子と、表示素子における画素間の距離を検出する検出部と、検出部により検出した画素間の距離に応じて、各画素で表示させる映像を示す映像信号を補正する補正部と、を備える。この構成によれば、画素と画素の間隔が例えば伸縮により不均一であっても、表示される画像が変形せず、歪みのない画像を表示することが可能となる。
(2)(1)の映像表示装置において、表示素子において隣り合う画素を接続する配線が伸縮自在であってもよい。画素を接続する配線が伸縮自在であることにより表示素子を種々の形状の立体物の表面上に配置することができ、これにより所望の形状を有する映像表示装置を実現できる。
(3)(2)の映像表示装置において、検出部は、隣り合う画素間を接続する配線の抵抗値に基づき、隣り合う画素間の距離を検出してもよい。これにより、画素間の距離を計測できる。
(4)(1)の映像表示装置において、表示素子の画素の画像を撮像する撮像部をさらに備えてもよい。検出部は、撮像部により撮像された画像に基づき画素間の距離を検出してもよい。この構成により、画素間の距離が変化しても配線の抵抗値が変化しない表示素子に対しても画素間の距離を計測することが可能となる。
(5)(1)の映像表示装置において、複数の画素において画素間の距離が均一でなくてもよい。
(6)(1)の映像表示装置において、複数の画素において画素間の距離が均一であってもよい。
(7)(1)〜(6)のいずれかの映像表示装置において、表示素子は立体の表面に貼り付けられてもよい。このようにして構成された映像表示装置は任意の形状に成形でき、種々の形態での画像表示を提供することが可能となる。
上記(1)〜(7)において、検出部及び補正部は、プログラムを実行することで所定の機能を実現するようにCPUやMPUで構成することができる。または、これらの処理部を所定の機能を実現するよう設計された専用のハードウェア(電子回路)で構成することもできる。すなわち、これらの処理部はCPU,MPU,FPGA,DSP,GPU,ASIC等の半導体デバイスで構成することができる。
本開示は、表示素子、映像表示装置等に有用であり、立体物の表面に貼る、または曲面状に撓ませて使用する映像表示装置等に利用することができる。
1 表示素子
10 画素(LEDチップ)
20 第1配線(データ線)
30 第2配線(走査線)
40、50 伸縮配線
100、100b 映像表示装置
34、38 立体物
402 表示素子駆動部
403、403b 画素間距離検出部
404 信号処理回路部
405 ROM
406 メモリ
407 画素距離演算部
408 信号処理部
409 信号補正部
410 フレームメモリ

Claims (7)

  1. 複数の画素を有する表示素子と、
    前記表示素子における画素間の距離を検出する検出部と、
    前記検出部により検出した画素間の距離に応じて、各画素で表示させる映像を示す映像信号を補正する補正部と
    を備え
    前記表示素子において隣り合う画素を接続する配線が伸縮自在であって、
    前記検出部は、隣り合う画素間を接続する配線の抵抗値に基づき、隣り合う画素間の距離を検出する、映像表示装置。
  2. 前記複数の画素において画素間の距離が均一でない、請求項1に記載の映像表示装置。
  3. 前記複数の画素において画素間の距離が均一である、請求項1に記載の映像表示装置。
  4. 前記表示素子は立体の表面に貼り付けられる、請求項1ないし3のいずれかに記載の映像表示装置。
  5. 複数の画素を有する表示素子と、
    立体物の曲面に配置される前記表示素子において前記曲面に沿った画素間の距離を検出する検出部と、
    前記検出部により検出した画素間の距離に応じて、各画素で表示させる映像を示す映像信号を補正する補正部と、
    表示素子の画素の画像を撮像する撮像部と、
    を備え、
    前記検出部は、前記撮像部により撮像された画像に基づき画素間の距離を検出する、映像表示装置。
  6. 前記複数の画素において画素間の距離が均一でない、請求項に記載の映像表示装置。
  7. 前記複数の画素において画素間の距離が均一である、請求項に記載の映像表示装置。
JP2015243455A 2015-12-14 2015-12-14 映像表示装置 Active JP6692034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015243455A JP6692034B2 (ja) 2015-12-14 2015-12-14 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015243455A JP6692034B2 (ja) 2015-12-14 2015-12-14 映像表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020053891A Division JP7008225B2 (ja) 2020-03-25 2020-03-25 映像表示装置および映像表示方法

Publications (2)

Publication Number Publication Date
JP2017111200A JP2017111200A (ja) 2017-06-22
JP6692034B2 true JP6692034B2 (ja) 2020-05-13

Family

ID=59079502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015243455A Active JP6692034B2 (ja) 2015-12-14 2015-12-14 映像表示装置

Country Status (1)

Country Link
JP (1) JP6692034B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020115219A (ja) * 2020-03-25 2020-07-30 パナソニックIpマネジメント株式会社 映像表示装置および映像表示方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474417B2 (en) * 2017-07-20 2019-11-12 Apple Inc. Electronic device with sensors and display devices
JP7005422B2 (ja) * 2018-04-27 2022-01-21 東芝情報システム株式会社 表示装置、表示方法およびプログラム
EP3675178A1 (en) * 2018-12-27 2020-07-01 LG Display Co., Ltd. Display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0854840A (ja) * 1994-08-12 1996-02-27 N O Ke G & G Opt Electron Kk ディスプレイ用配線基板
JP2002333847A (ja) * 2001-05-10 2002-11-22 Mitsubishi Electric Engineering Co Ltd Led表示装置
JP4906586B2 (ja) * 2007-05-16 2012-03-28 三菱電機株式会社 歪み補正装置及びプログラム
WO2010038310A1 (ja) * 2008-10-03 2010-04-08 Necディスプレイソリューションズ株式会社 画像補正システム、表示装置、補正処理回路、及び、画像補正方法
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
JP6497647B2 (ja) * 2013-12-24 2019-04-10 パナソニックIpマネジメント株式会社 表示装置及び表示装置の製造方法
US9380697B2 (en) * 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020115219A (ja) * 2020-03-25 2020-07-30 パナソニックIpマネジメント株式会社 映像表示装置および映像表示方法
JP7008225B2 (ja) 2020-03-25 2022-01-25 パナソニックIpマネジメント株式会社 映像表示装置および映像表示方法

Also Published As

Publication number Publication date
JP2017111200A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6692034B2 (ja) 映像表示装置
JP5052339B2 (ja) 映像表示装置および映像表示方法
US11270663B2 (en) Method for detecting compensation parameters of brightness, method for compensating brightness, detection device for detecting compensation parameters of brightness, brightness compensation device, display device, and non-volatile storage medium
WO2016201735A1 (zh) 补偿amoled电压降的系统及方法
KR102181881B1 (ko) 비전 검사 장치 및 이의 감마 및 얼룩 보정 방법
EP2733691B1 (en) Display device
KR20200144193A (ko) 표시 장치
KR20160025889A (ko) 플렉서블 디스플레이 장치
JP6443095B2 (ja) 赤外線応力測定方法および赤外線応力測定装置
JP2002311898A5 (ja)
CA2598482A1 (en) Finger sensor apparatus using image resampling and associated methods
JP2007079572A5 (ja)
EP2813827B1 (en) Brightness measurement method, brightness measurement device, and image quality adjustment technology using same
JP4534052B2 (ja) 有機el基板の検査方法
CN110673763B (zh) 触控面板及触控信号的定位方法
WO2016206234A1 (zh) 检测电路、像素电信号采集电路、显示面板和显示装置
WO2019033484A1 (zh) 柔性显示器及其弯折显示异常的改善方法和改善装置
JP5995165B2 (ja) 表示装置の検査方法、検査装置及び製造方法
JP2014086996A (ja) 画質調整装置、画質調整回路(ic)、及び表示パネル
JP7008225B2 (ja) 映像表示装置および映像表示方法
TW202002609A (zh) 顯示面板之影像補償方法
JP7005422B2 (ja) 表示装置、表示方法およびプログラム
WO2018078753A1 (ja) 補正システム
CN116563388A (zh) 标定数据采集方法、装置、电子设备及存储介质
US8730370B2 (en) Solid-state imaging device having image pixel position correction to reduce shape distortion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200325

R151 Written notification of patent or utility model registration

Ref document number: 6692034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151