JP6690777B2 - 主変換回路、電力変換装置及び移動体 - Google Patents

Description

本発明は、主変換回路、電力変換装置及び移動体に関する。

主変換回路は世代が進むにつれ、流せる電流容量の大型化が必須となってきた。電流容量大型化の方法の一つとして、半導体装置を並列接続して使用する方法がある。製品のラインナップによらず、回路設計の側で電流量を決められることから、近年、この並列接続された半導体装置が増えている。並列接続された半導体装置は、どれか一つでも寿命を迎えるとそれが主変換回路の寿命となる。半導体装置に加わる負荷（電流等）にアンバランスがある場合、寿命にもアンバランスが生まれるため、主変換回路の寿命を短命化する懸念があった。

絶縁距離を確保するために複数の半導体装置は同じ向きに一列に並べられ、その左右どちらかの端にゲートドライバが配置される。従って、複数の半導体装置を単一のゲートドライバで駆動する場合、各半導体装置とゲートドライバとの間の距離・配線長さに差が生じる。ゲートドライバからの配線距離が近い半導体装置ほど、印加されるゲート電圧が大きくなり、電流が流れやすくなる。電流が流れやすくなった半導体装置には大きな負荷がかかるため、寿命が短くなることが懸念される。

そのため、並列接続された半導体装置にそれぞれゲートドライバを用意することにより、ゲート閾電圧の高い装置に印加されるゲート電圧が高くなるようゲートドライバを個別に調整し、装置に加わる負荷のアンバランスを抑制することが提案されている（例えば、特許文献１参照）。また、半導体装置にコレクタ電流検知機能を付加して、電流のアンバランスを検知し、電流量が少ない半導体装置のゲート閾値電圧に正のオフセットをかけることで、電流のアンバランスを抑制することが提案されている（例えば、特許文献２参照）。

日本特開２００８−１７８２４８号公報 日本特開２００４−２２９３８２号公報

しかし、先行技術では、複数のゲートドライバ又はトランジスタに追加の回路を接続する必要があり、装置が大型化・複雑化するという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は装置の大型化・複雑化を避けつつ、電気性能及び信頼性を向上することができる主変換回路、電力変換装置及び移動体を得るものである。

本発明に係る主変換回路は、互いに並列に接続された複数の半導体装置と、前記複数の半導体装置のゲートにゲート電圧を供給するゲートドライバと、前記ゲートドライバから前記複数の半導体装置の前記ゲートに順に接続されたゲート配線とを備え、各半導体装置の通電能力は、供給された前記ゲート電圧に対するコレクタ電流の流れ易さであり、前記複数の半導体装置は、前記通電能力が低いものほど前記ゲートドライバの近くに接続されていることを特徴とする。

本発明では、複数の半導体装置は、通電能力が低いものほどゲートドライバの近くに接続されている。この結果、装置の大型化・複雑化を避けつつ、電気性能及び信頼性を向上することができる。

本発明の実施の形態１に係る半導体装置を示す平面図である。 本発明の実施の形態１に係る主変換回路を示す平面図である。 本発明の実施の形態１に係る主変換回路を示す回路図である。 本発明の実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

本発明の実施の形態に係る主変換回路、電力変換装置及び移動体について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す平面図である。半導体装置１はＭＯＳトランジスタを内蔵している。半導体装置１の筐体の長手方向の一端にＡＣ出力端子２が設けられ、他端に正電圧入力端子３と負電圧入力端子４が設けられている。正電圧入力端子３は高電圧側主端子であり、負電圧入力端子４はグラウンド側主端子である。これらに挟まれるように、高電圧側ゲート端子５、高電圧側エミッタ補助端子６、低電圧側ゲート端子７、低電圧側エミッタ補助端子８が設けられている。

図２は、本発明の実施の形態１に係る主変換回路を示す平面図である。図３は、本発明の実施の形態１に係る主変換回路を示す回路図である。空間絶縁距離と沿面絶縁距離の制約から、複数の半導体装置１が同じ向きに一列に並べられている。各半導体装置１はトランジスタ９，１０と還流ダイオード１１，１２を有する。複数の半導体装置１のトランジスタ９が互いに並列に接続されている。同様に、複数の半導体装置１のトランジスタ１０も互いに並列に接続されている。

ゲートドライバ１３が複数の半導体装置１のゲートにゲート電圧を供給する。ゲートドライバ１３は一列に並んだ半導体装置１の左右どちらかの端に配置される。高電圧側ゲート配線１４がゲートドライバ１３から複数の半導体装置１の高電圧側ゲート端子５に順に接続されている。高電圧側エミッタ配線１５が複数の半導体装置１の高電圧側エミッタ補助端子６に順に接続されている。低電圧側ゲート配線１６が複数の半導体装置１の低電圧側ゲート端子７に順に接続されている。低電圧側エミッタ配線１７が複数の半導体装置１の低電圧側エミッタ補助端子８に順に接続されている。高電圧側ゲート配線１４は、ゲートドライバ１３と半導体装置１の間及び隣接する半導体装置１の間にそれぞれインダクタＬ１及び抵抗Ｒ１を有する。低電圧側ゲート配線１６は、ゲートドライバ１３と半導体装置１の間及び隣接する半導体装置１の間にそれぞれインダクタＬ２及び抵抗Ｒ２を有する。

複数の半導体装置１は、通電能力が低いものほどゲートドライバ１３の近くに接続されている。ここで、各トランジスタ９の通電能力は、供給されたゲート電圧に対するコレクタ電流の流れ易さである。ただし、各半導体装置１に含まれる２つのトランジスタ９，１０のうちどちらの特性に注目してもよい。一般的に同じ半導体装置１に入っているトランジスタ９，１０には特性の近いものが使われるため、どちらの特性に注目しても同様の効果となる。また、２つのトランジスタ９，１０の特性の平均に注目してもよい。

本実施の形態では、複数の半導体装置１は、通電能力が低いものほどゲートドライバ１３の近くに接続されている。従って、通電能力が低いトランジスタ９ほどゲートドライバ１３からの配線距離が短いため、ゲートドライバ１３とゲートとの間の抵抗が小さくなる。これにより、通電能力が低いトランジスタ９ほど、供給されるゲート電圧が大きくなる。従って、回路を追加することなく、並列に接続された複数の半導体装置１に流れる電流のアンバランスを抑制することができる。このスイッチングアンバランス対策により、並列接続された複数の半導体装置１の寿命の偏りが抑えられ、主変換回路の寿命は従来構成よりも長くなる。この結果、装置の大型化・複雑化を避けつつ、電気性能及び信頼性を向上することができる。

例えば、通電能力としてコレクタ−エミッタ飽和電圧ＶＣＥ（ｓａｔ）を用いることができる。ＶＣＥ（ｓａｔ）とは、トランジスタ９に定格電流を流した時のコレクタ−エミッタ間電圧である。この場合、複数の半導体装置１は、ＶＣＥ（ｓａｔ）が大きいものほどゲートドライバ１３の近くに接続される。これにより、ＶＣＥ（ｓａｔ）が大きいトランジスタほど、供給されるゲート電圧が大きくなる。従って、並列に接続された複数の半導体装置１のＶＣＥ（ｓａｔ）がバランス化され、電流のアンバランスを抑制することができる。また、電鉄用主変換回路の場合、ＶＣＥ（ｓａｔ）は素子ごとに分かる場合が多く、比較的容易に配置を決めることができる。定常稼働時の電流アンバランス抑制に最も効果があり、主変換回路の信頼性向上を目的とする場合、本パラメータを用いるのが望ましい。

また、通電能力としてゲート閾電圧ＶＧＥ（ｔｈ）を用いることができる。ＶＧＥ（ｔｈ）とは、コレクタ−エミッタ間に規定電圧掛けた状態で、電流が定格の１００００分の１流れるのに必要なゲート電圧である。この場合、複数の半導体装置１は、ＶＧＥ（ｔｈ）が大きいものほどゲートドライバ１３の近くに接続される。これにより、ＶＧＥ（ｔｈ）が大きいトランジスタほど、供給されるゲート電圧が大きくなる。従って、並列に接続された複数の半導体装置１のＶＧＥ（ｔｈ）−ＶＧＥ差がバランス化され、電流・飽和電流量のアンバランスを抑制することができる。本パラメータに注目することで、飽和電流量のアンバランスが抑制されるため、短絡耐量のアンバランスが抑制される。このため、回路誤作動時の装置信頼性向上を図ることができ、本パラメータは民生用の電鉄用途に適する。

また、通電能力として導通開始遅れ時間ｔｄｏｎを用いることができる。ｔｄｏｎとは、規定のゲート電圧がトランジスタに加えられてから規定の電流量が流れ始めるまでの遅れ時間である。この場合、複数の半導体装置１は、ｔｄｏｎが大きいものほどゲートドライバ１３の近くに接続される。これにより、ｔｄｏｎが大きいトランジスタほど、供給されるゲート電圧が大きくなる。従って、並列に接続された複数の半導体装置１のｔｄｏｎのアンバランスを抑制することができ、導通開始時に一部のトランジスタに電流が集中するのを避けることができる。また、半導体装置間のデッドタイムアンバランスを抑制することができる。このため、本パラメータは高速動作が想定される変換回路（ＳＩＶ等）向けの用途に適する。

なお、複数の半導体装置１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。

炭化珪素素子は珪素素子に比べスイッチングスピードが速いため、電流アンバランス・電磁ノイズが生じやすい。従って、複数のゲートドライバ又は追加回路が必要となる従来技術では、珪素素子よりも厳重なノイズ対策が必要となる。一方、本実施の形態では炭化珪素素子を用いた場合でも、ゲートドライバは単一でよく、追加回路は不要である。

また、ワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。

実施の形態２．
本実施の形態は、上述した実施の形態１を用いた主変換回路を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態２として、三相のインバータに本発明を適用した場合について説明する。

図４は、本発明の実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。電力変換システムは、電源１００、電力変換装置２００、負荷３００を有する。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０２とを備えている。

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、又は、空調機器向けの電動機として用いられる。

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１に係るトランジスタ９，１０を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えている。駆動回路は、上述した実施の形態１に係るゲートドライバ１３に対応し、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０２からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

制御回路２０２は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

本実施の形態に係る電力変換装置では、主変換回路２０１として実施の形態１に係る主変換回路を適用する。このため、トランジスタの電気性能・信頼性性能が向上することで、主変換回路の信頼性・寿命の向上を図ることができる。

本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータに本発明を適用することも可能である。

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器又は非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。

また、本発明を適用した電力変換装置を移動体に適用することができる。本発明により電力変換装置の信頼性・寿命が向上するため、移動体の信頼性・寿命の向上を図ることができる。

１ 半導体装置、１３ ゲートドライバ、１４ 高電圧側ゲート配線、１６ 低電圧側ゲート配線、２００ 電力変換装置、２０１ 主変換回路、２０２ 制御回路

Claims (8)

1. 互いに並列に接続された複数の半導体装置と、
   前記複数の半導体装置のゲートにゲート電圧を供給するゲートドライバと、
   前記ゲートドライバから前記複数の半導体装置の前記ゲートに順に接続されたゲート配線とを備え、
   各半導体装置の通電能力は、供給された前記ゲート電圧に対するコレクタ電流の流れ易さであり、
   前記複数の半導体装置は、前記通電能力が低いものほど前記ゲートドライバの近くに接続されていることを特徴とする主変換回路。
2. 前記複数の半導体装置は、コレクタ−エミッタ飽和電圧が大きいものほど前記ゲートドライバの近くに接続されていることを特徴とする請求項１に記載の主変換回路。
3. 前記複数の半導体装置は、ゲート閾電圧が大きいものほど前記ゲートドライバの近くに接続されていることを特徴とする請求項１に記載の主変換回路。
4. 前記複数の半導体装置は、導通開始遅れ時間が大きいものほど前記ゲートドライバの近くに接続されていることを特徴とする請求項１に記載の主変換回路。
5. 前記複数の半導体装置はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載の主変換回路。
6. 前記複数の半導体装置において、筐体の長手方向の一端にＡＣ出力端子が設けられ、他端に正電圧入力端子と負電圧入力端子が設けられ、前記ＡＣ出力端子と前記正電圧入力端子又は前記負電圧入力端子に挟まれるように前記ゲートが設けられていることを特徴とする請求項１〜５の何れか１項に記載の主変換回路。
7. 入力される電力を変換して出力する請求項１〜６の何れか１項に記載の主変換回路と、
   前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えることを特徴とする電力変換装置。
8. 請求項７に記載の電力変換装置を備えることを特徴とする移動体。

Images