JP6679642B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP6679642B2
JP6679642B2 JP2018060070A JP2018060070A JP6679642B2 JP 6679642 B2 JP6679642 B2 JP 6679642B2 JP 2018060070 A JP2018060070 A JP 2018060070A JP 2018060070 A JP2018060070 A JP 2018060070A JP 6679642 B2 JP6679642 B2 JP 6679642B2
Authority
JP
Japan
Prior art keywords
gas
containing gas
film
processing chamber
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018060070A
Other languages
English (en)
Other versions
JP2019175921A (ja
Inventor
求 出貝
求 出貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018060070A priority Critical patent/JP6679642B2/ja
Priority to KR1020190022840A priority patent/KR20190113557A/ko
Priority to US16/294,224 priority patent/US20190304797A1/en
Priority to CN201910173232.XA priority patent/CN110310890A/zh
Publication of JP2019175921A publication Critical patent/JP2019175921A/ja
Application granted granted Critical
Publication of JP6679642B2 publication Critical patent/JP6679642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
近年、デバイスの性能向上を実現するために、高誘電率の膜が用いられることがある（例えば、特許文献１参照）。
特開２０１２−１０４７１９号公報
本発明の目的は、高誘電率の膜に対して高い精度で処理可能な技術を提供することにある。
本発明の一態様によれば、金属酸化膜が露出した基板に対してフッ素含有ガスを供給して前記金属酸化膜をフッ化してフッ化金属膜を形成するフッ化工程と、前記フッ化金属膜が形成された基板に対して塩素含有ガスを供給して、前記フッ化金属膜を塩化すると共に揮発させる揮発工程とを有する技術が提供される。
本発明によれば、高誘電率の膜に対して高い精度で処理可能な技術を提供することができる。
本発明の一実施形態における基板処理装置の縦型処理炉の概略を示す縦断面図である。 図１におけるＡ−Ａ線概略横断面図である。 本発明の一実施形態における基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態におけるガス供給のタイミングを示す図である。 ＷＦ6とＴｉＣｌ4を用いたエッチングのメカニズムを説明するための図である。 金属元素ＭをＨｆまたはＺｒとした場合のフッ素化合物ＭＦ4および塩素化合物ＭＣｌ4の沸点を示す図である。 （Ａ）は、ＷＦ6とＴｉＣｌ4を交互に繰り返し供給した場合の膜厚変化量の結果を示す図であって、（Ｂ）は、ＷＦ6のみを繰り返し供給した場合の膜厚変化量の結果を示す図であって、（Ｃ）は、ＴｉＣｌ4のみを繰り返し供給した場合の膜厚変化量の結果を示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 本発明の一実施形態におけるガス供給のタイミングの変形例を示す図である。 ロジック回路に用いられる電極構造を説明する説明図である
＜本発明の一実施形態＞
最初に、図１１を用いて、本技術を用いて形成される薄膜の一例について説明する。図１１はロジック回路に用いられる電極構造を説明する説明図である。電極２００１は、例えばタングステン（Ｗ）等で構成される金属膜である。中間膜２００２は、仕事関数を有し、例えば窒化チタン（ＴｉＮ）で構成される。ゲート絶縁膜２００３は、例えば高誘電体の金属酸化膜で形成される。金属酸化膜としては、後述する酸化ハフニウム（ＨｆＯ2）や酸化ジルコニウム（ＺｒＯ2）が用いられる。
近年の半導体デバイスの高集積化により、電極２００１、中間膜２００２、ゲート絶縁膜２００３は深溝２００４に構成される。深溝２００４の外周から順に、ゲート絶縁膜２００３、中間膜２００２、電極２００１が設けられる。尚、説明の便宜上、下地膜等の構成は省略している。
半導体の性能を向上させる一つの手段として、膜の特性を均一にすることが考えられる。そのためには、例えば深溝２００４の深部２００４ａ（溝の底）や浅部２００４ｂ（溝の表面）との間で膜厚を均一に形成する。この性能とは、例えば抵抗値である。
ところで、膜を形成する方法として、エッチング方法がある。エッチングガスによるエッチングでは、エッチング量はエッチングガスの暴露量(空間内のエッチングガスの分圧)や暴露時間等に依存する。よって反応室内のエッチングガスの圧力分布に偏りが有る場合、処理室内の位置によってエッチング量が変わってしまう。したがって、深溝内の薄膜をエッチングする場合、ガスが入りにくい溝の中では溝の外に比べてエッチング量が少なくなってしまうという問題がある。
また、近年電極のキャパシタを増加させる方法として、ゲート絶縁膜に用いられる金属酸化膜に高い誘電率の膜を用いるか、あるいは金属酸化膜を薄くする。
本実施形態は、エッチング量の制御性を高くする技術であって、金属酸化膜の薄膜化を実現しつつ、膜特性を均一にするものである。
以下、金属酸化膜を均一にエッチング可能な技術を、図１〜４を参照しながら説明する。基板処理装置１０は半導体装置の製造工程において使用される装置の一例として構成されている。
（１）基板処理装置の構成
基板処理装置１０は、加熱手段（加熱機構、加熱系）としてのヒータ２０７が設けられた処理炉２０２を備える。ヒータ２０７は円筒形状であり、保持板としてのヒータベース（図示せず）に支持されることにより垂直に据え付けられている。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応容器（処理容器）を構成するアウタチューブ２０３が配設されている。アウタチューブ２０３は、例えば石英（ＳｉＯ2）、炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。アウタチューブ２０３の下方には、アウタチューブ２０３と同心円状に、マニホールド（インレットフランジ）２０９が配設されている。マニホールド２０９は、例えばステンレス（ＳＵＳ）などの金属からなり、上端及び下端が開口した円筒形状に形成されている。マニホールド２０９の上端部と、アウタチューブ２０３との間には、シール部材としてのＯリング２２０ａが設けられている。マニホールド２０９がヒータベースに支持されることにより、アウタチューブ２０３は垂直に据え付けられた状態となる。
アウタチューブ２０３の内側には、反応容器を構成するインナチューブ２０４が配設されている。インナチューブ２０４は、例えば石英（ＳｉＯ2）、炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。主に、アウタチューブ２０３と、インナチューブ２０４と、マニホールド２０９とにより処理容器（反応容器）が構成されている。処理容器の筒中空部（インナチューブ２０４の内側）には処理室２０１が形成されている。
処理室２０１は、基板としてのウエハ２００を後述するボート２１７によって水平姿勢で鉛直方向に多段に配列した状態で収容可能に構成されている。
処理室２０１内には、ノズル４１０，４２０がマニホールド２０９の側壁及びインナチューブ２０４を貫通するように設けられている。ノズル４１０，４２０には、ガス供給管３１０，３２０が、それぞれ接続されている。ただし、本実施形態の処理炉２０２は上述の形態に限定されない。
ガス供給管３１０，３２０には上流側から順に流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３１２，３２２がそれぞれ設けられている。また、ガス供給管３１０，３２０には、開閉弁であるバルブ３１４，３２４がそれぞれ設けられている。ガス供給管３１０，３２０のバルブ３１４，３２４の下流側には、不活性ガスを供給するガス供給管５１０，５２０がそれぞれ接続されている。ガス供給管５１０，５２０には、上流側から順に、流量制御器（流量制御部）であるＭＦＣ５１２，５２２及び開閉弁であるバルブ５１４，５２４がそれぞれ設けられている。
ガス供給管３１０，３２０の先端部にはノズル４１０，４２０がそれぞれ連結接続されている。ノズル４１０，４２０は、Ｌ字型のノズルとして構成されており、その水平部はマニホールド２０９の側壁及びインナチューブ２０４を貫通するように設けられている。ノズル４１０，４２０の垂直部は、インナチューブ２０４の径方向外向きに突出し、かつ鉛直方向に延在するように形成されているチャンネル形状（溝形状）の予備室２０１ａの内部に設けられており、予備室２０１ａ内にてインナチューブ２０４の内壁に沿って上方（ウエハ２００の配列方向上方）に向かって設けられている。
ノズル４１０，４２０は、処理室２０１の下部領域から処理室２０１の上部領域まで延在するように設けられており、ウエハ２００と対向する位置にそれぞれ複数のガス供給孔４１０ａ，４２０ａが設けられている。これにより、ノズル４１０，４２０のガス供給孔４１０ａ，４２０ａからそれぞれウエハ２００に処理ガスを供給する。このガス供給孔４１０ａ，４２０ａは、インナチューブ２０４の下部から上部にわたって複数設けられ、それぞれ同一の開口面積を有し、さらに同一の開口ピッチで設けられている。ただし、ガス供給孔４１０ａ，４２０ａは上述の形態に限定されない。例えば、インナチューブ２０４の下部から上部に向かって開口面積を徐々に大きくしてもよい。これにより、ガス供給孔４１０ａ，４２０ａから供給されるガスの流量をより均一化することが可能となる。
ノズル４１０，４２０のガス供給孔４１０ａ，４２０ａは、後述するボート２１７の下部から上部までの高さの位置に複数設けられている。そのため、ノズル４１０，４２０のガス供給孔４１０ａ，４２０ａから処理室２０１内に供給された処理ガスは、ボート２１７の下部から上部までに収容されたウエハ２００の全域に供給される。ノズル４１０，４２０は、処理室２０１の下部領域から上部領域まで延在するように設けられていればよいが、ボート２１７の天井付近まで延在するように設けられていることが好ましい。
ガス供給管３１０からは、六フッ化タングステン（ＷＦ6）等のフッ素元素を含む処理ガス（フッ素含有ガス）が、ＭＦＣ３１２、バルブ３１４、ノズル４１０を介して処理室２０１内に供給される。
ガス供給管３２０からは、四塩化チタン（ＴｉＣｌ4）等の塩素元素を含む処理ガス（塩素含有ガス）が、ＭＦＣ３２２、バルブ３２４、ノズル４２０を介して処理室２０１内に供給される。
ガス供給管５１０，５２０からは、不活性ガスとして、例えば窒素（Ｎ2）ガスが、それぞれＭＦＣ５１２，５２２、バルブ５１４，５２４、ノズル４１０，４２０を介して処理室２０１内に供給される。以下、不活性ガスとしてＮ2ガスを用いる例について説明するが、不活性ガスとしては、Ｎ2ガス以外に、例えば、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、キセノン（Ｘｅ）ガス等の希ガスを用いてもよい。
主に、ガス供給管３１０，３２０、ＭＦＣ３１２，３２２、バルブ３１４，３２４、ノズル４１０，４２０により処理ガス供給系が構成されるが、ノズル４１０，４２０のみを処理ガス供給系と考えてもよい。処理ガス供給系は単にガス供給系と称してもよい。また、主に、ガス供給管５１０，５２０、ＭＦＣ５１２，５２２、バルブ５１４，５２４により不活性ガス供給系が構成される。
また、処理ガス供給系のうち、フッ素含有ガスを処理室２０１に供給するガス供給管３１０、ＭＦＣ３１２、バルブ３１４、ノズル４１０をまとめて第一ガス供給系と呼ぶ。
また、処理ガス供給系のうち、塩素含有ガスを処理室２０１に供給するガス供給管３２０、ＭＦＣ３２２、バルブ３２４、ノズル４２０をまとめて第二ガス供給系と呼ぶ。
本実施形態におけるガス供給の方法は、インナチューブ２０４の内壁と、複数枚のウエハ２００の端部とで定義される円環状の縦長の空間内の予備室２０１ａ内に配置したノズル４１０，４２０を経由してガスを搬送している。そして、ノズル４１０，４２０のウエハと対向する位置に設けられた複数のガス供給孔４１０ａ，４２０ａからインナチューブ２０４内にガスを噴出させている。より詳細には、ノズル４１０のガス供給孔４１０ａ及びノズル４２０のガス供給孔４２０ａにより、ウエハ２００の表面と平行方向に向かって処理ガス等を噴出させている。
排気孔（排気口）２０４ａは、インナチューブ２０４の側壁であってノズル４１０，４２０に対向した位置に形成された貫通孔であり、例えば、鉛直方向に細長く開設されたスリット状の貫通孔である。ノズル４１０，４２０のガス供給孔４１０ａ，４２０ａから処理室２０１内に供給され、ウエハ２００の表面上を流れたガスは、排気孔２０４ａを介してインナチューブ２０４とアウタチューブ２０３との間に形成された隙間からなる排気路２０６内に流れる。そして、排気路２０６内へと流れたガスは、排気管２３１内に流れ、処理炉２０２外へと排出される。
排気孔２０４ａは、複数のウエハ２００と対向する位置に設けられており、ガス供給孔４１０ａ、４２０ａから処理室２０１内のウエハ２００の近傍に供給されたガスは、水平方向に向かって流れた後、排気孔２０４ａを介して排気路２０６内へと流れる。排気孔２０４ａはスリット状の貫通孔として構成される場合に限らず、複数個の孔により構成されていてもよい。
マニホールド２０９には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、上流側から順に、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５，ＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４３，真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４３は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気及び真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で弁開度を調節することで、処理室２０１内の圧力を調整することができる。主に、排気孔２０４ａ，排気路２０６，排気管２３１，ＡＰＣバルブ２４３及び圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、マニホールド２０９の下端に鉛直方向下側から当接されるように構成されている。シールキャップ２１９は、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９における処理室２０１の反対側には、ウエハ２００を収容するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、アウタチューブ２０３の外部に垂直に設置された昇降機構としてのボートエレベータ１１５によって鉛直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ボート２１７を処理室２０１内外に搬入及び搬出することが可能なように構成されている。ボートエレベータ１１５は、ボート２１７及びボート２１７に収容されたウエハ２００を、処理室２０１内外に搬送する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で鉛直方向に間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が水平姿勢で多段（図示せず）に支持されている。この構成により、ヒータ２０７からの熱がシールキャップ２１９側に伝わりにくくなっている。ただし、本実施形態は上述の形態に限定されない。例えば、ボート２１７の下部に断熱板２１８を設けずに、石英やＳｉＣ等の耐熱性材料からなる筒状の部材として構成された断熱筒を設けてもよい。
図２に示すように、インナチューブ２０４内には温度検出器としての温度センサ２６３が設置されており、温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電量を調整することで、処理室２０１内の温度が所望の温度分布となるように構成されている。温度センサ２６３は、ノズル４１０及び４２０と同様にＬ字型に構成されており、インナチューブ２０４の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ，記憶装置１２１ｃ，Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ，記憶装置１２１ｃ，Ｉ／Ｏポート１２１ｄは、内部バスを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラム、後述する半導体装置の製造方法の手順や条件などが記載されたプロセスレシピなどが、読み出し可能に格納されている。プロセスレシピは、後述する半導体装置の製造方法における各工程（各ステップ）をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピ、制御プログラム等を総称して、単に、プログラムともいう。本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、プロセスレシピ及び制御プログラムの組み合わせを含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ３１２，３２２，５１２，５２２、バルブ３１４，３２４，５１４，５２４、圧力センサ２４５、ＡＰＣバルブ２４３、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピ等を読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ３１２，３２２，５１２，５２２による各種ガスの流量調整動作、バルブ３１４，３２４，５１４，５２４の開閉動作、ＡＰＣバルブ２４３の開閉動作及びＡＰＣバルブ２４３による圧力センサ２４５に基づく圧力調整動作、温度センサ２６３に基づくヒータ２０７の温度調整動作、真空ポンプ２４６の起動及び停止、回転機構２６７によるボート２１７の回転及び回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、ボート２１７へのウエハ２００の収容動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
半導体装置（デバイス）の製造工程の一工程として、ＨｆＯ2（酸化ハフニウム）またはＺｒＯ2（酸化ジルコニウム）からなる金属酸化膜が露出したウエハ２００表面をエッチングする工程の一例について、図４を用いて説明する。なお、以下の説明では、ＨｆおよびＺｒの金属元素をＭとして表現する。つまり、本実施形態における金属酸化膜はＭＯと表現される。そして、この金属酸化膜ＭＯが露出したウエハ２００表面をエッチングする工程は、上述した基板処理装置１０の処理炉２０２を用いて実行される。以下の説明において、基板処理装置１０を構成する各部の動作はコントローラ１２１により制御される。
本実施形態による基板処理工程（半導体装置の製造工程）では、処理室２０１内の金属酸化膜ＭＯが露出したウエハ２００に対して、フッ素含有ガスを供給して金属酸化膜をフッ化してフッ化金属膜を形成するフッ化工程と、
このフッ化金属膜が形成されたウエハ２００に対して塩素含有ガスを供給して、フッ化金属膜を塩化すると共に揮発させる揮発工程と、
を順次繰り返して、ウエハ２００上の金属酸化膜に対するエッチング処理を行う。
本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体」を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面」を意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハ搬入）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、図１に示されているように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内に搬入（ボートロード）される。この状態で、シールキャップ２１９はＯリング２２０を介して反応管２０３の下端開口を閉塞した状態となる。
（圧力調整および温度調整）
処理室２０１内が所望の圧力（真空度）となるように真空ポンプ２４６によって真空排気される。この際、処理室２０１内の圧力は、圧力センサ２４５で測定され、この測定された圧力情報に基づき、ＡＰＣバルブ２４３がフィードバック制御される（圧力調整）。真空ポンプ２４６は、少なくともウエハ２００に対する処理が完了するまでの間は常時作動させた状態を維持する。また、処理室２０１内が所望の温度となるようにヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電量がフィードバック制御される（温度調整）。ヒータ２０７による処理室２０１内の加熱は、少なくともウエハ２００に対する処理が完了するまでの間は継続して行われる。
［フッ化工程］
（ＷＦ6ガス供給）
バルブ３１４を開き、ガス供給管３１０内に処理ガスであるＷＦ6ガスを流す。ＷＦ6ガスは、ＭＦＣ３１２により流量調整され、ノズル４１０のガス供給孔４１０ａから処理室２０１内に供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＷＦ6ガスが供給される。このとき同時にバルブ５１４を開き、ガス供給管５１０内にＮ2ガス等の不活性ガスを流す。ガス供給管５１０内を流れたＮ2ガスは、ＭＦＣ５１２により流量調整され、ＷＦ6ガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。このとき、ノズル４２０内へのＷＦ6ガスの侵入を防止するために、バルブ５２４を開き、ガス供給管５２０内にＮ2ガスを流す。Ｎ2ガスは、ガス供給管３２０、ノズル４２０を介して処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、例えば１〜１０００Ｐａの範囲内の圧力とする。ＭＦＣ３１２で制御するＷＦ6ガスの供給流量は、例えば５〜１０００ｓｃｃｍの範囲内、例えば５ｓｃｃｍの流量とする。ＭＦＣ５１２，５２２で制御するＮ2ガスの供給流量は、それぞれ例えば１０〜２０００ｓｃｃｍの範囲内の流量とする。このときヒータ２０７の温度は、ウエハ２００の温度が、例えば２００〜４００℃の範囲内、例えば２５０℃の温度となるような温度に設定する。
このとき処理室２０１内に流しているガスはＷＦ6ガスとＮ2ガスのみである。ＷＦ6の供給により、ウエハ２００表面の金属酸化膜ＭＯはフッ化されてフッ化金属膜ＭＦXに変化する。この時の反応式を下記に示す。
ＭＯ2＋ＷＦ6→ＭＦX＋ＷＯYＦZ・・・・（１）
そして、ＷＦ6ガスの供給を開始してから所定時間経過後であって例えば１０秒後に、ガス供給管３１０のバルブ３１４を閉じて、ＷＦ6ガスの供給を停止する。なお、ＷＦ6ガスをウエハ２００に対して供給する時間は、例えば１〜１００秒の範囲内の時間とする。
［第１のパージ工程］
（残留ガス除去）
次に、ＷＦ6ガスの供給が停止されると、処理室２０１内のガスを排気するパージ処理が行われる。このとき排気管２３１のＡＰＣバルブ２４３は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応のＷＦ6ガスもしくは金属酸化膜をフッ化した後のＷＯYＦZガスを処理室２０１内から排除する。このときバルブ５１４，５２４は開いたままとして、Ｎ2ガスの処理室２０１内への供給を維持する。Ｎ2ガスはパージガスとして作用し、処理室２０１内に残留する未反応のＷＦ6ガスもしくは金属酸化膜をフッ化した後のＷＯYＦZガスを処理室２０１内から排除する効果を高めることができる。このパージ工程の時間としては、例えば１０秒間とする。
［揮発工程］
（ＴｉＣｌ4ガス供給）
処理室２０１内の残留ガスを除去した後、バルブ３２４を開き、ガス供給管３２０内に、反応ガスとしてＴｉＣｌ4ガスを流す。ＴｉＣｌ4ガスは、ＭＦＣ３２２により流量調整され、ノズル４２０のガス供給孔４２０ａから処理室２０１内に供給され、排気管２３１から排気される。このときウエハ２００に対して、ＴｉＣｌ4ガスが供給される。このとき同時にバルブ５２４を開き、ガス供給管５２０内にＮ2ガスを流す。ガス供給管５２０内を流れたＮ2ガスは、ＭＦＣ５２２により流量調整される。Ｎ2ガスはＴｉＣｌ4ガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。このとき、ノズル４１０内へのＴｉＣｌ4ガスの侵入を防止するために、バルブ５１４を開き、ガス供給管５１０内にＮ2ガスを流す。Ｎ2ガスは、ガス供給管３１０、ノズル４１０を介して処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、例えば５〜１０００Ｐａの範囲内の圧力とする。ＭＦＣ３２２で制御するＴｉＣｌ4ガスの供給流量は、例えば３〜５００ｓｃｃｍの範囲内、例えば５ｓｃｃｍの流量とする。ＭＦＣ５１２，５２２で制御するＮ2ガスの供給流量は、それぞれ例えば５〜２０００ｓｃｃｍの範囲内の流量とする。ＴｉＣｌ4ガスをウエハ２００に対して供給する時間は、例えば２秒とする。このときのヒータ２０７の温度は、上記で説明したフッ化工程のＷＦ6ガス供給ステップと同様の温度に設定する。
このとき処理室２０１内に流しているガスは、ＴｉＣｌ4ガスとＮ2ガスのみである。ＴｉＣｌ4ガスは、フッ化工程でウエハ２００上に形成されたフッ化金属膜を塩化する。
この時の反応式を下記に示す。
ＭＦ4＋ＴｉＣｌ4→ＭＣｌAＦB＋ＴｉＣｌBＦA・・・・（２）
ただし、Ａ＝１〜４、Ａ＋Ｂ＝４
そして、フッ化金属膜を塩化することにより酸化金属膜の表面に生成されたＭＣｌAＦBは、処理室２０１の処理温度である２５０℃において揮発して処理室２０１内に拡散する。
［第２のパージ工程］
（残留ガス除去）
次に、ＴｉＣｌ4ガスの供給が停止されると、上述した第１のパージ工程と同様の処理手順により、処理室２０１内のガスを排気するパージ処理が行われる。このとき排気管２３１のＡＰＣバルブ２４３は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応のＴｉＣｌ4ガスもしくはフッ化金属膜を塩化した後のＴｉＣｌBＦAガス、及び酸化金属膜表面から揮発したＭＣｌAＦB等の各種ガスを処理室２０１内から排除する。また、このときバルブ５１４，５２４は開いたままとして、Ｎ2ガスの処理室２０１内への供給を維持する。Ｎ2ガスはパージガスとして作用し、処理室２０１内に残留する各種ガスを処理室２０１内から排除する効果を高めることができる。このパージ工程の時間としては、例えば１０秒間とする。
（所定回数実施）
上記したフッ化工程、第１のパージ工程、揮発工程、第２のパージ工程を順に行うことでウエハ２００上に露出した金属酸化膜に対するエッチング処理を行う。更には、それらのサイクルを１回以上（所定回数（ｎ回））行う。
つまり、本実施形態のエッチング方法では、フッ化工程と揮発工程の組み合わせを複数回実行する。本実施形態によれば、分子層単位で金属酸化膜を除去することができるので、エッチング量を精密に制御することが可能となる。
（アフターパージおよび大気圧復帰）
ガス供給管５１０，５２０のそれぞれからＮ2ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ2ガスはパージガスとして作用し、これにより処理室２０１内が不活性ガスでパージされ、処理室２０１内に残留するガスや副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ウエハ搬出）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降されて、反応管２０３の下端が開口される。そして、処理済ウエハ２００がボート２１７に支持された状態で反応管２０３の下端から反応管２０３の外部に搬出（ボートアンロード）される。その後、処理済のウエハ２００は、ボート２１７より取り出される（ウエハディスチャージ）。
つまり、上記で説明した揮発工程の後に、ウエハ２００を搬出する。このことにより、フッ化物がウエハ２００上に残留しないので、金属酸化膜中に不純物が侵入することを防ぐことが可能となる。
（３）ＷＦ6とＴｉＣｌ4を用いたエッチングのメカニズム
次に、図５を参照して、上記で言及したＷＦ6とＴｉＣｌ4を用いたエッチングのメカニズムを説明する。
図５(Ａ)に示した金属酸化膜ＭＯに対して、ＷＦ6ガスを供給すると、図５(Ｂ)に示すように、金属酸化膜ＭＯの表層は、上記で説明した式（１）に示すような反応でフッ化されフッ化金属膜ＭＦ4が形成されると推測される。
ここで、金属元素ＭをＨｆまたはＺｒとした場合のフッ素化合物ＭＦ4および塩素化合物ＭＣｌ4の沸点を図６に示す。
図６に示されるように、金属酸化膜ＭＯの表層に形成されたフッ化金属膜ＭＦ4の沸点は、例えばＺｒのフッ素化合物であれば９１２℃またはＨｆのフッ素化合物であれば９７０℃であり、ウエハ２００の処理温度である２５０℃と比較して非常に高くなっている。そのため、金属酸化膜ＭＯの表層に形成されたフッ化金属膜ＭＦ4は、揮発等することなく金属酸化膜ＭＯの表層にそのままとどまることになる。
そして、このフッ化金属膜ＭＦ4はＷＦ6ガスの拡散防止層として働くため、フッ化金属膜ＭＦ4が一定の厚さになるとＷＦ6ガスが金属酸化膜ＭＯ表面に届かなくなり、その結果金属酸化膜ＭＯのフッ化反応は停止する。つまり、このフッ化工程において生成されるフッ化金属膜ＭＦ4の膜厚は、ＷＦ6ガスの暴露量や暴露時間等に影響されることなく常に一定の厚さになる。
その後、このフッ化金属膜ＭＦ4がＴｉＣｌ4ガスに暴露されると、図５(Ｃ)に示されるように、上記で説明した式（２）に示すような反応でフッ化金属膜ＭＦ4は塩化されて塩化物であるＭＣｌAＦBに変換されると推測される。
そして、図６に示されるように、ＨｆまたはＺｒの塩化物の沸点は、それぞれ３１７℃、３３１℃となっており、ウエハ２００の処理温度である２５０℃と近い温度になっている。そのため、図５(Ｄ)に示すように、ＨｆまたはＺｒの塩化物であるＭＣｌAＦBはウエハ２００の表面から揮発して気体となって離脱してしまう。その結果、ウエハ２００の表面は、金属酸化膜ＭＯが露出した状態になる。
以上説明したような工程が繰り返されることにより、つまり、処理ガスの暴露量等により影響されることなく一定の膜厚が除去されるような自己抑止（セルフリミット）的または自己制御（セルフコントロール）的なエッチングが進行すると推測される。
すなわち、金属酸化膜に対して１回のエッチングで一定の膜厚（例えば原子層分、もしくは分子層分）のみエッチングすることが可能となる。そのため、処理ガスに暴露する回数を制御することにより、エッチング量を制御することが可能となり、本実施形態のエッチング方法によれば、エッチング量の制御性が高いエッチング方法を実現することができる。
なお、本実施形態では、ウエハ２００の温度は、フッ化金属膜ＭＦ4の熱分解温度より低くなるよう制御される。これにより、ＭＦ4が熱により自己分解してウエハ２００上から揮発してしまうことを抑制することができる。また、ウエハ２００の温度は、塩素含有ガスとフッ化金属膜との反応温度よりも高くなるよう制御される。これにより、塩素含有ガスとフッ化金属膜との反応を促進することができる。
このような温度設定とすることにより、フッ化金属膜と塩素含有ガスとをウエハ２００の表面で反応させることができるため、フッ化金属膜を除去することができる。
なお、ウエハ２００上でフッ素含有ガスと塩素含有ガスとが混合した場合、そこで両ガスが反応して副生成物が発生してしまう可能性がある。そして、副生成物が発生すると、塩素含有ガスをウエハ２００に供給しようとする際に、塩素含有ガスが副生成物により物理的に邪魔されてしまい揮発工程が正常に行われないような不具合が発生する可能性がある。しかし、本実施形態では、フッ化工程と揮発工程との間には、処理室２０１の雰囲気を排気する排気工程（パージ工程）を設けている。そのため、本実施形態によれば、塩素含有ガスを供給する前にフッ素含有ガスを排気することにより、副生成物が発生しないようにして、塩素含有ガスを確実にウエハ２００表面に供給することが可能となる。
なお、本技術は、ロジックデバイスを形成するうえでより有効である。以下に理由を説明する。ロジックデバイスでは、金属酸化膜を電源回路及び電極のゲート絶縁膜に用いている。これらの金属酸化膜は、同じ工程で形成する。
一般的に知られているように、電源回路に用いるゲート電極では、耐圧を大きくするために、金属酸化膜を厚くするよう構成される。一方、電極に用いる金属酸化膜は、前述のようにキャパシタを大きくするために薄くさせる必要がある。
電源回路に用いるゲート電極と電極に用いる金属酸化膜とが同時に露出している状態で本技術のエッチングを行った場合、電源回路に用いるゲート電極も薄くなってしまい、所望の耐圧性能を満たせない可能性がある。
そこで、電源回路に用いるゲート電極と電極に用いる金属酸化膜とが同時に露出している状態においては、本技術のエッチングを行う前に、電源回路に用いるゲート電極となる膜上に、選択的にエッチング耐性膜を形成する。このようにして電源回路に用いるゲート電極は所望の厚みを維持しつつ、電極に用いる金属酸化膜を薄膜化可能とする。
（４）本発明の一実施形態による効果
本実施形態によれば、フッ化工程の後に塩素含有ガスをウエハ２００に供給して、ウエハ２００の表面で金属酸化膜と反応させることにより、金属酸化膜のエッチングを可能とする。
そのため、本実施形態によれば、酸化ハフニウム膜（ＨｆＯ2）および酸化ジルコニウム膜（ＺｒＯ2）等の金属酸化膜をエッチングする際に、エッチング量がエッチングガスの暴露量等に依存することなく、よりエッチング量の制御性が高いエッチング方法を実現できる。
（５）実験例
次に、上記で説明したフッ化工程、第１のパージ工程、揮発工程、第２のパージ工程を順に繰り返し行うというエッチング方法によりＨｆＯ2、ＺｒＯ2に対して実際エッチングを行ったことによる膜厚変化量（エッチング量）の結果を図７(Ａ)に示す。なお、図７(Ａ)では、比較のためにシリコン酸化膜（ＳｉＯ2）、とシリコン窒化膜（ＳｉＮ）に対しても同時に処理を行った結果を示す。
図７(Ａ)を参照すると、ＷＦ6ガスとＴｉＣｌ4ガスの交互供給を６０サイクル行ったことにより、ＨｆＯ2、は１２Åエッチングされ、ＺｒＯ2は１６Åエッチングされたことが分かる。一方、（ＳｉＯ2）とＳｉＮの膜厚はほとんど変化していないのが分かる。
さらに、本実施形態のエッチング方法におけるエッチングの自己抑止性を確認するために、ＷＦ6ガスとＴｉＣｌ4ガスのそれぞれの処理ガスを単独でＨｆＯ2、ＺｒＯ2が形成されたウエハに暴露した結果を図７(Ｂ)、図７(Ｃ)に示す。なお、図７(Ｂ)、図７(Ｃ)においても比較のためにＳｉＯ2、ＳｉＮに対する結果も併せて示す。
図７(Ｂ)は、上記で説明したフッ化工程、第１のパージ工程という２つの工程を繰り返し行った場合の膜厚変化量の結果を示す図である。
図７(Ｂ)を参照すると、ＨｆＯ2、ＺｒＯ2、ＳｉＯ2、ＳｉＮのいずれの膜についても繰り返し回数に関わらずほとんど膜厚は減少していない、つまりエッチングが行われていないことが分かる。
図７(Ｃ)は、上記で説明した揮発工程、第２のパージ工程という２つの工程を繰り返し行った場合の膜厚変化量の結果を示す図である。
図７(Ｃ)を参照すると、同様に、ＨｆＯ2、ＺｒＯ2、ＳｉＯ2、ＳｉＮのいずれの膜についても繰り返し回数に関わらずほとんど膜厚は減少していない、つまりエッチングが行われていないことが分かる。
つまり、ＷＦ6ガスやＴｉＣｌ4ガス単体をＨｆＯ2、ＺｒＯ2に対して繰り返し供給したとしてもフッ化や塩化が進行することはないことがわかり、本実施形態のようにＷＦ6ガスとＴｉＣｌ4ガスを交互に供給するエッチング方法の自己抑止性を確認することができた。
（６）変形例
［変形例１］
上述した本発明の一実施形態では、図４に示すように、ＷＦ6ガスを供給するフッ化工程と、ＴｉＣｌ4ガスを供給する揮発工程では、それぞれ１回ずつＷＦ6ガスの供給と、ＴｉＣｌ4ガスの供給を行うようなエッチング方法の場合について説明した。
これに対して本実施形態の変形例１では、図８に示すように、フッ化工程ではＷＦ6ガスの供給を１回のみ行い、揮発工程では、ＴｉＣｌ4ガスの供給を複数回行い、このフッ化工程と揮発工程を交互に繰り返すような手順によりエッチングを行う。
この変形例１では、揮発工程において、塩素含有ガスと不活性ガスとが交互にウエハ２００に供給さることになる。そのため、変形例１によれば、より確実に基板表面から副生成物（上記で説明したＴｉＣｌBＦA）を物理的に排除できる。金属酸化膜表面に副生成物が付着しないので、副生成物がエッチングを邪魔することなく、従って基板面内を均一にエッチングできる。
［変形例２］
また、本実施形態の変形例２では、図９に示すように、フッ化工程ではＷＦ6ガスの供給を複数回行い、揮発工程では、ＴｉＣｌ4ガスの供給を１回のみ行い、このフッ化工程と揮発工程を交互に繰り返すような手順によりエッチングを行う。
この変形例２では、フッ化工程において、フッ素含有ガスと不活性ガスとが交互にウエハ２００に供給さることになる。そのため、変形例２によれば、より確実に基板表面から副生成物（上記で説明したＷＯYＦZ）を物理的に排除できる。金属酸化膜表面に副生成物が付着しないので、副生成物がエッチングを邪魔することなく、従って基板面内を均一にエッチングできる。
［変形例３］
また、本実施形態の変形例３では、図１０に示すように、フッ化工程ではＷＦ6ガスの供給を複数回行い、揮発工程でも、ＴｉＣｌ4ガスの供給を複数回行い、このフッ化工程と揮発工程を交互に繰り返すような手順によりエッチングを行う。
なお、上記実施形態及び変形例では、フッ素含有ガスとして、六フッ化タングステン（ＷＦ6）ガスを用いる場合について説明したが、本発明はこのような場合に限定されるものではない。フッ素含有ガスとして、フッ化水素（ＨＦ）、三フッ化塩素（ＣｌＦ3）、フッ素（Ｆ2）ガス等の他のガスを用いる場合でも同様に本発明を適用可能である。
同様に、上記実施形態及び変形例では、塩素含有ガスとして、四塩化チタン（ＴｉＣｌ4）ガスを用いる場合について説明したが、本発明はこのような場合に限定されるものではない。塩素含有ガスとして、四塩化ケイ素（ＳｉＣｌ4）、塩素（Ｃｌ2）、塩化水素（ＨＣｌ）ガス等の他のガスを用いる場合でも同様に本発明を適用可能である。
また、上記実施形態及び変形例では、Ｈｆ（ハフニウム）およびＺｒ（ジルコニウム）を金属元素とする金属酸化膜に対してエッチングを行う場合を用いて説明したが、本発明はこのような場合に限定されるものではない。ＨｆおよびＺｒ以外の金属元素、例えば、ＴｉやＮｉ等の金属酸化膜に対してエッチングを行う場合でも同様に本発明を適用することができるものである。
以上、本発明の種々の典型的な実施形態及び変形例を説明してきたが、本発明はそれらの実施形態及び変形例に限定されず、適宜組み合わせて用いることもできる。
１０ 基板処理装置
１２１ コントローラ
２００ ウエハ（基板）
２０１ 処理室

Claims (5)

  1. 金属酸化膜が露出した基板に対してフッ素含有ガスを供給して前記金属酸化膜をフッ化してフッ化金属膜を形成するフッ化工程と、
    前記フッ化金属膜が形成された基板に対して塩素含有ガスを供給して、前記フッ化金属膜を塩化すると共に揮発させる揮発工程と、
    を有する半導体装置の製造方法。
  2. 前記基板の温度が、前記フッ化金属膜の熱分解温度よりも低く、前記塩素含有ガスと前記フッ化金属膜との反応温度よりも高くなるよう制御される請求項１記載の半導体装置の製造方法。
  3. 前記揮発工程では、前記塩素含有ガスの供給と排気とを交互に行う請求項１又は２記載の半導体装置の製造方法。
  4. 基板を収容する処理室と、
    フッ素含有ガスを前記処理室に供給するフッ素含有ガス供給部と、
    塩素含有ガスを前記処理室に供給する塩素含有ガス供給部と
    前記フッ素含有ガス供給部と前記塩素含有ガス供給部を制御して、金属酸化膜が露出した基板に対してフッ素含有ガスを供給して前記金属酸化膜をフッ化してフッ化金属膜を形成するフッ化処理と、前記フッ化金属膜が形成された基板に対して塩素含有ガスを供給して、前記フッ化金属膜を塩化すると共に揮発させる揮発処理とを行うよう構成される制御部と、
    を有する基板処理装置。
  5. 金属酸化膜が露出した基板が収容された基板処理装置の処理室に対してフッ素含有ガスを供給して前記金属酸化膜をフッ化してフッ化金属膜を形成する手順と、
    前記フッ化金属膜が形成された基板に対して塩素含有ガスを供給して、前記フッ化金属膜を塩化すると共に揮発させる手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2018060070A 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム Active JP6679642B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018060070A JP6679642B2 (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム
KR1020190022840A KR20190113557A (ko) 2018-03-27 2019-02-27 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US16/294,224 US20190304797A1 (en) 2018-03-27 2019-03-06 Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
CN201910173232.XA CN110310890A (zh) 2018-03-27 2019-03-07 半导体装置的制造方法、基板处理装置和记录介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018060070A JP6679642B2 (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2019175921A JP2019175921A (ja) 2019-10-10
JP6679642B2 true JP6679642B2 (ja) 2020-04-15

Family

ID=68053854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018060070A Active JP6679642B2 (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US20190304797A1 (ja)
JP (1) JP6679642B2 (ja)
KR (1) KR20190113557A (ja)
CN (1) CN110310890A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7182577B2 (ja) * 2020-03-24 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20220351960A1 (en) * 2021-05-03 2022-11-03 Applied Materials, Inc. Atomic Layer Deposition Of Metal Fluoride Films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312198B2 (ja) * 2004-12-28 2009-08-12 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
CN101339903A (zh) * 2007-06-27 2009-01-07 应用材料股份有限公司 用于高温蚀刻高-k材料栅结构的方法
JP2012104719A (ja) 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
WO2016100873A1 (en) * 2014-12-18 2016-06-23 The Regents Of The University Of Colorado, A Body Corporate Novel methods of atomic layer etching (ale) using sequential, self-limiting thermal reactions
JP6023854B1 (ja) * 2015-06-09 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
TWI658512B (zh) * 2016-02-23 2019-05-01 東京威力科創股份有限公司 原子層蝕刻用方法與系統
US10256108B2 (en) * 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
WO2017213842A2 (en) * 2016-05-23 2017-12-14 The Regents Of The University Of Colorado, A Body Corporate Enhancement of thermal atomic layer etching
WO2017210518A1 (en) * 2016-06-03 2017-12-07 Entegris, Inc. Vapor phase etching of hafnia and zirconia
US10283369B2 (en) * 2016-08-10 2019-05-07 Tokyo Electron Limited Atomic layer etching using a boron-containing gas and hydrogen fluoride gas

Also Published As

Publication number Publication date
KR20190113557A (ko) 2019-10-08
CN110310890A (zh) 2019-10-08
JP2019175921A (ja) 2019-10-10
US20190304797A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US9418855B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP6163524B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9646821B2 (en) Method of manufacturing semiconductor device
JP6245643B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10910217B2 (en) Method for manufacturing semiconductor device, non-transitory computer-readable recording medium, and substrate processing apparatus
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JPWO2019058608A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US9970107B2 (en) Method of manufacturing semiconductor device
JP6647260B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP6679642B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2019175911A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20230294145A1 (en) Gas cleaning method, method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
US20230223247A1 (en) Cleaning method, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
WO2020054299A1 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
WO2021053778A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
CN115989339A (zh) 半导体装置的制造方法、记录介质以及基板处理装置
JP2016065287A (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
JP6639691B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
US20240105461A1 (en) Substrate processing method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JPWO2020175427A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250