JP6676795B2 - 光電子デバイス及び方法 - Google Patents

光電子デバイス及び方法 Download PDF

Info

Publication number
JP6676795B2
JP6676795B2 JP2019010136A JP2019010136A JP6676795B2 JP 6676795 B2 JP6676795 B2 JP 6676795B2 JP 2019010136 A JP2019010136 A JP 2019010136A JP 2019010136 A JP2019010136 A JP 2019010136A JP 6676795 B2 JP6676795 B2 JP 6676795B2
Authority
JP
Japan
Prior art keywords
layer
region
contact
contact via
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019010136A
Other languages
English (en)
Other versions
JP2019149544A (ja
Inventor
アレクサンダー・フォイファー
ゾフィーア・フップマン
アンドレア・ヴィンネル
イェンス・ミュラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019149544A publication Critical patent/JP2019149544A/ja
Application granted granted Critical
Publication of JP6676795B2 publication Critical patent/JP6676795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)

Description

本発明は、光電子デバイス及びその製造方法に関する。
光電子デバイスは今日、多様な種々の照明用途に使用されている。顧客及び用途は、そのようなデバイスがその照明特性に関して柔軟であることを要求する。光電子デバイスは、例えば自動車又は家庭用電化製品に適した、制御可能な照明特性及び強度を提供できなければならない。従って、改善された光電子デバイス及びその製造方法が求められている。
様々な既知の種類の半導体デバイスは、国際公開第２０１７／１２１６５９号、国際公開第２０１５／０５３６００号、韓国公開特許第２０１２−０００４８７６号公報及び米国特許出願公開第２０１６／０３３６３０７号明細書に見られる。
国際公開第２０１７／１２１６５９号 国際公開第２０１５／０５３６００号 韓国公開特許第２０１２−０００４８７６号公報 米国特許出願公開第２０１６／０３３６３０７号明細書
１つ又は複数の態様による光電子デバイスは、放射を生成するために設けられた活性領域を有する層列を有する半導体本体を備える。このデバイスは、複数の第１の領域及び第２の領域を有する層列に配置された第１の誘電層を備える。活性領域の第１の側に接触するために、複数の第１の領域の各領域に第１のコンタクトビアが設けられている。同様に、活性領域の第２の側に接触するために、第２の領域に少なくとも１つの第２のコンタクトビアが設けられている。導電層は、複数の第１の領域及び少なくとも１つの第２の領域上に配置され、実質的に平坦なハットが平坦な表面を有する。導電層は、複数の第１の領域及び第２の領域を含む。第２の領域は、複数の第１の領域を囲み、複数の第１の領域から電気的に絶縁されている。導電層の複数の第１の領域の各々は、複数の第１の領域のそれぞれの領域においてそれぞれの第１のコンタクトビアと接触している。導電層の少なくとも１つの第２の領域は、第１の誘電層の少なくとも１つの第２のコンタクトビアと接触している。
提案された原理によれば、導電層は、誘電層上に配置された単一層として形成される。そのような手法は、そうでなければそれぞれのコンタクトビアの異なる処理段階のために引き起こされるだろう導電層の表面トポロジーを減少させる。結果として、減少トポロジーは、デバイスの直接結合のための特性を有意に改善し、直接結合処理後の層間剥離の危険性を減少させるであろう。後続の段階においてＴＳＶ（貫通シリコンビア）がそれぞれの部分と接触することに関するさらなる問題は、防止され、又は低減される。
もう一つの側面は、電流分配に関するものである。電流分配層は、活性領域上に堆積され、複数の第１の領域の各領域において第１のコンタクトビアと接触してもよい。電流分配層は、活性領域にわたって電荷を分配するのに適したＩＴＯ又は他の導電材料を含むことができる。電流分布をさらに向上させるために、第１の誘電層の複数の第１の領域の各領域における第１のコンタクトビアは、様々な形状を含むことができる。それは、何らかの形の閉じた形状、すなわち長方形、六角形、菱形、多角形を有することができる。あるいは、コンタクトビアは、円形であり得る。いくつかの第１のコンタクトビアを互いに一定の関係で配置することができる。
これに関して、複数の第１の領域の各領域における第１のコンタクトビアは、導電材料で充填されてもよい。そのような材料は、導電層の材料とは異なり得る。各領域の第１のコンタクトビアの導電材料は、第１の誘電層の表面に対して窪んでいる。そのため、それは、コンタクトビアを完全には埋めない。従って、導電層は、部分的にコンタクトビア内に延びることがある。コンタクトビアのそのようなリセスは、導電層が堆積されるときに突出部の形成を妨げるであろう。
いくつかの場合において、導電材料は、第２のコンタクトビア上の領域において、その表面で僅かに窪んでいてもよい。従って、いくつかの態様では、充填材料を有する導電層が、平面的で実質的に平坦な表面を形成するように、光電子デバイスは、少なくとも１つの第２のコンタクトビア上の導電層の領域に充填材料を含む。
第１のコンタクトビアは、分配層及び／又は活性領域の第１の側に接触してもよいが、第２の領域の第２のコンタクトビアは、活性領域を有する層列を通って延びてもよい。短絡を防ぐために、それは、その側壁に配置された誘電層を含む。
導電層における短絡を防ぐために、導電層は、第１の領域を第２の領域から電気的に絶縁する１つ又は複数の絶縁リセスを含む。絶縁リセスは、第１の誘電層から導電層の上面まで延び、誘電性の絶縁材料で充填されている。各絶縁リセスは、第１の誘電層の第１のコンタクトビアに対するコンタクトがそれぞれの第１の領域の内側にあるように、第１の領域のうちの１つを取り囲む。絶縁リセスは、円形、又は、長方形若しくは六角形などのような多角形を含む、任意の適切な形状であり得る。
一態様では、光電子デバイスは、導電層上に平面的に配置された第２の誘電層をさらに備えることができる。第２の誘電層は、複数の第１のコンタクトビアを含み得る。各コンタクトビアが、複数の第１の領域の各領域において第１のコンタクトビアの仮想延長部に対して変位するように、複数の第１コンタクトビアの各コンタクトビアは、導電層の対応する第１の領域と接触する。
同様に、第２のコンタクトビアが、第２の領域の第２のコンタクトビアの仮想延長部に対して変位するように、第２の誘電層は、導電層の第２の領域に接触する第２の誘電層における少なくとも１つの第２のコンタクトビアを備える。
この変位は、さらに、第２の誘電層のコンタクトビアと導電層の表面のそれぞれの部分との間の層間剥離の危険性を低減する。言い換えれば、導電層によって覆われるが、そのような層を介して続くことがある、第１の誘電層のコンタクトビアの処理による、何らかの残っている非平坦な表面部分、表面の異常又は格子変位は、結合に影響を与えない。これは、すでに平面的で平らな表面によって大部分達成され、さらに変位によって支持される。
提案された構造は、光電子デバイスを複数のセクションに細分化することを可能にする。各セクションは、共通のコンタクトビアとして作用する第１のコンタクトビアと少なくとも１つの第２のコンタクトビアとのうちの一方を介して接触する。従って、光電子デバイスのセグメントに個別に電流を供給することができる。
一態様では、光電子デバイスの第２の誘電層は、２つの誘電層の間に挟まれた本体層を含み得る。導電層に面する誘電層のうちの一方は、結合層として作用する。本体層は、半導体又は導電材料を含み得る。例えば、本体層は、シリコンを含み得る。従って、複数の第１のコンタクトビア及び少なくとも１つの第２のコンタクトビアは、ＴＳＶコンタクト（貫通シリコンビア）として形成される。第２の誘電層は、さらなる処理のために光電子デバイスに必要な安定性を提供するのに十分な厚さであり得る。
一態様では、１つ又は複数の半田付け層バンプを、第２の誘電層の複数の第１のコンタクトビアの各々及び／又は第２の誘電層の第２のコンタクトビアに配置することができる。１つ又は複数の半田付け層バンプは、少なくとも部分的に第２の誘電層上に延びることができる。半田バンプは、それぞれのコンタクトビアへの堅固でしっかりとした接続を確実にするために１つ又は複数の層を含むことができる。コンタクトビアを越えて半田バンプを延ばすことは、より良いアクセス可能性及びより大きな接触面積を与える。他の回路に半田付けされたときの不整合による接触誤差は、大きな局所的な電流密度が減少することである。
一態様では、第２の誘電層のＴＳＶコンタクトビア、又は一般に複数の第１のコンタクトビア及び少なくとも１つの第２のコンタクトビアは、それぞれの側壁に配置された誘電層を含むことができる。任意に、ビアを形成するリセスの誘電性側壁層に導電材料を堆積させることができ、導電性の層は、導電層と接触する。第２の誘電層の複数の第１のコンタクトビア及び少なくとも１つの第２のコンタクトビアの残りの空間は、導電材料、例えば金属、又はドープ半導体で充填することができる。いくつかの態様では、ビアの誘電性側壁に堆積された導電材料は、半田バンプの層と同じ材料であり得る。
別の態様では、光電子デバイスは、導電層と第２の誘電層との間に配置された張力低減層を含み得る。そのような層は、２つの異なる半導体材料が一緒に結合されるときに起こり得る格子応力又は変位を減らすために使用される。張力低減層はまた、異なる熱膨張係数を補償するのにも有用である。
別の態様では、光電子デバイスは、第１の誘電層とは反対側の半導体本体の表面に構造体をさらに備えることができる。そのような構造体は、半導体本体の表面に向かって少なくとも複数の第１の領域の仮想延長部上に配置することができ、構造体は、好ましくは実質的に平坦な表面を有する。構造体は、活性領域及びその領域にわたって配置され、半導体本体への光の逆反射を減少させる。構造体は、半導体本体の粗面上に塗布された誘電層を含むことができる。
光の方向をさらに改善し、クロストークを低減するために、光電子デバイスは、半導体本体の表面及び／又は構造体に１つ又は複数の構造体を備えることもできる。１つ又は複数の構造体は、少なくとも部分的に第２の領域の仮想延長部上に配置されている。第２の領域は、光電子デバイスの異なるセグメントを互いに分離するので、１つ又は複数の構造体は、異なるセグメントから伝達される光の間のクロストークを防ぐ。
構造体は、様々な材料、例えばシリコン又は金属で作ることができる。一態様では、構造体は、光電子デバイスのいくつかの処理段階中に補助支持体として作用するのに適したものとなるように形成される。いくつかの他の態様では、製造中に半導体本体がその上に堆積される元の支持体を構造化することができる。
他のいくつかの態様は、光電子デバイスを得るための方法に関する。この方法は、
放射を生成するために設けられた活性領域を有する層列を有する半導体本体を設ける段階と、
複数の第１の領域及び第２の領域を有する前記層列に第１の誘電層を堆積する段階と、
活性領域の第１の側に接触するために、複数の第１の領域の各領域に第１のコンタクトビアを設ける段階と、
活性領域の第２の側に接触するために、第２の領域に第２のコンタクトビアを設ける段階と、
実質的に平坦な表面を有し、第１の誘電層の複数の第１の領域及び第２の領域上に平面的に配置される導電層を堆積する段階であって、導電層が、複数の第１の領域、及び、複数の第１の領域を囲い、複数の第１の領域から電気的に絶縁される第２の領域を備え、導電層の複数の第１の領域の各々が、複数の第１の領域のそれぞれの領域における第１のコンタクトビアと接触し、導電層の第２の領域が、第１の誘電層の第２のコンタクトビアと接触するようになる段階と、
を備える。
提案された製造方法は、誘電層上に配置された単一の平らな平面層として導電層を与える。特に、異なる処理段階によって引き起こされるバンプ等のような表面の不規則性が低減される。導電層の平坦な表面は、層間剥離の危険性を低減する、より容易なその後の処理を可能にする。ＴＳＶプロセスを使用した接触は、単純化される。
本方法の一態様では、各領域に第１のコンタクトビアを設ける段階は、エッチング段階、すなわち、活性領域に達するまで第１の誘電層に第１のコンタクトのリセスをエッチングする段階を含む。その後、導電材料が堆積される。そのような材料は、導電材料の上面と第１の誘電層の上面との間にリセスを残す、エッチングされた第１のコンタクトのリセス内側に金属又は高導電材料を含む。リセスを残すことは、その後に堆積される層の表面に突出部が存在する可能性を減らすであろう。第１のコンタクトビアに堆積された導電材料は、この導電材料とは異なり得る。第１のコンタクトビアの後ろにリセスが残された結果として、続いて導電材料を堆積する段階は、第１のコンタクトビアを完全に充填することになる。
同様に、第２のコンタクトビアは、第２の領域の第２のリセスをエッチングし、活性領域を有する層列を通って延びることによって設けられる。次に、エッチングされたリセスの側壁に誘電材料が堆積され、続いてリセスに充填された導電材料から様々な層を電気的に絶縁する。導電材料は、金属でもよく、導電層の材料と同じでもよい。
他の態様では、第１の誘電層を堆積する前に、電流分配層が活性領域上に堆積される。電流分配層は、複数の第１の領域のそれぞれの１つの第１のコンタクトビアと接触している。
導電層を処理する段階は、導電層を形成する材料を堆積する段階と、導電領域に絶縁リセスをエッチングして第１の領域を形成し、それによって、第１の領域を、導電層の周囲の第２の領域から電気的に絶縁する段階と、絶縁リセスを誘電材料で充填する段階と、をさらに含む。絶縁リセスは、導電層を通って延びる。絶縁リセスは、異なる形状を有することができ、第１の領域を形成する導電材料の領域を囲むことができる。導電層は、第２のコンタクトビア上で完全に平坦ではないことが起こり得る。従って、充填材料を有する導電層が平面的で実質的に平坦な表面を形成するように、材料を不均一な箇所にさらに充填することができる。
この方法の別の態様では、第２の誘電層は、導電層上に平面的に配置される。複数の第１のコンタクトビアが形成され、複数の第１のコンタクトビアの各コンタクトビアは、導電層の対応する第１の領域の上に形成され、それと接触する。各コンタクトビアは、複数の第１の領域の各領域において第１のコンタクトビアの仮想延長部に対して変位している。従って、第１のコンタクトビアは、第１の誘電層又は導電層のコンタクトビアの上に配置されていない。
この目的のために、第２の誘電層に第１の領域まで複数のリセスがエッチングされる。その後、誘電層が複数のリセスの側壁に堆積され、複数のリセスは、導電材料で充填されて複数の第１のコンタクトビアを形成する。
同様に、少なくとも１つの第２のコンタクトビアを第２の誘電層に配置することができる。各第２のコンタクトビアは、導電層の対応する第２の領域の上に形成され、それに接触する。各第２のコンタクトビアは、第２の領域の第２のコンタクトビアの仮想延長部に対して変位している。
特に、いくつかの態様では、導電層の第２の領域に達するまで、第２の誘電層に少なくとも１つの第２のリセスをエッチングすることができる。少なくとも１つの第２のリセスは、第２領域の第２のコンタクトビアの仮想延長部に対して変位している。次に、少なくとも１つのリセスの側壁に誘電層が堆積される。導電材料を少なくとも１つの第２のリセス内に充填して、第２の誘電層に少なくとも１つの第２のコンタクトビアを形成する。このような態様によれば、第２の誘電層を貫通する第１及び第２のコンタクトビアは、従って、第１の誘電層のそれぞれのコンタクトビアに対して変位する。
一態様では、導電層と第２の誘電層との間に張力低減層を堆積させることができる。張力層は、導電層と第２の誘電層との間の異なる格子定数に起因するあらゆる応力を減少させ、それによって、適切な第２の誘電層材料の選択の自由度を増大させる。
他のいくつかの態様は、第２の誘電層を形成し、堆積することに関する。第２の誘電層は、本体層を堆積する段階、導電層と本体層との間に誘電性結合層を堆積する段階、及び、導電層とは反対側に誘電性表面層を堆積する段階のうちの少なくとも１つの段階によって形成できる。本体層は、光電子デバイスのその後の処理又はリフトオフのための安定性を提供するのに十分に厚い支持層として作用することができる。本体層には異なる材料を使用することができる。両側の誘電層を使用して、本体層を導電層又は他の処理層から電気的に絶縁することができる。
さらなる態様では、１つ又は複数の半田付け層バンプが複数の第１のコンタクトビアの各々に堆積される。１つ又は複数の半田付け層バンプはまた、少なくとも１つの第２のコンタクトビアに堆積させることができる。それらは、少なくとも部分的に第２の電気層を延ばすことができる。第２の電気的プレーヤへの半田付け層バンプの延長部は、第２の回路を２つの電子デバイスに半田付けするためのより大きな面積を与える。従って、潜在的な不一致の問題が軽減される。
第１の誘電層の複数の第１の領域の各領域における第１のコンタクトビアは、様々な形状を含み得る。閉じられた形状が第１の誘電層の領域を囲む。そのような形状は、長方形、菱形、平行四辺形、六角形又は他の任意の凸状の多角形であり得る。この形状は、電流分配層及びそれぞれの活性領域への適切な電流注入を与えるように形成することができる。特に、活性領域の全域にわたって電流を分配することが適している。同様に、第１の誘電層及び活性領域への第２のコンタクトビアは、電荷を半導体本体及び活性領域に注入するために同様の形状を有することができる。
同様に、導電層内の絶縁リセスの各々は、長方形、菱形、平行四辺形、又は、他の任意の凸状の多角形に形成される。各絶縁リセスの形状は、第１の誘電層の第１の領域のうちの１つを画定し、第１のコンタクトビアを囲む閉じた周囲を形成する。
別の態様では、第１の誘電層とは反対側の半導体本体の表面は、半導体本体の表面に向かって少なくとも複数の第１の領域の仮想延長部にわたって構造化することができる。構造化は、活性領域で生成された光子の半導体本体からの改善されたデカップリングを提供する。構造化は、実質的に平坦な表面を有する誘電層を半導体本体の粗面上に形成することによって実施することができる。一態様では、半導体本体の表面に１つ又は複数の構造体を設けることができる。一態様では、１つ又は複数の構造体を半導体の表面に設けることができる。それらは、隣接する第１の領域間の光学的クロストークを防止するために、第２の領域の仮想延長部上に配置することができる。１つ又は複数の構造体は、光電子デバイスの細分化を支援することができる。構造体は、シリコン又は他の適切な材料で作られる。その上に半導体本体が形成されている元の支持層を使用することが可能であり得る。１つ又は複数の構造体はまた、後続の処理段階において光電子デバイスを支持するために使用され得る。
本願は、添付の図面の一部を用いて、より詳細に説明される。
光電子デバイスの一実施形態のいくつかの態様を示す図である。 提案された原理のさらなる態様を示す図である。 光電子デバイスの一実施形態のいくつかの更なる態様を示す図である。 提案された原理のさらに別の実施形態を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 一実施形態による光電子デバイスの様々な製造段階を示す図である。 光電子デバイスのいくつかの層の詳細図を示す。 光電子デバイスの一実施形態のいくつかの特徴を示す上面図である。 別の実施形態を説明する他の平面図を示す。 発光領域に焦点を合わせた光電子デバイスの一実施形態の一部を示す図である。 発光領域に焦点を合わせた光電子デバイスの他の実施形態の一部を示す。
光電子デバイスは今日、しばしばいくつかの別々の照明デバイスに細分化されており、それらの各々は、個々に制御可能である。この細分化は、異なる照明構造を可能にし、色又は光強度に関して様々な照明効果及び柔軟性を生み出す。しかしながら、照明デバイスの細分化された動作は、それぞれ個々の接点を介して個々のセグメントへの電力供給を必要とする。照明デバイスの各セグメントに対して１つの端子（最も頻繁にはｎ端子）に共通のコンタクトを使用することができる。他の端子（ｐ端子コンタクト）は、照明デバイスの各セグメントを個別にアドレス指定することを可能にしている。
個々のセグメントへの電力供給は、いわゆる貫通シリコンビア（ＴＳＶ）によって確立することができ、この場合、シリコン支持体の貫通ビアを使用して、活性領域及び発光領域を有するＬＥＤ半導体１上のそれぞれの端子に接触する。このような接触のために、（例えばシリコンを含む）支持体をＬＥＤ半導体１に接触接合して光電子デバイスを形成するために金属半田材料が使用される。次いで、支持体のＴＳＶビアは、光電子デバイスを制御回路又は駆動回路と接続するために外部と接触することができる。しかしながら、半田付けは、個々のセグメントを短絡させる危険性があり、ほとんど使用されていない。その代わりに、直接結合方法が一般に支持体をＬＥＤ半導体１に接続するために使用される。しかしながら、支持体をエッチングすることによるＴＳＶの直接結合及びその後の処理は、ＬＥＤ半導体１の表面の変動のために層間剥離をもたらす可能性がある。いくつかの細分化を有するより大きなＬＥＤ半導体１の領域は、ＬＥＤ半導体１の異なる従来の処理段階における表面トポロジーの増大のために問題を増大させる可能性がある。その結果、接合接触が不安定化し、異なるエッチング深さのためにＴＳＶコンタクトが適切に機能しない可能性がある。それ故、改良された光電子デバイスのための余地が依然としてある。
本願は、半導体本体の分離された活性領域上に単一の平面的な導電層を使用することを提案する。導電層は、ｐドープ領域への（電気的に絶縁された）コンタクトと同様に、活性領域のｎドープ層へのコンタクトとして作用することができる。比較的広い領域への平面堆積は、局所的な高電流密度を低下させる電流分布を与え、それによって、デバイスへの熱応力を減少させる。
金属層は、ミラーリング特性を有し、それによって、活性領域で生成された光子をデバイスの光放出面に向かって反射する。最後に、金属層は、光電子デバイスの全てのセグメント上に実質的に平坦な表面を与え、その後のエッチング及びボンディング処理段階を可能にする。
図１は、提案された原理による実施形態のいくつかの態様を例示する。本実施形態は、ＬＥＤ半導体１のセグメント部分を示している。様々なセグメントが互いに隣接して配置され（図示せず）、様々な製造段階で処理される。
ＬＥＤ半導体１は、支持層１に配置されている。そのような支持層は、その上に半導体本体を堆積させ成長させることができるサファイア、シリコン、又は任意の他の適切な材料を含むことができる。簡単にするために、本明細書に示されている半導体本体２は、単一層のみを含む。しかしながら、支持層１と半導体本体２との間の格子差、張力又は他の応力を補償するために、半導体本体２は、支持体１と本体２との間の格子差を補償する積層構造を有することができる。半導体本体２は、ＧａＮ、ＧａＡｓなどのＩＩＩ−Ｖ族半導体材料を含むことができる。
半導体本体２は、ｎドープ層２．１を含む活性領域を含み、その上にｐドープ層２．２が堆積される。２つの異なるようにドープされた層２．１と２．２との間に、ｐｎ接合領域が形成されている。ドープ領域の厚さは、様々であり得、様々な状況に依存する。簡単にするために、半導体本体２をｎドープ半導体として形成することができる。これは、材料中の導電性を高める可能性がある。電流分配層３．３がｐドープ層２．２上に堆積されている。電流分配層３．３は、数十ナノメートルの範囲の厚さを有し、電荷をｐドープ領域２．２内に分配する。
１μｍまでの厚さを有する誘電層３．２が上部電流分配層３．３上に堆積される。誘電層は、酸化ケイ素、酸化アルミニウム、酸化チタン、窒化ケイ素、又はそれらの任意の組合せを含み得る。他の材料の組合せもまた適切であり得、それぞれの用途に依存する。様々な材料は、積層又はバルク層として配置することができる。例えば前者の場合、酸化チタン及び酸化シリコンを積層として堆積することは、ｐドープ層２．２とｎドープ層２．１との間の活性領域で生成された光子をデカップリング領域（支持体１に隣接する本体２の表面）に向かって反射することを可能にするブラッグ反射システムとして作用し得る。
第１の誘電層３．２は、好ましくは、ＬＥＤ半導体１の全ての（将来の）セグメントにわたって延びる平面的で平坦な表面で成長する。第１の誘電層３．２は、そのうちの１つが示されている複数の第１の領域Ａ及び少なくとも１つの第２の領域Ｂを含む。各領域Ａは、隣接する領域Ｂと共にＬＥＤ半導体１のセグメントに対応する。
領域Ａの各々は、第１の誘電層３．２の上面から電流分配層３．３に向かって延びる第１のビアコンタクト３．２Ａを含む。コンタクトビアは、例えば金属である導電材料３．２２を含む。材料３．２２が第１の誘電層３．２の表面よりも短いレベルまで層に堆積され、それによって、示されるように小さなリセス３．２７を形成する。
以下に説明するように、領域Ａに隣接し、点線で定義された第１の誘電層３．２の第２の領域Ｂもまた、コンタクトビア３．５を含む。コンタクトビア３．５は、第１の誘電層３．２の上面から電流分配層３．３、すなわちｐｎ接合を通って半導体本体２へと延びている。コンタクトビア３．５の側壁は、誘電層３．５１で覆われており、その層は、導電材料３．５２で充填されている。誘電層３．５１は、例えば酸化シリコンとすることができ、導電材料は、金属を含むことができる。従って、このような構成では、第１のコンタクトビア３．２Ａは、光電子デバイスのｐドープ層と電気的に接触し、コンタクトビア３．５は、ｎドープ領域と接触する。ＬＥＤ半導体１の異なるセグメントのｐドープ領域間の短絡を防止するために、コンタクトビア３．５は、領域Ａを囲むことがある。
第１の誘電層３．２の表面上に平坦な金属層３．１が形成されている。図１に示されているように、金属層３．１は、部分的にそれらを完全に充填している第１のコンタクトビア３．２Ａのリセスの中へと延びている。第１の金属層３．１はまた、導電材料３．５２及び第２のコンタクトビア３．５と接触する。金属層３．１の堆積中に、第２のコンタクトビア３．５上に１つ又は複数の人為的で望ましくないリセスが残ることがあり、続いて、これらは、充填材料３．９で充填されて金属層３．１の上面に平面を形成する。電気的分離のために、金属層３．１は、電気材料３．４で充填された絶縁リセスも含む。誘電材料で充填された絶縁リセス３．４は、第１のコンタクトビア３．２Ａと接触する金属層材料を第２のコンタクトビア３．５と接触する金属層材料から分離することによって、囲まれた周囲を形成し、それによって領域Ａ及びＢを画定する。言い換えれば、図１に点線で示されている、誘電材料内へのリセス３．４の仮想延長部は、これらの第１の誘電層３．２を領域Ａと領域Ｂとに分離する。領域Ａ及びＢは、光電子デバイスを細分化することを可能にする。
結果として、導電材料層３．１は、平坦で等しい表面を維持しながら、半導体本体のｎ型ドープ部分とｐ型ドープ部分との両方に接触する。従って、そのような構造は、より単純化された更なる処理段階を与える。特に、ＬＥＤ半導体１を支持体又は他のデバイスに直接結合することは、ＴＳＶ処理中に金属層３．１の不均一な表面のトポロジーが層間剥離又は不完全な接続を引き起こすという危険性を著しく低減して可能になる。
図２は、提案された原理による光電子デバイスの処理のさらなる態様を示す。
ここに示されているように、光電子デバイスは、さらなる処理のために、逆さまにされる。ＬＥＤ半導体１の半導体本体２の上面、すなわち活性領域とは反対側の面は、半導体本体２の活性領域で生成された光子の光子透過を改善することができるように構成されている。
この目的のために、半導体本体２の上面は、異なる方法で粗面化又は構造化され、続いて酸化されて薄い構造化層３．２８の表面を形成する。上面の下の構造は、示されるように第１の誘電層の領域Ａを横切って、部分的に領域Ｂを通って延びる。この拡張領域では、ほとんどの光子は、光電子デバイスの動作中に発生する。透過光を導き、ＬＥＤ半導体１と光電子デバイスとの異なるセグメント間の光学的クロストークを防止するために、誘電構造層３．２８の表面にさらなる構造体５．１が配置されている。これらの構造体は、例えばシリコン層又は金属ミラー層を含むことができる。この点に関して、デバイスの処理全体を通して補助支持体として構造体５．１を使用することが有用であり得る。例えば、図１に示されている支持体１がこの目的に適しているかもしれない。あるいは、光電子デバイスの処理中に支持体１を除去し、追加の層５．１を構造化し、誘電層３．２８に配置することができる。
その第１及び第２の領域における導電層３．１の平面的で平坦な表面は、直接結合技術を使用してシリコン支持体４への接合を可能にする。支持層の誘電層４．１は、研磨することができ、１ｎｍ未満の粗さを有する。誘電層４．１及び導電層３．１の両方の平らな表面は、互いに直接強固に結合されており、その結果、広い結合面積が得られる。従って、後続の処理段階中又は光電子デバイスの動作中の熱応力による意図しない層間剥離が低減される。
シリコン層４は、その厚さが数μｍ、例えば８０μｍから１２μｍの範囲にあるため、ＬＥＤ半導体１に安定性をもたらす。シリコン支持体４は、第１の誘電層４．１と、その反対側に第２の誘電層４．２とを備える。両方の誘電層は、酸化ケイ素で作られる。さらに、シリコン層は、コンタクトビア４．３Ａ及び４．３をそれぞれ含む。各コンタクトビアは、電気層４．２の表面から支持体４のシリコン材料を通って誘電層４．１まで延び、ＬＥＤ半導体１の導電層３．１に接触する。コンタクトビアの各々は、その上に堆積された誘電材料４．３１を有する側壁と、それぞれの側壁から金属層表面に向かって延びる導電層４．３２とを含む。誘電層４．３１は、例えば酸化シリコンを含むことができ、一方、導電層４．３２は、この例では金属化合物、例えばＴａＣｕ又はＣｕを含む他の化合物からなる。導電層４．３２の材料は、それが導電層３．１の材料との良好な接触を与えて層間剥離の危険性を低減するように選択される。次いで、ビア４．３Ａ及び４．３を導電材料４．３５、例えば金属で充填する。コンタクトビア４．３Ａ及び４．３を介して注入された如何なる電流も、熱応力を低減する導電層３．１のより広い領域にわたって分布する。
コンタクトビア４．３Ａは、それが導電層３．１と接触するように配置され、それによって、第１の領域Ａのビア３．２Ａと電気的に接触するようになる。さらにより具体的には、コンタクトビア４．３Ａは、それが領域Ａのコンタクトビア３．２Ａの真上ではなく、それらから僅かに変位するように配置される。言い換えれば、コンタクトビア４．３Ａは、第１の誘電層のコンタクトビア３．２Ａの仮想延長部をシリコン支持体に向かって横切ることはない。コンタクトビア４．３Ａ及び３．２Ａの変位及び特定の位置により、コンタクトビアの層間剥離は、さらに減少する。金属層３．１とコンタクトビア４．３Ａの材料との間の接触が、コンタクトビア３．２Ａに対して変位しているので、成長プロセスに起因し、かつビア３．２Ａによって引き起こされる金属層３．１の表面の粗さは、金属層３．１とコンタクトビア４．３Ａとの間の接触に影響を与えない。さらに、領域Ａ及びＢを画定する比較的大きな面積の導電材料層３．１は、短絡又は他の電気的接触の問題を引き起こすことなく、直接結合処理中に小さな位置合わせ不良を許容する。
同様に、コンタクトビア４．３は、コンタクトビア３．５の仮想延長部から変位した位置で領域Ｂ上に配置されている。図２に示されるように、製造中に成長処理によって引き起こされる導電層３．１の粗さ又は不均一な表面は、ビア４．３と領域Ｂの金属層３．１との間の接触に影響を与えない。コンタクトビアのそのような変位は、シリコン支持体４及び金属層３．１を介して半導体本体のｐ及びｎドープ層を同時に接触させることを可能にする。
誘電層４．２の表面上にはコンタクトパッドが配置されている。コンタクトパッドは、それぞれのビアコンタクトの上に配置された第１の金属バンプ４．４と、第１の金属バンプ４．４に配置された半田バンプ４．５とを備える。両方のバンプは、コンタクトビアの上に配置されているが、誘電層４．２の上に部分的に延びることもできる。第１の金属バンプ４．４は、層４．２への強固な接続を与えて層間剥離を減少させる一群の材料から選択される。それは、ビア４．３Ａ及び４．３における層４．３２と同じ材料であり得る。この構成は、より単純化された後続の処理のために半田付け接触の大きさを増大させて、位置合わせ不良の問題を減少させる。
図３は、それぞれの制御回路に接続された光電子デバイスの応用例を示している。半導体材料によって示される制御回路４．８は、半田バンプ４．４、４．５及び４．６を介してそれぞれ光電子デバイスと接触している。そのような目的のために、その表面に１つ又は複数の金属化層及び誘電層４．７を有する制御回路４．８は、その半田バンプ層４．６が光電子デバイスの誘電層４．２の表面のそれぞれの接触部分に対向するように配置される。次に、両方のチップを共に半田付けする。
図４は、光電子デバイスの他の実施形態を示す。この実施形態では、導電層３．１を含むＬＥＤ半導体１は、誘電層４．１又は支持体４とは異なる格子距離又は結晶構造を含み得るという事実に注意が払われる。ＬＥＤ半導体１とシリコン支持体４との直接結合は、それぞれの境界でＬＥＤ半導体１内への格子張力をもたらし得る。そのような張力は、コンタクトビア４．３及び４．３Ａによるコンタクトにおける層間剥離又は破損の危険性を増大させる可能性がある。張力を減らすために、追加の補償層４．９を金属化支持体３．１３．１とシリコン支持体４との間に配置することができる。
図５Ａから図５Ｇは、提案された原理による光電子デバイスの一部の様々な処理段階を示す。単一のセグメントのみの処理が示されているが、記載された製造段階は、ＬＥＤ半導体１の様々なセグメントを与えるためにより広い領域に対して実行され得る。
図５Ａでは、支持層１が提供され、その上に半導体材料２が堆積される。支持層１は、シリコン、サファイア、又は他の任意の適切な材料を含むことができる。半導体本体２と支持層１との間の可能性のある格子差及び張力を補償するために、１つ又は複数の補償層を配置することができる。半導体本体２は、ドープされていない材料を含むことができるが、その比抵抗を低減するために、しばしばｎドープされている。この材料は、ＩＩＩ−Ｖ族半導体化合物、例えばＧａＮ、ＡｌＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、又は任意の他の適切なＩＩＩ−Ｖ族半導体化合物であり得る。ＩＶ半導体又はＩＩ−ＶＩＩ材料についても同じ技術及び処理段階を使用することができる。半導体材料は、物理的に堆積されるか、化学的に堆積されるか、又は他の任意の適切な方法で提供される。これら及び他の処理段階のための典型的な堆積技術は、ＣＶＤ、ＭＯＣＶＤ、ＭＢＥ等を含む。本体２の表面上に、ｎドープ層２．１が配置されている。次に、ｐドープ層２．２を配置する。両方の層は、上記の技術のうちの１つを使用して堆積させることができる。あるいは、イオン注入技術を使用することができる。一実施形態では、半導体本体２は、既にｎ型ドープされているので、ｐ型ドープ層のみを表面に配置すればよい。これに関連して、ｐドープ層２．２とｎドープ層２．１との間の接合部は、空乏領域を形成し、そこでは電荷が放射線の放出下で結合される。
続いて、電流分配層３．３が層２．２の上に配置される。電流分配層３．３は、ＩＴＯ又は比較的小さい比抵抗を有する他の適切な材料を含むことができる。電流分配層３．３の上に、第１の誘電層３．２が堆積される。そのような誘電層は、例えば、酸化シリコン、窒化シリコン、又は他の適切な材料を含むことができる。誘電層の厚さは、数百ナノメートルから１μｍの間で変わり得る。
電子デバイスの動作中と同様に、光子は、層２．２と２．１との間のｐｎ接合内に生成され、第１の誘電層３．２は、ミラー又はミラーリング層としても作用し、光子を半導体本体２に向かって反射することができる。反射を容易にし、改善するために、第１の誘電層３．２はまた、例えばブラッグ反射体として酸化チタンを含む積層構造を含むことができる。これに関して、酸化チタン及び窒化チタンのいくつかの非常に薄い層を積層として配置することができる（図５Ａには示されていない）。図５Ｂは、次の処理段階を示す。第１の誘電層３．２の上に、フォトレジストが堆積され、照射される。フォトレジストは、誘電層の表面を再び露出する照射領域で除去され、続いて電流分布層３．３に達するまでエッチングされて第１のコンタクトのリセス３．２１を形成する。図５Ｃに示されるように、その後、リセス領域は、例えば金属等の導電材料３．２２で充填される。上部に導電材料を有する残りの照射されていないフォトレジストが除去され、充填されたリセスを残す。材料３．２２は、電気層３．２の上面に近づくまでリセス内に充填される。あるいは、フォトレジストの除去処理中に、材料の一部を除去することができる。結果として、リセス３．２Ａは、コンタクトビアを形成するが、図５Ｃに示されるように誘電体ビア３．２の上面と比較して小さいリセスを依然として含む。このような小さいリセスは、後続の工程において、特に金属化層が堆積されるときに、これらの領域が金属化層の上面のバンプ又は突出領域を生じさせないという利点を有する。言い換えれば、ビア３．２Ａに残っているリセスは、その上に配置されている金属化層の上面における突出部を防止する。
フォトレジストを除去した後、別のフォトレジスト層を堆積させ、照射する。照射領域が除去され、第２のリセス３．５１が誘電層３．２、電流分配層３．３及びｐｎ接合を貫通して半導体本体２内にエッチングされる。これらの段階は、前述の段階のいくつかと共に実行することもできる。
図５Ｄは、リセス３．５１の側壁が隔離されている、すなわち側壁に誘電層３．５１が形成されている処理段階を示している。誘電層３．５１は、酸化シリコンを含むことができる。従って、半導体本体２の活性領域への短絡が防止される。
図５Ｅにおいて、ビア３．５を形成するためのフォトレジストが除去され、ビア３．５１は、導電材料、例えば金属で充填される。導電材料は、導電層３．１を形成する第１の誘電層の表面にも堆積される。図示されているように、金属化層３．１は、コンタクトビア３．２Ａによって半導体本体２のｐドープ層２．２及び以前に形成されたコンタクトビア３．５を介して半導体本体２のｎドープ層２．１と接触する。
図５Ｆに示される後続の処理段階において、それぞれｐドープ層及びｎドープ層を半導体本体に接触させるための領域Ａ及びＢが画定される。この目的のために、フォトレジストが導電層３．１に堆積され、照射される。照射されたフォトレジスト領域を除去した後、導電領域３．１は、これらの領域において第１の誘電層３．２までエッチングされる。リセスは、領域を囲む閉空間を形成し、それによって、導電層３．１の領域Ａ並びに領域Ｂを画定する。リセスは、導電層の領域Ａを領域Ｂから電気的に絶縁するために誘電材料３．４で充填されている。とりわけ、図５Ｅ及び図５Ｆで行われる処理段階は、不均一で粗い表面を生じさせる可能性がある。例えば、導電材料は、誘電層３．２の表面に均一に成長していなくてもよい。従って、導電層３．１及び絶縁リセス３．４の誘電材料は、研磨され、除去され、ＬＥＤ半導体１のいくつかの異なるセグメントにわたって延びる、平面的で平坦な表面を与える。
領域Ａ及びＢを画定する導電層３．１のリセスの誘電材料３．４は、領域Ａの内側の材料を完全に囲み、それを領域Ｂから分離する。従って、そのような複数の絶縁リセスは、ｐドープ層と接触する複数の個々の領域Ａと、ｎドープ層と接触する単一の領域Ｂとを形成する。それぞれの用途に応じて、領域Ａ及びＢは、様々な大きさ及び／又は形状を有することができる。
図６は、第１の誘電層３．２及び導電層３．１の代替的な実施形態を示す。両方の層は、積層として実装されている。導電層３．１は、第１の誘電層上への良好な接着性、十分な電流分布、及び直接結合のための上面上での良好な接触を与えるためにいくつかの異なる金属化合物層を含む。層３．１１は、第１の誘電層の酸化ケイ素に対して良好な接着性を有するＩＴＯを含む。層３．１２及び３．１３は、十分な電流分布を達成するために金属化合物、例えばＡｌ、Ａｕ、Ｃｕ又はＡｇを含む。チタン又は同様の材料を直接結合のために表面に使用することができる。同様に、第１の誘電層は、様々な個々の層を含むことができる。３．３５が酸化シリコンを含み得るが、積層構造３．２４は、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯ２又はＴｉＯ２を使用してブラッグ反射器として作用し得る。
これに関して図７は、光電子デバイス、より詳細にはＬＥＤ半導体１の上面図を示しており、誘電材料で充填された様々なリセス分割を示している。図７の「中央」には、光電子デバイスのｐドープ層と接触するコンタクトビア４．３Ａが含まれる。コンタクトビア４．３Ａは、コンタクトビア３．２Ａに対して変位し、後者は、第１の誘電層に配置され、導電層３．１を第１の誘電層を介してｐｎ接合のｐドープ部分に接続する。従って、電荷は、コンタクトビア４．３Ａを通って流れ、次いで、導電層を通って流れ、ビア３．２Ａの長方形状全体に電流を分配する。結果として、電流密度は、比較的小さいコンタクトビア４．３Ａと導電材料３．１と第１のコンタクトビア３．２Ａとを介してｐドープ半導体層まで減少する。
異なる極性間の短絡を防止するために、導電材料３．１は、コンタクトビア４．３Ａ及び長方形状コンタクトビア３．２Ａを囲む絶縁リセス３．４を含み、それによって、導電層３．１の領域Ａを形成する。絶縁リセス３．４の誘電材料はまた、導電層の領域Ｂから領域Ａを分離する。導電層の領域Ｂは、コンタクトビア３．５を介してＬＥＤ半導体１のｎドープ層２．１をコンタクト４．３に接続する。示されるように、コンタクト３．５はまた、細分化を達成するために囲む形状を有するリセスとして形成される。一方のセグメントのｐ型ドープ層の電流が他方のセグメントのｐ型ドープ層に流れるのを防ぐために、ｐ型ドープ層も同様に細分化されなければならない。この細分化により、複数のコンタクトビア４．３Ａは、ＬＥＤ半導体１におけるそれぞれの分割されたｐドープと接触する。単一のｎコンタクトは、接合部の全てのｎドープ部分を接続するのに十分であり得る。従って、提案された原理による光電子デバイスの細分化Ｘのために、ｐ領域のためのＸ個のコンタクトと、ｎ領域のための単一のコンタクトとを必要とし得る。
図７による細分化は、種々のものであり、光電子デバイスに対するそれぞれの用途のニーズ及び要件に適合されてもよい。図８は、異なる形状の構造体を有する他の例示的な実施形態を示す。コンタクトビア４．３及びコンタクトビア４．３Ａは、長方形状で構成されている。必要な電流分布に応じて、第１のコンタクトビア３．２Ａは、六角形状で構成されている。図７の実施形態と同様に、電流分布を改善するために、第１のコンタクト３．２Ａがコンタクトビア４．３Ａを取り囲んでいる。コンタクトビア４．３Ａは、コンタクトビア３．２Ａに対して変位し、ビア３．２Ａに重ならないので、コンタクトビアの層間剥離の危険性が減少する。絶縁リセス３．４は、導電材料層３．１を分離して細分化する。
図９Ａ及び図９Ｂは、本発明のいくつかの態様による光電子デバイスの一部を示す図である。半導体本体２は、領域Ａの仮想延長部、すなわち発光領域とは反対側の表面上で構造化され粗面化されている。このように、領域Ａに隣接するｐｎ接合における電子と正孔との再結合によって発生する光は、粗面を介して半導体本体２の外部で結合される。粗面に隣接して、それ自体平坦な表面を有する誘電層３．２８が堆積される。誘電層３．２８の上に材料５．１を形成するために直接又は金属結合が行われる。あるいはまた、例えば図９Ｂに示されるように、誘電層３．２８は、全幅にわたって堆積され、領域Ａの仮想延長部の反対側の領域において構造化又は粗面化されてもよい。空気に対する材料間の屈折率の差をさらに減少させることができるので、これは、光学的挙動をさらに改善する可能性がある。さらに、材料５．１が自然な障壁として機能することができるため、構造化は、単純化されるかもしれない。
１ ＬＥＤ半導体
２ 半導体本体
２．１ ｎドープ領域
２．２ ｐドープ領域
３．１ 導電層
３．２ 第１の誘電層
３．２Ａ 第１のコンタクトビア
３．３ 電流分配層
３．４ 絶縁リセス
３．５ 第２のコンタクトビア
３．８ 絶縁リセス
３．９ 充填材料
３．２１ 第１のコンタクトリセス
３．２２ 導電材料
３．２８ 構造体
３．５１ 誘電層
３．５２ 導電材料
４ 支持体
４．１ 誘電層
４．２ 誘電層
４．３ コンタクトビア
４．３Ａ コンタクトビア
４．４ 第１の金属バンプ
４．５ 半田バンプ
４．６ 半田バンプ
４．７ 誘電層
４．８ 制御回路
４．３１ 誘電層
４．３２ 導電層
４．３５ 導電材料
５．１ 構造体

Claims (32)

  1. −放射を生成するために設けられた活性領域を有する層列（２．１、２．２、３．３）を有する半導体本体（２、２．１、２．２）と、
    −複数の第１の領域及び第２の領域を有する前記層列（２．１、２．２）に配置された第１の誘電層（３．２）と、
    −前記活性領域の第１の側に接触するための、前記複数の第１の領域の各領域における第１のコンタクトビア（３．２Ａ）と、
    −前記活性領域の第２の側に接触するための、前記第２の領域の第２のコンタクトビア（３．５）と、
    −複数の第１の領域、及び、前記複数の第１の領域を囲い、前記複数の第１の領域から電気的に絶縁される第２の領域を備える導電層（３．１）であって、実質的に平坦な表面を有し、前記複数の第１の領域及び前記第２の領域上に平面的に配置される導電層（３．１）と、
    を備え、
    前記導電層の前記複数の第１の領域の各々が、前記複数の第１の領域のそれぞれの領域の前記第１のコンタクトビア（３．２Ａ）に接触し、前記導電層の前記第２の領域が、前記第１の誘電層（３．２）の前記第２のコンタクトビア（３．５）に接触するようになり、
    前記導電層（３．１）が部分的に前記第１のコンタクトビア（３．２Ａ）に延びるように、前記第１のコンタクトビア（３．２Ａ）の導電性材料（３．２２）が窪んでいる、光電子デバイス。
  2. −前記導電層（３．１）上に平面的に配置され、複数の第３のコンタクトビア（４．３Ａ）を含む第２の誘電層（４、４．１、４．２）をさらに備え、
    −各コンタクトビア（４．３Ａ）が、前記複数の第１の領域の各領域において前記第１のコンタクトビア（３．２Ａ）の仮想延長部に対して変位するように、前記複数の第３のコンタクトビア（４．３Ａ）の各コンタクトビア（４．３Ａ）が、前記導電層（３．１）の対応する第１の領域に接触する、請求項１に記載の光電子デバイス。
  3. −第４のコンタクトビア（４．３）が、前記第２の領域の第２のコンタクトビア（３．５）の仮想延長部に対して変位するように、前記導電層（３．１）の第２の領域に接触する前記第２の誘電層（４、４．１、４．２）の第４のコンタクトビア（４．３）を備える、請求項２に記載の光電子デバイス。
  4. 前記第２の誘電層（４．１、４）が、
    −本体層（４）、
    −前記導電層と前記本体層（４）との間の誘電性結合層（４．１）、及び、
    −前記導電層の反対側の誘電性表面層（４．２）のうち少なくとも１つを備える、請求項２又は３に記載の光電子デバイス。
  5. 前記複数の第３のコンタクトビア（４．３Ａ）の各々及び／又は前記第４のコンタクトビア（４．３）に配置され、前記第２の誘電層（４、４．１、４．２）上に少なくとも部分的に延びる１つ又は複数の半田付け層バンプ（４．４、４．５、４．６）をさらに備える、請求項３または請求項３を引用する請求項４に記載の光電子デバイス。
  6. 前記第２の誘電層（４、４．１、４．２）の前記複数の第３のコンタクトビア（４．３Ａ）及び前記第４のコンタクトビア（４．３）が、その側壁に配置された誘電層（４．３１）、及び、前記誘電層（４．３１）に導電層（４．３２）を備え、前記導電層（４．３２）が、前記導電層（３．１）に接触する、請求項３または請求項３を引用する請求項４から５の何れか一項に記載の光電子デバイス。
  7. 前記第１のコンタクトビアの導電材料（３．２２）が、前記導電層（３．１）の材料とは異なる、請求項１から６の何れか一項に記載の光電子デバイス。
  8. 前記複数の第１の領域の各領域における前記第１のコンタクトビア（３．２Ａ）、及び／又は、前記第２のコンタクトビア（３．５）が、
    −閉じられた形状、
    −長方形状、
    −菱形形状、
    −平行四辺形の形状、及び、
    −六角形又は他の凸多角形の形状のうちの少なくとも１つを備える、請求項１から７の何れか一項に記載の光電子デバイス。
  9. 前記導電層（３．１）が、前記第１の領域と前記第２の領域とを電気的に絶縁し、前記第１の誘電層（３．２）から前記導電層（３．１）の上面まで延びる誘電性領域を含む、請求項１から８の何れか一項に記載の光電子デバイス。
  10. 前記第２の領域の前記第２のコンタクトビア（３．５）が、前記活性領域を有する前記層列（２．１、２．２）を通って延び、その側壁に配置された誘電層を備える、請求項１から９の何れか一項に記載の光電子デバイス。
  11. 前記層列（２．１、２．２、３．３）が、前記複数の第１の領域のうちのそれぞれの１つの前記第１のコンタクトビア（３．２Ａ）と接触している電流分配層（３．３）を含む、請求項１から１０の何れか一項に記載の光電子デバイス。
  12. 前記導電層（３．１）と前記第２の誘電層（４、４．１、４．２）との間に配置された張力低減層（４．９）を備える、請求項２または請求項２を引用する請求項３から１１の何れか一項に記載の光電子デバイス。
  13. 前記半導体本体（２）の放射面に構造体（３．２８）をさらに備え、前記構造体（３．２８）が、前記半導体本体（２）の表面に向かって少なくとも前記複数の第１の領域の仮想延長部上に配置される、請求項１から１２の何れか一項に記載の光電子デバイス。
  14. 前記半導体本体（２）の表面及び／又は前記構造体（３．２８）の表面に、隣接する第１の領域間の光学的クロストークを防ぐために前記第２の領域の仮想延長部上に配置された１つ又は複数の構造体をさらに備える、請求項１３に記載の光電子デバイス。
  15. 前記第２のコンタクトビア（３．５）上の前記導電層（３．１）の領域に充填材料（３．９）を備え、前記充填材料を有する前記導電層（３．１）が、平面的で実質的に平坦な表面を形成するようになる、請求項１から１４の何れか一項に記載の光電子デバイス。
  16. −放射を生成するために設けられた活性領域を有する層列（２．１、２．２、３．３）を有する半導体本体（２、２．１、２．２）を設ける段階と、
    −複数の第１の領域及び第２の領域を有する前記層列（２．１、２．２）に第１の誘電層（３．２）を堆積する段階と、
    −前記活性領域の第１の側に接触するために、前記複数の第１の領域の各領域に第１のコンタクトビア（３．２Ａ）を設ける段階と、
    −前記活性領域の第２の側に接触するために、前記第２の領域に第２のコンタクトビア（３．５）を設ける段階と、
    −実質的に平坦な表面を有し、前記第１の誘電層の前記複数の第１の領域及び第２の領域上に平面的に配置される導電層（３．１）を堆積する段階であって、前記導電層が、複数の第１の領域、及び、前記複数の第１の領域を囲い、前記複数の第１の領域から電気的に絶縁される第２の領域を備え、記導電層の前記複数の第１の領域の各々が、前記複数の第１の領域のそれぞれの領域における前記第１のコンタクトビア（３．２Ａ）に接触し、前記導電層の前記第２の領域が、前記第１の誘電層（３．２）の前記第２のコンタクトビア（３．５）に接触するようになる段階と、
    を備え、
    各領域に第１のコンタクトビア（３．２Ａ）を設ける段階が、
    −前記活性領域に達するまで前記第１の誘電層に前記第１のコンタクトビア（３．２Ａ）のリセスをエッチングする段階と、
    −導電材料（３．２２）の上面と前記第１の誘電層の上面との間にリセスを残す、前記エッチングされた第１のコンタクトビア（３．２Ａ）のリセスの内部に、導電材料（３．２２）を堆積する段階と、
    を備える、光電子デバイスを得るための方法。
  17. 前記第１のコンタクトビアの前記導電材料（３．２２）が、前記導電層（３．１）の材料とは異なる、請求項１６に記載の方法。
  18. 前記層列（２．１、２．２、３．３）が、前記複数の第１の領域のうちのそれぞれ１つの前記第１のコンタクトビア（３．２Ａ）と接触している電流分配層（３．３）を備える、請求項１６又は１７に記載の方法。
  19. 前記導電層（３．１）を堆積する段階が、
    −導電領域にリセスをエッチングして第１の領域を形成し、それによって、前記導電層（３．１）の周囲の第２の領域から前記第１の領域を電気的に絶縁する段階と、
    −前記リセスを誘電材料で充填する段階と、
    を含む、請求項１６又は１７に記載の方法。
  20. 第２のコンタクトビア（３．５）を設ける段階が、
    −前記活性領域を有する層列（２．１、２．２）を通って延びる前記第２の領域に第２のリセスをエッチングする段階と、
    −その側壁に配置された誘電層を堆積する段階と、
    −前記第２のコンタクトビアを形成するために、導電材料で前記第２のリセスを充填する段階と、
    を含む、請求項１６から１９の何れか一項に記載の方法。
  21. −前記第２のコンタクトビア（３．５）上の前記導電層（３．１）の領域に材料（３．９）を充填する段階であって、充填材料を有する導電層（３．１）が、平面的で実質的に平坦な表面を形成する段階
    を含む、請求項２０に記載の方法。
  22. −前記導電層（３．１）上に平面的に配置された第２の誘電層（４、４．１、４．２）を堆積する段階と、
    −複数の第３のコンタクトビア（４．３Ａ）を堆積する段階であって、各コンタクトビア（４．３Ａ）が、前記複数の第１の領域の各領域における前記第１のコンタクトビア（３．２Ａ）の仮想延長部に対して変位するように、前記複数の第３のコンタクトビア（４．３Ａ）の各コンタクトビア（４．３Ａ）が、前記導電層（３．１）の対応する第１の領域に接触する段階と、
    を含む、請求項１６から２０の何れか一項に記載の方法。
  23. 第２の誘電層を堆積する段階が、
    −前記導電層（３．１）と前記第２の誘電層（４、４．１、４．２）との間に配置された張力低減層（４．９）を堆積する段階を含む、請求項２２に記載の方法。
  24. 複数の第１のコンタクトビアを堆積する段階が、
    −前記第１の領域まで前記第２の誘電層に複数のリセスをエッチングする段階と、
    −前記複数のリセスの側壁に誘電層を堆積する段階と、
    −前記複数の第３のコンタクトビア（４．３Ａ）を形成するために、前記複数のリセスを導電材料で充填する段階と、
    を含む、請求項２２又は２３に記載の方法。
  25. −少なくとも１つの第４のコンタクトビア（４．３）が、前記第２の領域の第２のコンタクトビア（３．５）の仮想延長部に対して変位するように、前記導電層（３．１）の第２の領域まで前記第２の誘電層（４、４．１、４．２）の少なくとも１つの第２のリセスをエッチングする段階と、
    −その側壁に誘電層（４．３１）を堆積する段階と、
    −前記第２の誘電層（４、４．１、４．２）に少なくとも１つの第４のコンタクトビア（４．３）を形成するために、前記少なくとも１つの第２のリセスに導電材料を充填する段階と、
    を含む、請求項２２から２４の何れか一項に記載の方法。
  26. 第２の誘電層（４．１、４）を堆積する段階が、
    −本体層（４）を堆積する段階、
    −前記導電層と前記本体層（４）との間に誘電性結合層（４．１）を堆積する段階、及び、
    −前記導電層の反対側に誘電性表面層（４．２）を堆積する段階、
    の少なくとも１つを含む、請求項２２から２５の何れか一項に記載の方法。
  27. −前記複数の第３のコンタクトビア（４．３Ａ）の各々及び／又は前記第４のコンタクトビア（４．３）に配置され、前記第２の誘電層（４、４．１、４．２）に少なくとも部分的に延びる、１つ又は複数の半田付け層バンプ（４．４、４．５、４．６）を堆積する段階、
    をさらに含む、請求項２５または請求項２５を引用する請求項２６に記載の方法。
  28. 前記複数の第１の領域の各領域における第１のコンタクトビア（３．２Ａ）、及び／又は、前記第２のコンタクトビア（３．５）が、
    −閉じられた形状、
    −長方形状、
    −菱形形状、
    −平行四辺形の形状、及び、
    −六角形又は他の凸多角形の形状
    のうちの少なくとも１つを備える、請求項２０または請求項２０を引用する請求項２１から２７の何れか一項に記載の方法。
  29. 前記層列（２．１、２．２、３．３）が、前記複数の第１の領域のうちのそれぞれの１つの前記第１のコンタクトビア（３．２Ａ）と接触している電流分配層（３．３）を含む、請求項１６から２８の何れか一項に記載の方法。
  30. −前記半導体本体（２）の表面に向かって、少なくとも前記複数の第１の領域の仮想延長部上の前記第１の誘電層（３．２）と反対側の前記半導体本体（２）の表面を構造化する段階と、
    −前記半導体本体（２）の表面に向かって前記複数の第１の領域の仮想延長部上に粗い又は平坦でない表面を有する誘電層を堆積する段階と、
    をさらに含む、請求項１６から２９の何れか一項に記載の方法。
  31. −前記半導体本体（２）の表面に向かって少なくとも前記複数の第１の領域の仮想延長部上の前記第１の誘電層（３．２）と反対側の前記半導体本体（２）の表面を構造化する段階と、
    −前記半導体本体の表面に向かって前記複数の第１の領域の仮想延長部の隣に誘電層を堆積する段階であって、前記誘電層が、実質的に平坦な表面を有する段階と、
    をさらに含む、請求項１６から２０の何れか一項に記載の方法。
  32. −隣接する第１の領域間の光学的クロストークを防ぐために、前記第２の領域の仮想延長部上に配置された１つ又は複数の構造体を前記半導体本体（２）の表面に設ける段階、
    をさらに含む、請求項１６から３０の何れか一項に記載の方法。
JP2019010136A 2018-01-24 2019-01-24 光電子デバイス及び方法 Active JP6676795B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DKPA201870048 2018-01-24
DKPA201870048 2018-01-24

Publications (2)

Publication Number Publication Date
JP2019149544A JP2019149544A (ja) 2019-09-05
JP6676795B2 true JP6676795B2 (ja) 2020-04-08

Family

ID=67145403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019010136A Active JP6676795B2 (ja) 2018-01-24 2019-01-24 光電子デバイス及び方法

Country Status (3)

Country Link
US (1) US10804433B2 (ja)
JP (1) JP6676795B2 (ja)
DE (1) DE102019101544A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12003076B2 (en) * 2020-04-30 2024-06-04 Lumentum Operations Llc Multi-layer metallization for multi-channel emitter array

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
JP2011233650A (ja) 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101798232B1 (ko) 2010-07-07 2017-11-15 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 발광 시스템
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
WO2015053600A1 (ko) 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
DE102014100773A1 (de) 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
FR3042913B1 (fr) * 2015-10-22 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
US10868217B2 (en) * 2018-03-07 2020-12-15 Kunshan New Flat Panel Display Technology Center Co., Ltd. LED chips, method of manufacturing the same, and display panels

Also Published As

Publication number Publication date
DE102019101544A1 (de) 2019-07-25
US10804433B2 (en) 2020-10-13
JP2019149544A (ja) 2019-09-05
US20190229240A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP5801359B2 (ja) オプトエレクトロニクス半導体ボディ
JP5992662B2 (ja) モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法
EP2533313B1 (en) Light emitting diode
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US20110303942A1 (en) LED Structure
JP5771198B2 (ja) 半導体発光デバイス上に誘電体層を形成する方法
KR20090057382A (ko) 면 장착식 칩
KR20160016361A (ko) 발광 다이오드 및 그 제조 방법
CN110896084A (zh) 制造包括多个二极管的光电装置的方法
US20180254423A1 (en) Light emitting device and method of fabricating the same
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
KR101203138B1 (ko) 발광소자와 그 제조방법
JP6676795B2 (ja) 光電子デバイス及び方法
TW202127683A (zh) 發光二極體及發光二極體陣列
KR20140140399A (ko) 복수개의 발광 요소들을 갖는 발광다이오드 및 그것을 제조하는 방법
CN113745260A (zh) 包括多个二极管的光电器件的制造方法
KR101115538B1 (ko) 발광소자와 그 제조방법
US20220190026A1 (en) Process for manufacturing a three-dimensional led-based emissive display screen
KR101337613B1 (ko) 발광소자와 그 제조방법
US20220123189A1 (en) Optoelectronic semiconductor component comprising a first and second contact element, and method for producing the optoelectronic semiconductor component
CN117133840A (zh) 一种发光二极管元件及其制造方法及发光装置
WO2024017953A1 (en) Method for processing an optoelectronic device and optoelectronic device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190823

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200312

R150 Certificate of patent or registration of utility model

Ref document number: 6676795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250