CN117133840A - 一种发光二极管元件及其制造方法及发光装置 - Google Patents

一种发光二极管元件及其制造方法及发光装置 Download PDF

Info

Publication number
CN117133840A
CN117133840A CN202310985228.XA CN202310985228A CN117133840A CN 117133840 A CN117133840 A CN 117133840A CN 202310985228 A CN202310985228 A CN 202310985228A CN 117133840 A CN117133840 A CN 117133840A
Authority
CN
China
Prior art keywords
layer
distance
bonding
substrate
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310985228.XA
Other languages
English (en)
Inventor
胡鹏杰
柯韦帆
周理评
刘胜男
刘佳玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN202310985228.XA priority Critical patent/CN117133840A/zh
Publication of CN117133840A publication Critical patent/CN117133840A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种发光二极管元件及其制造方法及发光装置，本申请的发光二极管元件中，外延结构上方形成的第一键合层表面为平整表面，不存在高低差，进一步地，其粗糙度可以在10nm以下。因此在进行衬底和外延结构键合时，两键合层之间为平面‑平面键合，不会出现空洞等类似的缺陷，保证了键合强度，由此保证了衬底和外延结构的结合稳定性，提高了器件的良率。同时由于两键合层之间不存在空洞等类似缺陷，有利于降低器件的电压，提高器件的光电效率。

Description

一种发光二极管元件及其制造方法及发光装置
技术领域
本发明涉及半导体器件及装置技术领域，特别涉及一种发光二极管元件及其制造方法及发光装置。
背景技术
III-V族元素组成的化合物半导体，凭借着优异的光电特性成为当今多种应用领域的宠儿，例如磷化镓(GaP)、砷化镓(GaAs)或氮化镓(GaN)等材料可以用于集成电路、发光二极管、激光二极管、光侦测等不同领域。现有的发光二极管结构通常包含能够辐射光的外延结构。为提升产品的亮度，会在外延结构上方形成镜面系统，经反射使得外延层辐射的光沿需要的方向出射。在形成上述镜面系统时，通常会形成用于电性连接外延结构的孔洞。
对于垂直结构的发光二极管，通常采用结合工艺将外延结构与永久衬底进行键合，例如通常采用Au-Au键合或者Au-In键合。在进行键合沉积键合层时，上述孔洞结构会延续到键合层中，使得键合层同样形成类似孔洞的凹陷。因此在进行Au-Au键合或者Au-In键合时，会出现键合空洞问题。Au-Au键合的空洞会影响键合稳定性，容易造成衬底与外延脱落，造成片源的良率损失。另外，空洞的存在会影响电流的通过性，使得器件的电压理论值偏高，造成器件的效率降低。Au-In键合的生成成本较高，生产效率较低。
发明内容
鉴于现有技术中发光二极管存在的上述缺陷，本发明提供一种发光二极管元件及其制造方法及发光装置，以解决上述一个或多个问题。
本申请的一个实施例，提供一种发光二极管元件，其至少包括：
外延结构，所述外延结构至少依次叠置的第一半导体层结构、有源层、第二半导体层结构；
反射结构，所述反射结构形成在所述第二半导体层结构远离所述有源层的一侧，所述反射结构中形成有通孔，所述通孔周围区域为平坦区域；
第一键合层，所述第一键合层形成在所述反射结构远离所述第二半导体层结构的一侧，填充所述通孔并覆盖所述平坦区域，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
衬底，形成在所述键合层的所述第二表面一侧；
其中，在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度。
根据本申请的另一实施例，提供一种发光二极管元件的制造方法，该方法包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
在所述第二半导体层结构上方形成反射结构并刻蚀所述反射结构，在所述反射结构中形成通孔，未刻蚀的部分为平坦区域；
在所述反射结构上方形成第一键合层，所述键合层填充所述通孔并覆盖所述平坦区域，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
对所述第一键合层的所述第二表面进行抛光，使得在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度；
键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。
根据本申请的另一实施例，提供一种发光二极管元件的制造方法，该方法包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
在所述第二半导体层结构上方形成介电结构；
刻蚀所述介电结构，在所述介电结构中形成通孔，未刻蚀的部分为平坦区域；
在所述介电结构远离所述第二半导体层结构的一侧形成金属层，所述金属层填充所述通孔并覆盖所述平坦区域，所述金属层具有第三表面和第四表面，所述第三表面为靠近所述介电结构的一侧，所述第四表面为远离所述介电结构的一侧；
对所述金属层的所述第四表面进行抛光，使得所述第四表面与所述通孔的底部具有第三距离，所述第四表面与所述平坦区域的顶部具有第四距离，并且所述第三距离大于所述第四距离，所述第三距离与所述第四距离的差值为所述平坦区域的高度；
在所述金属层上方形成第一键合层；
键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。
根据本申请的另一实施例，提供一种发光装置，其包括电路基板以及设置在电路基板上的发光元件，所述发光元件包含本申请所提供的发光二极管元件。
如上所述，本申请的发光二极管元件及其制造方法及发光装置，具有以下有益效果：
本申请的发光二极管元件中，外延结构上方形成的第一键合层表面为平整表面，不存在高低差，进一步地，其粗糙度可以在10nm以下。因此在进行衬底和外延结构键合时，两键合层之间为平面-平面键合，不会出现空洞等类似的缺陷，保证了键合强度，由此保证了衬底和外延结构的结合稳定性，提高了器件的良率。同时由于两键合层之间不存在空洞等类似缺陷，有利于降低器件的电压，提高器件的光电效率。
附图说明
图1显示为现有技术中垂直结构的发光二极管的结构示意图。
图2a和图2b显示为图1所示结构的断面电镜扫描图片。
图3显示为本申请实施例一提供的发光二极管元件的结构示意图。
图4显示为图3所示的发光二极管元件的制造流程图。
图5显示为在生长衬底上形成外延结构及透明导电层的示意图。
图6显示为在图5所示的结构上方形成反射结构的示意图。
图7显示为在图6所示的结构上方形成第一键合层的结构示意图。
图8显示为抛光图7所示的第一键合层的结构示意图。
图9为在衬底上方形成第二键合层的结构示意图。
图10显示为本申请实施例二提供的发光二极管元件的结构示意图。
图11显示为图10所示的发光二极管元件的制造流程图。
图12显示为对图6所示的反射结构进行研磨抛光的结构示意图。
图13显示为在图12所示结构上方形成第一键合层的结构示意图。
图14显示为本申请实施例三提供的发光装置的示意图。
元件标号说明
10、衬底；11、外延层；12、第二键合层；13、第一键合层；14、反射结构；15、通孔；16、空洞；100、发光二极管元件；110、衬底、120、外延结构；121、第一半导体层结构；122、有源层；123、第二半导体层结构；130、透明导电层；140、反射结构；141、介电结构；1411、通孔；1412、平坦区域；142、金属层；1421、第三表面；1422、第四表面；150、第一键合层；151、第一表面；152、第二表面；160、第二键合层；300、发光装置；301、电路基板；302、发光元件。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，现有技术中，垂直结构的发光二极管包括衬底10及外延层11，自衬底10至外延层11方向上，衬底10和外延层11之间还形成有第二键合层12、第一键合层13以及反射结构14。反射结构14中通常形成有通孔15，该通孔15的存在使得形成在反射结构14上方的第一键合层13形成为表面高低不平的结构，在与第二键合层12进行键合时，键合界面处就容易形成空洞16这样的缺陷。如图2a和2b所示，键合界面处会形成明显的空洞。即便采用Au-Au键合，金属Au在键合过程中会起到一定的填充作用，也仍然不可避免地出现类似空洞这样的缺陷。空洞的存在一方面降低键合强度，不利于提供器件的稳定性；另一方面也会使得器件的电流流通性变成，影响器件的电性能。
针对现有技术中键合层之间存在空洞导致键合牢固性差等缺陷，本申请提供一种发光二极管元件，其至少包括：
外延结构，所述外延结构至少包括依次叠置的第一半导体层结构、有源层、第二半导体层结构；
反射结构，所述反射结构形成在所述第二半导体层结构远离所述有源层的一侧，所述反射结构中形成有通孔，所述通孔周围区域为平坦区域；
第一键合层，所述第一键合层形成在所述反射结构远离所述第二半导体层结构的一侧，填充所述通孔并覆盖所述平坦区域，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
衬底，形成在所述键合层的所述第二表面一侧；
其中，在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度。
第一键合层的上述第一距离和第二距离的关系，表面第一键合层的第二表面为平整表面，第二表面没有高低差，因此，在与衬底键合时，为平面-平面键合，不会形成空洞等类似的缺陷，保证了键合强度，由此保证了衬底和外延结构的结合稳定性，提高了器件的良率。同时由于不存在空洞等类似缺陷，有利于降低器件的电压，提高器件的光电效率。
在一些实施例中，所述第一键合层的所述第二表面的表面粗糙度小于等于10nm。该粗糙度使得第一键合层的第二表面不仅仅保持平整，并且尽可能形成光滑的平面，由此在减少空洞等缺陷的基础上，进一步提高第一键合层于衬底的结合力，进一步提高器件的稳定性。
在一些实施例中，所述第一键合层的所述第一表面具有与所述通孔及所述平坦区域相同的结构。由于第一键合层形成在反射结构上方，因此反射结构的结构特征被复制到第一键合层的第一表面，而第一键合层的第二表面经研磨抛光后形成上述平整光滑的表面，由此不会将上述高低不平的结构特征传递至键合界面，使得键合界面为平整无空洞的结构。
在一些实施例中，所述反射结构包括：
介电结构，位于所述第二半导体层结构上方，其中所述通孔形成在所述介电结构中，贯穿所述介电结构；以及
金属层，所述金属层形成在所述介电结构远离所述第二半导体层结构的一侧，并且填充所述通孔，所述金属层具有第三表面和第四表面，所述第三表面为靠近所述介电结构的一侧，所述第四表面为远离所述介电结构的一侧，其中，所述第四表面与所述通孔的底部具有第三距离，所述第四表面与所述平坦区域的顶部具有第四距离，并且所述第三距离大于所述第四距离，所述第三距离与所述第四距离的差值为所述平坦区域的高度。
反射结构中金属层的第四表面的上述特征使得该第四表面为平整表面，因此在金属层的第四表面上形成的第一键合层整体为表面平整结构，保证键合界面不会出现空洞等类似缺陷，提高器件的可靠性。
在一些实施例中，所述金属层的所述第四表面的表面粗糙度小于等于10nm。金属层的第四表面的该粗糙度使得其在保持平整的基础上更加光滑，由此在其上形成的第一键合层也具有同样的表面粗糙度，因此能够进一步防止在键合界面处出现空洞等缺陷，保证键合的稳定性。
在一些实施例中，所述金属层的所述第三表面具有与所述通孔及所述平坦区域相同的结构。
在一些实施例中，所述发光二极管元件还包括位于所述衬底和所述第一键合层之间的第二键合层，所述衬底经第二键合层与所述第一键合层键合至所述外延结构。第一键合层和第二键合层可以是相同的材料层，例如均为Au层，由此，在键合的时候能够获得更好的结合强度，提高器件的可靠性。
在一些实施例中，所述发光二极管元件还包括透明导电层，所述透明导电层形成在所述第二半导体层结构与所述反射结构之间，所述反射结构中的所述通孔暴露所述透明导电层。
透明导电层能够与反射结构中的金属层形成欧姆接触，降低二者的接触电阻，提高器件的电性能。
本发明的另一实施例提供一种发光二极管元件的制造方法，其包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
在所述第二半导体层结构上方形成反射结构，所述反射结构包括介电结构及金属层，所述介电结构中形成有通孔，所述通孔周围为平坦区域；
在所述反射结构上方形成第一键合层，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
对所述第一键合层的所述第二表面进行抛光，使得在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度；
键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。如上通过对第一键合层进行研磨抛光，第一键合层的第二表面形成为平整表面，第二表面没有高低差，因此，在与衬底键合时，为平面-平面键合，不会形成空洞等类似的缺陷，保证了键合强度，由此保证了衬底和外延结构的结合稳定性，提高了器件的良率。同时由于不存在空洞等类似缺陷，有利于降低器件的电压，提高器件的光电效率。
在一些实施例中，在所述第二半导体层结构上方形成反射结构还包括以下步骤：
在所述第二半导体层结构上方形成介电结构；
刻蚀所述介电结构，在所述介电结构中形成通孔，未刻蚀的部分为平坦区域；
在所述介电结构远离所述第二半导体层结构的一侧形成金属层，所述金属层填充所述通孔并覆盖所述平坦区域，使得所述金属层具有与所述通孔和所述平坦区域相同的表面结构。
本发明的另一实施例提供一种发光二极管元件的制造方法，其包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
在所述第二半导体层结构上方形成介电结构；
刻蚀所述介电结构，在所述介电结构中形成通孔，未刻蚀的部分为平坦区域；
在所述介电结构远离所述第二半导体层结构的一侧形成金属层，所述金属层填充所述通孔并覆盖所述平坦区域，所述金属层具有第三表面和第四表面，所述第三表面为靠近所述介电结构的一侧，所述第四表面为远离所述介电结构的一侧；
对所述金属层的所述第四表面进行抛光，使得所述第四表面与所述通孔的底部具有第三距离，所述第四表面与所述平坦区域的顶部具有第四距离，并且所述第三距离大于所述第四距离，所述第三距离与所述第四距离的差值为所述平坦区域的高度；
在所述金属层上方形成第一键合层；
键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。
对反射结构中金属层的第四表面进行研磨抛光，使得该第四表面为平整表面，因此在金属层的第四表面上形成的第一键合层整体为表面平整结构，保证键合界面不会出现空洞等类似缺陷，提高器件的可靠性。
在一些实施例中，所述第一键合层的所述第二表面的表面粗糙度小于等于10nm。
第一键合层的上述表面粗糙度，能够进一步防止在键合界面处出现空洞等缺陷，保证键合的稳定性。
在一些实施例中，形成所述外延结构的所述第二半导体层结构之后，还包括形成透明导电层，所述通孔暴露所述透明导电层。
在一些实施例中，键合衬底包括以下步骤：
在所述衬底的正面形成第二键合层；
将所述第一键合层和所述第二键合层进行键合。
本申请的另一实施例还提供一种发光装置，其包括电路基板以及设置在电路基板上的发光元件，所述发光元件包含本申请所述的发光二极管元件。包含上述发光二极管元件的发光装置具有良好的出光效果及器件可靠性。
实施例一
本实施例提供一种发光二极管元件，如图3所示，该发光二极管元件100至少包括一外延结构120、反射结构140、第一键合层150以及衬底110，该外延结构120至少包括依次叠置的第一半导体层结构121、有源层122、第二半导体层结构123；该外延结构120可以是任意能够在电压作用下辐射发光的外延结构120，本实施例中，上述外延结构120优选为AlGaInP系外延结构。
上述第一半导体层结构121可以是N型层，相应地，第二半导体层结构123为P型层，反之也是可行的。本实施例以第一半导体层结构121是N型层，第二半导体层结构123为P型层为例。
可选实施例中，上述第一半导体层结构121是N型的AlInP层，用于提供电子。N型的AlInP层通过掺杂n型杂质提供电子，n型杂质例如可以是Si，Ge，Sn，Se和Te等，本实施例中，n型杂质优选为Si，Si掺杂浓度在1×1018Atoms/cm3～2×1018Atoms/cm3之间，以提供辐射复合的电子。第二半导体层结构123为P型AlInP层，通过掺杂P型杂质提供空穴，P型杂质可以为Mg、Zn、Ca、Sr、C、Ba等。本实施例，P型杂质优选为Mg或者C。
同样参照图3，其中反射结构140包括形成第二半导体层结构123上的介电结构141以及形成在介电结构141远离第二半导体层结构123一侧的金属层142。其中，上述介电结构141为绝缘反射层，例如可以是SiNx、SiO2、TiO2或者SiO2和TiO2交替堆叠形成的DBR结构。金属层142可以是Ag、Al、Cu、Sn、Au等中的一种或多种的合金。本实施例中介电结构141为DBR结构，金属层142为Ag镜，由此形成全反射镜ODR结构。如图3所示，反射结构140和第二半导体层结构123之间还形成有透明导电层130，该透明导电层130可选地为透明金属氧化物层，例如可以是ITO、IZO等透明金属氧化物层。
同样参照图3，反射结构140的介电结构141中形成有通孔1411，该通孔1411贯穿介电结构141并暴露透明导电层130，通孔1411周边的区域形成为平坦区域1412。金属层142形成在介电结构141上同时填充该通孔1411，以形成在透明导电层130上，与透明导电层130形成良好的接触，便于后续经该金属层142及透明导电层130向第二半导体层结构123提供电压。由于介电结构141具有上述通孔1411，因此在其上形成的金属层142同样形成为表面高低不平的结构。
第一键合层150形成在金属层142远离介电结构141的一侧，可选地，该第一键合层150为金属材料层，例如Cu、A1、Sn、Au、Ag、Pb、Ti、Ni、In、Pt或W等。本实施例中以Au层为例。如图3所示，本实施例中定义第一键合层150靠近金属层142的一侧为第一表面151，远离金属层142与第一表面151相对的一侧为第二表面152。由于第一键合层150形成在金属层142上，因此靠近金属层142的第一表面151同样形成为具有高低差的表面结构。而在本实施例中，其中第一表面151与介电结构141的通孔1411的底部具有一第一距离D1，第一表面151与介电结构141的平坦区域1412的顶部具有一第二距离D2，其中第一距离D1大于第二距离D2，并且D1与D2的差值为介电结构141平坦区域1412的高度。由此如图3所示，第一键合层150的第二表面152形成为没有高低差的平整表面。
同样参照图3，第一键合层150的第二表面152侧形成有第二键合层160，衬底110经第二键合层160与第一键合层150键合至外延结构120一侧。第二键合层160同样为金属材料层，例如Cu、A1、Sn、Au、Ag、Pb、Ti、Ni、In、Pt或W等。本实施例中同样以Au层为例。如上所述，第一键合层150的第二表面152为平整表面，同样地，第二键合层160也为平整表面，因此，二者键合时为平整表面之间的键合，不会形成空洞，键合强度得到提高，由此提高了发光二极管元件100的可靠性。
上述衬底110可以是绝缘衬底、半导体衬底、金属衬底等。本实施例中，衬底110为硅(Si)衬底、锗(Ge)衬底、碳化硅(SiC)衬底、氮化镓(GaN)衬底、氮化铝(A1N)衬底、磷化镓(GaP)衬底、或砷化镓(GaAs)衬底等。
虽然未具体图示，但是可以理解的是本实施例的发光二极管元件100还包括电极结构，该电极结构包括形成在第一半导体层结构121上方与第一半导体层结构121电连通的第一电极，以及形成在衬底110背面与第二半导体层结构123电连通的第二电极，该第二电极可以是衬底110背面的背金层。
在可选实施例中，上述第一键合层150和所述金属层142可以为同样的金属形成的同一结构层。例如有Au形成同一结构层。
本实施例还提供了上述发光二极管元件100的制造方法，如图4所示，该方法包括如下步骤：
S100：提供一生长衬底；
S200：在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
参照图5，首先提供一生长衬底200，该生长衬底200可以是任意适合外延的衬底，例如Si衬底、SiC衬底、蓝宝石衬底、GaAs衬底等。本实施例中采用GaAs衬底。
在GaAs衬底的正面进行外延生长，依次生长第一半导体层结构121、有源层122及第二半导体层结构123。本实施例第一半导体层结构121为N型半导体层，其中掺杂的N型杂质优选为Si，掺杂浓度在1×1018Atoms/cm3～2×1018Atoms/cm3之间，以提供辐射复合的电子。第二半导体层结构123为P型半导体层，掺杂的P型杂质可以为Mg、Zn、Ca、Sr、C、Ba等。
S300：在所述第二半导体层结构上方形成反射结构，所述反射结构包括介电结构及金属层，所述介电结构中形成有通孔，所述通孔周围为平坦区域；
在形成上述反射结构140之前，如图5所示，还包括首先在第二半导体层结构123上方形成透明导电层130，透明导电层130覆盖第二半导体层结构123，与之形成欧姆接触。该透明导电层130为透明金属氧化物层，例如ITO、IZO等。然后如图6所示，在第二半导体层结构123上方，即透明导电层130上方形成反射结构140。可选地，首先在透明导电层130上方沉积绝缘反射层，形成介电结构141。该绝缘反射层可以是SiNx、SiO2、TiO2或者SiO2和TiO2交替堆叠形成的DBR结构。本实施例中在透明导电层130上方形成上述DBR结构。形成介电结构141之后还包括刻蚀介电结构141形成贯穿介电结构141并暴露透明导电层130的通孔1411，未刻蚀的部分仍然保留为平坦区域1412。该通孔1411可以是多个，并且可以以任意方式分布在介电结构141中。
同样参照图6，然后在介电结构141上方，即DBR结构上方，形成金属层142。金属层142覆盖平坦区域1412同时填充上述通孔1411。该金属层142可以是Ag、Al、Cu、Sn、Au等中的一种或多种的合金。本实施例中优选地为Ag镜层，该Ag镜层与DBR结构形成全反射镜ODR结构。由于介电结构141包括上述通孔1411及平坦区域1412，因此形成在其上的金属层142在通孔1411对应区域相应地凹陷，而在平坦区域1412则相应地为平坦区域1412，由此整个反射结构140形成了图6所示的高低不平的结构。
S400：在所述反射结构上方形成第一键合层，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
如图7所示，在反射结构140的金属层142上方形成第一键合层150，该第一键合层150为金属材料层，例如Cu、A1、Sn、Au、Ag、Pb、Ti、Ni、In、Pt或W等。本实施例中同样以Au层为例。本实施例中，定义第一键合层150靠近金属层142的一侧为第一表面151，远离金属层142的一侧为第二表面152。在金属层142上方沉积一定厚度的Au层，由于保形特征，形成的第一键合层150同样为表面高低不平的结构，即，在通孔1411对应位置处形成凹陷，在平坦区域1412对应的区域也对应地形成平坦结构。第一表面151和第二表面152均具有上述结构特征。
在可选实施例中，上述第一键合层150和金属层142可以是相同的金属材料层，例如都为Au层，此时，可以在形成上述介电结构141之后，在介电结构141上方沉积金属层，作为金属层142和第一键合层150。
S500：对所述第一键合层的所述第二表面进行抛光，使得在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度；
如图8所示，在第二表面152一侧，对第一键合层150进行研磨抛光，使其形成为平滑表面。此时定义第一键合层150的第二表面152与通孔1411的底部具有第一距离D1，第二表面152与平坦区域1412的顶部具有第二距离D2。由图8可以看出，第一距离D1大于第二距离D2，并且第一距离D1与第二距离D2的差值为平坦区域1412的高度。可见，研磨抛光后的第二表面152为平整光滑的表面，不再是高低不平的表面。因此有利于后续键合时完整贴合衬底110侧的第二键合层160，保证不出现空洞等缺陷。
在可选实施例中，对第二表面152进行研磨抛光，使得其表面粗糙度小于等于10nm。因此可以进一步提高第二表面152的平整度，保证键合时不出现空洞。
S600：键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。
如图9所示，在衬底110的正面形成第二键合层160，该衬底110例如可以是硅(Si)衬底110、锗(Ge)衬底110、碳化硅(SiC)衬底110、氮化镓(GaN)衬底110、氮化铝(A1N)衬底110、磷化镓(GaP)衬底110、或砷化镓(GaAs)衬底110等。该第二键合层160同样为金属材料层，例如Cu、A1、Sn、Au、Ag、Pb、Ti、Ni、In、Pt或W等。本实施例中同样以Au层为例。由于衬底110正面为平整表面，因此在其上形成的第二键合层160同样为表面平整的结构。将图8所示的结构倒置，使得第一键合层150和第二键合层160进行键合。由于第一键合层150经上述研磨抛光后为平整光滑表面，因此在键合过程中，第一键合层150和第二键合层160的键合界面处不会形成空洞，由此提高了二者的键合稳定性，也就提高了器件的稳定性。同时，由于没有空洞等缺陷，也提高了电流在器件中的流通性，由此提高器件的电性能。
可选地，衬底110的背面还可以形成背金层，该背金层可以用作为第二半导体层结构123提供电压的第二电极。
键合衬底110之后，还包括将结构倒置，然后剥离生长衬底110，暴露出第一半导体层结构121，形成图3所示的发光二极管元件100。之后还包括在第一半导体层结构121上方形成第一电极，该第一电极与第一半导体层结构121电连通。可选地，可以形成多个第一电极。
实施例二
本实施例同样提供一种发光二极管元件，如图10所示，该发光二极管元件100同样至少包括外延结构120、反射结构140、第一键合层150以及衬底110，该外延结构120至少包括依次叠置的第一半导体层结构121、有源层122、第二半导体层结构123；该外延结构120可以是任意能够在电压作用下辐射发光的外延结构，本实施例中，上述外延结构120优选为AlGaInP系外延结构。
与实施例一的相同之处不再赘述，不同之处在于：
本实施例中，如图10所示，定义反射结构140的金属层142靠近介电结构141的一侧为第三表面1421，远离介电结构141的一侧为第四表面1422。其中第三表面1421具有与介电结构141的通孔1411和平坦区域1412相互嵌合的结构，第四表面1422形成为平滑表面。定义第四表面1422与通孔1411的底部具有第三距离D3，第四表面1422与平坦区域1412的顶部具有第四距离D4，如图10可知，第三距离D3大于所述第四距离D4，并且第三距离D3与第四距离D4的差值为平坦区域1412的高度。由于第四表面1422为平滑表面，因此形成在其上的第一键合层150同样为具有平滑表面的结构，这样在第一键合层150和第二键合层160键合时为平整表面之间的键合，不会形成空洞，键合强度得到提高，由此提高了发光二极管元件100的可靠性。
本实施例同样提供上述发光二极管元件的制造方法，该制造方法的流程示意图如图11所示，其中步骤S100'至步骤S400'与实施例一所描述的方法相同，不同之处在于：
如图6所示，步骤S500'，首先在介电结构141上方沉积金属层142，定义反射结构140的金属层142靠近介电结构141的一侧为第三表面1421，远离介电结构141的一侧为第四表面1422，此时金属层142的第三表面1421具有与介电结构141的通孔1411和平坦区域1412相互嵌合的结构，第四表面1422形成为高低不同的表面，即在通孔1411对应位置形成凹陷，在平坦区域1412对应区域同样为平坦表面。
步骤S600'：对所述金属层142的所述第四表面1422进行抛光，使得所述第四表面1422与所述通孔1411的底部具有第三距离，所述第四表面1422与所述平坦区域1412的顶部具有第四距离，并且所述第三距离大于所述第四距离，所述第三距离与所述第四距离的差值为所述平坦区域1412的高度；
之后，如图12所示，自第四表面1422对金属层142进行研磨抛光，使其形成为平滑表面。同样如图12所示，定义第四表面1422与通孔1411的底部具有第三距离D3，第四表面1422与平坦区域1412的顶部具有第四距离D4，如图12可知，第三距离D3大于所述第四距离D4，并且第三距离D3与第四距离D4的差值为平坦区域1412的高度。由于第四表面1422为平滑表面，因此结合图13，步骤S700'在其上形成第一键合层150，该第一键合层150继承了金属层142的表面特征，因此该第一键合层150同样为具有平滑表面的结构。之后步骤S800'键合衬底110，与实施例一描述的方法相同。该方法在第一键合层150和第二键合层160键合时为平整表面之间的键合，不会形成空洞，键合强度得到提高，由此提高了发光二极管元件100的可靠性。
实施例三
本实施例提供一种发光装置，如图14所示，该发光装置300包括电路基板301以及设置在电路基板301上的发光元件302，其中该发光元件302可以是本申请实施例一和/或实施例二提供发光二极管元件100。发光装置300为LED背光装置或者RGB显示屏装置。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种发光二极管元件，其特征在于，至少包括：
外延结构，所述外延结构至少包括依次叠置的第一半导体层结构、有源层、第二半导体层结构；
反射结构，所述反射结构形成在所述第二半导体层结构远离所述有源层的一侧，所述反射结构中形成有通孔，所述通孔周围区域为平坦区域；
第一键合层，所述第一键合层形成在所述反射结构远离所述第二半导体层结构的一侧，填充所述通孔并覆盖所述平坦区域，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
衬底，形成在所述第一键合层的所述第二表面一侧；
其中，在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度。
2.根据权利要求1所述的发光二极管元件，其特征在于，所述第一键合层的所述第二表面的表面粗糙度小于等于10nm。
3.根据权利要求1所述的发光二极管元件，其特征在于，所述第一键合层的所述第一表面具有与所述通孔及所述平坦区域相同的结构。
4.根据权利要求1所述的发光二极管元件，其特征在于，所述反射结构包括：
介电结构，位于所述第二半导体层结构上方，其中所述通孔形成在所述介电结构中，
贯穿所述介电结构；以及
金属层，所述金属层形成在所述介电结构远离所述第二半导体层结构的一侧，并且填充所述通孔，所述金属层具有第三表面和第四表面，所述第三表面为靠近所述介电结构的一侧，所述第四表面为远离所述介电结构的一侧，其中，所述第四表面与所述通孔的底部具有第三距离，所述第四表面与所述平坦区域的顶部具有第四距离，并且所述第三距离大于所述第四距离，所述第三距离与所述第四距离的差值为所述平坦区域的高度。
5.根据权利要求4所述的发光二极管元件，其特征在于，所述金属层的所述第四表面的表面粗糙度小于等于10nm。
6.根据权利要求4所述的发光二极管元件，其特征在于，所述金属层的所述第三表面具有与所述通孔及所述平坦区域相同的结构。
7.根据权利要求1～6中任一项所述的发光二极管元件，其特征在于，还包括位于所述衬底和所述第一键合层之间的第二键合层，所述衬底经第二键合层与所述第一键合层键合至所述外延结构。
8.根据权利要求7所述的发光二极管元件，其特征在于，还包括透明导电层，所述透明导电层形成在所述第二半导体层结构与所述反射结构之间，所述反射结构中的所述通孔暴露所述透明导电层。
9.一种发光二极管元件的制造方法，其特征在于，包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
在所述第二半导体层结构上方形成反射结构，所述反射结构包括介电结构及金属层，所述介电结构中形成有通孔，所述通孔周围为平坦区域；
在所述反射结构上方形成第一键合层，所述第一键合层具有第一表面和第二表面，所述第一表面为靠近所述反射结构的一侧，所述第二表面为远离所述反射结构的一侧；
对所述第一键合层的所述第二表面进行抛光，使得在所述外延结构的堆叠方向上，所述第一键合层的所述第二表面与所述通孔的底部具有第一距离，所述第二表面与所述平坦区域的顶部具有第二距离，并且所述第一距离大于所述第二距离，所述第一距离与所述第二距离的差值为所述平坦区域的高度；
键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。
10.根据权利要求9所述的发光二极管元件的制造方法，其特征在于，在所述第二半导体层结构上方形成反射结构还包括以下步骤：
在所述第二半导体层结构上方形成介电结构；
刻蚀所述介电结构，在所述介电结构中形成通孔，未刻蚀的部分为平坦区域；
在所述介电结构远离所述第二半导体层结构的一侧形成金属层，所述金属层填充所述通孔并覆盖所述平坦区域，使得所述金属层具有与所述通孔和所述平坦区域相同的表面结构。
11.一种发光二极管元件的制造方法，其特征在于，包括以下步骤：
提供一生长衬底；
在所述生长衬底上依次生长第一半导体层结构、有源层、第二半导体层结构，以形成外延结构；
在所述第二半导体层结构上方形成介电结构；
刻蚀所述介电结构，在所述介电结构中形成通孔，未刻蚀的部分为平坦区域；
在所述介电结构远离所述第二半导体层结构的一侧形成金属层，所述金属层填充所述通孔并覆盖所述平坦区域，所述金属层具有第三表面和第四表面，所述第三表面为靠近所述介电结构的一侧，所述第四表面为远离所述介电结构的一侧；
对所述金属层的所述第四表面进行抛光，使得所述第四表面与所述通孔的底部具有第三距离，所述第四表面与所述平坦区域的顶部具有第四距离，并且所述第三距离大于所述第四距离，所述第三距离与所述第四距离的差值为所述平坦区域的高度；
在所述金属层上方形成第一键合层；
键合衬底，在所述第一键合层的所述第二表面一侧键合所述衬底。
12.根据权利要求9～11中任意一项所述的发光二极管元件的制造方法，其特征在于，所述第一键合层的所述第二表面的表面粗糙度小于等于10nm。
13.根据权利要求9～11中任意一项所述的发光二极管元件的制造方法，其特征在于，形成所述外延结构的所述第二半导体层结构之后，还包括形成透明导电层，所述通孔暴露所述透明导电层。
14.根据权利要求9～11中任意一项所述的发光二极管元件的制造方法，其特征在于，键合衬底包括以下步骤：
在所述衬底的正面形成第二键合层；
将所述第一键合层和所述第二键合层进行键合。
15.一种发光装置，其特征在于，包括电路基板以及设置在电路基板上的发光元件，所述发光元件包含权利要求1～8中任意一项所述的发光二极管元件。
CN202310985228.XA 2023-08-07 2023-08-07 一种发光二极管元件及其制造方法及发光装置 Pending CN117133840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310985228.XA CN117133840A (zh) 2023-08-07 2023-08-07 一种发光二极管元件及其制造方法及发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310985228.XA CN117133840A (zh) 2023-08-07 2023-08-07 一种发光二极管元件及其制造方法及发光装置

Publications (1)

Publication Number Publication Date
CN117133840A true CN117133840A (zh) 2023-11-28

Family

ID=88853702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310985228.XA Pending CN117133840A (zh) 2023-08-07 2023-08-07 一种发光二极管元件及其制造方法及发光装置

Country Status (1)

Country Link
CN (1) CN117133840A (zh)

Similar Documents

Publication Publication Date Title
CN109564930B (zh) 用于生产包括多个氮化镓二极管的光电设备的方法
JP5347200B2 (ja) 半導体発光素子
TWI413277B (zh) 發光半導體元件之製造技術
KR101799716B1 (ko) 복합 기판 상에 성장되는 반도체 발광 장치
US11251167B2 (en) Multi-junction LED with eutectic bonding and method of manufacturing the same
US8378461B2 (en) Light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof
US20040061123A1 (en) Optimized contact design for flip-chip LED
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2002237618A (ja) 表示装置およびその製造方法
CN101820043A (zh) 发光装置
KR101811673B1 (ko) 반도체 발광 디바이스 상에 유전체 층을 형성하는 방법
TW200403869A (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
KR101393745B1 (ko) 반도체 발광소자 및 그 제조방법
KR101762368B1 (ko) 얇은 ｎ-형 영역을 갖는 ⅲ-ｖ족 발광 디바이스
KR20120101324A (ko) 반도체 발광 장치용 콘택
US7732231B1 (en) Method of forming a dielectric layer on a semiconductor light emitting device
US20240274772A1 (en) Subpixel light emitting diodes for direct view display and methods of making the same
KR101713187B1 (ko) 반도체 발광 디바이스를 위한 반사성 접촉부
KR20120051647A (ko) 텍스처 표면 상에 형성된 콘택을 갖는 반도체 발광 장치
CN117133840A (zh) 一种发光二极管元件及其制造方法及发光装置
JP6676795B2 (ja) 光電子デバイス及び方法
CN217387195U (zh) 一种倒装型microled芯片结构
CN116995173A (zh) 一种发光二极管元件及其制造方法及发光装置
KR20210143452A (ko) 반도체 발광소자 및 이를 구비한 발광소자 패키지
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination