JP6672832B2

JP6672832B2 - 液晶表示装置および電子機器

Info

Publication number: JP6672832B2
Application number: JP2016012034A
Authority: JP
Inventors: 浩一甘利; 卓坂入
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2016-01-26
Filing date: 2016-01-26
Publication date: 2020-03-25
Anticipated expiration: 2036-01-26
Also published as: US10877341B2; CN108604033B; JP2017134138A; WO2017130796A1; CN108604033A; TWI720107B; US20200201129A1; TW201736925A

Description

本開示は、例えばＬＣＯＳ（Liquid crystal on silicon）等を用いた液晶表示装置および、そのような液晶表示装置を備えた電子機器に関する。

ＬＣＯＳ技術を用いた液晶表示装置では、駆動基板としてのシリコン（Ｓｉ）チップと対向基板との間に液晶が封止されている。このような液晶表示装置では、均一な厚み（セルギャップ）を確保するために、シリコンチップ表面の平坦性を高めることを目的として、様々な研究開発がなされている（例えば、特許文献１，２）。

特開平８−１７９３７７号公報特開２０００−１９４００８号公報

例えば、上記特許文献１では、有効画素領域の周辺領域に、有効画素領域と同様のダミーの画素領域を設けることで、平坦性向上が図られている。また、特許文献２では、液晶を封止するシール下部の領域に、メタルパターンを設け、このメタルパターンの配置密度を制御することで平坦性向上が図られている。

しかしながら、上記のような液晶表示装置では、製造プロセスにおいて対向基板が変形し、基板同士が接触することがある。各基板の表面には、液晶配向のための配向膜が形成されていることから、接触によりこの配向膜が損傷してしまう。この結果、液晶の配向不良を生じ、表示画質が劣化してしまう。

本開示はかかる問題点に鑑みてなされたもので、その目的は、表示画質の劣化を抑制することが可能な液晶表示装置および電子機器を提供することにある。

本開示の液晶表示装置は、シリコン（Ｓｉ）基板の上に複数の配線層を含むと共に、一方の面に複数の第１電極を有する第１基板と、第１基板に対向配置されると共に、複数の第１電極に対向して第２電極を有する第２基板と、第１基板と第２基板との間に封止された液晶層とを備え、第１基板の面内の周辺部における厚みは、中央部における厚みよりも大きく、複数の配線層のうちの第１配線層の配置密度は、周辺部において中央部よりも高いものである。

シリコン（Ｓｉ）基板の上に複数の配線層を含むと共に、一方の面に複数の第１電極を有する第１基板と、
前記第１基板に対向配置されると共に、前記複数の第１電極に対向して第２電極を有する第２基板と、
前記第１基板と前記第２基板との間に封止された液晶層と
を備え、
前記第１基板の面内の周辺部における厚みは、中央部における厚みよりも大きく、
前記複数の配線層のうちの第１配線層の配置密度は、前記周辺部において前記中央部よりも高い
液晶表示装置。

本開示の電子機器は、上記本開示の液晶表示装置を備えたものである。

本開示の液晶表示装置および電子機器では、シリコン（Ｓｉ）基板の上に複数の配線層を含む第１基板の面内の周辺部における厚みが、中央部における厚みよりも大きく、さらに、複数の配線層のうちの第１配線層の配置密度は、周辺部において中央部よりも高くなっている。ここで、製造プロセスでは、例えば第１基板と第２基板とを重ね合わせる際の加圧により、あるいは液晶封入の際の負圧により、第２基板が変形する（湾曲する）ことがある。この変形に起因して、第２基板が第１基板へ接触すると、各表面（液晶層側の面）に形成された配向膜が損傷し、液晶の配向不良を生じる。第１基板の厚みが周辺部において中央部よりも大きいことにより、上記のような第２基板の変形による基板同士の接触が抑制される。これにより、配向膜の損傷が抑制され、液晶の配向不良が発生しにくくなる。

本開示の液晶表示装置および電子機器によれば、複数の配線層を含む第１基板の面内の周辺部における厚みが、中央部における厚みよりも大きく、さらに、複数の配線層のうちの第１配線層の配置密度は、周辺部において中央部よりも高くなっている。これにより、製造プロセスにおいて第２基板の変形が生じた場合にも、第１基板と第２基板との接触を抑制して、配向膜損傷による液晶の配向不良の発生を抑制することができる。よって、表示画質の劣化を抑制することが可能となる。

尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。

本開示の第１の実施形態に係る液晶表示装置の構成を表す断面模式図である。図１に示した液晶表示装置の有効画素対向サイズと駆動基板の凹み量との関係を表す図である。図２Ａに示した対向サイズと凹形状について説明するための図である。図１に示した液晶表示装置の画素回路の構成を表す回路図である。図１に示した液晶表示装置の画素位置と配線密度との関係を表す図である。図１に示した液晶表示装置の画素位置と配線密度との関係を表す図である。図１に示した駆動基板の各配線層の積層順序を表す模式図である。図１に示した駆動基板の中央部における画素構成を表す平面図である。図１に示した駆動基板の周辺部における画素構成を表す平面図である。図１に示した駆動基板の製造方法を説明するための断面図である。図８の工程に続く工程を表す断面図である。図９の工程に続く工程を表す断面図である。図１０Ａの工程に続く工程を表す断面図である。図１０Ｂの工程に続く工程を表す断面図である。変形例１に係る駆動基板の製造方法を説明するための断面図である。図１２の工程に続く工程を表す断面図である。図１３の工程に続く工程を表す断面図である。変形例２に係る液晶表示装置の構成を表す断面模式図である。本開示の第２の実施形態に係る液晶表示装置の構成を表す断面模式図である。図１６に示した駆動基板の製造方法を説明するための断面図である。図１７の工程に続く工程を表す断面図である。図１８Ａの工程に続く工程を表す断面図である。図１８Ｂの工程に続く工程を表す断面図である。図１８Ｃの工程に続く工程を表す断面図である。適用例１に係る投射型表示装置の全体構成を表す機能ブロック図である。適用例２に係るデジタル一眼レフカメラの構成を表す正面図である。適用例２に係るデジタル一眼レフカメラの構成を表す背面図である。適用例３に係るヘッドマウントディスプレイの構成を表す斜視図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．第１の実施形態（配線密度パターンにより、中央部よりも周辺部において大きい厚みを有する駆動基板を備えた液晶表示装置の例）
２．変形例１（駆動基板の製造方法の他の例）
３．変形例２（他の配線層の配線密度を変化させた場合の例）
４．第２の実施形態（中央部よりも周辺部において大きい厚みを有する駆動基板を備えた他の液晶表示装置の例）
５．適用例１〜３（電子機器の例）

［構成］
図１は、本開示の第１の実施形態に係る液晶表示装置（液晶表示装置１）の構成を表したものである。液晶表示装置１は、例えばＬＣＯＳ（Liquid crystal on silicon）を用いた反射型表示デバイスである。

液晶表示装置１は、例えば駆動基板１０（第１基板）と対向基板２０（第２基板）との間に液晶層１２が封止されたものである。駆動基板１０の一面（液晶層１２側の面Ｓ１）には、複数の画素電極１１ａ（第１電極）を含む反射電極層１１が形成されている。対向基板２０の一面（液晶層１２側の面）には、反射電極層１１に対向して対向電極１３ａ（第２電極）が形成されている。液晶層１２の周囲は封止部材１４によって封止されている。

この液晶表示装置１は、複数の画素を含む有効画素領域Ａを有している。各画素は、例えば液晶素子ＬＣ、後述のＦＥＴ（Field Effect Transistor：電界効果トランジスタ）１１０および保持容量Ｃｐ等含む。液晶素子ＬＣは、画素電極１１ａと、この画素電極１１ａの直上に配置された液晶層１２および対向電極１３ａを含むものである。

駆動基板１０は、例えばシリコン（Ｓｉ）からなる基板の上に複数の配線層（ここでは、２つの配線層１５ａ，１５ｂ）が設けられたものである。この駆動基板１０には、詳細は後述するが、薄膜トランジスタを含む画素回路や各種配線等が多層にわたって形成されている。また、これらの画素回路を構成する各配線層が、層間絶縁膜を介して積層され、駆動基板１０の表面は絶縁膜（絶縁膜１５０）で覆われている。この絶縁膜１５０は、本開示の「第１絶縁膜」の一具体例に相当する。

この駆動基板１０では、面内の周辺部における厚みｔ２が、中央部における厚みｔ１よりも大きくなっている。具体的には、駆動基板の面Ｓ１は、少なくとも有効画素領域Ａに凹形状を有している（有効画素領域Ａにおいて凹んでいる）。詳細には、駆動基板１０の面Ｓ１は、有効画素領域Ａにおいて湾曲（または中央部から周辺部に向かって傾斜）しており、これにより駆動基板１０では、中央部から周辺部に向かって緩やかに厚みが大きくなっている。反射電極層１１は、この面Ｓ１上に形成されている。但し、駆動基板１０の面Ｓ１は、緩やかに湾曲または傾斜する形状に限定されない。面Ｓ１は、駆動基板１０の周辺部の厚みｔ２が中央部の厚みｔ１よりも大きくなるような凹形状を有していればよく、例えば、駆動基板１０の厚みが、周辺部から中央部に向かって階段状に変化していてもよい。

図２Ａに、有効画素領域Ａのサイズ（有効画素対向サイズ）と、面Ｓ１の凹み量（任意単位）との関係について示す。ここで、有効画素サイズが大きくなるほど、製造プロセスにおいて液晶層１２に注入される液晶の量が多くなる。これにより、液晶層１２の膨張力が増し、これに伴って対向基板２０の変形量も小さくなる。面Ｓ１の凹み量は、この対向基板２０の変形量に応じて、即ち有効画素サイズに応じて設定されることが望ましい。一例としては、有効画素対向サイズが０．６型の場合の凹み量（厚みｔ１，ｔ２の差に対応する量）は１であり、０．３型の場合の凹み量は０．５であることが理想的である。また、面Ｓ１の凹形状は、図２Ｂに示したように、駆動基板１０の少なくとも有効画素領域Ａにおいて、短辺方向および長辺方向の両方の方向に沿って形成されていることが望ましい。

尚、駆動基板１０の面Ｓ１と反対側の面は、例えば平坦な面となっている。また、対向基板２０は、ここでは、駆動基板１０の面Ｓ１の形状に倣って全体が湾曲した状態で配置されている。これにより、有効画素領域において、均一なセルギャップが確保される。但し、対向基板２０は、平板状であってもよい。また、対向基板２０の湾曲形状における凹み量（変形量）は、面Ｓ１の凹み量（厚みｔ１，ｔ２の差に相当する量）と同じであってもよいし、異なっていてもよい。

反射電極層１１は、複数の画素電極１１ａを含む層である。画素電極１１ａは、画素毎に配置され、例えばアルミニウム（Ａｌ）等の高反射率を有する金属を含んで構成されている。画素電極１１ａの表面には、例えば配向膜１１ｂが形成されている。配向膜１１ｂは、例えば各画素電極１１ａの上面を覆うと共に、画素電極１１ａ同士の間の領域を埋めるように形成されている。この配向膜１１ｂは、例えば無機配向膜であり、この配向膜１１ｂには、液晶層１２の駆動モードに応じた配向処理が施されている。

液晶層１２は、画素電極１１ａおよび対向電極１３ａを通じて電圧が印加されることで、通過する光の透過率を変化させる液晶を含むものである。液晶層１２に用いられる液晶の種類（駆動モード）は、特に限定されないが、例えばＶＡ(Vertical alignment)液晶、またはＴＮ（Twisted Nematic）液晶等が挙げられる。

液晶層１２の厚み（セルギャップ）は、例えば１μｍ以上５μｍ以下である。この液晶層１２は、例えばスペーサを用いずに駆動基板１０と対向基板２０との間に挟持されている。換言すると、液晶表示装置１では、対向基板２０と駆動基板１０とがスペーサを介さずに重ね合わせられている。この液晶層１２の周囲に形成された封止部材１４は、例えば紫外線硬化型の樹脂を含んで構成されている。

対向電極１３ａは、例えば有効画素領域Ａの全域にわたって形成されており、各画素に共通の電極となっている。この対向電極１３ａは、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜から構成されている。この対向電極１３ａの表面には、例えば配向膜１３ｂが形成されている。配向膜１３ｂは、例えば無機配向膜であり、この配向膜１３ｂには、液晶層１２の駆動モードに応じた配向処理が施されている。

対向基板２０は、例えばガラス基板を含んで構成されている。この対向基板２０には、上記の対向電極１３ａおよび配向膜１３ｂの他に、カラーフィルタが形成されていてもよい。液晶表示装置１が、単色を表示する場合には、例えば赤（Ｒ），緑（Ｇ），青（Ｂ）のうちのいずれかのカラーフィルタが設けられる。あるいは、３原色を表示する場合には、Ｒ，Ｇ，Ｂの各カラーフィルタが所定の配列で設けられる。

（駆動基板１０の詳細構成）
図３は、液晶表示装置１の画素回路の構成を表したものである。尚、図３では、４つの画素Ｐに対応する領域について示している。このように、画素（画素Ｐ）は、液晶素子ＬＣと、保持容量Ｃｐと、ＦＥＴ１１０とを含むものである。各画素Ｐには、走査線ＧＬと信号線ＤＬとが接続されている。走査線ＧＬは、ＦＥＴ１１０の例えばゲートに接続されており、図示しない走査線駆動回路から、所定のタイミングでＦＥＴ１１０へ走査信号を供給するための配線である。信号線ＤＬは、外部から入力された映像信号に基づく信号を、信号線駆動回路から各画素Ｐへ供給するための配線である。尚、走査線駆動回路および信号線駆動回路は、有効画素領域Ａの周辺領域に形成されるか、または接続されている。この画素回路は、駆動基板１０に複数層にわたって形成されている。

本実施の形態では、これらの複数の配線層のうちの１つの配線層（配線層１５ａ）が、所定の配置密度（配線密度）で配置されている。配線層１５ａは、例えば駆動基板１０に形成された複数の配線層のうちの最上層の配線層であり、例えばアルミニウムまたは銅（Ｃｕ）等の金属から構成されている。本実施の形態では、配線層１５ａ上に形成された絶縁膜１５０の厚みが周辺部において中央部よりも大きくなっている。絶縁膜１５０の表面が例えば面Ｓ１を構成し、この面Ｓ１に配線層１５ａの配置パターンに応じた凹形状が形成されている。絶縁膜１５０は、例えば酸化シリコン（ＳｉＯ₂）を含んで構成されている。

図４Ａおよび図４Ｂに、画素位置と配線密度との関係の一例について示す。このように、周辺部における配置密度が、中央部における配置密度よりも高くなるように設計される。配置密度の変化のパターンとしては、図４Ａに示したように緩やかに変化するものであってもよいし、あるいは図４Ｂに示したように、階段状に変化するものであってもよい。但し、図４Ａに示したように、配置密度が緩やかに変化することが望ましい。後述するＣＭＰプロセスにおいて、装置による加工ばらつきの影響を受けにくくなり、緩やかな湾曲形状を形成して、ユニフォーミティを向上できるためである。また、中央部と周辺部との配置密度差ｄ１は、例えば５％以上であることが望ましい。

図５ないし図７に、上記のような配線層１５ａを有する画素回路の一例について示す。図５は、駆動基板１０に配置された各配線層の積層構造を説明するための模式図である。図６は、有効画素領域Ａの中央部における画素構成について、図７は、周辺部における画素構成について示している。

図５に示したように、駆動基板１０では、シリコン基板の側から順に、例えばＦＥＴ１１０の半導体層（Ｓｉ拡散層１１１）と、ゲート電極１１０Ｇと、走査線ＧＬと、信号線ＤＬとが積層されている。各配線層間は、ビアＶ１，Ｖ２，Ｖ３により層間接続されている。この積層構造において、走査線ＧＬと同じ層に、ＦＥＴ１１０を構成するソース電極１１０Ｓとドレイン電極１１０Ｄとが配置されている。また、ゲート電極１１０ＧおよびＳｉ拡散層１１１と同じ層に保持容量Ｃｐが形成されている。

配線層１５ａは、例えばＦＥＴ１１０と画素電極１１ａとの間の層（ここでは、信号線ＤＬと同層）内に配置されると共に、画素電極１１ａにビアＶ１を介して電気的に接続されている。この配線層１５ａでは、図６および図７に示したように、周辺部の配線密度が中央部の配線密度よりも高くなっている。具体的には、周辺部に配置された配線（配線１５ａ２）では、中央部に配置された配線（配線１５ａ１）よりも、配線同士の間隔が小さく、また配線占有面積が大きくなっている。特に図示はしないが、中央部と周辺部との間の領域では、中央部から周辺部に向かって階段状または徐々に配線同士の間隔または占有面積が変化するように設計される。

尚、図６および図７に示したレイアウトは一例であり、配線１５ａ１，１５ａ２を含む各構成要素のレイアウトはこれに限定されるものではない。配線１５ａ１，１５ａ２の各面形状は、図示した矩形状に限らず、他の形状であってもよい。また、配線層１５ａでは、画素毎に１つの配線（配線１５ａ１，１５ａ２）が配置されているが、画素内に複数の配線が配置されてもよい（ダミーの配線を含んでいてもよい）。

（駆動基板１０の製造方法）
上記のような駆動基板１０は、例えば次のようにして形成することができる。図８〜図１１は、駆動基板１０の製造工程を説明するための断面図である。尚、これらの図では、周辺部の２画素に対応する領域と中央部の２画素に対応する領域のみを抜粋して示している。

まず、図８に示したように、例えばシリコンよりなる基板１２０上の選択的な領域に、各種の薄膜プロセスを用いて、複数のＦＥＴ１１０を形成する。

続いて、上述した材料（例えばアルミニウム）からなる配線層１５ａ（配線１５ａ１，１５ａ２）を形成する。具体的には、図９に示したように、ＦＥＴ１１０を覆って層間絶縁膜１２１を形成する。この後、例えばスパッタ法を用いてアルミニウムを成膜した後、フォトリソグラフィ法およびエッチングを用いて、周辺部に配線１５ａ２を、中央部に配線１５ａ１をそれぞれ形成する。各配線１５ａ１，１５ａ２は、層間絶縁膜１２１に形成されたビア１２２（図５〜図７のビアＶ２に相当）を介して下層のＦＥＴ１１０と電気的に接続される。

次いで、配線１５ａ１，１５ａ２上に、絶縁膜１５０（絶縁膜１２３，１２４）を形成する。具体的には、まず、図１０Ａに示したように、配線１５ａ１，１５ａ２のそれぞれを覆うように、例えばＳｉＯ₂からなる絶縁膜１２３を、例えばＨＤＰ（High Density Plasma）技術を用いて所定の厚みで成膜する。これにより、配線１５ａ１，１５ａ２による段差を残しつつ絶縁膜１２３が形成される。続いて、図１０Ｂに示したように、例えばＳｉＯ₂からなる絶縁膜１２４を、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により成膜する。これにより、成膜された絶縁膜１２４では、配線密度の高い周辺部において、配線密度の低い中央部よりも大きな厚みとなる。

この後、絶縁膜１２４の上から例えばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を用いてその表面側を部分的に削る。これにより、図１１に示したように、絶縁膜１２４では、周辺部における厚みｔ１２が中央部における厚みｔ１１よりも大きくなる。これにより、周辺部と中央部とにおいて厚みの異なる絶縁膜１５０が形成される。即ち、駆動基板１０に、凹形状を有する面Ｓ１を形成することができる。以上により、駆動基板１０を形成することができる。

［効果］
本実施の形態の液晶表示装置１では、画素電極１１ａおよび対向電極１３ａを通じて、液晶層１２に対して画素毎に映像信号に対応する電圧が印加される。これにより、液晶層１２では、画素毎に透過率が変化する。対向基板２０の側から入射した光は、反射電極層１１において反射された後、液晶層１２を透過する際に画素毎に変調され、映像として表示される。

ここで、このような液晶表示装置１では、製造プロセスにおいて、駆動基板１０と対向基板２０との重ね合わせの際に加圧される。また、これらの駆動基板１０と対向基板２０との間に液晶を封入して液晶層１２を形成する際には負圧となる。これらの圧力下では、対向基板２０が変形する（湾曲する）し、この変形によって、対向基板２０が駆動基板１０へ接触することがある。この結果、駆動基板１０および対向基板２０の各表面（液晶層１２側の面）に形成された配向膜が損傷し、液晶の配向不良を生じる。

この点において、本実施の形態では、駆動基板１０の厚みが周辺部において中央部よりも大きいことにより、具体的には、駆動基板１０の面Ｓ１が凹形状を有していることにより、上記のような対向基板２０の変形が生じた場合にも、駆動基板１０との接触が抑制される。これにより、配向膜１１ｂ，１３ｂの損傷が抑制され、液晶の配向不良が発生しにくくなる。

以上のように本実施の形態では、駆動基板１０の面内の周辺部における厚みｔ２が、中央部における厚みｔ１よりも大きくなっている。これにより、製造プロセスにおいて対向基板２０の変形が生じた場合にも、駆動基板１０と対向基板２０との接触を抑制して、配向膜損傷による液晶の配向不良の発生を抑制することができる。よって、表示画質の劣化を抑制することが可能となる。

次に、上記第１の実施の形態の変形例および他の実施の形態について説明する。以下では、上記第１の実施の形態と同様の構成要素には同一の符号を付し、適宜その説明を省略する。

＜変形例１＞
図１２〜図１４は、変形例１に係る駆動基板の製造方法を説明するための図である。上記第１の実施の形態では、駆動基板１０の製造方法において、アルミニウムからなる配線層１５ａを所定の配線密度で形成した後、その上に成膜した絶縁膜をＣＭＰにより研磨することで、凹形状を形成した。本変形例では、配線層１５ａが、例えば銅から構成される場合等に、いわゆるダマシンプロセスを用いて凹形状を形成する手法について説明する。

具体的には、まず図１２に示したように、絶縁膜１２５の上面に、中央部と周辺部とにおいて幅の異なる溝Ｈ１，Ｈ２を形成する。続いて、図１３に示したように、これらの溝Ｈ１，Ｈ２を埋め込むように、銅からなる金属層１２６を例えばスパッタ法を用いて成膜する。この後、例えばＣＭＰを用いて金属層１２６の表面側を削る。これにより、図１４に示したように、絶縁膜１２５では、配線層１５ａが埋め込み形成されると共に、周辺部における厚みｔ２２が中央部における厚みｔ２１よりも大きくなる。この絶縁膜１２５および配線層１５ａの上に、絶縁膜１５０を形成することで、絶縁膜１５０の表面を凹形状とすることができる。即ち、駆動基板１０に、凹形状を有する面Ｓ１を形成することができる。

＜変形例２＞
図１５は、変形例２に係る液晶表示装置の構成を表したものである。上記第１の実施の形態では、駆動基板１０において配線層１５ａが最上層に配置される場合について説明したが、この配線層１５ａは、必ずしも最上層のものでなくともよい。例えば、本変形例では、配線層１５ａが、駆動基板１０に配置された配線層のうち上から２番目の配線層となっている。

本変形例では、配線層１５ａの配線密度のパターンに応じて、上記第１の実施の形態と同様の手法により、その上に形成される層間絶縁膜１５１に凹形状が形成される。この層間絶縁膜１５１の上面に、配線層１５ｃおよび絶縁膜１５０が順に形成されることで、駆動基板１０の面Ｓ１に凹形状が形成される。

尚、本変形例では、上から２番目の配線層を配線層１５ａとして、所定の配線密度で形成するようにしたが、駆動基板１０が３層以上の配線層を含む場合には、上から３番目以降のいずれかの配線層が、上記のような配線密度を有していてもよい（上から３番目以降のいずれかの配線層が、配線層１５ａであってもよい）。また、上記のような配線密度を有する配線層１５ａが、複数形成されていても構わない。

＜第２の実施の形態＞
図１６は、本開示の第２の実施形態に係る液晶表示装置の構成を表したものである。この液晶表示装置は、上記第１の実施の形態の液晶表示装置１と同様、例えばＬＣＯＳ（Liquid crystal on silicon）を用いた反射型表示デバイスである。また、駆動基板１０と対向基板２０との間に液晶層１２が封止されたものである。駆動基板１０の一面（液晶層１２側の面Ｓ１）には、複数の画素電極１１ａを含む反射電極層１１が形成されている。対向基板２０の一面（液晶層１２側の面）には、反射電極層１１に対向して対向電極１３ａが形成されている。液晶層１２の周囲は封止部材１４によって封止されている。

また、駆動基板１０では、例えばシリコンからなる基板の上に複数の配線層（配線層２１）が設けられている。配線層２１には、薄膜トランジスタを含む画素回路や各種配線等が、層間絶縁膜を介して積層されている。この配線層２１上に、絶縁膜１２７が形成されている。換言すると、駆動基板１０の表面側は絶縁膜１２７で覆われている。この絶縁膜１２７が、本開示の「第２絶縁膜」の一具体例に相当する。

この駆動基板１０では、上記第１の実施の形態と同様、面内の例えば有効画素領域Ａの周辺部における厚みｔ２が、中央部における厚みｔ１よりも大きくなっている。詳細には、駆動基板１０の面Ｓ１（絶縁膜１２７の表面）は、有効画素領域Ａにおいて凹形状を有し、これにより駆動基板１０では、中央部から周辺部に向かって緩やかに厚みが大きくなっている。反射電極層１１は、この面Ｓ１上に形成されている。

但し、本実施の形態では、配線層２１にダミー配線等が配置されることにより、その上に層間絶縁膜が平坦に形成されるように設計されている。即ち、第１の実施の形態と異なり、配線層２１における面内の配線密度の偏りを抑制して、層間絶縁膜ができるだけ平坦な表面形状を成すように形成されている。そして、駆動基板１０の表面側に成膜される絶縁膜１２７の表面が凹形状となるように加工することにより上記第１の実施の形態と同様の面Ｓ１を有する駆動基板１０を形成することができる。

具体的には、次のようにして、駆動基板１０を形成する。即ち、まず、図１７に示したように、配線層２１の配線密度等のレイアウトを適切に設計することにより、この上に表面が平坦な（平坦な面Ｓ１１０を有する）絶縁膜１２７ａを成膜する。

続いて、図１８Ａに示したように、絶縁膜１２７ａの面Ｓ１１０上に、所定のパターンを有するフォトレジスト膜１２８を形成する。このフォトレジスト膜１２８では、中央部と周辺部とにおいて開口ｈ３の配置密度が異なっている。具体的には、周辺部から中央部に向かって徐々に、開口ｈ３の配置密度が小さくなっている。このようなパターンを有するフォトレジスト膜１２８をマスクとして、図１８Ｂに示したように、例えばドライエッチングを施し、絶縁膜１２７ａの表面の選択的な領域を除去する。この後、フォトレジスト膜１２８を除去することにより、図１８Ｃに示したように、絶縁膜１２７ａの表面には、フォトレジスト膜１２８の開口ｈ３と同様の配置密度を有する凹部パターン１２７ｐが形成される。

この後、例えばＣＭＰにより凹部パターン１２７ｐが形成された絶縁膜１２７ａの面Ｓ１１０を削ることにより、図１９に示したように、凹形状を有する面Ｓ１が形成される。

本実施の形態においても、上記第１の実施の形態と同様、駆動基板１０の面内の周辺部における厚みｔ２が、中央部における厚みｔ１よりも大きくなっている。これにより、製造プロセスにおいて対向基板２０の変形が生じた場合にも、駆動基板１０と対向基板２０との接触を抑制して、配向膜損傷による液晶の配向不良の発生を抑制することができる。よって、上記第１の実施の形態と同等の効果を得ることができる。

次に、上記実施の形態および変形例に係る液晶表示装置の適用例について説明する。上記実施の形態等の液晶表示装置は、様々な電子機器に適用することができる。例えば、以下に説明するような、プロジェクタ（投射型表示装置）、カメラのビューファインダーおよびヘッドマウントディスプレイ等に搭載される。

＜適用例１＞
図２０は、適用例１に係る投射型表示装置（投射型表示装置２）の全体構成を表す機能ブロック図である。この投射型表示装置２は、例えばスクリーン２００（投射面）に画像を投射する表示装置である。投射型表示装置２は、例えば、図示しないＰＣ等のコンピュータや各種画像プレーヤ等の外部の画像供給装置に、Ｉ／Ｆ（インターフェイス）を介して接続されており、このインターフェイスに入力される画像信号に基づいて、スクリーン２００への投影を行うものである。

投射型表示装置２は、例えば、光源駆動部３１と、光源装置３２と、光変調装置１Ａと、投影光学系３３と、画像処理部３４と、フレームメモリ３５と、パネル駆動部３６と、投影光学系駆動部３７と、制御部３０とを備えている。

光源駆動部３１は、光源装置３２に配置された光源の発光タイミングを制御するためのパルス信号を出力するものである。この光源駆動部３１は、例えば図示しないＰＷＭ設定部、ＰＷＭ信号生成部およびリミッター等を備えており、制御部３０の制御に基づいて、液晶表示装置１の光源ドライバーを制御し、光源をＰＷＭ制御することにより、光源の点灯および消灯、あるいは輝度の調整を行うものである。

光源装置３２は、例えば光源と、光源を駆動する光源ドライバーと、光源を駆動する際の電流値を設定する電流値設定部とを備えている。光源ドライバーは、図示しない電源回路から供給される電源に基づき、光源駆動部３１から入力されるパルス信号に同期して、電流値設定部が設定した電流値をもつパルス電流を生成する。生成されたパルス電流は、光源に供給される。

光変調装置１Ａは、画像信号に基づき、光源装置３２から出力された光（照明光）を変調して画像光を生成するものであり、１または複数の反射型液晶デバイスを含んで構成されている。この光変調装置１Ａに、上記実施の形態等の液晶表示装置が適用される。光変調装置１Ａは、例えば、青色光を変調する液晶パネル、赤色光を変調する液晶パネル、および緑色光を変調する液晶パネルを含む。この光変調装置１Ａにより変調されたＲＧＢの各色光は、クロスダイクロイックプリズム等により合成されて、投影光学系３３に導かれる。

投影光学系３３は、光変調装置１Ａで変調された光をスクリーン２００上に投射して結像させるためのレンズ群等を含むものである。

画像処理部３４は、外部から入力された画像信号を取得して、画像サイズの判別、解像度の判別、および静止画像であるか動画像であるかの判別等を行うものである。動画像である場合には、フレームレート等の画像データの属性などについても判定する。また、取得した画像信号の解像度が、光変調装置１Ａの各液晶パネルの表示解像度と異なる場合には、解像度変換処理を行う。画像処理部３４は、これらの各処理後の画像を、フレーム毎にフレームメモリ３５に展開すると共に、フレームメモリ３５に展開したフレーム毎の画像を表示信号としてパネル駆動部３６に出力する。

パネル駆動部３６は、光変調装置１Ａの各液晶パネルを駆動するものである。このパネル駆動部３６の駆動により、各液晶パネルに配置された各画素における光の透過率が変化し、画像が形成される。

投影光学系駆動部３７は、投影光学系３３に配置されたレンズを駆動するモータを含んで構成されている。この投影光学系駆動部３７は、制御部３０の制御に従って、例えば投影光学系３３を駆動し、例えばズーム調整、フォーカス調整および絞り調整等を行うものである。

制御部３０は、光源駆動部３１、画像処理部３４、パネル駆動部３６および投影光学系駆動部３７を制御するものである。

＜適用例２＞
図２１Ａおよび図２１Ｂは、デジタル一眼レフカメラ４１０の外観を表したものである。このデジタル一眼レフカメラ４１０は、例えば本体部４１１，レンズ４１２，グリップ４１３，表示部４１４およびビューファインダー４１５などを有している。表示部４１４またはビューファインダー４１５に、上記実施の形態等の液晶表示装置が搭載されている。

＜適用例３＞
図２２は、ヘッドマウントディスプレイ４２０の外観を表したものである。ヘッドマウントディスプレイ４２０は、例えば眼鏡型の表示部４２１および支持部４２２を有している。表示部４２１に、上記実施の形態等の液晶表示装置が搭載されている。

以上、実施の形態および変形例を挙げて説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等において例示した液晶表示装置の構成要素の位置、形状および数等は、あくまでも一例であり、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。

また、本開示は以下のような構成を取り得るものである。
（１）
複数の配線層を含むと共に、一方の面に複数の第１電極を有する第１基板と、
前記第１基板に対向配置されると共に、前記複数の第１電極に対向して第２電極を有する第２基板と、
前記第１基板と前記第２基板との間に封止された液晶層と
を備え、
前記第１基板の面内の周辺部における厚みは、中央部における厚みよりも大きい
液晶表示装置。
（２）
前記第１基板の前記液晶層側の面は凹形状を有する
上記（１）に記載の液晶表示装置。
（３）
複数の画素を含み、
前記凹形状は、有効画素領域に形成されている
上記（２）に記載の液晶表示装置。
（４）
前記凹形状は、前記周辺部から中央部に向かって緩やかに湾曲した形状である
上記（２）に記載の液晶表示装置。
（５）
前記複数の配線層のうちの第１配線層の配置密度は、前記周辺部において前記中央部よりも高い
上記（１）〜（４）のいずれか１つに記載の液晶表示装置。
（６）
前記第１配線層は、前記複数の配線層のうちの最上層の配線層である
上記（５）に記載の液晶表示装置。
（７）
前記複数の配線層には、前記第１電極毎に薄膜トランジスタが形成され、
前記第１配線層は、前記薄膜トランジスタと前記第１電極との間の層に配置されている
上記（５）または（６）に記載の液晶表示装置。
（８）
前記第１基板は、前記第１配線層上に第１絶縁膜を有し、
前記第１絶縁膜の厚みは、前記周辺部において前記中央部よりも大きい
上記（５）〜（７）のいずれか１つに記載の液晶表示装置。
（９）
前記第１配線層の配置密度は、前記中央部から前記周辺部に向かって階段状にまたは緩やかに変化する
上記（５）〜（８）のいずれか１つに記載の液晶表示装置。
（１０）
前記第１配線層では、前記周辺部において前記中央部よりも配線同士の間隔が小さい
上記（５）〜（９）のいずれか１つに記載の液晶表示装置。
（１１）
前記第１配線層では、前記周辺部において前記中央部よりも配線面積占有率が高い
上記（５）〜（１０）のいずれか１つに記載の液晶表示装置。
（１２）
前記１または複数の配線層の上に第２絶縁膜を有し、
前記第２絶縁膜の厚みは、前記周辺部において前記中央部よりも大きい
上記（１）〜（１１）のいずれか１つに記載の液晶表示装置。
（１３）
前記第１電極は反射電極であり、
前記第２電極は透明電極である
上記（１）〜（１２）のいずれか１つに記載の液晶表示装置。
（１４）
前記第１基板はシリコン（Ｓｉ）基板を含み、
前記第２基板はガラス基板を含む
上記（１）〜（１３）のいずれか１つに記載の液晶表示装置。
（１５）
複数の配線層を含むと共に、一方の面に複数の第１電極を有する第１基板と、
前記第１基板に対向配置されると共に、前記複数の第１電極に対向して第２電極を有する第２基板と、
前記第１基板と前記第２基板との間に封止された液晶層と
を備え、
前記第１基板の面内の周辺部における厚みは、中央部における厚みよりも大きい
液晶表示装置を有する電子機器。

１…液晶表示装置、１０…駆動基板、１１…反射電極層、１１ａ…画素電極、１１ｂ，１３ｂ…配向膜、１２…液晶層、１３ａ…対向電極、１４…封止部材、１５ａ，１５ｂ，１５ｃ，２１…配線層、１５ａ１，１５ａ２…配線、２０…対向基板、１１０…ＦＥＴ、１５０…絶縁膜、１Ａ…光変調装置、２…投射型表示装置、Ａ…有効画素領域、Ｓ１…面、ｔ１，ｔ２，ｔ１１，ｔ１２，ｔ２１，ｔ２２…厚み。

Claims

シリコン（Ｓｉ）基板の上に複数の配線層を含むと共に、一方の面に複数の第１電極を有する第１基板と、
前記第１基板に対向配置されると共に、前記複数の第１電極に対向して第２電極を有する第２基板と、
前記第１基板と前記第２基板との間に封止された液晶層と
を備え、
前記第１基板の面内の周辺部における厚みは、中央部における厚みよりも大きく、
前記複数の配線層のうちの第１配線層の配置密度は、前記周辺部において前記中央部よりも高い
液晶表示装置。
前記第１基板の前記液晶層側の面は凹形状を有する
請求項１に記載の液晶表示装置。
複数の画素を含み、
前記凹形状は、有効画素領域に形成されている
請求項２に記載の液晶表示装置。
前記凹形状は、前記周辺部から前記中央部に向かって緩やかに湾曲した形状である
請求項２に記載の液晶表示装置。
前記第１配線層は、前記複数の配線層のうちの最上層の配線層である
請求項１〜４のいずれか１つに記載の液晶表示装置。
前記複数の配線層には、前記第１電極毎に電界効果型トランジスタが形成され、
前記第１配線層は、前記電界効果型トランジスタと前記第１電極との間の層に配置されている
請求項１〜５のいずれか１つに記載の液晶表示装置。
前記第１基板は、前記第１配線層上に第１絶縁膜を有し、
前記第１絶縁膜の厚みは、前記周辺部において前記中央部よりも大きい
請求項１〜６のいずれか１つに記載の液晶表示装置。
前記第１配線層の配置密度は、前記中央部から前記周辺部に向かって階段状にまたは緩やかに変化する
請求項１〜７のいずれか１つに記載の液晶表示装置。
前記第１配線層では、前記周辺部において前記中央部よりも配線同士の間隔が小さい
請求項１〜８のいずれか１つに記載の液晶表示装置。
前記第１配線層では、前記周辺部において前記中央部よりも配線面積占有率が高い
請求項１〜９のいずれか１つに記載の液晶表示装置。
前記複数の配線層の上に第２絶縁膜を有し、
前記第２絶縁膜の厚みは、前記周辺部において前記中央部よりも大きい
請求項１〜１０のいずれか１つに記載の液晶表示装置。
前記第１電極は反射電極であり、
前記第２電極は透明電極である
請求項１〜１１のいずれか１つに記載の液晶表示装置。
前記第２基板はガラス基板を含む
請求項１〜１２のいずれか１つに記載の液晶表示装置。
シリコン（Ｓｉ）基板の上に複数の配線層を含むと共に、一方の面に複数の第１電極を有する第１基板と、
前記第１基板に対向配置されると共に、前記複数の第１電極に対向して第２電極を有する第２基板と、
前記第１基板と前記第２基板との間に封止された液晶層と
を備え、
前記第１基板の面内の周辺部における厚みは、中央部における厚みよりも大きく、
前記複数の配線層のうちの第１配線層の配置密度は、前記周辺部において前記中央部よりも高い
液晶表示装置を有する電子機器。