JP6634839B2 - 半導体モジュール及び電子機器 - Google Patents
半導体モジュール及び電子機器 Download PDFInfo
- Publication number
- JP6634839B2 JP6634839B2 JP2016005072A JP2016005072A JP6634839B2 JP 6634839 B2 JP6634839 B2 JP 6634839B2 JP 2016005072 A JP2016005072 A JP 2016005072A JP 2016005072 A JP2016005072 A JP 2016005072A JP 6634839 B2 JP6634839 B2 JP 6634839B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- container
- refrigerant
- guide
- flow path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
例えば、積層された半導体チップ群を含む積層モジュールをカバーで覆い、そのカバー内に冷媒を流す手法が知られている。また、チャネルを設けたインターポーザを半導体チップ間に介在させた積層モジュールをカバーで覆い、そのカバー内を、積層モジュールの外側を覆う堰で上流側と下流側の空間に仕切り、インターポーザのチャネルのみに冷媒を流す手法が知られている。
図1は一形態に係る半導体モジュールを示す図である。図1(A)及び図1(B)にはそれぞれ、一形態に係る半導体モジュールの要部断面を模式的に図示している。図1(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図1(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。図1(A)及び図1(B)に示す太矢印は、冷媒の流れを模式的に図示したものである。
回路基板110は、プリント基板等であり、その一方の面110aに電極111が設けられる。回路基板110は、電極111と電気的に接続された、図示しない配線、ビア等の導体部を含む。
半導体装置120の、上下に隣接する半導体素子121間、及び最下層の半導体素子121と回路基板110との間には、バンプ123を含む接合部の高さに相当する隙間Gが存在する。
この場合も、上記同様、半導体装置120の隙間Gの内部経路102には冷媒150が入り込み難く、半導体装置120の脇Sの外部経路103に冷媒150が流れ易い。半導体装置120の平面サイズが比較的小さいと、外部経路103を流れる冷媒150によって端部が比較的効率的に冷却されることで、中央部も或る程度は冷却される。しかし、半導体装置120では、やはり端部に比べて中央部が高温になり易く、比較的高温の部分124aが生じることにより、半導体装置120内に温度ばらつきが生じ、半導体装置120の性能低下、破損等が生じる恐れがある。
図4は第1の実施の形態に係る半導体モジュールの一例を示す図である。図4(A)及び図4(B)にはそれぞれ、第1の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。尚、図4(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図4(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。また、図4(C)には、第1の実施の形態に係る半導体モジュールの一例の要部平面を模式的に図示している。図4(A)〜図4(C)に示す太矢印は、冷媒の流れを模式的に図示したものである。
回路基板10には、プリント基板等の各種回路基板が用いられる。回路基板10は、一方の面10aに設けられた電極11を有する。回路基板10の面10aには、配線パターンが設けられてもよい。回路基板10には、他方の面10bにも電極が設けられてよい。回路基板10は、電極11と電気的に接続された、図示しない配線、ビア等の導体部を含む。
半導体装置20の、上下に隣接する半導体素子21間、及び最下層の半導体素子21と回路基板10との間には、バンプ23を含む接合部の高さに相当する隙間Gが存在する。
ガイド部40を備える半導体モジュール1では、供給口31から容器30内に供給された冷媒4が、ガイド部40の流路41と流路42とに分岐される。流路41側に分岐された冷媒4は、その流路41を通って半導体装置20の脇Sの外部経路3に送られる。流路42側に分岐された冷媒4は、その流路42を通って半導体装置20の中央部に送られる。
図5は第1の実施の形態に係るガイド部の固定方法の説明図である。図5(A)及び図5(B)にはそれぞれ、第1の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図5(A)及び図5(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。
尚、ガイド44の下端は、図5(A)及び図5(B)に示すように回路基板10の面10aに接触させることができるほか、回路基板10の面10aの構造(電極11や配線パターンの配置等)によっては、接触させないようにすることもできる。
図6は第1の実施の形態に係るガイド部及び容器の第1の構成例を示す図である。図6(A)は第1の構成例に係るガイド部の斜視模式図である。図6(B)は第1の構成例に係る容器の斜視模式図である。図6(C)は第1の構成例に係るガイド部及び容器の斜視模式図である。
第3の構成例に係るガイド部40は、図8に示すように、一対のガイド44間の流路42が、半導体装置20側(冷媒4の下流、図面奥行き側)に向かって浅くなっている点で、上記図6(A)に示した第1の構成例に係るガイド部40と相違する。
図9は第1の実施の形態に係る半導体モジュールの第1の変形例を示す図である。図9(A)及び図9(B)にはそれぞれ、第1の変形例に係る半導体モジュールの要部断面を模式的に図示している。図9(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図9(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。また、図9(C)には、第1の変形例に係る半導体モジュールの要部平面を模式的に図示している。図9(A)〜図9(C)に示す太矢印は、冷媒の流れを模式的に図示したものである。
上中下の3つのガイド44bにより、半導体装置20の隙間Gに冷媒4が流れ込み易くなり、動作時に発熱する半導体装置20の温度ばらつき、それによる半導体装置20の性能低下、破損等が抑えられ、性能及び信頼性の高い半導体モジュール1bが実現される。
図11は第2の実施の形態に係る半導体モジュールの一例を示す図である。図11(A)及び図11(B)にはそれぞれ、第2の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図11(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図11(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。また、図11(C)には、第2の実施の形態に係る半導体モジュールの一例の要部平面を模式的に図示している。図11(A)〜図11(C)に示す太矢印は、冷媒の流れを模式的に図示したものである。
ガイド部50は、容器30内に配置される半導体装置20の脇Sの外部経路3に設けられる。ガイド部50は、一対のガイド54を有する。ガイド部50では、一対のガイド54間の領域、即ち半導体装置20が配置される領域が、冷媒4の流路51となる。ガイド54は、供給口31側に、流路51の面積が冷媒4の下流に向かって徐々に小さくなる部位52aを有し、排出口32側に、流路51の面積が冷媒4の下流に向かって徐々に大きくなる部位52bを有する。ガイド54は、半導体装置20の側壁24からは離間するように設けられる。例えば、ガイド54は、部位52aと部位52bとの境界52cと、半導体装置20の側壁24との間に、0.1mm〜1.0mmの隙間が形成されるように、設けられる。
ガイド部50を備える半導体モジュール1Aでは、供給口31から容器30内に供給された冷媒4の流れが、ガイド54の上流の部位52aによって、半導体装置20が配置される容器30の中央部側に集められる。これにより、半導体素子21間の隙間Gに冷媒4を流し込み、動作時に発熱する半導体装置20の、その中央部の温度上昇が抑えられる。
図12は第2の実施の形態に係るガイド部の固定方法の説明図である。図12(A)及び図12(B)にはそれぞれ、第2の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図12(A)及び図12(B)は、冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。
尚、ガイド54の下端は、図12(A)及び図12(B)のように回路基板10の面10aに接触させることができるほか、回路基板10の面10aの構造(電極11や配線パターンの配置等)によっては、接触させないようにすることもできる。
図13は第2の実施の形態に係るガイド部及び容器の第1の構成例を示す図である。図13(A)は第1の構成例に係るガイド部の斜視模式図である。図13(B)は第1の構成例に係る容器の斜視模式図である。図13(C)は第1の構成例に係るガイド部及び容器の斜視模式図である。
図16は第3の実施の形態に係る半導体モジュールの一例を示す図である。図16(A)及び図16(B)にはそれぞれ、第3の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図16(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図16(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。また、図16(C)には、第3の実施の形態に係る半導体モジュールの一例の要部平面を模式的に図示している。図16(A)〜図16(C)に示す太矢印は、冷媒の流れを模式的に図示したものである。
例えば、上記図6(A)に示したような支持体43、ガイド44及び突起45を有するガイド部40と、上記図13(A)に示したような支持体53、ガイド54及び突起55を有するガイド部50が、図17に示すように容器30に設けられる。例えば、容器30は、その側壁33に窪み33a及び窪み33bを有する。ガイド部40は、その突起45が容器30の窪み33aに嵌合され、容器30に設けられる。ガイド部50は、その突起55が容器30の窪み33bに嵌合され、容器30に設けられる。
例えば、上記図17に示したようなガイド部40及びガイド部50を設けた容器30が、半導体装置20が搭載された回路基板10上に、その半導体装置20を覆うように、設けられる。ガイド部40は、半導体装置20の上流に設けられ、ガイド部50は、半導体装置20の配置領域に設けられる。
次に、第4の実施の形態について説明する。
ガイド部40及びガイド部50に、更にガイド部60を設けた半導体モジュール1Cでは、上記のように、ガイド部40及びガイド部50によって半導体装置20の隙間Gに冷媒4が流れ込む。更に、半導体モジュール1Cでは、ガイド部60によって流路62が絞られていることで、そこを流れる冷媒4の流速が高められる。これにより、半導体装置20の隙間Gからの冷媒4の排出が促進され、半導体装置20から排出される冷媒4、半導体装置20の脇Sを流れる冷媒4が、効率的に排出口32側へと流される。また、隙間Gに流れ込んだ冷媒4が、ガイド部60の存在(抵抗)によって半導体装置20の下流側角部にも十分に行き渡る。ガイド部60を設けることで、半導体装置20の冷却効果を高めることができる。
尚、ガイド64の下端は、図20(A)及び図20(B)のように回路基板10の面10aに接触させることができるほか、回路基板10の面10aの構造(電極11や配線パターンの配置等)によっては、接触させないようにすることもできる。
図22に示すように、例えば上記図17に示したようなガイド部40及びガイド部50が設けられた容器30に、更に上記図21(A)に示したようなガイド部60が設けられる。この場合、容器30は、その側壁33に窪み33cを有し、ガイド部60は、その突起65が容器30の窪み33cに嵌合され、容器30に設けられる。
例えば上記図22に示したようなガイド部40、ガイド部50及びガイド部60を設けた容器30が、半導体装置20が搭載された回路基板10上に、その半導体装置20を覆うように、設けられる。ガイド部40は、半導体装置20の上流に設けられ、ガイド部50は、半導体装置20の配置領域に設けられ、ガイド部60は、半導体装置20の下流に設けられる。回路基板10上の半導体装置20を、ガイド部40、ガイド部50及びガイド部60を設けた容器30で覆うことで、半導体装置20について十分な冷却効果が得られる半導体モジュール1Cが実現される。
また、半導体装置20の下流に設けるガイド部60の形状及び配置により、ガイド部60単体でも内部経路2と外部経路3との流量をそれぞれ調整可能である場合には、ガイド部材としてガイド部40及びガイド部50を設けず、ガイド部60のみを設けてもよい。
図24は第5の実施の形態に係る半導体モジュールの一例を示す図である。図24(A)及び図24(B)にはそれぞれ、第5の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図24(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図24(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。また、図24(C)には、第5の実施の形態に係る半導体モジュールの一例の要部平面を模式的に図示している。図24(A)〜図24(C)に示す太矢印は、冷媒の流れを模式的に図示したものである。
図26は第6の実施の形態に係る半導体モジュールの一例を示す図である。図26(A)及び図26(B)にはそれぞれ、第6の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図26(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図26(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。また、図26(C)には、第6の実施の形態に係る半導体モジュールの一例の要部平面を模式的に図示している。図26(A)〜図26(C)に示す太矢印は、冷媒の流れを模式的に図示したものである。
ガイド部40F、ガイド部50F及びガイド部60Fを設けた半導体モジュール1Fでは、供給口31から容器30内に供給された冷媒4が、ガイド部40Fの流路41Fと流路42Fとに分岐される。流路41F側に分岐された冷媒4は、ガイド部50Fの方に流れ、流路42F側に分岐された冷媒4は、半導体装置20の方に流れる。
また、ここではガイド部40F、ガイド部50F及びガイド部60Fを設ける例を示したが、これらのうち、ガイド部40Fのみ、或いはガイド部50Fのみ、或いはガイド部60Fのみを設けることもできる。更にまた、ガイド部40F、ガイド部50F及びガイド部60Fのうち、ガイド部40Fとガイド部50Fのみ、或いはガイド部40Fとガイド部60Fのみ、或いはガイド部50Fとガイド部60Fのみを設けることもできる。
図27は第6の実施の形態に係るガイド部及び容器の第1の構成例を示す図である。図27はガイド部及び容器の斜視模式図である。
図28は第6の実施の形態に係るガイド部及び容器の第2の構成例を示す図である。図28はガイド部及び容器の斜視模式図である。
例えば、上記図27に示したようなガイド部70を設けた容器30が、半導体装置20が搭載された回路基板10上に、その半導体装置20を覆うように、設けられる。半導体装置20は、コーナー20aが供給口31側(対角のコーナー20bが排出口32側)を向くように、回路基板10上に配置される。このような向きで回路基板10上に搭載された半導体装置20を、ガイド部70を設けた容器30で覆うことで、半導体装置20について十分な冷却効果が得られる半導体モジュール1Fが実現される。
図30は第7の実施の形態に係る半導体モジュールの一例を示す図である。図30(A)及び図30(B)にはそれぞれ、第7の実施の形態に係る半導体モジュールの一例の要部断面を模式的に図示している。図30(A)は冷媒の上流から下流に向かう方向に沿った要部断面模式図、図30(B)は冷媒の上流から下流に向かう方向と直交する方向に沿った要部断面模式図である。図30(A)及び図30(B)に示す太矢印は、冷媒の流れを模式的に図示したものである。
図31は第7の実施の形態に係る半導体素子の発熱量と温度の関係の一例を示す図である。
以上説明した実施の形態に関し、更に以下の付記を開示する。
前記容器内に設けられ、前記冷媒が流れる内部経路を有する半導体装置と、
前記容器内に設けられ、前記内部経路を流れる前記冷媒の第1流量と、前記半導体装置の外側を流れる前記冷媒の第2流量とを調整するガイド部材と
を含むことを特徴とする半導体モジュール。
前記半導体装置の一方側に設けられ、前記冷媒が供給される供給口と、
前記半導体装置の他方側に設けられ、前記冷媒が排出される排出口と
を有することを特徴とする付記1に記載の半導体モジュール。
第1半導体素子と、
前記第1半導体素子上に実装された第2半導体素子と
を含み、
前記第1半導体素子と前記第2半導体素子との間に前記内部経路を有することを特徴とする付記1又は2に記載の半導体モジュール。
前記第1流路は、前記容器の側壁に沿って設けられ、
前記第2流路は、前記第1流路よりも内側に設けられ、前記冷媒の流路面積が、前記半導体装置に近付くにつれて絞られることを特徴とする付記4に記載の半導体モジュール。
(付記10) 前記第3流路は、部分的に、前記冷媒の流路面積が、前記容器の側壁側から前記半導体装置側に絞られることを特徴とする付記9に記載の半導体モジュール。
前記第4流路は、前記容器の側壁に沿って設けられ、
前記第5流路は、前記第4流路よりも内側に設けられ、前記冷媒の流路面積が、前記半導体装置に近付くにつれて絞られることを特徴とする付記11に記載の半導体モジュール。
(付記14) 前記半導体装置は、平面視で矩形状を有し、一角を前記冷媒の上流に向けて前記容器内に設けられることを特徴とする付記1乃至13のいずれかに記載の半導体モジュール。
前記容器は、前記基板上に、前記半導体装置を収容して設けられることを特徴とする付記1乃至14のいずれかに記載の半導体モジュール。
前記上面を冷却する冷却部を更に含むことを特徴とする付記1乃至15のいずれかに記載の半導体モジュール。
前記容器内に設けられ、前記冷媒が流れる内部経路を有する半導体装置と、
前記容器内に設けられ、前記内部経路を流れる前記冷媒の第1流量と、前記半導体装置の外側を流れる前記冷媒の第2流量とを調整するガイド部材と
を含む半導体モジュールを搭載することを特徴とする電子機器。
2,102 内部経路
3,103 外部経路
4,5,150 冷媒
10,110 回路基板
10a,10b,21a,21b,110a,121a,121b 面
11,111 電極
20,120 半導体装置
20a,20b コーナー
21,121 半導体素子
23,123 バンプ
24,33 側壁
30,80,130 容器
31,81,131 供給口
32,82,132 排出口
33a,33b,33c,34a,34b,34c 窪み
34 上壁
40,40a,40b,40F,50,50F,60,60F,70 ガイド部
41,41a,41b,41F,42,42a,42b,42F,51,51F,61,61F,62,62F 流路
43,53,63,73 支持体
44,44a,44b,44F,54,54F,64,64F ガイド
45,46,55,56,65,66 突起
52a,52b,52Fa,52Fb,67Fa,67Fb 部位
52c 境界
71 鎖線
90 電子機器
124,124a,125 高温の部分
160 堰
G 隙間
S 脇
W1,W2 幅
Claims (8)
- 冷媒が流される容器と、
前記容器内に設けられ、前記冷媒が流れる内部経路を有する半導体装置と、
前記容器内に設けられ、前記内部経路を流れる前記冷媒の第1流量と、前記半導体装置の外側を流れる前記冷媒の第2流量とを調整するガイド部材と
を含み、
前記ガイド部材は、前記半導体装置の、前記冷媒の上流に設けられて、前記第1流量と前記第2流量とを調整する第1ガイド部を含み、
前記第1ガイド部は、分岐された第1流路と第2流路とを有し、
前記第1流路は、前記容器の側壁に沿って、前記半導体装置の外側に対応して設けられ、
前記第2流路は、前記第1流路よりも内側に設けられ、前記冷媒の流路面積が、前記半導体装置に近付くにつれて絞られることを特徴とする半導体モジュール。 - 前記ガイド部材は、前記冷媒の流れ方向から見た前記半導体装置の外側に設けられて、前記第1流量と前記第2流量とを調整する第2ガイド部を含むことを特徴とする請求項1に記載の半導体モジュール。
- 前記第2ガイド部は、前記容器の側壁と前記半導体装置の側壁との間に第3流路を有することを特徴とする請求項2に記載の半導体モジュール。
- 前記ガイド部材は、前記半導体装置の、前記冷媒の下流に設けられて、前記第1流量と前記第2流量とを調整する第3ガイド部を含むことを特徴とする請求項1乃至3のいずれかに記載の半導体モジュール。
- 前記第3ガイド部は、分岐された第4流路と第5流路とを有し、
前記第4流路は、前記容器の側壁に沿って設けられ、
前記第5流路は、前記第4流路よりも内側に設けられ、前記冷媒の流路面積が、前記半導体装置に近付くにつれて絞られることを特徴とする請求項4に記載の半導体モジュール。 - 前記第3ガイド部は、前記冷媒を前記容器の側壁側から中央側に導いて下流へと流す第6流路を有することを特徴とする請求項4に記載の半導体モジュール。
- 前記半導体装置は、平面視で矩形状を有し、一角を前記冷媒の上流に向けて前記容器内に設けられることを特徴とする請求項1乃至6のいずれかに記載の半導体モジュール。
- 冷媒が流される容器と、
前記容器内に設けられ、前記冷媒が流れる内部経路を有する半導体装置と、
前記容器内に設けられ、前記内部経路を流れる前記冷媒の第1流量と、前記半導体装置の外側を流れる前記冷媒の第2流量とを調整するガイド部材と
を含み、
前記ガイド部材は、前記半導体装置の、前記冷媒の上流に設けられて、前記第1流量と前記第2流量とを調整する第1ガイド部を含み、
前記第1ガイド部は、分岐された第1流路と第2流路とを有し、
前記第1流路は、前記容器の側壁に沿って、前記半導体装置の外側に対応して設けられ、
前記第2流路は、前記第1流路よりも内側に設けられ、前記冷媒の流路面積が、前記半導体装置に近付くにつれて絞られる半導体モジュールを搭載することを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005072A JP6634839B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体モジュール及び電子機器 |
US15/381,857 US10083938B2 (en) | 2016-01-14 | 2016-12-16 | Semiconductor module and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005072A JP6634839B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体モジュール及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017126657A JP2017126657A (ja) | 2017-07-20 |
JP6634839B2 true JP6634839B2 (ja) | 2020-01-22 |
Family
ID=59314186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016005072A Expired - Fee Related JP6634839B2 (ja) | 2016-01-14 | 2016-01-14 | 半導体モジュール及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10083938B2 (ja) |
JP (1) | JP6634839B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10020242B2 (en) * | 2016-04-14 | 2018-07-10 | Hamilton Sundstrand Corporation | Immersion cooling arrangements for electronic devices |
JP7146571B2 (ja) * | 2018-10-25 | 2022-10-04 | 株式会社神戸製鋼所 | ガスシールドアーク溶接方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6550263B2 (en) * | 2001-02-22 | 2003-04-22 | Hp Development Company L.L.P. | Spray cooling system for a device |
TW200712421A (en) * | 2005-05-18 | 2007-04-01 | Univ Nat Central | Planar heat dissipating device |
JP2012060002A (ja) * | 2010-09-10 | 2012-03-22 | Mitsubishi Electric Corp | 半導体素子の冷却構造 |
JP2012138473A (ja) * | 2010-12-27 | 2012-07-19 | Zycube:Kk | 半導体デバイス・電子部品の実装構造 |
JP2012253104A (ja) | 2011-05-31 | 2012-12-20 | Zycube:Kk | インターポーザを用いた積層モジュールの実装構造 |
JP5519589B2 (ja) | 2011-07-01 | 2014-06-11 | 日本電信電話株式会社 | 冷却機構体 |
JP2014153562A (ja) * | 2013-02-08 | 2014-08-25 | Ricoh Co Ltd | ディスプレイ装置 |
JP5738503B1 (ja) * | 2014-05-22 | 2015-06-24 | 三菱電機株式会社 | 液冷ヒートシンク |
-
2016
- 2016-01-14 JP JP2016005072A patent/JP6634839B2/ja not_active Expired - Fee Related
- 2016-12-16 US US15/381,857 patent/US10083938B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20170207144A1 (en) | 2017-07-20 |
JP2017126657A (ja) | 2017-07-20 |
US10083938B2 (en) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8937390B2 (en) | Semiconductor device having a liquid cooling module | |
US10043730B2 (en) | Stacked silicon package assembly having an enhanced lid | |
US7952191B2 (en) | Semiconductor device | |
US20090201643A1 (en) | Integrated micro-channels for 3d through silicon architectures | |
US9054093B2 (en) | Semiconductor device | |
US7692297B2 (en) | Semiconductor device, semiconductor device module and method of manufacturing the semiconductor device | |
KR20160031121A (ko) | 반도체 패키지 및 그 제조방법 | |
JP6083516B2 (ja) | マイクロチャネル熱交換装置及び電子機器 | |
US11145566B2 (en) | Stacked silicon package assembly having thermal management | |
JP6634839B2 (ja) | 半導体モジュール及び電子機器 | |
JP2020520559A (ja) | 低クロストークの垂直接続インターフェース | |
US20130307145A1 (en) | Semiconductor package and method of fabricating the same | |
US8587117B2 (en) | Stacked semiconductor chips having circuit element provided with each of the semiconductor chips | |
CN103620776A (zh) | 半导体装置 | |
CN105720038A (zh) | 具有挠性互连结构的芯片尺寸封装 | |
US20220319944A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
Hsieh et al. | Design and stress analysis for fine pitch flip chip packages with copper column interconnects | |
JP5929059B2 (ja) | 半導体装置及びその製造方法 | |
US10506706B2 (en) | Printed circuit board including warpage offset regions and semiconductor packages including the same | |
JP2011119619A (ja) | 半導体パッケージ | |
JP2019075423A (ja) | 半導体装置 | |
JP6398396B2 (ja) | 電子装置又はその製造方法 | |
JP5294351B2 (ja) | 半導体装置の製造方法 | |
JP2018117074A (ja) | 半導体装置、実装基板、及び半導体装置の製造方法 | |
JP2009043961A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190621 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190621 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6634839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |