JP6627600B2 - パワーモジュールの製造方法 - Google Patents

パワーモジュールの製造方法 Download PDF

Info

Publication number
JP6627600B2
JP6627600B2 JP2016057990A JP2016057990A JP6627600B2 JP 6627600 B2 JP6627600 B2 JP 6627600B2 JP 2016057990 A JP2016057990 A JP 2016057990A JP 2016057990 A JP2016057990 A JP 2016057990A JP 6627600 B2 JP6627600 B2 JP 6627600B2
Authority
JP
Japan
Prior art keywords
electrode
power module
circuit
lead frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016057990A
Other languages
English (en)
Other versions
JP2017174927A (ja
Inventor
宗太郎 大井
宗太郎 大井
智哉 大開
智哉 大開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2016057990A priority Critical patent/JP6627600B2/ja
Publication of JP2017174927A publication Critical patent/JP2017174927A/ja
Application granted granted Critical
Publication of JP6627600B2 publication Critical patent/JP6627600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュールの製造方法に関する。
パワーモジュールには、絶縁基板であるセラミックス基板の一方の面に回路層を形成する金属板が接合されたパワーモジュール用基板が用いられる。なお、この種のパワーモジュール用基板としては、セラミックス基板の他方の面にも、熱伝導性に優れた金属板を接合することにより金属層を設け、その金属層を介して放熱板(ヒートシンク)を接合することも行われる。そして、パワーモジュール用基板の回路層の上面に、パワー素子等の半導体素子がはんだ材を介して搭載されることにより、パワーモジュールが製造される。
このようなパワーモジュールでは、特許文献1にも記載されているように、パワー素子と、そのパワー素子を制御する制御素子とを組み合わせるインテリジェントパワーモジュール化が進められている。また、従来のパワーモジュールでは、半導体素子の上部電極とパッケージとの間はアルミニウムや金等のワイヤによる配線がなされていたが、特許文献1にも開示されているように、これらの半導体素子の上部電極の配線をリードフレーム化して大面積化した構造が用いられるようになってきている。
また、特許文献1では、外部リードフレームと内部リードフレームとを備え、半導体素子の一方の電極と外部リードフレームとの接続を、半導体素子の電極面に形成された半田バンプと外部リードフレームに形成された第一の半田とにより行った後、半導体素子の他方の電極と内部リードフレームとの接続を、シート状の第二の半田を用いて接続するとともに、外部リードフレームに形成された第一の半田により、外部リードフレームと内部リードフレームとを接続しているため、ワイヤーボンディング工程が不要となり、製造工程の短縮化を図ることが記載されている。
特開2001‐291823号公報
ところが、特許文献1のように、はんだ箔(シート状の第二の半田)を用いてはんだ付けを行う場合には、半導体素子と内部リードフレームとはんだ箔とを位置決めしながら搭載して組み立てる必要があり、煩雑な工程や複雑な構成の治具が必要である。また、このような構成では、半導体素子と内部リードフレームとはんだ箔との位置決めを正確に行うことが難しく、半導体素子と内部リードフレームとの接合信頼性が低下し、製品生産性や歩留まりが低下するおそれがある。
本発明は、このような事情に鑑みてなされたもので、組立性と接合信頼性に優れたパワーモジュールの製造方法を提供することを目的とする。
本発明のパワーモジュールの製造方法は、セラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板の前記回路層の上面に半導体素子が搭載され、前記回路層の回路電極部と前記半導体素子の上部電極部とを接続状態にするリードフレームが設けられてなるパワーモジュールを製造する方法であって、前記リードフレームに、前記回路電極部と接合される回路接合部と、前記上部電極部と接合される電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とを設けておき、前記回路層の上面に搭載された前記半導体素子の前記上部電極部に前記電極接合部を接触させて付勢した状態で、前記回路電極部に前記回路接合部を接合するリードフレーム接合工程と、前記リードフレーム接合工程後に、前記上部電極部と前記電極接合部との間にはんだ箔を挟み込んで加熱することにより前記上部電極部と前記電極接合部とを接合する配線接続工程とを備える。
この製造方法では、リードフレーム接合工程において、最初にリードフレームと回路層とを固定して、回路層及び半導体素子(パワーモジュール用基板)とリードフレームとを位置決めしておき、半導体素子とリードフレームとが位置決めされた状態で、その後の配線接続工程において、半導体素子の上部電極部とリードフレームの電極接合部との接合を行う。そして、配線接続工程では、予めリードフレームの電極接合部が半導体素子の上部電極部に付勢されて位置決めされた状態であるので、この電極接合部と上部電極部との間にはんだ箔を挟み込んで位置決めを行うだけである。したがって、リードフレームの電極接合部とはんだ箔と半導体素子の上部電極部との位置決めを容易に行うことができ、組立性を向上できる。また、はんだ箔を電極接合部と上部電極部との間に挟み込んだ後も、リードフレームによりはんだ箔が半導体素子の上部電極部に接触して付勢された状態が維持されるので、リードフレームの電極接合部と半導体素子の上部電極部との間に確実にはんだ材を介在させた状態ではんだ付けを行うことができ、リードフレームと半導体素子との良好な接合性を確保できる。
また、このようにして製造されたパワーモジュールにおいては、パワーモジュールの使用環境において、パワーモジュール用基板とリードフレームとの線膨張係数の差により、回路層とリードフレームとの間に熱伸縮差が生じても、リードフレームの屈曲部が伸縮して回路接合部と電極接合部との間隔が伸縮可能であるので、その伸縮差を吸収できる。したがって、リードフレームと半導体素子、リードフレームと回路層とのそれぞれに生じる残留応力を低減でき、冷熱サイクルにおける接合信頼性を向上できる。
本発明のパワーモジュールの製造方法において、前記リードフレームに、前記電極接合部から前記上部電極部側に突出して、前記上部電極部の一部に当接する突起部を設けておくとよい。
リードフレームによる付勢力が強すぎると、配線接続工程時においてはんだ箔が溶融した際に、電極接合部と上部電極部との間からはんだ材が流れ出しやすくなるが、突起部を設けておくことで、電極接合部と上部電極部との間にはんだ材を介在させる隙間を確保しておくことができるので、電極接合部と上部電極部との接合を強固に行え、接合信頼性を向上できる。
本発明のパワーモジュールの製造方法において、前記配線接続工程後に、前記半導体素子と前記パワーモジュール用基板とを樹脂モールドにより樹脂封止する封止工程を備える。
本発明の製造方法によって製造されるパワーモジュールは、セラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板と、前記回路層の上面に搭載された半導体素子と、前記回路層の回路電極部と前記半導体素子の上部電極部との間を接続するリードフレームとを備え、前記リードフレームには、前記回路電極部と接合された回路接合部と、前記上部電極部と接合された電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とが設けられている。
そのパワーモジュールは、前記半導体素子と前記パワーモジュール用基板とを封止する樹脂モールドが設けられる
本発明によれば、パワーモジュールの組立性を向上でき、接合信頼性に優れたパワーモジュールが得られる。
本発明の第1実施形態のパワーモジュールを示す縦断面図である。 本発明の第1実施形態のパワーモジュールの製造方法を説明する模式図であり、パワーモジュールの断面図を示す。 本発明の第1実施形態のパワーモジュール用基板の製造方法を説明するフロー図である。 本発明の第2実施形態のパワーモジュールの要部縦断面図である。 本発明の第3実施形態のパワーモジュールの要部図であり、(a)が上面図、(b)が側面図である。 本発明の第4実施形態のパワーモジュールの縦断面図である。
以下、本発明に係るパワーモジュール及びパワーモジュールの製造方法の実施形態について説明する。
図1は、本発明に係る第1実施形態のパワーモジュールの製造方法により製造されるパワーモジュール101を示している。この図1に示すパワーモジュール101は、パワーモジュール用基板10と、このパワーモジュール用基板10に搭載された半導体素子50と、リードフレーム60A〜60Bとを備え、半導体素子50とパワーモジュール用基板10とが、樹脂モールド70により樹脂封止されたものである。そして、このパワーモジュール101は、例えば図1に示すように、パワーモジュール101の露出面(パワーモジュール用基板10の露出面)をヒートシンク80の表面に押し付けて固定された状態で使用される。
パワーモジュール用基板10は、セラミックス基板11と、セラミックス基板11の一方の面に形成された回路層12と、セラミックス基板11の他方の面に形成された金属層13と、金属層13のセラミックス基板11とは反対側の面に形成された放熱板30とを備えている。
セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであり、AlN(窒化アルミニウム)、Si(窒化珪素)、Al(アルミナ)等のセラミックス材料により形成され、例えば0.2mm〜1.5mmの厚みとされている。
回路層12は、純アルミニウム又はアルミニウム合金、若しくは純銅又は銅合金により形成され、例えば0.3mm〜5.0mmの厚みとされている。本実施形態では、回路層12は、図1に示すように、セラミックス基板11の一方の面に接合されたアルミニウムにより形成された第1層21と、この第1層21のセラミックス基板11とは反対側の面に接合された銅により形成された第2層22との積層構造とされている。
第1層21は、純アルミニウム又はアルミニウム合金からなる厚さ0.1mm〜2.5mmのアルミニウム板をセラミックス基板11に接合することにより形成されており、例えばJIS規格では純度99.99質量%以上の純アルミニウム板(いわゆる4Nアルミニウム)をセラミックス基板11にAl‐Si系、Al‐Ge系、Al‐Cu系、Al‐Mg系、又はAl‐Mn系等の合金のろう材により接合されている。また、第2層22は、純銅又は銅合金からなる厚さ0.1mm〜3.0mmの銅板を第1層21に接合することにより形成されており、例えば無酸素銅からなる銅板を第1層21に固相拡散接合することにより形成されている。なお、第1層21と第2層22は、それぞれプレス加工により所望の外形に打ち抜いたものをセラミックス基板11に接合するか、平板状の板材をセラミックス基板11に接合した後に、エッチング加工により所望の外形に形成するか、いずれかの方法により、所望の形状に形成されている。
また、金属層13は、純アルミニウム又はアルミニウム合金、若しくは純銅又は銅合金により形成され、例えば0.1mm〜2.5mmの厚みとされている。本実施形態では、金属層13は、回路層12の第1層21と同様に、純度99.90質量%以上の純アルミニウム板をセラミックス基板11にろう材により接合することで形成されている。
放熱板30は、純度99.00質量%以上の純アルミニウム板(2Nアルミニウム)、A3003、A6063、A5052等のアルミニウム合金板、AlSiCやMgSiC等の低熱膨張材を用いることができる。本実施形態では、放熱板30は図1に示すように平板状に設けられ、例えばC1020からなる銅板を金属層13に固相拡散接合することにより形成されている。
そして、半導体素子50は半導体を備えた電子部品であり、必要とされる機能に応じて、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子が選択される。
このような半導体素子50には、上部に上部電極部51が設けられ、下部に下部電極部52が設けられており、下部電極部52が回路層12の第2層22の上面に銀焼結により接合されることで、半導体素子50が回路層12の上面に搭載されている。また、半導体素子50の上部電極部51は、リードフレーム60A,60Bを介して回路層12の回路電極部15に接続される。
リードフレーム60A〜60Cは、回路層12と半導体素子50との間や回路層12と外部との間を電気的に接続するものであり、純銅又は銅合金により形成されている。なお、本実施形態では、リードフレーム60A〜60Cは三菱伸銅社製TAMAC4により形成されている。
リードフレーム60A〜60Cは全体が帯板状に設けられるが、リードフレーム60A〜60Cのうち、回路層12と半導体素子50との間を接続するリードフレーム60A,60Bは、回路層12の回路電極部15と接合される回路接合部61と、半導体素子50の上部電極部51と接合される電極接合部62と、これら回路接合部61と電極接合部62との間をつないで設けられる屈曲部63とを備える形状とされている。回路接合部61と電極接合部62とは平板状に設けられ、その接合面となる下面は平坦面に形成されるが、屈曲部63は、図1に示すように、リードフレーム60A,60Bを厚み方向Tに複数回折り返すことによりその厚み方向Tとリードフレーム60A,60Bの長さ方向Wにおいて回路接合部61と電極接合部62との間隔を伸縮可能に設けられている。すなわち、屈曲部63は、帯板形状を厚み方向Tに複数回折り曲げることにより、長さ方向Wに山形状と谷形状とが組み合わされて形成されており、屈曲部63の山形状と谷形状の幅が縮んだり拡がったりすることで、厚み方向T及び長さ方向Wに伸縮可能に設けられている。
なお、図1では、回路層12の回路電極部15と半導体素子50の上部電極部51との間に高低差が設けられていることから、屈曲部63が回路層12と接触することを回避するために、屈曲部63の山形状と谷形状とを予め回路接合部61から電極接合部62側に向けて徐々に高い配置となるようにずらした形状に設けているが、屈曲部63の山形状と谷形状との振幅を一様にして構成しても構わない。
そして、このように設けられたリードフレーム60A,60Bの回路接合部61が、回路層12の回路電極部15に超音波接合により接合されている。また、リードフレーム60A,60Bの電極接合部62は、半導体素子50の上部電極部51にはんだ材41を介して接合されており、リードフレーム60A,60Bにより、回路層12の回路電極部15と半導体素子50の上部電極部51との間が接続されている。
また、パワーモジュール101には、半導体素子50とパワーモジュール用基板10とが、放熱板30の裏面30c側を除いて樹脂モールド70により樹脂封止されることにより一体化されている。なお、リードフレーム60A〜60Cのうち、外部接続用のリードフレーム60A,60Cは、その一部が樹脂モールド70の外部へと突出するように設けられている。樹脂モールド70としては、例えばSiOフィラー入りのエポキシ系樹脂等を用いることができ、例えばトランスファーモールドにより成形される。
また、このように構成されるパワーモジュール101は、図1に示すように、ヒートシンク80に固定された状態で使用される。このヒートシンク80は、パワーモジュール101が固定される天板部81と、冷却媒体(例えば、冷却水)を流通するための流路83が設けられた冷却部82とからなる。そして、パワーモジュール101は、放熱板30の裏面30cとヒートシンク80の天板部81の表面との間に、例えばグリース(図示略)を介在させ、これらパワーモジュール101とヒートシンク80とをバネ等により押し付けて固定された状態で使用される。
なお、ヒートシンク80は、熱伝導性が良好な材料で構成されることが望ましく、本実施形態においては、アルミニウム合金(A6063合金)により形成されている。また、パワーモジュール101が固定されるヒートシンク80としては、平板状のもの、熱間鍛造等によって多数のピン状フィンを一体に形成したもの、押出成形によって相互に平行な帯状フィンを一体に形成したもの等、適宜の形状のものを採用できる。なお、アルミニウム又は銅で形成されたヒートシンクについては、パワーモジュールをはんだ材により接合して固定することも可能である。
次に、このように構成されたパワーモジュール101を製造する方法について、図3に示すように、工程順に説明する。
(基板形成工程(S11))
セラミックス基板11の各面にろう材を介して回路層12の第1層21となるアルミニウム板と金属層13となるアルミニウム板とを積層し、これらの積層体を積層方向に加圧した状態で加熱することにより、セラミックス基板11の一方の面に第1層21を形成するとともに、セラミックス基板11の他方の面に金属層13を形成する。次いで、第1層21に第2層となる銅板を積層し、金属層13に放熱板30となる銅板を積層し、これらの積層体を積層方向に加圧した状態で加熱することにより、第1層21に重ねて第2層22を形成するとともに、金属層13に重ねて放熱板30を形成して、第1層21と第2層22、金属層13と放熱板30とが一体に接合されたパワーモジュール用基板10を形成する。
(半導体素子搭載工程(S12))
そして、このようにして製造されたパワーモジュール用基板10に、図2(a)に示すように、半導体素子50を搭載する。半導体素子50は、回路層12の第2層22の上面に銀焼結により接合する。
(リードフレーム接合工程(S13))
次いで、図2(b)に示すように、半導体素子50が搭載されたパワーモジュール用基板10の回路層12の回路電極部15にリードフレーム60A,60Bの回路接合部61を超音波接合により接合する。この際、リードフレーム60A,60Bは、屈曲部63を撓ませた状態として半導体素子50の上部電極部51にリードフレーム60A,60Bの電極接合部62を重ねて配置し、電極接合部62を半導体素子50の上部電極部51に向けて付勢し、電極接合部62と上部電極部51とを接触させた状態で、回路電極部15と回路接合部61との接合を行う。
(配線接続工程(S14))
リードフレーム接合工程(S14)後においては、リードフレーム60A,60Bの回路接合部61は回路層12の回路電極部15に接合されているが、電極接合部62は半導体素子50の上部電極部51に向けて付勢されているだけであるので、電極接合部62を上部電極部51よりも上側に持ち上げることができ、屈曲部63が撓むことで、上部電極部51に向けて付勢された状態の電極接合部62を容易に持ち上げることができる。
そこで、まず図2(c)に示すように、電極接合部62と上部電極部51との間に隙間をあけて、上部電極部51と電極接合部62との間にはんだ箔42を挟み込む。そして、はんだ箔42を上部電極部51と電極接合部62との間に挟み込だ状態で加熱することにより、上部電極部51と電極接合部62とをはんだ材41を介して接合し、回路層12の回路電極部15と半導体素子50の上部電極部51との間をリードフレーム60A,60Bにより電気的に接続して、パワーモジュール101を製造する。
なお、図示は省略するが、半導体素子50のゲート端子等の配線は、ワイヤーボンディング等により行う。
(封止工程(S15))
そして、このようにして製造されたパワーモジュール101に、樹脂を流し込むことにより、半導体素子50とパワーモジュール用基板10とを樹脂モールド70により樹脂封止する。
上述したように、本実施形態のパワーモジュールの製造方法では、リードフレーム接合工程(S13)において、最初にリードフレーム60A,60Bと回路層12とを固定して、回路層12及び半導体素子50(パワーモジュール用基板10)とリードフレーム60A,60Bとを位置決めしておき、半導体素子50とリードフレーム60A,60Bとが位置決めされた状態で、その後の配線接続工程(S14)において、半導体素子50の上部電極部51とリードフレーム60A,60Bの電極接合部62との接合を行う。そして、配線接続工程(S14)では、予めリードフレーム60A,60Bの電極接合部62が半導体素子50の上部電極部51に付勢されて位置決めされた状態であるので、この電極接合部62と上部電極部51との間にはんだ箔42を挟み込んで位置決めを行うだけである。したがって、リードフレーム60A,60Bの電極接合部62とはんだ箔42と半導体素子50の上部電極部51との位置決めを容易に行うことができ、パワーモジュール101の組立性を向上できる。
また、はんだ箔42を電極接合部62と上部電極部51との間に挟み込んだ後も、屈曲部63を有するリードフレーム60A,60Bにより、はんだ箔42が半導体素子50の上部電極部51に接触して付勢された状態が維持されるので、リードフレーム60A,60Bの電極接合部62と半導体素子50の上部電極部51との間に確実にはんだ材を介在させた状態ではんだ付けを行うことができ、リードフレーム60A,60Bと半導体素子50との良好な接合性を確保できる。
そして、このようにして製造されるパワーモジュール101においては、パワーモジュール101の使用環境において、パワーモジュール用基板10とリードフレーム60A,60Bとの線膨張係数の差により、回路層12とリードフレーム60A,60Bとの間に熱伸縮差が生じても、リードフレーム60A,60Bの屈曲部63が伸縮して回路接合部61と電極接合部62との間隔が伸縮可能であるので、その伸縮差を吸収できる。したがって、リードフレーム60A,60Bと半導体素子50、リードフレーム60A,60Bと回路層12とのそれぞれに生じる残留応力を低減でき、冷熱サイクルにおける接合信頼性を向上できる。
また、上記の第1実施形態では、リードフレーム60A,60Bの電極接合部62を平板状に設けて、半導体素子50の上部電極部51との接合面を平坦面で形成していたが、図4に示すリードフレーム60Dのように、電極接合部62の下面の平坦面から半導体素子50の上部電極部51側に突出して、上部電極部51の一部に当接する突起部64を設けておくこともできる。
リードフレームによる付勢力が強すぎると、配線接続工程(S14)時においてはんだ箔が溶融した際に、電極接合部62と上部電極部51との間からはんだ材41が流れ出しやすくなるが、図4に示すように、突起部64を設けておくことで、電極接合部62と上部電極部51との間にはんだ材41を介在させる隙間を確保しておくことができる。したがって、はんだ材41が流れ出すことを防止でき、電極接合部62と上部電極部51との接合を強固に行うことができ、パワーモジュールの接合信頼性を向上できる。
また、上記実施形態では、半導体素子50のゲート端子の配線にワイヤーボンディングを用いることとしていたが、本実施形態のリードフレームの構造を利用して、ゲート端子の配線を行うこともできる。例えば、図5(a)及び(b)に二点鎖線で示すように、リードフレーム60Eとなる部分とリードフレーム90となる部分とを連結部95で一体に連結したフレーム部材を形成しておき、この連結されたリードフレーム60E部分の電極接合部62を上部電極部51に接合し、リードフレーム90部分のゲート接合部92とゲート端子55とを接合した後、連結部95を切除することで、リードフレーム60Eの接続と同様に、配線が細く取扱いにくいゲート端子55の配線もリードフレーム90で形成することができる。
なお、図5に示すリードフレーム60Eのように、リブ形状部65を設けることで、リードフレームの補強を行うこともできる。
なお、本発明は、上記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態のパワーモジュール101では、パワーモジュール用基板10に平板状の放熱板30を備えており、放熱板30を介してヒートシンク80に固定される構成とされていたが、放熱板30を設けることなく、金属層13とヒートシンク80とを直接固定する構成とすることもできる。
また、樹脂モールド70との密着性を高めるために、予め回路層12の表面やリードフレーム60A〜60Cの表面を粗面化する粗化処理を施しておくこともできる。
さらに、上記実施形態では、半導体素子50の片面(下部電極部52)をパワーモジュール用基板10の回路層に搭載していたが、本発明のパワーモジュールの構造を用いれば、図6に示すパワーモジュール103のように、半導体素子50の両面にパワーモジュール用基板10をそれぞれ配置する構成とすることにより、両面冷却構造とすることも可能である。
また、上記実施形態では、パワーモジュール用基板10に、2つの回路を搭載した、いわゆる2in1構造のパワーモジュールについて説明を行ったが、本発明のパワーモジュールの構造を用いれば、3つの回路を搭載した3in1構造や、6つの回路を搭載した6in1構造への展開を容易に行うことが可能である。
10 パワーモジュール用基板
11 セラミックス基板
12 回路層
13 金属層
21 第1層
22 第2層
30 放熱板
41 はんだ材
42 はんだ箔
50 半導体素子
51 上部電極部
55 ゲート端子
60A〜60E,90 リードフレーム
61 回路接合部
62 電極接合部
63 屈曲部
64 突起部
65 リブ形状部
70 樹脂モールド
80 ヒートシンク
101,103 パワーモジュール

Claims (3)

  1. セラミックス基板の一方の面に回路層が形成されたパワーモジュール用基板の前記回路層の上面に半導体素子が搭載され、前記回路層の回路電極部と前記半導体素子の上部電極部とを接続状態にするリードフレームが設けられてなるパワーモジュールを製造する方法であって、
    前記リードフレームに、前記回路電極部と接合される回路接合部と、前記上部電極部と接合される電極接合部と、前記回路接合部と前記電極接合部との間に該リードフレームを厚み方向に複数回折り返すことにより前記厚み方向と該リードフレームの長さ方向において前記電極接合部と前記回路接合部との間隔を伸縮可能とする屈曲部とを設けておき、
    前記回路層の上面に搭載された前記半導体素子の前記上部電極部に前記電極接合部を接触させて付勢した状態で、前記回路電極部に前記回路接合部を接合するリードフレーム接合工程と、
    前記リードフレーム接合工程後に、前記上部電極部と前記電極接合部との間にはんだ箔を挟み込んで加熱することにより前記上部電極部と前記電極接合部とを接合する配線接続工程とを備えるパワーモジュールの製造方法。
  2. 前記リードフレームに、前記電極接合部から前記上部電極部側に突出して、前記上部電極部の一部に当接する突起部を設けておくことを特徴とする請求項1に記載のパワーモジュールの製造方法。
  3. 前記配線接続工程後に、前記半導体素子と前記パワーモジュール用基板とを樹脂モールドにより樹脂封止する封止工程を備えることを特徴とする請求項1又は2に記載のパワーモジュールの製造方法。
JP2016057990A 2016-03-23 2016-03-23 パワーモジュールの製造方法 Active JP6627600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016057990A JP6627600B2 (ja) 2016-03-23 2016-03-23 パワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016057990A JP6627600B2 (ja) 2016-03-23 2016-03-23 パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2017174927A JP2017174927A (ja) 2017-09-28
JP6627600B2 true JP6627600B2 (ja) 2020-01-08

Family

ID=59973179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016057990A Active JP6627600B2 (ja) 2016-03-23 2016-03-23 パワーモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6627600B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3703118B1 (en) * 2017-10-26 2022-05-18 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6752981B2 (ja) * 2017-10-26 2020-09-09 新電元工業株式会社 半導体装置の製造方法
WO2019082346A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2022000871A (ja) * 2018-07-31 2022-01-04 京セラ株式会社 電気回路基板及びパワーモジュール
JP7167642B2 (ja) * 2018-11-08 2022-11-09 三菱マテリアル株式会社 接合体、ヒートシンク付絶縁回路基板、及び、ヒートシンク

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
WO2015107871A1 (ja) * 2014-01-15 2015-07-23 パナソニックIpマネジメント株式会社 半導体装置
JP6133238B2 (ja) * 2014-06-09 2017-05-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2017174927A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
US10727163B2 (en) Semiconductor device
JP6627600B2 (ja) パワーモジュールの製造方法
JP4438489B2 (ja) 半導体装置
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
US8963321B2 (en) Semiconductor device including cladded base plate
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
US10461012B2 (en) Semiconductor module with reinforcing board
US20100078807A1 (en) Power semiconductor module assembly with heat dissipating element
JP2014063984A (ja) パワーモジュール用基板及びパワーモジュール
JP2011210822A (ja) 冷却装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP7196047B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP2005094842A (ja) インバータ装置及びその製造方法
JP2009076592A (ja) 半導体素子の電極と放熱板との圧着方法
JP4096741B2 (ja) 半導体装置
CN114586151A (zh) 半导体装置、功率转换装置以及半导体装置的制造方法
JPH10144967A (ja) 冷却用熱電素子モジュール
TWI766791B (zh) 雙面冷卻功率封裝結構
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2015002305A (ja) 半導体装置
JP2021027146A (ja) 半導体装置
US20220320032A1 (en) Connecting strip for discrete and power electronic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150