JP6617549B2

JP6617549B2 - 回路設計装置、回路設計プログラム、およびコンデンサのエネルギー量算出方法

Info

Publication number: JP6617549B2
Application number: JP2015249944A
Authority: JP
Inventors: 敦櫻木; 貴則日比野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-12-22
Filing date: 2015-12-22
Publication date: 2019-12-11
Anticipated expiration: 2035-12-22
Also published as: US20170179761A1; US10700546B2; JP2017117083A; CN106911186B; CN106911186A

Description

この発明は、回路設計装置、バックアップ電源、回路設計プログラム、およびコンデンサのエネルギー量算出方法に関する。

従来、バックアップ電源を備える記憶装置が知られている。たとえば、特開２０１４−６３２０９号公報（特許文献１）には、コンデンサから構成されるバックアップ電源を有するフラッシュメモリが開示されている。

特開２０１４−６３２０９号公報

近年、フラッシュメモリの小型化・低背化が進んでいる。それに伴い、フラッシュメモリのバックアップ電源の低背化が求められている。

フラッシュメモリのバックアップ電源として、たとえば導電性高分子コンデンサ、あるいは電気二重層キャパシタ（ＥＤＬＣ：Electric Double Layer Capacitor)が知られている。しかし、これらは、少数の厚い層が樹脂パッケージに覆われた構造であるため、低背化に柔軟に対応できない場合がある。

積層セラミックコンデンサ（ＭＬＣＣ：Multi-Layer Ceramic Capacitor）は多数の薄いセラミック層から構成されるため、セラミック層を減らすことにより低背化が比較的容易である。しかし、たとえばバックアップ電源に採用されるＭＬＣＣには、印加される電圧、電圧が印加される時間、温度によって静電容量が大きく変化する特性を有するものがあることが知られている。

式（１）は、静電容量が容量Ｃ、放電開始電圧が電圧Ｖ１、放電終了電圧が電圧Ｖ２である場合に、コンデンサから供給されるエネルギーを算出する式である。

エネルギー量＝１／２・Ｃ・（Ｖ１^２−Ｖ２^２）…（１）
式（１）による従来のコンデンサのエネルギー量計算方法は、コンデンサの静電容量がほぼ一定であることを前提としている。そのため、従来のコンデンサのエネルギー計算方法によって、ＭＬＣＣのように使用される環境によって静電容量が異なるコンデンサのエネルギー量を算出する場合、算出されたエネルギー量が実際のエネルギー量から乖離する場合がある。たとえばバックアップ電源として必要なＭＬＣＣの個数を算出する場合、使用される環境で想定される最も低い静電容量を前提にＭＬＣＣのエネルギー量を算出することになる。その結果、必要なＭＬＣＣの個数が本来必要である個数よりも多めに算出されてしまう可能性がある。実装面積には限りがあるため、必要なＭＬＣＣの個数が増えてしまうと、ＭＬＣＣを含むバックアップ電源の低背化が困難になってしまう。

本発明の目的は、コンデンサのエネルギー量を適切に算出することのできる回路設計装置、回路設計プログラム、およびコンデンサのエネルギー量算出方法を提供することである。

本発明の一実施形態による回路設計装置は、記憶部と、制御部とを備える。記憶部は、コンデンサの静電容量と、１以上の使用条件とを対応付けて記憶するように構成される。制御部は、１以上の使用条件のうち指定された使用条件におけるコンデンサのエネルギー量を算出するように構成される。制御部は、指定された使用条件と静電容量との対応関係から、指定された使用条件における静電容量を算出するように構成される。制御部は、算出された静電容量を用いてエネルギー量を算出するように構成される。

本発明によれば、使用条件を考慮したエネルギー量算出方法を採用することにより、コンデンサのエネルギー量を適切に算出することができる。その結果、従来よりも必要なコンデンサの数が少なくなって実装面積が小さくなり、フラッシュメモリのさらなる小型化・低背化を実現することができる。

実施の形態に従う回路設計装置によって設計されたＳＳＤ（Solid State Drive）の機能構成図である。図１のＳＳＤにおいて電源から電源電圧が正常に供給されなくなった場合の機能構成を示す図である。ＭＬＣＣの特性の一例を示す図である。印加される電圧によって静電容量が変化する特性（ＤＣバイアス特性）を考慮してコンデンサのエネルギーを算出する方法を説明するための図である。実施の形態による回路設計装置の機能ブロック図である。測定されたデータからＤＣバイアス特性の近似式をデータベースに登録する処理を説明するためのフローチャートである。ＤＣバイアス特性の近似式を作成するために予め測定されたデータの実例を示す図である。データベースのデータ構造の一例を示す図である。コンデンサのエネルギー量を計算する処理を説明するためのフローチャートである。コンデンサの特性を特定する情報およびコンデンサが使用される条件を入力する画面を示す図である。実施の形態におけるエネルギー量の計算法の有用性を説明するための図である。図１１（ｂ）とは異なる使用条件におけるコンデンサのエネルギー量の実測値と実施の形態の計算法によって求めたエネルギー量との比較を示す図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

図１は、実施の形態に従う回路設計装置によって設計されたＳＳＤ（Solid State Drive）１００の機能構成図である。ＳＳＤ１００は、インターフェース１１０と、メモリコントローラ１２０と、フラッシュメモリ１３０と、降圧コンバータ１４０と、昇圧コンバータ１５０と、バックアップ電源１６０と、スイッチ１７０とを備える。

ＳＳＤ１００は、インターフェース１１０によってホストシステム２００に接続される。インターフェース１１０は、ホストシステム２００からの信号および電力をＳＳＤ１００に供給する。インターフェース１１０は、たとえばＩＤＥ（Integrated Drive Electronics）、あるいはＵＳＢ（Universal Serial Bus）を含む。

メモリコントローラ１２０は、ホストシステム２００の制御部２１０からの指令を受けて、フラッシュメモリ１３０へのデータの書込み、あるいはフラッシュメモリ１３０に記憶されているデータのホストシステム２００への送信を行なう。フラッシュメモリ１３０は、たとえばＮＡＮＤ型フラッシュメモリを含む。

降圧コンバータ１４０は、ホストシステム２００が備える電源２２０から供給される電源電圧Ｖｉｎを動作電圧Ｖｏｕｔまで降圧する。降圧コンバータ１４０は、動作電圧Ｖｏｕｔをメモリコントローラ１２０およびフラッシュメモリ１３０に供給する。電源電圧Ｖｉｎは、たとえば７Ｖ〜３３．５Ｖ程度である。動作電圧Ｖｏｕｔは、たとえば３．３Ｖ程度である。

昇圧コンバータ１５０は、電源電圧Ｖｉｎをたとえば３３．５Ｖ程度まで昇圧して、ＭＬＣＣを含むバックアップ電源１６０に供給する。コンデンサに蓄えられるエネルギー量は、印加される電圧が大きくなるほど大きくなる（式（１）参照）。昇圧コンバータ１５０の役割は、バックアップ電源１６０に蓄えられるエネルギー量を増加させることにある。

バックアップ電源１６０は、１以上のＭＬＣＣを含む。バックアップ電源１６０が複数のＭＬＣＣを含む場合、複数のＭＬＣＣは直列および／または並列に接続されている。

スイッチ１７０は、一方端がバックアップ電源１６０の正極端子に接続され、他方端が降圧コンバータ１４０の入力端子と接続される。電源電圧Ｖｉｎが正常値の場合、スイッチ１７０は開いており、バックアップ電源１６０から電圧は供給されない。

たとえば、ホストシステム２００の電源２２０からのインターフェース１１０までの線路が断線して、電源２２０から電源電圧Ｖｉｎが正常に供給されなくなった場合、スイッチ１７０は電源電圧Ｖｉｎの電圧降下を検知して閉じる（図２参照）。その結果、バックアップ電源１６０から電源電圧Ｖｉｎが供給されるようになる。

近年、ＳＳＤ１００の小型化・低背化が進んでいる。それに伴い、フラッシュメモリ１３０バックアップ電源１６０の低背化が求められている。

バックアップ電源１６０に含まれるＭＬＣＣは多数の薄いセラミック層から構成されるため、セラミック層を減らすことによりバックアップ電源１６０の低背化・小型化が期待できる。

一方で、図３に示されるように、ＭＬＣＣは、たとえば印加される電圧（図３（ａ）参照）、電圧が印加される温度（図３（ｂ）参照）、電圧が印加される時間（図３（ｃ）参照）によって静電容量が大きく変化する特性を有することが知られている。

式（１）による従来のコンデンサのエネルギー量計算方法は、コンデンサの静電容量がほぼ一定であることを前提としている。そのため、従来のコンデンサのエネルギー計算方法によって、ＭＬＣＣのように使用される環境によって静電容量が異なるコンデンサのエネルギー量を算出する場合、算出されたエネルギー量が実際のエネルギー量から乖離する場合がある。たとえばバックアップ電源１６０として必要なＭＬＣＣの個数を算出する場合、使用される環境で想定される最も低い静電容量を前提にＭＬＣＣのエネルギー量を算出することになる。その結果、必要なＭＬＣＣの個数が本来必要である個数よりも多めに算出されてしまう可能性がある。実装面積には限りがあるため、必要なＭＬＣＣの個数が増えてしまうと、ＭＬＣＣを含むバックアップ電源１６０の低背化が困難になってしまう。

このような問題に鑑み、実施の形態においてはＭＬＣＣの使用条件を考慮したエネルギー量算出方法を採用することにより、ＭＬＣＣのエネルギー量を適切に算出する。そのため、従来よりも必要なＭＬＣＣの数が少なく算出される。その結果、実装面積に限りがあっても、ＳＳＤ１００のさらなる小型化・低背化を実現することができる。

図４は、印加される電圧によって静電容量が変化する特性（ＤＣバイアス特性）を考慮してコンデンサのエネルギーを算出する方法を説明するための図である。一般的に、コンデンサは、放電により電圧が降下する。そのため、非常時に電力を供給するバックアップ電源用のコンデンサとしてＭＬＣＣを採用する場合には、ＤＣバイアス特性を特に考慮してコンデンサのエネルギーを算出する必要がある。図４（ａ）は、ＭＬＣＣのＤＣバイアス特性を示す図である。図４（ａ）は、実測値に基づいて求めた値をプロットした各点を曲線で結んだグラフである。

放電開始電圧が電圧Ｖ１である場合、図４（ａ）から、放電開始時の静電容量は容量Ｃ１である。放電開始時には、コンデンサにＣ１・Ｖ１の電荷が蓄えられている。コンデンサの電圧が電圧Ｖまで降下した場合、そのときの静電容量を容量Ｃとすると、コンデンサにはＣ・Ｖの電荷が蓄えられている。したがって、電圧が電圧Ｖ１から電圧Ｖまで低下したときに放電された電荷は、放電開始時に蓄えられていた電荷から電圧Ｖのときにコンデンサに蓄えられている電荷を引いた値である。そのため、コンデンサから放電された電荷は式（２）で表される。

Ｑ＝Ｃ１・Ｖ１−Ｃ・Ｖ…（２）
図４（ｂ）は、式（２）を用いて、電圧と静電容量との対応関係である図４（ａ）のグラフ上の各点を、放電された電荷と電圧との対応関係に変換した図である。たとえば、図４（ａ）における点Ｐ１Ａ，Ｐ２Ａは、図４（ｂ）における点Ｐ１Ｂ，Ｐ２Ｂにそれぞれ対応する。なお、点Ｐ１Ａ，Ｐ２Ａは例示であり、実際には図４（ａ）のグラフ上にあるより多くの点の電荷および電圧のデータを用いて、図４（ｂ）のグラフが生成される。放電開始電圧である電圧Ｖ１から放電終了電圧である電圧Ｖ２まで電圧が降下した場合に、コンデンサから放出されたエネルギー量Ｅは、図４（ｂ）における斜線部分Ｓの面積である。すなわち、エネルギー量Ｅは、図４（ｂ）に示されているグラフを０からＱまで積分することにより求めることができる。

図４（ｃ）は、図４（ｂ）の斜線部分Ｓの面積の近似値を求める過程を説明するための図である。まず、横軸の０から電荷Ｑまでを微小の間隔ΔＱで区切る。ΔＱの整数倍の値における電圧Ｖｎを求める。次に、縦の長さが電圧Ｖｎおよび横の長さが間隔ΔＱの長方形Ｒｎ（＝ΔＱ・Ｖｎ）の面積を求める。そして、全ての長方形Ｒｎを足し合わせる。以上をまとめると、斜線部分Ｓの面積（エネルギー量Ｅ）は、以下の式（３）で表される。

Ｅ＝ΣＲｎ…（３）
一般的に、コンデンサのエネルギー量の計算は、バックアップ電源を含む電子機器の回路設計において行なわれる。以下では、図４に示された計算法によってバックアップ電源に必要なコンデンサの個数を計算する回路設計装置１０について説明する。

図５は、実施の形態による回路設計装置１０の機能ブロック図である。図５に示されるように、回路設計装置１０は、制御部１１と、記憶部１２と、入力部１３と、表示部１４とを備える。

制御部１１は、回路設計装置１０を統合的に制御する。制御部１１は、図示はしないがＣＰＵ（Central Processing Unit）および揮発性の記憶素子を含む。記憶素子は、たとえばＳＲＡＭ（Static Random Access Memory）またはＤＲＡＭ（Dynamic Random Access Memory）である。

記憶部１２には、たとえば制御部１１に読み出されて実行されるＯＳ（Operating System）、たとえばＣＡＤ（Computer Aided Design）のような各種アプリケーションのプログラム、およびそのプログラムによって使用される各種データ（たとえばＤＣバイアス特性のデータベース）が予め記憶されている。

入力部１３は、ユーザから回路設計装置１０を操作するための入力を受け付け、制御部１１にその入力に基づく信号を送信することができる。入力部１３は、たとえば、キーボード、マウス、あるいはタッチパネルを含む。

表示部１４は、制御部１１から受信した信号に基づいて表示を行なう。表示部１４は、たとえば液晶ディスプレイ、プラズマディスプレイ、または有機ＥＬディスプレイから構成されてもよい。

回路設計装置１０においては、各種ＭＬＣＣのＤＣバイアス特性がデータベースに登録される。データベースに登録されるＤＣバイアス特性は、予め測定されたデータから求められる。具体的には、電圧が印加される温度および電圧が印加される時間を変化させて測定したデータを基に、電圧が印加される温度および電圧が印加される時間毎にＤＣバイアス特性を表す近似式が算出され、その近似式がデータベースに登録される。

図６は、測定されたデータからＤＣバイアス特性の近似式をデータベースに登録する処理を説明するためのフローチャートである。図６に示されるように、制御部１１は、ステップＳ１１（以下ではステップを単にＳと表す。）において測定されたデータを読み込み、処理をＳ１２に進める。測定されたデータの読込みは、たとえば測定データを含む所定の形式のファイルが指定されることにより読み込まれる。

制御部１１は、Ｓ１２においてＤＣバイアス特性を表す近似関数を作成して処理をＳ１３へ進める。近似関数を作成するにあたっては、たとえばＳｉｍＳｕｒｆｉｎｇを用いることができる。制御部１１は、Ｓ１３において近似関数をデータベースに登録する。データベースに登録される情報は、たとえば近似関数の係数のリストである。

図７は、ＤＣバイアス特性の近似式を作成するために予め測定されたデータの一例を示す図である。図７（ａ）は、電圧が印加される温度を一定にして、印加される電圧毎に、電圧を印加する時間を変化させた場合の静電容量の変化の例を表すグラフである。図７（ａ）においては、電圧が３Ｖ，５Ｖ，８Ｖ，１０Ｖ，１６Ｖ，２０Ｖ，３３．５Ｖ，５０Ｖの場合の各グラフが示されている。図７（ｂ）は、図７（ａ）を基に、電圧が印加される温度が一定の下の、電圧を印加する時間毎のＤＣバイアス特性を示す図である。図７（ａ）から、時間を一定にした場合の電圧と静電容量との対応関係が導かれる。図７（ｂ）は、この対応関係を示した図である。図７（ｂ）においては、電圧を印加する時間が、０．０２時間（１．２分），１時間，２４時間，９６時間，１９２時間の場合の各グラフが示されている。データベースには、図７（ｂ）の各グラフを示す近似式が登録される。

図８は、データベースのデータ構造の一例を示す図である。図８に示されるように、各キーＫ１，Ｋ２，Ｋ３のそれぞれに、データＭ１，Ｍ２，Ｍ３が関連づけられている。キーは、たとえばＭＬＣＣの製造番号、名称、材料、電圧が印加される時間、あるいは電圧が印加される温度を含む。各データには、電圧が印加される時間毎のＤＣバイアス特性が、電圧が印加される温度毎に含まれている。たとえば、キーＫ１に関連付けられているデータＭ１には、電圧が印加される温度が０℃の場合のＤＣバイアス特性Ｍ１１，電圧が印加される温度が２５℃の場合のＤＣバイアス特性Ｍ１２，電圧が印加される温度が８５℃の場合のＤＣバイアス特性Ｍ１３が含まれている。キーＫ２に関連付けられているデータＭ２およびキーＫ３に関連付けられているＭ３に関しても同様である。

図９は、コンデンサのエネルギー量を計算する処理を説明するためのフローチャートである。図９に示されるように、制御部１１は、Ｓ２１においてユーザによって入力されるコンデンサの特性を特定する情報およびコンデンサが使用される条件の入力を受ける。コンデンサの特性を特定する情報は、たとえば、ＭＬＣＣの製造番号、名称、あるいは材料を含む。コンデンサが使用される条件は、たとえば放電開始電圧、放電終了電圧、電圧が印加される温度、および電圧が印加される時間を含む。制御部１１は、Ｓ２２においてデータベースからＳ２１で入力された情報に対応するＤＣバイアス特性を表す近似式を取得する。制御部１１は、Ｓ２３においてＳ２２で取得した図４で示した方法でエネルギー量を算出する。制御部１１は、Ｓ２４において計算結果を表示部１４に表示する。

図１０は、コンデンサの特性を特定する情報およびコンデンサが使用される条件を入力する画面の一例を示す図である。図１０に示されるように、コンデンサの特性を特定する情報として、チップ名（製造番号または製品名）および材料が入力される（図９のＳ２１に対応）。コンデンサが使用される条件として電圧が印加される温度、電圧が印加される時間（電圧エージング）、放電開始電圧、および放電終了電圧が入力される（図９のＳ２１に対応）。さらに、チップ員数を求めるために、バックアップ電源として必要なエネルギー量も入力される。入力された情報に基づきデータベースから近似式が取得される（図９のＳ２２に対応）。取得された近似式に基づき１チップあたりのエネルギー量が算出される（図９のＳ２３に対応）。１チップあたりのエネルギー量および必要エネルギー量に基づき必要なチップ員数が算出される。より具体的には、チップ員数は、必要なエネルギー量を１チップ当たりのエネルギー量で除して算出される（図９のＳ２４に対応）。たとえば図１０において、必要エネルギー量は４０ｍＪであり、１チップのエネルギー量は１．００ｍＪであるため、必要なチップ員数は４０と表示されている。

図１１は、実施の形態におけるエネルギー量の計算法を適用した例を説明するための図である。図１１（ａ）は、特定の種類のチップについて必要なエネルギー量を確保するために必要なチップ員数を、従来の計算法によって求めた場合と、実施の形態による計算法によって求めた場合とを比較した図である。図１１（ａ）に示されるように、必要エネルギー量は４０ｍＪ、電圧が印加される温度は８５℃、電圧を印加する時間（エージング）は５年、放電開始電圧は３３．５Ｖ、および放電終了電圧は７Ｖの場合が示されている。実施の形態におけるデータベースには、電圧が印加される温度が８５℃、電圧が印加される時間が５年である測定データに基づくＤＣバイアス特性が登録されている。静電容量はＬＣＲメータによって測定する。

実施の形態の計算法によって求めた必要エネルギーを確保するのに必要なチップ員数は、従来の計算法によって求めたチップ員数よりも約１８％削減されている。実施の形態における計算法においては、使用条件によって変化する静電容量を考慮してコンデンサのエネルギー量が計算される。そのために、実施の形態における計算法によった場合の１チップあたりのエネルギー量が、従来の計算法によった場合よりも多く計算されている。その結果、従来よりも必要なチップ員数を削減することができる。

図１１（ｂ）は、コンデンサのエネルギー値の実測値と実施の形態の計算法によって求めたエネルギー量とを比較する図である。図１１（ｂ）に示されるように、実測値と実施の形態の計算法によるエネルギー量との誤差は、０．５％となっている。

図１２は、図１１（ｂ）とは異なる使用条件におけるコンデンサのエネルギー量の実測値と実施の形態の計算法によって求めたエネルギー量との比較を示す図である。図１２（ａ）は、電圧が印加される温度が０℃である場合の比較を示す図である。図１２（ａ）においては、電圧が印加される時間は１分であり、放電終了電圧は７Ｖである。放電開始電圧は３３．５Ｖまたは２０Ｖである。図１２（ａ）に示されるように、放電開始電圧が３３．５Ｖである場合、実測値と計算値との誤差の絶対値は最大で５．８％（サンプルＤ）である。放電開始電圧が２０Ｖである場合、実測値と計算値との誤差の絶対値は最大で５．５％（サンプルＣ）である。

図１２（ｂ）は、電圧が印加される温度が２５℃である場合の比較例を示す図である。図１２（ｂ）においては、電圧が印加される時間は４８時間であり、放電終了電圧は７Ｖである。放電開始電圧は３３．５Ｖまたは２０Ｖである。図１２（ｂ）に示されるように、放電開始電圧が３３．５Ｖである場合、実測値と計算値との誤差の絶対値は最大で６．１％（サンプルＡ）である。放電開始電圧が２０Ｖである場合、実測値と計算値との誤差の絶対値は最大で３．５％（サンプルＡ）である。

図１２（ｃ）は、電圧が印加される温度が８５℃である場合の比較例を示す図である。図１２（ｃ）においては、電圧が印加される時間は２４時間、放電開始電圧は３３．５Ｖ、および放電終了電圧は７Ｖである。図１２（ｃ）に示されるように、実測値と計算値との誤差の絶対値は最大で２．４％（サンプルＣ）である。

図１１（ｂ）および図１２（ａ）〜（ｃ）に示されたデータによれば、エネルギー量の実測値と実施の形態の計算法による計算値との誤差の絶対値は最大で６％程度である。一方、従来の計算法によった場合の一例においては、実測値４１．３ｍＪに対して計算値は３３．３ｍＪとなり、誤差の絶対値は、約１９％にもなる。

以上、回路設計装置１０によれば、使用条件を考慮したエネルギー量算出方法を採用することにより、コンデンサのエネルギー量を適切に算出することができる。そのため、従来よりも必要なコンデンサの数が少なく算出される。その結果、実装面積に限りがあっても、フラッシュメモリのさらなる小型化・低背化を実現することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０回路設計装置、１１，２１０制御部、１２記憶部、１３入力部、１４表示部、１００ＳＳＤ、１１０インターフェース、１２０メモリコントローラ、１３０フラッシュメモリ、１４０降圧コンバータ、１５０昇圧コンバータ、１６０バックアップ電源、１７０スイッチ、２００ホストシステム、２２０電源。

Claims

コンデンサの静電容量と、１以上の使用条件とを対応付けて記憶するように構成される記憶部と、
前記１以上の使用条件のうち指定された使用条件における前記コンデンサのエネルギー量を算出するように構成される制御部とを備え、
前記制御部は、前記指定された使用条件と前記静電容量との第１の対応関係から、前記指定された使用条件における前記静電容量を算出し、算出された前記静電容量を用いて前記エネルギー量を算出するように構成される、回路設計装置。
前記制御部は、前記第１の対応関係から導かれた、前記静電容量を算出することができる近似式を用いて、前記指定された使用条件における前記静電容量を算出するように構成される、請求項１に記載の回路設計装置。
前記記憶部は、コンデンサの特性を特定する１以上の情報を検索キーとして前記近似式が登録されるデータベースを含み、
前記制御部は、前記１以上の情報のうち指定された情報を検索キーとして用いて前記データベースから前記近似式を取得するように構成される、請求項２に記載の回路設計装置。
前記１以上の情報は、コンデンサの識別子およびコンデンサが含む材料名のうち少なくとも１つを含む、請求項３に記載の回路設計装置。
前記１以上の使用条件は、前記コンデンサに印加される電圧、前記電圧が印加される時間、および前記電圧が印加される温度のうち少なくとも１つを含む、請求項１に記載の回路設計装置。
前記制御部は、前記第１の対応関係から導出される、前記コンデンサに印加される電圧と前記コンデンサに蓄えられる電荷との第２の対応関係を用いて、前記コンデンサからの放電が開始してから前記放電が終了するまでの区間において電圧と電荷との積の和を算出することにより、前記エネルギー量を算出する、請求項１に記載の回路設計装置。
コンデンサの静電容量と、１以上の使用条件とを対応付けて記憶するように構成される記憶部と、前記１以上の使用条件のうち指定された使用条件における前記コンデンサのエネルギー量を算出するように構成される制御部とを備える回路設計装置において、前記制御部に前記エネルギー量を算出させるための回路設計プログラムであって、
前記指定された使用条件と前記静電容量との対応関係から、前記指定された使用条件における前記静電容量を算出するステップと、
前記算出するステップにおいて算出された前記静電容量を用いて前記エネルギー量を算出するステップとを前記制御部に実行させる、回路設計プログラム。
コンデンサの静電容量と、１以上の使用条件とを対応付けて記憶するように構成される記憶部と、前記１以上の使用条件のうち指定された使用条件における前記コンデンサのエネルギー量を算出するように構成される制御部とを備える回路設計装置において、前記制御部において行なわれるコンデンサのエネルギー量算出方法であって、
前記指定された使用条件と前記静電容量との対応関係から、前記指定された使用条件における前記静電容量を算出するステップと、
前記算出するステップにおいて算出された前記静電容量を用いて前記エネルギー量を算出するステップとを含む、コンデンサのエネルギー量算出方法。