JP7067399B2 - 制御回路および情報処理装置 - Google Patents

制御回路および情報処理装置 Download PDF

Info

Publication number
JP7067399B2
JP7067399B2 JP2018187927A JP2018187927A JP7067399B2 JP 7067399 B2 JP7067399 B2 JP 7067399B2 JP 2018187927 A JP2018187927 A JP 2018187927A JP 2018187927 A JP2018187927 A JP 2018187927A JP 7067399 B2 JP7067399 B2 JP 7067399B2
Authority
JP
Japan
Prior art keywords
power supply
frequency
switching frequency
converter
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018187927A
Other languages
English (en)
Other versions
JP2020058154A (ja
Inventor
博 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018187927A priority Critical patent/JP7067399B2/ja
Priority to US16/571,823 priority patent/US20200112267A1/en
Publication of JP2020058154A publication Critical patent/JP2020058154A/ja
Application granted granted Critical
Publication of JP7067399B2 publication Critical patent/JP7067399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、制御回路および情報処理装置に関する。
電子計算機において、装置の小型化による高実装密度化、ＣＰＵ（Central Processing Unit）の動作周波数および転送速度の高速化により、ノイズが増大する傾向になっており、信号の低電圧化によりノイズマージンの確保が難しくなってきている。
このためプリント板の設計時には、信号の分配トポロジ、部品の配置、配線ルートや配線長、反射の解析によるアンダーシュートやオーバーシュートの制御、信号出力のタイミング制御、クロストークや急激な電流変動による電源電圧変動抑制、および電源とグランド間のインピーダンス特性の影響等をＣＡＤ（Computer-Aided Design）シミュレーションと実機評価により実施してノイズマージンの確保を実施している。
更に、他のノイズとの重畳の回避策として、定常的に発生しているスイッチング電源のノイズ軽減のため、ＤＣ－ＤＣコンバータによるスイッチング周波数のスクランブルによるノイズレベルの分散や、他の信号線への干渉影響の回避により周波数を変更する事でノイズを軽減する対策が知られている（例えば、特許文献１参照）。また、特許文献２～１０に記載の技術が知られている。
特開２００７－２０３７９号公報 特開２００３－３２４９４４号公報 特開平５－２２７６４９号公報 特開２０１２－１７３２４０号公報 特開２００１－２９８９５２公報 特開２０１７－１９２２８１公報 特開平１０－１４６０４４公報 特開平８－２４２５７９号公報 特開２００７－１２４８８６号公報 特開２０１７－１９２２８１号公報
しかしながら、近年、コストダウンによりノイズマージン強化のために高価な部品の採用やプリント板層数の増加等が難しくなっており、ノイズマージンの確保はますます困難になってきている。
さらに、設計当初から将来に渡り搭載される部品は全て明確になっている訳では無いため、全ての組み合わせ評価やシミュレーションの実施は困難である。
このため、搭載部品のばらつきや、部品のマルチソース化、互換部品の搭載、メモリ、ＣＰＵ、ＩＯカードの増減等による周波数に依存するインピーダンス変動により、想定外のノイズが発生して間欠のシステムダウン障害が発生するケースがあり、問題となっている。
また、スイッチング周波数のスクランブルやスイッチングの同一周波数の重なりを排除する等の対策を実施しても、スクランブルする周波数にインピーダンスの反共振点を含んでいる場合には、想定外の大きなノイズが発生する。それにより、搭載部品や回路の誤動作により間欠のシステムダウン障害等の障害が発生する場合がある。このシステムダウン障害発生時の対策としては、誤動作している信号線へのノイズ影響の軽減のためのノイズ吸収部品の追加、配線ルート変更等の改造を実施、プリント基板層数の追加、既存部品の配置変更や配線ルート、配線長等の見直しによるプリント基板の作り直し改版による対応が必要になっている。
さらに、従来では部品の経年劣化や温湿度等の設置環境変動による周波数に対するインピーダンス特性変動のノイズ増加を追従して低減する事は困難であった。
本発明は、スイッチングノイズの低減を目的とする。
実施の形態の制御回路は、入力された直流を設定されたスイッチング周波数を用いたスイッチングにより交流に変換し、前記交流をトランスにより変圧し、前記変圧された交流を整流し、前記整流された交流を平滑して直流を負荷側に出力する電源回路を制御する。
前記制御回路は、前記電源回路が有するスイッチをオンにして、平滑処理前のノイズを前記負荷側に出力し、前記負荷側のノイズレベルを測定する。
前記制御回路は、前記電源回路のスイッチング周波数を変更し、前記負荷側のノイズレベルを測定する処理と前記電源回路のスイッチング周波数を変更する処理を複数回繰り返す。
前記制御回路は、前記測定した複数のノイズレベルに基づいて、前記電源回路に設定するスイッチング周波数を決定し、前記決定したスイッチング周波数を前記電源回路に設定する。
実施の形態によれば、スイッチングノイズを低減することができる。
プリント基板のインピーダンスの周波数特性の実測値と設計値を示す図である。 理想的なコンデンサと実際のコンデンサのインピーダンスの周波数特性を示す図である。 理想的なコンデンサの等化回路を示す図である。 実際のコンデンサの等化回路を示す図である。 バイパスコンデンサの実際のインピーダンスの等化回路を示す図である。 複数の素子の合成インピーダンスの周波数特性を示す図である。 プリント基板のインピーダンス／ノイズレベルの周波数特性を示す図である。 プリント基板の等化回路とＤＣ／ＤＣコンバータの回路の例を示す図である。 実施の形態に係るサーバの構成図である。 実施の形態に係るサーバの電源供給ブロック図である。 実施の形態に係るＤＣ／ＤＣコンバータの詳細な構成図である。 ＢＭＣの機能ブロック図である。 スイッチＳＷ－１をショートしたときの等化回路である。 実施の形態に係る制御方法のフローチャートである。 他の実施の形態に係るＤＣ／ＤＣコンバータの詳細な構成図である。
以下、図面を参照しながら実施の形態について説明する。
スイッチング電源の負荷となるプリント基板には、複数のコンデンサ、コイル、抵抗、ＣＰＵ、およびＩＣ素子等が搭載されており、スイッチング電源から見た負荷インピーダンスには、複数の共振と反共振周波数特性が存在している。また、複数のマルチソース互換部品の採用、顧客要件によるメモリ、ＣＰＵ、Ｉ／Ｏ（Input/Output）カードの増減や、部品の経年劣化や温湿度等の設置環境変動等により負荷インピーダンス特性が変化する。スイッチングノイズは、電源を供給している限り定常的に発生している。
近年のＣＰＵやメモリでは、複数の異なったＤＣ（Direct Current）電源が必要とされており、多数のＤＣ／ＤＣコンバータ等のスイッチング電源を搭載しているため、定常的なスイッチングノイズの低減が全体のノイズレベルの低減につながる。
実施の形態は、搭載部品の製造上のばらつきや、マルチソース部品の搭載、メモリ、ＣＰＵ、ＩＯカードの増設や部品の経年劣化や温湿度等の設置環境変動等による負荷側の周波数に対するインピーダンス特性変動に着目したものである。実施の形態は、スイッチング電源（ＤＣ／ＤＣコンバータ）のスイッチング周波数とそのスプリアス周波数を負荷側インピーダンスの反共振点から回避する周波数に変更する事でスイッチングノイズの低減を図る。それにより、全体のノイズレベルの低減により、ノイズによる間欠のシステムダウン障害等を改善できる。
スイッチング電源のノイズは、スイッチング周波数とそのスプリアスがノイズとなって発生するため、負荷側のインピーダンス特性の反共振成分と一致した場合、インピーダンスの大きさに比例してノイズが大きく増幅され、予期しない大きいスイッチングノイズが定常的に発生する。
実施の形態のBMC(Baseboard Management Controller)は、スイッチング周波数を変更しながら、当該スイッチング周波数を用いて生成されるスイッチングパルスを強制的に負荷側に出力して負荷側のノイズレベルを測定する。ＢＭＣは、ＤＣ／ＤＣコンバータのスイッチング周波数を負荷側のノイズレベルが最も低くなる周波数に設定する。
これにより、スイッチング周波数は負荷側の反共振周波数を回避でき、定常的なスイッチングノイズレベルが低下し、全体のノイズマージンが増加するため、予期しない回路の誤動作による間欠のシステムダウン障害を回避できる。
ここでプリント基板のインピーダンスの周波数特性について説明する。
図１は、プリント基板のインピーダンスの周波数特性の実測値と設計値を示す図である。縦軸はインピーダンスを示し、横軸は周波数を示す。
図１において、点線はプリント基板のインピーダンスの周波数特性の設計値を示し、実線はプリント基板のインピーダンスの周波数特性の実測値を示す。
設計上のプリント基板のインピーダンスの周波数特性は、図１の点線のグラフに示すように、０Ｈｚ～１０ＭＨｚの周波数特性を示す第１の直線と１０ＭＨｚ～１ＧＨｚの周波数特性を示す第１の直線の異なる傾きの第２の直線の組合せで示される。
しかしながら、実際のプリント基板のインピーダンスの周波数特性は、設計値通りの周波数特性とはならない。実際のプリント基板のインピーダンスの周波数特性は、図１の実線のグラフに示すように、局所的にインピーダンスが小さい部分である共振点および局所的にインピーダンスが大きい部分である反共振点が存在する。
次にコンデンサのインピーダンスの周波数特性について説明する。
図２は、理想的なコンデンサと実際のコンデンサのインピーダンスの周波数特性を示す図である。縦軸はインピーダンスを示し、横軸は周波数を示す。
図２において、点線は理想的なコンデンサのインピーダンスの周波数特性を示し、実線は実際のコンデンサのインピーダンスの周波数特性を示す。
理想的なコンデンサの等化回路は、図３に示すような１個のコンデンサであり、インピーダンスＺは、Ｚ＝ｊ（１／２（２πｆＣ））で表される。尚、ｊは虚数単位、ｆは周波数、Ｃはキャパシタンスである。理想的なコンデンサのインピーダンスの周波数特性は、図２の点線のグラフのように直線で示される。
実際のコンデンサの等化回路は、図４に示すように、キャパシタンス（Ｃ）、誘電体や電極などの損失による抵抗（Equivalent Series Resistance:ESR）、および電極やリード線などによる寄生インダクタンス(Equivalent Series Inductance:ESL)が直列に接続された回路となる。
実際のコンデンサの等化回路のインピーダンスＺは、Ｚ＝ＥＳＲ＋ｊ（１／（２πｆＣ）＋２πｆ＊ＥＳＬ）で表される。実際のコンデンサのインピーダンスの周波数特性は、図２の実線のグラフのように、インピーダンスは、ある周波数まで周波数が大きくなるにつれて小さくなり、ある周波数から周波数が大きくなるにつれて大きくなる。
図５は、バイパスコンデンサの実際のインピーダンスの等化回路を示す図である。
プリント基板上のバイパスコンデンサ（パスコン）に対するインピーダンスは、図５に示す複数パスコン等の等価回路となっている。図５は、Ｎ個のパスコン１～Ｎの等価回路を示し、パスコン１～ＮそれぞれのインピーダンスはＺ１～Ｚｎである。
図６は、複数の素子の合成インピーダンスの周波数特性を示す図である。縦軸はインピーダンスを示し、横軸は周波数を示す。
プリント基板のインピーダンスＺｏの周波数特性は、図６の実線に示すように複数のパスコンや搭載部品が並列接続した抵抗、キャパシタンスとインダクタンスの直列接続特性が重なった特性となっている。また、図６の点線は、パスコン１～３、ＮそれぞれのインピーダンスＺ１～Ｚ３，Ｚｎの周波数特性を示す。図６において、パスコン４～Ｎ－１それぞれのインピーダンスＺ４～Ｚｎ－１の周波数特性の記載は省略されている。
図７は、プリント基板のインピーダンス／ノイズレベルの周波数特性を示す図である。縦軸はインピーダンスまたはノイズレベルを示し、横軸は周波数を示す。
プリント基板のインピーダンスの周波数特性は、プリント基板に搭載されるパスコンやＩＣ素子、プリント基板のパターンと基板の特性、部品配置により異なる。
このため、実際のプリント基板上にはコネクタを含む搭載部品やプリント基版の特性の影響もあり、プリント基板のインピーダンスの周波数特性は図７に示すグラフのようになる。図７において、点線はプリント基板のインピーダンスの周波数特性の設計値、実線はプリント基板のインピーダンスの周波数特性の実測値を示す。
図７の左から１～３本目の縦棒はそれぞれノイズレベルを示し、点線はスイッチング周波数Ｂ、実線はスイッチング周波数Ａ、１点鎖線はスイッチング周波数Ｃのノイズレベルを示す。また、図７の左から４～６、７～９、１０～１２本目の縦棒は、スイッチング周波数Ｂ、Ａ、Ｃのスプリアス群のノイズレベルを示す。
図８は、プリント基板の等化回路とＤＣ／ＤＣコンバータの回路の例を示す図である。
図８に示す実際のプリント基板の等価回路は、図７に示すプリント基板のインピーダンス特性とスイッチング周波数の特性となっている。プリント基板上に搭載されるＤＣ／ＤＣコンバータのスイッチング周波数をそれぞれ周波数Ｂ、周波数Ａ、周波数Ｃとした場合、それぞれの周波数ＡＢＣ群のスプリアス周波数群のノイズレベルは図７の左から４～６、７～９、１０～１２本目の縦棒となる。このように、それぞれの周波数によってインピーダンスが異なる。
ＢＭＣは、電源投入時やハード構成変更時等にスイッチング電源（ＤＣ／ＤＣコンバータ）が使用するスイッチング周波数のインピーダンスを測定して、スイッチング周波数を変更することより、スイッチング周波数を総合的にノイズのレベルが最少になる周波数に設定する。尚、インピーダンスは、ノイズレベルと完全に比例しているため、ノイズレベルを測定することでインピーダンスが測定できる。
これにより、部品のばらつきや、マルチソース部品の搭載、メモリ、ＣＰＵ、Ｉ／Ｏカードの増設等による定常的に発生するスイッチングノイズを低減でき、プリント基板の変更無しにノイズの影響による素子内部回路の論理矛盾や誤動作により間欠のシステムダウン障害等の改善ができる。
また、ＢＭＣは、エラーログの内容解析によりエラーリトライ、Corrective errorの増加や、Uncorrectable error、またはFatal error等が発生した場合を契機にインピーダンス最適値を再測定する。ＢＭＣは、測定結果が設定されているスイッチング周波数と異なる場合、再測定値を適用して搭載部品の経年劣化や温湿度等の設置環境変動に対するインピーダンスの変動の回避を行う。
図９は、実施の形態に係るサーバの構成図である。
サーバ１０１は、プリント基板１１１、ＣＰＵ１１２－１、メモリ１１３－ｉ（ｉ＝０、１）、ＰＣＨ（Platform Controller Hub）１１４、ＢＭＣ（Baseboard Management Controller）１１５、ＮＶＭ（Non-volatile memory）１１６－ｊ（ｊ＝１、２）、ＤＣ／ＤＣコンバータ２０１－ｎ（ｎ＝１～１９）、ＨＤＤ（Hard Disk Drive）１２１、ディスプレイ装置１３１、キーボード１４１、ＰＳＵ（Power Supply Unit）１５１、センサ１６１、およびファン１７１を有する。サーバは１０１、情報処理装置の一例である。
ＣＰＵ１１２－１、メモリ１１３－ｉ、ＰＣＨ１１４、ＢＭＣ１１５、ＮＶＭ１１６－ｊ、およびＤＣ／ＤＣコンバータ２０１－ｎは、プリント基板１１１に搭載されている。また、プリント基板１１１には、図示されていないがバイパスコンデンサ、抵抗、コイル、およびＩＣなどの負荷となる構成要素がさらに搭載されている。
ＣＰＵ１１２－１は、各種処理を実行するプロセッサである。ＣＰＵ１１２－１は、演算処理装置の一例である。
メモリ１１３－０は、ＢＭＣ１１５が使用するプログラムやデータ等を記憶する。メモリ１１３－１は、ＣＰＵ１１２－１が使用するプログラムやデータ等を記憶する。メモリ１１３－ｉは、例えば、ＲＡＭ（Random Access Memory）である。
ＰＣＨ１１４は、ＣＰＵ１１２－１、ＮＶＭ１１６－１、ＢＭＣ１１５、ＨＤＤ１２１、キーボード１４１、およびＬＡＮ（Local Area Network）１８１等の間のデータの受け渡しを制御する。また、ＰＣＨ１１４は、ＬＡＮ１８１と接続し、ＬＡＮ１８１を介して接続される装置と通信可能である。
ＢＭＣ１１５は、ＬＣＤ１３１、ＰＳＵ１５１、センサ１６１、ファン１７１、およびＤＣ／ＤＣコンバータ２０１－ｎの制御を行う。また、ＢＭＣ１１５は、ＬＡＮ（Local Area Network）１８１と接続し、ＬＡＮ１８１を介して接続される装置と通信可能である。ＢＭＣ１１５は、制御回路の一例である。
ＮＶＭ１１６－１は、ＣＰＵ１１２－１が使用するプログラムやデータ等を記憶する。ＮＶＭ１１６－２は、ＢＭＣ１１５が使用するプログラムやデータ等を記憶する。
ＤＣ／ＤＣコンバータ２０１－ｎは、ＰＳＵ１５１から入力される直流を降圧し、降圧された直流を出力する。ＤＣ／ＤＣコンバータ２０１－ｎは、入力電圧（例えば、１２Ｖ）を目標電圧（例えば、５Ｖ）に変換して出力する。ＤＣ／ＤＣコンバータ２０１－ｎは、電源回路の一例である。
ＨＤＤ１２１は、サーバ１０１が使用するプログラムやデータ等を記憶する磁気記憶装置である。また、ＨＤＤ１２１は、ＳＳＤ（Solid State Drive）でもよい。
ディスプレイ装置１３１は、ユーザまたはオペレータへの問い合わせや処理結果を表示する。ディスプレイ装置は、例えば、ＬＣＤ（Liquid Crystal Display）である。
キーボード１４１は、ユーザまたはオペレータからの指示や情報の入力に用いられる。
ＰＳＵ１５１は、ＡＣ電源（不図示）と接続し、入力された交流を直流に変換し、所定の電圧（１２Ｖ）に変換した直流をＤＣ／ＤＣコンバータ２０１－ｎに供給する。
センサ１６１は、サーバ１０１の状態を取得するセンサであり、例えば、ＣＰＵ１１２－１の温度やサーバ１０１の筐体内の温度を検出する温度センサである。
ファン１７１は、ＣＰＵ１１２－１の冷却、サーバ１０１の筐体内への外気の吸気、およびサーバ１０１の筐体内の空気の排気等を行う。
また、点線で表記されているＣＰＵ１１２－２、メモリ１１３－２～１１３－８、およびＰＣＩｅ（Peripheral Component Interconnect Express）デバイス１１７－１～１１７－４は、オプションであり、必要に応じてサーバ１０１に搭載可能である。
図１０は、実施の形態に係るサーバの電源供給ブロック図である。
ＰＳＵ１５１は、１００ＶのＡＣ電源と接続し、入力された交流を直流に変換し、所定の電圧（１２Ｖ（ボルト））に変換した直流をＤＣ／ＤＣコンバータ２０１－ｎに供給する。詳細には、ＰＳＵ１５１は、常駐電源および通常電源を有する。常駐電源は、ＰＳＵ１５１がＡＣ電源と接続すると、サーバ１０１の電源が未投入の状態でも電力を供給する。通常電源は、サーバ１０１の電源の投入後に電力を供給する。
常駐電源はＤＣ／ＤＣコンバータ２０１－１～２０１－６に１２Ｖの直流を出力し、通常電源はＤＣ／ＤＣコンバータ２０１－７～２０１－１９に１２Ｖの直流を出力する。また、通常電源はファン１７１等の駆動に用いられる１２Ｖの直流を出力する。
ＤＣ／ＤＣコンバータ２０１－１は、常駐電源から入力された１２Ｖの直流を５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１から出力される直流は、サーバ１０１において汎用の常駐電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－２は、常駐電源から入力された１２Ｖの直流を３．３Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－２から出力される直流は、サーバ１０１において汎用の常駐電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－３は、常駐電源から入力された１２Ｖの直流を２．５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－３から出力される直流は、サーバ１０１において汎用の常駐電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－４は、常駐電源から入力された１２Ｖの直流を１．５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－４から出力される直流は、ＰＣＨ１１４の常駐電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－５は、常駐電源から入力された１２Ｖの直流を１．２Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－５から出力される直流は、ＢＭＣ１１５の常駐電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－６は、常駐電源から入力された１２Ｖの直流を１．１Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－６から出力される直流は、ＢＭＣ１１５の常駐電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－７は、通常電源から入力された１２Ｖの直流を３．３Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－７から出力される直流は、サーバ１０１において汎用の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－８は、通常電源から入力された１２Ｖの直流を２．５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－８から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－９は、通常電源から入力された１２Ｖの直流を１．０Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－９から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１０は、通常電源から入力された１２Ｖの直流を１．８８Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１０から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１１は、通常電源から入力された１２Ｖの直流を１．２Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１１から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１２は、通常電源から入力された１２Ｖの直流を１．０Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１２から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１３は、通常電源から入力された１２Ｖの直流を０．９Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１３から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１４は、通常電源から入力された１２Ｖの直流を０．８５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１４から出力される直流は、ＣＰＵ１１２－１の通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１５は、通常電源から入力された１２Ｖの直流を２．５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１５から出力される直流は、メモリ１１３－ｉの通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１６は、通常電源から入力された１２Ｖの直流を１．２Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１６から出力される直流は、メモリ１１３－ｉの通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１７は、通常電源から入力された１２Ｖの直流を０．６Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１７から出力される直流は、メモリ１１３－ｉの通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１８は、通常電源から入力された１２Ｖの直流を１２Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１８から出力される直流は、メモリ１１３－ｉの通常電源として用いられる。
ＤＣ／ＤＣコンバータ２０１－１９は、通常電源から入力された１２Ｖの直流を５Ｖの直流に変換して出力する。ＤＣ／ＤＣコンバータ２０１－１９から出力される直流は、メモリ１１３－ｉの通常電源として用いられる。
図１１は、実施の形態に係るＤＣ／ＤＣコンバータの詳細な構成図である。
ＤＣ／ＤＣコンバータ２０１－１は、変換部２２１および制御部２３１を有する。
変換部２２１は、トランス２２０により１次側回路と２次側回路に分けられている。１次側回路は、バイパスコンデンサＣｉｎ、発信制御部２１２、ＰＷＭ（Pulse Width Modulation）制御部２１３、ＦＥＴ（Field Effect Transistor）２１４、２１５、ダイオード２１６、コンデンサ２１７を有する。発信制御部２１２は、Ｉ２Ｃコントローラ２３７からの周波数指示を受信し、指示された周波数（スイッチング周波数）を設定して、設定した周波数のパルスをＰＷＭ制御部２１３に出力する。ＰＷＭ制御部２１３は、発信制御部２１２から入力されたパルスを用いたＦＥＴ２１４，２１５のＰＷＭ制御を行う。ＰＷＭ制御は、周期（周波数）を一定としてオンとオフの時間、つまりデューティサイクルを調整する制御である。
ＦＥＴ２１４は、ＰチャネルＭＯＳ ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。ＦＥＴ２１５は、ｎチャネルＭＯＳ ＦＥＴである。ＦＥＴ２１４は、スイッチング素子の一例である。ＦＥＴ２１４は、ＰＷＭ制御部２１３の制御により、ＰＳＵ１５１からの直流をトランス２２０へ通過または遮断する。すなわち、ＰＳＵ１５１からの直流を交流に変換してトランス２２０に入力する。ＰＷＭ制御部２１３は、スイッチング周波数のパルスを用いてＦＥＴ２１４、２１５をオンオフ（スイッチング）することで、ＰＳＵ１５１からの直流がチョッピングされ、トランス２２０の一次側にスイッチング周波数の交流信号が入力される。トランス２２０の一次側にスイッチング周波数の交流信号が入力されると、トランス２２０の２次側に降圧されたスイッチング周波数の交流信号が発生する。
２次側回路は、ダイオード２２１，２２２、コイル２２３、コンデンサ２２４を有する。ダイオード２２１、２２２は、整流回路を構成し、トランス２２０からの交流信号を全波整流する。コイル２２３およびコンデンサ２２４は、平滑回路を構成し、全波整流された信号を平滑して、平滑された信号（直流）を負荷に出力する。
変換部２２１の出力先（負荷側）には、ＤＣ／ＤＣコンバータ２０１－１が変換した直流の供給先の装置などが実際には接続されているが、図１１では説明を簡単にするため負荷側のインピーダンスＺｘが接続されている。ここで、整流回路（ダイオード２２１、２２２）の出力電圧はＶｎｓ，変換部２２１の出力電圧はＶｏである。
制御部２３１は、抵抗Ｒｐ、およびスイッチＳＷ－１、コンデンサ２３４、オペアンプ２３５、シグナルホールド・Ａ／Ｄコンバータ２３６、Ｉ２Ｃコントローラ２３７を有する。
抵抗Ｒｐは、スイッチＳＷ－１とダイオード２２１、２２２のカソード（整流回路の出力）との間に設置されている。
スイッチＳＷ－１がオン（ショート）の場合、トランス２２０の２次側に発生したスイッチング周波数の交流信号が整流回路で整流された後のノイズが負荷側に強制的に入力される。実施の形態において、スイッチＳＷ－１を介して負荷側に入力される整流回路で整流された信号は、平滑処理前の信号でありスイッチングノイズを含んでいる。スイッチＳＷ－１がオフ（オープン）の場合、トランス２２０の２次側に発生したスイッチング周波数の交流信号が整流回路で整流され、整流された信号を平滑回路で平滑した直流電圧が電源の出力電圧Ｖｏとして負荷側に入力される。スイッチＳＷ－１は、ＢＭＣ１１５からＩ２Ｃコントローラ２３７を介して制御される。
コンデンサ２３４は、ＡＣカップリング用のコンデンサであり、変換部２２１の出力と負荷側の入力との間と接続し、入力された信号（電圧）の交流成分（ノイズ）をオペアンプ２３５に出力する。コンデンサ２３４の出力電圧をノイズレベルＶｘとする。コンデンサ２３４は、負荷側に入力された信号に対する負荷側のノイズレベルを出力する。
オペアンプ２３５は、コンデンサ２３４からのノイズレベルＶｘをシグナルホールド・Ａ／Ｄコンバータ２３６に出力する。シグナルホールド・Ａ／Ｄコンバータ２３６は、オペアンプ２３５から入力されたノイズレベルＶｘのピーク値を保持し、ノイズレベルＶｘのピーク値をＩ２Ｃコントローラ２３７に出力する。
Ｉ２Ｃコントローラ２３７は、Ｉ２Ｃを介してＢＭＣ１１５と接続し、ＢＭＣ１１５からスイッチング周波数の指示を受信し、発信制御部２１２に受信したスイッチング周波数を指示する。また、Ｉ２Ｃコントローラ２３７は、シグナルホールド・Ａ／Ｄコンバータ２３６から入力されたノイズレベルＶｘをＢＭＣ１１５に出力する。
尚、ＤＣ／ＤＣコンバータ２０１－２～２０１－１９の構成は、ＤＣ／ＤＣコンバータ２０１－１の構成と同様であるため説明は省略する。
図１２は、ＢＭＣの機能ブロック図である。
ＢＭＣ１１５は、電源制御部１１５１、Ｉ２Ｃ（Inter-Integrated Circuit）／ＧＰＩＯ（General-purpose input/output）制御部１１５２、温度制御部１１５３、ファン制御部１１５４、ハード構成／障害監視部１１５５、ＶＧＡ（Video Graphics Array）制御部１１５６、リモート制御部１１５７、電源電圧電流監視部１１５８、およびＤＣ／ＤＣ周波数制御部１１５９を有する。
電源制御部１１５１は、ＰＳＵ１５１からの常住電源および通常電源を制御する。
Ｉ２Ｃ／ＧＰＩＯ制御部１１５２は、サーバ１０１内またはサーバ１０１と外部装置とのＩ２ＣまたはＧＰＩＯを用いた通信の制御を行う。
温度制御部１１５３は、サーバ１０１の構成要素（例えば、ＣＰＵ等）の温度に基づく制御を行う。
ファン制御部１１５４は、ファン１７１の回転数の制御を行う。
ハード構成／障害監視部１１５５は、サーバ１０１の構成要素の監視、およびサーバ１０１の構成要素の障害の有無を監視する。
ＶＧＡ制御部１１５６は、ＬＣＤ１３１の表示制御を行う。
リモート制御部１１５７は、ＬＡＮ１８１を介して接続された装置からの要求に応じて、サーバ１０１の情報（例えば、ハード構成、障害の有無、および温度等）を送信する。
電源電圧電流監視部１１５８は、ＰＳＵ１５１およびＤＣ／ＤＣコンバータ２０１－ｎの電圧と電流を監視する。
ＤＣ／ＤＣ周波数制御部１１５９は、ＤＣ／ＤＣコンバータ２０１－ｎのスイッチング周波数の制御を行う。
ＤＣ／ＤＣ周波数制御部１１５９は、あるスイッチング周波数に基づくスイッチングパルスを強制的に負荷側に出力して負荷側の応答のノイズレベルを測定する。また、測定したノイズレベルからＤＣ／ＤＣ周波数制御部１１５９は、スイッチング周波数に対するインピーダンスを算出してもよい。ＤＣ／ＤＣ周波数制御部１１５９は、スイッチング周波数を変更して、複数のスイッチング周波数それぞれに対する負荷側の応答のノイズレベルを測定する。
ＤＣ／ＤＣ周波数制御部１１５９は、測定した負荷側のノイズレベルに基づいて、ノイズレベルが最も低いスイッチング周波数をＤＣ／ＤＣコンバータ２０１－ｎに設定する。
これにより、スイッチング周波数は負荷側の反共振周波数を回避でき、定常的なスイッチングノイズレベルが低下し、全体のノイズマージンが増加するため、予期しない回路の誤動作による間欠のシステムダウン障害等を回避できる。
ここで、ＤＣ／ＤＣコンバータ２０１－ｎから見た負荷のインピーダンスＺｘの測定方法について説明する。
図１３は、スイッチＳＷ－１をショートしたときの等化回路である。
ＤＣ／ＤＣコンバータ２０１－１のスイッチＳＷ－１がオン（ショート）の場合、等化回路を示すと図１３のようになる。図１３の等化回路では、抵抗ＲｐとインピーダンスＺｘ（負荷）が直列に接続し、ノイズとしてスイッチングパルスの電流Ｉｒｐが抵抗ＲｐとインピーダンスＺｘに入力される。
スイッチングパルス電圧Ｖｎｓの実効値Ｖｏは、スイッチングパルス電圧Ｖｎｓとほぼ同じ（Ｖｎｓ≒Ｖｏ）となる事から、ＤＣ／ＤＣ周波数制御部１１５９は、以下の式（１）～（４）から、負荷のノイズレベルＶｘを測定する事で既知の抵抗値Ｒｐと既知の出力電圧ＶｏからインピーダンスＺｘを計算できる。このように、ＤＣ／ＤＣ周波数制御部１１５９は、図７に示すようなインピーダンスＺｘの実施値を測定する事ができる。
Ｖｏ＝（Ｒｐ＋Ｚｘ）＊Ｉｒｐ ・・・（１）
Ｖｘ＝ Ｖｏ＊Ｚｘ／（Ｒｐ＋Ｚｘ） ・・・（２）
Ｉｒｐ＝ （Ｖｏ－Ｖｘ）／Ｒｐ ・・・（３）
Ｚｘ＝ Ｒｐ＊Ｖｘ／（Ｖｏ－Ｖｘ） ・・・（４）
尚、システムのＣＰＵが稼働中にインピーダンス増減値を測定する場合は、スイッチＳＷ－１をオープンとする事でインピーダンスの増減をノイズレベルＶｘの増減で測定可能である。このとき、ＣＰＵ動作に伴うクロストーク等の測定対象のスイッチングノイズ以外の影響を受けるため、ＤＣ／ＤＣ周波数制御部１１５９はインピーダンスが最小値となる２回以上スイッチング周波数が同一値として検出できるまで測定する。システム稼働中に特定のスイッチング周波数を変更する事が出来るため、ＢＭＣ１１５は、ＢＭＣ１１５の指示により特定のスイッチング周波数に対するエラーリトライ、Ｃｏｒｒｅｃｔｉｖｅ ｅｒｒｏｒの増減や、Ｕｎｃｏｒｒｅｃｔａｂｌｅ ｅｒｒｏｒまたはＦａｔａｌ ｅｒｒｏｒの発生等の有無を確認する事もできる。
ＢＭＣ１１５は、最適なスイッチング周波数の設定行う場合、スイッチＳＷ－１をショートして強制的にスイッチングパルスを注入し、スイッチング周波数を上限（Ｃ ＭＨｚ）から下限（Ｂ ＭＨｚ）の変更できる周波数範囲でＸ ＫＨｚ単位で変更し、負荷側のノイズレベルＶｘを測定して値が小さくなりノイズマージンが大きくなるスイッチング周波数を見つける。そして、ＢＭＣ１１５は、見つけたスイッチング周波数をＤＣ／ＤＣコンバータ２０１－ｎに設定する。
また、システムのＣＰＵが稼働中にインピーダンス増減値を測定する場合は、スイッチＳＷ－１をオープンした上で上記と同様にクロストークや外来ノイズ等のスイッチングノイズ以外の影響を避けるため、ノイズレベルＶｘが最小値となる２回以上スイッチング周波数が同等の値として検出できるまでスイッチング周波数をスキャンする。
尚、スイッチング周波数は、設計時にソレノイドのコイル形状のサイズや、電源効率、電圧変動の反応速度により設計許容範囲内での設定されるため、この許容範囲内で変更が可能である。
図１４は、実施の形態に係る制御方法のフローチャートである。
先ず、ＰＳＵ１５１は、ＡＣ電源と接続され、ＰＳＵ１５１の常駐電源は、電力の供給を開始する。
ステップＳ５０１において、常駐電源と接続するＤＣ／ＤＣコンバータ２０１－１～２０１－６は、それぞれ供給先の装置に直流を供給する。
ステップＳ５０２において、ＢＭＣ１１５が起動し、ＤＣ／ＤＣ周波数制御部１１５９は、通常電源を投入後に以前のサーバ１０１の構成情報と、現在のサーバ１０１構成を確認し、新規な部品の追加または変更があるか否か判定する。ＤＣ／ＤＣ周波数制御部１１５９は、ログ内にノイズ要因と考えられるCorrectable error, Uncorrectable error, Fatal error、およびハング障害の有無を確認する。ＤＣ／ＤＣ周波数制御部１１５９は、Correctable error, Uncorrectable error, Fatal error、およびハング障害のいずれかがあれば、部品の経年劣化、又は設置環境の変化があると判定する。尚、構成情報およびログは、ＮＶＭ１１６－２に記憶されている。実施の形態において、スイッチング周波数の制御対象のＤＣ／ＤＣコンバータ２０１－ｎが複数の場合は、＃Ｎ＝１とし、ＤＣ／ＤＣコンバータ#Ｎを設定対象である対象ＤＣ／ＤＣコンバータとする。尚、ＤＣ／ＤＣコンバータ２０１－ＮをＤＣ／ＤＣコンバータ#Ｎと表記する。
ステップＳ５０３において、ＤＣ／ＤＣ周波数制御部１１５９は、設定対象のＤＣ／ＤＣコンバータ２０１－ｎ、スイッチング周波数の値、およびスイッチＳＷ－１のオン／オフが直接指定されているか否か判定する。直接指定されている場合、制御はステップＳ５０４に進み、直接指定されていない場合、制御はステップＳ５０５に進む。直接指定される設定対象のＤＣ／ＤＣコンバータ２０１－ｎ、スイッチング周波数の値、およびスイッチＳＷ－１のオン／オフの情報は、例えば、ＮＶＭ１１６－２に記憶されている。
ステップＳ５０４において、ＤＣ／ＤＣ周波数制御部１１５９は、指定されているＤＣ／ＤＣコンバータ２０１－ｎ、スイッチング周波数、およびスイッチＳＷ－１のオン／オフ設定し、設定したスイッチング周波数に対する負荷のインピーダンスＺｘを測定する。ＤＣ／ＤＣ周波数制御部１１５９は、測定したインピーダンスをＮＶＭ１１６－２に記憶する。
ステップＳ５０５において、（１）サーバ１０１に新規なハードウェア（部品）の追加またはハードウェアの変更、（２）サーバ１０１の部品の経年劣化、または（３）サーバ１０１の設置環境の変化がある場合、制御はステップＳ５０６進む。上記（１）～（３）が無い場合、処理は終了する。
ステップＳ５０６において、ＤＣ／ＤＣ周波数制御部１１５９は、（１）サーバ１０１に新規なハードウェア（部品）の追加またはハードウェアの変更がある場合、ＣＰＵ１１２－１をＨＡＬＴ状態（ＣＰＵ１１２－１の動作クロックが停止状態）にして、対象ＤＣ／ＤＣコンバータ＃ＮのスイッチＳＷ－１をオン（ショート）にして、スイッチングパルスを強制的に負荷側に出力し、負荷側のノイズレベルの測定を開始する。ＣＰＵ１１２－１をＨＡＬＴ状態にすることで、ＣＰＵ動作に伴うクロストーク等のスイッチングノイズ以外の影響を減らすことが出来る。下記の処理で、ＤＣ／ＤＣ周波数制御部１１５９は、測定したノイズレベルからインピーダンスを計算してもよい。
ＤＣ／ＤＣ周波数制御部１１５９は、（２）サーバ１０１の部品の経年劣化、または（３）サーバ１０１の設置環境の変化がある場合、対象ＤＣ／ＤＣコンバータ＃ＮのスイッチＳＷ－１をオフ（オープン）にして、負荷側のノイズレベルの測定を開始する。ＤＣ／ＤＣ周波数制御部１１５９は、インピーダンス値の増減傾向を測定する。
ステップＳ５０７において、ＤＣ／ＤＣ周波数制御部１１５９は、対象ＤＣ／ＤＣコンバータ＃Ｎのスイッチング周波数の設定を開始する。
ステップＳ５０８において、ＤＣ／ＤＣ周波数制御部１１５９は、対象ＤＣ／ＤＣコンバータ＃Ｎのスイッチング周波数を（ｆｓｘ）を上限値（Ｃ ＭＨｚ）に設定する。詳細には、ＤＣ／ＤＣ周波数制御部１１５９は、Ｉ２Ｃコントローラ２３７を介して、発振制御部２１２にスイッチング周波数の上限値を指示する。発振制御部２１２は、指示されたスイッチング周波数のパルス信号（矩形波）をＰＷＭ制御部２１３に出力する。図１１で説明したように、スイッチＳＷ－１がオンの場合、設定されたスイッチング周波数に基づく信号がスイッチＳＷ－１を介して負荷側に強制的に出力される。スイッチＳＷ－１がオフの場合、設定されたスイッチング周波数を用いて変換部２１１により電圧が変換された直流が負荷側に出力される。
ステップＳ５０９において、ＤＣ／ＤＣ周波数制御部１１５９は、負荷側のノイズレベルＶｘを測定し、測定したノイズレベルＶｘとスイッチング周波数とをＮＶＭ１１６－２に記憶する。すなわち、ＤＣ／ＤＣ周波数制御部１１５９は、オペアンプ２３５、シグナルホールド／Ａ／Ｄコンバータ２３６、およびＩ２Ｃコントローラ２３７を介してノイズレベルＶｘを受信し、当該ノイズレベルＶｘとスイッチング周波数とをＮＶＭ１１６－２に記憶する。尚、実施の形態において、ＤＣ／ＤＣ周波数制御部１１５９は、測定したノイズレベルからインピーダンスＺｘを計算し、ノイズレベルＶｘの代わりにインピーダンスＺｘを用いてもよい。
ステップＳ５１０において、ＤＣ／ＤＣ周波数制御部１１５９は、現在のスイッチング周波数（ｆｓｘ）から所定値（Ｘ ｋＨｚ）を減算して、新たに設定するスイッチング周波数（ｆｓｘ）を算出し、新たなスイッチング周波数を対象ＤＣ／ＤＣコンバータ＃Ｎに設定する。尚、所定値は、測定時間の測定精度に基づいて予め設定されている。
ステップＳ５１１において、ＤＣ／ＤＣ周波数制御部１１５９は、設定されたスイッチング周波数（ｆｓｘ）が下限値（Ｂ ＭＨｚ）未満であるか判定する。設定されたスイッチング周波数（ｆｓｘ）が下限値（Ｂ ＭＨｚ）未満である場合、制御はステップＳ５１２に進み、設定されたスイッチング周波数（ｆｓｘ）が下限値（Ｂ ＭＨｚ）以上である場合、制御はステップＳ５０９に戻る。
ステップＳ５１２において、ＤＣ／ＤＣ周波数制御部１１５９は、測定したノイズレベルＶｘのうち、最も低いノイズレベルＶｘに対応するスイッチング周波数を最適値として決定し、対象ＤＣ／ＤＣコンバータ＃Ｎのスイッチング周波数を最適値に設定する。また、ＤＣ／ＤＣ周波数制御部１１５９は、測定したサーバ１０１の構成情報と決定した最適値とを最適値測定済情報として、ＮＶＭ１１６－２に記憶する。ノイズレベルＶｘとインピーダンスＺｘは比例するため、最も低いノイズレベルＶｘに対応するスイッチング周波数を最適値として決定することで、インピーダンスＺｘが最も低いスイッチング周波数を決定できる。
ステップＳ５１３において、対象ＤＣ／ＤＣコンバータ＃ＮのスイッチＳＷ－１がオン（ショート）の場合、制御はステップＳ５１５に進み、スイッチＳＷ－１がオフ（オープン）の場合、制御はステップＳ５１４に進む。
ステップＳ５１４において、対象ＤＣ／ＤＣコンバータ＃Ｎのスイッチング周波数の最適値の決定を２回以上行い且つ最も低いノイズレベルＶｘに対応するスイッチング周波数（＝最適値）が２回以上同じ場合、制御はステップＳ５１５に進む。対象ＤＣ／ＤＣコンバータ＃Ｎのスイッチング周波数の最適値の決定を２回以上行っていないまたは最も低いノイズレベルＶｘに対応するスイッチング周波数（＝最適値）が２回以上同じでない場合、制御はステップＳ５０８に戻る。
ステップＳ５１５において、対象ＤＣ／ＤＣコンバータ＃ＮのスイッチＳＷ－１をオフ（オープン）にする。
ステップＳ５１６において、設定対象のＤＣ／ＤＣコンバータ２０１－ｎのスイッチング周波数が全て最適値に設定された場合、制御はステップＳ５１８に進み、最適値に設定されていないＤＣ／ＤＣコンバータ２０１－ｎがある場合、制御はステップＳ５１７に進む。例えば、実施の形態において、ＤＣ／ＤＣ周波数制御部１１５９がＤＣ／ＤＣコンバータ２０１－１～ＤＣ／ＤＣコンバータ２０１－１９のスイッチング周波数を設定する場合、＃Ｎ＝１９のとき、制御はステップＳ５１８に進み、＃Ｎ＜１９のとき、制御はステップＳ５１７に進む。
ステップＳ５１７において、ＤＣ／ＤＣ周波数制御部１１５９は、＃Ｎを１インクリメントし、制御はステップＳ５０６に戻る。
ステップＳ５１８において、ＤＣ／ＤＣ周波数制御部１１５９は、サーバ１０１をリセットする（システムリセット）。
実施の形態によれば、ＤＣ／ＤＣコンバータのスイッチング周波数をインピーダンスＺｘが最も低いスイッチング周波数に設定できる。それにより、スイッチングノイズが低減し、全体のノイズレベルも低減することで、ノイズによる間欠のシステムダウン障害等を改善できる。
実施の形態によれば、互換部品の変更搭載、メモリ、CPU、IOカードの増設等があった場合でも、プリント基板を変更する事なく、定常的に発生するスイッチングノイズを低減でき、システム全体のノイズレベルも低減できる。それにより、非同期に間欠に発生する信号線の同時変化等や外来ノイズに対してもノイズマージンが増加し、ノイズマージンが少ないシステムにおいてもシステムダウン障害等の回避を行う事が可能となり、外部からの放射ノイズの影響も低減される。
また、実施の形態によれば、ＢＭＣによるエラーログの内容解析によりエラーリトライ、Corrective errorの増加や、Uncorrectable error、Fatal errorの発生等が発生した場合、インピーダンスを再測定し、設定されているスイッチング周波数の最適値が以前の設定値と異なる場合、搭載部品の経年劣化や温湿度等の設置環境変動に対するインピーダンスの変動が発生していると判断して、スイッチング周波数を最適値に再設定する事でメモリバス等のcorrective error数の削減や障害の回避が可能となる。
尚、ノイズレベルＶｘの測定は、電源投入時やリセット時に毎回測定してもよいし、外部トリガにより測定しても良い。
図１５は、他の実施の形態に係るＤＣ／ＤＣコンバータの詳細な構成図である。
他の実施の形態のＤＣ／ＤＣコンバータ２０１－１は、変換部２２１および制御部２３１を有する。他の実施の形態の変換部２２１の構成要素は、図１１の変換部２２１の構成要素と同様である。制御部２３１は、抵抗Ｒｐ、およびスイッチＳＷ－１、コンデンサ２３４、オペアンプ２３５、シグナルホールド・Ａ／Ｄコンバータ２３６、Ｉ２Ｃコントローラ２３７、およびＣＰＵ２３８を有する。
尚、図１５において、図１１の実施の形態のＤＣ／ＤＣコンバータ２０１－１の構成要素と同様の機能を有する構成要素には、同じ符号を付与して説明は省略する。
他の実施の形態の制御部２３１は、図１１の制御部２３１に比べて、さらにＣＰＵ２３８を有する。他の実施の形態において、ＣＰＵ２３８は、ＤＣ／ＤＣ周波数制御部１１５９の機能を有し、ＤＣ／ＤＣ周波数制御部１１５９として動作する。その場合、ＢＭＣ１１５は、ＤＣ／ＤＣ周波数制御部１１５９の機能を持っていなくてよい。ＤＣ／ＤＣ周波数制御部１１５９として動作するＣＰＵ２３８は、制御回路の一例である。他の実施の形態によれば、ＢＭＣ１１５の負荷を軽減でき、ＢＭＣ１１５がなくてもＤＣ／ＤＣコンバータ２０１－１が単独でスイッチング周波数の最適化を行うことが出来る。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
入力された直流を設定されたスイッチング周波数を用いたスイッチングにより交流に変換し、前記交流をトランスにより変圧し、前記変圧された交流を整流し、前記整流された交流を平滑して直流を負荷側に出力する電源回路を制御する制御回路であって、
前記制御回路は、
前記電源回路が有するスイッチをオンにして、平滑処理前のノイズを前記負荷側に出力し、
前記負荷側のノイズレベルを測定し、
前記電源回路のスイッチング周波数を変更し、
前記負荷側のノイズレベルを測定する処理と前記電源回路のスイッチング周波数を変更する処理を複数回繰り返し、
前記測定した複数のノイズレベルに基づいて、前記電源回路に設定するスイッチング周波数を決定し、
前記決定したスイッチング周波数を前記電源回路に設定する
ことを特徴とする制御回路。
（付記２）
前記制御回路は、前記測定した複数のノイズレベルのうち、最小のノイズレベルに対応するスイッチング周波数を、前記電源回路に設定するスイッチング周波数に決定することを特徴とする付記１記載の制御回路。
（付記３）
前記制御回路は、前記制御回路が搭載される情報処理装置が有する演算処理装置の動作を停止し、前記演算処理装置の動作の停止後に前記負荷側のノイズレベルを測定することを特徴とする付記１または２記載の制御回路。
（付記４）
入力された直流を設定されたスイッチング周波数を用いたスイッチングにより交流に変換し、前記交流をトランスにより変圧し、前記変圧された交流を整流し、前記整流された交流を平滑して直流を負荷側に出力する電源回路と、
電源回路を制御する制御回路と、
を有する情報処理装置であって、
前記制御回路は、
前記電源回路が有するスイッチをオンにして、平滑処理前のノイズを前記負荷側に出力し、
前記負荷側のノイズレベルを測定し、
前記電源回路のスイッチング周波数を変更し、
前記負荷側のノイズレベルを測定する処理と前記電源回路のスイッチング周波数を変更する処理を複数回繰り返し、
前記測定した複数のノイズレベルに基づいて、前記電源回路に設定するスイッチング周波数を決定し、
前記決定したスイッチング周波数を前記電源回路に設定する
ことを特徴とする情報処理装置。
（付記５）
前記制御回路は、前記測定した複数のノイズレベルのうち、最小のノイズレベルに対応するスイッチング周波数を、前記電源回路に設定するスイッチング周波数に決定することを特徴とする付記４記載の情報処理装置。
（付記６）
前記制御回路は、前記制御回路が搭載される情報処理装置が有する演算処理装置の動作を停止し、前記演算処理装置の動作の停止後に前記負荷側のノイズレベルを測定することを特徴とする付記５または６記載の情報処理装置。
１０１ サーバ
１１１ プリント基板
１１２ ＣＰＵ
１１３ メモリ
１１４ ＰＣＨ
１１５ ＢＭＣ
１１６ ＮＶＭ
１２１ ＨＤＤ
１３１ ディスプレイ装置
１４１ キーボード
１５１ ＰＳＵ
１６１ センサ
１７１ ファン
２０１ ＤＣ／ＤＣコンバータ
２１１ 変換部
２１２ 発信制御部
２１３ ＰＷＭ制御部
２１４，２１５ ＦＥＴ
２１６ ダイオード
２１７ コンデンサ
２３１ 制御部
２３４ コンデンサ
２３５ オペアンプ
２３６ シグナルホールド・Ａ／Ｄコンバータ
２３７ Ｉ２Ｃコントローラ
Ｒｐ 抵抗
ＳＷ－１ スイッチ

Claims (4)

  1. 入力された直流を設定されたスイッチング周波数を用いたスイッチングにより交流に変換し、前記交流をトランスにより変圧し、前記変圧された交流を整流し、前記整流された交流を平滑して直流を負荷側に出力する電源回路を制御する制御回路であって、
    前記制御回路は、
    前記電源回路が有するスイッチをオンにして、平滑処理前のノイズを前記負荷側に出力し、
    前記負荷側のノイズレベルを測定し、
    前記電源回路のスイッチング周波数を変更し、
    前記負荷側のノイズレベルを測定する処理と前記電源回路のスイッチング周波数を変更する処理を複数回繰り返し、
    前記測定した複数のノイズレベルに基づいて、前記電源回路に設定するスイッチング周波数を決定し、
    前記決定したスイッチング周波数を前記電源回路に設定する
    ことを特徴とする制御回路。
  2. 前記制御回路は、前記測定した複数のノイズレベルのうち、最小のノイズレベルに対応するスイッチング周波数を、前記電源回路に設定するスイッチング周波数に決定することを特徴とする請求項１記載の制御回路。
  3. 前記制御回路は、前記制御回路が搭載される情報処理装置が有する演算処理装置の動作を停止し、前記演算処理装置の動作の停止後に前記負荷側のノイズレベルを測定することを特徴とする請求項１または２記載の制御回路。
  4. 入力された直流を設定されたスイッチング周波数を用いたスイッチングにより交流に変換し、前記交流をトランスにより変圧し、前記変圧された交流を整流し、前記整流された交流を平滑して直流を負荷側に出力する電源回路と、
    電源回路を制御する制御回路と、
    を有する情報処理装置であって、
    前記制御回路は、
    前記電源回路が有するスイッチをオンにして、平滑処理前のノイズを前記負荷側に出力し、
    前記負荷側のノイズレベルを測定し、
    前記電源回路のスイッチング周波数を変更し、
    前記負荷側のノイズレベルを測定する処理と前記電源回路のスイッチング周波数を変更する処理を複数回繰り返し、
    前記測定した複数のノイズレベルに基づいて、前記電源回路に設定するスイッチング周波数を決定し、
    前記決定したスイッチング周波数を前記電源回路に設定する
    ことを特徴とする情報処理装置。
JP2018187927A 2018-10-03 2018-10-03 制御回路および情報処理装置 Active JP7067399B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018187927A JP7067399B2 (ja) 2018-10-03 2018-10-03 制御回路および情報処理装置
US16/571,823 US20200112267A1 (en) 2018-10-03 2019-09-16 Control circuit and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018187927A JP7067399B2 (ja) 2018-10-03 2018-10-03 制御回路および情報処理装置

Publications (2)

Publication Number Publication Date
JP2020058154A JP2020058154A (ja) 2020-04-09
JP7067399B2 true JP7067399B2 (ja) 2022-05-16

Family

ID=70052514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018187927A Active JP7067399B2 (ja) 2018-10-03 2018-10-03 制御回路および情報処理装置

Country Status (2)

Country Link
US (1) US20200112267A1 (ja)
JP (1) JP7067399B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111835200B (zh) * 2019-04-16 2021-07-16 台达电子工业股份有限公司 电源转换装置及控制方法
CN110618909B (zh) * 2019-09-27 2021-03-26 苏州浪潮智能科技有限公司 基于i2c通讯的故障定位方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047068A1 (ja) 2015-09-15 2017-03-23 日本電気株式会社 スイッチング電源装置、スイッチング電源の駆動方法、スイッチング電源の駆動プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011010466A (ja) * 2009-06-26 2011-01-13 Yokogawa Electric Corp スイッチング電源装置およびそれを用いた半導体試験装置
JP5625650B2 (ja) * 2010-09-10 2014-11-19 株式会社デンソー 車両用負荷制御装置
JP5802166B2 (ja) * 2011-05-24 2015-10-28 株式会社デンソー 電力変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047068A1 (ja) 2015-09-15 2017-03-23 日本電気株式会社 スイッチング電源装置、スイッチング電源の駆動方法、スイッチング電源の駆動プログラム

Also Published As

Publication number Publication date
US20200112267A1 (en) 2020-04-09
JP2020058154A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US9395790B2 (en) Power management system
US8994346B2 (en) Systems and methods for dynamic management of switching frequency for voltage regulation
US20110051479A1 (en) Systems and Methods for Controlling Phases of Multiphase Voltage Regulators
US10802564B2 (en) Method and system for chassis voltage drop compensation
US20140001871A1 (en) Redundant server system with an optimized failover arrangement
CN114450652A (zh) 针对集成电路器件中的工作负载变化的时钟频率调整
US20060242435A1 (en) Power management system
JP7067399B2 (ja) 制御回路および情報処理装置
US7343503B2 (en) System for supplying operating voltage to CPU
US9735571B2 (en) N+1 power supply system upgrade using dual output power supplies
US6664657B2 (en) Advanced method for increasing reliability of redundant current-sharing power supplies
US10013004B2 (en) Systems and methods for measurement of input current of voltage regulator
US11635798B2 (en) Dynamic OCP adjustment
JP4538349B2 (ja) 電源装置および電源システム
US20200097057A1 (en) Server rack with dynamic power management by using baseboard management controllers
US20180269786A1 (en) Individual phase temperature monitoring and balance control for smart power stage-based voltage regulator
US9065333B2 (en) DC-DC converter, control circuit and information processing system
CN111857315B (zh) 一种psu输出电压控制方法、系统及相关组件
US9733686B1 (en) Systems and methods for management controller enhanced power supply unit current sharing
WO2022206246A1 (zh) 一种服务器电源黑盒数据解析系统
US20210103321A1 (en) Computer power supply assembly
US20180316272A1 (en) System and method for automatically and adaptively enhancing transient response for a plurality of output voltages
US20190294480A1 (en) Configurable Voltage Drop Compensation Method and Apparatus for Voltage Regulators
US8146049B2 (en) Support apparatus and design support method
Liang et al. Evaluation of narrow vdc-based power delivery architecture in mobile computing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7067399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150