JP6614414B2 - 発光装置および発光装置の製造方法 - Google Patents

発光装置および発光装置の製造方法 Download PDF

Info

Publication number
JP6614414B2
JP6614414B2 JP2016054784A JP2016054784A JP6614414B2 JP 6614414 B2 JP6614414 B2 JP 6614414B2 JP 2016054784 A JP2016054784 A JP 2016054784A JP 2016054784 A JP2016054784 A JP 2016054784A JP 6614414 B2 JP6614414 B2 JP 6614414B2
Authority
JP
Japan
Prior art keywords
light emitting
underfill
emitting device
mounting substrate
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016054784A
Other languages
English (en)
Other versions
JP2017168767A (ja
Inventor
純史 雲
亮 中村
秀 西田
昌 仙石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016054784A priority Critical patent/JP6614414B2/ja
Publication of JP2017168767A publication Critical patent/JP2017168767A/ja
Application granted granted Critical
Publication of JP6614414B2 publication Critical patent/JP6614414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は発光装置および発光装置の製造方法に係り、詳しくは、発光素子および保護素子と各素子と実装基板との隙間に充填されたアンダーフィルとを備えた発光装置と、その発光装置の製造方法とに関するものである。
特許文献1には、アンダーフィル材料を塗布する際に、発光素子の側面をアンダーフィル材料が被覆しないよう、導電配線間の間隔が広く形成されたアンダーフィル配置部を設けておき、そのアンダーフィル配置部にアンダーフィル材料の余剰分を滞留させる技術が開示されている。
特許文献2には、発光素子とその発光素子を保護するための保護素子とを同一の基板上に実装し、発光素子と保護素子とを並列接続する電極を基板上に形成し、その電極に対する発光素子および保護素子の接続方向を同一方向に配置した技術が開示されている。
特許文献3には、発光素子とその発光素子を保護するための保護素子とを同一の基板上に実装した技術が開示されている。
特開2014−22581号公報 特開2015−118993号公報 特開2014−207349号公報
発光素子と保護素子とを同一の実装基板上に実装した場合には、アンダーフィルの表面張力が小さいため、実装基板上にアンダーフィルを塗布すると、実装基板と発光素子との隙間だけでなく、実装基板と保護素子との隙間にもアンダーフィルが流れ込んで充填される。
アンダーフィルを用いる理由の一つには、発光素子の下面側からの光漏れを防いで発光装置の光取り出し効率を高めることがある。
そのため、アンダーフィルは、実装基板と保護素子との隙間よりも、実装基板と発光素子との隙間に対して重点的に流し込んで充填する必要がある。
しかし、特許文献2の技術において、アンダーフィルを塗布した場合には、電極(配線パターン)に対する発光素子および保護素子の接続方向が同一方向に配置されているため、実装基板と発光素子との隙間と、実装基板と保護素子との隙間の両方に対して、アンダーフィルが同等に流れ込んでしまう。
その結果、実装基板と発光素子との隙間に充填されたアンダーフィルの量が不足する一方、実装基板と保護素子との隙間に充填されたアンダーフィルの量が過剰になるおそれがあり、個々の隙間に適切な量のアンダーフィルを充填することが困難であるという問題があった。
本発明は前記問題を解決するためになされたものであって、以下の目的を有するものである。
(1)発光素子と保護素子とを同一の実装基板の表面上にフェイスダウン実装した場合に、実装基板と発光素子との隙間と、実装基板と保護素子との隙間の両方に対して、適切な量のアンダーフィルを容易に充填することが可能な発光装置を提供する。
(2)前記(1)の発光装置の製造方法を提供する。
本発明者らは前記課題を解決するために鋭意検討を重ねた結果、下記のように本発明の各局面に想到した。
<第1局面>
第1局面は、
実装基板と、
前記実装基板にフェイスダウン実装された発光素子と、
前記実装基板にフェイスダウン実装され、前記発光素子を保護する保護素子と、
前記配線基板の表面上に形成され、前記発光素子と前記保護素子とを並列接続する第1配線パターンおよび第2配線パターンと、
前記発光素子と前記各配線パターンとをフリップチップボンディングにより接続する第1接続部材と、
前記保護素子と前記各配線パターンとをフリップチップボンディングにより接続する第2接続部材と、
前記実装基板と前記発光素子との隙間に充填されると共に、前記実装基板と前記保護素子との隙間に充填されたアンダーフィルとを備え、
前記各配線パターンに対する前記発光素子の接続方向と、前記各配線パターンに対する前記保護素子の接続方向とが相互に直交する発光装置である。
第1局面では、各配線パターンに対する発光素子および保護素子の接続方向が相互に直交する方向に配置されているため、ポッティング法を用いて実装基板の滴下箇所に対して液状のアンダーフィルを滴下する際に、その滴下箇所を適宜設定することにより、実装基板と発光素子との隙間と、実装基板と保護素子との隙間の両方に対して、1回の滴下だけで過不足の無い適切な量のアンダーフィルを容易に充填することができる。
すなわち、各配線パターンに対する発光素子および保護素子の接続方向が同一方向に配置されている場合には、第1接続部材の配置方向と第2接続部材の配置方向も同一方向になるため、実装基板と発光素子との隙間と、実装基板と保護素子との隙間の両方に対して、アンダーフィルが同等に流れ込んでしまう。
一方、第1局面では、第1接続部材の配置方向と第2接続部材の配置方向とが相互に直交する方向になるため、アンダーフィルの滴下箇所を適宜設定すれば、各接続部材をアンダーフィルの流れを遮る遮蔽物として機能させ、アンダーフィルを保護素子よりも先に発光素子の下面側に流し込ませることが可能になることから、実装基板と保護素子との隙間よりも、実装基板と発光素子との隙間に対して、アンダーフィルを重点的に流し込んで充填することができる。
<第2局面>
第2局面は、第1局面において、前記実装基板と前記発光素子との隙間の間隔よりも、前記実装基板と前記保護素子との隙間の間隔の方が大きい。
第2局面では、第1局面の前記作用・効果により、実装基板と発光素子および保護素子との隙間の間隔が異なる場合でも、個々の隙間に適切な量のアンダーフィルを容易に充填することができる。
<第3局面>
第3局面は、第1局面または第2局面において、前記アンダーフィルは白色である。
第3局面では、アンダーフィルの光反射性が高くなるため、発光素子の下面側からの光漏れを防いで発光装置の光取り出し効率を高めることができる。
<第4局面>
第4局面は、第1〜第3局面の発光装置の製造方法であって、ポッティング法を用い、前記実装基板の表面上における前記発光素子の近傍に位置する滴下箇所に対して、液状の前記アンダーフィルを滴下する工程を備える。
第4局面では、第1局面の前記作用・効果が確実に得られる最適な滴下箇所を設定することが可能になり、第1〜第3局面の発光装置を容易に製造することができる。
<第5局面>
第5局面は、第4局面において、
1個の前記実装基板の縦横方向に対して複数個の前記発光装置を碁盤目状に並べて配置形成し、
ポッティング法を用い、前記実装基板の表面上に並んだ2個の発光装置の間にて、前記各発光装置における前記発光素子の近傍に位置する滴下箇所に対して、液状の前記アンダーフィルを滴下する工程を備える。
第5局面では、1個の実装基板に複数個の発光装置を配置形成した場合に、第1局面の前記作用・効果が確実に得られる最適な滴下箇所を設定することができる。
図1(A)は、本発明を具体化した一実施形態の発光装置10の要部平面図。図1(B)は発光装置10の要部下面図。 図2(A)は発光装置10の要部縦断面の端面図(図1(A)に示すX1−X1矢示断面の端面図)。図2(B)は発光装置10の要部縦断面の端面図(図1(A)に示すX2−X2矢示断面図の端面図)。 図3(A)は発光装置10の要部縦断面の端面図(図1(A)に示すY1−Y1矢示断面の端面図)。図3(B)は発光装置10の要部縦断面の端面図(図1(A)に示すX2−Y2矢示断面図の端面図)。 発光装置10の製造方法を説明するための一部平面図。
以下、本発明を具体化した一実施形態について図面を参照しながら説明する。尚、各図面では、説明を分かり易くするために、実施形態の構成部材の寸法形状および配置箇所を誇張して模式的に図示してあり、各構成部材の寸法形状および配置箇所が実物とは必ずしも一致しないことがある。
図1〜図4に示すように、本実施形態の発光装置10は、実装基板11、第1配線パターン12(第1辺部12a、第2辺部12b、第3辺部12c)、第2配線パターン13(第1辺部13a、第2辺部13b)、放熱用パターン14,15、ビアホール16a,16b、LED(Light Emitting Diode)チップ17(上面17a)、メッキ層18a,18b、ツェナーダイオードチップ19、ボールバンプ20a,20b、アンダーフィル21などを備える。
実装基板(搭載基板)11の表面上には配線パターン12,13が形成されており、実装基板11の裏面上には放熱用パターン14,15が形成されている。
第1配線パターン12と放熱用パターン15とは、実装基板11に貫通形成されたビアホール(コンタクトホール、ビアコンタクト)16aを介して接続されている。
第2配線パターン13と放熱用パターン14とは、実装基板11に貫通形成されたビアホール16bを介して接続されている。
配線パターン12は3個の矩形状の辺部12a〜12cを備え、第1辺部12aと第2辺部12bとは平行配置されると共に、第1辺部12aは第2辺部12bよりも延伸方向(図1に示すα−α’方向)に長く形成され、第3辺部12cは各辺部12a,12bの同一方向端部(図1に示すα方向の端部)に直交して各辺部12a,12bに接続されている。
配線パターン13は2個の矩形状の辺部13a,13bを備え、第1辺部13aと第2辺部13bとはそれぞれの一端部が接続されている。
各配線パターン12,13において、第1辺部12a,13aは一定幅の間隔を空けて平行に配置されると共に、第2辺部12b,13bは一定幅の間隔を空けて平行に配置され、第1辺部12a,13aの配置方向(図1に示すβ−β’方向)と、第2辺部12b,13bの配置方向(図1に示すα−α’方向)とは相互に直交する。
すなわち、各配線パターン12,13は間隔を空けて相互に噛み合うように配置され、各配線パターン12,13は全体として平面視が略矩形状に形成されている。
実装基板11の表面上には、略直方体状のLEDチップ17がフェイスダウン実装されている。
LEDチップ17の下面側(裏面側)には、アノード側・カソード側の2個のパッド電極(図示略)が形成されており、それらパッド電極は各メッキ層18a,18bを介してそれぞれ各配線パターン12,13の第1辺部12a,13aに接続されている。
すなわち、LEDチップ17は、各メッキ層18a,18bを介して各配線パターン12,13の第1辺部12a,13aにフリップチップボンディング(フリップチップ接続)されている。
LEDチップ17の上面17aは光取り出し面になっている。
実装基板11の表面上には、略直方体状のツェナーダイオードチップ19がフェイスダウン実装されている。
ツェナーダイオードチップ19の下面側には、カソード側・アノード側の2個のパッド電極(図示略)が形成されており、それらパッド電極は各ボールバンプ20a,20bを介してそれぞれ各配線パターン12,13の第2辺部12b,13bに接続されている。
すなわち、ツェナーダイオードチップ19は、各ボールバンプ20a,20bを介して各配線パターン12,13の第2辺部12b,13bにフリップチップボンディングされている。
LEDチップ17とツェナーダイオードチップ19とは、配線パターン12,13を介して逆方向に並列接続されている。すなわち、LEDチップ17のアノード側とツェナーダイオードチップ19のカソード側とが接続されると共に、LEDチップ17のカソード側とツェナーダイオードチップ19のアノード側とが接続されている。
各配線パターン12,13の第1辺部12a,13aに対するLEDチップ17の接続方向は、第1辺部12a,13aの配置方向(図1に示すβ−β’方向)と同一方向である。
各配線パターン12,13の第2辺部12b,13bに対するツェナーダイオードチップ19の接続方向は、第2辺部12b,13bの配置方向(図1に示すα−α’方向)と同一方向である。
すなわち、各配線パターン12,13の第1辺部12a,13aに対するLEDチップ17の接続方向と、各配線パターン12,13の第2辺部12b,13bに対するツェナーダイオードチップ19の接続方向とは相互に直交するように配置されている。
各放熱用パターン14,15は矩形状であり、各配線パターン12,13の第1辺部12a,13aの配置方向(図1に示すβ−β’方向)と同一方向に間隔を空けて配置され、各放熱用パターン14,15は全体として平面視が各配線パターン12,13と同一寸法形状の略矩形状に形成されている。
実装基板11の裏面側において、放熱用パターン14はLEDチップ17および各配線パターン12,13の第1辺部12a,13aを平面視にて覆うように配置形成され、放熱用パターン15はツェナーダイオードチップ19および各配線パターン12,13の第2辺部12b,13bを平面視にて覆うように配置形成されている。
アンダーフィル21は、実装基板11の表面上の全面に塗布されて各配線パターン12,13を被覆し、実装基板11の表面および各配線パターン12,13とLEDチップ17の下面との隙間に充填されると共に、実装基板11の表面および各配線パターン12,13とツェナーダイオードチップ19の下面との隙間に充填されている。
ここで、各メッキ層18a,18bの高さ(層厚)よりも、各ボールバンプ20a,20bの高さは大きい。
そのため、実装基板11の表面とLEDチップ17の下面との隙間の間隔Saよりも、実装基板11の表面とツェナーダイオードチップ19の下面との隙間の間隔Sbの方が大きくなっている。
[発光装置10の構成部材]
[実装基板11]
実装基板11は十分な絶縁性を有する板材から成り、実装基板11の形成材料には、例えば、各種セラミックス材料(酸化アルミニウム、窒化アルミニウムなど)、ガラスエポキシ、ポリイミドなどがある。
[配線パターン12,13、放熱用パターン14,15、ビアホール16a,16b]
各パターン12〜15およびビアホール16a,16bは十分な導電性を有する金属材料から成り、その金属材料には、例えば、金、スズ、銅およびこれら金属の合金などがある。
[ツェナーダイオードチップ19]
LEDチップ17に並列接続されたツェナーダイオードチップ19は、ツェナー電圧(降伏電圧)を超える電圧がLEDチップ17に印加されないように保護することで、LEDチップ17の破損や性能劣化を防止する。
尚、ツェナーダイオードチップ19は、LEDチップ17を過電圧から確実に保護可能であれば、どのような保護素子(例えば、トランジスタ、ダイオード、バリスタ、コンデンサ、抵抗など)に置き換えてもよい。
また、LEDチップ17は、どのような半導体発光素子(例えば、EL(Electro Luminescence)チップ、LD(Laser Diode)チップなど)に置き換えてもよい。
[メッキ層18a,18b、ボールバンプ20a,20b]
メッキ層18a,18bを形成する金属材料には、例えば、金、銀、スズ単体またはスズを主体とした合金(例えば、銀スズ、金スズ、ビスマス・スズ)などがある。
LEDチップ17と各配線パターン12,13との接続にメッキ層18a,18bを用いる理由は、ボールバンプを用いる場合に比べて、LEDチップ17の発熱を実装基板11側に効率良く放熱するためである。
ボールバンプ20a,20bは、はんだボールから成る。
ツェナーダイオードチップ19と各配線パターン12,13との接続にボールバンプ20a,20bを用いる理由は、メッキ層を用いる場合に比べて、ツェナーダイオードチップ19と各配線パターン12,13との接続を容易にするためである。
尚、メッキ層18a,18bおよびボールバンプ20a,20bは、確実なフリップチップボンディングが可能な接続部材であれば、どのような接続部材に置き換えてもよい。その接続部材の形成材料には、例えば、他の形式のバンプ(印刷バンプ、スタッドバンプなど)、金属ペースト、金属ナノペースト、異方性導電接着剤などがある。
[アンダーフィル21]
アンダーフィル21は以下の理由により用いられる。
[A]LEDチップ17の下面側から実装基板11に向けて放射された光を、発光装置10の光取り出し方向(LEDチップ17の上面17a側の方向)に反射させることにより、LEDチップ17の下面側からの光漏れを防いで発光装置10の光取り出し効率を高める。
[B]LEDチップ17およびツェナーダイオードチップ19の下面側と実装基板11との間に溜まった水分により短絡故障が発生するのを防止する。
[C]LEDチップ17およびツェナーダイオードチップ19と実装基板11との接合強度を高める。
アンダーフィル21は、常温ではポッティング法により滴化可能な液状で、硬化可能(例えば、紫外線硬化型、熱硬化型、常温硬化型、二液混合硬化型など)であり、LEDチップ17の放射光を吸収せず、各チップ17,19および実装基板11との接着性が高い樹脂材料から成り、その樹脂材料には、例えば、エポキシ、シリコン、変性シリコン、ウレタン、オキセタン、アクリル、ポリカーボネイト、ポリイミドなどがある。
[発光装置10の製造方法]
図4に示すように、1個の実装基板11の縦横方向に対して複数個の発光装置10を碁盤目状に並べて配置形成する。
すなわち、個々の発光装置10の各配線パターン12,13が表面上に形成されると共に、個々の発光装置10の各放熱用パターン14,15が裏面上に形成され、各配線パターン12,13と各放熱用パターン14,15とが各ビアホール16a,16bを介して接続された実装基板11を作製する。
次に、実装基板11における個々の発光装置10の各配線パターン12,13に対して、メッキ層18a,18bまたはボールパンプ20a,20bを介して各チップ17,19をフリップチップボンディングしてフェイスダウン実装する。
続いて、図4に示すように、ポッティング(ディスペンス)法を用い、実装基板11の表面上における図示横方向に並んで配置された2個の発光装置10の間にて、各LEDチップ17の近傍で、各LEDチップ17における各メッキ層18a,18bの間を結んだ仮想線(矢印F,F’に重なる線)上に位置する滴下箇所(ポッティング箇所)Pに対して、液状のアンダーフィル21を滴下する。
すると、実装基板11の表面上に滴下されたアンダーフィル21は、まず、図4に示す矢印F,F’方向から各発光装置10のLEDチップ17の下面側に流れ込み、実装基板11の表面および各配線パターン12,13と各LEDチップ17の下面との隙間に充填される。
その後、アンダーフィル21は、各発光装置10のツェナーダイオードチップ19の下面側に流れ込み、実装基板11の表面および各配線パターン12,13と各ツェナーダイオードチップ19の下面との隙間に充填される。
このとき、アンダーフィル21がツェナーダイオードチップ19よりも先にLEDチップ17の下面側に流れ込むのは、滴下箇所Pにアンダーフィル21を滴下したことによる。
換言すれば、滴下箇所Pは、アンダーフィル21がツェナーダイオードチップ19よりも先にLEDチップ17の下面側に流れ込むような箇所を実験的に見つけて設定すればよい。
そして、アンダーフィル21を硬化させた後に、ダイシング法を用いて実装基板11を分割して個片化することにより、集合状態で作製された複数個の発光装置10を個々の発光装置10に分離する。
[実施形態の作用・効果]
本実施形態の発光装置10によれば、以下の作用・効果を得ることができる。
[1]発光装置10では、各配線パターン12,13に対するLEDチップ17(発光素子)およびツェナーダイオードチップ19(保護素子)の接続方向が相互に直交する方向に配置されているため、ポッティング法を用いて実装基板11の滴下箇所Pに対して液状のアンダーフィル21を滴下する際に、その滴下箇所Pを適宜設定することにより、実装基板11とLEDチップ17との隙間と、実装基板11とツェナーダイオードチップ19との隙間の両方に対して、1回の滴下だけで過不足の無い適切な量のアンダーフィル21を容易に充填することができる。
すなわち、各配線パターン12,13に対するLEDチップ17およびツェナーダイオードチップ19の接続方向が同一方向に配置されている場合には、メッキ層18a,18b(第1接続部材)の配置方向と、ボールバンプ20a,20b(第2接続部材)の配置方向も同一方向になるため、実装基板11とLEDチップ17との隙間と、実装基板11とツェナーダイオードチップ19との隙間の両方に対して、アンダーフィル21が同等に流れ込んでしまう。
一方、発光装置10では、メッキ層18a,18bの配置方向と、ボールバンプ20a,20bの配置方向とが相互に直交する方向になるため、アンダーフィル21の滴下箇所Pを適宜設定すれば、メッキ層18a,18bおよびボールパンプ20a,20bをアンダーフィル21の流れを遮る遮蔽物として機能させ、アンダーフィル21をツェナーダイオードチップ19よりも先にLEDチップ17の下面側に流し込ませることが可能になることから、実装基板11とツェナーダイオードチップ19との隙間よりも、実装基板11とLEDチップ17との隙間に対して、アンダーフィル21を重点的に流し込んで充填することができる。
[2]実装基板11とLEDチップ17との隙間の間隔Saよりも、実装基板11とツェナーダイオードチップ19との隙間の間隔Sbの方が大きい場合でも、前記[1]の作用・効果により、個々の隙間に適切な量のアンダーフィル21を容易に充填することができる。
[3]アンダーフィル21を光反射性の高い白色にすれば、前記[A]の作用・効果を高めることができる。
アンダーフィル21を白色にするには、例えば、アンダーフィル21の樹脂材料自体に白色のものを用いるか、白色の顔料またはフィラーをアンダーフィル21の樹脂材料に添加すればよい。
また、白色のフィラーに限らず、フィラー自体が透明であっても、フィラーとアンダーフィル21の樹脂材料との屈折率差による散乱でアンダーフィル21全体が白色に見えるような材質のフィラーを用いてもよい。
尚、顔料やフィラーは、アンダーフィル21の樹脂流動性を阻害しなければ、どのような材料・粒径・粒形状のものを用いてもよい。
[4]発光装置10の製造方法では、実装基板11の表面上に並んだ2個の発光装置10の間にて、実装基板11の表面上におけるLEDチップ17の近傍に位置する滴下箇所Pに対して、液状のアンダーフィル21を滴下することで、前記[1]の作用・効果が確実に得られる最適な滴下箇所Pを設定することが可能になり、発光装置10を容易に製造することができる。
そして、実装基板11の表面上に並んだ2個の発光装置10の間にて、各LEDチップ17における各メッキ層18a,18bの間を結んだ仮想線(矢印F,F’に重なる線)上に位置する滴下箇所Pに対して、液状のアンダーフィル21を滴下すれば、滴下箇所Pを更に最適化することができる。
[5]発光装置10では、実装基板11の裏面上に形成された放熱用パターン14,15を備え、各放熱用パターン14,15が各ビアホール16b,16aを介して各配線パターン13,12に接続されている。
そのため、LEDチップ17およびツェナーダイオードチップ19から発生した熱は、各配線パターン13,12から各ビアホール16b,16aを介して各放熱用パターン14,15へ伝達されて放熱される。
ここで、各放熱用パターン14,15は図1(B)に示す寸法形状に形成されているため、各チップ17,19の発生した熱を各放熱用パターン14,15から効率的に放熱することが可能になり、発光装置10の信頼性を高めて長寿命化を図ることができる。
<実施形態の記載に基づく付記事項>
前記した各実施形態および別の実施形態から把握できる技術的思想を以下に追記する。
[付記1]前記第1接続部材は、メッキ層であり、前記第2接続部材はボールバンプである、第1〜第3局面に記載の発光装置。
付記1では、各接続部材として好適なものを用いることにより、各素子と各配線パターンとを確実に接続することができる。
[付記2]前記実装基板の表面上に並んだ2個の発光装置の間にて、前記各発光素子の前記第1接続部材の間を結んだ仮想線上に位置する滴下箇所に対して、液状の前記アンダーフィルを滴下する工程を備えた、第5局面に記載の発光装置の製造方法。
付記2では、第5局面よりも滴下箇所を更に最適化することが可能になり、第1局面の前記作用・効果を確実に得ることができる。
本発明は、前記各局面、前記実施形態、前記付記事項の記載に何ら限定されるものではない。前記各局面、前記実施形態、前記付記事項および特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様も本発明に含まれる。本明細書の中で明示した公報などの内容は、その全ての内容を援用によって引用することとする。
10…発光装置
11…実装基板
12…第1配線パターン
13…第2配線パターン
17…LEDチップ(発光素子)
18a,18b…メッキ層(第1接続部材)
10…ツェナーダイオードチップ(保護素子)
20a,20b…ボールバンプ(第2接続部材)
21…アンダーフィル
P…滴下箇所

Claims (4)

  1. 実装基板と、
    前記実装基板にフェイスダウン実装された発光素子と、
    前記実装基板にフェイスダウン実装され、前記発光素子を保護する保護素子と、
    前記実装基板の表面上に形成され、前記発光素子と前記保護素子とを並列接続する第1配線パターンおよび第2配線パターンと、
    前記発光素子と前記各配線パターンとをフリップチップボンディングにより接続する第1接続部材と、
    前記保護素子と前記各配線パターンとをフリップチップボンディングにより接続する第2接続部材と、
    前記実装基板と前記発光素子との隙間に充填されると共に、前記実装基板と前記保護素子との隙間に充填されたアンダーフィルと
    を備え、
    前記各配線パターンに対する前記発光素子の接続方向と、前記各配線パターンに対する前記保護素子の接続方向とが相互に直交する発光装置の製造方法であって、
    1個の前記実装基板の縦横方向に対して、複数個の前記発光装置の要素を、前記アンダーフィルを除いて、碁盤目状に並べて配置形成し、
    このように配置形成された前記発光装置の要素において、隣接するものの前記第1接続部材を結んだ仮想線上の位置へ、ポッティング法を用いて液状の前記アンダーフィルを滴下する、
    発光装置の製造方法。
  2. 前記実装基板と前記発光素子との隙間の間隔よりも、前記実装基板と前記保護素子との隙間の間隔の方が大きい、
    請求項1に記載の発光装置の製造方法
  3. 前記アンダーフィルは白色である、
    請求項1または請求項2に記載の発光装置の製造方法
  4. 滴下された前記液状のアンダーフィルは最初に前記発光素子の下側に流れ込み、その後、前記保護素子の下側に流れ込む、請求項1〜3のいずれかに記載の発光装置の製造方法
JP2016054784A 2016-03-18 2016-03-18 発光装置および発光装置の製造方法 Active JP6614414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016054784A JP6614414B2 (ja) 2016-03-18 2016-03-18 発光装置および発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016054784A JP6614414B2 (ja) 2016-03-18 2016-03-18 発光装置および発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017168767A JP2017168767A (ja) 2017-09-21
JP6614414B2 true JP6614414B2 (ja) 2019-12-04

Family

ID=59914076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016054784A Active JP6614414B2 (ja) 2016-03-18 2016-03-18 発光装置および発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP6614414B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207818608U (zh) * 2017-11-22 2018-09-04 厦门市三安光电科技有限公司 一种led发光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621101A (zh) * 2008-06-30 2010-01-06 展晶科技(深圳)有限公司 发光二极管及其制造方法
JPWO2011021402A1 (ja) * 2009-08-21 2013-01-17 パナソニック株式会社 発光装置
JP2011258916A (ja) * 2010-05-13 2011-12-22 Citizen Holdings Co Ltd 半導体発光装置
WO2013011628A1 (ja) * 2011-07-19 2013-01-24 パナソニック株式会社 発光装置及びその製造方法
JP2016115688A (ja) * 2013-04-05 2016-06-23 パナソニック株式会社 発光装置
JP6244130B2 (ja) * 2013-07-26 2017-12-06 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ
JP6213428B2 (ja) * 2014-03-12 2017-10-18 豊田合成株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP2017168767A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
US9646957B2 (en) LED packaging structure having stacked arrangement of protection element and LED chip
KR101900352B1 (ko) 반도체 장치 및 그 제조 방법
JP5340583B2 (ja) 半導体発光装置
KR102210072B1 (ko) 발광 소자 패키지 및 발광 소자 탑재용 패키지
TW201547062A (zh) 發光裝置
US10026667B2 (en) Method of manufacturing light-emitting device
JP6167619B2 (ja) 発光装置用パッケージ成形体及びそれを用いた発光装置
JP6387973B2 (ja) 発光装置
TW201914058A (zh) 半導體封裝結構
JP6065586B2 (ja) 発光装置及びその製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP6318495B2 (ja) 発光装置
JP6614414B2 (ja) 発光装置および発光装置の製造方法
WO2015076281A1 (ja) 発光装置、発光装置製造方法
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2013089717A (ja) Ledモジュール
JP7057490B2 (ja) 発光装置
JP6669208B2 (ja) 発光装置
US20210280737A1 (en) Method of manufacturing light emitting device and method of inspecting light emitting device
JP2013069988A (ja) 半導体装置とその製造方法
TWI603457B (zh) Semiconductor device and method of manufacturing the same
JP2019121679A (ja) 電子装置及び電子装置の製造方法
JP2011253924A (ja) 半導体発光素子
JP2012094731A (ja) 半導体装置および半導体装置の製造方法
CN117855153A (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191022

R150 Certificate of patent or registration of utility model

Ref document number: 6614414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150