JP6614414B2 - 発光装置および発光装置の製造方法 - Google Patents
発光装置および発光装置の製造方法 Download PDFInfo
- Publication number
- JP6614414B2 JP6614414B2 JP2016054784A JP2016054784A JP6614414B2 JP 6614414 B2 JP6614414 B2 JP 6614414B2 JP 2016054784 A JP2016054784 A JP 2016054784A JP 2016054784 A JP2016054784 A JP 2016054784A JP 6614414 B2 JP6614414 B2 JP 6614414B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- underfill
- emitting device
- mounting substrate
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
特許文献3には、発光素子とその発光素子を保護するための保護素子とを同一の基板上に実装した技術が開示されている。
アンダーフィルを用いる理由の一つには、発光素子の下面側からの光漏れを防いで発光装置の光取り出し効率を高めることがある。
そのため、アンダーフィルは、実装基板と保護素子との隙間よりも、実装基板と発光素子との隙間に対して重点的に流し込んで充填する必要がある。
その結果、実装基板と発光素子との隙間に充填されたアンダーフィルの量が不足する一方、実装基板と保護素子との隙間に充填されたアンダーフィルの量が過剰になるおそれがあり、個々の隙間に適切な量のアンダーフィルを充填することが困難であるという問題があった。
(1)発光素子と保護素子とを同一の実装基板の表面上にフェイスダウン実装した場合に、実装基板と発光素子との隙間と、実装基板と保護素子との隙間の両方に対して、適切な量のアンダーフィルを容易に充填することが可能な発光装置を提供する。
(2)前記(1)の発光装置の製造方法を提供する。
第1局面は、
実装基板と、
前記実装基板にフェイスダウン実装された発光素子と、
前記実装基板にフェイスダウン実装され、前記発光素子を保護する保護素子と、
前記配線基板の表面上に形成され、前記発光素子と前記保護素子とを並列接続する第1配線パターンおよび第2配線パターンと、
前記発光素子と前記各配線パターンとをフリップチップボンディングにより接続する第1接続部材と、
前記保護素子と前記各配線パターンとをフリップチップボンディングにより接続する第2接続部材と、
前記実装基板と前記発光素子との隙間に充填されると共に、前記実装基板と前記保護素子との隙間に充填されたアンダーフィルとを備え、
前記各配線パターンに対する前記発光素子の接続方向と、前記各配線パターンに対する前記保護素子の接続方向とが相互に直交する発光装置である。
一方、第1局面では、第1接続部材の配置方向と第2接続部材の配置方向とが相互に直交する方向になるため、アンダーフィルの滴下箇所を適宜設定すれば、各接続部材をアンダーフィルの流れを遮る遮蔽物として機能させ、アンダーフィルを保護素子よりも先に発光素子の下面側に流し込ませることが可能になることから、実装基板と保護素子との隙間よりも、実装基板と発光素子との隙間に対して、アンダーフィルを重点的に流し込んで充填することができる。
第2局面は、第1局面において、前記実装基板と前記発光素子との隙間の間隔よりも、前記実装基板と前記保護素子との隙間の間隔の方が大きい。
第2局面では、第1局面の前記作用・効果により、実装基板と発光素子および保護素子との隙間の間隔が異なる場合でも、個々の隙間に適切な量のアンダーフィルを容易に充填することができる。
第3局面は、第1局面または第2局面において、前記アンダーフィルは白色である。
第3局面では、アンダーフィルの光反射性が高くなるため、発光素子の下面側からの光漏れを防いで発光装置の光取り出し効率を高めることができる。
第4局面は、第1〜第3局面の発光装置の製造方法であって、ポッティング法を用い、前記実装基板の表面上における前記発光素子の近傍に位置する滴下箇所に対して、液状の前記アンダーフィルを滴下する工程を備える。
第4局面では、第1局面の前記作用・効果が確実に得られる最適な滴下箇所を設定することが可能になり、第1〜第3局面の発光装置を容易に製造することができる。
第5局面は、第4局面において、
1個の前記実装基板の縦横方向に対して複数個の前記発光装置を碁盤目状に並べて配置形成し、
ポッティング法を用い、前記実装基板の表面上に並んだ2個の発光装置の間にて、前記各発光装置における前記発光素子の近傍に位置する滴下箇所に対して、液状の前記アンダーフィルを滴下する工程を備える。
第1配線パターン12と放熱用パターン15とは、実装基板11に貫通形成されたビアホール(コンタクトホール、ビアコンタクト)16aを介して接続されている。
第2配線パターン13と放熱用パターン14とは、実装基板11に貫通形成されたビアホール16bを介して接続されている。
配線パターン13は2個の矩形状の辺部13a,13bを備え、第1辺部13aと第2辺部13bとはそれぞれの一端部が接続されている。
すなわち、各配線パターン12,13は間隔を空けて相互に噛み合うように配置され、各配線パターン12,13は全体として平面視が略矩形状に形成されている。
LEDチップ17の下面側(裏面側)には、アノード側・カソード側の2個のパッド電極(図示略)が形成されており、それらパッド電極は各メッキ層18a,18bを介してそれぞれ各配線パターン12,13の第1辺部12a,13aに接続されている。
すなわち、LEDチップ17は、各メッキ層18a,18bを介して各配線パターン12,13の第1辺部12a,13aにフリップチップボンディング(フリップチップ接続)されている。
LEDチップ17の上面17aは光取り出し面になっている。
ツェナーダイオードチップ19の下面側には、カソード側・アノード側の2個のパッド電極(図示略)が形成されており、それらパッド電極は各ボールバンプ20a,20bを介してそれぞれ各配線パターン12,13の第2辺部12b,13bに接続されている。
すなわち、ツェナーダイオードチップ19は、各ボールバンプ20a,20bを介して各配線パターン12,13の第2辺部12b,13bにフリップチップボンディングされている。
各配線パターン12,13の第1辺部12a,13aに対するLEDチップ17の接続方向は、第1辺部12a,13aの配置方向(図1に示すβ−β’方向)と同一方向である。
すなわち、各配線パターン12,13の第1辺部12a,13aに対するLEDチップ17の接続方向と、各配線パターン12,13の第2辺部12b,13bに対するツェナーダイオードチップ19の接続方向とは相互に直交するように配置されている。
実装基板11の裏面側において、放熱用パターン14はLEDチップ17および各配線パターン12,13の第1辺部12a,13aを平面視にて覆うように配置形成され、放熱用パターン15はツェナーダイオードチップ19および各配線パターン12,13の第2辺部12b,13bを平面視にて覆うように配置形成されている。
ここで、各メッキ層18a,18bの高さ(層厚)よりも、各ボールバンプ20a,20bの高さは大きい。
そのため、実装基板11の表面とLEDチップ17の下面との隙間の間隔Saよりも、実装基板11の表面とツェナーダイオードチップ19の下面との隙間の間隔Sbの方が大きくなっている。
[実装基板11]
実装基板11は十分な絶縁性を有する板材から成り、実装基板11の形成材料には、例えば、各種セラミックス材料(酸化アルミニウム、窒化アルミニウムなど)、ガラスエポキシ、ポリイミドなどがある。
各パターン12〜15およびビアホール16a,16bは十分な導電性を有する金属材料から成り、その金属材料には、例えば、金、スズ、銅およびこれら金属の合金などがある。
LEDチップ17に並列接続されたツェナーダイオードチップ19は、ツェナー電圧(降伏電圧)を超える電圧がLEDチップ17に印加されないように保護することで、LEDチップ17の破損や性能劣化を防止する。
尚、ツェナーダイオードチップ19は、LEDチップ17を過電圧から確実に保護可能であれば、どのような保護素子(例えば、トランジスタ、ダイオード、バリスタ、コンデンサ、抵抗など)に置き換えてもよい。
また、LEDチップ17は、どのような半導体発光素子(例えば、EL(Electro Luminescence)チップ、LD(Laser Diode)チップなど)に置き換えてもよい。
メッキ層18a,18bを形成する金属材料には、例えば、金、銀、スズ単体またはスズを主体とした合金(例えば、銀スズ、金スズ、ビスマス・スズ)などがある。
LEDチップ17と各配線パターン12,13との接続にメッキ層18a,18bを用いる理由は、ボールバンプを用いる場合に比べて、LEDチップ17の発熱を実装基板11側に効率良く放熱するためである。
ツェナーダイオードチップ19と各配線パターン12,13との接続にボールバンプ20a,20bを用いる理由は、メッキ層を用いる場合に比べて、ツェナーダイオードチップ19と各配線パターン12,13との接続を容易にするためである。
尚、メッキ層18a,18bおよびボールバンプ20a,20bは、確実なフリップチップボンディングが可能な接続部材であれば、どのような接続部材に置き換えてもよい。その接続部材の形成材料には、例えば、他の形式のバンプ(印刷バンプ、スタッドバンプなど)、金属ペースト、金属ナノペースト、異方性導電接着剤などがある。
アンダーフィル21は以下の理由により用いられる。
[A]LEDチップ17の下面側から実装基板11に向けて放射された光を、発光装置10の光取り出し方向(LEDチップ17の上面17a側の方向)に反射させることにより、LEDチップ17の下面側からの光漏れを防いで発光装置10の光取り出し効率を高める。
[B]LEDチップ17およびツェナーダイオードチップ19の下面側と実装基板11との間に溜まった水分により短絡故障が発生するのを防止する。
[C]LEDチップ17およびツェナーダイオードチップ19と実装基板11との接合強度を高める。
図4に示すように、1個の実装基板11の縦横方向に対して複数個の発光装置10を碁盤目状に並べて配置形成する。
すなわち、個々の発光装置10の各配線パターン12,13が表面上に形成されると共に、個々の発光装置10の各放熱用パターン14,15が裏面上に形成され、各配線パターン12,13と各放熱用パターン14,15とが各ビアホール16a,16bを介して接続された実装基板11を作製する。
次に、実装基板11における個々の発光装置10の各配線パターン12,13に対して、メッキ層18a,18bまたはボールパンプ20a,20bを介して各チップ17,19をフリップチップボンディングしてフェイスダウン実装する。
その後、アンダーフィル21は、各発光装置10のツェナーダイオードチップ19の下面側に流れ込み、実装基板11の表面および各配線パターン12,13と各ツェナーダイオードチップ19の下面との隙間に充填される。
換言すれば、滴下箇所Pは、アンダーフィル21がツェナーダイオードチップ19よりも先にLEDチップ17の下面側に流れ込むような箇所を実験的に見つけて設定すればよい。
そして、アンダーフィル21を硬化させた後に、ダイシング法を用いて実装基板11を分割して個片化することにより、集合状態で作製された複数個の発光装置10を個々の発光装置10に分離する。
本実施形態の発光装置10によれば、以下の作用・効果を得ることができる。
アンダーフィル21を白色にするには、例えば、アンダーフィル21の樹脂材料自体に白色のものを用いるか、白色の顔料またはフィラーをアンダーフィル21の樹脂材料に添加すればよい。
また、白色のフィラーに限らず、フィラー自体が透明であっても、フィラーとアンダーフィル21の樹脂材料との屈折率差による散乱でアンダーフィル21全体が白色に見えるような材質のフィラーを用いてもよい。
尚、顔料やフィラーは、アンダーフィル21の樹脂流動性を阻害しなければ、どのような材料・粒径・粒形状のものを用いてもよい。
そのため、LEDチップ17およびツェナーダイオードチップ19から発生した熱は、各配線パターン13,12から各ビアホール16b,16aを介して各放熱用パターン14,15へ伝達されて放熱される。
ここで、各放熱用パターン14,15は図1(B)に示す寸法形状に形成されているため、各チップ17,19の発生した熱を各放熱用パターン14,15から効率的に放熱することが可能になり、発光装置10の信頼性を高めて長寿命化を図ることができる。
前記した各実施形態および別の実施形態から把握できる技術的思想を以下に追記する。
付記1では、各接続部材として好適なものを用いることにより、各素子と各配線パターンとを確実に接続することができる。
付記2では、第5局面よりも滴下箇所を更に最適化することが可能になり、第1局面の前記作用・効果を確実に得ることができる。
11…実装基板
12…第1配線パターン
13…第2配線パターン
17…LEDチップ(発光素子)
18a,18b…メッキ層(第1接続部材)
10…ツェナーダイオードチップ(保護素子)
20a,20b…ボールバンプ(第2接続部材)
21…アンダーフィル
P…滴下箇所
Claims (4)
- 実装基板と、
前記実装基板にフェイスダウン実装された発光素子と、
前記実装基板にフェイスダウン実装され、前記発光素子を保護する保護素子と、
前記実装基板の表面上に形成され、前記発光素子と前記保護素子とを並列接続する第1配線パターンおよび第2配線パターンと、
前記発光素子と前記各配線パターンとをフリップチップボンディングにより接続する第1接続部材と、
前記保護素子と前記各配線パターンとをフリップチップボンディングにより接続する第2接続部材と、
前記実装基板と前記発光素子との隙間に充填されると共に、前記実装基板と前記保護素子との隙間に充填されたアンダーフィルと
を備え、
前記各配線パターンに対する前記発光素子の接続方向と、前記各配線パターンに対する前記保護素子の接続方向とが相互に直交する発光装置の製造方法であって、
1個の前記実装基板の縦横方向に対して、複数個の前記発光装置の要素を、前記アンダーフィルを除いて、碁盤目状に並べて配置形成し、
このように配置形成された前記発光装置の要素において、隣接するものの前記第1接続部材を結んだ仮想線上の位置へ、ポッティング法を用いて液状の前記アンダーフィルを滴下する、
発光装置の製造方法。 - 前記実装基板と前記発光素子との隙間の間隔よりも、前記実装基板と前記保護素子との隙間の間隔の方が大きい、
請求項1に記載の発光装置の製造方法。 - 前記アンダーフィルは白色である、
請求項1または請求項2に記載の発光装置の製造方法。 - 滴下された前記液状のアンダーフィルは最初に前記発光素子の下側に流れ込み、その後、前記保護素子の下側に流れ込む、請求項1〜3のいずれかに記載の発光装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016054784A JP6614414B2 (ja) | 2016-03-18 | 2016-03-18 | 発光装置および発光装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016054784A JP6614414B2 (ja) | 2016-03-18 | 2016-03-18 | 発光装置および発光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168767A JP2017168767A (ja) | 2017-09-21 |
JP6614414B2 true JP6614414B2 (ja) | 2019-12-04 |
Family
ID=59914076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016054784A Active JP6614414B2 (ja) | 2016-03-18 | 2016-03-18 | 発光装置および発光装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6614414B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207818608U (zh) * | 2017-11-22 | 2018-09-04 | 厦门市三安光电科技有限公司 | 一种led发光装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621101A (zh) * | 2008-06-30 | 2010-01-06 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
JPWO2011021402A1 (ja) * | 2009-08-21 | 2013-01-17 | パナソニック株式会社 | 発光装置 |
JP2011258916A (ja) * | 2010-05-13 | 2011-12-22 | Citizen Holdings Co Ltd | 半導体発光装置 |
WO2013011628A1 (ja) * | 2011-07-19 | 2013-01-24 | パナソニック株式会社 | 発光装置及びその製造方法 |
JP2016115688A (ja) * | 2013-04-05 | 2016-06-23 | パナソニック株式会社 | 発光装置 |
JP6244130B2 (ja) * | 2013-07-26 | 2017-12-06 | 新光電気工業株式会社 | 発光素子搭載用パッケージ及び発光素子パッケージ |
JP6213428B2 (ja) * | 2014-03-12 | 2017-10-18 | 豊田合成株式会社 | 発光装置及びその製造方法 |
-
2016
- 2016-03-18 JP JP2016054784A patent/JP6614414B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017168767A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9646957B2 (en) | LED packaging structure having stacked arrangement of protection element and LED chip | |
KR101900352B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5340583B2 (ja) | 半導体発光装置 | |
KR102210072B1 (ko) | 발광 소자 패키지 및 발광 소자 탑재용 패키지 | |
TW201547062A (zh) | 發光裝置 | |
US10026667B2 (en) | Method of manufacturing light-emitting device | |
JP6167619B2 (ja) | 発光装置用パッケージ成形体及びそれを用いた発光装置 | |
JP6387973B2 (ja) | 発光装置 | |
TW201914058A (zh) | 半導體封裝結構 | |
JP6065586B2 (ja) | 発光装置及びその製造方法 | |
JP6280710B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
JP6318495B2 (ja) | 発光装置 | |
JP6614414B2 (ja) | 発光装置および発光装置の製造方法 | |
WO2015076281A1 (ja) | 発光装置、発光装置製造方法 | |
TWI601251B (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
JP2013089717A (ja) | Ledモジュール | |
JP7057490B2 (ja) | 発光装置 | |
JP6669208B2 (ja) | 発光装置 | |
US20210280737A1 (en) | Method of manufacturing light emitting device and method of inspecting light emitting device | |
JP2013069988A (ja) | 半導体装置とその製造方法 | |
TWI603457B (zh) | Semiconductor device and method of manufacturing the same | |
JP2019121679A (ja) | 電子装置及び電子装置の製造方法 | |
JP2011253924A (ja) | 半導体発光素子 | |
JP2012094731A (ja) | 半導体装置および半導体装置の製造方法 | |
CN117855153A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6614414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |