JP6610013B2 - 回路装置及び電子機器 - Google Patents

Description

本発明は、回路装置及び電子機器等に関する。

従来より、圧力センサー、加速度センサー又は角速度センサー等のセンサーデバイスで検出された信号の差動増幅を行う回路装置が知られている。このような回路装置の従来技術としては例えば特許文献１、２、３等に開示される技術がある。

このような検出信号の差動増幅を行う回路装置は、様々な電子機器に組み込まれて使用される。このため、電子機器の用途によっては、差動増幅された信号を、基準電圧（アナログ基準電圧）に対して正極性側に出力するのか、負極性側に出力するのかを切り替える出力極性の切替機能が、回路装置に求められる場合がある。圧力センサー用の回路装置を例にとれば、圧力が増加するにつれて、基準電圧に対して正極性側に変化する回路装置の出力信号を望む用途もあれば、基準電圧に対し負極性側に変化する出力信号を望む用途もある。

特開２００６−１７４１２２号公報 特開２００８−２９４７７２号公報 特開２００４−３６１３２７号公報

このような出力極性の切替機能を実現する比較例の手法として、回路装置の入力段に、信号の切替選択を行う選択回路を設ける手法が考えられる。例えばセンサーデバイスとアンプ回路の間に選択回路を設け、センサーデバイスからの差動入力信号である第１、第２の入力信号を切り替えて、アンプ回路に入力する。

しかしながら、この比較例の手法では、センサーデバイスからアンプ回路への経路に、選択回路のインピーダンスが介在することで、差動入力信号間に電位差が生じ、アンプ回路の入力にオフセット成分等が乗ってしまう。従って、アンプ回路の差動増幅により、このオフセット成分まで増幅されてしまい、出力信号の出力特性に悪影響を与えるおそれがある。

本発明の幾つかの態様によれば、選択回路のインピーダンス等による悪影響を抑制しながら出力信号の出力極性の切替機能を実現できる回路装置及び電子機器等を提供できる。

本発明の一態様は、差動入力信号を構成する第１の入力信号と第２の入力信号が入力され、差動出力信号を構成する第１の出力信号と第２の出力信号を出力する第１のアンプ回路と、前記第１のアンプ回路の後段側に設けられる、差動入力の第２のアンプ回路と、第１のモードでは、前記第１のアンプ回路からの前記第１の出力信号を、前記第２のアンプ回路の前記差動入力の第１の入力ノードに出力し、前記第１のアンプ回路からの前記第２の出力信号を、前記第２のアンプ回路の前記差動入力の第２の入力ノードに出力し、第２のモードでは、前記第２の出力信号を前記第２のアンプ回路の前記第１の入力ノードに出力し、前記第１の出力信号を前記第２のアンプ回路の前記第２の入力ノードに出力する選択回路と、を含む回路装置に関係する。

本発明の一態様によれば、第１のアンプ回路は、差動入力信号を構成する第１、第２の入力信号が入力され、差動出力信号を構成する第１、第２の出力信号を出力する。そして選択回路は、第１のモードでは、第１のアンプ回路からの第１の出力信号、第２の出力信号を、各々、第２のアンプ回路の第１の入力ノード、第２の入力ノードに出力する。一方、第２のモードでは、第１のアンプ回路からの第２の出力信号、第１の出力信号を、各々、第２のアンプ回路の第１の入力ノード、第２の入力ノードに出力する。そして、第２のアンプ回路は、第１のアンプ回路から選択回路を介して入力された第１、第２の出力信号の信号増幅を行い、出力信号を出力する。このように選択回路が第１、第２のモードに応じて信号の選択切替を行うことで、第２のアンプ回路の出力信号の出力極性の切替機能を実現できる。そして、この場合に、選択回路は、第１のアンプ回路の前段側ではなく、第１のアンプ回路と第２のアンプ回路の間に設けられて、信号の選択切替を行う。従って、選択回路のインピーダンス等による悪影響を抑制しながら出力信号の出力極性の切替機能を実現できる回路装置の提供が可能になる。

また本発明の一態様では、前記第２のアンプ回路は、差動入力、シングルエンド出力のアンプ回路であり、基準電圧を基準として、前記第１の入力信号と前記第２の入力信号を差動増幅した出力信号が、前記第２のアンプ回路のシングルエンドの出力ノードから出力されてもよい。

このようにすれば、第２のアンプ回路のシングルエンドの出力ノードから、基準電圧を基準として、第１、第２の入力信号を差動増幅した出力信号が出力されるようになる。従って、第１のモードでは、基準電圧を基準として例えば正極性の出力信号を出力し、第２のモードでは、基準電圧を基準として例えば負極性の出力信号を出力するというような出力極性の切替機能を実現できる。

また本発明の一態様では、前記第１の入力信号の電圧をＶ１とし、前記第２の入力信号の電圧をＶ２とし、前記基準電圧をＶＣＯＭとし、前記第１のアンプ回路と前記第２のアンプ回路による差動増幅のゲインをＧとした場合に、前記第１のモードでは、前記第２のアンプ回路の前記出力ノードに、ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）の電圧の前記出力信号が出力され、前記第２のモードでは、前記第２のアンプ回路の前記出力ノードに、ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）の電圧の前記出力信号が出力されてもよい。

このようにすれば、第１のモードでは、基準電圧を基準として正極性の出力信号であるＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）の電圧の信号を出力し、第２のモードでは、基準電圧を基準として負極性の出力信号であるＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）の電圧の信号を出力できるようになり、出力極性の切替機能を実現できる。

また本発明の一態様では、前記基準電圧を調整し、調整後の前記基準電圧を出力する基準電圧調整回路を含んでもよい。

このようにすれば、出力信号の正負の極性の基準となる基準電圧についても、基準電圧調整回路により調整可能になるため、様々な用途に適用可能な出力信号の出力が可能になる。

また本発明の一態様では、前記第１の入力信号と前記第２の入力信号はセンサーデバイスからの入力信号であり、前記基準電圧調整回路は、温度センサーからの検出電圧に基づいて、前記センサーデバイスのオフセット電圧の温度依存性を補償する前記基準電圧を出力してもよい。

このようにすれば、出力信号の基準となる基準電圧を有効利用して、センサーデバイスのオフセット電圧の温度依存性を補償できるようになり、当該オフセット電圧の温度依存性の影響を抑制した出力信号の出力が可能になる。

また本発明の一態様では、前記センサーデバイスの基準温度での前記オフセット電圧をＶＯＦとし、前記第１のアンプ回路と前記第２のアンプ回路による差動増幅のゲインをＧとした場合に、前記基準電圧調整回路は、前記基準温度において、前記第１のモードでは、調整後の前記基準電圧を、ＶＣＯＭ−Ｇ×ＶＯＦに補正して出力し、前記第２のモードでは、調整後の前記基準電圧を、ＶＣＯＭ＋Ｇ×ＶＯＦに補正して出力してもよい。

このようにすれば、第１のモードでは、基準電圧が、ＶＣＯＭ−Ｇ×ＶＯＦに補正されて出力されるため、第１のモードで出力される出力信号でのオフセット電圧の温度依存性の影響を抑制できるようになる。また第２のモードでは、基準電圧が、ＶＣＯＭ＋Ｇ×ＶＯＦに補正されて出力されるため、第２のモードで出力される出力信号でのオフセット電圧の温度依存性の影響を抑制できるようになる。

また本発明の一態様では、前記センサーデバイスは圧力センサー又は加速度センサーであり、前記オフセット電圧は、圧力が基準圧力である場合の前記センサーデバイスの出力電圧又は加速度が基準加速度である場合の前記センサーデバイスの出力電圧であってもよい。

このようにすれば、センサーデバイスとして圧力センサーや加速度センサーを用いた場合に、これらの圧力センサーや加速度センサーのオフセット電圧が出力信号の特性に及ぼす影響を抑制できるようになる。

また本発明の一態様では、前記選択回路は、前記第１のアンプ回路の前記第１の出力信号が出力される第１の出力ノード及び前記第２の出力信号が出力される第２の出力ノードと、前記第２のアンプ回路の前記第１の入力ノードとの間に設けられる第１のスイッチ回路と、前記第１のアンプ回路の前記第１の出力ノード及び前記第２の出力ノードと、前記第２のアンプ回路の前記第２の入力ノードとの間に設けられる第２のスイッチ回路と、を含み、前記第１のモードでは、前記第１のスイッチ回路が前記第１の出力ノードと前記第１の入力ノードを電気的に接続し、前記第２のスイッチ回路が前記第２の出力ノードと前記第２の入力ノードを電気的に接続し、前記第２のモードでは、前記第１のスイッチ回路が前記第２の出力ノードと前記第１の入力ノードを電気的に接続し、前記第２のスイッチ回路が前記第１の出力ノードと前記第２の入力ノードを電気的に接続してもよい。

このようにすれば、第１のモードでは、第１のスイッチ回路が第１の出力ノードと第１の入力ノードを電気的に接続し、第２のスイッチ回路が第２の出力ノードと第２の入力ノードを電気的に接続することで、第１のアンプ回路からの第１の出力信号、第２の出力信号を、各々、第２のアンプ回路の第１の入力ノード、第２の入力ノードに出力できるようになる。また第２のモードでは、第１のスイッチ回路が第２の出力ノードと第１の入力ノードを電気的に接続し、第２のスイッチ回路が第１の出力ノードと第２の入力ノードを電気的に接続することで、第１のアンプ回路からの第２の出力信号、第１の出力信号を、各々、第２のアンプ回路の第１の入力ノード、第２の入力ノードに出力できるようになる。

また本発明の一態様では、前記第１のモードと前記第２のモードの設定情報を受け付けるインターフェース部を含んでもよい。

このようにすれば、インターフェース部を介して第１、第２のモードの設定情報を受け付けることで、出力信号の出力極性を、第１、第２のモードに対応した出力極性に設定できるようになる。

また本発明の一態様では、前記第１のモードと前記第２のモードの設定情報を記憶する不揮発性メモリーを含んでもよい。

このようにすれば、不揮発性メモリーに記憶された第１、第２のモードの設定情報を用いて、出力信号の出力極性を設定して、第２のアンプ回路から出力できるようになる。

また本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

本実施形態の回路装置の構成例及び動作説明図。 差動入力信号を構成する第１、第２の入力信号の説明図。 出力信号の出力極性の切替についての説明図。 比較例の回路装置の構成例。 本実施形態の回路装置の詳細な構成例。 本実施形態の回路装置の変形例。 圧力センサーの説明図。 本実施形態の回路装置のシステム構成例。 基準電圧調整回路の電圧補正についての説明図。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１は、本実施形態の回路装置の構成例及びその動作を説明する図である。本実施形態の回路装置は、第１アンプ回路１０と第２のアンプ回路２０と選択回路３０を含む。アンプ回路１０は回路装置の入力段側に設けられ、アンプ回路２０は回路装置の出力段側に設けられる。そして選択回路３０はアンプ回路１０とアンプ回路２０の間に設けられる。

アンプ回路１０は、差動入力信号を構成する第１、第２の入力信号ＩＳ１、ＩＳ２が入力される。そして差動出力信号を構成する第１、第２の出力信号ＱＡ１、ＱＡ２を出力する。このようにアンプ回路１０は、差動の入力信号ＩＳ１、ＩＳ２を差動増幅して、差動の出力信号ＱＡ１、ＱＡ２を出力する回路であり、差動入力、差動出力のアンプ回路である。

ここで、差動信号（ＩＳ１及びＩＳ２、ＱＡ１及びＱＡ２）は、例えば所与の電圧レベルを基準に平衡な関係にある信号である。例えば入力信号ＩＳ１、ＩＳ２の一方の信号が正極性側（例えば基準電圧に対して正極性側）の信号レベルである場合に、他方の信号は負極性側（例えば基準電圧に対して負極性側）の信号レベルになる。また出力信号ＱＡ１、ＱＡ２の一方の信号が正極性側の信号レベルである場合に、他方の信号は負極性側の信号レベルになる。

アンプ回路２０は、アンプ回路１０の後段側に設けられる差動入力のアンプ回路である。例えばアンプ回路２０は選択回路３０からの信号ＳＱ１、ＳＱ２が入力されて信号増幅を行い、増幅後の信号ＶＱを出力する。

選択回路３０は例えばアンプ回路１０とアンプ回路２０の間に設けられる。そして図１１に示すように選択回路３０は、第１のモードでは、アンプ回路１０からの差動出力信号を構成する出力信号ＱＡ１を、アンプ回路２０の差動入力の第１の入力ノードＮＩ１に出力する。またアンプ回路１０からの差動出力信号を構成する出力信号ＱＡ２を、アンプ回路２０の差動入力の第２の入力ノードＮＩ２に出力する。即ち選択回路３０は、第１のモードでは、信号ＳＱ１として信号ＱＡ１を出力し、信号ＳＱ２として信号ＱＡ２を出力する。

一方、選択回路３０は、第２のモードでは、出力信号ＱＡ２をアンプ回路２０の入力ノードＮＩ１に出力し、出力信号ＱＡ１をアンプ回路２０の入力ノードＮＩ２に出力する。即ち選択回路３０は、第１のモードでは、信号ＳＱ１として信号ＱＡ２を出力し、信号ＳＱ２として信号ＱＡ１を出力する。

ここで図１のアンプ回路２０は、例えば差動入力、シングルエンド出力のアンプ回路である。即ち、選択回路３０からの差動の選択出力信号ＳＱ１、ＳＱ２が入力されて、シングルエンドの信号ＶＱを出力する。具体的には、基準電圧ＶＣＯＭ（出力オフセット電圧）を基準として、入力信号ＩＳ１とＩＳ２を差動増幅した出力信号ＶＱが、アンプ回路２０のシングルエンドの出力ノードＮＱから出力される。例えば、アンプ回路１０、２０により入力信号ＩＳ１、ＩＳ２を差動増幅した電圧（Ｇ×（Ｖ１−Ｖ２））を、基準電圧ＶＣＯＭに加算又は減算した電圧の信号ＶＱが、アンプ回路２０の出力ノードＮＱから出力される。

例えば図２に示すように入力信号ＩＳ１の電圧をＶ１とし、入力信号ＩＳ２の電圧をＶ２とする。Ｖ１−Ｖ２が入力信号ＩＳ１、ＩＳ２の差動成分となる。また基準電圧をＶＣＯＭ（アナログ基準電圧、ＡＧＮＤ、出力オフセット電圧）とし、アンプ回路１０、２０による差動増幅のゲイン（増幅率）をＧとする。このゲインＧは、例えばアンプ回路１０のゲイン（Ｇ１）とアンプ回路２０のゲイン（Ｇ２）を乗算（Ｇ＝Ｇ１×Ｇ２）したものである。

この場合に図３に示すように、第１のモードでは、アンプ回路２０の出力ノードＮＱに、ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）の電圧の信号ＶＱが出力される。即ち、基準電圧ＶＣＯＭに対して、入力信号ＩＳ１、ＩＳ２の差動成分（Ｖ１−Ｖ２）をゲインＧで増幅した電圧を加算した電圧の信号ＶＱが出力される。

一方、第２のモードでは、アンプ回路２０の出力ノードＮＱに、ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）の電圧の出力信号ＶＱが出力される。即ち、基準電圧ＶＣＯＭに対して、入力信号ＩＳ１、ＩＳ２の差動成分（Ｖ１−Ｖ２）をゲインＧで増幅した電圧を減算した電圧の信号ＶＱが出力される。

以上の本実施形態の回路装置によれば、アンプ回路１０とアンプ回路２０の間に設けられた選択回路３０により、出力信号ＶＱの出力極性の切替（正極性、負極性の切替）が可能になる。例えば、入力された信号を増幅後、基準電圧ＶＣＯＭに対して正極性、負極性のいずれの極性側に出力させるかの切替が可能になる。

例えば第１のモード（正極性出力モード）に設定された場合には、アンプ回路１０からの信号ＱＡ１、ＱＡ２を受けた選択回路３０が、図１に示すようにＳＱ１＝ＱＡ１、ＳＱ２＝ＱＡ２の信号をアンプ回路２０に出力することで、図３に示すように例えば基準電圧ＶＣＯＭに対して正極性となる信号ＳＱの出力が可能になる。つまり、第１のモード（正極性出力モード）では、入力信号ＩＳ１、ＩＳ２の差動成分（Ｖ１−Ｖ２）が増加するにつれて、その電圧レベルが増加する正極性の信号ＳＱが出力される。

一方、第２のモード（負極性出力モード）に設定された場合には、アンプ回路１０からの信号ＱＡ１、ＱＡ２を受けた選択回路３０が、図１に示すようにＳＱ１＝ＱＡ２、ＳＱ２＝ＱＡ１の信号をアンプ回路２０に出力することで、図３に示すように例えば基準電圧ＶＣＯＭに対して負極性となる信号ＳＱの出力が可能になる。これにより、回路装置が組み込まれる電子機器の用途に応じた、信号ＳＱの出力極性（正極性・負極性）の切替が可能になる。つまり、第２のモード（負極性出力モード）では、入力信号ＩＳ１、ＩＳ２の差動成分（Ｖ１−Ｖ２）が増加するにつれて、その電圧レベルが減少する負極性の信号ＳＱが出力される。

例えば入力信号ＩＳ１、ＩＳ２が圧力センサーの検出信号である場合を例にとり説明する。この場合に、圧力が増加するにつれて電圧が上昇するような信号ＶＱを必要とする第１の用途と、圧力が増加するにつれて電圧が減少するような信号ＶＱを必要とする第２の用途がある。具体的には第１の用途では、基準圧力（圧力＝０）から圧力が増加するにつれて、基準電圧ＶＣＯＭに対して電圧が増加するような信号ＶＱ（正極性の信号）を必要とする。一方、第２の用途では、基準圧力から圧力が増加するにつれて、基準電圧ＶＣＯＭに対して電圧が減少するような信号ＶＱ（負極性の信号）を必要とする。

このとき、本実施形態では、第１の用途の電子機器に回路装置が組み込まれる場合には、回路装置のモード（動作モード、信号出力モード）を第１のモードに設定する。こうすることで回路装置は、圧力が増加するにつれて、例えば基準電圧ＶＣＯＭから電圧が上昇するような信号ＶＱを出力できるようになり、第１の用途の要望に応えることが可能になる。

一方、第２の用途の電子機器に回路装置が組み込まれる場合には、回路装置のモードを第２のモードに設定する。こうすることで回路装置は、圧力が増加するにつれて、例えば基準電圧ＶＣＯＭから電圧が減少するような信号ＶＱを出力できるようになり、第２の用途の要望に応えることが可能になる。

そして本実施形態では、このような出力極性の切替を行うための選択回路３０が、アンプ回路１０とアンプ回路２０の間に設けられている。このようにすれば、選択回路３０を構成するスイッチ素子のインピーダンス等が信号ＶＱの出力特性の与える悪影響を抑制することが可能になる。

例えば図４に本実施形態の比較例の回路装置の構成例を示す。この比較例の回路装置では、回路装置の入力段に選択回路５３０が設けられている。即ち、初段のアンプ回路５１０の前段側に選択回路５３０が設けられている。選択回路５３０は、例えば第１のモードではＳＱ１＝ＩＳ１、ＳＱ２＝ＩＳ２の信号をアンプ回路５１０に出力し、第２のモードではＳＱ１＝ＩＳ２、ＳＱ２＝ＩＳ１の信号をアンプ回路５１０に出力する。そして後段のアンプ回路５２０はアンプ回路５１０からの信号ＱＡ１、ＱＡ２を増幅する。この比較例の回路装置においても、選択回路５３０により信号ＶＱの出力極性の切替が可能である。

しかしながら、この比較例では、回路装置の入力段に選択回路５３０が設けられている。このため、選択回路５３０のスイッチ素子等のインピーダンスが原因で、アンプ回路５１０に入力される差動の信号ＳＱ１、ＳＱ２の間に電位差が生じ、アンプ回路５１０の入力にオフセット成分が乗ってしまう。従って、アンプ回路５１０、５２０の差動増幅により、このオフセット成分まで増幅されてしまうため、回路装置から出力される信号ＶＱの出力特性に悪影響を与えてしまう。

この点、本実施形態では、選択回路３０は、アンプ回路１０の後段側に設けられており、アンプ回路１０からの信号ＱＡ１、ＱＡ２に基づき出力極性の切替を行っている。即ち、選択回路３０は、第１のモードでは、アンプ回路１０からの信号ＱＡ１、ＱＡ２をアンプ回路２０の入力ノードＮＩ１、ＮＩ２に出力することで、信号ＶＱの正極性出力を実現する。第２のモードでは、信号ＱＡ２、ＱＡ１を入力ノードＮＩ１、ＮＩ２に出力することで、信号ＶＱの負極性出力を実現する。

このようにすれば、選択回路３０のスイッチ素子等のインピーダンスが存在する場合にも、そのインピーダンスが信号ＶＱの出力特性に与える悪影響を最小限に抑えることができる。即ち、選択回路３０に入力される信号ＱＡ１、ＱＡ２は、アンプ回路１０による増幅後の信号であり、アンプ回路１０の出力インピーダンスは低い。従って、アンプ回路１０とアンプ回路２０の間に介在する選択回路３０のインピーダンス成分が原因となって、信号ＳＱ１、ＳＱ２の間に電位差が生じても、その電位差が信号ＶＱの出力特性（オフセット特性等）に与える悪影響は、図４の比較例に比べて遥かに小さくなる。従って、選択回路３０のインピーダンス等による悪影響を抑制しながら、信号ＶＱの出力極性の切替機能を実現できる回路装置の提供が可能になる。

なお、以上では、第１、第２のモードにおいて図３に示すような信号波形で信号ＶＱを出力する場合について説明したが、本実施形態はこれに限定されない。例えば正極性出力の場合と負極性出力との場合で、異なる電圧を基準として信号ＶＱを出力したり、図３とは異なる関係式で表される電圧の信号ＶＱを出力するなどの種々の変形実施が可能である。

２．回路装置の詳細な構成例
図５に本実施形態の回路装置の詳細な構成例を示す。なお本実施形態の回路装置は図５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

アンプ回路１０は、いわゆる計測アンプ（instrumentation amplifier）の回路構成であり、演算増幅器ＯＰＡ１、ＯＰＡ２、抵抗ＲＡ１、ＲＡ２、ＲＡ３を有する。

演算増幅器ＯＰＡ１、ＯＰＡ２の非反転入力端子（広義には第１の入力端子）には、各々、入力信号ＩＳ１、ＩＳ２が入力される。即ち、演算増幅器ＯＰＡ１の非反転入力端子はＩＳ１の入力ノードＮＡ１に接続され、演算増幅器ＯＰＡ２の非反転入力端子はＩＳ２の入力ノードＮＡ２に接続される。

抵抗ＲＡ１は、演算増幅器ＯＰＡ１の出力ノードＮＱ１と、演算増幅器ＯＰＡ１の反転入力端子（広義には第２の入力端子）のノードＮＡ３との間に設けられる。抵抗ＲＡ２は、演算増幅器ＯＰＡ２の出力ノードＮＱ２と、演算増幅器ＯＰＡ２の反転入力端子のノードＮＡ４との間に設けられる。これらのＲＡ１、ＲＡ２は抵抗値が可変の抵抗である。抵抗ＲＡ３は、ノードＮＡ３とＮＡ４の間に設けられる。

アンプ回路２０は、演算増幅器ＯＰＢ、抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４を有する。このアンプ回路２０は差動増幅回路であり、ＲＢ１〜ＲＢ４は抵抗値が可変の抵抗である。

抵抗ＲＢ１は、アンプ回路２０の入力ノードＮＩ１と、演算増幅器ＯＰＢの非反転入力端子のノードＮＢ１との間に設けられる。抵抗ＲＢ２は、ノードＮＢ１と基準電圧ＶＣＯＭのノードＮＶとの間に設けられる。抵抗ＲＢ３は、アンプ回路２０の入力ノードＮＩ２と、演算増幅器ＯＰＢの反転入力端子のノードＮＢ２との間に設けられる。抵抗ＲＢ４は、ノードＮＢ２と信号ＶＱのノードＮＱとの間に設けられる。

選択回路３０は、第１、第２のスイッチ回路３１、３２を含む。スイッチ回路３１は、アンプ回路１０の第１、第２の出力ノードＮＱ１、ＮＱ２と、アンプ回路２０の第１の入力ノードＮＩ１との間に設けられる。スイッチ回路３２は、アンプ回路１０の第１、第２の出力ノードＮＱ１、ＮＱ２と、アンプ回路２０の第２の入力ノードＮＩ２との間に設けられる。

具体的にはスイッチ回路３１は、スイッチ素子ＳＷ１、ＳＷ２を有する。スイッチ素子ＳＷ１は出力ノードＮＱ１と入力ノードＮＩ１との間に設けられる。スイッチ素子ＳＷ２は出力ノードＮＱ２と入力ノードＮＩ１との間に設けられる。スイッチ回路３２は、スイッチ素子ＳＷ３、ＳＷ４を有する。スイッチ素子ＳＷ３は出力ノードＮＱ２と入力ノードＮＩ２との間に設けられる。スイッチ素子ＳＷ４は出力ノードＮＱ１と入力ノードＮＩ２との間に設けられる。これらのスイッチ素子ＳＷ１〜ＳＷ４は例えばＭＯＳトランジスターにより実現される。具体的には、Ｐ型、Ｎ型のＭＯＳトランジスターにより構成されるトランスファーゲートにより実現される。

そして第１のモードでは、スイッチ回路３１が出力ノードＮＱ１と入力ノードＮＩ１を電気的に接続し、スイッチ回路３２が出力ノードＮＱ２と入力ノードＮＩ２を電気的に接続（導通）する。即ち、スイッチ素子ＳＷ１、ＳＷ３がオンになり、スイッチ素子ＳＷ２、ＳＷ４がオフになる。これにより選択回路３０が、信号ＳＱ１としてアンプ回路１０からの信号ＱＡ１を出力し、信号ＳＱ２として信号ＱＡ２を出力するようになり、図１の第１のモードが実現される。

第２のモードでは、スイッチ回路３１が出力ノードＮＱ２と入力ノードＮＩ１を電気的に接続し、スイッチ回路３２が出力ノードＮＱ１と入力ノードＮＩ２を電気的に接続する。即ち、スイッチ素子ＳＷ２、ＳＷ４がオンになり、スイッチ素子ＳＷ１、ＳＷ３がオフになる。これにより選択回路３０が、信号ＳＱ１としてアンプ回路１０からの信号ＱＡ２を出力し、信号ＳＱ２として信号ＱＡ１を出力するようになり、図１の第２のモードが実現される。

センサーデバイス５０は、いわゆるホイートストンブリッジ回路の構成となっており、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を有する。ノードＮ３にはセンサー用の電源電圧ＶＳＥＮが供給される。抵抗Ｒ２、Ｒ３は、センサー用の電源電圧ＶＳＥＮのノードＮ３と、低電位側電源電圧（ＧＮＤ）のノードＮ４との間に直列に設けられる。抵抗Ｒ１、Ｒ４は、ノードＮ３とノードＮ４との間に直列に設けられる。抵抗Ｒ２と抵抗Ｒ３の接続ノードＮ１からの信号が、入力信号ＩＳ１としてアンプ回路１０に入力される。抵抗Ｒ１と抵抗Ｒ４の接続ノードＮ２からの信号が、入力信号ＩＳ２としてアンプ回路１０に入力される。

次に、アンプ回路１０、２０のゲインについて説明する。例えば図５において、信号ＩＳ１、ＩＳ２の電圧をＶ１、Ｖ２（図２参照）とし、信号ＱＡ１、ＱＡ２の電圧をＶＡ１、ＶＡ２とし、抵抗ＲＡ１、ＲＡ２、ＲＡ３の抵抗値を同じ符号であるＲＡ１、ＲＡ２、ＲＡ３と表したとする。すると、計測アンプ（計装アンプ）であるアンプ回路１０では、演算増幅器ＯＰＡ１、ＯＰＡ２の仮想接地により、ノードＮＡ１の電圧とノードＮＡ３の電圧は等しくなり、ノードＮＡ２の電圧とノードＮＡ４の電圧は等しくなる。このため、下式（１）が成り立つ。

（ＶＡ１−Ｖ１）／ＲＡ１＝（Ｖ１−Ｖ２）／ＲＡ３
＝（Ｖ２−ＶＡ２）／ＲＡ２ （１）
上式（１）より下式（２）、（３）が成り立つ。

ＶＡ１−Ｖ１＝（ＲＡ１／ＲＡ３）×（Ｖ１−Ｖ２） （２）
Ｖ２−ＶＡ２＝（ＲＡ２／ＲＡ３）×（Ｖ１−Ｖ２） （３）
上式（２）、（３）より下式（４）が成り立つ。

ＶＡ１−ＶＡ２＝｛１＋（ＲＡ１＋ＲＡ２）／ＲＡ３｝×（Ｖ１−Ｖ２）
＝Ｇ１×（Ｖ１−Ｖ２） （４）
ここで、Ｇ１はアンプ回路１０のゲインであり、Ｇ１＝１＋（ＲＡ１＋ＲＡ２）／ＲＡ３と表される。

また、アンプ回路２０の入力ノードＮＩ１、ＮＩ２への入力電圧を、ＶＢ１、ＶＢ２と表し、信号ＶＱの電圧を同じ符号であるＶＱと表し、抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４の抵抗値を同じ符号であるＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４と表したとする。すると、アンプ回路２０では、演算増幅器ＯＰＢの仮想接地により、ノードＮＢ１の電圧とノードＮＢ２の電圧は等しくなる。このため、下式（５）が成り立つ。

ＶＢ１＋（ＶＣＯＭ−ＶＢ１）×｛ＲＢ１／（ＲＢ１＋ＲＢ２）｝
＝ＶＢ２＋（ＶＱ−ＶＢ２）×｛ＲＢ３／（ＲＢ３＋ＲＢ４）｝ （５）
上式（５）においてＲＢ１＝ＲＢ３、ＲＢ２＝ＲＢ４とすると、下式（６）が成り立つ。

ＶＱ＝ＶＣＯＭ＋（ＲＢ２／ＲＢ１）×（ＶＢ１−ＶＢ２）
＝ＶＣＯＭ＋Ｇ２×（ＶＢ１−ＶＢ２） （６）
ここで、Ｇ２はアンプ回路２０のゲインであり、Ｇ２＝（ＲＢ２／ＲＢ１）と表される。

そして、第１のモードに設定された場合には、図１で説明したように信号ＳＱ１の電圧ＶＢ１は、信号ＱＡ１の電圧ＶＡ１と等しくなり、信号ＳＱ２の電圧ＶＢ２は、信号ＱＡ２の電圧ＶＡ２と等しくなる。このため、ＶＢ１−ＶＢ２＝ＶＡ１−ＶＡ２が成り立つ。従って、上式（４）、（６）より、下式（７）が成り立つ。

ＶＱ＝ＶＣＯＭ＋Ｇ２×（ＶＢ１−ＶＢ２）
＝ＶＣＯＭ＋Ｇ２×（ＶＡ１−ＶＡ２）
＝ＶＣＯＭ＋Ｇ２×Ｇ１×（Ｖ１−Ｖ２）
＝ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２） （７）
ここで、アンプ回路１０、２０の全体のゲインをＧ＝Ｇ１×Ｇ２としている。この全体のゲインはＧ＝Ｇ１×Ｇ２＝｛１＋（ＲＡ１＋ＲＡ２）／ＲＡ３｝×（ＲＢ２／ＲＢ１）と表される。

一方、第２のモードに設定された場合には、信号ＳＱ１の電圧ＶＢ１は、信号ＱＡ２の電圧ＶＡ２と等しくなり、信号ＳＱ２の電圧ＶＢ２は、信号ＱＡ１の電圧ＶＡ１と等しくなる。このため、ＶＢ１−ＶＢ２＝−（ＶＡ１−ＶＡ２）が成り立つ。従って、上式（４）、（６）より、下式（８）が成り立つ。

ＶＱ＝ＶＣＯＭ＋Ｇ２×（ＶＢ１−ＶＢ２）
＝ＶＣＯＭ−Ｇ２×（ＶＡ１−ＶＡ２）
＝ＶＣＯＭ−Ｇ２×Ｇ１×（Ｖ１−Ｖ２）
＝ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２） （８）
以上のように、図３で説明したように、第１のモードでは、ＶＱ＝ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）で表される正極性の信号が出力され、第２のモードでは、ＶＱ＝ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）で表される負極性の信号が出力されることになり、信号ＶＱの出力極性の切替機能が実現される。

そして図５では、アンプ回路１０として計測アンプの回路を用いているため、センサーデバイス５０が検出した小振幅の微弱信号をノイズを抑えながら最適に増幅できるという利点がある。また計測アンプには入力インピーダンスを高インピーダンスにできるという利点がある。

なお本実施形態の回路装置は図５の構成に限定されない。例えば正極性出力の場合と負極性出力との場合で、異なる電圧を基準として信号ＶＱを出力したり、上式（７）、（８）とは異なる関係式で表される電圧の信号ＶＱを出力するようにしてもよい。またアンプ回路２０の構成も図５の構成に限定されない。例えば図５のノードＮＱを−ＶＣＯＭの基準電圧に設定し、ノードＮＱから−ＶＣＯＭの基準電圧を出力し、ノードＮＶから信号ＶＱを出力するようにしてもよい。例えば−ＶＣＯＭを基準とした正極性出力と負極性出力を行うようにする。

またアンプ回路１０の構成も図５の構成に限定されない。例えば図６に変形例の構成を示す。図６では、図５とはアンプ回路１０の構成が異なっている。

図６では、アンプ回路１０は、演算増幅器ＯＰＡ３、ＯＰＡ４と抵抗ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７を有する。抵抗ＲＡ４、ＲＡ５の接続ノードＮＡ５は、演算増幅器ＯＰＡ３の反転入力端子に接続される。抵抗ＲＡ５の他端は演算増幅器ＯＰＡ３の出力端子に接続される。抵抗ＲＡ６、ＲＡ７の接続ノードＮＡ６は、演算増幅器ＯＰＡ３の非反転入力端子に接続される。抵抗ＲＡ６、ＲＡ７は、信号ＩＳ２の入力ノードＮＡ７と低電位側電源電圧（ＧＮＤ）のノードとの間に直列に設けられる。

これらの演算増幅器ＯＰＡ３と抵抗ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７により、入力信号ＩＳ１、ＩＳ２の差動成分を増幅する差動増幅回路（シングルエンド出力）が構成される。例えば、ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７の抵抗値は、ＲＡ４＝ＲＡ６、ＲＡ５＝ＲＡ７に設定されており、この差動増幅回路のゲインはＲＡ５／ＲＡ４と表される。

一方、演算増幅器ＯＰＡ４は、その反転入力端子と出力端子が接続されるボルテージフォロワーの接続となっており、入力信号ＩＳ２と同一の電圧レベルの信号を、低インピーダンスの信号ＱＡ２として出力する。これらの演算増幅器ＯＰＡ３、ＯＰＡ４と抵抗ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７により、差動入力、差動出力の増幅回路を構成できる。

なお図６において、例えば入力信号ＩＳ１として、例えば温度センサー等のセンサーデバイスからの検出信号を入力し、入力信号ＩＳ２として基準電圧信号を入力してもよい。

センサーデバイス５０としては例えば圧力センサーなどを用いることができる。図７は圧力センサーの説明図である。図７の圧力センサーは、ピエゾ抵抗型の半導体圧力センサーである。この圧力センサーでは、シリコン基板をエッチング等することで薄くしたダイアフラム６００上に、拡散やイオン打ち込みの半導体プロセスで、ピエゾの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を形成する。そして図７に示すように圧力が加わることで、ダイアフラム６００が撓み、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４に対して、ダイアフラム６００の撓み量に応じた応力が加わる。この応力によるＲ１、Ｒ２、Ｒ３、Ｒ４の抵抗値の変化を検出することで、圧力を検出する。例えば圧力センサーの出力電圧であるＶＳ（＝Ｖ１−Ｖ２）は、下式（９）のように表すことができる。

ＶＳ＝｛（Ｒ１×Ｒ３−Ｒ２×Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）｝×ｉ （９）
ここでｉは、抵抗Ｒ１〜Ｒ４により構成されるホイートストンブリッジ回路に流れる電流を表している。回路装置は、センサーデバイス５０を例えば定電流駆動又は定電圧駆動するための電源電圧ＶＳＥＮをセンサーデバイス５０に供給する。この電源電圧ＶＳＥＮは、例えばセンサーデバイス５０の温度補償用の温度補正が行われた電圧である。

上式（９）において、例えば圧力＝０（広義には基準圧力）である場合には、Ｒ１、Ｒ２、Ｒ３、Ｒ４は同じ抵抗値Ｒになる。このように圧力＝０（基準電圧）である場合の出力電圧ＶＳがセンサーデバイス５０のオフセット電圧である。

そして、圧力によりダイアフラム６００が撓んで、Ｒ１、Ｒ３の抵抗値がＲ２、Ｒ４の抵抗値よりも大きくなった場合（例えばＲ１＝Ｒ３＝Ｒ＋ΔＲ。Ｒ２＝Ｒ４＝Ｒ）には、ＶＳ＝Ｖ１−Ｖ２は正の電圧となる。一方、Ｒ１、Ｒ３の抵抗値がＲ２、Ｒ４の抵抗値よりも小さくなった場合（例えばＲ１＝Ｒ３＝Ｒ−ΔＲ。Ｒ２＝Ｒ４＝Ｒ）には、ＶＳ＝Ｖ１−Ｖ２は負の電圧となる。この圧力センサーでは、例えば完全真空（絶対真空）を基準とした圧力である絶対圧や、大気の圧力を基準とした圧力であるゲージ圧（正側は正圧、負側は真空圧）や、任意の圧力を基準とした差圧などを検出できる。信号ＶＱの出力極性の切替機能を持たせることで、このような種々の方式の圧力に対応することが可能になる。

なお、圧力センサーは水圧などを検出するものであってもよい。またセンサーデバイス５０（物理量トランスデューサー）は圧力センサーには限定されない。例えばセンサーデバイス５０として、加速度センサーやジャイロセンサー（角速度センサー）などの種々のセンサーを用いることができる。

加速度センサーとしては、例えばピエゾ抵抗方式や静電容量検出方式や熱検知方式などのセンサーを用いることができる。ピエゾ抵抗方式では、例えばセンサー素子可動部と固定部を接続するバネ部分に配置したピエゾ抵抗を用いて、加速度によってバネ部分に発生した歪みを検出する。このピエゾ抵抗方式の場合には、例えば図５に示すようなホイートストンブリッジ回路を用いて、検出加速度に対応する入力信号ＩＳ１、ＩＳ２を、回路装置に入力できる。静電容量検出方式では、センサー素子可動部と固定部の間の容量変化を検出する。熱検知方式では、ヒーターによって筺体内に熱気流を発生させ、加速度による対流の変化を熱抵抗等で検出する。

ジャイロセンサー（角速度センサー）としては、圧電型の振動片から構成される振動ジャイロなどを採用できる。具体的には、水晶などの圧電材料の薄板から形成される圧電型振動片の振動ジャイロを用いることができる。この場合の振動片は、例えば基部、連結腕、駆動腕、検出腕などにより構成できる。或いは、ジャイロセンサーとして、シリコン基板などから形成された静電容量検出方式の振動ジャイロを用いてもよい。なお、センサーデバイス５０としてジャイロセンサーを用いる場合には、例えばセンサーデバイス５０（振動片）からの第１、第２の電荷信号（差動信号）を、Ｑ／Ｖ変換回路などを用いて電圧に変換し、変換後の差動電圧信号の差動増幅を行えばよい。

以上のように、図５等に示す本実施形態の回路装置では、アンプ回路１０とアンプ回路２０の間に選択回路３０を設け、この選択回路３０により、信号ＶＱの出力極性の切替機能を実現している。

例えば、本実施形態の比較例として、図５の選択回路３０をアンプ回路１０の前段側に設ける手法が考えられる（図４参照）。しかしながら、この比較例の手法では、選択回路３０を構成するスイッチ素子ＳＷ１〜ＳＷ４が有するインピーダンスが、信号ＶＱの出力特性に悪影響を与えてしまう。

例えば図５のセンサーデバイス５０では、例えば圧力の変化に応じてＲ１〜Ｒ４の抵抗値が変化した場合に、その抵抗値の変化を、上式（９）のように電圧ＶＳ＝Ｖ１−Ｖ２の変化として検出することで、圧力を検出している。

ところが、選択回路３０が、センサーデバイス５０とアンプ回路１０の間に設けられると、選択回路３０のスイッチ素子ＳＷ１〜ＳＷ４のオン抵抗が原因で、上式（９）の電圧ＶＳに誤差が生じる。例えば圧力＝０（基準圧力）の場合のオフセット電圧が、正側に変化したり負側に変化するなどの誤差が生じる。またスイッチ素子ＳＷ１〜ＳＷ４を構成するトランジスターにはリーク電流が流れるため、このリーク電流が原因となって、電圧ＶＳに誤差が生じる。この誤差には、プロセス変動や温度変動に起因するバラツキが発生する。そして選択回路３０が、アンプ回路１０の前段側に設けられると、この誤差が、アンプ回路１０、２０の信号増幅により更に増幅されてしまい、信号ＶＱの出力特性に大きな悪影響を与えてしまう。

この点、本実施形態では、図５に示すように、選択回路３０がアンプ回路１０、２０の間に設けられているため、選択回路３０のスイッチ素子ＳＷ１〜ＳＷ４のオン抵抗やリーク電流に起因する悪影響を最小限に抑えることができる。即ち、スイッチ素子ＳＷ１〜ＳＷ４のオン抵抗やリーク電流は、アンプ回路１０による増幅後の高振幅の信号ＱＡ１、ＱＡ２に対して影響を与えるだけであり、アンプ回路１０の出力インピーダンスも小さい。従って本実施形態によれば、センサーデバイス５０からの微少振幅の入力信号ＩＳ１、ＩＳ２に対して影響を与える比較例の手法に比べて、その悪影響の度合いは非常に小さくなる。従って、選択回路３０のインピーダンス等による悪影響を抑制しながら、信号ＶＱの出力極性の切替機能を実現できる回路装置の提供が可能になる。

３．回路装置のシステム構成例
図８に本実施形態の回路装置の全体的なシステム構成例を示す。図８の回路装置では、アンプ回路１０、２０、選択回路３０に加えて、基準電圧調整回路６０や制御部７０やＩ／Ｆ部８０などが更に設けられている。なお本実施形態の回路装置のシステム構成は、図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

基準電圧調整回路６０は、基準電圧ＶＣＯＭを調整し、調整後の基準電圧ＶＣＯＭを出力する。例えば基準電圧調整回路６０は、電源電圧間を電圧分割してレギュレートした電圧を、基準電圧ＶＣＯＭとして生成する。この基準電圧ＶＣＯＭは、回路装置から外部に出力される電圧であってもよいし、回路装置の外部に出力されない電圧であってもよい。また、基準電圧ＶＣＯＭは、回路装置の端子による電圧設定や、Ｉ／Ｆ部８０を介した設定情報（レジスター設定）などに基づいて、その電圧値が設定される。こうすることで、ユーザーが所望する電圧値の基準電圧ＶＣＯＭを設定することが可能になる。

制御部７０は、各種の処理や回路装置の制御処理などを行う。制御部７０は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはマイクロコンピューターなどの各種のプロセッサーにより実現できる。

Ｉ／Ｆ（インターフェース）部８０は、回路装置の外部デバイスとのインターフェース処理を行う回路である。例えばＩ／Ｆ部８０は、外部デバイスが回路装置のレジスター部（不図示）にアクセスするための処理などを行う。そして、このＩ／Ｆ部８０は、例えば第１、第２のモードの設定情報などを受け付ける処理を行う。

不揮発性メモリー９０は各種の情報を記憶する不揮発性のメモリーデバイスである。この不揮発性メモリー９０は例えばＩ／Ｆ部８０により受け付けられた第１、第２のモードの設定情報などを記憶する。

不揮発性メモリー９０としては、例えばＥＥＰＲＯＭなどを用いることができる。ＥＥＰＲＯＭとしては例えばＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）型のメモリーを用いることができる。例えばＭＯＮＯＳ型のメモリーを用いたフラッシュメモリーを用いることができる。或いはＥＥＰＲＯＭとして、フローティングゲート型などの他のタイプのメモリーを用いてもよい。

温度センサー６２は温度を検出するセンサーである。具体的には温度センサー６２は温度を検出して、温度（環境温度）に応じて変化する検出電圧ＶＴＭＰを出力する。この温度センサー６２は回路装置の内部に設けられるものであってもよいし、回路装置の外部に外付け部品として設けられるものであってもよい。温度センサー６２は、例えばダイオードやサーミスター等の種々の回路素子により実現できる。

本実施形態では、回路装置への入力信号ＩＳ１、ＩＳ２は、センサーデバイス５０からの入力信号である。この場合に、基準電圧調整回路６０は、温度センサー６２からの検出電圧ＶＴＭＰに基づいて、温度依存性を有する基準電圧ＶＣＯＭを生成して出力する。

即ち、基準電圧調整回路６０が出力する基準電圧ＶＣＯＭは、温度依存性を有しており、温度センサー６２で検出された温度に応じた電圧値に設定される。具体的には基準電圧ＶＣＯＭは、センサーデバイス５０の出力電圧ＶＳ（＝Ｖ１−Ｖ２）の温度特性を補償（相殺、キャンセル）するような温度特性を有している。例えば第１のモードに設定されていると共に、センサーデバイス５０が、温度が上昇するにつれて出力電圧ＶＳが増加するような温度特性（正の温度特性）を有していたとする。この場合には、基準電圧ＶＣＯＭには、例えば温度が上昇するにつれて電圧が減少するような温度特性を持たせる。逆にセンサーデバイス５０が、温度が上昇するにつれて出力電圧ＶＳが減少するような温度特性（負の温度特性）を有していたとする。この場合には、基準電圧ＶＣＯＭには、例えば温度が上昇するにつれて電圧が増加するような温度特性を持たせればよい。

更に具体的には、基準電圧調整回路６０は、温度センサー６２からの検出電圧ＶＴＭＰに基づいて、センサーデバイス５０のオフセット電圧の温度依存性を補償（相殺、キャンセル）する基準電圧ＶＣＯＭを出力する。

例えばセンサーデバイス５０の基準温度（ティピカル温度、例えば２５度）でのオフセット電圧をＶＯＦとし、アンプ回路１０、２０による差動増幅のゲインをＧとする。この場合に基準電圧調整回路６０は、基準温度（２５度）において、第１のモード（正極性出力モード）では、調整後の基準電圧を、ＶＣＯＭ−Ｇ×ＶＯＦに補正して出力する。即ち、調整後の基準電圧から電圧Ｇ×ＶＯＦを減算した電圧を出力する。一方、基準電圧調整回路６０は、基準温度において、第２のモード（負極性出力モード）では、調整後の基準電圧を、ＶＣＯＭ＋Ｇ×ＶＯＦに補正して出力する。即ち、調整後の基準電圧に電圧Ｇ×ＶＯＦを加算した電圧を出力する。

ここでオフセット電圧は、センサーデバイス５０により検出される物理量が基準物理量（例えば物理量＝０）である場合のセンサーデバイス５０の出力電圧ＶＳである。具体的にはセンサーデバイス５０が圧力センサーである場合には、オフセット電圧は、圧力が基準圧力（例えば圧力＝０）である場合のセンサーデバイス５０（圧力センサー）の出力電圧ＶＳである。またセンサーデバイス５０が加速度センサーである場合には、オフセット電圧は、加速度が基準加速度（例えば加速度＝０）である場合のセンサーデバイス５０（加速度センサー）の出力電圧ＶＳである。

例えば上述した式（９）において、圧力＝０（加速度＝０）である場合（ダイアフラム６００が撓んでいない場合）には、Ｒ１×Ｒ３＝Ｒ２×Ｒ４となるため、原則的には、出力電圧はＶＳ＝０Ｖになるはずである。しかしながら、実際には、センサーデバイス５０を構成する材料間の熱膨張係数の違いや、シリコンチップ表面におけるシリコンやシリコン酸化膜やアルミ配線の熱膨張係数の違いや、或いはピエゾ抵抗の温度係数のバラツキ等が原因となって、圧力＝０の場合にも出力電圧はＶＳ＝０Ｖにならず、所与の電圧値のオフセット電圧がＶＳとして出力される。

そして、このオフセット電圧には、プロセス変動によるバラツキや、温度変動によるバラツキが存在する。例えば同じ構造のセンサーデバイス５０であっても、オフセット電圧には、プロセス変動に起因する個体差がある。また温度が変化すれば、オフセット電圧もそれに応じて変化する。

一方、センサーデバイス５０が圧力センサーである場合には、回路装置が出力する信号ＶＱの電圧は、圧力に応じた電圧値となる。しかしながら、上述のようにセンサーデバイス５０のオフセット電圧が変動すると、信号ＶＱの電圧も変動してしまう。

そこで本実施形態では、このようなオフセット電圧の変動に起因した信号ＶＱの電圧変動を抑制する手法を採用する。

例えば図９は、センサーデバイス５０である圧力センサーが検出する圧力と、回路装置が出力する信号ＶＱの電圧の関係を示す図である。ここで、Ｇはアンプ回路１０、２０の差動増幅のゲインであり、例えばアンプ回路１０、２０のゲインをＧ１、Ｇ２とした場合に、例えばＧ＝Ｇ１×Ｇ２の関係が成り立つ。

図９において、センサーデバイス５０のオフセット電圧が０Ｖである場合には、圧力とＶＱの電圧の関係はＣＬＴに示す特性となる。

例えば第１のモード（正極性出力モード）では、ＶＱ＝ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）と表されるため、圧力が上昇するにつれてＶＱの電圧も増加する。これに対して第２のモード（負極性出力モード）では、ＶＱ＝ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）と表されるため、圧力が上昇するにつれてＶＱの電圧は減少する。なお、ここでは、圧力が上昇するにつれて、センサーデバイス５０の出力電圧ＶＳ＝Ｖ１−Ｖ２が増加する場合を想定しているが、この逆（ＶＳが減少）であってもよい。

そして、基準温度（２５度）におけるセンサーデバイス５０のオフセット電圧をＶＯＦとする。すると、図９に示すように、第１のモードでは、圧力とＶＱの電圧の関係はＣＬＨに示す特性となり、第２のモードでは、圧力とＶＱの電圧の関係はＣＬＬに示す特性となる。

即ち、圧力＝０の場合のオフセット電圧が０Ｖであれば、第１のモードでは、圧力＝０におけるＶＱの電圧はＶＱ＝ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）＝ＶＣＯＭになる。これに対して、オフセット電圧がＶＯＦである場合には、圧力＝０におけるＶＱの電圧はＶＱ＝ＶＣＯＭ＋Ｇ×ＶＯＦになる。

同様に、オフセット電圧が０Ｖであれば、第２のモードでは、圧力＝０におけるＶＱの電圧はＶＱ＝ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）＝ＶＣＯＭになる。これに対して、オフセット電圧がＶＯＦである場合には、圧力＝０におけるＶＱの電圧はＶＱ＝ＶＣＯＭ−Ｇ×ＶＯＦになる。なお、ここではオフセット電圧ＶＯＦが正の電圧である場合を想定しているが、ＶＯＦは負の電圧であってもよい。

このように、センサーデバイス５０にオフセット電圧ＶＯＦが存在すると、ＶＱの電圧は、ＣＬＨ、ＣＬＬの特性に示すように、ＣＬＴの特性からずれてしまい、変動してしまう。

そこで、このようなオフセット電圧に起因するＶＱの電圧の変動を補正するために、本実施形態では、基準電圧ＶＣＯＭを補正する。具体的には、第１のモードでは、基準電圧を、ＶＣＯＭ−Ｇ×ＶＯＦに補正する。即ち、調整後の基準電圧から、Ｇ×ＶＯＦを減算する補正を行う。こうすることで、図９において、特性ＣＬＨを下側にシフトして、特性ＣＬＴに略一致させることが可能になる。

また第２のモードでは、基準電圧を、ＶＣＯＭ＋Ｇ×ＶＯＦに補正する。即ち、調整後の基準電圧に対して、Ｇ×ＶＯＦを加算する補正を行う。こうすることで、図９において、特性ＣＬＬを上側にシフトして、特性ＣＬＴに略一致させることが可能になる。

このように本実施形態では、オフセット電圧に起因するＶＱの電圧の変動を抑制する補正処理を、基準電圧ＶＣＯＭを補正することで実現している。

即ち本実施形態では、基準電圧ＶＣＯＭを基準として、入力信号ＩＳ１、ＩＳ２を差動増幅した信号ＶＱが回路装置から出力されることに着目し、基準電圧ＶＣＯＭを補正することで、オフセット電圧に起因するＶＱの電圧の変動を抑制する補正処理を実現している。こうすることで、簡素な回路構成で、当該補正処理を実現して、オフセット電圧の変動に依存しない電圧の信号ＶＱを出力することが可能になる。

また、本実施形態では、図８に示すように、第１、第２のモードの設定情報を受け付けるＩ／Ｆ部８０を設けている。そして、この第１、第２のモードの設定情報を、不揮発性メモリー９０に記憶するようにしている。

例えば電子機器の製造メーカー等であるユーザーは、例えば製品の開発時に、Ｉ／Ｆ部８０を介して回路装置のレジスター部（不図示）にアクセスし、各種の設定情報をレジスター部に書き込んで、回路装置に各種の動作を行わせる。そして製品の出荷時には、当該設定情報が、不揮発性メモリー９０に書き込まれる。これにより、回路装置は、不揮発性メモリー９０に書き込まれた設定情報に基づいて動作するようになり、ユーザーが所望する回路装置の動作を実現できるようになる。

そして、このような設定情報として、第１、第２のモードの設定情報が、Ｉ／Ｆ部８０により受け付けられると共に、不揮発性メモリー９０に書き込まれて記憶される。

ここで、第１、第２のモードの設定情報は、回路装置を第１、第２のモードのいずれのモードで動作させるかを指定する情報を含むことができる。

例えば、第１のモードを指定する設定情報が、Ｉ／Ｆ部８０により受け付けられ、不揮発性メモリー９０に書き込まれると、回路装置は、図３で説明した正極性の出力モードで信号ＶＱを出力する。具体的にはＶＱ＝ＶＣＯＭ＋（Ｖ１−Ｖ２）×Ｇとなるように信号ＶＱを出力する。

一方、第２のモードを指定する設定情報が、Ｉ／Ｆ部８０により受け付けられ、不揮発性メモリー９０に書き込まれると、回路装置は、図３で説明した負極性の出力モードで信号ＶＱを出力する。具体的にはＶＱ＝ＶＣＯＭ−（Ｖ１−Ｖ２）×Ｇとなるように信号ＶＱを出力する。

なお、第１、第２のモードの設定情報は、このような第１、第２のモードの指定情報以外にも、例えば基準電圧ＶＣＯＭの電圧調整情報や、オフセット電圧ＶＯＦの調整情報などの各種の情報を含むことができる。

４．電子機器
図１０に、本実施形態の回路装置２００が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、バス３４０、センサーデバイス５０を含む。

処理部３００は、電子機器の各種の制御処理や演算処理を行うものであり、例えばＭＰＵ等のプロセッサーやＡＳＩＣなどにより実現される。記憶部３１０は、各種の情報を記憶するものであり、ＳＲＡＭやＤＲＡＭ等の半導体メモリーにより実現される。操作部３２０は、ユーザーの操作情報を受け付けるものである。入出力部３３０は、電子機器のインターフェース部となるものであり、例えば有線又は無線の通信方式により各種の情報を入力したり、出力する。

本実施形態では、センサーデバイス５０で検出された物理量の情報が出力信号として回路装置２００から出力される。処理部３００は、この出力信号や操作部３２０により受け付けられた操作情報に基づいて、各種の処理を行う。この場合には、処理部３００は記憶部３１０をワーク領域として各種の処理を行う。

なお本実施形態が適用される電子機器としては、例えば圧力センサー、加速度センサー或いはジャイロセンサーなどの種々のセンサーデバイス５０を用いる種々の機器を想定できる。例えば電子機器としては、浴槽用機器、給湯器、携帯情報端末（スマートフォン、携帯電話機等）、車載機器、デジタルカメラ、ビデオカメラ、プリンター、或いは情報処理装置（ＰＣ、ＰＤＡ）等の種々の機器を想定できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路装置や電子機器の構成等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＩＳ１、ＩＳ２…入力信号（第１、第２の入力信号）、ＶＱ…出力信号、
ＶＣＯＭ…基準電圧、ＯＰＡ１〜ＯＰＡ４、ＯＰＢ…演算増幅器、
ＳＷ１〜ＳＷ４…スイッチ素子、
Ｒ１〜Ｒ４、ＲＡ１〜ＲＡ７、ＲＢ１〜ＲＢ４…抵抗、
１０、２０…アンプ回路（第１、第２のアンプ回路）、３０…選択回路、
３１、３２…スイッチ回路（第１、第２のスイッチ回路）、５０…センサーデバイス、
６０…基準電圧調整回路、６２…温度センサー、７０…制御部、
８０…Ｉ／Ｆ（インターフェース）部、９０…不揮発性メモリー、
２００…回路装置、３００…処理部、３１０…記憶部、３２０…操作部、
３３０…入出力部、３４０…バス、
５１０、５２０…アンプ回路、５３０…選択回路、６００…ダイアフラム

Claims (10)

1. 差動入力信号を構成する第１の入力信号Ｖ１と第２の入力信号Ｖ２が入力され、差動出力信号を構成する第１の出力信号と第２の出力信号を出力する第１のアンプ回路と、
   前記第１のアンプ回路の後段側に設けられる、差動入力、シングルエンド出力の第２のアンプ回路と、
   前記第１のアンプ回路と前記第２のアンプ回路による差動増幅のゲインをＧとし、基準電圧ＶＣＯＭを基準とし、前記第１の入力信号V１と前記第２の入力信号V２を差動増幅した出力信号が、前記第２のアンプ回路のシングルエンドの出力ノードから出力され、第１のモードでは、前記第１の出力信号を、前記第２のアンプ回路の前記差動入力の第１の入力ノードに出力し、前記第２の出力信号を、前記第２のアンプ回路の前記差動入力の第２の入力ノードに出力し、第２のモードでは、前記第２の出力信号を前記第２のアンプ回路の前記第１の入力ノードに出力し、前記第１の出力信号を前記第２のアンプ回路の前記第２の入力ノードに出力する選択回路と、を含み、
   前記第１のモードでは、前記第２のアンプ回路の前記出力ノードに、ＶＣＯＭ＋Ｇ×（Ｖ１−Ｖ２）の電圧の出力信号が出力され、
   前記第２のモードでは、前記第２のアンプ回路の前記出力ノードに、ＶＣＯＭ−Ｇ×（Ｖ１−Ｖ２）の電圧の出力信号が出力される
   ことを特徴とする回路装置。
2. 請求項１において、
   前記基準電圧を調整し、調整後の前記基準電圧を出力する基準電圧調整回路を含むことを特徴とする回路装置。
3. 請求項２において、
   前記第１の入力信号と前記第２の入力信号はセンサーデバイスからの入力信号であり、
   前記基準電圧調整回路は、
   温度センサーからの検出電圧に基づいて、前記センサーデバイスのオフセット電圧の温度依存性を補償する前記基準電圧を出力することを特徴とする回路装置。
4. 請求項３において、
   前記センサーデバイスの基準温度での前記オフセット電圧をＶＯＦとし、前記第１のアンプ回路と前記第２のアンプ回路による差動増幅のゲインをＧとした場合に、
   前記基準電圧調整回路は、前記基準温度において、
   前記第１のモードでは、調整後の前記基準電圧を、ＶＣＯＭ−Ｇ×ＶＯＦに補正して出力し、前記第２のモードでは、調整後の前記基準電圧を、ＶＣＯＭ＋Ｇ×ＶＯＦに補正して出力することを特徴とする回路装置。
5. 請求項３又は４において、
   前記センサーデバイスは加速度センサーであり、
   前記オフセット電圧は、加速度が基準加速度である場合の前記センサーデバイスの出力電圧が前記センサーデバイスの出力電圧であることを特徴とする回路装置。
6. 請求項３又は４において、
   前記センサーデバイスは圧力センサーであり、
   前記オフセット電圧は、圧力が基準圧力である場合の前記センサーデバイスの出力電圧が前記センサーデバイスの出力電圧であることを特徴とする回路装置。
7. 請求項１乃至６のいずれかにおいて、
   前記選択回路は、
   前記第１のアンプ回路の前記第１の出力信号が出力される第１の出力ノード及び前記第２の出力信号が出力される第２の出力ノードと、前記第２のアンプ回路の前記第１の入力ノードとの間に設けられる第１のスイッチ回路と、
   前記第１のアンプ回路の前記第１の出力ノード及び前記第２の出力ノードと、前記第２のアンプ回路の前記第２の入力ノードとの間に設けられる第２のスイッチ回路と、
   を含み、
   前記第１のモードでは、前記第１のスイッチ回路が前記第１の出力ノードと前記第１の入力ノードを電気的に接続し、前記第２のスイッチ回路が前記第２の出力ノードと前記第２の入力ノードを電気的に接続し、
   前記第２のモードでは、前記第１のスイッチ回路が前記第２の出力ノードと前記第１の入力ノードを電気的に接続し、前記第２のスイッチ回路が前記第１の出力ノードと前記第２の入力ノードを電気的に接続することを特徴とする回路装置。
8. 請求項１乃至７のいずれかにおいて、
   前記第１のモードと前記第２のモードの設定情報を受け付けるインターフェース部を含むことを特徴とする回路装置。
9. 請求項１乃至８のいずれかにおいて、
   前記第１のモードと前記第２のモードの設定情報を記憶する不揮発性メモリーを含むことを特徴とする回路装置。
10. 請求項１乃至９のいずれかに記載の回路装置を含むことを特徴とする電子機器。

Images