CN107171655B - 用于高欧姆电路的系统和方法 - Google Patents

用于高欧姆电路的系统和方法 Download PDF

Info

Publication number
CN107171655B
CN107171655B CN201710129008.1A CN201710129008A CN107171655B CN 107171655 B CN107171655 B CN 107171655B CN 201710129008 A CN201710129008 A CN 201710129008A CN 107171655 B CN107171655 B CN 107171655B
Authority
CN
China
Prior art keywords
coupled
transistor
ohmic
node
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710129008.1A
Other languages
English (en)
Other versions
CN107171655A (zh
Inventor
C·巴法
E·巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107171655A publication Critical patent/CN107171655A/zh
Application granted granted Critical
Publication of CN107171655B publication Critical patent/CN107171655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例涉及用于高欧姆电路的系统和方法。一种高欧姆电路，包括并联耦合在第一节点与第二节点之间的多个高欧姆支路。多个高欧姆支路中的每个高欧姆支路包括形成从第一节点到第二节点的第一串联路径的第一多个串联连接的电阻性元件，第一多个串联连接的电阻性元件中的每个电阻性元件包括第一二极管连接的晶体管。多个高欧姆支路中的每个高欧姆支路还包括形成从第一节点到第二节点的第二串联路径的第二多个串联连接的电阻性元件，第二多个串联连接的电阻性元件中的每个电阻性元件包括第二二极管连接的晶体管。高欧姆电路还包括多个开关，每个开关耦合在多个高欧姆支路中的对应的高欧姆支路与第二节点之间。

Description

用于高欧姆电路的系统和方法
技术领域
本公开总体上涉及电路，并且在特定实施例中涉及用于高欧姆电路的系统和方法。
背景技术
换能器将信号从一个域转换到另一个域，并且经常用于在传感器中。用作在日常生活中看到的传感器的常见的换能器是麦克风，其本质上是将声波转换为电信号的音频信号换能器。
构造麦克风的一种方式是通过使用基于微机电系统(MEMS)的传感器，其通过响应于机械运动测量电参数的变化来收集来自环境的信息。例如，MEMS麦克风可以具有可移动膜片，可移动膜片具有随物理偏转而变化的电容。附接到MEMS的电子设备然后处理从传感器导出的信号信息。可以使用与用于集成电路的微加工制造技术类似的微加工制造技术来制造MEMS器件。
音频麦克风通常用于各种消费者应用，诸如蜂窝电话、数字音频记录器、个人计算机和电话会议系统。在MEMS麦克风中，压敏膜片直接设置在集成电路上。因此，麦克风被包含在单个集成电路上，而不是由单独的分立部件来制造。
MEMS器件可以被形成为振荡器、谐振器、加速度计、陀螺仪、压力传感器、麦克风、微型扬声器、微反射镜和其他设备，并且经常使用电容性感测技术来测量所测量的物理现象。在这样的应用中，使用接口电路将电容性传感器的电容变化转换为可用的电压或电流。为了操作这样的电容性传感器，接口电路可以包括偏置元件(诸如电荷泵)和感测元件(诸如电阻器、电容器和放大器)。接口电路的设计和制造向电容性传感器行为引入了很多特性。
发明内容
一种高欧姆电路，包括并联耦合在第一节点与第二节点之间的多个高欧姆支路。多个高欧姆支路中的每个高欧姆支路包括第一多个串联连接的电阻性元件，第一多个串联连接的电阻性元件形成从第一节点到第二节点的第一串联路径，第一多个串联连接的电阻性元件中的每个电阻性元件包括第一二极管连接的晶体管。多个高欧姆支路中的每个高欧姆支路还包括第二多个串联连接的电阻性元件，第二多个串联连接的电阻性元件形成从第一节点到第二节点的第二串联路径，第二多个串联连接的电阻性元件中的每个电阻性元件包括第二二极管连接的晶体管。高欧姆电路还包括多个开关，每个开关耦合在多个高欧姆支路中的对应的高欧姆支路与第二节点之间。
附图说明
为了更加完整地理解本公开及其优点，现在参考结合附图进行的以下描述，在附图中：
图1A、1B和1C示出了实施例MEMS传感器系统的示意性框图；
图1D示出了实施例处理系统的示意性框图；
图2A和2B示出了实施例高欧姆电路的示意性框图；
图3A和3B示出了实施例高欧姆电路的高欧姆支路；
图4A、4B、4C和4D示出了实施例高欧姆电路的负信号支路；
图5A和5B示出了实施例高欧姆电路的低阻抗支路；
图6示出了用于确定工艺拐点的实施例参考电路；
图7示出了实施例MEMS传感器系统的噪声功率谱密度相对于频率对数的曲线图；
图8示出了用于确定工艺拐点的实施例方法的流程图；
图9示出了用于对高欧姆电路进行编程的实施例方法的流程图；以及
图10示出了用于操作高欧姆电路的实施例方法的流程图。
除非另有说明，否则不同附图中的对应的数字和符号通常指代对应的部分。绘制附图以清楚地示出实施例的相关方面，并且不一定按比例绘制。
具体实施方式
下面详细讨论各种实施例的做出和使用。然而，应当理解，本文中所描述的各种实施例可应用于各种各样的具体上下文中。所讨论的具体实施例仅仅说明了做出和使用各种实施例的具体方式，而不应当在有限的范围内来理解。
在特定上下文中关于各种实施例(即，麦克风换能器，并且更具体地是MEMS麦克风)进行描述。本文中所描述的各种实施例中的一些包括MEMS换能器系统、MEMS麦克风系统、用于MEMS换能器系统的接口电路、包括偏置元件的接口电路、以及高欧姆电路。在其它实施例中，各种实施例的各方面还可以应用于根据本领域已知的任何方式涉及任何类型的换能器或接口电路的其它应用。例如，诸如本文中所描述的高欧姆电路可以用于为放大器提供高欧姆反馈。
通常包括接口电路以便偏置处理或感测电路的元件并且为来自处理或感测电路的信息提供读出功能。具体地，电容性感测电路通常包括用于电容性元件的偏置和感测值的读出的电路。根据各种实施例，电容性传感器并且特别是MEMS电容性传感器(具体包括MEMS电容性麦克风)包括具有放大器或缓冲器电路、偏置电压发生器(诸如电荷泵)和高欧姆电路的偏置电路。在各种这样的实施例系统中，元件可以在集成电路系统中产生。例如，MEMS电容性传感器(诸如MEMS电容性麦克风)可以形成在第一集成电路(IC)管芯上，并且包括高欧姆电路和偏置电压发生器的接口电路可以形成在第二IC管芯上。在另一示例实施例中，MEMS电容性传感器和接口电路形成在单片IC上。在这样的两个实施例中，高欧姆电路由集成元件形成，并且不是分立电阻器。此外，在一些实施例中，高欧姆电路可以具有数量级为千兆欧默(GΩ)或甚至高达兆兆欧姆(TΩ)的电阻值。具体地，对于MEMS电容性麦克风，高欧姆电路可以具有范围从100GΩ到100TΩ的电阻值。
根据本文中所描述的各种实施例，高欧姆电路包括形成在半导体衬底中的多个集成器件，诸如二极管结构、二极管连接的晶体管等。多个器件串联连接在第一电阻器节点与第二电阻器节点之间，以形成高欧姆电阻器的一个或多个高欧姆支路。一个或多个高欧姆支路并联连接在第一电阻器节点与第二电阻器节点之间，以形成高欧姆电阻器。在一些实施例中，高欧姆电阻器还包括耦合在第一电阻器节点与第二电阻器节点之间的低阻抗支路。一个或多个高欧姆支路被配置成，取决于MEMS传感器的设计要求、用于形成一个或多个高欧姆支路的二极管连接的晶体管的工艺拐点以及温度，而接通或断开。因此，可以通过适当地编程高欧姆电阻器来获得期望的电阻值。下文中进一步描述各种实施例、系统、应用、实现和模型，以便说明各种实施例中的一些。
图1A示出了实施例MEMS传感器系统100A的示意性框图，MEMS传感器系统100A包括MEMS传感器101、接口电路103和偏置源105。根据各种实施例，MEMS传感器101通过偏置电压VBias被偏置，接收物理信号107，并且生成感测信号SENSE。在一些实施例中，MEMS传感器101可以是MEMS电容性传感器，诸如MEMS电容性麦克风，并且可以包括具有可变电容的电容器111。在备选实施例中，MEMS传感器101是任何类型的电容性电路。在各种实施例中，接口电路103从MEMS传感器101接收感测信号SENSE，并且生成输出信号109。在这样的实施例中，感测信号SENSE可以是模拟或连续时间信号、或者通过MEMS传感器101中的换能机制生成的离散信号。具体地，例如可以是压力或声波的物理信号107在MEMS传感器101中产生电容111的对应变化，诸如通过一个或多个电容性电极的偏转，其产生MEMS传感器101的电流或电压信号输出作为感测信号SENSE。
接口电路103接收感测信号SENSE，诸如电压Vin，并且缓冲或放大该信号。在一些实施例中，接口电路103可以包括耦合至电压源113和放大器117的高欧姆电路115。电压源113向高欧姆电路115的参考节点T2提供参考电压Vref，而MEMS传感器101将电压Vin提供给输入节点T1。高欧姆电路115维持MEMS传感器101上的恒定的电荷电平(诸如MEMS传感器101的电容器111上的电荷电平)，而放大器117接收换能信号，诸如电压Vin。在一些实施例中，放大器117作为缓冲器操作并且不提供放大，即具有增益1。在其他实施例中，放大器117提供放大。在各种实施例中，高欧姆电路115提供到接地节点GND的高电阻路径，以便去除连接至放大器117的输入的高阻抗节点的电荷变化。在一些实施例中，放大器117是单输入单输出放大器。
如下面更详细地描述的，在一些实施例中，高欧姆电路115可以使用二极管结构来实现，诸如二极管连接的晶体管。此外，通过考虑温度和工艺变化以及MEMS传感器101的特性，可以将高欧姆电路115编程为用作具有期望电阻的高欧姆电阻器。在这样的实施例中，接口电路103可以还包括与高欧姆电路115相邻形成的温度传感器119和参考电路123、以及耦合至高欧姆电路115、温度传感器119和参考电路123的编程接口121。温度传感器119可以是带隙温度传感器等。编程接口121可以是I2C接口等。如下面更详细地描述的，参考电路123可以包括被测试以确定高欧姆电路115的工艺拐点的一个或多个参考二极管连接的晶体管。一个或多个参考二极管连接的晶体管可以具有与高欧姆电路115的二极管连接的晶体管类似的结构。接口电路103还可以包括耦合至编程接口121并且被配置成存储高欧姆电路115的工艺拐点信息的非易失性存储器(NVM)125。在一些实施例中，NVM 125可以包括一次性可编程存储器、闪存等。
MEMS传感器系统100A还可以包括通过编程接口121耦合至接口电路103的处理系统127。在一些实施例中，基于温度和工艺变化，处理系统127生成控制信号并且通过编程接口121将其发送到高欧姆电路115。基于控制信号，高欧姆电路115被编程为具有期望的电阻值。
在所示实施例中，MEMS传感器101和接口电路103形成在两个单独的半导体管芯上，而偏置源105是外部偏置源。特别地，MEMS传感器101形成在诸如MEMS管芯等第一管芯上，并且接口电路103形成在诸如专用集成电路(ASIC)管芯等第二管芯上。在这样的实施例中，第一管芯和第二管芯可以诸如通过倒装芯片接合而接合在一起。在其他实施例中，MEMS传感器101可以形成为MEMS管芯，并且偏置源105可以被包括在形成在ASIC管芯上的接口电路103中。在其他实施例中，MEMS传感器101、接口电路103和偏置源105可以单片集成在单个半导体管芯中。因此，在各种实施例中，MEMS传感器101、接口电路103和偏置源105可以包括与半导体制造技术兼容的元件。
图1B示出了实施例MEMS传感器系统100B的示意性框图。MEMS传感器系统100B包括与参考MEMS传感器系统100A(参见图1A)所描述的类似的元件。对通用编号元件的描述适用于通用编号元件的所有实例，并且为了简洁起见将不再重复。在所示的实施例中，偏置源105被包括在接口电路103中。
图1C示出了实施例MEMS传感器系统100C的示意性框图。MEMS传感器系统100C包括与参考MEMS传感器系统100A(参见图1A)所描述的类似的元件。对通用编号元件的描述适用于通用编号元件的所有实例，并且为了简洁起见将不再重复。在所示实施例中，偏置源105被包括在接口电路103中。在一些实施例中，接口电路103还可以包括耦合在MEMS传感器101与偏置源105之间的高欧姆电路149，其中欧姆电路149连接至编程接口121。在一些实施例中，高欧姆电路149类似于高欧姆电路115，并且可以使用与高欧姆电路115类似的方法来编程。
图1D示出了处理系统127的示意性框图。处理系统127可以包括例如被配置成执行本文中所描述的方法步骤的中央处理单元(CPU)129、存储器131和连接至总线135的大容量存储设备133。在一些实施例中，可以从接口电路103中排除NVM 125，并且大容量存储设备133可以替代地被配置成存储高欧姆电路115的工艺拐点信息。如果需要，处理系统127还可以包括用于提供到本地显示器139和输入输出(I/O)适配器141的连接的视频适配器137，以向一个或多个输入/输出设备143提供输入/输出接口，诸如鼠标、打印机、磁带驱动器、CD驱动器等。
处理系统127还可以包括网络接口145，网络接口145可以使用网络适配器来实现，网络适配器被配置成耦合至有线链路(诸如以太网电缆、USB接口等)和/或无线/蜂窝链路用于与网络147通信。网络接口145还可以包括用于无线通信的合适的接收器和发射器。应当注意，处理系统127可以包括其他部件。例如，处理系统127可以包括电源、电缆、母板、可移除存储介质、壳体等。尽管未示出，但是这些其他部件被认为是处理系统127的一部分。
图2A和2B分别示出了可以实现为MEMS传感器系统100A、100B和100C的高欧姆电路115(分别参见图1A、1B和1C)或者被实现为MEMS传感器系统100C的高欧姆电路149(参见图1C)的实施例高欧姆电路200a和200b的示意性框图。参考图2A，高欧姆电路200a包括并联连接在输入节点T1与参考节点T2之间的高欧姆支路2031至203N。在一些实施例中，高欧姆支路2031至203N的数目N可以在1到7之间。如下面更详细地描述的，高欧姆支路2031至203N可以实现为包括二极管、二极管连接的晶体管等的电路。在一些实施例中，高欧姆支路2031至203N可以实现为类似或相同的电路。在这样的实施例中，高欧姆支路2031至203N可能由于工艺变化而不具有相似的电阻。在其他实施例中，高欧姆支路2031至203N可以实现为不同的电路。高欧姆电路200a还可以包括耦合在相应的高欧姆支路2031至203N与参考节点T2之间的开关2051至205N。如下面更详细地描述的，开关2051至205N用于对高欧姆电路200a编程，使得高欧姆电路200a的电阻被设置为期望值。通过接通或断开期望的开关2051至205N来实现这样的编程。在一些实施例中，可以接通或断开任何数目的开关2051至205N。开关2051至205N的具体配置取决于MEMS传感器101的设计规范、工艺拐点和温度。通过考虑MEMS传感器101的设计规范、工艺拐点和温度，可以将高欧姆电路200a编程为期望的电阻值。在一些实施例中，高欧姆电路200a的电阻的可调性允许补偿MEMS传感器101的工艺变化。例如，可以通过减小高欧姆电路200a的电阻来补偿具有高泄漏的MEMS传感器101。
在一些实施例中，高欧姆电路200a的电阻可以很高，使得MEMS传感器101(参见图1A)的启动时间可能不满足期望的规范。例如，MEMS传感器101的电容器111的充电时间可能高于期望值。在一些实施例中，高欧姆电路200a还可以包括低阻抗支路201。低阻抗支路201耦合在输入节点T1与参考节点T2之间，并且与高欧姆支路2031至203N并联。在一些实施例中，可以向低阻抗支路201提供使能信号Venable以激活或去激活低阻抗支路201。例如通过合适的参考电压源来将使能信号Venable提供给低阻抗支路201。
在一些实施例中，在启动期间，低阻抗支路201被激活以用作低阻抗电路。因此，高欧姆电路200a可以具有低阻抗，使得MEMS传感器101的启动时间满足设计规范。在启动状态下，高欧姆电路200a的电阻可以在约1千欧(KΩ)到约1兆欧(MΩ)之间。在感测状态期间，低阻抗支路201被去激活以用作高欧姆电阻器。因此，高欧姆电路200a可以用作高欧姆电阻器。在感测状态下，高欧姆电路200a的电阻可以在约100MΩ到约100TΩ之间。在所示的实施例中，由于高欧姆支路2031至203N并联连接，所以输入节点T1具有为Cpar的N倍的寄生电容207，其中Cpar是高欧姆支路2031至203N之一的寄生电容。
图2B示出了实施例高欧姆电路200b的示意性框图，高欧姆电路200b可以实现为MEMS传感器系统100A、100B和100C的高欧姆电路115(分别参见图1A、1B和1C)或者实现为MEMS传感器系统100C的高欧姆电路149(参见图1C)。高欧姆电路200b包括与参考高欧姆电路200a(参见图2A)所描述的类似的元件。对通用编号元件的描述适用于通用编号元件的所有实例，并且为了简洁起见将不再重复。在一些实施例中，高欧姆电路200b包括并联连接在节点T3与参考节点T2之间的高欧姆支路2031至203N。开关2051至205N耦合在相应的高欧姆支路2031至203N与参考节点T2之间。高欧姆电路200b还包括耦合在输入节点T1与节点T3之间的低寄生支路209、以及耦合在输入节点T1与参考节点T2之间的低阻抗支路201。在一些实施例中，低寄生支路209可以使用与低阻抗支路201或高欧姆支路2031至203N类似的电路元件来实现。在一些实施例中，类似于高欧姆支路2031至203N的电路可以实现为低寄生支路209。由于高欧姆支路2031至203N并联连接，所以输入节点T3具有为Cpar的N倍的寄生电容207，其中Cpar是高欧姆支路2031至203N之一的寄生电容。通过在输入节点T1与节点T3之间耦合低寄生支路209，可以将输入节点T1处的寄生电容211设置为Cpar2，其中Cpar2是低寄生支路209的寄生电容。在其中类似于高欧姆支路2031至203N的电路被实现为低寄生支路209的一些实施例中，Cpar2等于Cpar，并且输入节点T1处的寄生电容与节点T3处的寄生电容相比减小N倍。
图3A和3B分别示出了可以实现为图2A和2B所示的高欧姆支路2031至203N的实施例高欧姆支路300a和300b。参考图3A，高欧姆支路300a包括并联连接在输入节点T1与参考节点T2之间的正信号支路301p和负信号支路301n。正信号支路301p包括串联耦合在输入节点T1与参考节点T2之间的一个或多个电阻性元件303p，负信号支路301n包括串联耦合在输入节点T1与参考节点T2之间的一个或多个电阻性元件303n。在一些实施例中，每个电阻性元件303p可以实现为二极管配置的晶体管305，其中晶体管305的栅极、源极和本体耦合至公共节点。二极管连接的晶体管305在从输入节点T1到参考节点T2的正向方向上被耦合。在一些实施例中，每个电阻性元件303n可以实现为二极管配置的晶体管307，其中晶体管307的栅极和漏极耦合至第一公共节点，并且晶体管307的本体和源极耦合至第二公共节点。二极管连接的晶体管307在从参考节点T2到输入节点T1的正向方向上被耦合。在所示实施例中，晶体管305和307是具有类似结构(诸如栅极宽度和长度)的PMOS晶体管。在其他实施例中，电阻性元件303p和303n可以使用NMOS晶体管或其他合适的晶体管来实现。
参考图3B，高欧姆支路300b包括并联连接在输入节点T1与参考节点T2之间的正信号支路309p和负信号支路309n。正信号支路309p包括串联耦合在输入节点T1与参考节点T2之间的一个或多个电阻性元件311p，负信号支路309n包括串联耦合在输入节点T1与参考节点T2之间的一个或多个电阻性元件311n。在一些实施例中，每个电阻性元件303p可以实现为以按二极管配置被耦合的晶体管313和315。晶体管313的源极和晶体管315的漏极耦合至第一公共节点。晶体管313和315的栅极、晶体管313和315的本体、以及晶体管315的源极耦合至第二公共节点。二极管连接的晶体管313和315在从输入节点T1到参考节点T2的正向方向上被耦合。在一些实施例中，每个电阻性元件311n可以实现为二极管配置的晶体管317和319。晶体管317的源极和晶体管319的漏极耦合至第一公共节点。晶体管313和315的栅极以及晶体管317的漏极耦合至第二公共节点。晶体管313和315的本体、以及晶体管319的源极耦合至第三公共节点。二极管连接的晶体管317和319在从参考节点T2到输入节点T1的正向方向上被耦合。在所示实施例中，晶体管313、315、317和319是具有类似结构(诸如栅极宽度和长度)的PMOS晶体管。在其他实施例中，电阻性元件311p和311n可以使用NMOS晶体管或其他合适的晶体管来实现。
使用多个电阻性元件来形成高欧姆支路(高欧姆支路300a和300b)允许在输入节点T1处的高电压摆动。在其中MEMS传感器101(参见图1A)是麦克风的一些实施例中，可以感测具有大于约130dBSPL的声压级的声波。例如，在约140dBSPL的声压级处，MEMS传感器101在输入节点T1处提供约3.67V的输入电压Vin。在一些实施例中，高欧姆支路300a和300b不仅允许在输入节点T1处的增加的输入信号摆动，而且还可以用于输入信号Vin的有目的的限幅，以避免放大器和模数转换器(ADC)过载。通过在模拟状态下限幅输入信号Vin，可以提高麦克风的总谐波失真(THD)。
进一步参考图3A和3B，电阻性元件303p、303n、311p和311n使用一个或两个晶体管来实现。在其他实施例中，可以使用多于两个晶体管来实现电阻性元件。使用多个晶体管来形成电阻性元件允许进一步调整高欧姆支路300a和300b的阻抗和电压限幅电平并且因此进一步调整高欧姆电路的阻抗和电压限幅电平。在一些实施例中，可以通过调整晶体管305、307、313、315、317和319的结构尺寸来调整电阻性元件303p、303n、311p和311n的阻抗。
如下面更详细地描述的，在一些实施例中，可以扩展输入节点T1处的输入信号摆动。下面参考负输入信号摆动来描述这一概念。类似的概念也可以应用于正输入信号摆动。图4A示出了高欧姆支路300a的负信号支路301n，其中晶体管307的n阱/体衬底寄生二极管401最接近于明确示出的输入节点T1。在所示实施例中，输入节点T1处的负输入信号摆动由Vpn+VGS限制，其中Vpn是寄生二极管401上的电压，VGS是二极管连接的晶体管307上的电压。在一些实施例中，可以通过耦合晶体管307的本体来扩展负输入信号摆动。这样的实施例负信号支路400a在图4B中示出，其中最接近输入节点T1的两个晶体管307的本体被耦合。在一些实施例中，可以可选地耦合多于两个晶体管307的本体，如图4B中的虚线所示。在所示实施例中，输入节点T1处的负输入信号摆动由Vpn+2·VGS限制。在一些实施例中，也可以通过在最靠近输入节点T1的相邻的晶体管307之间耦合附加的晶体管来扩展负输入信号摆动。这样的实施例负信号支路400b在图4C中示出，其中晶体管403耦合在最靠近输入节点T1的相邻的晶体管307之间。在所示实施例中，输入节点T1处的负输入信号摆动由Vpn+2·VGS限制。
除了提供扩展的输入信号电平之外，高欧姆支路300a和300b还可以通过二极管连接的晶体管的寄生结和阱来提供ESD保护。例如，图4D示出了负信号支路400b，其中明确地示出了n阱/体衬底寄生二极管401和p+/n阱寄生二极管405。在ESD事件期间，放电电流流过寄生二极管405和二极管连接的晶体管403，二极管连接的晶体管403用作高欧姆电阻器407。
图5A和5B分别示出了实施例低阻抗支路500a和500b，其可以实现为图2A和2B所示的低阻抗支路201。参考图5A，低阻抗支路500a包括串联耦合在输入节点T1与参考节点T2之间的晶体管501和503。晶体管501的漏极耦合至输入节点T1。晶体管501的本体和源极以及晶体管503的漏极耦合至公共节点。晶体管503的源极耦合至参考节点T2。在一些实施例中，晶体管501和503的栅极可以耦合至一个或多个电压源(诸如电荷泵)或者接地，以向晶体管501的栅极提供电压Vp并且向晶体管503的栅极提供电压Vn。在所示实施例中，晶体管501是PMOS晶体管，晶体管503是NMOS晶体管。在其他实施例中，晶体管501和503可以使用任何合适的晶体管来实现。
在一些实施例中，在感测状态期间，提供给晶体管501的栅极的电压Vp是正电压，而晶体管503的栅极耦合至接地。在其他实施例中，提供给晶体管503的栅极的电压Vn是负电压。在感测状态下，晶体管501和503被断开，并且低阻抗支路500a用作高欧姆电阻器。在启动状态期间，提供给晶体管501的栅极的电压Vp是负电压，并且提供给晶体管503的栅极的电压Vn是正电压。在启动模式下，晶体管501和503接通，低阻抗支路500a用作低欧姆/低阻抗电阻器。在一些实施例中，低阻抗支路500a可以在输入节点T1处提供ESD保护。通过晶体管501的寄生结和阱来提供ESD保护。在所示实施例中，ESD放电通过晶体管501的p+/n-阱寄生二极管(未明确示出)来发生。
参考图5B，低阻抗支路500b包括串联耦合在输入节点T1与参考节点T2之间的晶体管505和507。晶体管505的漏极和本体耦合至输入节点T1。晶体管505的源极耦合至晶体管507的漏极。晶体管507的源极耦合至参考节点T2。在一些实施例中，晶体管505和507的栅极可以耦合至一个或多个电压源，诸如电荷泵或接地，以向晶体管505的栅极提供电压Vp并且向晶体管507的栅极提供电压Vn。在所示实施例中，晶体管505是PMOS晶体管，晶体管507是NMOS晶体管。在其他实施例中，晶体管505和507可以使用任何合适的晶体管来实现。
在一些实施例中，可以使用与上面参考低阻抗支路500a所描述的类似方法来将低阻抗支路500b设置为感测模式和启动模式，并且为了简洁起见将不再重复。在一些实施例中，低阻抗支路500b可以在输入节点T1处提供ESD保护。通过晶体管505的寄生结和阱来提供ESD保护。在所示实施例中，ESD放电通过晶体管505的n阱/体衬底寄生二极管(未明确示出)来发生。
图6示出了实施例参考电路600，其可以被实施为用于确定工艺拐点的参考电路123(参见图1A、1B和1C)。在一些实施例中，当在晶片上制造高欧姆电路(例如，图2A和2B所示的高欧姆电路200a和200b)时，可以在晶片上与高欧姆电路相邻地形成参考二极管连接的晶体管601。在所示的实施例中，参考二极管连接的晶体管601形成为在结构上与高欧姆电路的二极管连接的晶体管相同。使用来自电流源603的已知电流来偏置参考二极管连接的晶体管601，并且通过测试总线605或ADC 607来测量参考二极管连接的晶体管601上的电压Vreplica。在其他实施例中，参考二极管连接的晶体管601可以是高欧姆电路的二极管连接的晶体管的缩放版本，其中由电流源来提供电流的对应增加或减少。此外，模拟参考二极管连接的晶体管601以确定各种温度和工艺拐点的电流/电压特性。将测量电压Vreplica与模拟电压Vsim相比较以检测晶片的工艺拐点。温度和工艺拐点信息用于对高欧姆电路编程。
在一些实施例中，工艺拐点和温度变化可能使MEMS传感器系统(诸如分别在图1A、1B和1C中示出的MEMS传感器系统100A、100B和100C)的信噪比(SNR)劣化。在其中MEMS传感器系统的MEMS传感器(诸如图1A所示的MEMS传感器101)是麦克风的一些实施例中，通过对高欧姆电路(诸如图1A、1B和1C所示的高欧姆电路115)编程以增加高欧姆电路的电阻，可以减少或避免音频带宽内的SNR劣化。图7示出了实施例MEMS传感器系统的噪声功率谱密度相对于频率对数的曲线图。曲线701和703分别示出了对于高欧姆电路的不同电阻的噪声功率谱密度SV,1和SV,2。在所示实施例中，曲线703对应于比曲线701更高的电阻，其中曲线701的RC极点705在比曲线703的RC极点707更高的频率处发生。通过增加高欧姆电路的电阻，对于低频，噪声功率谱密度增加。然而，对于包括音频频带(在约20Hz到约20kHz之间)的高频，噪声功率谱密度减小。通过适当地增加高欧姆电路的电阻，可以减少音频频带中的积分噪声。在所示实施例中，与曲线701相比，曲线703的高频积分噪声被减小了曲线701与703之间的阴影区域。
图8示出了用于确定工艺拐点的实施例方法800的流程图，其中结合图1A、图1D和图6描述方法800的步骤。方法800开始于步骤801，在步骤801中，测量参考二极管连接的晶体管601上的电压。在步骤803中，模拟参考二极管连接的晶体管601上的电压。在一些实施例中，可以通过类似于图1D所示的处理系统127的处理系统来执行模拟。在步骤805中，处理系统将测量电压和模拟电压相比较以确定工艺拐点。在一些实施例中，可以将关于工艺拐点的信息存储在耦合的传感器系统的非易失性存储器(诸如图1A所示的MEMS传感器系统101A的NVM 125)上。在其他实施例中，可以将关于工艺拐点的信息存储在处理系统的大容量存储设备(诸如图1D所示的处理系统127的大容量存储设备133)上。
图9示出了用于对高欧姆电路进行编程的实施例方法900的流程图，其中结合图1A、图1D、图2A和图2B描述方法900的步骤。方法900开始于步骤901，在步骤901中，温度传感器119测量高欧姆电路115的温度。在步骤903a中，确定工艺拐点。在一些实施例中，使用类似于图8所示的方法800的方法来确定工艺拐点。在其它实施例中，代替步骤903a，执行备选步骤903b。在步骤903b中，从接口电路103的NVM 125读取预先加载的工艺拐点信息。备选地，从处理系统127的大容量存储设备133读取预先加载的工艺拐点信息。在一些实施例中，可以跳过或省略步骤901，并且方法900可以开始于步骤903a或步骤903b。在其他实施例中，可以跳过或省略步骤903a或903b，并且步骤901可以继续到步骤905。在步骤905中，处理系统127基于MEMS传感器101的特性来确定高欧姆电路115的目标电阻。在步骤907中，处理系统127基于目标电阻、温度和工艺拐点来生成控制信号。在步骤909中，将控制信号通过编程接口121传输给高欧姆电路115。在步骤911中，由高欧姆电路115接收控制信号。在步骤913中，基于控制信号，接通高欧姆电路200a或高欧姆电路200b的第一多个开关2051至205N，以接通高欧姆电路200a或欧姆电路200b的高欧姆支路2031至203N中的对应的高欧姆支路。此外，断开高欧姆电路200a或高欧姆电路200b的第二多个开关2051至205N，以断开高欧姆电路200a或高欧姆电路200b的高欧姆支路2031至203N中的对应的高欧姆支路。
图10示出了用于操作高欧姆电路的实施例方法1000的流程图，其中结合图2A和图2B描述了方法1000的步骤。方法1000开始于步骤1001，在步骤1001中，在启动状态期间，将高欧姆电路200a或高欧姆电路200b的低阻抗支路201的电阻设置为第一值。在步骤1003中，在感测状态期间，将高欧姆电路200a或高欧姆电路200b的低阻抗支路201的电阻设置为大于第一值的第二值。在步骤1005中，将高欧姆电路200a或高欧姆电路200b的电阻设置为目标值。在一些实施例中，可以使用与图9所示的方法900类似的方法来执行步骤1005。
本文中给出的各种实施例实现了具有可调电阻的可编程高欧姆电路。在一些实施例中，高欧姆电路允许在输入节点处的高的负/正信号摆动。在一些实施例中，高欧姆电路具有与大输入信号兼容的多个高欧姆支路和低阻抗支路。本文中所描述的各种方法允许补偿温度变化、工艺拐点变化和/或MEMS传感器特性变化。此外，高欧姆电路的使用允许通过经由编程调整高欧姆电路的电阻来提高MEMS传感器系统的信噪比(SNR)。
在此总结了本发明的实施例。其他实施例也可以从本文中提交的说明书和权利要求的整体来理解。一个总体方面包括一种高欧姆电路，其包括：并联耦合在第一节点与第二节点之间的多个高欧姆支路，多个高欧姆支路中的每个高欧姆支路包括：形成从第一节点到第二节点的第一串联路径的第一多个串联连接的电阻性元件，第一多个串联连接的电阻性元件中的每个电阻性元件包括第一二极管连接的晶体管；以及形成从第一节点到第二节点的第二串联路径的第二多个串联连接的电阻性元件，第二多个串联连接的电阻性元件中的每个电阻性元件包括第二二极管连接的晶体管；以及多个开关，每个开关耦合在多个高欧姆支路中的对应的高欧姆支路与第二节点之间。
实现可以包括以下特征中的一个或多个。高欧姆电路还包括耦合在第三节点与第二节点之间的低阻抗支路，低阻抗支路包括具有耦合至第三节点的漏极端子的第一晶体管以及具有耦合至第二节点的源极端子的第二晶体管，第一晶体管的源极端子耦合至第二晶体管的漏极。高欧姆电路还包括耦合在第三节点与第一节点之间的低寄生支路。在高欧姆电路中，第一晶体管是PMOS晶体管，并且第二晶体管是NMOS晶体管。在高欧姆电路中，PMOS晶体管的本体端子耦合至PMOS晶体管的源极端子。在高欧姆电路中，PMOS晶体管的本体端子耦合至PMOS晶体管的漏极端子。在高欧姆电路中，第一二极管连接的晶体管和第二二极管连接的晶体管是二极管连接的PMOS晶体管。在高欧姆电路中，第一二极管连接的晶体管包括耦合至第一二极管节点的漏极端子以及耦合至第二二极管节点的源极端子、栅极端子和本体端子。在高欧姆电路中，第一多个串联连接的电阻性元件中的每个电阻性元件还包括耦合至第一二极管连接的晶体管的附加的二极管连接的晶体管，附加的二极管连接的晶体管的源极端子耦合至第一二极管连接的晶体管的漏极端子，附加的二极管连接的晶体管的栅极端子耦合至第一二极管连接的晶体管的栅极端子，并且附加的二极管连接的晶体管的本体端子耦合至第一二极管连接的晶体管的本体端子。在高欧姆电路中，第二二极管连接的晶体管包括耦合至第一二极管节点的漏极端子和栅极端子以及耦合至第二二极管节点的源极端子和本体端子。在高欧姆电路中，第二多个串联连接的电阻性元件中的每个电阻性元件还包括耦合至第二二极管连接的晶体管的附加的二极管连接的晶体管，附加的二极管连接的晶体管的源极端子耦合至第二二极管连接的晶体管的漏极端子，附加的二极管连接的晶体管的栅极端子耦合至第二二极管连接的晶体管的栅极端子，并且附加的二极管连接的晶体管的本体端子耦合至第二二极管连接的晶体管的本体端子。
另一总体方面包括一种感测电路，其包括：被配置成生成信号输出电压的电容性传感器；耦合至电容性传感器并且被配置成接收信号输出电压的放大器；以及耦合至电容性传感器和放大器的高欧姆电路，高欧姆电路包括：耦合在第一节点与第二节点之间的高欧姆支路，高欧姆支路包括多个串联连接的电阻性元件，多个串联连接的电阻性元件中的每个电阻性元件包括至少一个二极管连接的晶体管；耦合在高欧姆支路与第二节点之间的第一开关；以及耦合至第二节点的低阻抗支路，低阻抗支路包括至少一个晶体管。
实现可以包括以下特征中的一个或多个。感测电路还包括偏置电压电路，偏置电压电路耦合至电容性传感器并且被配置成生成偏置电压并且向电容性传感器提供偏置电压。感测电路还包括耦合在偏置电压电路与电容性传感器之间的附加的高欧姆电路。在感测电路中，电容性传感器包括微机电系统(MEMS)麦克风。在感测电路中，高欧姆电路从放大器的输入耦合至参考节点。感测电路还包括耦合至高欧姆电路的编程接口。感测电路还包括耦合至编程接口的温度传感器，温度传感器被配置成测量高欧姆电路的温度。感测电路还包括耦合至编程接口的参考电路，参考电路包括一个或多个参考二极管连接的晶体管，一个或多个参考二极管连接的晶体管类似于至少一个二极管连接的晶体管。感测电路还包括耦合至编程接口的非易失性存储器。感测电路还包括耦合至编程接口的处理系统。感测电路还包括耦合至第一节点的低寄生支路。在感测电路中，至少一个二极管连接的晶体管的本体端子和栅极端子耦合至至少一个二极管连接的晶体管的源极端子。在感测电路中，至少一个二极管连接的晶体管的本体端子耦合至至少一个二极管连接的晶体管的源极端子，并且至少一个二极管连接的晶体管的栅极端子耦合至至少一个二极管连接的晶体管的漏极端子。感测电路还包括在第二节点处耦合至高欧姆支路的参考电压源。
另一总体方面包括一种对耦合至电容性传感器的高欧姆电路编程的方法，该方法包括：使用耦合至高欧姆电路的温度传感器来测量温度；由高欧姆电路接收基于高欧姆电路的目标电阻、温度和工艺拐点的控制信号；以及基于控制信号，接通高欧姆电路的第一多个高欧姆支路并且断开高欧姆电路的第二多个高欧姆支路。
实现可以包括以下特征中的一个或多个。该方法还包括：由处理系统基于电容性传感器的特性来确定高欧姆电路的目标电阻；由处理系统基于高欧姆电路的目标电阻、温度和工艺拐点来生成控制信号；以及使用耦合在处理系统与高欧姆电路之间的编程接口来向高欧姆电路传输控制信号。该方法还包括确定高欧姆电路的工艺拐点。在该方法中，确定高欧姆电路的工艺拐点包括：测量参考二极管连接的晶体管上的测量电压，参考二极管连接的晶体管类似于高欧姆电路的二极管连接的晶体管；由处理系统模拟参考二极管连接的晶体管上的模拟电压；以及由处理系统将测量电压与模拟电压相比较以确定高欧姆电路的工艺拐点。在该方法中，接通第一多个高欧姆支路包括接通耦合至第一多个高欧姆支路的开关。在该方法中，断开第二多个高欧姆支路包括断开耦合至第二多个高欧姆支路的开关。
应当理解，本文中所提供的实施例方法的一个或多个步骤可以由相应的单元或模块来执行。例如，信号可以由传输单元或传输模块来传输。信号可以由接收单元或接收模块来接收。信号可以由处理单元或处理模块来处理。其它步骤可以由模拟单元/模块、生成单元/模块、确定单元/模块、读取单元/模块、存储单元/模块、计算单元/模块、比较单元/模块、校正单元/模块、和/或设置单元/模块来执行。相应的单元/模块可以是硬件、软件或其组合。例如，一个或多个单元/模块可以是集成电路，诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)。
虽然已经参考示例性实施例描述了本公开，但是本描述不旨在以限制的意义来解释。说明性实施例的各种修改和组合以及本公开的其他实施例对于本领域技术人员在参考该描述时将是显而易见的。因此，所附权利要求旨在涵盖任何这样的修改或实施例。

Claims (30)

1.一种高欧姆电路，包括：
并联耦合在第一节点与第二节点之间的多个高欧姆支路，所述多个高欧姆支路中的每个高欧姆支路包括：
第一多个串联连接的电阻性元件，形成从所述第一节点到所述第二节点的第一串联路径，所述第一多个串联连接的电阻性元件中的每个电阻性元件包括第一二极管连接的晶体管，以及
第二多个串联连接的电阻性元件，形成从所述第一节点到所述第二节点的第二串联路径，所述第二多个串联连接的电阻性元件中的每个电阻性元件包括第二二极管连接的晶体管；
所述第二多个串联连接的电阻性元件包括第一晶体管和第二晶体管，所述第一晶体管的栅极端和漏极端被耦合至所述第一节点，所述第一晶体管的本体端被直接耦合至所述第二晶体管的源极端和本体端，所述第一晶体管的源极端被直接耦合至所述第二晶体管的栅极端和漏极端；以及
多个开关，所述多个开关中的每个开关和所述多个高欧姆支路中的对应的高欧姆支路串联耦合在所述第一节点与所述第二节点之间。
2.根据权利要求1所述的高欧姆电路，还包括：
耦合在第三节点与所述第二节点之间的低阻抗支路，所述低阻抗支路包括：
第三晶体管，具有耦合至所述第三节点的漏极端子；以及
第四晶体管，具有耦合至所述第二节点的源极端子，所述第三晶体管的源极端子耦合至所述第四晶体管的漏极。
3.根据权利要求2所述的高欧姆电路，还包括耦合在所述第三节点与所述第一节点之间的低寄生支路。
4.根据权利要求2所述的高欧姆电路，其中所述第三晶体管是PMOS晶体管，并且所述第四晶体管是NMOS晶体管。
5.根据权利要求4所述的高欧姆电路，其中所述PMOS晶体管的本体端子耦合至所述PMOS晶体管的源极端子。
6.根据权利要求4所述的高欧姆电路，其中所述PMOS晶体管的本体端子耦合至所述PMOS晶体管的漏极端子。
7.根据权利要求1所述的高欧姆电路，其中所述第一二极管连接的晶体管和所述第二二极管连接的晶体管是二极管连接的PMOS晶体管。
8.根据权利要求7所述的高欧姆电路，其中所述第一二极管连接的晶体管包括：
耦合至第一二极管节点的漏极端子；以及
耦合至第二二极管节点的源极端子、栅极端子和本体端子。
9.根据权利要求8所述的高欧姆电路，其中所述第一多个串联连接的电阻性元件中的每个电阻性元件还包括耦合至所述第一二极管连接的晶体管的附加的二极管连接的晶体管，所述附加的二极管连接的晶体管的源极端子耦合至所述第一二极管连接的晶体管的漏极端子，所述附加的二极管连接的晶体管的栅极端子耦合至所述第一二极管连接的晶体管的栅极端子，并且所述附加的二极管连接的晶体管的本体端子耦合至所述第一二极管连接的晶体管的本体端子。
10.根据权利要求7所述的高欧姆电路，其中所述第二二极管连接的晶体管包括：
耦合至第一二极管节点的漏极端子和栅极端子；以及
耦合至第二二极管节点的源极端子和本体端子。
11.根据权利要求10所述的高欧姆电路，其中所述第二多个串联连接的电阻性元件中的每个电阻性元件还包括耦合至所述第二二极管连接的晶体管的附加的二极管连接的晶体管，所述附加的二极管连接的晶体管的源极端子耦合至所述第二二极管连接的晶体管的漏极端子，所述附加的二极管连接的晶体管的栅极端子耦合至所述第二二极管连接的晶体管的栅极端子，并且所述附加的二极管连接的晶体管的本体端子耦合至所述第二二极管连接的晶体管的本体端子。
12.一种感测电路，包括：
电容性传感器，被配置成生成信号输出电压；
放大器，耦合至所述电容性传感器并且被配置成接收所述信号输出电压；以及
高欧姆电路，通过第一节点耦合至所述电容性传感器和所述放大器，所述高欧姆电路包括：
直接耦合至所述第一节点的低寄生支路；
耦合在所述低寄生支路与第二节点之间的高欧姆支路，所述高欧姆支路包括多个串联连接的电阻性元件，所述多个串联连接的电阻性元件中的每个电阻性元件包括至少一个二极管连接的晶体管，
耦合在所述高欧姆支路与所述第二节点之间的第一开关，所述第一开关和所述高欧姆支路串联耦合在所述第一节点与所述第二节点之间，以及
耦合至所述第二节点的低阻抗支路，所述低阻抗支路包括至少一个晶体管；以及
所述多个串联连接的电阻性元件包括第一晶体管和第二晶体管，所述第一晶体管的栅极端和漏极端被直接电耦合至所述低寄生支路，所述第一晶体管的本体端被直接耦合至所述第二晶体管的源极端和本体端，所述第一晶体管的源极端被直接耦合至所述第二晶体管的栅极端和漏极端。
13.根据权利要求12所述的感测电路，还包括偏置电压电路，所述偏置电压电路耦合至所述电容性传感器并且被配置成生成偏置电压并且向所述电容性传感器提供所述偏置电压。
14.根据权利要求13所述的感测电路，还包括耦合在所述偏置电压电路与所述电容性传感器之间的附加的高欧姆电路。
15.根据权利要求12所述的感测电路，其中所述电容性传感器包括微机电系统(MEMS)麦克风。
16.根据权利要求12所述的感测电路，其中所述高欧姆电路从所述放大器的输入耦合至参考节点。
17.根据权利要求12所述的感测电路，还包括耦合至所述高欧姆电路的编程接口。
18.根据权利要求17所述的感测电路，还包括耦合至所述编程接口的温度传感器，所述温度传感器被配置成测量所述高欧姆电路的温度。
19.根据权利要求17所述的感测电路，还包括耦合至所述编程接口的参考电路，所述参考电路包括一个或多个参考二极管连接的晶体管，所述一个或多个参考二极管连接的晶体管类似于所述至少一个二极管连接的晶体管。
20.根据权利要求17所述的感测电路，还包括耦合至所述编程接口的非易失性存储器。
21.根据权利要求17所述的感测电路，还包括耦合至所述编程接口的处理系统。
22.根据权利要求12所述的感测电路，其中所述至少一个二极管连接的晶体管的本体端子和栅极端子耦合至所述至少一个二极管连接的晶体管的源极端子。
23.根据权利要求12所述的感测电路，其中所述至少一个二极管连接的晶体管的本体端子耦合至所述至少一个二极管连接的晶体管的源极端子，并且其中所述至少一个二极管连接的晶体管的栅极端子耦合至所述二极管连接的晶体管的漏极端子。
24.根据权利要求12所述的感测电路，还包括在所述第二节点处耦合至所述高欧姆支路的参考电压源。
25.一种对耦合至电容性传感器的高欧姆电路编程的方法，所述方法包括：
使用耦合至所述高欧姆电路的温度传感器来测量温度，所述高欧姆电路包括；
耦合在第一节点和第二节点之间的高欧姆支路，所述高欧姆支路包括多个串联连接的电阻性元件，所述多个串联连接的电阻性元件中的每一个包括至少一个二极管连接的晶体管，其中所述多个串联连接的电阻性元件还包括第一晶体管和第二晶体管，所述第一晶体管的栅极端和漏极端被耦合至所述第一节点，所述第一晶体管的本体端被直接耦合至所述第二晶体管的源极端和本体端，并且所述第一晶体管的源极端被直接耦合至所述第二晶体管的栅极端和漏极端；
第一开关，耦合在所述高欧姆支路和所述第二节点之间，所述第一开关被直接耦合至所述第二节点，所述第一开关和所述高欧姆支路被串联耦合在所述第一节点和所述第二节点之间，所述高欧姆支路仅通过所述第一开关被耦合至所述第二节点；以及
直接耦合至所述第二节点的低阻抗支路，所述低阻抗支路包括至少一个晶体管；
由所述高欧姆电路接收基于所述高欧姆电路的目标电阻、所述温度和工艺拐点的控制信号；以及
基于所述控制信号，接通所述高欧姆电路的第一多个高欧姆支路并且断开所述高欧姆电路的第二多个高欧姆支路。
26.根据权利要求25所述的方法，还包括：
由处理系统基于所述电容性传感器的特性来确定所述高欧姆电路的所述目标电阻；
由所述处理系统基于所述高欧姆电路的所述目标电阻、所述温度和所述工艺拐点来生成所述控制信号；以及
使用耦合在所述处理系统与所述高欧姆电路之间的编程接口来向所述高欧姆电路传输所述控制信号。
27.根据权利要求26所述的方法，还包括确定所述高欧姆电路的所述工艺拐点。
28.根据权利要求27所述的方法，其中确定所述高欧姆电路的所述工艺拐点包括：
测量参考二极管连接的晶体管上的测量电压，所述参考二极管连接的晶体管类似于所述高欧姆电路的二极管连接的晶体管；
由所述处理系统模拟所述参考二极管连接的晶体管上的模拟电压；以及
由所述处理系统将所述测量电压和所述模拟电压相比较以确定所述高欧姆电路的所述工艺拐点。
29.根据权利要求25所述的方法，其中接通所述第一多个高欧姆支路包括接通耦合至所述第一多个高欧姆支路的开关。
30.根据权利要求25所述的方法，其中断开所述第二多个高欧姆支路包括断开耦合至所述第二多个高欧姆支路的开关。
CN201710129008.1A 2016-03-07 2017-03-06 用于高欧姆电路的系统和方法 Active CN107171655B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/063,067 2016-03-07
US15/063,067 US10541683B2 (en) 2016-03-07 2016-03-07 System and method for high-ohmic circuit

Publications (2)

Publication Number Publication Date
CN107171655A CN107171655A (zh) 2017-09-15
CN107171655B true CN107171655B (zh) 2021-03-09

Family

ID=59650929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710129008.1A Active CN107171655B (zh) 2016-03-07 2017-03-06 用于高欧姆电路的系统和方法

Country Status (3)

Country Link
US (1) US10541683B2 (zh)
CN (1) CN107171655B (zh)
DE (1) DE102017104693A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10250999B1 (en) * 2017-09-18 2019-04-02 Infineon Technologies Ag PVT compensated resistive biasing architecture for a capacitive sensor
KR20210013152A (ko) 2018-05-24 2021-02-03 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕 정전 용량 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691497A (zh) * 2004-04-19 2005-11-02 美律实业股份有限公司 麦克风前置放大器的阻抗电路
CN102957388A (zh) * 2011-08-25 2013-03-06 英飞凌科技股份有限公司 用于低失真电容式信号源放大器的系统和方法
CN103380570A (zh) * 2010-11-15 2013-10-30 意法爱立信有限公司 用于将麦克风电路连接至前置放大器的接口电路
CN103384143A (zh) * 2012-05-01 2013-11-06 亚德诺半导体股份有限公司 包括输入信号限制网络的放大电路
CN104053111A (zh) * 2013-03-15 2014-09-17 英飞凌科技股份有限公司 用于确定电容式感测设备的灵敏度的装置和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078177A1 (de) * 2001-03-26 2002-10-03 Georg Neumann Gmbh Verstärkerschaltung
US7149317B2 (en) 2002-04-18 2006-12-12 Sonionmicrotronic Nederland B.V. CMOS high impedance circuit
US8401208B2 (en) 2007-11-14 2013-03-19 Infineon Technologies Ag Anti-shock methods for processing capacitive sensor signals
US9675809B2 (en) * 2011-07-14 2017-06-13 Cyberonics, Inc. Circuit, system and method for far-field radiative powering of an implantable medical device
KR101871811B1 (ko) * 2012-09-18 2018-06-28 한국전자통신연구원 잡음 필터를 사용한 ｍｅｍｓ 마이크로폰

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691497A (zh) * 2004-04-19 2005-11-02 美律实业股份有限公司 麦克风前置放大器的阻抗电路
CN103380570A (zh) * 2010-11-15 2013-10-30 意法爱立信有限公司 用于将麦克风电路连接至前置放大器的接口电路
CN102957388A (zh) * 2011-08-25 2013-03-06 英飞凌科技股份有限公司 用于低失真电容式信号源放大器的系统和方法
CN103384143A (zh) * 2012-05-01 2013-11-06 亚德诺半导体股份有限公司 包括输入信号限制网络的放大电路
CN104053111A (zh) * 2013-03-15 2014-09-17 英飞凌科技股份有限公司 用于确定电容式感测设备的灵敏度的装置和方法

Also Published As

Publication number Publication date
US10541683B2 (en) 2020-01-21
US20170257093A1 (en) 2017-09-07
DE102017104693A1 (de) 2017-09-07
CN107171655A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
US10027298B2 (en) System and method for adjusting the sensitivity of a capacitive signal source
US9654071B2 (en) Preamplifier circuit for a microelectromechanical capacitive acoustic transducer
US8675895B2 (en) Microphone assembly with integrated self-test circuitry
CN101443633B (zh) 容性mems传感器设备
WO2019178355A1 (en) Transducer system with configurable acoustic overload point
KR20130023132A (ko) 저왜곡 용량성 신호 소스 증폭기를 위한 시스템 및 방법
US10531213B2 (en) MEMS transducer system
CN107171655B (zh) 用于高欧姆电路的系统和方法
JP2012090224A (ja) マイクロホンユニット
CN110431383B (zh) 用于校准电容传感器接口的装置和方法
KR101601449B1 (ko) 마이크로폰 증폭기용 시스템 및 방법
KR101964516B1 (ko) 고저항 저항기를 위한 시스템 및 방법
US10972848B2 (en) MEMS transducer system and associated methods
CN101627641A (zh) 具有信号处理功能的小器件封装麦克风模块
KR101475263B1 (ko) 스타트업 회로, 그 스타트업 회로를 구비한 커패시터 센서용 증폭 디바이스 및 그 스타트업 방법
KR101645096B1 (ko) 변환기 인터페이스를 위한 시스템 및 방법
CN117177133A (zh) 应用于mems麦克风系统的线性化方法
CN116614748A (zh) 麦克风传感器用读出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant