JP6603098B2 - Circuit board and electronic device - Google Patents
Circuit board and electronic device Download PDFInfo
- Publication number
- JP6603098B2 JP6603098B2 JP2015210927A JP2015210927A JP6603098B2 JP 6603098 B2 JP6603098 B2 JP 6603098B2 JP 2015210927 A JP2015210927 A JP 2015210927A JP 2015210927 A JP2015210927 A JP 2015210927A JP 6603098 B2 JP6603098 B2 JP 6603098B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- ceramic substrate
- circuit board
- ceramic
- connecting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、例えばパワーモジュール等の電子装置に用いられる回路基板、およびそれを用いた電子装置に関するものである。 The present invention relates to a circuit board used for an electronic device such as a power module, and an electronic device using the circuit board.
近年、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子が搭載され大
きな電流が流されるパワーモジュールまたはスイッチングモジュール等の電子装置に、セラミック基板の上下両面に銅またはアルミニウム等の金属板が接合された回路基板が用いられている(例えば、下記特許文献1を参照。)。このような回路基板は、電気自動車の制御装置または熱電変換による発電装置等の用途において需要が高まりつつある。
2. Description of the Related Art In recent years, a circuit in which a metal plate such as copper or aluminum is bonded to both upper and lower surfaces of a ceramic substrate in an electronic device such as a power module or switching module on which a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) is mounted and a large current flows A substrate is used (for example, see
このような回路基板は、一般に、セラミック基板と、そのセラミック基板の主面に設けられた金属板とを有している。金属板は、例えばセラミック基板の上面に設けられた上面金属板と、セラミック基板の下面に設けられた下面金属板とを含んでいる。上面金属板および下面金属板は、セラミック基板との対向面においてセラミック基板に接合されている。上面金属板は、例えば半導体素子等の電子部品搭載用の下地金属層または電子部品を外部電気回路に接続する導電路として機能する。また、下面金属板は、例えば外部への放熱用の放熱板として機能する。 Such a circuit board generally has a ceramic substrate and a metal plate provided on the main surface of the ceramic substrate. The metal plate includes, for example, an upper surface metal plate provided on the upper surface of the ceramic substrate and a lower surface metal plate provided on the lower surface of the ceramic substrate. The upper surface metal plate and the lower surface metal plate are bonded to the ceramic substrate on the surface facing the ceramic substrate. The upper metal plate functions as a conductive path for connecting a base metal layer for mounting electronic components such as semiconductor elements or electronic components to an external electric circuit, for example. The lower metal plate functions as, for example, a heat radiating plate for radiating heat to the outside.
従来の回路基板は、上面金属板および下面金属板のそれぞれの対向面の全面がセラミック基板に接合されているため、セラミック基板と金属板との線膨張係数の違いに起因する熱応力が発生しやすい。そのため、回路基板が冷却された時に金属板が接合している部分の端部付近のセラミック基板に引っ張り応力が発生する可能性がある。この引っ張り応力によって、セラミック基板にクラック等の機械的な破壊が生じる可能性があった。また、上面金属板および下面金属板の絶縁基板からの剥離が生じる可能性があった。 In the conventional circuit board, the entire surface of each of the upper metal plate and the lower metal plate facing each other is bonded to the ceramic substrate, so that thermal stress is generated due to the difference in linear expansion coefficient between the ceramic substrate and the metal plate. Cheap. Therefore, when the circuit board is cooled, there is a possibility that tensile stress is generated in the ceramic substrate near the end of the portion where the metal plate is joined. This tensile stress may cause mechanical destruction such as cracks in the ceramic substrate. In addition, the upper surface metal plate and the lower surface metal plate may be separated from the insulating substrate.
このようなセラミック基板の機械的な破壊等の可能性を低減する手段としては、例えば上面金属板を複数に分割するという手段が考えられる(例えば特許文献1を参照。)。しかしながら、この場合には、セラミック基板の上面側と下面側とでセラミック基板に対する接合面積が異なるため、セラミック基板の下面側と上面側とで発生する熱応力が互いに異なる。そのため、この熱応力差によってセラミック基板に反りが発生しやすくなる可能性があった。このような反りの発生によって、上面金属板とセラミック基板との接合部分に引っ張り応力が加わり、この接合部分の外周部等においてセラミック基板にクラックが発生する可能性があった。また、金属板がセラミック基板から剥離する可能性があった。 As means for reducing the possibility of such mechanical destruction of the ceramic substrate, for example, means for dividing the upper surface metal plate into a plurality of parts is conceivable (see, for example, Patent Document 1). However, in this case, since the bonding area with respect to the ceramic substrate is different between the upper surface side and the lower surface side of the ceramic substrate, the thermal stresses generated on the lower surface side and the upper surface side of the ceramic substrate are different from each other. Therefore, there is a possibility that the ceramic substrate is likely to warp due to this thermal stress difference. Due to the occurrence of such warpage, tensile stress is applied to the joint portion between the upper metal plate and the ceramic substrate, and cracks may occur in the ceramic substrate at the outer periphery of the joint portion. Further, there is a possibility that the metal plate is peeled off from the ceramic substrate.
本発明は、上記従来技術における課題に鑑み完成されたものであり、その目的は、セラミック基板と、セラミック基板に接合された上面金属板および下面金属板とを有する回路基板において、セラミック基板の機械的な破壊、ならびに上面金属板および下面金属板のセラミック基板からの剥離が効果的に抑制された回路基板を提供することにある。また、そのような効果を有する電子装置を提供することにある。 The present invention has been completed in view of the above problems in the prior art, and an object of the present invention is to provide a machine for a ceramic substrate in a circuit board having a ceramic substrate, and an upper metal plate and a lower metal plate bonded to the ceramic substrate. It is an object of the present invention to provide a circuit board in which an effective destruction and peeling of an upper metal plate and a lower metal plate from a ceramic substrate are effectively suppressed. Moreover, it is providing the electronic device which has such an effect.
本発明の一つの態様の回路基板は、上面、下面および側面を有しており、それぞれの前記側面同士が互いに離れて対向し合うように配置された複数のセラミック基板と、複数の該セラミック基板のそれぞれの前記上面に設けられた上面金属板と、複数の前記セラミック基板の前記下面が接合された上面を有する一つの下面金属板とを有しており、該下面金属板は、前記上面のうち前記セラミック基板の互いに対向し合う前記側面同士の間で露出した部分において、平面視で前記セラミック基板の外周に沿って設けられた溝を有しており、前記上面金属板は、互いに隣り合う前記セラミック基板同士の間で互いにつながっている連結部を有しており、該連結部と対向する部分において、該連結部が上方向または下方向に湾曲している、または前記下面金属板の前記上面が凹部を有している、あるいは前記下面金属板が該下面金属板を厚さ方向に貫通する貫通部を有していることを特徴とする。
A circuit board according to an aspect of the present invention has an upper surface, a lower surface, and side surfaces, and a plurality of ceramic substrates arranged such that the side surfaces are separated from each other and face each other, and the plurality of ceramic substrates Each of the upper surfaces of the ceramic substrate and a lower surface metal plate having an upper surface to which the lower surfaces of the plurality of ceramic substrates are joined. Of these, the exposed portion between the opposing side surfaces of the ceramic substrate has a groove provided along the outer periphery of the ceramic substrate in plan view, and the upper surface metal plates are adjacent to each other. A connecting portion connected to each other between the ceramic substrates, and the connecting portion is curved upward or downward in a portion facing the connecting portion; The upper surface of the lower surface metal plate has a recess, or the lower surface metal plate is characterized by having a penetration portion penetrating in the thickness direction lower surface metal plate.
本発明の一つの態様の電子装置は、上記構成の回路基板と、回路基板に搭載されており、前記上面金属板に電気的に接続された電子部品とを有していることを特徴とする。 An electronic device according to an aspect of the present invention includes the circuit board configured as described above, and an electronic component mounted on the circuit board and electrically connected to the upper metal plate. .
本発明の一つの態様による回路基板は、上記構成であり、下面金属板は、その上面のうちセラミック基板の互いに対向し合う側面同士の間で露出した部分において、平面視でセ
ラミック基板の外周に沿って設けられた溝を有していることから、この溝を挟んだ両側で、溝が閉じたり開いたりする方向に変形しやすい。この変形しやすい方向は、セラミック基板と下面金属板との熱膨張係数の差に起因して生じる熱応力の作用方向と同様の方向である。そのため、上記熱応力を、下面金属板の溝部分を主とした変形によって効果的に緩和することができる。また、連結部が含まれているので、回路基板および電子装置における配線の自由度が高められ、実用性がさらに向上する。そして、連結部が湾曲している場合には、その長さ方向、つまり横方向に変形しやすい。したがって、セラミック基板の機械的な破壊、ならびに上面金属板および下面金属板のセラミック基板からの剥離が効果的に抑制された回路基板を提供することができる。下面金属板が凹部、あるいは貫通部を有している場合には、下面金属板と連結部との間の電気絶縁性がより高くなって、回路基板および電子装置としての絶縁破壊電圧を向上させることができる。
The circuit board according to one aspect of the present invention has the above-described configuration, and the lower surface metal plate is disposed on the outer periphery of the ceramic substrate in a plan view in a portion exposed between the mutually facing side surfaces of the ceramic substrate. Since it has the groove | channel provided along, it is easy to deform | transform in the direction which a groove | channel closes or opens on both sides which pinched | interposed this groove | channel. This direction in which deformation is likely to occur is the same as the direction of action of thermal stress caused by the difference in thermal expansion coefficient between the ceramic substrate and the lower metal plate. Therefore, the thermal stress can be effectively relieved by deformation mainly of the groove portion of the lower metal plate. Moreover, since the connection part is included, the freedom degree of the wiring in a circuit board and an electronic device is raised, and practicality further improves. And when a connection part is curving, it is easy to change to the length direction, ie, a horizontal direction. Therefore, it is possible to provide a circuit board in which mechanical destruction of the ceramic substrate and separation of the upper surface metal plate and the lower surface metal plate from the ceramic substrate are effectively suppressed. When the lower surface metal plate has a recess or a through portion, the electrical insulation between the lower surface metal plate and the connecting portion becomes higher, and the breakdown voltage as the circuit board and the electronic device is improved. be able to.
また、本発明の一つの態様の電子装置は、上記構成の回路基板に電子部品が搭載されていることから、セラミック基板の機械的な破壊、ならびに上面金属板および下面金属板のセラミック基板からの剥離が効果的に抑制された電子装置を提供することができる。 Further, in the electronic device according to one aspect of the present invention, since the electronic component is mounted on the circuit board having the above configuration, the ceramic substrate is mechanically broken, and the upper surface metal plate and the lower surface metal plate are separated from the ceramic substrate. An electronic device in which peeling is effectively suppressed can be provided.
本発明の実施形態の回路基板および電子装置について、図面を参照して説明する。 A circuit board and an electronic device according to an embodiment of the present invention will be described with reference to the drawings.
(第1の実施形態)
図1(a)は本発明の第1の実施形態の回路基板および電子装置を示す平面図であり、
図1(b)は図1(a)のA−A線における断面図である。
(First embodiment)
FIG. 1A is a plan view showing a circuit board and an electronic device according to a first embodiment of the present invention.
FIG.1 (b) is sectional drawing in the AA of Fig.1 (a).
回路基板10は、互いに横方向に並んで配列された複数のセラミック基板1と、複数のセラミック基板1のそれぞれの上面に設けられた上面金属板2と、複数のセラミック基板1の下面にまとめて、ろう材4等によって接合された一つの下面金属板3とを有している。この回路基板10に半導体素子等の電子部品5が搭載されて、半導体装置等の電子装置20が形成されている。電子装置20は、例えばパワーモジュール等である。
The circuit board 10 is gathered together on a plurality of
複数のセラミック基板1のそれぞれは、例えば、電子部品5を搭載するための搭載用基板、ならびに上面金属板2および下面金属板3を接合して保持するための接続用基板等としての機能を有している。上面金属板2および下面金属板3は、例えば、電子部品5の接続用の下地金属材、電子部品5の作動等によって生じる熱の外部への放散のための放熱材、および電子部品5と外部電気回路(図示せず)との間等の電気的な接続のための導電路等として機能する。一例を挙げれば、セラミック基板1上に上面金属板2を介して搭載された電子部品5が、上面金属板2によって外部電気回路と電気的に接続される。外部電気回路との信号の送受等を含む作動によって生じた熱が、上面金属板2、下面金属板3およびセラミック基板1の露出表面等から外部に放散される。
Each of the plurality of
セラミック基板1は、例えば上記の搭載用基板および接続用基板等の機能に応じて、複数のものが配置されている。それぞれのセラミック基板1は、上面、下面および側面を有し、例えば平面視で四角形状等の平板状である。
A plurality of
複数のセラミック基板1は、それぞれの側面同士が互いに離れて対向し合うように配置されている。言い換えれば、複数のセラミック基板1は、互いに横方向に並んで配置されている。第1の実施形態の回路基板10において、複数のセラミック基板1のそれぞれの上面および下面は、それぞれに仮想の平面(図示せず)上に並んでいるとみなすこともできる。
The plurality of
セラミック基板1は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化ケイ素質焼結体、窒化アルミニウム質焼結体、または窒化ケイ素質焼結体等のセラミック材料によって形成されている。これらのセラミック材料について、熱伝導性(放熱性)の点においては、窒化ケイ素質焼結体、窒化アルミニウム質焼結体および炭化ケイ素質焼結体が好ましい。また、機械的な強度の点においては、窒化ケイ素質焼結体および炭化ケイ素質焼結体が好ましい。
The
なお、セラミック基板1が窒化ケイ素質焼結体のように機械的強度が比較的高いセラミック材料からなる場合には、より厚みの厚い上面金属板2および下面金属板3を使用したときにセラミック基板1にクラックが発生する可能性が低減される。そのため、小型であってもより大電流を流すことができる回路基板10を実現する上でより有利である。セラミック基板1の厚みは、より薄い方が熱伝導性の点ではよいが、セラミック基板1の所定の外形寸法(大きさ)等に応じて適宜設定されていればよく、例えば0.1〜1mm程度に設
定されている。
When the
複数のセラミック基板1のそれぞれは、例えば窒化ケイ素質セラミックスからなる場合であれば、次にようにして製作される。すなわち、まず、窒化ケイ素、酸化アルミニウム、酸化マグネシウムおよび酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤および溶剤等を添加混合してセラミックスラリーを作製する。次に、セラミックスラリーをドクターブレード法またはカレンダーロール法等の成形方法でシート状に成形して帯状のセラミックグリーンシート(セラミック生シート)を作製する。次にこの帯状のセラミックグリーンシートに適当な打ち抜き加工を施して所定形状となすとともに、必要に応
じて複数枚を積層して成形体を形成する。その後、この成形体を窒化雰囲気等の非酸化性雰囲気において1600〜2000℃の温度で焼成することによってセラミック基板1を製作することができる。
Each of the plurality of
複数の上面金属板2は、ろう材4によってセラミック基板1の上面に接合されている。複数のセラミック基板1に接合された複数の上面金属板2のうち一部のものは、例えば前述したように電子部品5を搭載して接合するための下地金属層として機能する。また、上面金属板2は、例えば、ボンディングワイヤ6を介して電子部品5に電気的に接続される端子も含んでいる。図1の例では、中央部に配置された1つのセラミック基板1上の上面金属板2に電子部品5が搭載され、接合されている。また、その他の複数のセラミック基板1上の上面金属板2にボンディングワイヤ6が接続されている。
The plurality of upper
下面金属板3は、その上面がろう材4によって複数のセラミック基板1の下面に接合されている。すなわち、第1の実施形態の回路基板10は、複数のセラミック基板1の下面が接合された上面を有する一つの下面金属板3を有している。複数のセラミック基板1がまとめて下面金属板3に接合されていることによって、1つの構造体として独立した回路基板10が形成されている。
The
下面金属板3は、例えば前述したように電子品から外部への放熱経路の一部(放熱材)となる部分である。また、下面金属板3は、回路基板10および電子装置20を外部電気回路等に接合して実装するときの実装用パッドとして機能することもできる。複数のセラミック基板1が1つの下面金属板3に接合されていることによって、回路基板10としての放熱性が高められている。また、この回路基板10を含む電子装置20の外部電気回路への接続、実装が容易になっている。
For example, as described above, the lower
上面金属板2および下面金属板3は、例えば銅またはアルミニウム等の金属からなる。上面金属板2および下面金属板3は、例えば銅のインゴット(塊)に圧延加工法または打ち抜き加工法等の機械的加工またはエッチング等の化学的加工のような従来周知の金属加工法を施すことによって、例えば厚さが0.05〜5mmの平板状で、所定パターンに形成することによって作製することができる。このとき、上面金属板2および下面金属板3は、あらかじめ所定パターン形状に形成したものを用いてもよいし、セラミック基板1と同程度の大きさおよび形状の金属板をセラミック基板1に接合した後にエッチングで所定パターン形状に加工してもよい。
The
上面金属板2および下面金属板3が銅からなる場合は、無酸素銅で形成するのが好ましい。無酸素銅で形成すると、セラミック基板1と上面金属板2または下面金属板3との接合を行なう際に、銅の表面が銅中に存在する酸素により酸化されることなく、ろう材4との濡れ性が良好となるので、接合がより強固となる。
When the upper
セラミック基板1と上面金属板2または下面金属板3との接合は、例えばろう材4によって行なわれる。ろう材4は、活性金属を含むものであっても、活性金属を含まない通常のものであっても構わない。ろう材4は、上記のすべての接合に活性金属を含むろう材4を用いてもかまわないが、回路基板10としての生産性および経済性等を考慮すれば、活性金属を含まない通常のろう材4をより多く用いる方が好ましい。
The
上記各部材をろう材4で接合するには、まず、各部材の接合面の少なくとも一方にスクリーン印刷等でろう材ペーストを例えば30〜50μmの厚さで所定パターンに印刷塗布する。次に、これらの部材を所定の構造となるようにろう材ペーストを挟んで位置合わせする。その後、金属板に5〜10kPaの荷重をかけながら真空中または水素ガス雰囲気または水素−窒素ガス雰囲気等の非酸化性雰囲気中で780℃〜900℃、10〜120分間加熱し、ろう
材ペーストの有機溶剤、溶媒および分散剤を気体に変えて発散させるとともにろう材4を溶融させることによって上記各部材をろう材4で接合することができる。
In order to join each member with the
上面金属板2および下面金属板3が銅からなる場合には、活性金属を含まない通常のろう材ペーストは、例えば、銀および銅粉末、銀−銅合金粉末、またはこれらの混合粉末からなる銀ろう材(例えば、銀:72質量%−銅:28質量%)粉末に対して適当なバインダーと有機溶剤、溶媒とを添加混合し、混練することによって作製する。活性金属入りのろう材ペーストは、この通常のろう材ペーストに、チタン、ハフニウムもしくはジルコニウムまたはその水素化物等の活性金属を銀ろう材に対して2〜5質量%添加混合し、混練することによって作製する。
When the upper
上面金属板2および下面金属板3がアルミニウムからなる場合、銀ろう材に換えてアルミニウムろう材(例えば、アルミニウム:88質量%−シリコン:12質量%)を用いればよい。この場合も、同様にしてろう材ペーストおよび活性金属入りろう材ペーストを作製して、同様にして接合すればよい。アルミニウムろう材を使用した場合には、銅より低温の約600℃で接合することができる。
When the upper
活性金属を含まない通常のろう材ペーストで上面金属板2または下面金属板3をセラミック基板1に接合するには、セラミック基板1上にメタライズ層(図示せず)を形成しておき、メタライズ層と上面金属板2または下面金属板3との間にろう材ペーストを配置すればよい。セラミック基板1上のメタライズ層は、セラミック基板1を作製する際に、セラミックグリーンシート上にメタライズペーストを所定パターン形状に印刷塗布しておき、焼成することによって形成しておくことによって形成することができる。または、セラミック基板1を作製した後に、セラミック基板1上にメタライズペーストを所定パターン形状に印刷塗布して焼き付けることによって形成すればよい。メタライズペーストは、例えば、タングステン(W)、モリブデン(Mo)、マンガン(Mn)またはこれらの混合粉末からなる金属粉末と、適当なバインダーと有機溶剤・溶媒とを添加混合し、混練することによって作製する。
In order to join the upper
また、上面金属板2は、セラミック基板1に接合した後に、その表面にニッケルめっき層等の導電性が高く、耐食性およびろう材4との濡れ性が良好な金属(図示せず)をめっき法により被着させておいてもよい。この場合には、上面金属板2に半導体素子等の電子部品5を半田を介してより強固に接着させることができる。また、上面金属板2と外部電気回路との電気的接続をより良好なものとすることができる。
In addition, after the upper
この場合、ニッケルめっき層は、その厚さが1.5μm以上の場合には、上面金属板2お
よび下面金属板3の露出表面(表面のうちセラミック基板1に接合されていない部分等)を完全に被覆しやすくなり、上面金属板2の酸化腐食をより効果的に低減させることができる。また、10μm以下であれば、その内部の残留応力が比較的小さいため、例えばセラミック基板1の厚さが300μm未満の薄いものになったとしても、めっき層の内部の応力
によってセラミック基板1に反りまたは割れ等の機械的な破壊が生じる可能性をより低く抑えることができる。
In this case, when the thickness of the nickel plating layer is 1.5 μm or more, the exposed surfaces of the upper
上面金属板2および下面金属板3をあらかじめ所定パターンに形成した後にセラミック基板1に接合する場合は、以下のようにすればよい。まず、複数のセラミック基板1を準備する。また、金属板をプレス加工またはエッチング加工等を用い、上面金属板2および下面金属板3の所定パターン形状に加工する。次にセラミック基板1と上面金属板2および下面金属板3とがそれぞれに互いに対向し合う接合部の少なくとも一方に、接合後にろう材4となる活性金属入りのろう材ペーストを所定形状にスクリーン印刷等で塗布する。上面金属板2の下面、および下面金属板3の上面には、ろう材4を予め形成しておく。こ
のろう材4は、スクリーン印刷で所定位置に設けられたものでもよいし、ろう材4をクラッドした所定の厚みの金属板を上面金属板2および下面金属板3の形状および寸法に打ち抜くことで形成してもよい。各部材を所定の位置に配置し、位置がずれないように治具等を用いて荷重をかけながら真空中でろう材4が溶融する温度まで昇温し各部材を接合する。以上によって、セラミック基板1に上面金属板2および下面金属板3がそれぞれに接合され、回路基板10が製作される。
When the upper
電子部品5は、上面金属板2上に搭載されており、半田またはAu−Si合金等の接合材によって1つの上面金属板2に接合されている。この電子部品5は、ボンディングワイヤ6によって複数の上面金属板2に電気的に接続されている。電子部品5としては、トランジスタ,CPU(Central Processing Unit)用のLSI(Large Scale Integrated circuit),IGBT(Insulated Gate Bipolar Transistor)またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子が挙げられる。
The electronic component 5 is mounted on the upper
第1の実施形態の回路基板10において、下面金属板3は、その上面のうちセラミック基板1の互いに対向し合う側面同士の間で露出した部分において、平面視でセラミック基板1の外周に沿って設けられた溝3aを有している。そのため、下面金属板3は、この溝3aを挟んだ両側で、溝3aを閉じたり開いたりする方向に変形しやすい。この変形しやすい方向は、セラミック基板1と下面金属板3との熱膨張係数の差に起因して生じる熱応力の作用方向と同じ方向である。この熱応力の作用方向は、下面金属板3の表面のうち面積が大きく熱膨張および収縮の絶対量が大きい上下面に沿った方向(横方向)である。そのため、上記熱応力を、下面金属板3の溝3a部分を主とした変形によって効果的に緩和することができる。つまり、セラミック基板1と下面金属板3との間に生じる熱応力が効果的に低減される。したがって、この熱応力に起因した、セラミック基板1の機械的な破壊が効果的に抑制される。また、上面金属板2および下面金属板3のそれぞれについて、セラミック基板1からの剥離が効果的に抑制される。
In the circuit board 10 of the first embodiment, the lower
溝3aは、例えば研削加工等の機械的な加工、またはエッチング加工等の金属加工法によって下面金属板3に設けることができる。
The
溝3aの幅(平面視において溝3aが延びる方向に直交する方向における溝3aの寸法)は、例えば、セラミック基板1の平面視における寸法、および下面金属板3の厚さ、および電子部品5における発熱量等の条件に応じて適宜設定すればよい。例えば一例を挙げれば、電子部品5がIGBT用の半導体素子であり、上面金属板2および下面金属板3が無酸素銅からなるものであり、セラミック基板1の外形寸法が20×20mmで、下面金属板3の外形寸法が、50×100×0.5mmの四角板状のものである場合には、溝3aの幅は、常温(例えば20〜25℃)において0.1〜0.4mm程度となるように設定すればよい。
The width of the
また、平面視におけるセラミック基板1と溝3aとの間の距離は、熱応力の緩和の上では小さいほど好ましいが、溝3aの形成の際の作業性等も考慮して、適宜設定することができる。例えば上記の一例の条件においては、約0.1〜0.5mm程度に設定すればよい。
Further, the distance between the
また、溝3aの深さについても、熱応力の緩和の上では大きいほど好ましいが、溝3aの形成の際の作業性等も考慮して、適宜設定することができる。例えば上記の一例の条件においては、約0.1〜0.4mm程度に設定すればよい。
Further, the depth of the
溝3aは、例えば平面視(回路基板10を上からみたとき)において、複数のセラミック基板1の外周の全周に沿って設けられている。このように溝3aがセラミック基板1の外周の全周に沿って設けられていれば、下面金属板3の変形がより容易であるため、熱応力の緩和に対して特に有効である。
The
ただし、溝3aは、上記のような熱応力の緩和の効果に関しでは、少なくとも互いに隣り合うセラミック基板1同士の間に設けられていれば、一定の効果を得ることができる。また、溝3aは、例えば互いに隣り合うセラミック基板1同士の間隔が狭いようなときには、隣り合うセラミック基板1同士の間に1つのみが設けられていてもよい。また、溝3aは、互いに隣り合うセラミック基板1同士の間で、平面視においてそれぞれのセラミック基板1に沿った1つずつ(合わせて2つ)に限らず、例えば生産性および経済性の許容範囲等において、3つ以上が設けられていてもよい。
However, with regard to the effect of relaxing the thermal stress as described above, if the
また、溝3aの縦断面(溝3aの長さ方向に直交する方向における断面)形状は、溝3aの形成方法等に応じて適宜設定されていてもよい。例えば、溝3aについて、その底面と内側面とが互いに直角に接していて(例えば縦断面において長方形状等であって)もよい。また、溝3aは、その底面と内側面との間が曲面状、いわゆるR面状に、なだらかにつながっていてもよい。この方が、繰り返して熱応力が発生したときに疲労破壊が起きにくいので、その破壊の抑制の点では好ましい。
Moreover, the longitudinal cross-section (cross section in the direction orthogonal to the length direction of the groove |
また、前述したように、上記構成の回路基板10に電子部品5が搭載されて第1の実施形態の電子装置20が製作されている。この電子装置20は、上記構成の回路基板10を含んでいることから、セラミック基板1の機械的な破壊、ならびに上面金属板2および下面金属板3のセラミック基板1からの剥離の効果的な抑制が可能になっている。
Further, as described above, the electronic device 5 of the first embodiment is manufactured by mounting the electronic component 5 on the circuit board 10 configured as described above. Since the electronic device 20 includes the circuit board 10 having the above-described configuration, it is possible to effectively suppress mechanical destruction of the
図2(a)および(b)、ならびに図3(a)および(b)は、それぞれ図1(b)のB部分の一例を拡大して示す断面図である。図2および図3において図1と同様の部位には同様の符号を付している。なお、図2および図3の各例において、ろう材4は例えば活性金属を含むものが用いられている。
2 (a) and 2 (b), and FIGS. 3 (a) and 3 (b) are cross-sectional views showing an example of the B portion of FIG. 1 (b) in an enlarged manner. 2 and 3, the same parts as those in FIG. 1 are denoted by the same reference numerals. In each example of FIGS. 2 and 3, for example, a
図2(a)の例では、セラミック基板1の上下のろう材4の外周がセラミック基板1の外周よりもほぼ同じ寸法で内側(セラミック基板1の中央側)に位置している。この例の回路基板10および電子装置20においては、上から見たときにろう材4は見えない。この場合には、セラミック基板1の機械的な破壊がより効果的に抑制される。これは、次のような理由による。
In the example of FIG. 2A, the outer circumferences of the upper and
一般的に、平板状のセラミック基板の主面(上下面)に平板状の金属板が接合された構造体(図示せず)において、引っ張り応力でセラミック基板が破壊する現象は、金属板とセラミック基板との線膨張率の差に応じた熱膨張差による引っ張りの熱応力がセラミック基板の主面に平行に働くことだけが原因ではない。すなわち、セラミック基板の上下に接合された金属板の面積および厚さの差によってセラミック基板の上下面に加わる引っ張り応力に差が発生したとき、セラミック基板が反る。それにより、セラミック基板が凹状等に反った側の金属板(およびその金属板とセラミック基板とを接合しているろう材)とセラミック基板との接合部分よりも外側の部分において、セラミック基板内に、セラミック基板が平坦に戻ろうとする応力が生じる。この応力は、セラミック基板の主面に垂直な方向であって金属板と反対側方向の成分を含んでいる。このような応力も上記の引っ張りの熱応力とあわせて加わるため、金属板が剥離する。また、セラミック基板が破壊する。 In general, in a structure (not shown) in which a flat metal plate is joined to the main surface (upper and lower surfaces) of a flat ceramic substrate, the phenomenon that the ceramic substrate breaks due to tensile stress is This is not only due to the fact that the tensile thermal stress due to the difference in thermal expansion corresponding to the difference in linear expansion coefficient from the substrate acts parallel to the main surface of the ceramic substrate. That is, when a difference occurs in the tensile stress applied to the upper and lower surfaces of the ceramic substrate due to the difference in the area and thickness of the metal plates joined to the upper and lower sides of the ceramic substrate, the ceramic substrate warps. As a result, the ceramic substrate is placed in the ceramic substrate at a portion outside the bonding portion between the ceramic substrate and the metal plate (and the brazing material bonding the metal plate and the ceramic substrate) on the side where the ceramic substrate warps in a concave shape. As a result, a stress is generated in which the ceramic substrate returns to a flat surface. This stress includes a component in a direction perpendicular to the main surface of the ceramic substrate and opposite to the metal plate. Since such a stress is also applied together with the tensile thermal stress, the metal plate is peeled off. In addition, the ceramic substrate is destroyed.
これに対して、図2(a)の例においては、低温側において、セラミック基板1の上下の同じ部位にほぼ同じ大きさの応力が加わるようになっている。このように熱応力が発生してもセラミック基板1の反りは抑制される。そのため、反ったセラミック基板1が平坦になろうとする応力がより低減されされる。したがって、上面金属板2および下面金属板3がセラミック基板1から剥離しにくくなる。また、セラミック基板1が破壊される可能性がより効果的に低減されている。
On the other hand, in the example of FIG. 2A, substantially the same magnitude of stress is applied to the same upper and lower portions of the
なお、この場合には、平面視において、ろう材4の寸法がセラミック基板1と上面金属板2および溝3aよりも小さいので、製造時(ろう材4を介したセラミック基板1と上面金属板2との接合時)の位置合わせが容易である。そのため、回路基板10および電子装置20としての生産性の点でもより有利である。
In this case, since the dimensions of the
図2(b)の例では、セラミック基板1の外周の位置とろう材4の外周の位置とが平面視(上から見たとき)においてほぼ同じ位置になっている。このような場合には、セラミック基板1の上下におけるセラミック基板1と上面金属板2および下面金属板3との熱膨張係数差によって発生する応力差が、セラミック基板1の外周部までより効果的に低減されている。また、セラミック基板1が破壊されやすい低温側への温度変化によって引っ張り応力を受ける、セラミック基板1のろう材4よりも外側の部分が存在しない。したがって、上面金属板2等のセラミック基板1からの剥がれ、および上面金属板2との接合部分等におけるセラミック基板1の機械的な破壊がより効果的に抑制される。
In the example of FIG. 2B, the position of the outer periphery of the
図3(a)の例では、ろう材4の外周がセラミック基板1の外周よりも外側(セラミック基板1よりも外側)に位置している。このような場合には、上面金属板2のセラミック基板1に応力が加わる部位の面積と下面金属板3の溝3aの内側部分の面積がより近くなるので、セラミック基板1の上下における応力差がさらに効果的に低減されている。そのため、この応力差に起因したセラミック基板1の反り等をさらに効果的に抑制できる。したがって、この場合には、セラミック基板1の機械的な破壊がより効果的に抑制される。
In the example of FIG. 3A, the outer periphery of the
図3(b)の例では、ろう材4の外周がセラミック基板1の外周よりも外側(セラミック基板1よりも外側)に位置している。また、ろう材4の一部がセラミック基板1の側面まで延びて接合している。言い換えれば、セラミック基板1の側面は少なくとも一部がろう材4によって被覆されている。このような場合には、図3(a)の例における効果に加えて、次のような効果を得ることもできる。すなわち、仮にセラミック基板1の外周部に微細なクラックが生じたとしても、その微細なクラックの進行をろう材4によって妨げることができる。そのため、微細のクラックの進行によってセラミック基板1の外周(側面の一部等)に生じる微細なクラックが進行して、セラミック基板1の機械的な破壊が発生する可能性がより効果的に低減されている。
In the example of FIG. 3B, the outer periphery of the
図4(a)および(b)は、それぞれ図1(b)の変形例を示す断面図である。図4において図1と同様の部位には同様の符号を付している。図4の例においては、上面金属板2が、互いに隣り合うセラミック基板1同士の間で互いにつながっている連結部2aを有している。また、この連結部が上方向に湾曲している。
4 (a) and 4 (b) are cross-sectional views showing modifications of FIG. 1 (b). 4, parts similar to those in FIG. 1 are denoted by the same reference numerals. In the example of FIG. 4, the upper
連結部2aによって、互いに隣り合うセラミック基板1の上面金属板2同士が直接に接続され、互いに電気的に接続されている。このような連結部2aが含まれている場合には、回路基板10および電子装置20における配線の自由度が高められ、実用性がさらに向上する。
The upper
また、この連結部2aが上方向に湾曲していることによって、連結部2aは、その長さ方向、つまり横方向に変形しやくなっている。言い換えれば、連結部2aは、その長さ方向における変形が容易である。そのため、連結部2aに対して長さ方向に熱応力等の応力が加わったときに、その応力を連結部2aの湾曲した部分等における変形によって効果的に吸収して、緩和することができる。また、熱応力のセラミック基板1に対する作用がより低減される。
Further, since the connecting
したがって、この場合には、熱応力による上面金属板2の剥離、およびセラミック基板
1の機械的な破壊等がより効果的に抑制される。なお、この連結部2aの湾曲方向は、下方向(図示せず)であってもよい。この場合にも、上記と同様の効果を得ることができる。ただし、連結部2aが誤ってセラミック基板1等に接触する可能性を低減する上では、連結部2aは上方向に湾曲していることが好ましい。また、回路基板10および電子装置20の低背化の上では、連結部2aは下方向に湾曲していることが好ましい。
Therefore, in this case, peeling of the upper
また、図4(b)の例では、下面金属板3の下面にも溝3aが設けられている。この場合には、互いに隣り合うセラミック基板1同士の間で下面金属板3の変形がより一層容易になる。そのため、熱応力がより効果的に緩和され、セラミック基板1の機械的な破壊がより効果的に抑制される。また、上面金属板2および下面金属板3のセラミック基板1からの剥離がより効果的に抑制される。
In the example of FIG. 4B, the
(第2の実施形態)
図5(a)は本発明の第2の実施形態における回路基板10および電子装置20を示す平面図であり、図5(b)は図5(a)の変形例を示す平面図である。第2の実施形態においては上面金属板2が後述する連結部2aを有している点が上記の第1の実施形態と異なり、その他の点は同様である。これらの同様の点については説明を省略する。
(Second Embodiment)
FIG. 5A is a plan view showing a circuit board 10 and an electronic device 20 in the second embodiment of the present invention, and FIG. 5B is a plan view showing a modification of FIG. 5A. The second embodiment is different from the first embodiment in that the
図5(a)の例において、それぞれに上面金属板2が設けられた複数のセラミック基板1は、上面金属板2上に電子部品5が搭載される1つの搭載用基板1(1A)と、上面金属板2に電子部品5の一つの電極(図示せず)が電気的に接続される複数の端子用基板1(1B)とを含んでいる。搭載用基板1(1A)は、図5(a)におけるセラミック基板1の配列中央に配置されたセラミック基板1であり、他のセラミック基板1が端子用基板1(1B)である。
In the example of FIG. 5A, a plurality of
すなわち、この例は、電子部品5の複数の電極と接続される上面金属板2が個々の電極に対応するように分割された例とみなすこともできる。また、電子部品5が搭載される上面金属板2の平面視における面積を極力小さく抑えるようにした例とみなすこともできる。言い換えれば、この例では、複数の上面金属板2およびこれらが接合された複数のセラミック基板1のそれぞれの下面金属板3に対する接合面積を極力小さく抑えるようにしている。
That is, this example can also be regarded as an example in which the
そのため、個々のセラミック基板1(搭載用基板1Aおよび端子用基板1B)と下面金属板3との間に生じる熱応力をそれぞれにより小さく抑えることができる。したがって、この場合にはセラミック基板1(搭載用基板1Aおよび端子用基板1B)と下面金属板3との間に生じる熱応力に起因したセラミック基板1(搭載用基板1Aおよび端子用基板1B)の機械的な破壊、および下面金属板3の剥離等がより効果的に抑制されている。また、上面金属板2とセラミック基板1(搭載用基板1Aおよび端子用基板1B)との間に生じる熱応力もより低減されるため、この熱応力に起因したセラミック基板1(搭載用基板1Aおよび端子用基板1B)の機械的な破壊の抑制に関してもより有利である。
Therefore, the thermal stress generated between the individual ceramic substrates 1 (the mounting substrate 1A and the terminal substrate 1B) and the
図5(b)の例では、複数の端子用基板1B(セラミック基板1)は、平面視において互いに同じ形状および寸法である。この場合には、複数の端子用基板1B(セラミック基板1)において下面金属板3との間に生じる熱応力が一部に偏ることが抑制される。そのため、一部の端子用基板1B(セラミック基板1)への熱応力の集中に起因した端子用基板1B(セラミック基板1)の機械的な破壊がより効果的に抑制される。
In the example of FIG. 5B, the plurality of terminal substrates 1B (ceramic substrates 1) have the same shape and dimensions in plan view. In this case, the thermal stress generated between the plurality of terminal substrates 1B (ceramic substrate 1) and the lower
また、それぞれに上面金属板2が接合される複数の端子用基板1B(セラミック基板1)を同じ形状および寸法でまとめて製作することができるため、回路基板10および電子装置20としての生産性および経済性等の点でも有利である。
In addition, since a plurality of terminal substrates 1B (ceramic substrate 1) to which the upper
(第3の実施形態)
図6(a)は本発明の第3の実施形態の回路基板10および電子装置20を示す平面図であり、図6(b)は図6(a)のA−A線における断面図である。図6において図1と同様の部位には同様の符号を付している。
(Third embodiment)
6A is a plan view showing a circuit board 10 and an electronic device 20 according to a third embodiment of the present invention, and FIG. 6B is a cross-sectional view taken along the line AA of FIG. 6A. . In FIG. 6, the same parts as those in FIG.
図6(a)および(b)に示す回路基板10および電子装置20おいて、上面金属板2は、互いに隣り合うセラミック基板1同士の間で互いにつながっている連結部2aを有している。下面金属板3の上面は、この連結部2aと対向する部分において凹部3bを有している。図6に示す例における凹部3bは、平面視において連結部2aよりも若干外側にはみ出る程度の形状および寸法を有している。凹部3bは、平面視において連結部2aとちょうど重なるような形状および寸法を有するものであっても構わない。言い換えれば、凹部3bは、例えば下面金属板3の上面のうち少なくとも連結部2a(連結部2a)の下面と対向する部分の全域にわたるように形成されている。
In the circuit board 10 and the electronic device 20 shown in FIGS. 6A and 6B, the upper
第3の実施形態の回路基板10および電子装置20は上記凹部3bを有している点のみが前述した各形態と異なり、他の点は同様である。これらの同様の点については説明を省略する。
The circuit board 10 and the electronic device 20 of the third embodiment are different from the above-described embodiments only in having the
図7(a)は図6(b)のB部分を拡大して示す断面図である。図7(a)において図6と同様の部位には同様の符号を付している。第3の実施形態の回路基板10および電子装置20において、図6および図7(a)に示す通り、凹部3bの深さdの分、上面金属板2の連結部2aの下面と下面金属板3の上面(凹部3bの底面)との間の距離が大きくなっている。この距離の増加に応じて、連結部2aと下面金属板3との間の電気絶縁性が向上している。
FIG. 7A is an enlarged cross-sectional view showing a portion B in FIG. In FIG. 7A, the same reference numerals are given to the same parts as in FIG. In the circuit board 10 and the electronic device 20 of the third embodiment, as shown in FIGS. 6 and 7A, the lower surface and the lower surface metal plate of the connecting
すなわち、凹部3bは、上面金属板2の連結部2aと下面金属板3との間の絶縁破壊電圧を高めるために設けられている。このような凹部3bの深さdは、例えば、仮に凹部3bがないと仮定したときの下面金属板3の上面の位置と連結部2aの下面との間の距離(連結部2aの高さ位置)、連結部2aを流れる電流の大きさ、および下面金属板3の厚さ(機械的強度)等の条件に応じて、適宜設定すればよい。
That is, the
例えば、電子部品5がIGBTの場合には、連結部2aと下面金属板3との間の絶縁破壊電圧は10KV程度以上であることが望ましい。これに対して、空気の絶縁破壊電圧がほぼ3KV/mmであることから、上面金属板2の連結部2aと凹部3bの底面(つまり連結部2aの下面と対向する下面金属板3の一部)との間の距離は3.4〜3.8mm程度に設定することが望ましい。そのため、例えばセラミック基板1の厚さが0.3mm程度であれば
、凹部3bの深さdは3.1〜3.5mm程度であればよい。また、そのような深さdの凹部3bを有する下面金属板3の厚さは4〜5mm程度でよい。
For example, when the electronic component 5 is an IGBT, it is desirable that the dielectric breakdown voltage between the connecting
図6および図7(a)に示す例において、凹部3bの外周のうちセラミック基板1側の端部分が、セラミック基板1の下側に位置している。すなわち、凹部3bの外周が、セラミック基板1の下側に位置している部分を含んでいる。このような構成の場合には、下面金属板3と連結部2aとの間の電気絶縁性がより高くなる。これによって、回路基板10および電子装置20としての絶縁破壊電圧を向上させることができる。
In the example shown in FIGS. 6 and 7A, the end portion on the
これは、次のような理由による。すなわち、上面金属板2の連結部2aと下面金属板3との間で、互いの距離が最も近くなりやすいのは、凹部3bの側面上端である。特に、上から見たときに(平面透視において)連結部2aと凹部3bの側面上端とが交わる部分である、凹部3bの外周のうちセラミック基板1側の端部分である。これに対して、上記構
成であれば、凹部3bの側面上端はセラミック基板1の下側に位置して(つまりは隠れて)上側からは見えなくなる。言い換えれば、下面金属板3の側面上端と連結部2aとが互いに対向し合わない。そのため、凹部3bの側面上端をセラミック基板1の側面より内側とすることは、絶縁破壊電圧の向上に対して有効である。
This is due to the following reason. That is, the distance between the connecting
なお、凹部3bの深さdに対して、上から見たときのセラミック基板1の側面と凹部3bの側面との間の距離も同じ(d)程度であればよい。
The distance between the side surface of the
また、このような凹部3bが設けられているときに、凹部3bの側面上端からろう材4がセラミック基板1の側面側にはみ出していると、ろう材4と連結部2aの間で絶縁破壊が発生しやすくなる可能性がある。このような可能性を低減するためにそのため、ろう材4はセラミック基板1の側面側にはみ出さないようにする。
Further, when such a
なお、凹部3bの側面上端のうち平面視においてセラミック基板1で覆うことができない部分、つまり凹部3bのうちセラミック基板1から離れた部分については、図6(a)に示す例のように、連結部2aの側面から離した位置に形成する。
Note that the portion of the upper end of the side surface of the
なお、セラミック基板1の厚さをtとした場合に、平面視における連結部2aの外周位置と凹部3bの外周位置との間の距離が全ての部分でt+d以上になるようにするのがよい。
When the thickness of the
また凹部3bの側面上端のうち平面視でセラミック基板1で覆われていない部分は、凹部3bの側面上端から上面にかけてなだらかにつながっている形状であってもよい。また、連結部2aについてもその側面と下面との間の角部分がなだらかにつながっていてもよい。つまり、凹部3bの側面と下面金属板3の上面との間の角部が丸く成形されていて、連結部2aも側面と下面との間の角部も丸く成形されていてもよい。このような形状であれば、凹部3bの側面上端と連結部2aとの間で電荷が集中しやすい角部がなくなるので、放電が発生しにくくなる。そのため、回路基板10および電子装置20として絶縁破壊電圧の向上に有利である。なお、このように凹部3bの側面上端部および連結部2aの角部を丸く成形するには、例えば回路基板10に上記のニッケルめっき層等のめっき層を被着させる前に、回路基板10をエッチング液に適宜浸漬すればよい。エッチング液中で金属板の角部分が優先的にエッチングされ、丸く成形される。
In addition, the portion of the upper end of the side surface of the
また、図6に示す例において、回路基板10には四角板状の下面金属板3の4つの角にそれぞれ穴3cが設けられている。穴3cは、回路基板10を放熱部材(図示せず)に固定するために設けられている。さらにこれらの4つの角の固定用の穴3cより電子部品5に近い部位にも穴3dが設けられている。これらの穴3dは、例えば熱伝導性向上用に設けられている。熱伝導性向上用の穴3dは、ねじ等(図示せず)で回路基板10を放熱部材に固定するために用いてもよい。これによって、電子部品5で発生する熱は穴3cだけでなく熱伝導向上用の穴3d(およびねじ等)を介して、回路基板10および電子装置20から放熱部材により効率よく熱が伝導される。
In the example shown in FIG. 6, the circuit board 10 is provided with holes 3 c at four corners of the square plate-like
このような複数の穴3c、3dを有する回路基板10および電子装置20は、セラミック基板1が下面金属板3の上面の全面にはない場合でも放熱性の向上について有利である。これは次のような理由による。弾性率が比較的大きいセラミック基板1が下面金属板3の上面の全面にはない場合には、回路基板10および電子装置20において弾性率が比較的小さくなる。つまり、回路基板10の弾性変形のため回路基板10と放熱部材との密着性が低下しやすい。これに対して、上記のように複数の穴3c、3dおよびねじ等によって回路基板10が放熱部材に固定されていれば、回路基板10と放熱部材との密着性が高められる。したがって、回路基板10および電子装置20において、電子部品5で発生した熱を放熱部材に効率
よく伝えることができるようになる。
The circuit board 10 and the electronic device 20 having such a plurality of holes 3c and 3d are advantageous in improving heat dissipation even when the
図7(b)は凹部3bに充填材7を充填した例である。充填材7としては、エポキシ樹脂(絶縁破壊電圧:20kV/mm程度)、ポリエチレン樹脂(絶縁破壊電圧:30kV/mm
程度)、ポリ塩化ビニル樹脂(絶縁破壊電圧:30kV/mm程度)、ポリイミド樹脂(絶縁破壊電圧:20kV/mm程度)、シリコーン樹脂(絶縁破壊電圧:25kV/mm程度)等を用
いることができる。すなわち、凹部3bと上面金属板2の連結部2aとの間に樹脂材料(充填材7)が配置されている。このような充填材7(樹脂材料)を用いることで、空気(
絶縁破壊電圧:3kV/mm程度)に対して、数倍から10倍程度、絶縁破壊電圧を高める
ことができる様になる。
FIG. 7B shows an example in which the
Etc.), polyvinyl chloride resin (dielectric breakdown voltage: about 30 kV / mm), polyimide resin (dielectric breakdown voltage: about 20 kV / mm), silicone resin (dielectric breakdown voltage: about 25 kV / mm), etc. can be used. That is, the resin material (filler 7) is disposed between the
With respect to the dielectric breakdown voltage: about 3 kV / mm), the dielectric breakdown voltage can be increased several times to about 10 times.
なお、充填材7は図6(b)に示す例ではセラミック基板1の側面の途中まで充填しているが、この充填の範囲、言い換えれば充填材7の高さは、所望の絶縁破壊電圧または樹脂材料の充填作業の作業性等の条件に応じて適宜決めればよい。充填材7は、凹部3b内から連結部2aまでの全てに充填されていてもよいし、連結部2aの上面まで覆っていてもよい。
In the example shown in FIG. 6B, the filling
シリコーン樹脂を充填材7として使用した場合は、シリコーン樹脂の耐熱性が比較的高く、ヤング率が小さいため、充填しても下面金属板3に大きな応力が加わりにくいので、電子装置20の長期信頼性がよい。なお、電子装置20を放熱板に、穴3c、3dを用いてねじ等で固定した後に、シリコーン樹脂等の充填材7を電子装置20全体を覆う様に充填するようにしてもよい。このようにすれば、連結部2aと下面金属板3との間の絶縁破壊電圧を高めるだけでなく、電子装置20を外部環境からより効果的に保護できるようになる。
When silicone resin is used as the
充填材7は上記の樹脂材料に無機物粒子等のフィラーおよび可塑剤等の添加材が適宜選択されて添加されたものでもよい。これらの添加材によって、例えば充填材7の熱膨張係数やヤング率を調整するようにしてもよい。
The
(第4の実施形態)
図8は、本発明の第4の実施形態における回路基板10および電子装置20の要部を拡大して示す断面図である。この要部は、図1のB部分に相当する部分である。図8に示す例は、上面金属板2が連結部2aを有しており、その連結部2aと対向する部分において、下面金属板3が、その下面金属板3を厚さ方向に貫通する貫通部3eを有している例である。すなわち、連結部2aの下側において、下面金属板3には上記の凹部3bではなく貫通部3eが設けられている場合である。
(Fourth embodiment)
FIG. 8 is an enlarged cross-sectional view showing the main parts of the circuit board 10 and the electronic device 20 in the fourth embodiment of the present invention. This main part is a part corresponding to part B in FIG. In the example shown in FIG. 8, the upper
なお、第4の実施形態の回路基板10および電子装置20は、第3の実施形態等の回路基板10および電子装置20に対して貫通部3eを有している点のみが異なり、他の点は同様である。これらの同様の点については説明を省略する。
The circuit board 10 and the electronic device 20 according to the fourth embodiment are different from the circuit board 10 and the electronic device 20 according to the third embodiment only in having a through-
図8に示す例の場合も、図6および図7に示す例(第3の実施形態)と同様に、連結部2aと下面金属板3との間の距離が貫通部3eによって大きくなっている。そのため、連結部2aと下面金属板3との間の絶縁破壊電圧が効果的に高められている。
In the case of the example shown in FIG. 8 as well, the distance between the connecting
すなわち、図8に示す例は、図6および図7に示す例における凹部3bが下面金属板3の下面まで抜けた形態とみなすことができる。そのため、上記のように、図6および図7に示す例と同様の効果を得ることができるし、さらにその効果を高めることもできる。
That is, the example shown in FIG. 8 can be regarded as a form in which the
貫通部3eについても、凹部3bと同様に、例えば平面視において連結部2aよりも若干外側にはみ出る程度の形状および寸法を有するものであればよい。
Similarly to the
第4の実施形態の回路基板10および電子装置20についても、その外周のうちセラミック基板1側の端部分が、セラミック基板1の下側に位置しているものであってもよい。つまり、貫通部3eの外周が、セラミック基板1の下側に位置している部分を含んでいるものであってもよい。これによって、回路基板10および電子装置20としての絶縁破壊電圧を向上させることができる。
As for the circuit board 10 and the electronic device 20 of the fourth embodiment, the end portion on the
すなわち、貫通部3eについても、その側面上端で絶縁破壊が発生しやすい。これに対して、貫通部3eとセラミック基板1とを、図7(a)で記した凹部3bの側面上端とセラミック基板1との位置関係と同様の位置関係とすれば、上記のように絶縁破壊電圧の向上の効果が高められる。
That is, dielectric breakdown is likely to occur at the upper end of the side surface of the through-
また、図7(b)で示した例と同様に、充填材(図示せず)を貫通部3eに配置してもよい。セラミック基板1の側面を少なくとも一部覆う所まで充填材を充填すると絶縁破壊電圧を高めることができる。
Moreover, you may arrange | position a filler (not shown) in the
なお、本発明は上記の実施形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、電子部品5はセラミック基板1の上面に接合するのではなく、下面金属板3の上面に接合するようにしてもよい。この場合には、熱放散性の点では好ましい。
In addition, this invention is not limited to the example of said embodiment, A various change is possible if it is in the range of the summary of this invention. For example, the electronic component 5 may be bonded not to the upper surface of the
また、例えば、連結部2aが上方向に湾曲している形態(図4に示す例等)と、凹部3bまたは貫通部3eを有する形態(図6〜図8に示す例等)とを合わせて有する回路基板10等でもよい。これによって、連結部2aと下面金属板3との絶縁破壊電圧の向上がさらに向上する。
Further, for example, the form in which the connecting
1・・・・セラミック基板
1A・・・・搭載用基板
1B・・・・端子用基板
2・・・・上面金属板
2a・・・・連結部
3・・・・下面金属板
3a・・・・溝
3b・・・・凹部
3c、3d・・・・穴
3e・・・・貫通部
4・・・・ろう材
5・・・・電子部品
6・・・・ボンディングワイヤ
7・・・・充填材
10・・・・回路基板
20・・・・電子装置
d・・・・(凹部の)深さ
t・・・・(セラミック基板の)厚さ
DESCRIPTION OF
10 ... Circuit board
20 ... Electronic device d ... Depth (concave) depth t ... Ceramic substrate thickness
Claims (9)
複数の該セラミック基板のそれぞれの前記上面に設けられた上面金属板と、
複数の前記セラミック基板の前記下面が接合された上面を有する1つの下面金属板とを備えており、
該下面金属板は、前記上面のうち前記セラミック基板の互いに対向し合う前記側面同士の間で露出した部分において、平面視で前記セラミック基板の外周に沿って設けられた溝を有しており、
前記上面金属板は、互いに隣り合う前記セラミック基板同士の間で互いにつながっている連結部を有しており、該連結部が上方向または下方向に湾曲していることを特徴とする回路基板。 A plurality of ceramic substrates each having an upper surface, a lower surface, and side surfaces, each of the side surfaces being arranged to face each other apart from each other;
A top metal plate provided on the top surface of each of the plurality of ceramic substrates;
A lower metal plate having an upper surface to which the lower surfaces of the plurality of ceramic substrates are joined, and
The lower surface metal plate has a groove provided along an outer periphery of the ceramic substrate in a plan view in a portion exposed between the side surfaces of the ceramic substrate facing each other on the upper surface .
The circuit board according to claim 1, wherein the upper metal plate has a connecting portion connected to each other between the ceramic substrates adjacent to each other, and the connecting portion is curved upward or downward .
複数の該セラミック基板のそれぞれの前記上面に設けられた上面金属板と、
複数の前記セラミック基板の前記下面が接合された上面を有する1つの下面金属板とを備えており、
該下面金属板は、前記上面のうち前記セラミック基板の互いに対向し合う前記側面同士の間で露出した部分において、平面視で前記セラミック基板の外周に沿って設けられた溝を有しており、
前記上面金属板は、互いに隣り合う前記セラミック基板同士の間で互いにつながっている連結部を有しており、該連結部と対向する部分において、前記下面金属板の前記上面が凹部を有していることを特徴とする回路基板。 A plurality of ceramic substrates each having an upper surface, a lower surface, and side surfaces, each of the side surfaces being arranged to face each other apart from each other;
A top metal plate provided on the top surface of each of the plurality of ceramic substrates;
A lower metal plate having an upper surface to which the lower surfaces of the plurality of ceramic substrates are joined, and
The lower surface metal plate has a groove provided along an outer periphery of the ceramic substrate in a plan view in a portion exposed between the side surfaces of the ceramic substrate facing each other on the upper surface.
The upper surface metal plate has a connecting portion connected to each other between the ceramic substrates adjacent to each other, and the upper surface of the lower surface metal plate has a recess in a portion facing the connecting portion. it characterized circuitry substrate that you are.
する請求項4に記載の回路基板。 The circuit board according to claim 4 , wherein a resin material is disposed between the concave portion and the connecting portion of the upper surface metal plate.
複数の該セラミック基板のそれぞれの前記上面に設けられた上面金属板と、
複数の前記セラミック基板の前記下面が接合された上面を有する1つの下面金属板とを備えており、
該下面金属板は、前記上面のうち前記セラミック基板の互いに対向し合う前記側面同士の間で露出した部分において、平面視で前記セラミック基板の外周に沿って設けられた溝を有しており、
前記上面金属板は、互いに隣り合う前記セラミック基板同士の間で互いにつながっている連結部を有しており、該連結部と対向する部分において、前記下面金属板が該下面金属板を厚さ方向に貫通する貫通部を有していることを特徴とする回路基板。 A plurality of ceramic substrates each having an upper surface, a lower surface, and side surfaces, each of the side surfaces being arranged to face each other apart from each other;
A top metal plate provided on the top surface of each of the plurality of ceramic substrates;
A lower metal plate having an upper surface to which the lower surfaces of the plurality of ceramic substrates are joined, and
The lower surface metal plate has a groove provided along an outer periphery of the ceramic substrate in a plan view in a portion exposed between the side surfaces of the ceramic substrate facing each other on the upper surface.
The upper surface metal plate has a connecting portion connected to each other between the ceramic substrates adjacent to each other, and the lower surface metal plate has a thickness direction of the lower surface metal plate in a portion facing the connecting portion. it characterized circuitry board that has a through portion that penetrates the.
該回路基板に搭載されており、前記上面金属板に電気的に接続された電子部品とを備えていることを特徴とする電子装置。 A circuit board according to any one of claims 1 to 8,
An electronic device comprising: an electronic component mounted on the circuit board and electrically connected to the upper metal plate.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262678 | 2014-12-25 | ||
JP2014262678 | 2014-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016122831A JP2016122831A (en) | 2016-07-07 |
JP6603098B2 true JP6603098B2 (en) | 2019-11-06 |
Family
ID=56327581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210927A Active JP6603098B2 (en) | 2014-12-25 | 2015-10-27 | Circuit board and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6603098B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021140765A1 (en) * | 2020-01-10 | 2021-07-15 | 富士電機株式会社 | Semiconductor device and vehicle |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3793562B2 (en) * | 2001-09-27 | 2006-07-05 | 京セラ株式会社 | Ceramic circuit board |
JP2003133662A (en) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | Ceramic circuit board |
JP2013165117A (en) * | 2012-02-09 | 2013-08-22 | Fuji Electric Co Ltd | Semiconductor device |
-
2015
- 2015-10-27 JP JP2015210927A patent/JP6603098B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016122831A (en) | 2016-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008211159A (en) | Wiring board and electronic apparatus using the same | |
JP2004022973A (en) | Ceramic circuit board and semiconductor module | |
JP2017011216A (en) | Circuit board and electronic device | |
JP5960522B2 (en) | Ceramic circuit board and electronic device using the same | |
JP5902557B2 (en) | Multilayer wiring board and electronic device | |
JP2012074591A (en) | Circuit board and electronic divice | |
JP6603098B2 (en) | Circuit board and electronic device | |
JP6616166B2 (en) | Circuit board and electronic device | |
JP2006245436A (en) | Silicon nitride wiring board and semiconductor module using it | |
JP6317178B2 (en) | Circuit board and electronic device | |
JP2018074147A (en) | Circuit board and electronic device | |
JP2003318330A (en) | Ceramic circuit substrate | |
JP2004087927A (en) | Ceramic substrate | |
JP2013229377A (en) | Circuit board and electronic apparatus using the same | |
JP2018006377A (en) | Composite substrate, electronic device, and electronic module | |
JP2011171349A (en) | Wiring board and electronic device using the same | |
JP5665479B2 (en) | Circuit board and electronic device | |
JP2013012687A (en) | Ceramic circuit board and electronic device using the same | |
JP2015144257A (en) | Circuit board and manufacturing method thereof | |
CN112530915A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP6608728B2 (en) | Circuit board and electronic device | |
JP6777440B2 (en) | Circuit boards and electronic devices | |
JP2006013420A (en) | Package for electronic component housing, and electronic device | |
JP2011151338A (en) | Circuit board, and electronic device using the same | |
JP5777456B2 (en) | Ceramic circuit board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6603098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |