JP5960522B2 - Ceramic circuit board and electronic device using the same - Google Patents

Ceramic circuit board and electronic device using the same Download PDF

Info

Publication number
JP5960522B2
JP5960522B2 JP2012145739A JP2012145739A JP5960522B2 JP 5960522 B2 JP5960522 B2 JP 5960522B2 JP 2012145739 A JP2012145739 A JP 2012145739A JP 2012145739 A JP2012145739 A JP 2012145739A JP 5960522 B2 JP5960522 B2 JP 5960522B2
Authority
JP
Japan
Prior art keywords
circuit board
metal
ceramic
brazing material
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012145739A
Other languages
Japanese (ja)
Other versions
JP2013051401A (en
Inventor
定功 吉田
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012145739A priority Critical patent/JP5960522B2/en
Publication of JP2013051401A publication Critical patent/JP2013051401A/en
Application granted granted Critical
Publication of JP5960522B2 publication Critical patent/JP5960522B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、セラミック基板に金属板からなる回路が形成されたセラミック回路基板およびそれを用いた電子装置に関するものである。   The present invention relates to a ceramic circuit board in which a circuit made of a metal plate is formed on a ceramic substrate, and an electronic device using the same.

近年、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体素子が搭載され
、大きな電流が流されるパワーモジュールまたはスイッチングモジュール等の電子装置に用いられる回路基板として、セラミック基板の両面に銅やアルミニウム等の金属板からなる金属回路板を接合したセラミック回路基板が用いられている。 In recent years, as a circuit board used in electronic devices such as power modules or switching modules in which semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) are mounted and a large current flows, metal plates such as copper and aluminum on both sides of the ceramic substrate The ceramic circuit board which joined the metal circuit board which consists of is used.

このようなセラミック回路基板は、電気自動車の制御装置または熱電変換による発電装置等の用途において需要が高まりつつあり、また、小型化または高密度化が要求されている。セラミック回路基板の回路を高密度化して小型化する方法として、セラミック回路基板の表面だけでなく内部にまで回路導体を形成する方法がある。   Such ceramic circuit boards are in increasing demand in applications such as electric vehicle control devices or thermoelectric conversion power generation devices, and there is a demand for miniaturization or higher density. As a method of reducing the size of the circuit of the ceramic circuit board by increasing the density, there is a method of forming the circuit conductor not only on the surface of the ceramic circuit board but also inside.

その方法の１つとして、いわゆるセラミック多層配線基板の内部回路導体をセラミック層１層分の厚みを有しておりセラミック層と同時焼成されたメタライズで形成して、セラミック多層基板の表面に金属回路板を接合したものがある（例えば、特許文献１を参照。）。   As one of the methods, an internal circuit conductor of a so-called ceramic multilayer wiring board is formed by metallization having a thickness corresponding to one ceramic layer and co-fired with the ceramic layer, and a metal circuit is formed on the surface of the ceramic multilayer board. There exists what joined the board (for example, refer patent document 1).

特開2003−31946号公報Japanese Patent Laid-Open No. 2003-31946

しかしながら、従来のセラミック回路基板において、内部回路導体は複数のセラミック層によって囲まれており、今後さらなる放熱性の向上を図るためには改善が必要なものであった。   However, in the conventional ceramic circuit board, the internal circuit conductor is surrounded by a plurality of ceramic layers, and it is necessary to improve the heat dissipation in the future.

本発明の一つの態様によるセラミック回路基板は、多層基板と、多層基板の上面または下面にろう材によって接合された表層金属回路板と、多層基板の内部に設けられた内層金属回路板および金属柱とを含んでいる。多層基板は、複数のセラミック基板と複数のセラミック基板の間に設けられた金属板とを含んでいる。金属板は、回路貫通孔を有している。複数のセラミック基板および金属板は、互いにろう材によって接合されている。内層金属回路板は、回路貫通孔内に設けられている。金属柱は、複数のセラミック基板に形成された貫通孔内に配置されており、内層金属回路板にろう材によって接合された第１の端部と表層金属回路板にろう材によって接合された第２の端部とを有している。複数のセラミック基板のうち金属板上に設けられたセラミック基板は、開口部を有している。内層金属回路板の一部が、平面視で開口部において露出している。内層金属回路板の中央部付近には金属柱およびセラミック基板と接続していない部分が形成されている。
A ceramic circuit board according to one aspect of the present invention includes a multilayer board, a surface metal circuit board bonded to the upper surface or lower surface of the multilayer board by a brazing material, an inner metal circuit board and a metal column provided inside the multilayer board. Including. The multilayer substrate includes a plurality of ceramic substrates and a metal plate provided between the plurality of ceramic substrates. The metal plate has a circuit through hole. The plurality of ceramic substrates and the metal plate are joined to each other by a brazing material. The inner layer metal circuit board is provided in the circuit through hole. The metal pillar is disposed in a through-hole formed in the plurality of ceramic substrates, and the first end joined to the inner metal circuit board by the brazing material and the first end joined to the surface metal circuit board by the brazing material. 2 ends. The ceramic substrate provided on the metal plate among the plurality of ceramic substrates has an opening. Part of the inner metal circuit board is exposed at the opening in plan view. A portion not connected to the metal column and the ceramic substrate is formed near the center of the inner layer metal circuit board.

本発明の他の態様によるセラミック回路基板は、多層基板と、多層基板の上面および下面にろう材によって接合された表層金属回路板と、多層基板の内部に設けられた内層金属回路板および金属柱とを含んでいる。多層基板は、複数のセラミック基板と複数のセラミック基板の間に設けられた金属板とを含んでいる。金属板は、回路貫通孔を有している。複数のセラミック基板および金属板は、互いにろう材によって接合されている。内層金属回路板は、回路貫通孔内に設けられている。金属柱は、複数のセラミック基板に形成された貫通孔内に配置されており、内層金属回路板にろう材によって接合された第１の端部と表層金属回路板にろう材によって接合された第２の端部とを有している。内層金属回路板はセラミック基板に接合されていない。
A ceramic circuit board according to another aspect of the present invention includes a multilayer board, a surface metal circuit board bonded to the upper and lower surfaces of the multilayer board by a brazing material, an inner metal circuit board and a metal column provided inside the multilayer board. Including. The multilayer substrate includes a plurality of ceramic substrates and a metal plate provided between the plurality of ceramic substrates. The metal plate has a circuit through hole. The plurality of ceramic substrates and the metal plate are joined to each other by a brazing material. The inner layer metal circuit board is provided in the circuit through hole. The metal pillar is disposed in a through-hole formed in the plurality of ceramic substrates, and the first end joined to the inner metal circuit board by the brazing material and the first end joined to the surface metal circuit board by the brazing material. 2 ends. The inner metal circuit board is not bonded to the ceramic substrate.

本発明の他の態様による電子装置は、上記構成のセラミック回路基板と、セラミック回路基板に搭載された電子部品とを含んでいる。   An electronic device according to another aspect of the present invention includes the ceramic circuit board configured as described above and an electronic component mounted on the ceramic circuit board.

本発明の他の態様による電子装置は、上記構成のセラミック回路基板と、平面視において開口部内に設けられており、内層金属回路板の開口部から露出する部分に電気的に接続された電子部品とを備えている。   An electronic device according to another aspect of the present invention is provided with the ceramic circuit board having the above-described configuration and an electronic component that is provided in the opening in a plan view and is electrically connected to a portion exposed from the opening of the inner metal circuit board. And.

本発明の一つの態様によるセラミック回路基板において、多層基板は、複数のセラミック基板および複数のセラミック基板の間に設けられた金属板とを含んでおり、金属板は、回路貫通孔を有している。多層基板の内部に設けられた内層金属回路板は、金属板の回路貫通孔内に設けられている。複数のセラミック基板のうち金属板上に設けられたセラミック基板が、開口部を有しており、内層金属回路板の一部が、平面視で開口部において露出している。内層金属回路板はセラミック基板に接合されていない。本発明の一つの態様によるセラミック回路基板は、このような構成を含んでいることによって、セラミック基板に伝導された熱が効率的に外部へ放散され、放熱性に関して向上されている。また、熱応力が緩和されやすくなる。
In the ceramic circuit board according to one aspect of the present invention, the multilayer board includes a plurality of ceramic boards and a metal plate provided between the plurality of ceramic boards, and the metal board has a circuit through hole. Yes. The inner layer metal circuit board provided in the multilayer substrate is provided in a circuit through hole of the metal plate. The ceramic substrate provided on the metal plate among the plurality of ceramic substrates has an opening, and a part of the inner metal circuit board is exposed in the opening in plan view. The inner metal circuit board is not bonded to the ceramic substrate. Ceramic circuit board according to one aspect of the present invention, by including such a configuration, heat conducted to the ceramic substrate is dissipated to efficiently external, it is improved with respect to heat dissipation. In addition, thermal stress is easily relaxed.

本発明の他の態様によるセラミック回路基板は、多層基板の上面および下面にろう材によって接合された表層金属回路板と、内層金属回路板にろう材によって接合された第１の端部と表層金属回路板にろう材によって接合された第２の端部とを有する金属柱とを含んでおり、内層金属回路板がセラミック基板に接合されていない。本発明の他の態様によるセラミック回路基板は、このような構成を含んでいることによって、セラミック基板に伝導された熱が金属板を介して効率的に外部へ放散され、放熱性が向上する。また、熱応力が緩和されやすくなる。 A ceramic circuit board according to another aspect of the present invention includes a surface metal circuit board bonded to the upper and lower surfaces of a multilayer board by a brazing material, and a first end and a surface metal bonded to the inner metal circuit board by a brazing material. A metal post having a second end joined to the circuit board by a brazing material, and the inner metal circuit board is not joined to the ceramic substrate. Ceramic circuit board according to another aspect of the present invention, by including such a configuration, ceramic heat conducted to the substrate is dissipated to efficiently externally via the metal plate, heat radiation is directed I will go up. In addition, thermal stress is easily relaxed.

本発明の他の態様による電子装置は、上記構成のセラミック回路基板と、セラミック回路基板に搭載された電子部品とを含んでいることによって、例えば電子部品によって発生されてセラミック回路基板のセラミック基板に伝導された熱が金属板を介して外部へ放散され、放熱性に関して向上されている。   An electronic device according to another aspect of the present invention includes the ceramic circuit board having the above-described configuration and an electronic component mounted on the ceramic circuit board, so that the electronic device is generated by the electronic component, for example, on the ceramic substrate of the ceramic circuit board. The conducted heat is dissipated to the outside through the metal plate, and the heat dissipation is improved.

本発明の他の態様による電子装置は、上記構成のセラミック回路基板と、平面視において開口部内に設けられており、内層金属回路板の開口部から露出する部分に電気的に接続された電子部品とを備えている。それによって、電子部品を実装した電子装置の厚みを薄くすることができ、より放熱性が向上する。   An electronic device according to another aspect of the present invention is provided with the ceramic circuit board having the above-described configuration and an electronic component that is provided in the opening in a plan view and is electrically connected to a portion exposed from the opening of the inner metal circuit board. And. Thereby, the thickness of the electronic device on which the electronic component is mounted can be reduced, and the heat dissipation is further improved.

（ａ）は本発明の一つの実施形態における電子装置を示す平面図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｃ）は（ｂ）に示された電子装置のＢ−Ｂ線における横断面図である。(A) is a top view which shows the electronic device in one Embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA line of the electronic device shown by (a), (c) is It is a cross-sectional view in the BB line of the electronic device shown by (b). 図１（ｂ）に示された電子装置において符号Ｃによって示された部分の拡大図である。FIG. 2 is an enlarged view of a portion indicated by reference numeral C in the electronic device shown in FIG. 本発明の一つの実施形態における電子装置の他の例の要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the other example of the electronic device in one Embodiment of this invention. 本発明の一つの実施形態における電子装置のさらに他の例の要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the further another example of the electronic device in one Embodiment of this invention. （ａ）〜（ｄ）は、それぞれ本発明の一つの実施形態のセラミック回路基板を製造する工程を示す断面図である。(A)-(d) is sectional drawing which shows the process of manufacturing the ceramic circuit board of one embodiment of this invention, respectively. （ａ）〜（ｄ）は、それぞれ本発明の一つの実施形態のセラミック回路基板を製造する工程を示す断面図である。(A)-(d) is sectional drawing which shows the process of manufacturing the ceramic circuit board of one embodiment of this invention, respectively. （ａ）および（ｂ）は、それぞれ本発明の一つの実施形態のセラミック回路基板を製造する工程を示す断面図である。(A) And (b) is sectional drawing which shows the process of manufacturing the ceramic circuit board of one embodiment of this invention, respectively. （ａ）は本発明の他の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｃ）は（ａ）に示された電子装置の下面図である。(A) is a top view which shows the electronic device in other embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA line of the electronic device shown by (a), (c) is It is a bottom view of the electronic device shown by (a). （ａ）は本発明の他の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｃ）は（ａ）に示された電子装置の下面図である。(A) is a top view which shows the electronic device in other embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA line of the electronic device shown by (a), (c) is It is a bottom view of the electronic device shown by (a). （ａ）は本発明の他の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｃ）は（ａ）に示された電子装置の下面図である。(A) is a top view which shows the electronic device in other embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA line of the electronic device shown by (a), (c) is It is a bottom view of the electronic device shown by (a). （ａ）は本発明の他の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｃ）は（ａ）に示された電子装置の下面図である。(A) is a top view which shows the electronic device in other embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA line of the electronic device shown by (a), (c) is It is a bottom view of the electronic device shown by (a). （ａ）は本発明の他の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）に示された電子装置のＡ−Ａ線における縦断面図であり、（ｃ）は（ａ）に示された電子装置の下面図である。(A) is a top view which shows the electronic device in other embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA line of the electronic device shown by (a), (c) is It is a bottom view of the electronic device shown by (a).

本発明のいくつかの例示的な実施形態について図面を参照して説明する。   Several exemplary embodiments of the present invention will be described with reference to the drawings.

図１（ａ）〜（ｃ）に示されているように、本発明の一つの実施形態における電子装置は、セラミック回路基板と、セラミック回路基板に搭載された電子部品６とを含んでいる。   As shown in FIGS. 1A to 1C, an electronic device according to an embodiment of the present invention includes a ceramic circuit board and an electronic component 6 mounted on the ceramic circuit board.

セラミック回路基板は、多層基板と、多層基板にろう材２によって接合された表層金属回路板３と、多層基板の内部に設けられた内層金属回路板４および金属柱５とを含んでいる。   The ceramic circuit board includes a multilayer board, a surface metal circuit board 3 bonded to the multilayer board with a brazing material 2, and an inner metal circuit board 4 and metal pillars 5 provided inside the multilayer board.

図１に示された例において、多層基板は、２層のセラミック基板１の間に金属板11が設けられており、互いに積層されてろう材２によって接合されている。多層基板の上面には内層金属回路板４に電気的に接続された６つの表層金属回路板３と、電子部品６を搭載するための１つの表層金属回路板３が接合され、多層基板の下面には、内層金属回路板４および金属柱５を介して上面の表層金属回路板３にそれぞれ電気的に接続される６つの表層金属回路板３と、電子部品６において発生された熱を外部回路基板または冷却体へ伝導するための放熱板８が接合されている。セラミック基板１と金属板11によって形成された多層基板の層数は３層よりも多くてもよく、内層回路導体を１層増やすには、内層金属回路板４が内部に配置される回路貫通孔11ａを有する金属板11と金属柱５が内部に配置される貫通孔１ａを有するセラミック基板１を追加することになる。   In the example shown in FIG. 1, the multilayer substrate is provided with a metal plate 11 between two layers of ceramic substrates 1, laminated together and joined by a brazing material 2. Six surface layer metal circuit boards 3 electrically connected to the inner layer metal circuit board 4 and one surface layer metal circuit board 3 for mounting the electronic component 6 are joined to the upper surface of the multilayer board. Includes six surface layer metal circuit boards 3 electrically connected to the upper surface metal circuit board 3 via the inner layer metal circuit board 4 and the metal pillar 5, respectively, and heat generated in the electronic component 6 in the external circuit. A heat sink 8 for conducting to the substrate or the cooling body is joined. The number of layers of the multilayer substrate formed by the ceramic substrate 1 and the metal plate 11 may be more than three, and in order to increase the inner layer circuit conductor by one layer, the circuit through hole in which the inner layer metal circuit plate 4 is disposed. A ceramic substrate 1 having a through hole 1a in which a metal plate 11 having 11a and a metal column 5 are arranged is added.

セラミック基板１は絶縁性のセラミック材料からなり、例えば、酸化アルミニウム質セラミックス，ムライト質セラミックス，炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，窒化ケイ素質セラミックス等のセラミックスからなる。これらの中では熱伝導性（放熱性）の点からは炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，窒化ケイ素質セラミックスが好ましく、強度の点からは窒化ケイ素質セラミックスや炭化ケイ素質セラミックスが好ましい。また、セラミック基板１が窒化ケイ素質セラミックスのように強度の高いセラミックスであると、より厚みの厚い表層金属回路板３、内層金属回路板４および放熱板８を使用してもセラミック基板１にクラックが入る可能性が低減されているので、小型でもより大電流を流すことができるセラミック回路基板となるので好ましい。厚みは、薄い方が熱伝導性の点ではよいが、セラミック回路基板の大きさや用いる材料の熱伝導率や強度に応じて選択すればよく、0.1ｍｍ〜１ｍｍ程度である。   The ceramic substrate 1 is made of an insulating ceramic material, for example, ceramics such as aluminum oxide ceramics, mullite ceramics, silicon carbide ceramics, aluminum nitride ceramics, and silicon nitride ceramics. Among these, silicon carbide ceramics, aluminum nitride ceramics, and silicon nitride ceramics are preferable from the viewpoint of thermal conductivity (heat dissipation), and silicon nitride ceramics and silicon carbide ceramics are preferable from the viewpoint of strength. Further, if the ceramic substrate 1 is a ceramic having a high strength such as silicon nitride ceramics, the ceramic substrate 1 is cracked even if the thicker surface metal circuit board 3, inner metal circuit board 4 and heat sink 8 are used. This is preferable because a ceramic circuit board capable of allowing a larger current to flow even if it is small is preferable. The thinner the thickness, the better in terms of thermal conductivity, but the thickness may be selected according to the size of the ceramic circuit board and the thermal conductivity and strength of the material used, and is about 0.1 mm to 1 mm.

セラミック基板１は、例えば窒化ケイ素質セラミックスから成る場合であれば、窒化ケイ素，酸化アルミニウム，酸化マグネシウム，酸化イットリウム等の原料粉末に適当な有機バインダー，可塑剤，溶剤を添加混合して泥漿物に従来周知のドクターブレード法またはカレンダーロール法を採用することによってセラミックグリーンシート（セラミック生シート）を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工を施して所
定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、これを窒化雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。 If the ceramic substrate 1 is made of, for example, silicon nitride ceramics, an appropriate organic binder, plasticizer, and solvent are added to and mixed with raw material powders such as silicon nitride, aluminum oxide, magnesium oxide, yttrium oxide, etc. to make a slurry. A ceramic green sheet (ceramic green sheet) is formed by adopting a conventionally known doctor blade method or calender roll method, and then the ceramic green sheet is appropriately punched into a predetermined shape. A plurality of sheets are laminated to form a molded body, and then manufactured by firing at a temperature of 1600 to 2000 ° C. in a non-oxidizing atmosphere such as a nitriding atmosphere.

貫通孔１ａは、上記のセラミック基板１の製造工程において、セラミックグリーンシートに金型加工またはレーザー加工によって孔を形成しておくことで形成することができる。あるいは、セラミック基板１を作製した後にレーザー加工やサンドブラスト加工によって形成する。   The through-hole 1a can be formed by forming a hole in the ceramic green sheet by mold processing or laser processing in the manufacturing process of the ceramic substrate 1 described above. Alternatively, after the ceramic substrate 1 is manufactured, it is formed by laser processing or sand blast processing.

貫通孔１ａは、表層金属回路板３と内層金属回路板４または表層金属回路板３とを接続する金属柱５を収容するための貫通孔であり、金属柱５の横断面より一回り大きいものである。具体的には、金属柱５の側面と貫通孔１ｂの内壁面との間の距離は、金属柱５の横断面の長さ（金属柱５が円柱の場合であれば直径）の１％程度であれば、比較的熱膨張係数の小さい窒化ケイ素質セラミックス（熱膨張係数：約３×10−６／℃）から成るセラミック基板１と、銅とアルミニウムとで熱膨張係数の大きいアルミニウム（熱膨張係数：約23×10−６／℃）から成る金属柱５を用いた場合であっても、セラミック回路基板に搭載した電子部品の発熱、あるいは大電流による金属柱５自身の発熱に起因して、セラミック基板１と金属柱５との熱膨張差によって貫通孔１ｂの内面に応力が加わることがない。 The through-hole 1 a is a through-hole for accommodating the metal column 5 that connects the surface layer metal circuit board 3 and the inner layer metal circuit board 4 or the surface layer metal circuit board 3, and is slightly larger than the cross section of the metal column 5. It is. Specifically, the distance between the side surface of the metal column 5 and the inner wall surface of the through hole 1b is about 1% of the length of the cross section of the metal column 5 (or the diameter if the metal column 5 is a cylinder). If so, the ceramic substrate 1 made of silicon nitride ceramics having a relatively small thermal expansion coefficient (thermal expansion coefficient: about 3 × 10 −6 / ° C.), and aluminum having a large thermal expansion coefficient between copper and aluminum (thermal expansion) Even when the metal pillar 5 having a coefficient of about 23 × 10 −6 / ° C. is used, it is caused by heat generation of the electronic components mounted on the ceramic circuit board or heat generation of the metal pillar 5 itself due to a large current. The stress is not applied to the inner surface of the through hole 1b due to the difference in thermal expansion between the ceramic substrate 1 and the metal column 5.

また、セラミック基板１の厚みは、金属柱５の厚みより厚いのが好ましい。セラミック基板１の厚みが金属柱５の厚みより薄いと、セラミック基板１と金属柱５との熱膨張差によって、金属柱５が表層金属回路板３を貫通孔１ｂ内から押さえる力が作用して、表層金属回路板３とセラミック基板１との接合強度および接続信頼性が低下しやすくなるからである。   The thickness of the ceramic substrate 1 is preferably thicker than the thickness of the metal pillar 5. When the thickness of the ceramic substrate 1 is smaller than the thickness of the metal column 5, a force that the metal column 5 holds the surface metal circuit board 3 from the inside of the through hole 1b acts due to a difference in thermal expansion between the ceramic substrate 1 and the metal column 5. This is because the bonding strength and connection reliability between the surface metal circuit board 3 and the ceramic substrate 1 tend to be lowered.

表層金属回路板３、内層金属回路板４、金属板11、金属柱５および放熱板８は、銅またはアルミニウム等の金属から成り、例えば銅のインゴット（塊）に圧延加工法または打ち抜き加工法等の機械的加工やエッチング等の化学的加工のような従来周知の金属加工法を施すことによって、例えば厚さが0.05〜１ｍｍの平板状で、所定パターンに形成される。このとき、表層金属回路板３および内層金属回路板４は、予め所定パターン形状に形成したものを用いてもよいし、後述するように、セラミック基板１と同程度の大きさおよび形状の金属板をセラミック基板１に接合した後にエッチングで所定パターン形状に加工してもよい。   The surface layer metal circuit board 3, the inner layer metal circuit board 4, the metal plate 11, the metal pillar 5, and the heat sink 8 are made of metal such as copper or aluminum. For example, a rolling process or a punching process or the like on a copper ingot. By applying a conventionally known metal processing method such as chemical processing such as mechanical processing or etching, a flat plate having a thickness of 0.05 to 1 mm, for example, is formed into a predetermined pattern. At this time, as the surface layer metal circuit board 3 and the inner layer metal circuit board 4, those formed in a predetermined pattern shape in advance may be used. As will be described later, a metal plate having the same size and shape as the ceramic substrate 1. After bonding to the ceramic substrate 1, it may be processed into a predetermined pattern shape by etching.

表層金属回路板３、内層金属回路板４、金属板11、金属柱５および放熱板８が銅から成る場合は、無酸素銅で形成するのが好ましい。無酸素銅で形成すると、表層金属回路板３または内層金属回路板４と金属柱５との接合やセラミック基板１と表層金属回路板３または内層金属回路板４との接合を行なう際に、銅の表面が銅中に存在する酸素により酸化されることなく、ろう材２との濡れ性が良好となるので、接合が強固となる。   When the surface layer metal circuit board 3, the inner layer metal circuit board 4, the metal plate 11, the metal pillar 5, and the heat sink 8 are made of copper, it is preferably formed of oxygen-free copper. When formed with oxygen-free copper, copper is bonded when the surface layer metal circuit board 3 or the inner layer metal circuit board 4 and the metal pillar 5 are bonded or when the ceramic substrate 1 and the surface layer metal circuit board 3 or the inner layer metal circuit board 4 are bonded. The surface of the metal is not oxidized by oxygen present in the copper, and the wettability with the brazing material 2 is improved, so that the bonding becomes strong.

金属板11の回路貫通孔11ａは内層金属回路板４を収容するための貫通孔であり、図１（ｃ）に示す例のように、内層金属回路板４より一回り大きいものである。具体的には、内層金属回路板４の側面と回路貫通孔１ａの内壁面との間の距離は、それぞれ１ｍｍ程度あれば、絶縁性を保つのに好ましい。   The circuit through hole 11a of the metal plate 11 is a through hole for accommodating the inner layer metal circuit plate 4, and is one size larger than the inner layer metal circuit plate 4 as in the example shown in FIG. Specifically, if the distance between the side surface of the inner metal circuit board 4 and the inner wall surface of the circuit through hole 1a is about 1 mm, it is preferable to maintain insulation.

セラミック基板１と金属板11の接合、セラミック基板１と表層金属回路板３または内層金属回路板４あるいは放熱板８との接合、金属柱５と表層金属回路板３または内層金属回路板４との接合は、ろう材２によって行なわれる。ろう材２は、活性金属を含むものであっても、活性金属を含まない通常のものであっても構わない。ろう材２は、上記のすべての接合に活性金属を含むろう材２を用いてもかまわないが、金属柱５と表層金属回路板３
または内層金属回路板４との接合は、活性金属を含まないろう材２を使用すると、ろう材２がセラミック基板１とは接合しないので、流れ出たろう材２が回路貫通孔１ａの内面に内層金属回路板４が固着して、熱応力等によって回路貫通孔１ａからクラックが発生することがないので好ましい。 Joining of the ceramic substrate 1 and the metal plate 11, joining of the ceramic substrate 1 and the surface metal circuit board 3 or the inner metal circuit board 4 or the heat sink 8, and the metal pillar 5 and the surface metal circuit board 3 or the inner metal circuit board 4 The joining is performed by the brazing material 2. The brazing filler metal 2 may contain an active metal or may be a normal one containing no active metal. The brazing material 2 may be the brazing material 2 containing an active metal for all the above-mentioned joining, but the metal pillar 5 and the surface layer metal circuit board 3 may be used.
Alternatively, when the brazing material 2 containing no active metal is used for joining to the inner layer metal circuit board 4, the brazing material 2 does not join to the ceramic substrate 1, so that the brazing material 2 that has flowed out flows into the inner surface of the circuit through hole 1 a. It is preferable because the circuit board 4 is fixed and no cracks are generated from the circuit through hole 1a due to thermal stress or the like.

上記各部材をろう材２で接続するには、各部材の接合面の少なくとも一方にスクリーン印刷等でろう材ペーストを例えば30〜50μｍの厚さで所定パターンに印刷塗布するとともに、所定の構造となるように挟んで載置した後、金属板に５〜10ｋＰａの荷重をかけながら真空中または水素ガス雰囲気または水素・窒素ガス雰囲気等の非酸化性雰囲気中で780
℃〜900℃、10〜120分間加熱し、ろう材ペーストの有機溶剤および溶媒・分散剤を気体に変えて発散させるとともにろう材２を溶融させることによって行なわれる。 In order to connect each member with the brazing material 2, a brazing material paste is printed and applied in a predetermined pattern with a thickness of, for example, 30 to 50 μm by screen printing or the like on at least one of the joining surfaces of the respective members. 780 in a non-oxidizing atmosphere such as a vacuum or a hydrogen gas atmosphere or a hydrogen / nitrogen gas atmosphere while applying a load of 5 to 10 kPa on the metal plate.
It is carried out by heating at a temperature of from C to 900 C for 10 to 120 minutes, changing the organic solvent and the solvent / dispersant of the brazing filler metal into a gas and releasing it, and melting the brazing filler metal 2.

表層金属回路板３、内層金属回路板４、金属板11、金属柱５および放熱板８が銅から成る場合は、活性金属を含まない、通常のろう材ペーストは、銀および銅粉末，銀−銅合金粉末，またはこれらの混合粉末から成る銀ろう材（例えば、銀：72質量％−銅：28質量％）粉末に対して適当なバインダーと有機溶剤・溶媒とを添加混合し、混練することによって製作される。活性金属入りのろう材ペーストは、この通常のろう材ペーストに、チタン，ハフニウム，ジルコニウムまたはその水素化物等の活性金属を銀ろう材に対して２〜５質量％添加混合し、混練することによって製作される。   When the surface layer metal circuit board 3, the inner layer metal circuit board 4, the metal plate 11, the metal pillar 5 and the heat sink 8 are made of copper, the normal brazing material paste containing no active metal is silver and copper powder, silver- A suitable binder and an organic solvent / solvent are added and mixed to a copper alloy powder or a silver brazing material (for example, silver: 72% by mass—copper: 28% by mass) composed of a mixed powder of these, and kneaded. Produced by. The brazing material paste containing the active metal is obtained by adding 2 to 5% by mass of an active metal such as titanium, hafnium, zirconium, or a hydride thereof to the normal brazing material paste, and kneading. Produced.

表層金属回路板３、内層金属回路板４、金属板11、金属柱５および放熱板８がアルミニウムから成る場合は、銀ろう材に換えてアルミニウムろう材（例えば、アルミニウム：88質量％−シリコン：12質量％）を用いればよい。この場合も同様にしてろう材ペーストおよび活性金属入りろう材ペーストを作製して、同様にして接合すればよい。アルミニウムろう材２を使用した場合には、銅より低温の約600℃で接合することができる。   When the surface layer metal circuit board 3, the inner layer metal circuit board 4, the metal plate 11, the metal pillar 5, and the heat sink 8 are made of aluminum, an aluminum brazing material (for example, aluminum: 88 mass% -silicon: 12% by mass) may be used. In this case as well, a brazing material paste and a brazing material paste containing an active metal may be produced in the same manner and joined in the same manner. When the aluminum brazing material 2 is used, bonding can be performed at about 600 ° C., which is lower than copper.

活性金属を含まない、通常のろう材ペーストで表層金属回路板３または内層金属回路板４、金属板11、あるいは放熱板８をセラミック基板１に接合するには、セラミック基板１上にメタライズ層を形成しておき、メタライズ層と表層金属回路板３または内層金属回路板４、金属板11、あるいは放熱板８との間にろう材ペーストを配置すればよい。セラミック基板１上のメタライズ層は、セラミック基板１を作製する際に、セラミックグリーンシート上にメタライズペーストを所定パターン形状に印刷塗布しておき、焼成することによって形成しておくか、セラミック基板１を作製した後に、セラミック基板１上にメタライズペーストを所定パターン形状に印刷塗布して焼き付けることによって形成すればよい。メタライズペーストは、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）またはこれらの混合粉末から成る金属粉末と、適当なバインダーと有機溶剤・溶媒とを添加混合し、混練することによって製作される。   In order to join the surface layer metal circuit board 3 or the inner layer metal circuit board 4, the metal plate 11, or the heat sink 8 to the ceramic substrate 1 with a normal brazing material paste containing no active metal, a metallized layer is formed on the ceramic substrate 1. The brazing material paste may be disposed between the metallized layer and the surface metal circuit board 3 or the inner metal circuit board 4, the metal plate 11, or the heat sink 8. The metallized layer on the ceramic substrate 1 is formed by printing and applying a metallized paste in a predetermined pattern shape on a ceramic green sheet when the ceramic substrate 1 is manufactured, or firing the ceramic substrate 1. After fabrication, the metallized paste may be formed on the ceramic substrate 1 by printing, applying and baking it in a predetermined pattern shape. The metallized paste is manufactured by adding and mixing a metal powder composed of tungsten (W), molybdenum (Mo), manganese (Mn), or a mixed powder thereof, an appropriate binder, an organic solvent / solvent, and kneading. .

また、表層金属回路板３は、セラミック基板１に接合した後に、その表面にニッケルから成る、良導電性で、かつ耐蝕性およびろう材との濡れ性が良好な金属をめっき法により被着させておくと、表層金属回路板３に半導体素子等の電子部品５を半田を介して強固に接着させることができるとともに、表層金属回路板３と外部電気回路との電気的接続を良好なものとすることができる。この場合は、内部に燐を８〜15質量％含有させてニッケル−燐のアモルファス合金としておくと、ニッケルから成るめっき層の表面酸化を良好に防止してろう材との濡れ性等を長く維持することができるので好ましい。ニッケルに対する燐の含有量が８質量％未満となると、あるいは15質量％を超えると、ニッケル−燐のアモルファス合金を形成するのが困難となってめっき層に半田を強固に接着させることが困難となりやすい。このニッケルから成るめっき層は、その厚みが1.5μｍ未満の場合には、
表層金属回路板３の表面を完全に被覆することができず、表層金属回路板３の酸化腐蝕を有効に防止することができなくなる傾向がある。また、10μｍを超えると、特にセラミッ
ク基板の厚さが300μｍ未満の薄いものになった場合には、めっき層の内部に内在する内
在応力が大きくなってセラミック基板に反りまたは割れ等が発生しやすくなってしまう。また、放熱板８にも同様のニッケル金属層を形成しておくと、外部回路基板または冷却体への接合が良好になるのでよい。 Further, after the surface layer metal circuit board 3 is bonded to the ceramic substrate 1, a metal having good conductivity, corrosion resistance and good wettability with a brazing material is deposited on the surface thereof by a plating method. In this case, the electronic component 5 such as a semiconductor element can be firmly bonded to the surface metal circuit board 3 via solder, and the electrical connection between the surface metal circuit board 3 and the external electric circuit is good. can do. In this case, if an amorphous alloy of nickel-phosphorus is prepared by containing 8 to 15% by mass of phosphorus inside, the surface of the plating layer made of nickel is prevented well and the wettability with the brazing material is maintained for a long time. This is preferable. When the content of phosphorus with respect to nickel is less than 8% by mass or more than 15% by mass, it becomes difficult to form an amorphous alloy of nickel-phosphorus, and it becomes difficult to firmly bond the solder to the plating layer. Cheap. If the thickness of this nickel plating layer is less than 1.5 μm,
There is a tendency that the surface of the surface metal circuit board 3 cannot be completely covered, and the oxidative corrosion of the surface metal circuit board 3 cannot be effectively prevented. If the thickness exceeds 10 μm, especially when the thickness of the ceramic substrate is less than 300 μm, the internal stress inside the plating layer increases and the ceramic substrate is likely to warp or crack. turn into. Further, if a similar nickel metal layer is formed on the heat radiating plate 8, the bonding to the external circuit board or the cooling body may be good.

２層のセラミック基板１の間に１層の金属板11を接合させた回路基板を用いて表層金属回路板３、内層金属回路板４および放熱板８をあらかじめ所定パターンに形成して接合する場合は、以下のようにすればよい。まず、所定の位置に貫通孔１ｂを有するセラミック基板１を２枚と回路貫通孔１ａを有する金属板11を１枚準備する。また、金属板をプレス加工またはエッチング加工等を用い、表層金属回路板３、内層金属回路板４、金属柱５および放熱板８の所定パターン形状に加工する。次にセラミック基板１と金属板11が相対する接合部の少なくとも一方に、接合後にろう材２となる活性金属入りのろう材ペーストを所定形状にスクリーン印刷等で塗布する。金属柱５の上下面には、ろう材２を予め形成しておく。このろう材２は、金属柱５の表裏にスクリーン印刷で同様にろう材ペーストを形成しても良いし、表裏にろう材２をクラッドした所定の厚みの金属板を金属柱５の寸法に打ち抜くことで形成してもよい。各部材を所定の位置に配置し、位置がずれないように治具等を用いて荷重をかけながら真空中でろう材２が溶融する温度まで昇温し各部材を接合することで、セラミック回路基板となる。   When the surface layer metal circuit board 3, the inner layer metal circuit board 4 and the heat radiating plate 8 are formed in a predetermined pattern and bonded using a circuit board in which one layer of the metal plate 11 is bonded between the two layers of the ceramic substrate 1. Is as follows. First, two ceramic substrates 1 having through holes 1b at predetermined positions and one metal plate 11 having circuit through holes 1a are prepared. Further, the metal plate is processed into a predetermined pattern shape of the surface metal circuit board 3, the inner metal circuit board 4, the metal pillar 5, and the heat radiating plate 8 using press working or etching. Next, a brazing material paste containing an active metal, which becomes the brazing material 2 after joining, is applied to at least one of the joining portions where the ceramic substrate 1 and the metal plate 11 face each other by screen printing or the like. The brazing material 2 is formed in advance on the upper and lower surfaces of the metal pillar 5. In this brazing material 2, a brazing material paste may be similarly formed on the front and back of the metal column 5 by screen printing, or a metal plate having a predetermined thickness with the brazing material 2 clad on the front and back is punched to the dimensions of the metal column 5. You may form by. By placing each member at a predetermined position and applying a load using a jig or the like so that the position does not shift, the temperature is raised to a temperature at which the brazing filler metal 2 melts in a vacuum, and the respective members are joined to each other. It becomes a substrate.

内層金属回路板４と金属柱５とによる内部回路を形成した多層基板の上面および下面に、セラミック基板１と同程度の大きさおよび形状の金属板をセラミック基板１に接合した後に、金属板をエッチングで表層金属回路板３および放熱板８の所定パターン形状に加工する場合は、例えば以下のようにする。セラミック基板１の上に接合された金属板の表面にエッチングレジストインクをスクリーン印刷法等の技術を採用して所定パターン形状に印刷塗布してレジスト膜を形成した後、例えば金属板が銅板である場合であれば、塩化第２鉄，塩化第２銅溶液等のエッチング液に浸漬したり、エッチング液を吹き付けたりして表層金属回路板３および放熱板８の所定パターン以外の部分を除去し、レジスト膜を除去すればよい。   A metal plate having the same size and shape as the ceramic substrate 1 is joined to the ceramic substrate 1 on the upper surface and the lower surface of the multilayer substrate on which the internal circuit formed by the inner layer metal circuit plate 4 and the metal pillar 5 is formed. When processing into the predetermined pattern shape of the surface metal circuit board 3 and the heat sink 8 by etching, for example, the following is performed. An etching resist ink is applied to the surface of the metal plate bonded on the ceramic substrate 1 by using a technique such as a screen printing method to form a resist film by printing and applying to a predetermined pattern shape. For example, the metal plate is a copper plate. If so, remove portions other than the predetermined pattern of the surface metal circuit board 3 and the heat sink 8 by immersing in an etching solution such as ferric chloride, cupric chloride solution or spraying the etching solution, The resist film may be removed.

また、セラミック回路基板が、図１〜図３に示す例のような、内層金属回路板４がセラミック基板１に接合されている場合であれば、図５〜図７に示すような工程で内層金属回路板４と金属板11もエッチングによって所定パターン形状に加工することができる。まず、図５（ａ）に示す例のように、貫通孔１ａを有する上層用のセラミック基板１の上面および下面に、セラミック基板１と同程度の大きさの、表層金属回路板３となる金属板３’および内層金属回路板４と金属板11となる金属板４’がそれぞれ接合され、これらが貫通孔１ａ内の金属柱５で接続されたものを、上記と同様の方法で形成する。次に、図５（ｂ）に示す例のように、金属板３’および金属板４’の表面に、それぞれ表層金属回路板３、内層金属回路板４および金属板11の所定パターン形状のレジスト膜10を形成する。次いで、図５（ｃ）および図５（ｄ）に示す例のように、金属板３’、金属板４’のレジスト膜10に覆われていない不要部分をエッチング液によって溶解し、レジスト膜10を剥離することで、セラミック回路基板の上側だけ（上側回路基板）を作製する。次に、図６（ａ）に示す例のように、所定の貫通孔１ａを有する下層用のセラミック基板１の下面には、セラミック回路基板の下面の表面金属回路板３および放熱板８となる、セラミック基板１と同程度の大きさの金属板３’が接合されたものを作製する。次に、図６（ｂ）に示す例のように、金属板３’の表面に、表層金属回路板３および放熱板８の所定パターン形状のレジスト膜10を形成する。次いで、図６（ｃ）および図６（ｄ）に示す例のように、金属板３’のレジスト膜10に覆われていない不要部分をエッチング液によって溶解し、レジスト膜10を剥離することで、セラミック回路基板の下側だけ（下側回路基板）を作製する。このとき、回路貫通穴１ａおよび貫通孔１ｂにエッチング液が入って、金属柱５または金属板３’の貫通孔１ｂ内に露出する部分がエッチングされることがないように、中間層用の
セラミック基板１の上面の回路貫通孔１ａの開口を治具またはフィルム上のレジスト等で塞いでおくとよい。そして、図７（ａ）に示す例のように、下側回路基板の貫通孔１ａ内にろう材２を上下面に被着させた金属柱５を配置して、上側回路基板と下側回路基板とを内層金属回路板４と下側回路基板の貫通孔１ａ内の金属柱５が接続するように重ねて、図７（ｂ）に示す例のように、金属板11と下層用のセラミック基板１および内層金属回路板４と下層用のセラミック基板の金属柱５との間をろう材２で接合することによって、図１に示す例のような、複数のセラミック基板１および複数のセラミック基板１の間に設けられた金属板11が積層された構造の本実施形態のセラミック回路基板を作製することができる。この方法では、表層金属回路板３および内層金属回路板４は、共にセラミック基板１に大きさの大きい金属板３’および金属板４’を接合させてからエッチングで所定パターン形状に加工することができるので、金属板３’および金属板４’が取り扱いによって曲がってしまう可能性が減少するために、柔らかい銅板を使用する場合または薄い金属板を用いる場合には好ましい。また、１つのセラミック基板１上には１枚の金属板３’または金属板４’を配置すればよいので、接合前のセラミック基板１と金属板３’および金属板４’とを重ねて配置するのが容易であり、位置合わせも容易である。 If the ceramic circuit board is a case where the inner metal circuit board 4 is bonded to the ceramic substrate 1 as in the example shown in FIGS. 1 to 3, the inner layer is formed by the steps shown in FIGS. 5 to 7. The metal circuit board 4 and the metal board 11 can also be processed into a predetermined pattern shape by etching. First, as in the example shown in FIG. 5 (a), the metal that becomes the surface metal circuit board 3 having the same size as the ceramic substrate 1 is formed on the upper and lower surfaces of the upper ceramic substrate 1 having the through holes 1a. The plate 3 ′, the inner metal circuit plate 4 and the metal plate 4 ′ to be the metal plate 11 are joined and connected by the metal pillar 5 in the through hole 1a, and formed by the same method as described above. Next, as in the example shown in FIG. 5B, resists having predetermined patterns on the surface metal circuit board 3, the inner metal circuit board 4 and the metal board 11 are formed on the surfaces of the metal plate 3 ′ and the metal plate 4 ′, respectively. A film 10 is formed. Next, as in the example shown in FIGS. 5C and 5D, unnecessary portions of the metal plate 3 ′ and the metal plate 4 ′ that are not covered with the resist film 10 are dissolved by the etching solution, and the resist film 10 Is peeled to produce only the upper side of the ceramic circuit board (upper circuit board). Next, as in the example shown in FIG. 6A, the lower surface of the ceramic substrate 1 for the lower layer having the predetermined through hole 1a becomes the surface metal circuit board 3 and the heat sink 8 on the lower surface of the ceramic circuit board. Then, a metal plate 3 ′ having the same size as the ceramic substrate 1 is bonded. Next, as in the example shown in FIG. 6B, a resist film 10 having a predetermined pattern shape of the surface metal circuit board 3 and the heat sink 8 is formed on the surface of the metal plate 3 ′. Next, as in the example shown in FIGS. 6C and 6D, unnecessary portions of the metal plate 3 ′ that are not covered with the resist film 10 are dissolved with an etching solution, and the resist film 10 is peeled off. Only the lower side of the ceramic circuit board (lower circuit board) is produced. At this time, the ceramic for the intermediate layer is prevented so that the etchant enters the circuit through hole 1a and the through hole 1b and the portion exposed in the through hole 1b of the metal pillar 5 or the metal plate 3 ′ is not etched. The opening of the circuit through hole 1a on the upper surface of the substrate 1 may be closed with a jig or a resist on a film. Then, as in the example shown in FIG. 7A, the metal pillar 5 with the brazing material 2 attached to the upper and lower surfaces is disposed in the through hole 1a of the lower circuit board, and the upper circuit board and the lower circuit are arranged. The substrate is overlapped so that the inner metal circuit board 4 and the metal pillar 5 in the through hole 1a of the lower circuit board are connected to each other, and the metal plate 11 and the ceramic for the lower layer as shown in FIG. 7B. A plurality of ceramic substrates 1 and a plurality of ceramic substrates as in the example shown in FIG. 1 are obtained by joining the substrate 1 and the inner metal circuit board 4 and the metal pillars 5 of the ceramic substrate for the lower layer with the brazing material 2. The ceramic circuit board of this embodiment having a structure in which the metal plates 11 provided between the layers 1 are laminated can be manufactured. In this method, both the surface layer metal circuit board 3 and the inner layer metal circuit board 4 can be processed into a predetermined pattern shape by etching after joining the large metal plate 3 ′ and metal plate 4 ′ to the ceramic substrate 1. Since the possibility that the metal plate 3 ′ and the metal plate 4 ′ are bent by handling is reduced, it is preferable when a soft copper plate or a thin metal plate is used. Further, since one metal plate 3 ′ or metal plate 4 ′ may be arranged on one ceramic substrate 1, the ceramic substrate 1 before joining, the metal plate 3 ′, and the metal plate 4 ′ are arranged so as to overlap each other. It is easy to do and alignment is easy.

内層金属回路板４は、図１および図２に示す例、ならびに製造工程を示す図５〜図７の例では、その上面は上層のセラミック基板１に、下面は下層のセラミック基板１にろう材２で接合されているが、図３に示す例のように内層金属回路板４の上下面のうちの片面だけをセラミック基板１に接合してもよいし、図４に示す例のようにセラミック基板１に接合しなくてもよい。   In the example shown in FIGS. 1 and 2 and the example of FIGS. 5 to 7 showing the manufacturing process, the inner layer metal circuit board 4 has a top surface on the upper ceramic substrate 1 and a lower surface on the lower ceramic substrate 1. 2, but only one side of the upper and lower surfaces of the inner metal circuit board 4 may be bonded to the ceramic substrate 1 as in the example shown in FIG. 3, or ceramic as in the example shown in FIG. 4. It is not necessary to join to the substrate 1.

図４に示す例のように、上下のセラミック基板１と内層金属回路板４とが直接接合しない場合は、セラミック基板１と（セラミック基板１に金属柱５および表層金属回路板３を介して接合された）内層金属回路板４との間に発生する熱応力は、セラミック基板１に直接接続されていない内層金属回路板４が変形して緩和されやすくなる。これによって、金属柱５を介して表層金属回路板３に加わる応力も小さいものとなる。また、構造的な理由以外にも、内層金属回路板４が接合時のろう材２からの金属拡散によって硬度が高くなる部分が少ないという理由でも、金属柱５を介して表層金属回路板３に加わる応力が小さくなるので好ましい。   When the upper and lower ceramic substrates 1 and the inner metal circuit board 4 are not directly joined as in the example shown in FIG. 4, the ceramic substrate 1 is joined to the ceramic substrate 1 via the metal pillar 5 and the surface metal circuit board 3. The thermal stress generated between the inner layer metal circuit board 4 and the inner layer metal circuit board 4 is easily relaxed by deformation of the inner layer metal circuit board 4 not directly connected to the ceramic substrate 1. As a result, the stress applied to the surface metal circuit board 3 through the metal pillar 5 is also reduced. In addition to the structural reason, the inner layer metal circuit board 4 is connected to the surface metal circuit board 3 through the metal pillars 5 for the reason that there are few portions where the hardness is increased by metal diffusion from the brazing material 2 at the time of joining. This is preferable because the applied stress is small.

また、内層金属回路板４の上下面のうちの片面だけをセラミック基板１に接合する場合、または内層金属回路板４の上下面ともセラミック基板１に接合する場合であっても、図３および図４に示す例のように、内層金属回路板４の上下面の全面でセラミック基板１に接合しないようにすると、内層金属回路板４が変形しやすく、またろう材２からの金属拡散によって硬度が高くなる部分が少なくなるので、応力をより緩和することができる。   Further, even when only one of the upper and lower surfaces of the inner layer metal circuit board 4 is bonded to the ceramic substrate 1 or when both the upper and lower surfaces of the inner layer metal circuit board 4 are bonded to the ceramic substrate 1, FIG. 3 and FIG. As in the example shown in FIG. 4, if the upper and lower surfaces of the inner layer metal circuit board 4 are not joined to the ceramic substrate 1, the inner layer metal circuit board 4 is easily deformed, and the hardness is increased by metal diffusion from the brazing material 2. Since the heightened portion is reduced, the stress can be further relaxed.

このように応力を緩和することができると、窒化アルミニウム質セラミックスのように熱伝導率は高いが機械的強度が小さいという材料から成るセラミック基板１を表層のセラミック基板１としても用いることができるようになり、全層窒化アルミニウム質セラミックスで形成することができるので、熱放散性と温度サイクル信頼性の両方の特性を両立させたセラミック回路基板とすることができる。この場合は、特に熱放散性の高いセラミック回路基板とすることができる。   When the stress can be relaxed in this way, the ceramic substrate 1 made of a material having high thermal conductivity but low mechanical strength like the aluminum nitride ceramic can be used as the surface ceramic substrate 1. Thus, since it can be formed of an all-layer aluminum nitride ceramic, a ceramic circuit board having both heat dissipation and temperature cycle reliability can be obtained. In this case, a ceramic circuit board having a particularly high heat dissipation property can be obtained.

本実施形態の回路基板において、セラミック基板１に加わる熱応力は、金属板11によって圧縮応力が加えられるが、セラミック基板１は圧縮応力に対しては、引っ張り応力の10倍程度の破壊強度を持つため、セラミック基板１が金属板11によって加えられる応力によって破壊する可能性は小さいため、表層金属回路板３、内層金属回路板４および放熱板８とセラミック基板１との熱膨張係数の差によって発生する引っ張り応力がセラミック基板１を破壊する主な原因となるが、この応力は接合しているこれら金属の硬さと、回路基板
と表層金属回路板３（内層金属回路板４）の接合長さに比例して接合している表層金属回路板３（内層金属回路板４）とその外側にあるセラミック基板１との境界部分に加わる。そのため、上述したように、内層金属回路板４は、図４に示す例のようにセラミック基板１に接合しないのが好ましく、接合する場合であっても、図２および図３に示す例のように、内層金属回路板４の上下面の全面でセラミック基板１に接合しないようにすると、ろう材２の拡散によって内層金属回路板４が硬くなることが抑えられるので好ましい。 In the circuit board of the present embodiment, the thermal stress applied to the ceramic substrate 1 is a compressive stress applied by the metal plate 11, but the ceramic substrate 1 has a fracture strength of about ten times the tensile stress with respect to the compressive stress. Therefore, since the possibility that the ceramic substrate 1 is destroyed by the stress applied by the metal plate 11 is small, the ceramic substrate 1 is generated due to the difference in thermal expansion coefficient between the surface layer metal circuit board 3, the inner layer metal circuit board 4 and the heat sink 8 The tensile stress is a major cause of the destruction of the ceramic substrate 1, and this stress depends on the hardness of these metals being joined and the joining length of the circuit board and the surface metal circuit board 3 (inner metal circuit board 4). It is added to a boundary portion between the surface layer metal circuit board 3 (inner layer metal circuit board 4) and the ceramic substrate 1 outside thereof which are bonded in proportion. Therefore, as described above, it is preferable that the inner layer metal circuit board 4 is not joined to the ceramic substrate 1 as in the example shown in FIG. 4, and even if it is joined, the example shown in FIG. 2 and FIG. Furthermore, it is preferable that the inner layer metal circuit board 4 is not bonded to the ceramic substrate 1 over the entire upper and lower surfaces of the inner layer metal circuit board 4 because the inner layer metal circuit board 4 is prevented from becoming hard due to diffusion of the brazing material 2.

本実施形態のセラミック回路基板において、多層基板は、複数のセラミック基板１と複数のセラミック基板１の間に設けられた金属板11とを含んでおり、金属板11は、回路貫通孔11ａを有している。多層基板の内部に設けられた内層金属回路板４は、金属板11の回路貫通孔11ａ内に設けられている。本実施形態のセラミック回路基板は、このような構成を含んでいることによって、セラミック基板１に伝導された熱が金属板11を介して外部へ放散され、放熱性に関して向上されている。   In the ceramic circuit substrate of the present embodiment, the multilayer substrate includes a plurality of ceramic substrates 1 and a metal plate 11 provided between the plurality of ceramic substrates 1, and the metal plate 11 has a circuit through hole 11a. doing. The inner layer metal circuit board 4 provided in the multilayer substrate is provided in the circuit through hole 11 a of the metal plate 11. Since the ceramic circuit board of this embodiment includes such a configuration, the heat conducted to the ceramic board 1 is dissipated to the outside through the metal plate 11, and the heat dissipation is improved.

本実施形態の電子装置は、上記構成のセラミック回路基板と、セラミック回路基板に搭載された電子部品６とを含んでいることによって、例えば電子部品６によって発生されてセラミック回路基板のセラミック基板１に伝導された熱が金属板11を介して外部へ放散され、放熱性に関して向上されている。   The electronic device according to the present embodiment includes the ceramic circuit board having the above-described configuration and the electronic component 6 mounted on the ceramic circuit board. For example, the electronic device is generated by the electronic component 6 and applied to the ceramic substrate 1 of the ceramic circuit board. The conducted heat is dissipated to the outside through the metal plate 11, and heat dissipation is improved.

また、図８に示す本発明の他の実施形態では、セラミック回路基板の下面の中央部に比較的大きい放熱板８が接合されているが、図１に示す例のように、放熱板８のパターンを複数の小さいものにして放熱板８とセラミック基板１との接合長さを短くすることによって熱応力を小さくするのが好ましい。具体的には、セラミック基板１と表層金属回路板３等の金属板との接合長さが10ｍｍを超えないようにするとよい。   Further, in another embodiment of the present invention shown in FIG. 8, a relatively large heat sink 8 is joined to the central portion of the lower surface of the ceramic circuit board. However, as in the example shown in FIG. It is preferable to reduce the thermal stress by reducing the joining length between the heat sink 8 and the ceramic substrate 1 by using a plurality of small patterns. Specifically, the bonding length between the ceramic substrate 1 and the metal plate such as the surface metal circuit board 3 should not exceed 10 mm.

図８に示す例では、最上層のセラミック基板１の上面に電子部品６の搭載部および表層金属回路板３を取り囲むような枠体９を設けている。この例では、枠体９は、セラミック基板１の上に、順に金属枠体９ｂ、絶縁枠体９ａ、金属枠体９ｂがろう材２を介して接合されて形成されている。上側の金属枠体９ｂは、蓋を接合するためのものである。この枠体９の上に金属等からなる蓋をろう接、シーム溶接またはＹＡＧレーザー溶接等の溶接によって気密に接合することで、電子部品６を気密封止した電子装置とすることができる。このようにすることによって、電子部品６を気密に封着するとともに、多層セラミック基板の下面の表層金属回路板３を外部端子として外部回路に電気的に接続することができるようになっている。下側の金属枠体９ｂは、表層金属回路板３と同様の方法で、表層金属回路板３と同時に形成すればよい。下側の金属枠体９ｂの上には、セラミック基板１と同様のセラミックスから成る絶縁枠体９ａとが活性金属で接合され、さらに絶縁枠体９ａの上に活性金属で上側の金属枠体９ｂが接合される。図８に示す例では、このように金属枠体９ｂと絶縁枠体９ａとを積層して接合することによって枠体９を形成することで、セラミック回路基板に搭載される電子部品６より高さの高い枠体９を形成している。枠体９は、図８に示す例に限られるものではなく、例えば、下側の金属枠体９ｂだけで枠体９を形成して、電子部品６を覆うような箱型の蓋を接合してもよい。   In the example shown in FIG. 8, a frame body 9 is provided on the upper surface of the uppermost ceramic substrate 1 so as to surround the mounting portion of the electronic component 6 and the surface metal circuit board 3. In this example, the frame body 9 is formed on a ceramic substrate 1 by sequentially joining a metal frame body 9 b, an insulating frame body 9 a, and a metal frame body 9 b through a brazing material 2. The upper metal frame 9b is for joining the lid. An electronic device in which the electronic component 6 is hermetically sealed can be obtained by airtightly bonding a lid made of metal or the like on the frame body 9 by welding such as brazing, seam welding, or YAG laser welding. By doing so, the electronic component 6 can be hermetically sealed, and the surface metal circuit board 3 on the lower surface of the multilayer ceramic substrate can be electrically connected to an external circuit as an external terminal. The lower metal frame 9 b may be formed simultaneously with the surface metal circuit board 3 in the same manner as the surface metal circuit board 3. On the lower metal frame 9b, an insulating frame 9a made of the same ceramic as the ceramic substrate 1 is joined with active metal, and the upper metal frame 9b with active metal on the insulating frame 9a. Are joined. In the example shown in FIG. 8, the frame body 9 is formed by stacking and joining the metal frame body 9b and the insulating frame body 9a in this way, so that the height is higher than the electronic component 6 mounted on the ceramic circuit board. A high frame 9 is formed. The frame body 9 is not limited to the example shown in FIG. 8. For example, the frame body 9 is formed only by the lower metal frame body 9 b and a box-shaped lid that covers the electronic component 6 is joined. May be.

図９に示されているように、本発明の他の実施形態の電子装置において、内層金属回路板４は、金属柱５を介して、多層基板の上面のうち枠体９の外側の領域に設けられた表面金属回路板３に電気的に接続されている。すなわち、本発明の他の実施形態の電子装置において、多層基板の上面のうち枠体９の内側に設けられた表面金属回路板３と枠体９の外側に設けられた表面金属回路板３とが、内層金属回路板４および金属柱５を介して電気的に接続されている。図９に示された実施形態の変形例として、金属板11が例えば金属柱のような金属部材によって放熱板８に熱的に結合されていると、例えば電子部品６によって発生された熱の伝導または放散が向上される。   As shown in FIG. 9, in the electronic device according to another embodiment of the present invention, the inner layer metal circuit board 4 is disposed in a region outside the frame body 9 on the upper surface of the multilayer substrate via the metal pillar 5. It is electrically connected to the surface metal circuit board 3 provided. That is, in the electronic device according to another embodiment of the present invention, the surface metal circuit board 3 provided inside the frame body 9 and the surface metal circuit board 3 provided outside the frame body 9 on the upper surface of the multilayer substrate. Are electrically connected through the inner metal circuit board 4 and the metal pillars 5. As a modification of the embodiment shown in FIG. 9, when the metal plate 11 is thermally coupled to the heat sink 8 by a metal member such as a metal column, for example, conduction of heat generated by the electronic component 6 is performed. Or the dissipation is improved.

上記のような実施形態の回路基板に電子部品６を搭載し、電気的に接続することで本実施形態の電子装置となる。本実施形態の電子装置によれば、上記各構成の本実施形態のセラミック回路基板に電子部品６が搭載されていることから、大電流を流すことができ、信頼性が高く、小型で薄型化の電子装置となる。   The electronic component 6 is mounted on the circuit board of the embodiment as described above and is electrically connected to the electronic device of the present embodiment. According to the electronic device of the present embodiment, since the electronic component 6 is mounted on the ceramic circuit board of the present embodiment having the above-described configuration, a large current can flow, the reliability is high, the size is small, and the thickness is reduced. It becomes an electronic device.

電子部品６としては、トランジスタ，ＣＰＵ（Central Processing Unit）用のＬＳＩ
（Large Scale Integrated circuit），ＩＧＢＴ（Insulated Gate Bipolar Transistor
）やＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）等の半
導体素子が挙げられる。 Electronic components 6 include transistors, LSIs for CPU (Central Processing Unit)
(Large Scale Integrated circuit), IGBT (Insulated Gate Bipolar Transistor)
) And MOS-FET (Metal Oxide Semiconductor-Field Effect Transistor).

電子部品６は、半田またはＡｕ−Ｓｉ合金等の金属接合材あるいは導電性樹脂で固定されて回路基板に搭載され、ボンディングワイヤ７により電気的に接続される。図１〜図７に示す例では、上から１層目のセラミック基板１の上面に電子部品６を搭載するための表層金属回路板３を形成しているが、セラミック基板１の上面に直接、または第１のセラミック基板１の上面に形成したメタライズ層の上、もしくは、第１のセラミック基板１の中央部を切り抜き、金属板11上に搭載してもよい。   The electronic component 6 is fixed with a metal bonding material such as solder or Au—Si alloy or a conductive resin, mounted on a circuit board, and electrically connected by a bonding wire 7. In the example shown in FIG. 1 to FIG. 7, the surface layer metal circuit board 3 for mounting the electronic component 6 is formed on the upper surface of the first ceramic substrate 1 from above, but directly on the upper surface of the ceramic substrate 1. Alternatively, the metallized layer formed on the upper surface of the first ceramic substrate 1 or the central portion of the first ceramic substrate 1 may be cut out and mounted on the metal plate 11.

図10（ａ）〜（ｃ）、図11（ａ）〜（ｃ）、図12（ａ）〜（ｃ）に示す例では、複数のセラミック基板１のうち金属板11上に設けられたセラミック基板１が、開口部１ｂを有しており、内層金属回路板４の一部が、平面視で開口部１ｂにおいて露出している。このような構成を含んでいることによって、図８の構造に比べて電子部品６と放熱板８の間のセラミック基板１を２枚から１枚にできるため、電子部品６を載置した電子装置の厚さをより薄くすることができる。また、図８の構造に比べて電子部品６と放熱板８の間のセラミック基板１を２枚から１枚にできるため、電子部品６から発生した熱が金属板11を介して、より効率的に外部へ放散され、放熱性がより向上する。   In the example shown in FIGS. 10A to 10C, FIGS. 11A to 11C, and FIGS. 12A to 12C, the ceramic provided on the metal plate 11 among the plurality of ceramic substrates 1. The board | substrate 1 has the opening part 1b, and a part of inner layer metal circuit board 4 is exposed in the opening part 1b by planar view. By including such a configuration, the ceramic substrate 1 between the electronic component 6 and the heat radiating plate 8 can be changed from two to one as compared with the structure of FIG. Can be made thinner. Further, since the ceramic substrate 1 between the electronic component 6 and the heat radiating plate 8 can be changed from two to one as compared with the structure of FIG. 8, the heat generated from the electronic component 6 is more efficient through the metal plate 11. The heat dissipation is further improved.

上側のセラミック基板１に開口部１ｂを形成するには、焼成した矩形のセラミック基板に開口部１ｂが形成されるようにレーザー加工で中央部を切り抜いたり、生シートに金型等で開口部１ｂを打ち抜いてから焼成する等で形成することができる。開口部１ｂを形成したセラミック基板１の上面に金属板を活性金属入りのろう材２で接合しエッチングで枠体９を形成することで上側回路基板を作成する。その後、下側のセラミック基板１の上下面に金属板を活性金属入りのろう材２で接合しエッチングすることで下側回路基板を作成する。上側回路基板と下側回路基板で使用した活性金属入りのろう材２より融点の低い活性金属入りのろう材２で上側回路基板と下側回路基板を接合することで図10（ａ）〜（ｃ）に示す例のように、より放熱性の優れたセラミック回路基板となる。   In order to form the opening 1b in the upper ceramic substrate 1, the central portion is cut out by laser processing so that the opening 1b is formed in the fired rectangular ceramic substrate, or the opening 1b is formed on a raw sheet with a mold or the like. It can be formed by punching out and firing. An upper circuit board is formed by joining a metal plate to the upper surface of the ceramic substrate 1 in which the opening 1b is formed with a brazing material 2 containing active metal and forming a frame 9 by etching. Thereafter, a metal plate is bonded to the upper and lower surfaces of the lower ceramic substrate 1 with a brazing material 2 containing active metal and etched to form a lower circuit substrate. By joining the upper circuit board and the lower circuit board with the brazing material 2 containing active metal having a melting point lower than that of the brazing material 2 containing active metal used in the upper circuit board and the lower circuit board, FIG. As in the example shown in c), the ceramic circuit board is more excellent in heat dissipation.

図10（ｂ）を用いて説明すると、内層金属回路板４の片方の端部は金属柱５とろう材２を介して接続されており、他方の端部はセラミック基板１と活性金属入りのろう材２で接続されており、内層金属回路板４の中央部付近には金属柱５およびセラミック基板１と接続していない部分が形成されている。また、内層金属回路板４は上側のセラミック基板１とは接続されていないので、下側のセラミック基板１と内層金属回路板４との間に発生する熱応力は、セラミック基板１に直接接続されていない部分の内層金属回路板４が変形して緩和されやすくなる。   Referring to FIG. 10B, one end of the inner metal circuit board 4 is connected to the metal pillar 5 via the brazing material 2, and the other end is connected to the ceramic substrate 1 and the active metal. A portion not connected to the metal pillar 5 and the ceramic substrate 1 is formed in the vicinity of the central portion of the inner layer metal circuit board 4. Further, since the inner layer metal circuit board 4 is not connected to the upper ceramic substrate 1, the thermal stress generated between the lower ceramic substrate 1 and the inner layer metal circuit board 4 is directly connected to the ceramic substrate 1. The portion of the inner metal circuit board 4 that is not deformed is easily deformed and relaxed.

また、内層金属回路板４は図11（ｂ）に示す例のように、部分的に２層となっていると、より組み立て易くなるので好ましい。その理由は、前述した上側回路基板と下側回路基板を作製する際、両方のセラミック基板１の上下面に表層金属回路板３と内層金属回路板４が活性金属入りのろう材２で接合していることで、セラミック基板１の片面だけに金属を接合した場合に比べて反りを小さくできるため、ろう材２で上側回路基板と下側回路基
板を接合する場合に位置合わせが容易になるからである。 Further, it is preferable that the inner layer metal circuit board 4 is partially composed of two layers as in the example shown in FIG. The reason is that when the upper circuit board and the lower circuit board described above are manufactured, the surface layer metal circuit board 3 and the inner layer metal circuit board 4 are joined to the upper and lower surfaces of both ceramic substrates 1 by the brazing material 2 containing active metal. As a result, the warpage can be reduced as compared with the case where metal is bonded to only one surface of the ceramic substrate 1, and therefore, when the upper circuit substrate and the lower circuit substrate are bonded with the brazing material 2, alignment becomes easy. It is.

また、図10（ａ）〜（ｃ）および図11（ａ）〜（ｃ）に対して図12（ａ）〜（ｃ）に示す例は、下側のセラミック基板１に貫通孔を形成し、電子部品６が接合される内層金属回路板４と放熱板８とが接合されている。この場合は、下側のセラミック基板１を介することなく、内層金属回路板４と放熱板８とが接合されているので、より熱放散性の高いセラミック回路基板とすることができる。さらに、上記したような電子部品６が接合される内層金属回路板４と放熱板８とを接合することに替えて、図１２（ｂ）に示す例のように、内層金属回路板４に相当する凸部を有する放熱板８を電子部品６に接合することが好ましい。この場合は、表面金属回路板３とは異なる材質で、セラミック基板１より熱伝導率が高く、電子部品６の熱膨張係数に近い放熱板８を電子部品６に接合することで、より熱放散性の高いセラミック回路基板とすることができる。   Further, in the example shown in FIGS. 12A to 12C with respect to FIGS. 10A to 10C and FIGS. 11A to 11C, a through-hole is formed in the lower ceramic substrate 1. The inner layer metal circuit board 4 to which the electronic component 6 is joined and the heat radiating plate 8 are joined. In this case, since the inner metal circuit board 4 and the heat radiating plate 8 are joined without using the lower ceramic substrate 1, a ceramic circuit substrate with higher heat dissipation can be obtained. Furthermore, instead of joining the inner layer metal circuit board 4 and the heat radiating plate 8 to which the electronic component 6 is joined as described above, it corresponds to the inner layer metal circuit board 4 as in the example shown in FIG. It is preferable to join the heat radiating plate 8 having convex portions to the electronic component 6. In this case, by dissipating heat dissipation plate 8, which is made of a material different from that of surface metal circuit board 3 and has a higher thermal conductivity than ceramic substrate 1 and close to the thermal expansion coefficient of electronic component 6, to electronic component 6, more heat dissipation It can be set as a highly reliable ceramic circuit board.

なお、放熱板８は、上側回路基板と下側回路基板を接合する時に同時に接合しても良い。同時に接合することで、工程を短縮することができるとともに、融点が２種類のろう材２でセラミック回路基板を作製できるようになる。   In addition, you may join the heat sink 8 simultaneously when joining an upper circuit board and a lower circuit board. By joining at the same time, the process can be shortened and a ceramic circuit board can be produced with two types of brazing materials 2 having melting points.

１・・・・・セラミック基板
１ａ・・・・貫通孔
１ｂ・・・・開口部
２・・・・・ろう材
３・・・・・表層金属回路板
４・・・・・内層金属回路板
５・・・・・金属柱
６・・・・・電子部品
７・・・・・ボンディングワイヤ
８・・・・・放熱板
９・・・・・枠体
９ａ・・・・絶縁枠体
９ｂ・・・・金属枠体
11・・・・・金属板
11ａ・・・・回路貫通孔 DESCRIPTION OF SYMBOLS 1 ... Ceramic substrate 1a ... Through-hole 1b ... Opening 2 ... Brazing material 3 ... Surface metal circuit board 4 ... Inner metal circuit board 5 ... Metal pillar 6 ... Electronic component 7 ... Bonding wire 8 ... Heat sink 9 ... Frame body 9a ... Insulation frame body 9b ... Metal frame
11 ... Metal plate
11a ・ ・ ・ ・ Circuit through hole

Claims (4)

複数のセラミック基板および該複数のセラミック基板の間に設けられた金属板を含んでおり、該金属板が回路貫通孔を有しており、前記複数のセラミック基板および前記金属板が互いにろう材によって接合された多層基板と、
該多層基板の上面または下面にろう材によって接合された表層金属回路板と、前記回路貫通孔内に設けられた内層金属回路板と、
前記複数のセラミック基板に形成された貫通孔内に配置されており、前記内層金属回路板にろう材によって接合された第１の端部と前記表層金属回路板にろう材によって接合された第２の端部とを有している金属柱とを備えており、
前記複数のセラミック基板のうち前記金属板上に設けられたセラミック基板が、開口部を有しているとともに、前記内層金属回路板の一部が、平面視で前記開口部において露出しており、
前記内層金属回路板の中央部付近には前記金属柱および前記セラミック基板と接続していない部分が形成されていることを特徴とするセラミック回路基板。 A plurality of ceramic substrates and a metal plate provided between the plurality of ceramic substrates, the metal plate having a circuit through-hole, and the plurality of ceramic substrates and the metal plate being mutually brazed by a brazing material Bonded multi-layer substrates,
A surface layer metal circuit board joined to the upper surface or lower surface of the multilayer substrate by a brazing material, an inner layer metal circuit board provided in the circuit through-hole,
A second end that is disposed in a through hole formed in the plurality of ceramic substrates and is joined to the inner metal circuit board by a brazing material and a second end joined to the surface metal circuit board by a brazing material. and a metal column having an end,
The ceramic substrate provided on the metal plate among the plurality of ceramic substrates has an opening, and a part of the inner layer metal circuit board is exposed in the opening in a plan view,
A ceramic circuit board characterized in that a portion not connected to the metal pillar and the ceramic substrate is formed in the vicinity of the center of the inner layer metal circuit board . 複数のセラミック基板および該複数のセラミック基板の間に設けられた金属板を含んでおり、該金属板が回路貫通孔を有しており、前記複数のセラミック基板および前記金属板が互いにろう材によって接合された多層基板と、
該多層基板の上面および下面にろう材によって接合された表層金属回路板と、前記回路貫通孔内に設けられた内層金属回路板と、
前記複数のセラミック基板に形成された貫通孔内に配置されており、前記内層金属回路板にろう材によって接合された第１の端部と前記表層金属回路板にろう材によって接合された第２の端部とを有している金属柱とを備えており、
前記内層金属回路板が前記セラミック基板に接合されていないことを特徴とするセラミック回路基板。 A plurality of ceramic substrates and a metal plate provided between the plurality of ceramic substrates, the metal plate having a circuit through-hole, and the plurality of ceramic substrates and the metal plate being mutually brazed by a brazing material Bonded multi-layer substrates,
A surface layer metal circuit board joined to the upper and lower surfaces of the multilayer substrate by a brazing material, an inner layer metal circuit board provided in the circuit through-hole,
A second end that is disposed in a through hole formed in the plurality of ceramic substrates and is joined to the inner metal circuit board by a brazing material and a second end joined to the surface metal circuit board by a brazing material. And a metal pillar having an end of
Features and to Rousset ceramic circuit board in that the inner metal circuit plate is not joined to the ceramic substrate. 請求項１または請求項２に記載されたセラミック回路基板と、
該セラミック回路基板に搭載された電子部品とを備えていることを特徴とする電子装置。 A ceramic circuit board according to claim 1 or 2 ,
And an electronic component mounted on the ceramic circuit board. 請求項１に記載されたセラミック回路基板と、
平面視において前記開口部内に設けられており、前記内層金属回路板の前記開口部から露出する部分に電気的に接続された電子部品とを備えていることを特徴とする電子装置。 A ceramic circuit board according to claim 1 ;
An electronic device comprising: an electronic component provided in the opening in a plan view and electrically connected to a portion exposed from the opening of the inner layer metal circuit board.
JP2012145739A 2011-07-29 2012-06-28 Ceramic circuit board and electronic device using the same Expired - Fee Related JP5960522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012145739A JP5960522B2 (en) 2011-07-29 2012-06-28 Ceramic circuit board and electronic device using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011167163 2011-07-29
JP2011167163 2011-07-29
JP2012145739A JP5960522B2 (en) 2011-07-29 2012-06-28 Ceramic circuit board and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2013051401A JP2013051401A (en) 2013-03-14
JP5960522B2 true JP5960522B2 (en) 2016-08-02

Family

ID=48013208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145739A Expired - Fee Related JP5960522B2 (en) 2011-07-29 2012-06-28 Ceramic circuit board and electronic device using the same

Country Status (1)

Country Link
JP (1) JP5960522B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104488078B (en) 2012-07-19 2017-11-21 三菱电机株式会社 Power semiconductor module
JP6680634B2 (en) * 2016-06-29 2020-04-15 京セラ株式会社 Substrate for mounting semiconductor element and semiconductor device
DE102018102144A1 (en) 2018-01-31 2019-08-01 Tdk Electronics Ag Electronic component
JP7033974B2 (en) * 2018-03-26 2022-03-11 京セラ株式会社 Ceramic circuit boards, packages and electronics

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613726A (en) * 1992-06-26 1994-01-21 Toshiba Corp Ceramic circuit substrate
JP3796855B2 (en) * 1996-10-15 2006-07-12 同和鉱業株式会社 Method for manufacturing circuit board having via hole
JP3545892B2 (en) * 1996-11-28 2004-07-21 インテル・コーポレーション High performance, high capacity package with high heat dissipation
JP2003101184A (en) * 2001-09-27 2003-04-04 Kyocera Corp Ceramic circuit board and production method therefor
JP2006100640A (en) * 2004-09-30 2006-04-13 Hitachi Metals Ltd Ceramic circuit board and power semiconductor module using same

Also Published As

Publication number Publication date
JP2013051401A (en) 2013-03-14

Similar Documents

Publication Publication Date Title
JP6018297B2 (en) Composite laminate and electronic device
JP2017212316A (en) Metal-ceramic bonding substrate and manufacturing method thereof
JP5960522B2 (en) Ceramic circuit board and electronic device using the same
JP5780777B2 (en) Ceramic circuit board and electronic device using the same
JP4926033B2 (en) Circuit board, package using the same, and electronic device
JP5902557B2 (en) Multilayer wiring board and electronic device
JP2012074591A (en) Circuit board and electronic divice
JP2007096252A (en) Liquid-cooling circuit substrate and liquid cooling electronic device
JP5812882B2 (en) Wiring board and electronic device
JP3850335B2 (en) Ceramic circuit board
JP5665479B2 (en) Circuit board and electronic device
JP4496043B2 (en) Electric element cooling module
JP5777456B2 (en) Ceramic circuit board and electronic device
JP2013229377A (en) Circuit board and electronic apparatus using the same
JP2013012687A (en) Ceramic circuit board and electronic device using the same
JP6760788B2 (en) Semiconductor packages and semiconductor devices
JP6603098B2 (en) Circuit board and electronic device
JP2011151338A (en) Circuit board, and electronic device using the same
JP2005101415A (en) Ceramic circuit board and method for manufacturing the same
US20240145323A1 (en) Electrical module and method of manufacturing an electrical module
JP2006073660A (en) Package for housing electric element, electric element unit and electric element cooling module
JP2012134230A (en) Circuit board and electronic apparatus using the same
JP6258635B2 (en) Circuit board and electronic device
JP2013021115A (en) Ceramic circuit board and electronic apparatus using the same
JP5865921B2 (en) Circuit board and electronic device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160623

R150 Certificate of patent or registration of utility model

Ref document number: 5960522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees