JP3545892B2 - High performance, high capacity package with high heat dissipation - Google Patents

High performance, high capacity package with high heat dissipation Download PDF

Info

Publication number
JP3545892B2
JP3545892B2 JP31827296A JP31827296A JP3545892B2 JP 3545892 B2 JP3545892 B2 JP 3545892B2 JP 31827296 A JP31827296 A JP 31827296A JP 31827296 A JP31827296 A JP 31827296A JP 3545892 B2 JP3545892 B2 JP 3545892B2
Authority
JP
Japan
Prior art keywords
package
integrated circuit
package substrate
capacitor
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31827296A
Other languages
Japanese (ja)
Other versions
JPH10163366A (en
Inventor
ケイ.ブハッタチャリヤ ビデュット
成夫 棚橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Intel Corp
Original Assignee
Kyocera Corp
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Intel Corp filed Critical Kyocera Corp
Priority to JP31827296A priority Critical patent/JP3545892B2/en
Publication of JPH10163366A publication Critical patent/JPH10163366A/en
Application granted granted Critical
Publication of JP3545892B2 publication Critical patent/JP3545892B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路パッケージ技術に関し、特に、コンデンサを内蔵した集積回路パッケージに関する。
【0002】
【従来の技術】
集積回路は、今日の高度に洗練された電子機器を動作させるコンピュータ・チップとなる。集積回路は、製造されると集積回路パッケージの中に入れられ、集積回路内の回路は、パッケージを通過してパッケージの外部表面上のリード線に通じている相互接続部に電気的に結合される。次に、集積回路はパッケージ内に恒久的にシールされ、パッケージ壁を介してこれらの外部リード線から操作される。集積回路パッケージは、集積回路を損傷から保護するための働きをするばかりでなく、集積回路が最高の性能を発揮できる環境を集積回路に与えるための働きもする。しかし、現在のパッケージ技術では、いくつかの更に高度に進歩した集積回路を支持するには適さないものもある。したがって、次世代のマイクロプロセッサやコントローラなどの集積回路の潜在力を十分に引き出すには、更に高度に進歩したパッケージ設計技術を使う必要がある。
【0003】
集積回路パッケージを設計する場合には、考慮しなければならない設計上の制約や動作パラメータが数多くある。たとえば、いくつかの集積回路は、特にマイクロプロセッサやその他多量の電力を消費する素子などは、動作中にかなりの量の熱を発生する。この熱は、適切に放熱されないと、たとえば、素子の動作速度を遅くして集積回路の性能を落としてしまうおそれがある。加えて、集積回路が発生した熱は直ちに除去されないと、それ自身の回路の溶融を引き起こすことによって、実質的に破壊してしまったり、あるいは好ましくない変質を起こすおそれがある。たとえば、接合スパイキングは、熱的な活性化が存在すると、集積回路の相互接続部を集積回路基板にショートさせ、これによって素子を破壊してしまう共通の機構である。
【0004】
集積回路によってパッケージ内に発生した熱を放散させるための一般的な方法には、集積回路の底を大きな金属板の上面に熱的に結合させる方法がある。これは、一般的には、熱伝導性はんだペーストを使って集積回路を金属板の中央に取り付けるというやりかたで行われる。そして、金属板の底面は、パッケージの外壁の一部分となる一方、金属板の上面はパッケージの縁に取り付けられ、パッケージ内部の集積回路を密封する。このような構成で集積回路が動作させられると、集積回路によって発生した熱は、金属板を通ってパッケージの外部表面まで伝達され、この熱は周囲の環境に放熱される。
【0005】
集積回路パッケージ設計者が考慮に入れるべき別の問題は、個々の集積回路が耐えられる、電力線や接地線の雑音の量である。電力線上の雑音は、該電力線の電圧をある程度変動させる効果がある。この程度が特定の閾値を越えたら、集積回路は、この変化する電圧を実際の信号と解釈して対応し、内部の回路の状態を変えてしまう。これは集積回路のデータ・エラーの原因となったり、または更に厳しい状況では、電源線の雑音は、ラッチアップとして知られる現象を引き起こすことがあり、この現象は集積回路を完全に壊してしまう現象である。電源電圧が低下し続け、集積回路の周波数が増加し続けていくにつれ、たとえば、雑音によって引き起こされる電圧供給レベルの変動は、全供給電圧の割合を益々大きくするので、電源線の雑音の問題は致命的な問題となる。
【0006】
残念ながら、電源線の雑音を抑制する方法は、集積回路が発生する熱を放散させる上述の方法とは相容れないものである。これは、集積回路の電源線の雑音がパッケージの表面にある外部リード線へ電源線と接地線を巡らせ、これらのリード線に大きなコンデンサを取り付けて集積回路電源線の雑音を抑制するからである。これらの大きなコンデンサは、電源線から高周波雑音を濾波する働きをし、集積回路が使用する電源の定常的な直流(dc)成分を絶縁する。しかし、放熱のために使われる大きな金属板は、これらのコンデンサが置かれることになる領域を占めてしまう。結果として、放熱のために金属板を内蔵しているパッケージは、高周波雑音を抑制するパッケージの中に含むことができるかなり小さい容量のコンデンサに依存しなければならなくなる。この程度の容量のコンデンサでは、一般に小さすぎて、電源線からの雑音を適切に、できるだけ多く抑制することができない。
【0007】
【発明が解決しようとする課題】
放熱技術との両立を保ちながら、大容量のコンデンサの雑音濾波による利点を与えることのできる集積回路パッケージが望まれている。
【0008】
大容量のコンデンサを備えることができる放熱集積回路パッケージについて述べる。パッケージ基板は、一方の表面に集積回路素子が配置される領域から離れている凹部領域を持っている。この凹部領域の中に、この凹部領域内の基板の表面よりも下に、その全体が納まってしまうような大きさのコンデンサが配置されている。最後に、コンデンサに妨げられることなく、基板の表面に金属板が取り付けられる。
【0009】
低雑音で高放熱の集積回路パッケージについて述べる。以下の説明で、材料の配合、電気部品の数値、パッケージの設計などの数値的詳細は、本発明を更に完全に理解させるために述べられているものである。しかし、本発明がこれらの特定の詳細な値を使用しなくても実現できるということは、当業者には明かであろう。他の例において、よく知られたプロセス、技術、および構造については、本発明を不必要に判り難くするのを避けるため詳細に記述することはしていない。
【0010】
【発明の実施の形態】
本発明を表わす図が図1−3であるが、これらの図は本発明を限定するものではない。ここで具体的な構造を述べる意図は、本発明を明確に理解する助けとするためと、集積回路パッケージを形成するために本発明が使われている特定の実施態様を説明するためとである。
【0011】
図1は、パッケージが本発明に従って形成される、パッケージ基板10の上面の図を示している。パッケージ基板10は、集積回路用のピン・グリッド・アレイ(PGA)を形成するように設計されている。パッケージ基板10の周縁に沿って導電性のピン12があり、これらは、パッケージ内に含まれている集積回路を、関連のPGAソケットを通して外部の電子システムに電気的に結合するために使われている。集積回路がパッケージの中に適切に固定されると、各ピン12はパッケージを通して集積回路上のボンド・パッドにつながり、集積回路は外部ピン12を介して外部の電子システムと連絡できるようになっている。
【0012】
代わりに、パッケージ基板の周縁に任意の数のピンを形成して、それらのピンの全部が集積回路に結合されるわけではないというようにしてもよい。別の実施態様では、別のタイプの基板が、パッケージ基板の縁からピンが突出したような別のタイプのパッケージの形成に使われている。代わりに、たとえば、ボール・グリッド・アレイ(BGA)パッケージなどのパッケージ基板の一方全面にパッドあるいははんだボールが形成されたパッケージが使われる。したがって、本発明は、事実上いかなるタイプの集積回路パッケージ法と組み合わせて使ってもよい。
【0013】
図1のパッケージ基板10は、内部に金属相互接続線が形成されたセラミック外殻を有している。これら金属相互接続線は、パッケージ基板10の中の集積回路パッケージと外部ピン12との間で電気信号を運ぶ。さらに、電力平面および接地平面(後で詳述)と呼ばれ、誘電材料で分離されている金属層がパッケージ基板10の中に形成されている。また、パッケージ基板は主として、プラスチック、ポリイミド、あるいは基板中に形成された相互接続線を電気的に絶縁することのできる他の材料などの別のタイプの電気絶縁材料から成るものでもよい。
【0014】
パッケージ基板10の中央により近く、貫通孔11を囲んでボンディング用の棚部13、15がある。第1のボンディング用の棚部15の表面には、パッケージ基板10の第1の相互接続層に形成されている金属相互接続線16の露出部がある。第2のボンディング用の棚部13の表面には、パッケージ基板10の第2相互接続層に形成されている金属相互接続線14の露出部がある。集積回路が貫通孔開口部11の中に納められた後、パッケージ内に封止された集積回路のボンド・パッドがワイヤ・ボンディングされるのはこれら金属相互接続線の露出部に対してである。代わりに、金属相互接続線の数にあわせて同じ数のボンディング用の棚部をパッケージ基板の中に形成してもよい。
【0015】
図2は、パッケージ基板10の底面の図を示している。本発明に従って、凹部領域19がパッケージ基板10に形成されている。凹部領域19の寸法は、コンデンサが、パッケージ基板10の表面より上に突き出ることなく凹部領域19の中に全体を収容することができる寸法になっている。したがって、凹部領域19の深さは、凹部領域19の中に入れられるコンデンサの深さ(または厚さ)よりも大きい、または等しくなっている。凹部領域19の深さは、図1に示されているパッケージ基板10の第1の棚部15にある相互接続層を妨げないように、この相互接続層までの深さよりも浅くすべきである。凹部領域は、焼結前に、グリーン・テープである間に多層パッケージ基板の最下層の形成に使われるセラミック片に孔を開けて作る。したがって、凹部領域の深さは、孔が形成されるセラミック片の厚さに等しいのである。
【0016】
図2の四角のシール環17と18は、セラミック基板10の底面に形成されている金属環である。これらの金属環はパッケージの接地平面に接続されている。これによって、集積回路は集積回路基板を通して接地電流を流し出すのである。また、これらの環は、次にパッケージの底面に固着される金属板(後述)を密封するのにも役立つ。外側四角環17は、金属板上のこれと相補的な外側四角環が取り付けられる表面となり、一方、内側四角環18は、金属板上のこれに相補的な内側四角環に取り付けられる。ある実施の形態においては、シール環17と18はニッケルめっきのタングステンから成り、一方、金属板上のこれらと相補的な環は、同様なニッケルめっきの表面を有する。外側環17は、金属板に接続されたとき、凹部領域19だけでなく、パッケージ基板10の底面の集積回路が入れられる貫通孔11をも密封する役目を果たすということに注意されたい。更に、内側環18は、金属板に接続されると、貫通孔11を密封するのに、また、集積回路が入れられる貫通孔から凹部領域19を隔離するために設けられている。内側環18は、外側環17よりも集積回路に近いので、集積回路基板のために一層良好な接地を提供する。
【0017】
また、内側環がなく外側環だけでも、集積回路が配置されている貫通孔と一緒に、コンデンサが配置されている両凹部を密封するシールを形成することができる。シール環を形成するのに使われているニッケルめっきタングステン膜の代わりに、あるいは、これに加えて、別の金属、あるいは他のコンパウンドを使用することもできるということに注意されたい。たとえば、ある実施の形態では、ニッケルめっきタングステンのシール環は金で被覆される。
【0018】
図3は、集積回路20,金属板21,およびコンデンサ22と23がパッケージ基板に固着された後の図1および図2に示したパッケージ基板の断面を示している。本発明に従って、コンデンサは、図2に示されている4つの凹部領域19のそれぞれの中に収容されている。上記のように、コンデンサは凹部領域の中に完全に納まり、パッケージ基板10の底面よりも下にある。このようにして、次に取り付けられる金属板21は、コンデンサに邪魔されずにパッケージ基板の底面と面一になれるのである。代わりに、2つ、またはそれ以上のコンデンサを1つの凹部領域に収容してもよく、任意の数の凹部領域を形成することもできる。
【0019】
集積回路の電源線の雑音を抑制することは、電源と接地の間の静電容量の増加に関係してくる。この静電容量を増やすために、パッケージ基板10の中に電力平面と接地平面とが連続して絡み合った構造を形成する。電力平面25と36は、集積回路の電源電圧を運ぶ電力線が電気的に接続している導電材料の層である。接地平面24と35は、集積回路の接地を担う接地線が接続している導電材料の層である。電力平面は、電気絶縁性の誘電材料の層によって接地平面から分離されている。このように、電力平面と接地平面はコンデンサの2つの端子として機能し、電源線の高周波雑音を短絡するとともに、集積回路が使用するための電源線の一定の直流(dc)成分を切り離す。
【0020】
残念ながら、この電力平面と接地平面を与える方法は、電源線と接地供給線との間に少量の静電容量しか付加することができない。静電容量は、コンデンサの濾波機能の遮断周波数に反比例するので、電力平面と接地平面で形成された少量の静電容量は高周波雑音を漉き取る。集積回路パッケージにコンデンサを付加することにより、電力平面と接地平面との間の静電容量が増加し、低周波成分も濾波される。
【0021】
本発明に従えば、パッケージ基板の底面に放熱板を一体的に取り付けることを妨げないように、凹部領域内のパッケージ基板10にコンデンサが追加される。図3に示すように、コンデンサ22と23は、パッケージ基板10の凹部領域の外へ突出しない。コンデンサは凹部領域19の中に納まったまま、電源線と接地線の間に追加の静電容量をパッケージに与える一方、以下に記す放熱技術との両立も保っている。コンデンサによる追加の静電容量によって、さらに低周波雑音をパッケージへの電源線から濾波することができ、それによって、パッケージの中に内蔵されている集積回路の動作の信頼性が改善される。また、これらのコンデンサの1つまたはそれ以上を集積回路の別の動作に寄与させるために使ってもよい。
【0022】
コンデンサ22と23それぞれの2つの端子は、凹部領域19の基部の2個のニッケルめっきタングステンのそれぞれが対応するパッドに接続され、更にそれらは図示しているようにパッケージ基板10の中の導電平面にそれぞれが接続される。コンデンサ22の正極端子は、ビア26を通って電力平面36と電力平面25に接続され、一方、コンデンサ22の負極端子は、ビア27を通って接地平面35と接地平面24に接続されている。同様に、コンデンサ23の正極端子は、ビア30を通って電力平面36と電力平面25に接続され、一方、コンデンサ23の負極端子は、ビア28を通って接地平面35と接地平面24に接続されている。代わりに、コンデンサの端子は、他のどの電力供給線接合部、あるいは接地線接合部に接続されてもよい、即ち、パッケージ内部に別の電力平面と接地平面を形成すれば、コンデンサは複数の電力平面や接地平面に接続することができる。
【0023】
従来の集積回路パッケージの上にコンデンサを形成する方法に比べて、ビア26、27、28、および30の長さは著しく短いということに注意されたい。従来の方法では、コンデンサは、凹部領域の中よりむしろパッケージ基板の底面上に形成される。結果として、この従来のタイプのパッケージの内部の電力および接地平面をコンデンサにその表面で接続することはより長いビアを必要とする。本発明によって、コンデンサはパッケージ内の凹部領域に納まるので、コンデンサは、電力平面と接地平面により近くなる。したがって、これらの埋め込まれたコンデンサをパッケージの中で電力および接地平面に接続するにはもっと短いビアでよい。
【0024】
集積回路パッケージ内に形成されたより長いビアは、短いビアよりも、ビアによって運ばれる電気信号に対してより有意な量のインダクタンスを与える。上記のように、パッケージ基板10内でコンデンサ22と23を電力および接地平面に接続しているビア26、27、28、および30は、従来の方法におけるものよりも短い。従来の方法では、コンデンサはパッケージ基板の外部表面に位置するか、そうでなければ、電力および接地平面から延伸して、たとえば、フラックスをコンデンサの下側から取り払うことができるようになっている。したがって、本発明に従えば、パッケージ基板10に内蔵されている集積回路20のための電源上のインダクタンスは、かなり減少させられ、集積回路20への電力の配電効率が高められ、更に、電源線上の雑音も減少される。さらに、図3に示す本発明の実施の形態では、凹部領域19の中に形成されているコンデンサの端子が、電力平面および接地平面36および35と同じ平面にそれぞれがあるということに注意されたい。この構成では、電源線上のインダクタンスに寄与するコンデンサ・ビアが削除される。
【0025】
コンデンサ22と23が凹部領域19に配置された後、図示するように金属板21が基板の底面に配置され、コンデンサと金属板は単一のステップの熱処理でパッケージ基板に溶着される。金属板21は、ニッケルメッキの表面を有する純銅の基板である。金属板21は、外側シール環17と内側シール環18に、パッケージ基板上で外側シール環および内側シール環と接触する金属板21の領域にスクリーン印刷されたAgBiSnPdを有するペーストを使って固着される。前述したように、コンデンサは、金属板21をパッケージ基板10の底面に取り付ける妨げにならないように、全体が凹部領域19内にある。金属板21は、シール環17と18にそって気密シールを形成している。したがって、コンデンサ22と23は、内側と外側のシール環との間の、パッケージ基板の凹部領域19内で気密にシールされる。
【0026】
また、金属板21は、パッケージ基板10内に集積回路20を、少なくともパッケージの底面から密閉する(後述する、もう一方の金属板が、集積回路をパッケージ内にパッケージの上面から密閉する)。さらに、2つの固有の内側および外側シール環を使うので、これらのシール環の一方が壊れたとしても、他方が集積回路の気密を行う。別の実施の形態では、金属板またはコンデンサは、GeAu、Ag−In_Sn−Pb、Ag−Cu−In_Sn、またはPb−Snなどの他の多くのペーストの内のいずれか一つを使って、パッケージ基板に取り付けることができる。しかしながら、Pb−Snペーストを使う本発明の実施の形態では、接続する導電面を金めっきする必要があるということに注意されたい。
【0027】
コンデンサ22と23,および金属板21がパッケージ基板に取り付けられた後、パッケージ基板上面の開口から集積回路素子20が金属板に固着される。集積回路素子20は、集積回路素子と金属板との間の熱的および電気的接合が確実に行われるように共融法によって固着される。代わりに、電気および熱伝導性のあるエポキシを使って集積回路素子を固着することもある。集積回路は、コンデンサが取り付けられた後で取り付けられるので、より清浄で、より耐久力のある温度の高い方法を、パッケージ基板10へのコンデンサ22と23の取り付けに使うことができる。たとえば、クリーニングが続けて必要となるはんだ法によるよりもむしろ、ろう付けでつけてもよい。したがって、本発明に従えば、金属板とコンデンサを取り付けるのに使われる方法は、集積回路を金属板に取り付けるのに使われている温度よりも高い融点を持つ材料を使う。
【0028】
集積回路20が金属板21に固着された後、集積回路上のそれぞれのボンド・パッドは、図1に示した、それぞれ棚部13と15の上にある相互接続線14と16の露出した部分にワイヤ・ボンディングされる。この方法では、ボンディング・ワイヤ31によって、パッケージ基板14の中に形成されている相互接続線に外部ピン12を結合させる電気的な通路が完成する。これらの相互接続線は、ボンディング・ワイヤを通じて集積回路20の内部回路に結合している。ワイヤ・ボンディングの後、最後の板がパッケージ基板10の上面に取り付けられ、パッケージ内に集積回路を密封する。
【0029】
集積回路が動作すると、集積回路によって発生した熱は、金属板21に吸収されて金属板の底面に伝達されるが、該底面はパッケージの外側の雰囲気に露出している。したがって、金属板21は、たとえば、空冷または液冷などの多くの放熱法のいずれかによって冷却することができる。この方法においては、集積回路20はパッケージ内において比較的冷たく保たれ、集積回路が最高の性能で動作することができる。金属板21の目的は、集積回路20から熱を吸収してその熱をパッケージの外へ放出することである。したがって、本発明の別の実施の形態では、板は、Cu−Wのような熱伝導性材料や、または他の金属から成り、集積回路の熱膨張係数に近い熱膨張係数を有するものが好ましい。これらの熱膨張係数をおおよそ合わせることによって、集積回路は割れにくく、板から剥がれにくくなる。
【0030】
さらに、本発明の別の実施の形態では、集積回路を板に直接取り付ける必要はない。代わりに、集積回路は、熱伝導性のビアやはんだなどの熱ペーストを通じて、板に熱的に接合されている別の基板に接合される。また、別の実施の形態では、板は熱伝導性でなくてもよい。代わりに、板は、セラミックやプラスチックなどの誘電材料から成り、単に、パッケージ基板内のコンデンサと集積回路を密封するための保護板として機能しているだけである。この実施の形態は、集積回路電源線上の雑音の抑制ほど放熱が重要ではない利用分野で有用であるかもしれない。
【0031】
以上、放熱技術と両立させながら、大容量のコンデンサを用いて利点を与えることができる集積回路パッケージについて述べた。
【図面の簡単な説明】
【図1】本発明に従って形成されているパッケージ基板の上面の図である。
【図2】図1に示されているパッケージ基板の底面の図である。
【図3】付け加えた部品を含む図2に示されているパッケージ基板の断面図である。
【符号の説明】
10 基板
11 貫通孔
12 ピン
13,15 ボンディング用の棚部
14,16 金属相互接続線
19 凹部領域
20 集積回路
21 金属板
22,23 コンデンサ
24,35 接地平面
25,36 電力平面
26,27,28,30 ビア
31 ボンディング・ワイヤ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an integrated circuit package technology, and more particularly to an integrated circuit package having a built-in capacitor.
[0002]
[Prior art]
Integrated circuits are the computer chips that power today's highly sophisticated electronics. When the integrated circuit is manufactured, it is placed in an integrated circuit package, and the circuits within the integrated circuit are electrically coupled to interconnects that pass through the package and lead to leads on the external surface of the package. You. The integrated circuit is then permanently sealed in the package and manipulated from these external leads through the package wall. The integrated circuit package not only serves to protect the integrated circuit from damage, but also to provide the integrated circuit with an environment in which the integrated circuit can perform at its best. However, some of the current packaging technologies are not suitable for supporting some more advanced integrated circuits. Therefore, to fully exploit the potential of integrated circuits such as next-generation microprocessors and controllers, it is necessary to use more advanced package design techniques.
[0003]
When designing an integrated circuit package, there are many design constraints and operating parameters that must be considered. For example, some integrated circuits, particularly microprocessors and other power consuming components, generate a significant amount of heat during operation. If this heat is not dissipated properly, for example, there is a possibility that the operation speed of the element is reduced and the performance of the integrated circuit is reduced. In addition, if the heat generated by the integrated circuit is not immediately removed, it may cause substantial melting or undesirable alteration by causing the circuit to melt. For example, junction spiking is a common mechanism in the presence of thermal activation that shorts the interconnects of an integrated circuit to an integrated circuit substrate, thereby destroying the device.
[0004]
A common method for dissipating heat generated in a package by an integrated circuit is to thermally couple the bottom of the integrated circuit to the top of a large metal plate. This is generally done by attaching the integrated circuit to the center of the metal plate using a thermally conductive solder paste. The bottom surface of the metal plate becomes a part of the outer wall of the package, while the top surface of the metal plate is attached to the edge of the package, and hermetically seals the integrated circuit inside the package. When the integrated circuit is operated in such a configuration, the heat generated by the integrated circuit is transmitted through the metal plate to the outer surface of the package, and the heat is radiated to the surrounding environment.
[0005]
Another issue that integrated circuit package designers should take into account is the amount of power and ground line noise that an individual integrated circuit can tolerate. Noise on the power line has the effect of varying the voltage on the power line to some extent. If this degree exceeds a certain threshold, the integrated circuit interprets this changing voltage as an actual signal and responds, changing the state of the internal circuitry. This can cause data errors in the integrated circuit, or in more severe situations, power line noise can cause a phenomenon known as latch-up, which can completely destroy the integrated circuit. It is. As the supply voltage continues to drop and the frequency of the integrated circuit continues to increase, for example, fluctuations in the voltage supply level caused by noise will increase the proportion of the total supply voltage, so the problem of power line noise is It is a fatal problem.
[0006]
Unfortunately, methods of suppressing power line noise are incompatible with the methods described above for dissipating the heat generated by integrated circuits. This is because the noise of the power supply line of the integrated circuit causes the power supply line and the ground line to go to the external leads on the surface of the package, and a large capacitor is attached to these leads to suppress the noise of the integrated circuit power supply line. . These large capacitors serve to filter out high frequency noise from the power supply line and insulate the stationary dc component of the power supply used by the integrated circuit. However, the large metal plate used for heat dissipation occupies the area where these capacitors will be placed. As a result, packages incorporating a metal plate for heat dissipation must rely on fairly small capacitors that can be included in packages that suppress high frequency noise. In general, a capacitor having such a capacity is too small to appropriately suppress the noise from the power supply line as much as possible.
[0007]
[Problems to be solved by the invention]
There is a need for an integrated circuit package that can provide the benefits of noise filtering of large capacitors while maintaining compatibility with heat dissipation techniques.
[0008]
A heat dissipation integrated circuit package that can include a large-capacity capacitor will be described. The package substrate has a concave region on one surface that is remote from a region where the integrated circuit element is arranged. A capacitor having such a size that the whole of the substrate fits below the surface of the substrate in the concave region is arranged in the concave region. Finally, a metal plate is attached to the surface of the substrate without being hindered by the capacitor.
[0009]
An integrated circuit package with low noise and high heat dissipation will be described. In the following description, numerical details such as material mix, electrical component numbers, and package design are set forth in order to provide a more thorough understanding of the present invention. However, it will be apparent to one skilled in the art that the present invention may be practiced without these specific details. In other instances, well-known processes, techniques, and structures have not been described in detail so as not to unnecessarily obscure the present invention.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Figures representing the present invention are FIGS. 1-3, but these figures do not limit the present invention. The intent to describe the specific structures herein is to assist in a clear understanding of the invention and to describe certain embodiments in which the invention is used to form integrated circuit packages. .
[0011]
FIG. 1 shows a top view of a package substrate 10 on which a package is formed in accordance with the present invention. The package substrate 10 is designed to form a pin grid array (PGA) for an integrated circuit. Along the periphery of the package substrate 10 are conductive pins 12, which are used to electrically couple the integrated circuit contained within the package to an external electronic system through an associated PGA socket. I have. When the integrated circuit is properly secured in the package, each pin 12 leads through the package to a bond pad on the integrated circuit, allowing the integrated circuit to communicate with external electronic systems via external pins 12. I have.
[0012]
Alternatively, any number of pins may be formed on the periphery of the package substrate so that not all of the pins are coupled to the integrated circuit. In another embodiment, another type of substrate is used to form another type of package where the pins protrude from the edges of the package substrate. Instead, for example, a package in which pads or solder balls are formed on one entire surface of a package substrate such as a ball grid array (BGA) package is used. Thus, the present invention may be used in combination with virtually any type of integrated circuit packaging method.
[0013]
The package substrate 10 of FIG. 1 has a ceramic outer shell with metal interconnect lines formed therein. These metal interconnect lines carry electrical signals between the integrated circuit package in package substrate 10 and external pins 12. In addition, metal layers, called power and ground planes (described in detail below), separated by a dielectric material, are formed in the package substrate 10. Also, the package substrate may be composed primarily of another type of electrically insulating material, such as plastic, polyimide, or other material capable of electrically insulating interconnect lines formed in the substrate.
[0014]
Closer to the center of the package substrate 10, there are bonding shelves 13 and 15 surrounding the through hole 11. On the surface of the first bonding shelf 15, there is an exposed portion of the metal interconnect line 16 formed in the first interconnect layer of the package substrate 10. On the surface of the second bonding shelf 13, there is an exposed portion of the metal interconnect line 14 formed in the second interconnect layer of the package substrate 10. After the integrated circuit is placed in the through-hole opening 11, it is to these exposed metal interconnect lines that the bond pads of the integrated circuit encapsulated in the package are wire bonded. . Alternatively, the same number of bonding shelves may be formed in the package substrate as the number of metal interconnect lines.
[0015]
FIG. 2 shows a diagram of the bottom surface of the package substrate 10. According to the present invention, a recess region 19 is formed in the package substrate 10. The dimensions of the recessed area 19 are such that the capacitor can be entirely accommodated in the recessed area 19 without protruding above the surface of the package substrate 10. Therefore, the depth of the concave region 19 is greater than or equal to the depth (or thickness) of the capacitor placed in the concave region 19. The depth of the recessed region 19 should be less than the depth to this interconnect layer so as not to disturb the interconnect layer on the first shelf 15 of the package substrate 10 shown in FIG. . The recessed area is made prior to sintering by drilling holes in the ceramic piece used to form the bottom layer of the multilayer package substrate while on a green tape. Thus, the depth of the recessed area is equal to the thickness of the ceramic piece in which the holes are formed.
[0016]
The square seal rings 17 and 18 in FIG. 2 are metal rings formed on the bottom surface of the ceramic substrate 10. These metal rings are connected to the ground plane of the package. This causes the integrated circuit to flow ground current through the integrated circuit board. These rings also serve to seal a metal plate (described below) which is then secured to the bottom of the package. The outer square ring 17 is the surface on the metal plate to which the complementary outer square ring is attached, while the inner square ring 18 is attached to the complementary inner square ring on the metal plate. In one embodiment, seal rings 17 and 18 are made of nickel-plated tungsten, while the complementary rings on the metal plate have a similar nickel-plated surface. It should be noted that the outer ring 17, when connected to the metal plate, serves to seal not only the recessed area 19, but also the through hole 11 in the integrated circuit on the bottom of the package substrate 10. Further, an inner ring 18 is provided to seal the through hole 11 when connected to the metal plate and to isolate the recessed area 19 from the through hole into which the integrated circuit is to be placed. Inner ring 18 is closer to the integrated circuit than outer ring 17 and thus provides better grounding for the integrated circuit board.
[0017]
Also, a seal that seals both recesses in which the capacitors are disposed can be formed together with the through holes in which the integrated circuit is disposed, using only the outer ring without the inner ring. It should be noted that other metals or other compounds could be used instead of or in addition to the nickel plated tungsten film used to form the seal ring. For example, in one embodiment, the nickel-plated tungsten seal ring is coated with gold.
[0018]
FIG. 3 shows a cross section of the package substrate shown in FIGS. 1 and 2 after the integrated circuit 20, the metal plate 21, and the capacitors 22 and 23 are fixed to the package substrate. In accordance with the present invention, a capacitor is housed in each of the four recessed areas 19 shown in FIG. As described above, the capacitor fits completely within the recessed area and is below the bottom surface of the package substrate 10. In this way, the metal plate 21 to be mounted next can be flush with the bottom surface of the package substrate without being disturbed by the capacitor. Alternatively, two or more capacitors may be housed in one recessed area, and any number of recessed areas may be formed.
[0019]
Suppressing noise on power lines of an integrated circuit is related to an increase in capacitance between a power supply and ground. In order to increase the capacitance, a structure is formed in the package substrate 10 in which the power plane and the ground plane are continuously entangled. The power planes 25 and 36 are layers of conductive material to which the power lines carrying the power supply voltage of the integrated circuit are electrically connected. The ground planes 24 and 35 are layers of conductive material to which a ground line carrying the ground of the integrated circuit is connected. The power plane is separated from the ground plane by a layer of electrically insulating dielectric material. Thus, the power plane and the ground plane function as the two terminals of the capacitor, short-circuiting high-frequency noise on the power supply line and isolating a certain direct current (dc) component of the power supply line for use by the integrated circuit.
[0020]
Unfortunately, this method of providing power and ground planes can only add a small amount of capacitance between the power and ground supply lines. Since the capacitance is inversely proportional to the cutoff frequency of the capacitor's filtering function, a small amount of capacitance formed in the power and ground planes will filter out high frequency noise. Adding a capacitor to the integrated circuit package increases the capacitance between the power plane and the ground plane, and also filters out low frequency components.
[0021]
According to the present invention, a capacitor is added to the package substrate 10 in the recessed region so as not to prevent the heat sink from being integrally attached to the bottom surface of the package substrate. As shown in FIG. 3, the capacitors 22 and 23 do not protrude outside the recessed region of the package substrate 10. While the capacitor remains in the recessed area 19, it provides additional capacitance to the package between the power and ground lines while maintaining compatibility with the heat dissipation techniques described below. The additional capacitance provided by the capacitor allows additional low frequency noise to be filtered from the power supply to the package, thereby improving the reliability of operation of the integrated circuit contained within the package. Also, one or more of these capacitors may be used to contribute to another operation of the integrated circuit.
[0022]
The two terminals of each of the capacitors 22 and 23 are connected to corresponding pads of each of the two nickel-plated tungsten at the base of the recessed region 19, and furthermore, they are connected to a conductive plane in the package substrate 10 as shown. Are connected to each other. The positive terminal of capacitor 22 is connected to power plane 36 and power plane 25 through via 26, while the negative terminal of capacitor 22 is connected to ground plane 35 and ground plane 24 through via 27. Similarly, the positive terminal of capacitor 23 is connected to power plane 36 and power plane 25 through via 30, while the negative terminal of capacitor 23 is connected to ground plane 35 and ground plane 24 through via 28. ing. Alternatively, the terminals of the capacitor may be connected to any other power supply line junction or ground line junction, i.e., forming separate power and ground planes inside the package, the capacitor may have multiple connections. It can be connected to a power plane or a ground plane.
[0023]
Note that the lengths of vias 26, 27, 28, and 30 are significantly shorter than methods of forming capacitors on conventional integrated circuit packages. In a conventional method, the capacitor is formed on the bottom surface of the package substrate rather than in the recessed area. As a result, connecting the power and ground planes inside this conventional type of package to the capacitor at its surface requires longer vias. With the present invention, the capacitor is closer to the power and ground planes because the capacitor fits into the recessed area within the package. Therefore, shorter vias are required to connect these embedded capacitors to power and ground planes in the package.
[0024]
Longer vias formed in integrated circuit packages provide a more significant amount of inductance for electrical signals carried by the vias than shorter vias. As mentioned above, the vias 26, 27, 28 and 30 connecting the capacitors 22 and 23 to the power and ground planes in the package substrate 10 are shorter than in conventional methods. In a conventional manner, the capacitor is located on the outer surface of the package substrate, or otherwise extends from the power and ground planes, so that, for example, flux can be removed from the underside of the capacitor. Therefore, according to the present invention, the inductance on the power supply for the integrated circuit 20 built in the package substrate 10 is considerably reduced, the efficiency of power distribution to the integrated circuit 20 is increased, and Is also reduced. Further, it should be noted that, in the embodiment of the invention shown in FIG. 3, the terminals of the capacitor formed in the recessed area 19 are in the same plane as the power and ground planes 36 and 35, respectively. . In this configuration, the capacitor via that contributes to the inductance on the power supply line is eliminated.
[0025]
After the capacitors 22 and 23 have been placed in the recessed area 19, a metal plate 21 is placed on the bottom surface of the substrate as shown, and the capacitors and metal plate are welded to the package substrate in a single step heat treatment. The metal plate 21 is a pure copper substrate having a nickel-plated surface. The metal plate 21 is fixed to the outer seal ring 17 and the inner seal ring 18 using a paste having AgBiSnPd screen-printed in the region of the metal plate 21 that contacts the outer seal ring and the inner seal ring on the package substrate. . As described above, the entire capacitor is in the recessed region 19 so as not to hinder attachment of the metal plate 21 to the bottom surface of the package substrate 10. The metal plate 21 forms an airtight seal along the seal rings 17 and 18. Thus, the capacitors 22 and 23 are hermetically sealed in the recessed area 19 of the package substrate between the inner and outer seal rings.
[0026]
The metal plate 21 seals the integrated circuit 20 in the package substrate 10 from at least the bottom surface of the package (the other metal plate, which will be described later, seals the integrated circuit in the package from the top surface of the package). Furthermore, because of the use of two unique inner and outer seal rings, if one of these seal rings breaks, the other will seal the integrated circuit. In another embodiment, the metal plate or capacitor is packaged using any one of many other pastes such as GeAu, Ag-In_Sn-Pb, Ag-Cu-In_Sn, or Pb-Sn. Can be attached to a substrate. However, it should be noted that in the embodiment of the present invention using the Pb-Sn paste, the conductive surface to be connected needs to be plated with gold.
[0027]
After the capacitors 22 and 23 and the metal plate 21 are mounted on the package substrate, the integrated circuit element 20 is fixed to the metal plate through an opening on the upper surface of the package substrate. The integrated circuit element 20 is fixed by a eutectic method so that thermal and electrical bonding between the integrated circuit element and the metal plate is ensured. Alternatively, the integrated circuit element may be secured using an electrically and thermally conductive epoxy. Because the integrated circuit is installed after the capacitors have been installed, a cleaner, more durable, and higher temperature method can be used for mounting capacitors 22 and 23 to package substrate 10. For example, brazing may be used rather than by a soldering method that requires continuous cleaning. Thus, according to the present invention, the method used to attach the metal plate and the capacitor uses a material having a higher melting point than the temperature used to attach the integrated circuit to the metal plate.
[0028]
After the integrated circuit 20 is secured to the metal plate 21, the respective bond pads on the integrated circuit are exposed portions of the interconnect lines 14 and 16 on the shelves 13 and 15, respectively, shown in FIG. Wire bonding. In this manner, the bonding wire 31 completes the electrical path connecting the external pins 12 to the interconnect lines formed in the package substrate 14. These interconnects are coupled to the internal circuitry of integrated circuit 20 through bonding wires. After wire bonding, the last plate is attached to the top surface of the package substrate 10, sealing the integrated circuit in the package.
[0029]
When the integrated circuit operates, heat generated by the integrated circuit is absorbed by the metal plate 21 and transferred to the bottom surface of the metal plate, but the bottom surface is exposed to the atmosphere outside the package. Thus, the metal plate 21 can be cooled by any of a number of heat dissipation methods such as, for example, air cooling or liquid cooling. In this manner, the integrated circuit 20 is kept relatively cool in the package, allowing the integrated circuit to operate at its best performance. The purpose of the metal plate 21 is to absorb heat from the integrated circuit 20 and release the heat out of the package. Thus, in another embodiment of the invention, the plate is preferably made of a thermally conductive material, such as Cu-W, or other metal, having a coefficient of thermal expansion close to that of the integrated circuit. . By roughly matching these coefficients of thermal expansion, the integrated circuit is less likely to crack and peel off the board.
[0030]
Further, in another embodiment of the present invention, the integrated circuit need not be mounted directly on the board. Instead, the integrated circuit is bonded to another substrate that is thermally bonded to the board through a thermal paste such as a thermally conductive via or solder. Also, in another embodiment, the plate need not be thermally conductive. Instead, the plate is made of a dielectric material, such as ceramic or plastic, and simply serves as a protective plate to seal the capacitors and integrated circuits in the package substrate. This embodiment may be useful in applications where heat dissipation is not as important as noise suppression on integrated circuit power lines.
[0031]
The foregoing has described an integrated circuit package that can provide advantages using large capacity capacitors while being compatible with heat dissipation technology.
[Brief description of the drawings]
FIG. 1 is a top view of a package substrate formed in accordance with the present invention.
FIG. 2 is a bottom view of the package substrate shown in FIG. 1;
FIG. 3 is a cross-sectional view of the package substrate shown in FIG. 2 with added components.
[Explanation of symbols]
REFERENCE SIGNS LIST 10 board 11 through hole 12 pin 13, 15 bonding shelf 14, 16 metal interconnection line 19 recessed area 20 integrated circuit 21 metal plate 22, 23 capacitor 24, 35 ground plane 25, 36 power plane 26, 27, 28 , 30 via 31 bonding wire

Claims (36)

集積回路を収容するパーケージにおいて、
表面を有し、凹部領域と前記集積回路を収容するために設けられる貫通孔とが該表面内に形成される基板と、
該凹部領域内の前記基板表面よりも下に設けられたコンデンサと、
前記基板表面に取り付けられ、前記凹部領域の中の前記コンデンサを密封し、かつ貫通孔の一方を密封する金属板と、
前記基板内に設けられ、前記コンデンサの第1の端子と前記金属板との両方に電気的に結合される接地平面と、
前記基板内に設けられ、前記コンデンサの第2の端子に電気的に結合される電力平面とを含むことを特徴とするパッケージ。
In a package containing an integrated circuit,
A substrate having a surface, a recessed area and a through-hole provided for accommodating the integrated circuit formed in the surface;
A capacitor provided below the surface of the substrate in the recess area;
A metal plate attached to the substrate surface, sealing the capacitor in the recessed area, and sealing one of the through holes;
A ground plane provided in the substrate and electrically coupled to both the first terminal of the capacitor and the metal plate;
A power plane disposed within the substrate and electrically coupled to a second terminal of the capacitor.
前記金属板は銅を含むことを特徴とする、請求項1に記載のパッケージ。The package according to claim 1, wherein the metal plate includes copper. 前記集積回路は前記金属板に熱的に結合されていることを特徴とする、請求項2に記載のパッケージ。The package of claim 2, wherein the integrated circuit is thermally coupled to the metal plate. 前記パッケージはピン・グリッド・アレイ・パッケージであることを特徴とする、請求項1に記載のパッケージ。The package of claim 1, wherein the package is a pin grid array package. 前記パッケージはボール・グリッド・アレイ・パッケージであることを特徴とする、請求項1に記載のパッケージ。The package of claim 1, wherein the package is a ball grid array package. 集積回路を収容するセラミック・パッケージにおいて、
表面を有し、凹部領域が該表面内に形成されるパッケージ基板であって、接地線に電気的に結合する接地平面と、電力線に電気的に結合する電力平面とをさらに有するパッケージ基板と、
該凹部領域内の前記パッケージ基板表面よりも下に設けられ、第1の端子が前記接地平面に電気的に結合し、第2の端子が前記電力平面に電気的に結合しているコンデンサと、
前記パッケージ基板表面に取り付けられ、前記凹部領域の中の前記コンデンサを密封し、前記接地平面に電気的に結合される金属板とを有するセラミック・パッケージ。
In a ceramic package containing an integrated circuit,
A package substrate having a surface, wherein a recessed region is formed in the surface, the package substrate further comprising: a ground plane electrically coupled to a ground line; and a power plane electrically coupled to a power line.
A capacitor provided below the surface of the package substrate in the recessed region, a first terminal electrically coupled to the ground plane, and a second terminal electrically coupled to the power plane;
A metal plate mounted on the surface of the package substrate, sealing the capacitor in the recessed region, and electrically coupled to the ground plane.
集積回路をさらに有し、該集積回路は、集積回路を前記パッケージの中に密封し、集積回路で発生した熱を集積回路から放熱するように前記金属板に取り付けられていることを特徴とする、請求項6に記載のセラミック・パッケージ。An integrated circuit is further provided, wherein the integrated circuit is mounted on the metal plate such that the integrated circuit is sealed in the package and heat generated in the integrated circuit is dissipated from the integrated circuit. The ceramic package of claim 6, wherein: 複数の凹部領域の中に、複数のコンデンサが配置されていることを特徴とする、請求項6に記載のセラミック・パッケージ。7. The ceramic package according to claim 6, wherein a plurality of capacitors are arranged in the plurality of recessed regions. 集積回路をパッケージに収容する方法において、該方法は、
集積回路を収容するために設けられる貫通孔を有するパッケージ基板の表面に凹部領域を設けること、
該凹部領域にコンデンサを、前記パッケージ基板表面よりも下に設けられるように配置すること、
前記パッケージ基板表面上に金属板を、該板が前記凹部領域を覆うように配置すること、
前記コンデンサと前記金属板とが前記パッケージ基板に溶着するように、前記パッケージ基板とコンデンサと金属板とを高温に曝して、前記パッケージ基板内に設けられる接地平面を前記コンデンサの第1の端子と前記金属板との両方に電気的に結合し、前記パッケージ基板内に設けられる電力平面を前記コンデンサの第2の端子に電気的に結合すること、および
前記パッケージ基板に取付けられた金属板の前記貫通孔内に露出する一部分に集積回路を取付けることを含むことを特徴とする、集積回路をパッケージに収容する方法。
A method of housing an integrated circuit in a package, the method comprising:
Providing a recessed area on the surface of a package substrate having a through hole provided for housing an integrated circuit;
Disposing a capacitor in the recessed region so as to be provided below the surface of the package substrate;
Disposing a metal plate on the package substrate surface such that the plate covers the recessed region;
Exposing the package substrate, the capacitor, and the metal plate to a high temperature so that the capacitor and the metal plate are welded to the package substrate, and setting a ground plane provided in the package substrate to a first terminal of the capacitor. Electrically coupling both to the metal plate and electrically coupling a power plane provided in the package substrate to a second terminal of the capacitor; and A method of packaging an integrated circuit in a package, comprising attaching the integrated circuit to a portion exposed in the through hole.
前記板が前記コンデンサを前記凹部領域に密閉することを特徴とする、請求項9に記載の方法。The method of claim 9 wherein said plate seals said capacitor in said recessed area. 前記金属板は純銅から成ることを特徴とする、請求項9に記載の方法。The method of claim 9, wherein the metal plate comprises pure copper. 前記パッケージはピン・グリッド・アレイパッケージであることを特徴とする、請求項9に記載の方法。The method of claim 9, wherein the package is a pin grid array package. 前記パッケージはボール・グリッド・アレイパッケージであることを特徴とする、請求項9に記載の方法。The method of claim 9, wherein the package is a ball grid array package. 前記金属板は銅を含むことを特徴とする、請求項9に記載の方法。The method of claim 9, wherein the metal plate comprises copper. 前記金属板はCu−Wから成ることを特徴とする、請求項9に記載の方法。The method according to claim 9, wherein the metal plate is made of Cu-W. 前記金属板は集積回路の熱膨張係数に近い熱膨張係数を有する材料から成ることを特徴とする、請求項9に記載の方法。The method of claim 9, wherein the metal plate comprises a material having a coefficient of thermal expansion close to that of an integrated circuit. パッケージ内に集積回路を組み立てる方法において、該方法は、
表面に貫通孔と凹部領域とを有し、内部に電力平面と接地平面とを有するパッケージ基板を与えること、
前記凹部領域にコンデンサを、前記パッケージ基板表面よりも下に設けられるように配置すること、
前記パッケージ基板表面に、前記凹部領域と前記貫通孔の一方とを密閉し、前記接地平面に電気的に結合するように、金属板を取り付けること、および
前記貫通孔内に露出する前記金属板の一部分に前記集積回路を取り付けることを有する方法。
In a method of assembling an integrated circuit in a package, the method comprises:
Providing a package substrate having a through hole and a concave region on the surface, and having a power plane and a ground plane inside,
Arranging a capacitor in the recess area so as to be provided below the surface of the package substrate,
On the surface of the package substrate, sealing the concave region and one of the through holes, attaching a metal plate so as to be electrically coupled to the ground plane, and mounting the metal plate exposed in the through hole. A method comprising attaching the integrated circuit to a portion.
前記集積回路を前記パッケージ基板上の導電パッドにワイヤ・ボンディングするステップをさらに有することを特徴とする、請求項17に記載の方法。The method of claim 17, further comprising wire bonding the integrated circuit to conductive pads on the package substrate. 前記金属板は銅を含み、前記コンデンサは前記集積回路の接地と電源との間で電気的に結合されていることを特徴とする、請求項17に記載の方法。The method of claim 17, wherein the metal plate comprises copper and the capacitor is electrically coupled between a ground of the integrated circuit and a power supply. 集積回路のためのパッケージを製造する方法において、該方法は、
まだグリーン・テープの形状の間に一連のセラミック層に孔を開け、1つの表面に貫通孔と凹部領域とを持つパッケージ基板を作ること、
前記パッケージ基板内の電力平面および接地平面に結合された電気ビアに、第1の導電性ペーストを使ってコンデンサを、前記凹部領域内に配置されるように取り付けること、および
前記パッケージ基板表面に形成されている、前記パッケージ基板内の接地平面に結合され、かつ前記貫通孔と前記凹部領域との両方を取り囲むシール環に第2の導電ペーストを使って金属板を取り付けることを含む方法。
In a method of manufacturing a package for an integrated circuit, the method comprises:
Perforating a series of ceramic layers while still in the form of a green tape to create a package substrate having through holes and recessed areas on one surface;
Attaching a capacitor using a first conductive paste to an electrical via coupled to a power plane and a ground plane in the package substrate so as to be disposed in the recessed region; and forming the capacitor on the surface of the package substrate. Attaching a metal plate using a second conductive paste to a seal ring coupled to a ground plane in the package substrate and surrounding both the through hole and the recessed region.
前記第1および第2の導電ペーストは、次に前記金属板に前記集積回路を結合するために使用される温度よりも高い融点を持つことを特徴とする、請求項20に記載の方法。21. The method of claim 20, wherein the first and second conductive pastes have a melting point higher than a temperature that is then used to bond the integrated circuit to the metal plate. 基板表面には、金属製の内側シール環および外側シール環が設けられることを特徴とする請求項1記載のパッケージ。The package according to claim 1, wherein a metal inner seal ring and an outer seal ring are provided on the surface of the substrate. パッケージ基板表面には、金属製の内側シール環および外側シール環が設けられることを特徴とする請求項6記載のセラミック・パッケージ。7. The ceramic package according to claim 6, wherein a metal inner seal ring and an outer seal ring are provided on the surface of the package substrate. パッケージ基板と金属板とは、パッケージ基板表面に設けられる金属製の内側シール環および外側シール環を介して機械的および電気的に接続されることを特徴とする請求項9記載の方法。The method according to claim 9, wherein the package substrate and the metal plate are mechanically and electrically connected to each other via a metal inner seal ring and an outer seal ring provided on the surface of the package substrate. パッケージ基板表面には、金属製の内側シール環および外側シール環が設けられることを特徴とする請求項17記載の方法。The method according to claim 17, wherein a metal inner seal ring and an outer seal ring are provided on a surface of the package substrate. 前記凹部領域が外側シール環によって取り囲まれ、前記貫通孔が内側シール環によって取り囲まれることを特徴とする請求項20記載の方法。21. The method of claim 20, wherein the recessed area is surrounded by an outer seal ring and the through-hole is surrounded by an inner seal ring. 凹部領域の中に形成されているコンデンサの端子が、基板中の電力平面および接地平面と同じ平面にそれぞれあることを特徴とする請求項1記載のパッケージ。2. The package according to claim 1, wherein the terminals of the capacitor formed in the recessed area are on the same plane as the power plane and the ground plane in the substrate, respectively. 凹部領域の中に形成されているコンデンサの端子が、パッケージ基板中の電力平面および接地平面と同じ平面にそれぞれあることを特徴とする請求項6記載のセラミック・パッケージ。7. The ceramic package according to claim 6, wherein the terminals of the capacitor formed in the recessed area are on the same plane as the power plane and the ground plane in the package substrate. 凹部領域の中に形成されているコンデンサの端子が、パッケージ基板中の電力平面および接地平面と同じ平面にそれぞれあることを特徴とする請求項9記載の方法。The method of claim 9, wherein the terminals of the capacitor formed in the recessed area are in the same plane as the power plane and the ground plane in the package substrate, respectively. 凹部領域の中に形成されているコンデンサの端子が、パッケージ基板中の電力平面および接地平面と同じ平面にそれぞれあることを特徴とする請求項17記載の方法。18. The method of claim 17, wherein the terminals of the capacitor formed in the recessed area are respectively in the same plane as the power plane and the ground plane in the package substrate. 凹部領域の中に形成されているコンデンサの端子が、パッケージ基板中の電力平面および接地平面と同じ平面にそれぞれあることを特徴とする請求項20記載の方法。21. The method according to claim 20, wherein the terminals of the capacitor formed in the recessed area are respectively in the same plane as the power plane and the ground plane in the package substrate. 基板がセラミックスから成ることを特徴とする請求項1記載のパッケージ。The package according to claim 1, wherein the substrate is made of a ceramic. パッケージ基板がセラミックスから成ることを特徴とする請求項6記載のセラミック・パッケージ。7. The ceramic package according to claim 6, wherein the package substrate is made of ceramic. パッケージ基板がセラミックスから成ることを特徴とする請求項9記載の方法。The method according to claim 9, wherein the package substrate is made of ceramic. パッケージ基板がセラミックスから成ることを特徴とする請求項17記載の方法。The method according to claim 17, wherein the package substrate is made of ceramic. パッケージ基板がセラミックスから成ることを特徴とする請求項20記載の方法。21. The method according to claim 20, wherein the package substrate comprises a ceramic.
JP31827296A 1996-11-28 1996-11-28 High performance, high capacity package with high heat dissipation Expired - Fee Related JP3545892B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31827296A JP3545892B2 (en) 1996-11-28 1996-11-28 High performance, high capacity package with high heat dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31827296A JP3545892B2 (en) 1996-11-28 1996-11-28 High performance, high capacity package with high heat dissipation

Publications (2)

Publication Number Publication Date
JPH10163366A JPH10163366A (en) 1998-06-19
JP3545892B2 true JP3545892B2 (en) 2004-07-21

Family

ID=18097359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31827296A Expired - Fee Related JP3545892B2 (en) 1996-11-28 1996-11-28 High performance, high capacity package with high heat dissipation

Country Status (1)

Country Link
JP (1) JP3545892B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608375B2 (en) 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
KR100626380B1 (en) 2004-07-14 2006-09-20 삼성전자주식회사 Semiconductor package
JP5960522B2 (en) * 2011-07-29 2016-08-02 京セラ株式会社 Ceramic circuit board and electronic device using the same
CN112349700B (en) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 Airtight high heat conduction LCP packaging substrate and multi-chip system level packaging structure

Also Published As

Publication number Publication date
JPH10163366A (en) 1998-06-19

Similar Documents

Publication Publication Date Title
US5607883A (en) High performance and high capacitance package with improved thermal dissipation
US5825628A (en) Electronic package with enhanced pad design
US5307240A (en) Chiplid, multichip semiconductor package design concept
US5521435A (en) Semiconductor device and a fabrication process thereof
US7268426B2 (en) High-frequency chip packages
US6683795B1 (en) Shield cap and semiconductor package including shield cap
US5943213A (en) Three-dimensional electronic module
US4860165A (en) Semiconductor chip carrier package
JP3234057B2 (en) Pad array semiconductor having heat conductor and method of manufacturing the same
US6084777A (en) Ball grid array package
EP0416726A2 (en) Plastic encapsulated package for integrated circuit die
JPH07263625A (en) Perpendicular integrated circuit chip laminated body with discrete chip carrier formed of dielectric tape
WO1998010630A1 (en) An integrated circuit package
US5475565A (en) Power distribution lid for IC package
US4964019A (en) Multilayer bonding and cooling of integrated circuit devices
KR100357803B1 (en) Method of fabricating multi-chip packages
US4731700A (en) Semiconductor connection and crossover apparatus
US6351389B1 (en) Device and method for packaging an electronic device
JP3545892B2 (en) High performance, high capacity package with high heat dissipation
WO1998010466A1 (en) An integrated circuit package
US5206713A (en) Mounting silicon chips
JPH09199823A (en) Chip-on-board printed wiring board
JP2000323610A (en) Film carrier semiconductor device
JPH09326450A (en) Semiconductor device and its manufacture
US6057594A (en) High power dissipating tape ball grid array package

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees