JP6593265B2 - 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6593265B2
JP6593265B2 JP2016138660A JP2016138660A JP6593265B2 JP 6593265 B2 JP6593265 B2 JP 6593265B2 JP 2016138660 A JP2016138660 A JP 2016138660A JP 2016138660 A JP2016138660 A JP 2016138660A JP 6593265 B2 JP6593265 B2 JP 6593265B2
Authority
JP
Japan
Prior art keywords
silicon carbide
single crystal
crystal substrate
carbide single
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016138660A
Other languages
English (en)
Other versions
JP2016210680A (ja
Inventor
翼 本家
恭子 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2016210680A publication Critical patent/JP2016210680A/ja
Application granted granted Critical
Publication of JP6593265B2 publication Critical patent/JP6593265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24C—ABRASIVE OR RELATED BLASTING WITH PARTICULATE MATERIAL
    • B24C1/00—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods
    • B24C1/08—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods for polishing surfaces, e.g. smoothing a surface by making use of liquid-borne abrasives
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0682—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
特開２０１２−４５６９０号公報（特許文献１）には、研磨材と、砥粒を含有するスラリーを用いて、化合物半導体ウエハを研磨する方法が開示されている。
特開２０１２−４５６９０号公報
本開示の目的は、フォトリソグラフィ工程におけるマスクパターンの位置ずれを抑制可能な炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することである。
本開示に係る炭化珪素単結晶基板は、第１主面と、第１主面と反対側の第２主面とを備えている。第１主面は、炭化珪素単結晶基板の重心を通りかつ炭化珪素単結晶基板の厚み方向に平行な直線と第１主面との交点を中心とする正方形に囲まれた中央正方領域と、第１主面の外縁上のある位置と交点とを繋ぐ直線に対して垂直な直線と平行な辺を有しかつある位置から交点に向かって１０．５ｍｍ離れた位置を中心とする正方形に囲まれた外側正方領域とを含む。厚み方向から見た場合、中央正方領域および外側正方領域の双方の一辺の長さは１５ｍｍである。第１主面の最大径は、１００ｍｍ以上である。炭化珪素単結晶基板のＴＴＶは、５μｍ以下である。中央正方領域におけるＬＴＩＲを中央正方領域におけるＬＴＶで除した値は、０．８以上１．２以下である。外側正方領域におけるＬＴＶを中央正方領域におけるＬＴＶで除した値は、１以上３以下である。
本開示によれば、フォトリソグラフィ工程におけるマスクパターンの位置ずれを抑制可能な炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することができる。
実施の形態１に係る炭化珪素単結晶基板の構造を示す平面模式図である。 図１のＩＩ−ＩＩ線に沿った矢視縦断面模式図である。 ＴＴＶの測定方法を示すための炭化珪素単結晶基板の縦断面模式図である。 ＬＴＩＲの測定方法を示すための炭化珪素単結晶基板の縦断面模式図である。 ＬＴＶの測定方法を示すための炭化珪素単結晶基板の縦断面模式図である。 実施の形態１に係る炭化珪素単結晶基板の構造を示す平面模式図である。 実施の形態１に係る炭化珪素単結晶基板の構造を示す一部拡大縦断面模式図である。 実施の形態１に係る炭化珪素単結晶基板の研磨装置の構造を示す横断面模式図である。 実施の形態１に係る炭化珪素単結晶基板の製造方法の第１工程を示す縦断面模式図である。 実施の形態１に係る炭化珪素単結晶基板の製造方法の第２工程を示す縦断面模式図である。 ダイヤモンド砥粒の粒径と頻度との関係を示す図である。 実施の形態２に係る炭化珪素半導体装置の構造を示す縦断面模式図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 実施の形態２に係る炭化珪素半導体装置の製造方法の第１工程を示す縦断面模式図である。 実施の形態２に係る炭化珪素半導体装置の製造方法の第２工程を示す縦断面模式図である。 実施の形態２に係る炭化珪素半導体装置の製造方法の第３工程を示す縦断面模式図である。 実施の形態２に係る炭化珪素半導体装置の製造方法の第４工程を示す縦断面模式図である。
［実施形態の説明］
半導体装置のフォトリソグラフィ工程においては、炭化珪素単結晶基板の一方の主面が、たとえば真空チャックに固定された状態で、他方の主面上にマスクパターンが形成される。たとえば径方向における炭化珪素単結晶基板の厚みが異なると、炭化珪素単結晶基板の一方の主面がチャックの表面に固定される際、他方の主面の平坦性が悪化する。そのため、他方の主面上に形成されるマスクパターンの位置が、所望の位置からずれる場合がある。
炭化珪素単結晶基板の主面は、通常、回転する定盤を用いて研磨される。定盤の外周側における周速度は、中央側の周速度よりも速い。そのため、炭化珪素単結晶基板の外周側の研磨レートは、中央側の研磨レートよりも高くなる。結果として、中央側から外周側に向かうにつれて炭化珪素単結晶基板の厚みが小さくなりやすい。フォトリソグラフィ工程において、中央側から外周側に向かうにつれて厚みが小さくなる炭化珪素単結晶基板の一方の主面がチャックの表面に固定されると、特に、他方の主面の外周側において平坦性が悪化する。そのため、特に、他方の主面の外周側において、マスクパターンの位置ずれが顕著になりやすい。
（１）実施の形態に係る炭化珪素単結晶基板１０は、第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂとを備えている。第１主面１０ａは、炭化珪素単結晶基板１０の重心Ｇを通りかつ炭化珪素単結晶基板１０の厚み方向ＴＤに平行な直線Ｌ１と第１主面１０ａとの交点Ｏ１を中心とする正方形に囲まれた中央正方領域１と、第１主面１０ａの外縁１０ｃ上のある位置と交点Ｏ１とを繋ぐ直線Ｌ２に対して垂直な直線と平行な辺を有しかつある位置から交点に向かって１０．５ｍｍ離れた位置を中心Ｏ２とする正方形に囲まれた外側正方領域２とを含む。厚み方向ＴＤから見た場合、中央正方領域１および外側正方領域２の双方の一辺の長さは１５ｍｍである。第１主面１０ａの最大径Ｗは、１００ｍｍ以上である。炭化珪素単結晶基板１０のＴＴＶは、５μｍ以下である。中央正方領域１におけるＬＴＩＲを中央正方領域１におけるＬＴＶで除した値は、０．８以上１．２以下である。外側正方領域２におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は、１以上３以下である。
上記（１）に係る炭化珪素単結晶基板１０によれば、中央正方領域におけるＬＴＩＲを中央正方領域におけるＬＴＶで除した値は０．８以上１．２以下である。後述するように、ＬＴＩＲはＬＴＶと基準面が異なる。そのため、ＬＴＩＲは小さいがＬＴＶは大きい場合と、ＬＴＩＲが大きいがＬＴＶが小さい場合等があり得る。そのため、どちらか一方のパラメータだけでは、平坦性を精度良く判断することは困難である。そこで、ＬＴＩＲとＬＴＶとの比を計算し、当該比を上述の範囲内に制御することにより、中央正方領域における平坦性を精度良く制御することができる。また外側正方領域におけるＬＴＶを中央正方領域におけるＬＴＶで除した値は１以上３以下である。外側正方領域における平坦性を、中央正方領域と同程度に制御することにより、外側正方領域における平坦性を良好にすることができる。結果として、フォトリソグラフィ工程におけるマスクパターンの位置ずれを抑制することができる。
（２）上記（１）に係る実施の形態に係る炭化珪素単結晶基板１０において、最大径Ｗは、１５０ｍｍ以上であってもよい。
（３）上記（２）に係る実施の形態に係る炭化珪素単結晶基板１０において、最大径Ｗは、２００ｍｍ以上であってもよい。
（４）上記（１）〜（３）のいずれかに係る実施の形態に係る炭化珪素単結晶基板１０において、第１主面１０ａには、厚み方向ＴＤにおける深さが０．５ｎｍ以上の傷が形成されていてもよい。傷の面密度は、０．０８５個／ｃｍ2以下であってもよい。
（５）上記（１）〜（４）のいずれかに係る実施の形態に係る炭化珪素単結晶基板１０において、外側正方領域２におけるＬＴＩＲを外側正方領域２におけるＬＴＶで除した値は、０．８以上１．２以下である。後述するように、ＬＴＩＲはＬＴＶと基準面が異なる。そのため、ＬＴＩＲは小さいがＬＴＶは大きい場合と、ＬＴＩＲが大きいがＬＴＶが小さい場合等があり得る。そのため、どちらか一方のパラメータだけでは、平坦性を精度良く判断することは困難である。そこで、ＬＴＩＲとＬＴＶとの比を計算し、当該比を上述の範囲内に制御することにより、外側正方領域における平坦性を精度良く制御することができる。
（６）実施の形態に係る炭化珪素半導体装置１００は、上記（１）〜上記（５）のいずれかに記載の炭化珪素単結晶基板１０を備えている。
（７）実施の形態に係る炭化珪素半導体装置１００は、以下の工程を備えている。上記（１）〜上記（５）のいずれかに記載の炭化珪素単結晶基板１０が準備される。炭化珪素単結晶基板１０が加工される。
［実施形態の詳細］
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１：炭化珪素単結晶基板）
まず、実施の形態１に係る炭化珪素単結晶基板の構成について説明する。
図１および図２に示されるように、実施の形態１に係る炭化珪素単結晶基板１０は、第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂとを有している。炭化珪素単結晶基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。第１主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下程度オフした面である。第１主面１０ａおよび第２主面１０ｂは、それぞれ（０００１）面または（０００１）面から４°以下程度オフした面および（０００−１）面または（０００−１）面から４°以下オフした面であってもよい。代替的に、第１主面１０ａおよび第２主面１０ｂは、それぞれ（０００−１）面または（０００−１）面から４°以下程度オフした面および（０００１）面または（０００１）面から４°以下オフした面であってもよい。
図１に示されるように、第１主面１０ａは、たとえば略円形を有している。第１主面１０ａは、中央正方領域１と、外側正方領域２とを含んでいる。中央正方領域１は、炭化珪素単結晶基板１０の重心Ｇ（図２参照）を通りかつ炭化珪素単結晶基板１０の厚み方向ＴＤに平行な直線Ｌ１と第１主面１０ａとの交点Ｏ１を中心とする正方形に囲まれた領域である。中央正方領域１は、厚み方向ＴＤから第１主面１０ａを見た場合に、交点Ｏ１を回転対称中心とする正方形に囲まれた領域である。外側正方領域２は、第１主面１０ａの外縁１０ｃ上のある位置Ｃ２と交点Ｏ１とを繋ぐ直線Ｌ２に対して垂直な直線と平行な辺を有しかつある位置Ｃ２から交点に向かって１０．５ｍｍ離れた位置を中心Ｏ２とする正方形に囲まれた領域である。外側正方領域２は、厚み方向ＴＤから第１主面１０ａを見た場合に、中心Ｏ２を回転対称中心とする正方形に囲まれた領域である。
厚み方向ＴＤとは、第２主面１０ｂから第１主面１０ａに向かう方向である。第１主面１０ａが平面である場合、厚み方向ＴＤは、第１主面１０ａに対して垂直な方向である。第１主面１０ａが曲面である場合、厚み方向ＴＤは、たとえば第１主面１０ａの最小二乗平面に対して垂直な方向であってもよい。なお最小二乗平面とは、観測された物体の表面上の位置を表す座標（ｘi，ｙi，ｚi）と、ある平面（ａｘ＋ｂｙ＋ｃｚ＋ｄ＝０）との最短距離の二乗の和が最小になるようにａ、ｂ、ｃおよびｄが決定された平面のことである。
厚み方向ＴＤから見た場合、中央正方領域１および外側正方領域２の双方の一辺の長さは１５ｍｍである。厚み方向ＴＤから見た場合、中央正方領域１は、直線Ｌ２に平行な辺と、直線Ｌ２および直線Ｌ１の双方に対して垂直な辺とを有する。同様に、厚み方向ＴＤから見た場合、外側正方領域２は、直線Ｌ２に平行な辺と、直線Ｌ２および直線Ｌ１の双方に対して垂直な辺とを有する。
厚み方向ＴＤから見た場合、第１主面１０ａの最大径Ｗは、１００ｍｍ以上である。最大径Ｗは、１５０ｍｍ以上であってもよいし、２００ｍｍ以上であってもよい。最大径Ｗは、第１主面１０ａの周縁上の異なる２点間の最長直線距離である。
（ＴＴＶ：Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）
ＴＴＶ＝｜Ｔ１−Ｔ２｜ ・・・（数１）
ＴＴＶは、たとえば以下の手順で測定される。まず、平坦な吸着面に炭化珪素単結晶基板１０の第２主面１０ｂが全面吸着される。次に、第１主面１０ａ全体の画像が光学的に取得される。図３および数１に示されるように、ＴＴＶとは、平坦な吸着面に第２主面１０ｂを全面吸着させた状態で、第２主面１０ｂから第１主面１０ａの最高点Ａ１までの高さＴ１から、第２主面１０ｂから第１主面１０ａの最低点Ａ２までの高さＴ２を差し引いた値である。言い換えれば、ＴＴＶは、第２主面１０ｂに対して垂直な方向において、第２主面１０ｂと第１主面１０ａとの最長距離から、第２主面１０ｂと第１主面１０ａとの最短距離を差し引いた値である。つまり、ＴＴＶは、最高点Ａ１を通りかつ第２主面１０ｂと平行な平面Ｌ３と、最低点Ａ２を通りかつ第２主面１０ｂと平行な平面Ｌ４との距離である。本実施の形態における炭化珪素単結晶基板１０のＴＴＶは、５μｍ以下である。ＴＴＶは、好ましくは、３μｍ以下であり、より好ましくは、１．５μｍ以下である。
（ＬＴＩＲ：Ｌｏｃａｌ Ｔｏｔａｌ Ｉｎｄｉｃａｔｅｄ Ｒｅａｄｉｎｇ）
ＬＴＩＲ＝｜Ｔ３｜＋｜Ｔ４｜ ・・・（数２）
ＬＴＩＲは、たとえば以下の手順で測定される。まず、平坦な吸着面に炭化珪素単結晶基板１０の第２主面１０ｂが全面吸着される。次に、ある局所的な領域（たとえば中央正方領域１および外側正方領域２など）における第１主面１０ａの画像が光学的に取得される。次に、第１主面１０ａの最小二乗平面Ｌ５が計算により求められる。図４および数２に示されるように、ＬＴＩＲは、平坦な吸着面に第２主面１０ｂを全面吸着させた状態で、最小二乗平面Ｌ５から第１主面１０ａの最高点Ａ４までの高さＴ４と、最小二乗平面Ｌ５から第１主面１０ａの最低点Ａ３までの高さＴ３とを足した値である。最低点Ａ３とは、最小二乗平面Ｌ５に対して第２主面１０ｂ側に位置する第１主面１０ａの領域において、最小二乗平面Ｌ５に対して垂直な方向に沿った最小二乗平面Ｌ５と第１主面１０ａとの距離が最大となる位置である。最高点Ａ４とは、最小二乗平面Ｌ５に対して第２主面１０ｂ側とは反対側に位置する第１主面１０ａの領域において、最小二乗平面Ｌ５に対して垂直な方向に沿った最小二乗平面Ｌ５と第１主面１０ａとの距離が最大となる位置である。つまり、ＬＴＩＲは、最高点Ａ４を通りかつ最小二乗平面Ｌ５と平行な平面Ｌ６と、最低点Ａ３を通りかつ最小二乗平面Ｌ５と平行な平面Ｌ７との距離である。中央正方領域１におけるＬＴＩＲは、たとえば１μｍ以下であり、好ましくは０．５以下である。外側正方領域２におけるＬＴＩＲは、たとえば１μｍ以下であり、好ましくは０．７以下である。
（ＬＴＶ：Ｌｏｃａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）
ＬＴＶ＝｜Ｔ６−Ｔ５｜ ・・・（数３）
ＬＴＶは、たとえば以下の手順で測定される。まず、平坦な吸着面に炭化珪素単結晶基板１０の第２主面１０ｂが全面吸着される。次に、ある局所的な領域（たとえば中央正方領域１および外側正方領域２など）における第１主面１０ａの画像が光学的に取得される。図５および数３に示されるように、ＬＴＶとは、平坦な吸着面に第２主面１０ｂを全面吸着させた状態で、第２主面１０ｂから第１主面１０ａの最高点Ａ６までの高さＴ６から、第２主面１０ｂから第１主面１０ａの最低点Ａ５までの高さＴ５を差し引いた値である。言い換えれば、ＬＴＶは、第２主面１０ｂに対して垂直な方向において、第２主面１０ｂと第１主面１０ａとの最長距離から、第２主面１０ｂと第１主面１０ａとの最短距離を差し引いた値である。つまり、ＬＴＶは、最高点Ａ６を通りかつ第２主面１０ｂと平行な平面Ｌ９と、最低点Ａ５を通りかつ第２主面１０ｂと平行な平面Ｌ１０との距離である。中央正方領域１におけるＬＴＶは、たとえば１μｍ以下であり、好ましくは、０．５μｍ以下である。外側正方領域２におけるＬＴＶは、たとえば１μｍ以下であり、好ましくは、０．８μｍ以下である。
上記、ＴＴＶ、ＬＴＩＲおよびＬＴＶは、炭化珪素単結晶基板１０の第１主面１０ａの平坦度を定量的に示す指標である。上記指標は、たとえばＣｏｒｎｉｎｇ Ｔｒｏｐｅｌ社製の「Ｔｒｏｐｅｌ ＦｌａｔＭａｓｔｅｒ（登録商標）」を用いることにより測定可能である。
本実施の形態に係る炭化珪素単結晶基板１０によれば、中央正方領域１におけるＬＴＩＲを中央正方領域１におけるＬＴＶで除した値は、０．８以上１．２以下である。好ましくは、中央正方領域１におけるＬＴＩＲを中央正方領域１におけるＬＴＶで除した値は、０．９以上１．１以下である。
本実施の形態に係る炭化珪素単結晶基板１０によれば、外側正方領域２におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は、１以上３以下である。好ましくは、外側正方領域２におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は、１以上２以下である。
本実施の形態に係る炭化珪素単結晶基板１０によれば、外側正方領域２におけるＬＴＩＲを外側正方領域２におけるＬＴＶで除した値は、０．８以上１．２以下である。好ましくは、外側正方領域２におけるＬＴＩＲを外側正方領域２におけるＬＴＶで除した値は、０．９以上１．１以下である。
図６に示されるように、第１主面１０ａは、第２の外側正方領域３と、第３の外側正方領域４と、第４の外側正方領域５とをさらに有していてもよい。第３の外側正方領域４は、中央正方領域１から見て、外側正方領域２の反対側に位置している。第３の外側正方領域４は、第１主面１０ａの外縁１０ｃ上のある位置Ｃ４と交点Ｏ１とを繋ぐ直線に対して垂直な直線と平行な辺を有しかつある位置Ｃ４から交点Ｏ１に向かって１０．５ｍｍ離れた位置を中心Ｏ４とする正方形に囲まれた領域である。
第２の外側正方領域３および第４の外側正方領域５は、厚み方向ＴＤから見て、中心Ｏ２と中心Ｏ４とを通る直線に対して垂直な直線と交差する。第２の外側正方領域３は、第１主面１０ａの外縁１０ｃ上のある位置Ｃ３と交点Ｏ１とを繋ぐ直線に対して垂直な直線と平行な辺を有しかつある位置Ｃ３から交点Ｏ１に向かって１０．５ｍｍ離れた位置を中心Ｏ３とする正方形に囲まれた領域である。同様に、第４の外側正方領域５は、第１主面１０ａの外縁１０ｃ上のある位置Ｃ５と交点Ｏ１とを繋ぐ直線に対して垂直な直線と平行な辺を有しかつある位置Ｃ５から交点Ｏ１に向かって１０．５ｍｍ離れた位置を中心Ｏ５とする正方形に囲まれた領域である。第２の外側正方領域３、第３の外側正方領域４および第４の外側正方領域５の一辺は１５ｍｍである。
第２の外側正方領域３におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は、好ましくは１以上３以下であり、より好ましくは１以上２以下である。同様に、第３の外側正方領域４におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は、好ましくは１以上３以下であり、より好ましくは１以上２以下である。同様に、第４の外側正方領域５におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は、好ましくは１以上３以下であり、より好ましくは１以上２以下である。
第２の外側正方領域３におけるＬＴＩＲを第２の外側正方領域３におけるＬＴＶで除した値は、好ましくは０．８以上１．２以下であり、より好ましくは０．９以上１．１以下である。第３の外側正方領域４におけるＬＴＩＲを第３の外側正方領域４におけるＬＴＶで除した値は、好ましくは０．８以上１．２以下であり、より好ましくは０．９以上１．１以下である。第４の外側正方領域５におけるＬＴＩＲを第４の外側正方領域５におけるＬＴＶで除した値は、好ましくは０．８以上１．２以下であり、より好ましくは０．９以上１．１以下である。
図７に示されるように、第１主面１０ａに傷６が形成されていてもよい。傷６は、第１主面１０ａを研磨する際に、ダイヤモンド砥粒により第１主面１０ａの一部が削られることにより形成されたスクラッチであってもよい。図６に示されるように、厚み方向ＴＤから見て、傷６は、第１主面１０ａが延在する方向に沿って伸長する線状の傷であってもよい。炭化珪素単結晶基板１０の厚み方向ＴＤにおける傷６の深さは、たとえば０．５ｎｍ以上である。第１主面１０ａにおける当該傷の面密度は、たとえば０．０８５個／ｃｍ2以下である。厚み方向ＴＤにおける傷６の寸法は、第１主面１０ａに沿った方向における傷６の寸法よりも小さくてもよい。傷６の面密度は、たとえば微分干渉顕微鏡を用いて測定することができる。
なお、第１主面１０ａは、炭化珪素単結晶基板１０を用いて炭化珪素半導体装置を製造する際に、エピタキシャル層が形成される面である。第１主面１０ａと第２主面１０ｂとの中間位置から見て、第１主面１０ａ側に、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの炭化珪素半導体装置のゲート酸化膜３６（図１２参照）が形成される。炭化珪素半導体装置の詳細は後述する。
次に、実施の形態に係る炭化珪素単結晶基板の製造方法について説明する。
たとえば昇華法により製造された炭化珪素単結晶からなるインゴットがワイヤーソーによりスライスされることにより、炭化珪素単結晶基板１０が準備される。炭化珪素単結晶基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板１０は、第１主面１０ａと、第１主面１０ａの反対側の第２主面１０ｂとを有する。第１主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下程度オフした面である。たとえば第１主面１０ａおよび第２主面１０ｂが研削された後、第１主面１０ａおよび第２主面１０ｂに対して機械研磨およびＣＭＰ(Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）が行われる。
図８および図９を参照して、研磨装置の構成について説明する。研磨装置３０は、たとえばＣＭＰ装置である。図８および図９に示されるように、研磨装置３０は、外側ギア１１と、キャリア１２と、内側ギア１３と、上定盤２３と、下定盤２４、研磨布２１、２２と、軸２５、２６とを主に有している。キャリア１２は、内側ギア１３と外側ギア１１の間に設けられている。キャリア１２には、複数のポケット１２ａが形成されている。研磨布２１は、上定盤２３に固定されている。上定盤２３は、軸２５に固定されている。研磨布２２は、下定盤２４に固定されている。下定盤２４は、軸２６に固定されている。
研磨布２１、２２として、たとえば不織布が使用可能である。研磨布２１、２２のＡｓｋｅｒ−Ｃ硬度は、たとえば７０以上９０以下である。Ａｓｋｅｒ−Ｃ硬度は、日本ゴム協会標準規格（ＳＲＩＳ）０１０１に規定されているＡｓｋｅｒ−Ｃ硬度計により測定される硬度である。研磨布２１、２２の圧縮率は、たとえば２％以上６％以下である。圧縮率は、「ＪＩＳ Ｌ １０９６」に準拠して測定される。上定盤２３および下定盤２４として、たとえばステンレスなどの金属が使用可能である。研磨布２１、２２のＡｓｋｅｒ−Ｃ硬度が７０以上９０以下であり、かつ研磨布２１、２２の圧縮率が２％以上６％以下であると、研磨布２１、２２が炭化珪素単結晶基板１０の表面（つまり第１主面１０ａおよび第２主面１０ｂ）の形状に沿ってあまり変形しない。そのため、研磨布２１、２２は、表面の凸部にのみ点接触し、凹部にはほとんど接触しない。結果として、表面の凸部が凹部よりも優先的に研磨されるため、表面が平坦になりやすいと考えられる。
図８および図９に示されるように、複数のポケット１２ａの各々に、炭化珪素単結晶基板１０が配置される。図１０に示されるように、第１主面１０ａが研磨布２１に対面し、かつ第２主面１０ｂが研磨布２２に対面する。図８に示されるように、外側ギア１１が回転方向Ｒ２に回転し、内側ギア１３が回転方向Ｒ１に回転する。これにより、キャリア１２が自転しながら、内側ギア１３の周りを回転方向Ｒ３に公転する。キャリア１２の移動につれて、炭化珪素単結晶基板１０が内側ギア１３の周りに回転する。
第１主面１０ａと研磨布２１との間および第２主面１０ｂと研磨布２２との間に、スラリーが供給される。スラリーは、たとえばダイヤモンド砥粒と溶液とを含む。溶液は、溶媒と分散剤とを含む。溶媒は、たとえばエチレングリコールである。分散剤により、溶液のｐＨと屈折率とが調整され得る。
図１１は、ダイヤモンド砥粒の粒径と頻度との関係を示す図である。ダイヤモンド砥粒の数を小さい粒径のものから順番に積算していった場合に、ダイヤモンド砥粒の総数の５０％（半分）の数になったときのダイヤモンド砥粒の粒径をＤ50とする。同様に、総数の９５％の数になったときのダイヤモンド砥粒の粒径をＤ95とする。本実施の形態においては、Ｄ50が１μｍ以下でありかつＤ95が１．８μｍ以下となるようにダイヤモンド砥粒の粒径が調整される。ダイヤモンド砥粒の粒径を小さくすることで、表面に傷６（図７参照）が形成されることを抑制することができる。
スラリーの溶液の屈折率は、たとえば１．３６以上１．３７以下である。屈折率は、たとえば株式会社アタゴ製のデジタル屈折計（型番：ＲＸ−５０００α−Ｐｌｕｓ）により測定することができる。一般的に、屈折率の高い溶液は、密度が高くなり、すべりが悪くなる。本実施の形態では、比較的高い硬度の研磨布２１、２２が用いられているため、表面に傷が形成されやすい。そのため、すべりの良い（言い換えれば屈折率の低い）溶液を用いることにより、表面に傷が形成されることを抑制することが望ましい。
溶液のｐＨ（水素イオン指数）は、たとえば７．０以上８．５以下である。砥粒の質量（グラム）を溶液の体積（リットル）で除することにより求められる砥粒濃度は、たとえば３．６０ｇ／Ｌ以上４．００ｇ／Ｌである。本実施の形態では、比較的粒径の小さいダイヤモンド砥粒が用いられているため、研磨レートが低くなる。そのため、砥粒濃度を高くすることにより、研磨レートを高めることが望ましい。
図１０に示されるように、研磨布２１が第１主面１０ａに押し付けられ、かつ研磨布２２が第２主面１０ｂに押し付けられながら、キャリア１２が自転しつつ公転することにより、第１主面１０ａおよび第２主面１０ｂが同時に研磨される。第１主面１０ａおよび第２主面１０ｂに加えられる荷重は、たとえば３００ｇ／ｃｍ2である。上定盤２３および研磨布２１は、たとえば停止していてもよいし、軸２５の周りをたとえば回転方向Ｒ４に回転していてもよい。下定盤２４および研磨布２２は、軸２６の周りをたとえば回転方向Ｒ５に回転する。上定盤２３および下定盤２４は、双方とも回転していてもよいし、一方だけ回転して他方は停止していてもよい。たとえば、上定盤２３および研磨布２１が停止しており、キャリア１２が１０ｒｐｍで回転しておりかつ下定盤２４および研磨布２２が３０ｒｐｍで回転している場合、炭化珪素単結晶基板１０に対する上定盤２３に対する相対回転速度は１０ｒｐｍであり、炭化珪素単結晶基板１０に対する下定盤２４の相対回転速度は２０ｒｐｍ（３０ｒｐｍ−１０ｒｐｍ）である。
炭化珪素単結晶基板１０に対する研磨布２１の相対速度（つまり第１主面１０ａに対する上定盤２３の相対速度）は、炭化珪素単結晶基板１０に対する研磨布２２の相対速度（つまり第２主面１０ｂに対する下定盤２４の相対速度）よりも遅い方が望ましい。これにより、第１主面１０ａに形成される傷６（図７参照）を低減することができる。また第１主面１０ａの粗さを低減することができる。炭化珪素単結晶基板１０に対する上定盤２３の相対速度は、炭化珪素単結晶基板１０に対する下定盤２４の相対速度のたとえば１／２以下であることが望ましい。
次に、実施の形態１に係る炭化珪素単結晶基板の作用効果について説明する。
実施の形態１に係る炭化珪素単結晶基板１０によれば、中央正方領域１におけるＬＴＩＲを中央正方領域１におけるＬＴＶで除した値は０．８以上１．２以下である。ＬＴＩＲはＬＴＶと基準面が異なる。そのため、ＬＴＩＲは小さいがＬＴＶは大きい場合と、ＬＴＩＲが大きいがＬＴＶが小さい場合等があり得る。そのため、どちらか一方のパラメータだけでは、平坦性を精度良く判断することは困難である。そこで、ＬＴＩＲとＬＴＶとの比を計算し、当該比を上述の範囲内に制御することにより、中央正方領域１における平坦性を精度良く制御することができる。また外側正方領域２におけるＬＴＶを中央正方領域１におけるＬＴＶで除した値は１以上３以下である。外側正方領域２における平坦性を、中央正方領域１と同程度に制御することにより、外側正方領域２における平坦性を良好にすることができる。結果として、フォトリソグラフィ工程におけるマスクパターンの位置ずれを抑制することができる。
また実施の形態１に係る炭化珪素単結晶基板１０によれば、最大径Ｗは、１５０ｍｍ以上である。
さらに実施の形態１に係る炭化珪素単結晶基板１０によれば、最大径Ｗは、２００ｍｍ以上である。
さらに実施の形態１に係る炭化珪素単結晶基板１０によれば、第１主面１０ａには、厚み方向ＴＤにおける深さが０．５μｍ以上の傷６が形成されている。傷の面密度は、０．０８５個／ｃｍ2以下である。
さらに実施の形態１に係る炭化珪素単結晶基板１０によれば、外側正方領域２におけるＬＴＩＲを外側正方領域２におけるＬＴＶで除した値は、０．８以上１．２以下である。ＬＴＩＲはＬＴＶと基準面が異なる。そのため、ＬＴＩＲは小さいがＬＴＶは大きい場合と、ＬＴＩＲが大きいがＬＴＶが小さい場合等があり得る。そのため、どちらか一方のパラメータだけでは、平坦性を精度良く判断することは困難である。そこで、ＬＴＩＲとＬＴＶとの比を計算し、当該比を上述の範囲内に制御することにより、外側正方領域２における平坦性を精度良く制御することができる。
（実施の形態２：炭化珪素半導体装置）
次に、実施の形態２に係る炭化珪素半導体装置１００の一例としてのＭＯＳＦＥＴの構成について説明する。
図１２に示されるように、実施の形態２に係るＭＯＳＦＥＴ１００は、炭化珪素基板７０と、ゲート酸化膜３６と、ゲート電極４０と、層間絶縁膜６０と、ソース電極４１と、表面保護電極４２と、ドレイン電極４５と、裏面保護電極４７とを主に有している。炭化珪素基板７０は、たとえば炭化珪素単結晶基板１０と、炭化珪素エピタキシャル層３５とを有している。炭化珪素単結晶基板１０の構成は、実施の形態１で説明した通りである。
炭化珪素基板７０は、第３主面７０ａと、第３主面７０ａとは反対側の第２主面１０ｂとを有している。第３主面７０ａは、｛０００１｝面または｛０００１｝面から４°以下程度オフした面である。好ましくは、第３主面７０ａは、（０００１）面または（０００１）面から４°以下程度オフした面であり、かつ第２主面１０ｂは（０００−１）面または（０００−１）面から４°以下程度オフした面である。炭化珪素単結晶基板１０は第２主面１０ｂを構成し、かつ炭化珪素エピタキシャル層３５は第３主面７０ａを構成している。
炭化珪素エピタキシャル層３５は、炭化珪素単結晶基板１０上に設けられている。炭化珪素エピタキシャル層３５は、たとえばドリフト領域３１と、ボディ領域３２と、ソース領域３３と、コンタクト領域３４とを有している。ドリフト領域３１は、たとえばＮ（窒素）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ドリフト領域３１が含むｎ型不純物の濃度は、炭化珪素単結晶基板１０が含むｎ型不純物の濃度よりも低くてもよい。ボディ領域３２は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型不純物を含んでおり、ｐ型（第２導電型）の導電型を有する。ボディ領域３２が含むｐ型不純物の濃度は、ドリフト領域３１が含むｎ型不純物の濃度よりも高くてもよい。
ソース領域３３は、たとえばＰ（リン）などの不純物を含んでおり、ｎ型の導電型を有する。ソース領域３３は、ボディ領域３２によってドリフト領域３１から隔てられている。ソース領域３３は、第３主面７０ａの一部を形成する。第３主面７０ａに対して垂直な方向から見て、ソース領域３３はボディ領域３２に取り囲まれていてもよい。ソース領域３３が含むｎ型不純物の濃度は、ドリフト領域３１が含むｎ型不純物の濃度よりも高くてもよい。
コンタクト領域３４は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型不純物を含んでおり、ｐ型（第２導電型）の導電型を有する。コンタクト領域３４は、ソース領域３３を貫通し、第３主面７０ａおよびボディ領域３２の双方に接するように設けられている。コンタクト領域３４が含むｐ型不純物の濃度は、ボディ領域３２が含むｐ型不純物の濃度よりも高くてもよい。
ゲート酸化膜３６は、炭化珪素基板７０上に設けられている。ゲート酸化膜３６は、第３主面７０ａにおいて、ソース領域３３、ボディ領域３２およびドリフト領域３１の各々に接している。ゲート酸化膜３６は、たとえば二酸化珪素により構成されている。
ゲート電極４０は、ゲート酸化膜３６上に設けられている。ゲート電極４０は、ソース領域３３、ボディ領域３２およびドリフト領域３１の各々に対面している。ゲート電極４０は、不純物が導入されたポリシリコンまたはＡｌなどの導電体から構成されている。
ソース電極４１は、第３主面７０ａにおいて、ソース領域３３およびコンタクト領域３４に接して設けられていてもよい。ソース電極４１は、ゲート酸化膜３６に接していてもよい。ソース電極４１は、たとえばＴｉ、ＡｌおよびＳｉを含む材料により構成されている。ソース電極４１は、たとえばソース領域３３とオーミック接合している。好ましくは、ソース電極４１は、コンタクト領域３４とオーミック接合している。
層間絶縁膜６０は、ゲート電極４０を覆っている。層間絶縁膜６０は、ゲート電極４０およびゲート酸化膜３６と接している。層間絶縁膜６０は、ゲート電極４０とソース電極４１とを電気的に絶縁している。表面保護電極４２は、層間絶縁膜６０を覆っている。表面保護電極４２は、たとえばＡｌを含む材料から構成されている。表面保護電極４２は、ソース電極４１と電気的に接続されている。
ドレイン電極４５は、第２主面１０ｂに接して設けられている。ドレイン電極４５は、たとえばＮｉＳｉを含む材料からなる。ドレイン電極４５は、たとえば炭化珪素単結晶基板１０とオーミック接合している。裏面保護電極４７は、ドレイン電極４５に接している。裏面保護電極４７は、たとえばＡｌを含む材料により構成されている。裏面保護電極４７は、ドレイン電極４５と電気的に接続されている。
次に、炭化珪素半導体装置１００の一例としてのＭＯＳＦＥＴの製造方法について説明する。ＭＯＳＦＥＴの製造方法は、炭化珪素単結晶基板を準備する工程（Ｓ１０：図１３）と、炭化珪素単結晶基板を加工する工程（Ｓ２０：図１３）とを主に含んでいる。炭化珪素単結晶基板を準備する工程（Ｓ１０：図１３）においては、実施の形態１で説明した炭化珪素単結晶基板１０が準備される。
次に、炭化珪素単結晶基板を加工する工程（Ｓ２０：図１３）が実施される。たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素エピタキシャル層３５が炭化珪素単結晶基板１０の第１主面１０ａ上にエピタキシャル成長する（図１４参照）。エピタキシャル成長においては、原料ガスとしてたとえばシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）が用いられ、キャリアガスとして水素（Ｈ2）が用いられる。エピタキシャル成長中における炭化珪素単結晶基板１０の温度は、たとえば１４００℃以上１７００℃以下程度である。炭化珪素単結晶基板１０および炭化珪素エピタキシャル層３５は、炭化珪素基板７０を構成する。
次に、イオン注入工程が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板７０の第３主面７０ａに対して注入されることにより、炭化珪素エピタキシャル層３５内に導電型がｐ型のボディ領域３２が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域３２内に注入されることにより、導電型がｎ型のソース領域３３が形成される。次に、たとえばＡｌイオンが、ソース領域３３に対してさらに注入されることにより、ソース領域３３を貫通してボディ領域３２に達し、かつ導電型がｐ型のコンタクト領域３４が形成される。炭化珪素エピタキシャル層３５において、ボディ領域３２、ソース領域３３およびコンタクト領域３４のいずれも形成されない領域は、ドリフト領域３１となる（図１５参照）。
次に、活性化アニール工程が実施される。炭化珪素基板７０が、たとえば１７００℃の温度下で３０分間程度加熱されることにより、イオン注入工程にて導入された不純物イオンが活性化される。これにより、不純物イオンが導入された領域において所望のキャリアが生成する。
次に、ゲート酸化膜形成工程が実施される。たとえば酸素を含む雰囲気中において炭化珪素基板７０が加熱されることにより、炭化珪素基板７０の第３主面７０ａ上に二酸化珪素を含むゲート酸化膜３６が形成される。炭化珪素基板７０は、たとえば１３００℃程度の温度下において６０分程度加熱される。ゲート酸化膜３６は、第３主面７０ａにおいて、ドリフト領域３１、ボディ領域３２、ソース領域３３およびコンタクト領域３４の各々と接するように形成される。
次に、ゲート電極形成工程が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート酸化膜３６上に不純物を含むポリシリコンからなるゲート電極４０が形成される。ゲート電極４０は、ゲート酸化膜３６は、ソース領域３３、ボディ領域３２およびドリフト領域３１の各々と対面する位置に形成される（図１６参照）。
次に、層間絶縁膜形成工程が実施される。たとえばプラズマＣＶＤ法により、ゲート電極４０を覆い、かつゲート酸化膜３６に接する層間絶縁膜６０が形成される。層間絶縁膜６０は、たとえば二酸化珪素を含む材料から構成される。次に、ソース電極形成工程が実施される。たとえばエッチングにより、ソース電極４１を形成される領域における層間絶縁膜６０およびゲート酸化膜３６が除去される。これにより、ゲート酸化膜３６が、ソース領域３３およびコンタクト領域３４が露出した領域が形成される。次に、たとえばスパッタリングにより、ソース領域３３およびコンタクト領域３４が露出した領域上に、たとえばＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む金属層が形成される（図１７参照）。次に、上記金属層がたとえば１０００℃程度に加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース領域３３とオーミック接合するソース電極４１が形成される。
次に、表面保護電極形成工程が実施される。たとえばスパッタリング法により、ソース電極４１に接し、かつ層間絶縁膜６０を覆うように表面保護電極４２が形成される。表面保護電極４２は、たとえばアルミニウムを含む材料から構成されている。以上により、ソース電極４１と、表面保護電極４２とを含み、かつ炭化珪素基板７０の第３主面７０ａに接する表面電極５０が形成される。次に、第２主面１０ｂに接するドレイン電極４５が形成される。ドレイン電極４５は、たとえばＮｉＳｉを含む。次に、ドレイン電極４５に接して裏面保護電極４７が形成される。裏面保護電極４７は、たとえばアルミニウムを含む材料から構成されている。次に、炭化珪素基板７０がダイシングされることにより、複数の半導体チップが形成される。
なお炭化珪素単結晶基板１０を加工する工程は、上述した工程に限定されない。炭化珪素単結晶基板１０を加工する工程は、たとえば、炭化珪素単結晶基板１０上に半導体層を形成する工程、炭化珪素単結晶基板１０を切断する工程、炭化珪素単結晶基板１０に電気的に接続される電極を形成する工程などであってもよい。
また上記実施形態においては、第１導電型をｎ型とし、かつ第２導電型をｐ型として説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。上記実施形態においては、炭化珪素半導体装置がＭＯＳＦＥＴである場合について説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）またはＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
グループ１〜５に係る研磨条件を用いて炭化珪素単結晶基板１０が研磨される。具体的には、図１０に記載された研磨装置３０が用いられ炭化珪素単結晶基板１０が研磨される。上定盤２３は固定され、下定盤２４が回転する。表１に示されるように、グループ１、２、３、４および５に係る下定盤２４の回転数（ｒｐｍ）は、それぞれ３０、４０、２０、２０および２０である。グループ１、２、３、４および５に係る定盤の相対速度比（上定盤：下定盤）は、それぞれ１：２、１：３、１：１、２：１および１：２である。
グループ１、２、３、４および５に係る潤滑剤（スラリーの溶液）の屈折率は、それぞれ１．３６５、１．３６、１．２４５、１．２４５および１．２４５である。グループ１、２、３、４および５に係る潤滑剤のｐＨは、それぞれ７．６、７．１、７．６、７．１および７．１である。グループ１、２、３、４および５に係る研磨布のアスカ―Ｃ硬度は、それぞれ８２、８２、８２、５２および６０である。グループ１、２、３、４および５に係る上定盤および下定盤の荷重（ｇ／ｃｍ2）は、それぞれ、３００、３００、２００、３００および２００である。上記の研磨条件を用いて、炭化珪素単結晶基板１０の第１主面１０ａおよび第２主面１０ｂが研磨される。各グループにつき３枚の炭化珪素単結晶基板１０が作製される。たとえば、サンプル１−１、サンプル１−２およびサンプル１−３は、グループ１の研磨条件により作製された炭化珪素単結晶基板１０であり、サンプル２−１、サンプル２−２およびサンプル２−３は、グループ２の研磨条件により作製された炭化珪素単結晶基板１０である。グループ３〜５についても同様である。全ての炭化珪素単結晶基板１０の第１主面１０ａの最大径Ｗ（図１参照）は、１００ｍｍである。
Figure 0006593265
次に、各グループの研磨方法で研磨された炭化珪素単結晶基板１０のＴＴＶ、ＬＴＶおよびＬＴＩＲが測定される。ＴＴＶ、ＬＴＶおよびＬＴＩＲは、Ｃｏｒｎｉｎｇ Ｔｒｏｐｅｌ社製の「Ｔｒｏｐｅｌ ＦｌａｔＭａｓｔｅｒ（登録商標）」により測定される。ＴＴＶ、ＬＴＶおよびＬＴＩＲの定義は、実施の形態で説明した通りである。第２主面１０ｂの全面が真空チャックに吸着されて平面になった状態で、第１主面１０ａが光学的に観測され、ＴＴＶ、ＬＴＶおよびＬＴＩＲが測定される。ＬＴＶおよびＬＴＩＲは、それぞれ第１主面１０ａの中央正方領域１および外側正方領域２において測定される。中央正方領域１および外側正方領域２の定義は、実施の形態で説明した通りである。
表２および表３は、ＴＴＶ、中央正方領域１におけるＬＴＶ（表２および表３ではＬＴＶ（中央）と記載されている）、外側正方領域２におけるＬＴＶ（表２および表３ではＬＴＶ（外側）と記載されている）、中央正方領域１におけるＬＴＩＲ（表２および表３ではＬＴＩＲ（中央）と記載されている）および外側正方領域２におけるＬＴＩＲ（表２および表３ではＬＴＩＲ（外側）と記載されている）の測定結果を示している。ＬＴＶ（外側）／ＬＴＶ（中央）は、ＬＴＶ（外側）をＬＴＶ（中央）で除することにより算出される。ＬＴＩＲ（中央）／ＬＴＶ（中央）は、ＬＴＩＲ（中央）をＬＴＶ（中央）で除することにより算出される。ＬＴＩＲ（外側）／ＬＴＶ（外側）は、ＬＴＩＲ（外側）をＬＴＶ（外側）で除することにより算出される。
Figure 0006593265
表２は、グループ１および２の研磨条件により作製されたサンプルのＴＴＶ、ＬＴＶ（外側）／ＬＴＶ（中央）、ＬＴＩＲ（中央）／ＬＴＶ（中央）およびＬＴＩＲ（外側）／ＬＴＶ（外側）を示している。表２に示されるように、サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＴＴＶは、１．１５以上１．３０以下である。つまり、サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＴＴＶは、５以下である。サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＬＴＶ（外側）／ＬＴＶ（中央）は、１．１３以上２．３３以下である。つまり、サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＬＴＶ（外側）／ＬＴＶ（中央）は、１以上３以下である。サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＬＴＩＲ（中央）／ＬＴＶ（中央）は、０．８０以上０．８７以下である。つまり、サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＬＴＩＲ（中央）／ＬＴＶ（中央）は、０．８以上１．２以下である。サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＬＴＩＲ（外側）／ＬＴＶ（外側）は、０．８０以上０．８７以下である。つまり、サンプル１−１〜サンプル２−３に係る炭化珪素単結晶基板１０のＬＴＩＲ（外側）／ＬＴＶ（外側）は、０．８以上１．２以下である。
Figure 0006593265
表３は、グループ３、４および５の研磨条件により作製されたサンプルのＴＴＶ、ＬＴＶ（外側）／ＬＴＶ（中央）、ＬＴＩＲ（中央）／ＬＴＶ（中央）およびＬＴＩＲ（外側）／ＬＴＶ（外側）を示している。表３に示されるように、サンプル３−１〜サンプル５−３に係る炭化珪素単結晶基板１０のＴＴＶは、１．５７以上４．３３以下である。つまり、グループ３、４および５に係る研磨条件で作製された炭化珪素単結晶基板１０のＴＴＶは、グループ１および２に係る研磨条件で作製された炭化珪素単結晶基板１０のＴＴＶよりも大きい。
サンプル３−２に係る炭化珪素単結晶基板１０のＬＴＶ（外側）／ＬＴＶ（中央）は、１未満である。サンプル３−１およびサンプル４−１に係る炭化珪素単結晶基板１０のＬＴＶ（外側）／ＬＴＶ（中央）は、３より大きい。サンプル３−１、サンプル３−２、サンプル３−３、サンプル４−２、サンプル４−３、サンプル５−１、サンプル５−２およびサンプル５−３に係る炭化珪素単結晶基板１０のＬＴＩＲ（中央）／ＬＴＶ（中央）は、０．８未満である。サンプル４−１に係る炭化珪素単結晶基板１０のＬＴＩＲ（中央）／ＬＴＶ（中央）は、１．２より大きい。サンプル３−１、サンプル３−２、サンプル３−３、サンプル４−１、サンプル４−２、サンプル４−３、サンプル５−２およびサンプル５−３に係る炭化珪素単結晶基板１０のＬＴＩＲ（外側）／ＬＴＶ（外側）は、０．８未満である。
以上の結果より、グループ１および２の研磨条件を用いることにより、ＬＴＩＲ（中央）／ＬＴＶ（中央）が０．８以上１．２以下でありかつＬＴＶ（外側）／ＬＴＶ（中央）が１以上３以下である炭化珪素単結晶基板１０が製造可能である。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 中央正方領域、２ 外側正方領域、３ 第２の外側正方領域、４ 第３の外側正方領域、５ 第４の外側正方領域、６ 傷、１０ 炭化珪素単結晶基板、１０ａ 第１主面、１０ｂ 第２主面、１０ｃ 外縁、１１ 外側ギア、１２ キャリア、１２ａ ポケット、１３ 内側ギア、２１，２２ 研磨布、２３ 上定盤、２４ 下定盤、２５，２６ 軸、３０ 研磨装置、３１ ドリフト領域、３２ ボディ領域、３３ ソース領域、３４ コンタクト領域、３５ 炭化珪素エピタキシャル層、３６ ゲート酸化膜、４０ ゲート電極、４１ ソース電極、４２ 表面保護電極、４５ ドレイン電極、４７ 裏面保護電極、５０ 表面電極、６０ 層間絶縁膜、７０ 炭化珪素基板、７０ａ 第３主面、１００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）、Ａ１，Ａ４，Ａ６ 最高点、Ａ２，Ａ３，Ａ５ 最低点、Ｃ２，Ｃ３，Ｃ４，Ｃ５ 位置、Ｇ 重心、Ｌ１，Ｌ２ 直線、Ｌ３，Ｌ４，Ｌ６，Ｌ７，Ｌ９，Ｌ１０ 平面、Ｌ５ 最小二乗平面、Ｏ１ 交点、Ｏ２，Ｏ３，Ｏ４，Ｏ５ 中心、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 回転方向、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６ 高さ、ＴＤ 厚み方向、Ｗ 最大径。

Claims (7)

  1. 第１主面と、前記第１主面と反対側の第２主面とを備えた炭化珪素単結晶基板であって、
    前記第１主面は、前記炭化珪素単結晶基板の重心を通りかつ前記炭化珪素単結晶基板の厚み方向に平行な直線と前記第１主面との交点を中心とする正方形に囲まれた中央正方領域と、前記第１主面の外縁上のある位置と前記交点とを繋ぐ直線に対して垂直な直線と平行な辺を有しかつ前記ある位置から前記交点に向かって１０．５ｍｍ離れた位置を中心とする正方形に囲まれた外側正方領域とを含み、
    前記厚み方向から見た場合、前記中央正方領域および前記外側正方領域の双方の一辺の長さは１５ｍｍであり、
    前記第１主面の最大径は、１００ｍｍ以上であり、
    前記炭化珪素単結晶基板のＴＴＶは、５μｍ以下であり、
    前記中央正方領域におけるＬＴＩＲを前記中央正方領域におけるＬＴＶで除した値は、０．９以上１．１以下であり、
    前記外側正方領域におけるＬＴＶを前記中央正方領域におけるＬＴＶで除した値は、１以上３以下である、炭化珪素単結晶基板。
  2. 前記最大径は、１５０ｍｍ以上である、請求項１に記載の炭化珪素単結晶基板。
  3. 前記最大径は、２００ｍｍ以上である、請求項２に記載の炭化珪素単結晶基板。
  4. 前記第１主面には、前記厚み方向における深さが０．５ｎｍ以上の傷が形成されており、
    前記傷の面密度は、０．０８５個／ｃｍ2以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素単結晶基板。
  5. 前記外側正方領域におけるＬＴＩＲを前記外側正方領域におけるＬＴＶで除した値は、０．８以上１．２以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素単結晶基板。
  6. 請求項１〜請求項５のいずれか１項に記載の炭化珪素単結晶基板を備える、炭化珪素半導体装置。
  7. 請求項１〜請求項５のいずれか１項に記載の炭化珪素単結晶基板を準備する工程と、
    前記炭化珪素単結晶基板を加工する工程と、を備える、炭化珪素半導体装置の製造方法。
JP2016138660A 2015-05-11 2016-07-13 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6593265B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015096565 2015-05-11
JP2015096565 2015-05-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016532020A Division JP5975200B1 (ja) 2015-05-11 2016-01-21 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016210680A JP2016210680A (ja) 2016-12-15
JP6593265B2 true JP6593265B2 (ja) 2019-10-23

Family

ID=57248023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016138660A Active JP6593265B2 (ja) 2015-05-11 2016-07-13 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9978651B2 (ja)
JP (1) JP6593265B2 (ja)
CN (1) CN107532327B (ja)
DE (1) DE112016002124T5 (ja)
WO (1) WO2016181667A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
WO2018211842A1 (ja) * 2017-05-19 2018-11-22 住友電気工業株式会社 炭化珪素基板および炭化珪素エピタキシャル基板
JP7135531B2 (ja) * 2018-07-20 2022-09-13 株式会社デンソー 炭化珪素半導体装置の製造方法
EP3666937B1 (en) * 2018-10-16 2023-07-05 Sicc Co., Ltd. High-flatness, low-damage and large-diameter monocrystalline silicon carbide substrate, and manufacturing method therefor
CN114026672A (zh) * 2019-06-13 2022-02-08 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法
JPWO2020255698A1 (ja) * 2019-06-19 2020-12-24
CN114761628B (zh) * 2019-12-02 2024-04-12 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
KR20120015428A (ko) * 2009-04-15 2012-02-21 스미토모덴키고교가부시키가이샤 기판, 박막 형성 기판, 반도체 장치, 및 반도체 장치의 제조 방법
JP2011245610A (ja) * 2010-05-31 2011-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP5551022B2 (ja) 2010-08-30 2014-07-16 株式会社クラレ 被研磨物のラッピング方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6106419B2 (ja) * 2012-12-12 2017-03-29 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6136731B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US20150170928A1 (en) * 2013-12-16 2015-06-18 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and fabrication method thereof
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
CN107532327A (zh) 2018-01-02
JP2016210680A (ja) 2016-12-15
CN107532327B (zh) 2019-12-17
US20180033703A1 (en) 2018-02-01
WO2016181667A1 (ja) 2016-11-17
DE112016002124T5 (de) 2018-01-25
US9978651B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
JP6593265B2 (ja) 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9896781B2 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
JP5803979B2 (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
US20160189955A1 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
JP6597381B2 (ja) 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7120427B2 (ja) 炭化珪素基板および炭化珪素エピタキシャル基板
US9818608B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device where depression supression layer is formed on backside surface of base substrate opposite to main surface on which epitaxial layer is formed
JP5975200B1 (ja) 炭化珪素単結晶基板、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2017090279A1 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2021153351A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7036095B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7331869B2 (ja) 炭化珪素再生基板および炭化珪素半導体装置の製造方法
WO2024034267A1 (ja) 炭化珪素基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2015045652A1 (ja) 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置
JP2016028009A (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190909

R150 Certificate of patent or registration of utility model

Ref document number: 6593265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250