JP6589873B2 - クロスバースイッチ、これを用いた論理集積回路および半導体装置 - Google Patents

クロスバースイッチ、これを用いた論理集積回路および半導体装置 Download PDF

Info

Publication number
JP6589873B2
JP6589873B2 JP2016548557A JP2016548557A JP6589873B2 JP 6589873 B2 JP6589873 B2 JP 6589873B2 JP 2016548557 A JP2016548557 A JP 2016548557A JP 2016548557 A JP2016548557 A JP 2016548557A JP 6589873 B2 JP6589873 B2 JP 6589873B2
Authority
JP
Japan
Prior art keywords
wiring
switch
crossbar
cell
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016548557A
Other languages
English (en)
Other versions
JPWO2016042750A1 (ja
Inventor
幸秀 辻
幸秀 辻
旭 白
旭 白
信 宮村
信 宮村
阪本　利司
利司 阪本
宗弘 多田
宗弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2016042750A1 publication Critical patent/JPWO2016042750A1/ja
Application granted granted Critical
Publication of JP6589873B2 publication Critical patent/JP6589873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Description

本発明は、抵抗変化素子を用いたプログラマブル論理集積回路に関する。
プログラマブル論理集積回路は、内部の設定情報を書き換えることにより、様々な論理回路を再構成可能であるという特徴を持つ。そのため、試作品の作成や、画像処理や通信などの広い分野で利用されている。また、特許文献１及び特許文献２には、プログラマブル論理集積回路で用いるクロスバースイッチのメモリセルとスイッチ部分を抵抗変化素子に置き換えることで、チップ面積や消費電力の低減が出来る技術が提案されている。
抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（登録商標）などがある。特許文献１及び特許文献２には、電界などの印加によってイオンが自由に動くことのできる固体（イオン伝導体）中における金属イオンの移動と電気化学反応とを利用した抵抗変化素子が開示されている。
図２Ａは抵抗変化素子（ＲＥ）の構造を、図２Ｂは抵抗変化素子（ＲＥ）のシンボリック表現を、図２Ｃは抵抗変化素子（ＲＥ）を抵抗変化させるための動作方法を、各々示す。図２Ａに示すように、抵抗変化素子（ＲＥ）は、イオン伝導層（ＩＣ）、イオン伝導層（ＩＣ）に接して対向面に設けられた第１電極（ＴＲ［１］）及び第２電極（ＴＲ［２］）から構成されている。第１電極（ＴＲ［１］）からイオン伝導層（ＩＣ）に金属イオンが供給され、第２電極（ＴＲ［２］）からは金属イオンは供給されない。図２Ｃに示すように、印加電圧極性を変えることでイオン伝導体の抵抗値を変化させ、２つの電極間の導通状態を制御することによって、ＯＮ／ＯＦＦを切り替える。
特許文献２、もしくは、図３Ａに示すように、スイッチセルは２つの抵抗変化素子（ＲＥ１、ＲＥ２）と１つのトランジスタ（Ｔｒ．）からなる。図３Ｂは端子に着目した図３Ａのシンボリック表現である。図４Ａに示すようにクロスバースイッチにおいてスイッチセルは、縦方向の配線（ＲＶ）と横方向の配線（ＲＨ）の各クロスポイント近傍に配置される。また、あるクロスポイント近傍の抵抗変化素子をＯＮ／ＯＦＦさせる際、異なるクロスポイント近傍に存在する抵抗変化素子への誤書き込み（ディスターブ）を防ぐため、選択トランジスタ（Ｔｒ．）を制御するための２つの配線（ＳＶ、ＧＨ）とも接続される。
図４Ｂに示すように、クロスバースイッチでは少なくとも４種類の配線（ＲＶ、ＲＨ、ＳＶ、ＧＨ）が、縦もしくは横方向に走破する形を取る。セルの書き込み選択性から、スイッチ切り替え用の配線ＳＶと配線ＧＨとは、および、配線ＲＶと配線ＲＨとは、お互いねじれの位置にする必要があり、例えば図４Ｂのように垂直である。スイッチセル内のトランジスタはシリコン基板上に、抵抗変化素子は配線層内に形成される。
抵抗変化素子は、デザインルールにおける最小寸法、もしくは、それ以下とすることができる。また、素子性能の向上により低電圧・低電流でのＯＮ／ＯＦＦ切り替えが可能になってきているため選択トランジスタのゲート幅も小さくすることができる。よって、スイッチセルの占有面積よりも、スイッチセルに接続するための４つの配線、および、素子・配線間の接続に必要な占有面積によって、クロスバースイッチ全体のサイズが既定されるようになってきている。
クロスバースイッチは特許文献２、もしくは、特許文献３に示すように、プログラマブル論理集積回路のルックアップテーブル（ＬＵＴ）への入力前段の信号選択ブロック（ＩＭＵＸ）や、プログラマブル論理回路内に配置された複数のＬＵＴ間の信号のルーティングパスを変更するための切り替えブロック（ＳＭＵＸ）に使われる。
特開２００５−１０１５３５号公報 国際公開第２０１２／０４３５０２号 米国特許第４８７１９３０号明細書
Ｇｕｙ Ｌｅｍｉｅｕｘ ａｎｄ Ｄａｖｉｄ Ｌｅｗｉｓ，"Ｕｓｉｎｇ ｓｐａｒｓｅ ｃｒｏｓｓｂａｒｓ ｗｉｔｈｉｎ ＬＵＴ"，ＦＰＧＡ ’０１ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００１ ＡＣＭ／ＳＩＧＤＡ ｎｉｎｔｈ ｉｎｔｅｒｎａｔｉｏｎａｌ ｓｙｍｐｏｓｉｕｍ ｏｎ Ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙｓ，Ｐａｇｅｓ ５９−６８，２００１．
図５に示す抵抗変化素子を用いた関連するクロスバースイッチにおいては、あるスイッチセルのＯＮ／ＯＦＦ切り替えを行う際には、図６に示すように４種類の配線の信号をそれぞれ制御する必要がある。そのため、クロスバースイッチ周辺に配置され、書き換えセルの指定と、書き換えセルに接続された配線の制御をおこなうためのデコード回路が複雑になり、回路面積が増加する問題を有している。
また、回路面積を小さくするために、図７のようにスイッチセルを間引いた空きスペースに、残ったスイッチセルを再配置する際、スイッチセルに接続した配線も同時に再配置する必要がある。これにより、例えば図８に示すように、信号線密度は再配置前に比べて最大１００％増加する。しかし、配線、および、配線間や素子−配線間の接続スペースの制限により、クロスバースイッチの間引き率に比べて、実際のレイアウトの面積縮小率は小さいという課題を有している。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、クロスバースイッチおよびその周辺回路のレイアウト面積を縮小するクロスバースイッチを提供することにある。
本発明によるクロスバースイッチは、第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、前記スイッチセルは前記第３配線と前記第４配線とに接続し、前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する。
本発明による論理集積回路は、第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、前記スイッチセルは前記第３配線と前記第４配線とに接続し、前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する、クロスバースイッチを有する。
本発明による半導体装置は、第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、前記スイッチセルは前記第３配線と前記第４配線とに接続し、前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する、クロスバースイッチを有する論理集積回路を有する。
本発明によれば、クロスバースイッチおよびその周辺回路のレイアウト面積を縮小するクロスバースイッチを提供することができる。
本発明の実施形態のクロスバースイッチの構成を示す図である。 抵抗変化素子の構造を示す図である。 抵抗変化素子をシンボリック表現した図である。 抵抗変化素子を抵抗変化させるための動作方法を示す図である。 ２つの抵抗変化素子とトランジスタからなるスイッチセルの構造を示す図である。 ２つの抵抗変化素子とトランジスタからなるスイッチセルをシンボリック表現した図である。 スイッチセルと信号線/制御線との接続を示す図である（斜視図）。 スイッチセルと信号線/制御線との接続を示す図である（上面図）。 スイッチセルを用いた関連するクロスバースイッチ回路のスイッチセルのＯＮ／ＯＦＦ切り替え用制御回路を含む構成を示す図である。 スイッチ［ｎ，ｋ］に対するＯＮ／ＯＦＦ切り替え時の制御信号の状態を示す図である。 スイッチセルの数がクロスポイントの数より少ない関連するクロスバースイッチを示す図である。 スイッチセルの数がクロスポイントの数より少ない関連するクロスバースイッチに対しスイッチセルをシフトしてスイッチセルを密集配置させたときのクロスバースイッチを示す図である。 本発明の実施形態のクロスバースイッチの構成を示す図である。 本発明の実施形態のクロスバースイッチのスイッチのＯＮ／ＯＦＦ書き替え用制御回路を含む構成を示す図である。 本発明の実施形態のクロスバースイッチのスイッチ［ｎ，ｋ］に対するＯＮ／ＯＦＦ切り替え時の制御信号の状態を示す図である 本発明の実施形態のクロスバースイッチの配線レイアウトを示す図である。 本発明の実施形態のクロスバースイッチのシリコン基板に対して上方からみた面内方向の配線レイアウトを示す図である。 本発明の実施形態のクロスバースイッチの配線レイアウトをシンボリック表現（書き込み信号線は省略）した図である。 本発明の実施形態のクロスバースイッチを用いた論理集積回路を示す図である。 本発明の実施形態のクロスバースイッチを用いた論理集積回路を用いた半導体装置を示す図である。 本発明の実施形態のクロスバースイッチを用いた、信号線のクロスポイントの総数とスイッチセルの総数との比率が異なるクロスバースイッチを混載した構成を示す図である。 本発明の実施形態のクロスバースイッチを用いた、信号線のクロスポイントの総数とスイッチセルの総数との比率が異なるクロスバースイッチを混載した構成を示す図である。
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
図１は、本発明の実施形態のクロスバースイッチの構成を示す図である。本実施形態のクロスバースイッチは、第１の方向に延在する第１配線１１と、第２の方向に延在する第２配線１２と、第３の方向に延在する第３配線１３と、第４の方向に延在する第４配線１４と、を複数有する。さらに、前記第１配線１１と前記第２配線１２とに接続するスイッチセル１５を複数有する。さらに、前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、前記第３配線は前記第２配線および前記第４配線とねじれの位置にある。さらに、前記スイッチセル１５は前記第３配線１３と前記第４配線１４とに接続する。前記第３配線１３はさらに前記第１配線１１の隣の前記第１配線１１に接続する前記スイッチセル１５とも接続する、もしくは、前記第４配線１４はさらに前記第２配線１２の隣の前記第２配線１２に接続する前記スイッチセル１５とも接続する。
以下、本実施形態のクロスバースイッチをさらに詳細に説明する。
図３Ａに示すように、本実施形態のクロスバースイッチのスイッチセルは、図２Ｂに示す抵抗変化素子（ＲＥ）の２つ（ＲＥ１、ＲＥ２）とスイッチ素子（Ｔｒ．）とを有する。２つの抵抗変化素子（ＲＥ１、ＲＥ２）の片側の電極は相互に接続し、接続により共有しているノードに選択トランジスタ（Ｔｒ．）の一方の拡散層（ソース、もしくは、ドレイン）が結線する。図３Ｂは、図３Ａに示すスイッチセルの端子に着目したシンボリック表現である。
図４Ａ、図４Ｂに示すように、上記スイッチセルは、クロスバースイッチの縦方向の信号用配線（ＲＶ）と横方向の信号用配線（ＲＨ）のクロスポイントの近傍に配置される。２つの抵抗変化素子（ＲＥ１、ＲＥ２）の抵抗変化素子間で共有していない側の電極ＴＲ１とＴＲ２は、それぞれ、配線（ＲＨ）と配線（ＲＶ）に接続する。また、上記配線の他に、選択トランジスタのゲートに接続する配線（ＧＨ）と、抵抗変化素子が接続していない側の拡散層（ドレイン、もしくは、ソース）に接続する配線（ＳＶ）が設けられる。これらは、配線（ＲＨ）、配線（ＲＶ）とは別にクロスバースイッチ内を走破し、走破する方向のスイッチセル間で共有される。
図９は、本実施形態のクロスバースイッチの構成を示す図である。スイッチセルは縦方向と横方向の配線（ＲＶ、ＲＨ）の交差点に間引いて配置され、すべての交差点にスイッチセルが配置されているわけではないクロスバースイッチである。但し、図９に示すように、スイッチセルは、配線（ＲＶ、ＲＨ）の交差点に対応して周期的に設けることが好ましいが、これには限定されない。
このクロスバースイッチにおいて、横方向に走破する選択トランジスタへの配線（ＧＨ）の例えば配線（ＧＨ［ｋ］）は、同じく横方向に走破する配線（ＲＨ［ｋ］）に接続されたスイッチセル（スイッチ［ｎ，ｋ］）と接続する。ここで、ｎとｋは、各々、正の整数である。さらに、配線（ＧＨ［ｋ］）は、前記配線（ＲＨ［ｋ］）の隣で同じく横方向に走破する配線（ＲＨ［ｋ＋１］）に接続されたスイッチセル（スイッチ［ｎ−１，ｋ＋１］、スイッチ［ｎ＋１，ｋ＋１］）とも接続する。すなわち、配線（ＧＨ［ｋ］）は、配線（ＲＨ［ｋ］）と配線（ＲＨ［ｋ＋１］）とに接続するスイッチセルに共有される。
スイッチ切り替え用信号配線（ＧＨ）を共有することによって配線数を削減した分、図１０に示す書き込み制御回路とこれに対する選択回路（デコード回路、図示省略）も付随して簡略化することができる。
以上のように、走破する選択トランジスタ用の配線（ＧＨ）の本数を低減でき、間引いたスイッチセルの空いたスペースに、スイッチセルを上記配線（ＧＨ）とともに再配置することが容易になる。したがって、間引いたスイッチセルの分だけクロスバースイッチの面積縮小効果が得られやすくなる。また、横方向に走破する選択トランジスタ用の配線（ＧＨ）の削減に伴い、上記配線を制御する書き込み制御回路とこれに対するデコード回路も簡略化できるため、ＯＮ／ＯＦＦ切り替えなどを行うクロスバースイッチ用の周辺回路も小さくできる。
なお、ＲＨとＲＶ、ＧＨとＳＶは少なくともそれぞれねじれの位置にあればよく、相互に垂直であることは必ずしも必要でない。また、図９では、書き込み配線（ＧＨ）を共有させたが、対称性の観点から書き込み配線（ＳＶ）を共有させてもよく、シフト方向も配線ＳＶに対して垂直方向であっても良い。また、配線のクロスポイントの総数Ｎ（ｃｐ）と、スイッチセルの総数Ｎ（ｓｗ）との比率（Ｎ（ｓｗ）／Ｎ（ｃｐ））は５０％に限定するものではなく１００％より小さければよい。なお、クロスバースイッチの全領域で（Ｎ（ｓｗ）／Ｎ（ｃｐ））が同じである必要はない。ただし、スイッチセル間の距離（ピッチ）はクロスバースイッチ回路内で一定であることがより望ましい。すなわち、スイッチセルは周期的に配置されることが望ましい。
図１１は、本実施形態のクロスバースイッチのスイッチ［ｎ，ｋ］に対するＯＮ／ＯＦＦ切り替え時の制御信号の状態を示す。図１１に示すように４種類の配線の信号をそれぞれ制御することにより、抵抗状態を高抵抗と低抵抗とで変えることができ、スイッチ動作が可能である。
すなわち、配線（ＧＨ［ｋ］）の印加電圧を高として、これにつながったゲート線を活性化してトランジスタをオン状態にし、スイッチセル（スイッチ［ｎ，ｋ］）を選択する。抵抗変化素子に接続する配線（ＲＨ［ｋ］とＲＶ［ｎ］）と配線ＳＶ［ｎ］との間に電位差を与え、この極性（高−低もしくは低−高）を変えて抵抗状態を高抵抗もしくは低抵抗にプログラムする。
スイッチセルに用いる抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（登録商標）などとすることができる。すなわち、ある一定以上の電圧を所定時間以上印加することで抵抗状態が変化し、保持される抵抗変化素子であればよい。また、信号を継続的に通過させて使用する際のディスターブ耐性が高いという観点から、抵抗変化素子は抵抗変化をさせるための電圧の印加方向に極性があるバイポーラ型の抵抗変化素子である。スイッチセルは、バイポーラ型の抵抗変化素子が、二つ対向して直列につながり、二つのスイッチの接続点にスイッチ（トランジスタ）が配置されているという構成がより望ましい。
抵抗変化素子（ＲＥ）は、電界などの印加によってイオンが自由に動くことのできる固体（イオン伝導体）中における金属イオンの移動と、電気化学反応とを利用した抵抗変化素子である。抵抗変化素子は、抵抗変化量が大きく、電極間を信号が通過する、通過しないを区別できるスイッチ素子として機能する。図２Ａに示すように、抵抗変化素子（ＲＥ）は、イオン伝導層（ＩＣ）と、イオン伝導層（ＩＣ）に接して対向面に設けられた電極（ＴＲ［１］）と電極（ＴＲ［２］）から構成されている。電極（ＴＲ［１］）からイオン伝導層に金属イオンが供給され、電極（ＴＲ［２］）からは金属イオンは供給されない。印加電圧極性を変えることでイオン伝導体の抵抗値を変化させ、２つの電極間の導通状態を制御することができる。
図１２は、本実施形態のクロスバースイッチの配線レイアウトを示す図である。図１３Ａは、本実施形態のクロスバースイッチをシリコン基板に対して上方からみた面内方向の配線レイアウトを示す図である。図１３Ｂは、本実施形態のクロスバースイッチの配線レイアウトをシンボリック表現した図である。各図において、書き込み信号配線（ＧＨ、ＳＶ）は省略されている。
図１２に示すように、抵抗変化素子ＲＥ２と配線ＲＶは、基板上方から見た場合、重なるように配置されている。このため、異なるスイッチセルの抵抗変化素子ＲＥ２に対して配線ＲＶを接続、もしくは、非接続と区別する際には、別途ビアを用意する必要があり、このための余分な配線スペースが必要になる。一方で配線ＲＨは、抵抗変化素子のＲＥ１に対してビアを介して接続されている。このため、異なるスイッチセルの抵抗変化素子ＲＥ１に対して、配線ＲＨとの接続・非接続は、すでにスペースの確保されたビアの有無で区別できる。
そこで、図９のクロスバースイッチにおいて、配線ＧＨが走破する方向とスイッチセル内の２つの抵抗変化素子（ＲＥ１、ＲＥ２）を接続する配線の方向とを同一にし、スイッチセルをシフト配置する方向を配線ＧＨが走破する方向に対してねじれの方向とする。すなわち、図１２、１３Ａ、１３Ｂではこのねじれの方向は垂直方向である。
これにより、配線ＲＶを動かす必要がなく、配線ＲＶの配線密度を変更する必要がない。一方、配線ＲＨに対しては、上下の配線層を用いて配線ＲＨ［ｋ］と配線ＲＨ［ｋ＋１］を重ねることで、配線密度を容易に２倍にできる他、配線ＲＨとスイッチセルの接続・非接続をすでにスペースの確保されたビアの有無で区別できる。このため、配線ＲＨの密度を２倍にしたスイッチセルをクロスバースイッチ内で容易に再配置できる。
例えば、再構成回路として、４入力１出力のルックアップテーブルを４つ有するロジックエレメントを想定する。このロジックエレメントは、ルックアップテーブル間を繋ぎ１つのクラスターとして動作させるためのスイッチブロックと、複数のロジックエレメント間の信号経路を切り替えるためのスイッチブロックとを有するとする。この場合に、例えば、８セグメント（８つ分ロジックエレメントが離れた）の長さをもつ信号線が４レーンある配線の切り替え用クロスバースイッチの５０％のスイッチセルを間引くとする。この状態でも、一般的な例題（ＭＣＮＣ（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｅｎｔｅｒ ｏｆ Ｎｏｒｔｈ Ｃａｒｏｌｉｎａ）ベンチマーク）の計２０種類の論理演算が実現可能である。すなわち、スイッチセルを間引く前と同等の再構成回路性能を維持したままで、スイッチブロックであるクロスバースイッチの面積を５０％低減可能である。
図１４は、本実施形態のクロスバースイッチ１を有する論理集積回路２を示す。論理集積回路２はクロスバースイッチ１の切り替え動作により、論理回路を再構成可能である。図１５は、本実施形態のクロスバースイッチ１を有する論理集積回路２を有する半導体装置３である。半導体装置３は、シリコン基板上にクロスバースイッチ１を有する論理集積回路２が形成されている。さらに、これらの素子や回路を保護するためのパッケージングがされていてもよい。
本実施形態では、図１６や図１７に示すような、信号線（ＲＨ、ＲＶ）のクロスポイントの総数Ｎ（ｃｐ）とスイッチセルの総数Ｎ（ｓｗ）との比率（Ｎ（ｓｗ）／Ｎ（ｃｐ））が異なる複数のクロスバースイッチを、１つの論理集積回路で使うことが可能である。例えば、ロジックエレメント内のルックアップテーブル間を繋ぎ１つのクラスターとして動作させるためのクロスバースイッチの比率（Ｎ（ｓｗ）／Ｎ（ｃｐ））を１００％とする。このとき、８セグメント（８つ分ロジックエレメントが離れた）の長さをもつ信号線が４レーンある配線の切り替え用クロスバースイッチの比率（Ｎ（ｓｗ）／Ｎ（ｃｐ））を５０％とすることなどが可能である。
このように、比率（Ｎ（ｓｗ）／Ｎ（ｃｐ））が異なる２つ以上のクロスバースイッチの場合、図１６に示すように再配置するスイッチセルのシフト方向をそろえる。また、スイッチセルは信号線（ＲＨ、ＲＶ）のクロスポイントに対して周期的に配置する。また、図１７に示すように、基板上面から見て信号線（ＲＨ）密度が異なるクロスバースイッチであっても、信号線（ＲＨ）を共有できるクロスバースイッチを選んでお互いに左右方向に配置し、隣接するお互いの信号線（ＲＨ）を接続する。
これによりシフト方向で容易に信号線（ＲＨ、ＲＶ）、および、スイッチ切り替え用信号線（ＧＨ、ＳＶ）を共有することが可能で、配線に対するデコード回路も変更する必要もない。また、スイッチセルをクロスポイントに対して周期的で規則性が高く、レイアウトの可読性が高い上、論理を再構成回路上にマッピングする際の計算コストも安く済む。また、スイッチセルの配置ピッチを変えることなく、左右方向の書き込み配線を相互に容易に接続できる。
以上のように、本実施形態によれば、クロスバースイッチおよびその周辺回路のレイアウト面積を縮小するクロスバースイッチを提供することができる。
本発明は上記実施形態に限定されることなく、請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
付記
（付記１）
第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、
第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、
前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、
前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、
前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、
前記スイッチセルは前記第３配線と前記第４配線とに接続し、
前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する、クロスバースイッチ。
（付記２）
前記スイッチセルは、第１スイッチと第２スイッチとトランジスタとを有し、
前記第１スイッチと前記第２スイッチは、抵抗変化層と前記抵抗変化層を挟む２つの電極とを有し、
前記第１スイッチと前記第２スイッチの各々一方の前記電極同士が接続し、前記電極同士の接続に前記トランジスタの一方のソースもしくはドレインが接続し、
前記第１スイッチの他方の前記電極が前記第１配線と接続し、
前記第２スイッチの他方の前記電極が前記第２配線と接続し、
前記トランジスタのゲートが前記第３配線と接続し、
前記トランジスタの他方のドレインもしくはソースが前記第４配線と接続する、
付記１記載のクロスバースイッチ。
（付記３）
前記第１の方向と前記第３の方向とは平行であり、前記第２の方向と前記第４の方向とは平行である、付記１または２記載のクロスバースイッチ。
（付記４）
前記第１の方向と前記第２の方向とは垂直であり、前記第３の方向と前記第４の方向とは垂直である、付記１から３の内の１項記載のクロスバースイッチ。
（付記５）
前記スイッチセルの数は、前記第１配線と前記第２配線の交差点の数よりも少ない、付記１から４の内の１項記載のクロスバースイッチ。
（付記６）
前記スイッチセルは、前記第１配線と前記第２配線との交差点に対応して周期的に設けられている、付記１から５の内の１項記載のクロスバースイッチ。
（付記７）
前記第１スイッチと前記第２スイッチの並ぶ方向と、前記第３の方向もしくは前記第４の方向とが、平行である、付記２から６の内の１項記載のクロスバースイッチ。
（付記８）
前記第１スイッチと前記第２スイッチは、バイポーラ型の抵抗変化素子であり、前記抵抗変化素子の極性が相互に対向するように接続されている、付記２から７の内の１項記載のクロスバースイッチ。
（付記９）
前記抵抗変化層はイオン電導層を用いた原子移動型である、付記２から８の内の１項記載のクロスバースイッチ。
（付記１０）
付記１から９の内の１項記載のクロスバースイッチを有する論理集積回路。
（付記１１）
前記スイッチセルの数と、前記第１配線と前記第２配線の交差点の数との比が異なる複数の前記クロスバースイッチを有する、付記１０記載の論理集積回路。
（付記１２）
前記第３配線の電圧により前記トランジスタをＯＮ／ＯＦＦさせて前記スイッチセルを選択し、前記第１配線第２配線と前記第４配線との間の電位差を変えて前記第１スイッチと第２スイッチの抵抗状態を高抵抗もしくは低抵抗にプログラムする、付記１０または１１記載の論理集積回路。
（付記１３）
付記１０から１２の内の１項記載の論理集積回路を有する半導体装置。
この出願は、２０１４年９月１８日に出願された日本出願特願２０１４−１８９８４３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、抵抗変化素子を用いたプログラマブル論理集積回路、および半導体装置への利用が可能である。
１ クロスバースイッチ
２ 論理集積回路
３ 半導体装置
１１ 第１配線
１２ 第２配線
１３ 第３配線
１４ 第４配線
１５ スイッチセル

Claims (10)

  1. 第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、
    前記第１の方向と平行な第３の方向に延在する第３配線と、前記第２の方向と平行な第４の方向に延在する第４配線と、
    前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、
    前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記スイッチセルは前記第３配線と前記第４配線とに接続し、
    前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する、クロスバースイッチ。
  2. 第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、
    第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、
    前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、
    前記スイッチセルの数は、前記第１配線と前記第２配線の交差点の数よりも少なく、
    前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記スイッチセルは前記第３配線と前記第４配線とに接続し、
    前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する、クロスバースイッチ。
  3. 第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、
    第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、
    前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、
    前記スイッチセルの数と、前記第１配線と前記第２配線の交差点の数との比が異なり、
    前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記スイッチセルは前記第３配線と前記第４配線とに接続し、
    前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続する、クロスバースイッチ。
  4. 前記スイッチセルは、第１スイッチと第２スイッチとトランジスタとを有し、
    前記第１スイッチと前記第２スイッチは、抵抗変化層と前記抵抗変化層を挟む２つの電極とを有し、
    前記第１スイッチと前記第２スイッチの各々一方の前記電極同士が接続し、前記電極同士の接続に前記トランジスタの一方のソースもしくはドレインが接続し、
    前記第１スイッチの他方の前記電極が前記第１配線と接続し、
    前記第２スイッチの他方の前記電極が前記第２配線と接続し、
    前記トランジスタのゲートが前記第３配線と接続し、
    前記トランジスタの他方のドレインもしくはソースが前記第４配線と接続する、
    請求項１から３の内の１項記載のクロスバースイッチ。
  5. 前記第１スイッチと前記第２スイッチの並ぶ方向と、前記第３の方向もしくは前記第４の方向とが、平行である、請求項４記載のクロスバースイッチ。
  6. 前記第１スイッチと前記第２スイッチは、バイポーラ型の抵抗変化素子であり、前記抵抗変化素子の極性が相互に対向するように接続されている、請求項５記載のクロスバースイッチ。
  7. 前記第１の方向と前記第２の方向とは垂直であり、前記第３の方向と前記第４の方向とは垂直である、請求項１から６の内の１項記載のクロスバースイッチ。
  8. 第１の方向に延在する第１配線と、第２の方向に延在する第２配線と、
    第３の方向に延在する第３配線と、第４の方向に延在する第４配線と、
    前記第１配線と前記第２配線とに接続するスイッチセルと、を複数有し、
    前記第１配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記第３配線は前記第２配線および前記第４配線とねじれの位置にあり、
    前記スイッチセルは前記第３配線と前記第４配線とに接続し、
    前記第３配線はさらに前記第１配線の隣の前記第１配線に接続する前記スイッチセルとも接続する、もしくは、前記第４配線はさらに前記第２配線の隣の前記第２配線に接続する前記スイッチセルとも接続するものであり、
    前記スイッチセルは、第１スイッチと第２スイッチとトランジスタとを有し、
    前記第１スイッチと前記第２スイッチは、抵抗変化層と前記抵抗変化層を挟む２つの電極とを有し、
    前記第１スイッチと前記第２スイッチの各々一方の前記電極同士が接続し、前記電極同士の接続に前記トランジスタの一方のソースもしくはドレインが接続し、
    前記第１スイッチの他方の前記電極が前記第１配線と接続し、
    前記第２スイッチの他方の前記電極が前記第２配線と接続し、
    前記トランジスタのゲートが前記第３配線と接続し、
    前記トランジスタの他方のドレインもしくはソースが前記第４配線と接続し、
    前記第１スイッチと前記第２スイッチの並ぶ方向と、前記第３の方向もしくは前記第４の方向とが、平行である、
    クロスバースイッチ。
  9. 請求項１から８の内の１項記載のクロスバースイッチを有する論理集積回路。
  10. 請求項９記載の論理集積回路を有する半導体装置。
JP2016548557A 2014-09-18 2015-09-11 クロスバースイッチ、これを用いた論理集積回路および半導体装置 Active JP6589873B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014189843 2014-09-18
JP2014189843 2014-09-18
PCT/JP2015/004645 WO2016042750A1 (ja) 2014-09-18 2015-09-11 クロスバースイッチ、これを用いた論理集積回路および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016042750A1 JPWO2016042750A1 (ja) 2017-07-27
JP6589873B2 true JP6589873B2 (ja) 2019-10-16

Family

ID=55532807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016548557A Active JP6589873B2 (ja) 2014-09-18 2015-09-11 クロスバースイッチ、これを用いた論理集積回路および半導体装置

Country Status (3)

Country Link
US (1) US10424617B2 (ja)
JP (1) JP6589873B2 (ja)
WO (1) WO2016042750A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748614B2 (en) 2016-09-13 2020-08-18 Nec Corporation Semiconductor device and programming method therefor
US10169511B2 (en) * 2017-03-29 2019-01-01 International Business Machines Corporation Method to synthesize a cross bar switch in a highly congested environment
US10333508B2 (en) 2017-03-29 2019-06-25 International Business Machines Corporation Cross bar switch structure for highly congested environments
WO2018221114A1 (ja) * 2017-05-31 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 メモリ装置およびメモリ装置の製造方法
JP6908120B2 (ja) * 2017-09-22 2021-07-21 日本電気株式会社 論理集積回路
US10979053B2 (en) 2018-01-25 2021-04-13 Nanobridge Semiconductor, Inc. Logic integrated circuit
US10727275B2 (en) * 2018-05-18 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Memory layout for reduced line loading
US11564327B2 (en) * 2018-11-05 2023-01-24 Cisco Technology, Inc. Connectors for a networking device with orthogonal switch bars
US11538524B2 (en) * 2020-07-15 2022-12-27 Weebit Nano Ltd. Silicon over insulator two-transistor two-resistor in-series resistive memory cell

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871930A (en) 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
JP2009117006A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 抵抗変化メモリ装置
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
WO2011158887A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 半導体装置及びその動作方法
JP5790660B2 (ja) * 2010-09-28 2015-10-07 日本電気株式会社 半導体装置
JP6094582B2 (ja) * 2012-06-20 2017-03-15 日本電気株式会社 半導体装置およびプログラミング方法

Also Published As

Publication number Publication date
US20170256587A1 (en) 2017-09-07
WO2016042750A1 (ja) 2016-03-24
JPWO2016042750A1 (ja) 2017-07-27
US10424617B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
JP6589873B2 (ja) クロスバースイッチ、これを用いた論理集積回路および半導体装置
KR101845738B1 (ko) 저항 랜덤 액세스 메모리
CN109155284B (zh) 半导体集成电路装置
US8253443B2 (en) Interconnection architectures for multilayer crossbar circuits
US11101265B2 (en) Apparatuses and methods for semiconductor circuit layout
US7768768B2 (en) Semiconductor device including power switch and power reinforcement cell
US7786566B2 (en) Semiconductor integrated circuit
JP6856032B2 (ja) 再構成可能回路、再構成可能回路システム、および再構成可能回路の動作方法
CN110036484B (zh) 电阻式随机存取存储器单元
WO2012032937A1 (ja) 再構成可能回路
JP2018007167A (ja) スイッチ回路およびこれを用いた半導体装置
CN108365843A (zh) 集成电路和电子设备
US10396798B2 (en) Reconfigurable circuit
JP6908120B2 (ja) 論理集積回路
JP2010283269A (ja) 半導体装置
JP2017037689A (ja) 半導体装置およびスイッチセルの書き換え方法
US8351234B2 (en) Extensible three dimensional circuit having parallel array channels
JPWO2018051931A1 (ja) 半導体装置およびそのプログラミング方法
CN107534043B (zh) 半导体存储装置
US20200168275A1 (en) Writing apparatus and method for complementary resistive switch
TWI480885B (zh) 用於記憶體結構之互連架構
WO2019049980A1 (ja) 再構成回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R150 Certificate of patent or registration of utility model

Ref document number: 6589873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250