JP6589539B2 - 電子機器およびクロック周波数の調整方法 - Google Patents

電子機器およびクロック周波数の調整方法 Download PDF

Info

Publication number
JP6589539B2
JP6589539B2 JP2015199985A JP2015199985A JP6589539B2 JP 6589539 B2 JP6589539 B2 JP 6589539B2 JP 2015199985 A JP2015199985 A JP 2015199985A JP 2015199985 A JP2015199985 A JP 2015199985A JP 6589539 B2 JP6589539 B2 JP 6589539B2
Authority
JP
Japan
Prior art keywords
clock frequency
state
usage rate
function
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015199985A
Other languages
English (en)
Other versions
JP2017073016A (ja
Inventor
智裕 小澤
智裕 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015199985A priority Critical patent/JP6589539B2/ja
Publication of JP2017073016A publication Critical patent/JP2017073016A/ja
Application granted granted Critical
Publication of JP6589539B2 publication Critical patent/JP6589539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Power Sources (AREA)

Description

本発明は、電子機器およびクロック周波数の調整方法に関する。
未使用である期間がある程度続いた場合に、有する機能の一部を制限や停止させることで消費電力を低減させる電子機器が知られている。このような電子機器では、基本的に有する機能の全てを制限なしに稼働させている状態を通常状態等と称し、通常状態に対して消費電力を少なくした状態を省電力状態(あるいは、節電状態、スリープ状態)等と称する。また、電子機器において性能を下げて消費電力を低減させるための手法の一つとして、CPUのクロック周波数を低下させることが知られている。
なお、複数のアプリケーションを実行できる情報処理装置であって、各アプリケーションから読み取られた実行上必要なクロック周波数をアプリケーション毎に登録する記憶部と、記憶部に登録された各クロック周波数に基づいて、アプリケーション毎に、各アプリケーションを実行する情報処理装置が採りえる最大のクロック周波数に対する情報処理装置のCPU使用率を演算し、演算されたアプリケーション毎の各CPU使用率の総和と前記最大のクロック周波数との乗算に基づいて、情報処理装置のシステムクロック周波数を決定し、該システムクロック周波数を設定する制御部を含む構成が知られている(特許文献1参照)。
特開2009‐282998号公報
電子機器においては、CPUのクロック周波数を切替えるに際し、各機能の稼働状況に応じたCPU使用率を得るために、ソフトウェアにより動的にそれら機能毎のCPU使用率を算出する処理を実行する場合がある(例えば前記文献1)。しかし、このような処理自体、CPUやメモリーといったリソースを多く必要とするため、比較的低価格なハードウェアを実装する商品では当該処理による負担を無視できない。また、CPUのクロック周波数をある程度低下させた状態においては、このような処理は更に大きな負担となる。
本発明は上述の課題に鑑みてなされたものであり、できるだけ少ない負担でクロック周波数の適切な切替えを実現する電子機器およびクロック周波数の調整方法を提供する。
本発明の態様の1つは、CPUのクロック周波数を切替える制御部を備える電子機器であって、前記電子機器が有する複数の機能毎に、前記クロック周波数を第1のクロック周波数とした状態で当該機能を動作させたときの前記CPUのCPU使用率を対応付けて記憶した記憶部を備え、前記制御部は、前記記憶部に記憶されている前記複数の機能毎の前記CPU使用率のうち少なくとも一つ以上の機能毎の前記CPU使用率の和を算出して予想使用率とし、当該予想使用率と前記第1のクロック周波数とに基づいて、第2のクロック周波数を決定し、前記クロック周波数を当該第2のクロック周波数へ切替える。
当該構成によれば、電子機器は、複数の機能毎にクロック周波数を第1のクロック周波数とした状態で動作させたときのCPU使用率を対応付けて記憶した記憶部を備えている。これにより、制御部は、第2のクロック周波数の決定が常に容易であり、クロック周波数を第2のクロック周波数へ切替える処理を少ない負担で実行することができる。
本発明の態様の1つは、前記制御部は、前記予想使用率をA(%)、前記第1のクロック周波数をf1、としたとき、A(%)×f1/fx≦100(%)、を満たすクロック周波数fxのうち最も低い値を、前記第2のクロック周波数として決定するとしてもよい。
当該構成によれば、省電力効果を奏する適切なクロック周波数(第2のクロック周波数)を容易に決定することができる。
本発明の態様の1つは、前記制御部は、前記クロック周波数として採用可能な値として定められた複数のクロック周波数の中から前記第2のクロック周波数を決定するとしてもよい。
当該構成によれば、制御部がクロック周波数として採り得る予め定められた複数のクロック周波数の中から、省電力効果を奏する適切なクロック周波数(第2のクロック周波数)を容易に決定することができる。
本発明の態様の1つは、前記複数の機能はそれぞれ、第1の動作状態と、当該第1の動作状態よりも能力を抑制した第2の動作状態とを少なくとも含むいずれかの状態へ遷移可能であり、前記制御部は、前記複数の機能がいずれも前記第1の動作状態でない場合に、前記第2の状態である機能毎の前記記憶されている前記CPU使用率の和を算出して前記予想使用率とし、前記第2のクロック周波数を決定し、前記クロック周波数を前記決定した第2のクロック周波数へ切替えるとしてもよい。
当該構成によれば、電子機器の各機能が第1の動作状態でない場合、つまり電子機器が省電力状態へ遷移できる状況が整った際に、第2のクロック周波数を容易に決定し、クロック周波数を第2のクロック周波数へ切替えることができる。
本発明の態様の1つは、前記複数の機能はそれぞれ、自身の状態を前記制御部へ通知する状態通知を実行し、前記制御部は、前記状態通知を受けたことを契機として、前記複数の機能がいずれも前記第1の動作状態でない状況であるか否か判定するとしてもよい。
当該構成によれば、制御部は、いずれかの機能から状態通知を受けたことを契機として、第2のクロック周波数を決定すべき場面であるか否かを判定することができる。
本発明の態様の1つは、前記第1のクロック周波数は、前記制御部が前記クロック周波数として採用可能な値のうち最も高い値を除いたいずれかの値であるとしてもよい。
当該構成によれば、各機能単位で能力を抑制した動作状態でのCPU使用率を的確に把握することができる。
本発明の技術的思想は、電子機器という物以外によっても把握され、例えば、CPUのクロック周波数を切替え可能な電子機器が実行するクロック周波数の調整方法という発明としても説明できる。当該方法では、前記電子機器が有する複数の機能毎に、前記クロック周波数を第1のクロック周波数とした状態で当該機能を動作させたときの前記CPUのCPU使用率を対応付けて記憶した記憶部から、少なくとも一つ以上の機能毎の前記CPU使用率を読み出し、当該読み出した使用率の和を算出して予想使用率とし、当該予想使用率と前記第1のクロック周波数とに基づいて、第2のクロック周波数を決定し、前記クロック周波数を当該第2のクロック周波数へ切替える。
また、このような方法を電子機器(電子機器が有するコンピューター)に実行させるプログラムや、当該プログラムを記憶したコンピューター読取可能な記憶媒体等を発明として捉えることができる。
電子機器の構成を簡易的に例示する図。 通常状態である場合に実行するクロック周波数の調整処理を示すフローチャート。 省電力状態である場合に実行するクロック周波数の調整処理を示すフローチャート。
以下では、各図面を参照しながら本発明の実施形態を説明する。
本発明において、電子機器とは、CPUのクロック周波数の切替えを実行可能な装置全般を指す。電子機器の例としては、プリンターや、スキャナーや、ファクシミリや、コピー機や、これら複数の製品の機能を兼ね備えたデジタル複合機等、様々な製品が該当する。むろん、電子機器は、このような例に限定されない。
図1は、電子機器10の構成を簡易的に示している。図1では、電子機器10を、制御部20、記憶部30、および複数の機能40,41,42,43…含む製品として示している。これら機能の数は特に限定されない。制御部20は、CPU21やその他メモリー等を有するICを含んで実現される。制御部20では、CPU21が、当該メモリーに記憶されたプログラムに従った処理を実行することにより、電子機器10の各機能の挙動を制御する。
制御部20は、クロック制御回路22を有する。クロック制御回路22は、システムクロックを発生し、CPU21にシステムクロックを供給する。制御部20の指示により、クロック制御回路22は、発生させるシステムクロックのクロック周波数(CPU21のクロック周波数)を切替えることができる。
電子機器10が有する複数の機能40,41,42,43…には、様々なものが該当し得る。例えば、これら機能の1つには、外部に情報表示するための液晶ディスプレイ、発光により電子機器10の状態を外部に通知するためのLED、前記液晶ディスプレイを含む操作パネル、等が該当する。また、これら機能の1つには、プリンターとして稼働する機構(プリンター部)、スキャナーとして稼働する機構(スキャナー部)、ファクシミリとして稼働する機構(ファクシミリ部)、等が該当する。
また、これら機能の1つには、制御部20や、電子機器10内の他のハードウェアが所定のOSの下で実行可能な様々なアプリケーションも含まれる。例えば、電子機器10が、ネットワーク通信用のアプリケーションに従って所定のプロトコルにより外部との通信を実行可能である場合、このような各アプリケーションも、電子機器10が有する機能の1つである。ここでいうプロトコルは、WSD(Web Services for Devices)、IPsec(Security Architecture for Internet Protocol)、SNMP(Simple Network Management Protocol)、HTTP(HyperText Transfer Protocol)等様々である。
また、電子機器10は、いわゆるWi‐Fi機能やWi‐Fi Direct機能を有し、これら機能により外部と無線通信を実行可能であってもよい。Wi‐Fi機能やWi‐Fi Direct機能は、Wi‐Fi Allianceによって認証された無線LANの規格の一種である。以下では、機能40,41,42,43…の各々が具体的に何であるかを限定せずに、説明を続ける。
記憶部30は、状態管理データベース(DB)31と、CPU使用率DB32とを含んでいる。記憶部30の少なくとも一部は、制御部20に含まれていてもよい。
状態管理DB31は、機能40,41,42,43…毎の現在の状態を記憶する。状態管理DB31の記憶内容は、電子機器10の使用状況に応じて随時更新される。機能40,41,42,43…毎の状態は、稼働状態、待機状態、無効状態、のいずれかに分かれる。ここでいう稼働状態は、特許請求の範囲における“第1の動作状態”に該当し、待機状態は、特許請求の範囲における、第1の動作状態よりも能力を抑制した“第2の動作状態”の一例に該当する。ある機能が稼働状態とは、当該機能の能力が制限されていない状態を言い、当該機能が待機状態とは、稼働状態と比較して能力が制限されて消費電力が少ない状態を言う。
機能は、待機状態では、当該機能による一切の処理が不能となる状態に陥らない程度の低電力で動作している。例えば、待機状態である機能は、外部からの通信の有無やユーザーの操作の有無を監視する程度には動作している。従って、待機状態の機能は、外部からの通信やユーザーの操作を検知した場合には、自身は稼働状態へ遷移すべきと判定できる。
一方、機能の無効状態とは、ユーザーによる設定で当該機能が無効にされた状況を意味する。ユーザーは、例えば、不図示の操作パネルを通じて、機能40,41,42,43…毎に有効/無効の設定を任意に行うことができる。制御部20は、無効に設定された機能については、無効状態である旨を状態管理DB31に書き込む。制御部20は、無効状態とした機能については、その後ユーザーの操作により有効に設定し直されない限り、無効状態を維持する。制御部20は、無効状態とした機能については、電力供給を断つ等して当該機能を完全に停止させる。言い換えると、無効状態ではない(有効状態である)機能が、稼働状態と待機状態とのいずれかとなる。
CPU使用率DB32は、機能40,41,42,43…毎に、CPU21のクロック周波数を第1のクロック周波数とした状態で機能を動作させたときのCPU21の使用率(CPU使用率)を対応付けて記憶している。CPU使用率は、CPU利用率とも称される。CPU使用率DB32の記憶内容は、基本的に変更されない。例えば、電子機器10は、市場に出荷される前の工程でメーカーによりCPU使用率DB32に機能40,41,42,43…毎のCPU使用率が書き込まれ、その後、出荷される。具体的には、当該工程では、CPU21のクロック周波数を第1のクロック周波数とした状態で、機能40,41,42,43…毎に、1つの機能を待機状態で動作させたときのCPU使用率を測定し、その測定結果を機能個々に紐づけてCPU使用率DB32に書き込んでいる。
図2は、制御部20がプログラムに従って実行するクロック周波数の調整処理(調整方法)をフローチャートにより示している。なお、当該フローチャートを開始する時点では、電子機器10は通常状態である。図2で説明する制御部20が実行する処理を、省電力管理タスク等とも称する。
ステップ100では、制御部20は、電子機器10内の1つ以上の機能から状態通知を受けたか否か判定し、状態通知を受けた場合にステップS110へ進む。言い換えると、無効状態ではない機能は夫々、自身の状態を制御部20へ通知する。各機能40,41,42,43…は、稼働状態において、例えば自身による所定の処理を実行しない状態が一定時間以上継続した場合に自身は待機状態へ移行し、自身の状態は待機状態である旨を通知する(状態通知を行う)。また、各機能40,41,42,43…は、待機状態において、例えば外部からの通信やユーザーの操作を検知した場合に自身は稼働状態へ移行し、自身の状態は稼働状態である旨を通知する(状態通知を行う)。
ステップS110では、制御部20は、状態管理DB31を、ステップS100で受け付けた状態通知により更新する。制御部20は、例えば、機能40から状態通知を受けた場合、状態管理DB31が記憶している機能40の状態を、当該状態通知の内容により更新する。同様に、例えば、機能41から状態通知を受けた場合、状態管理DB31が記憶している機能41の状態を、当該状態通知の内容により更新する。
次に、ステップS120では、制御部20は、更新後の状態管理DB31を参照し、全ての機能が稼働状態ではない(待機状態または無効状態のいずれかである)か否かを確認する。制御部20は、全ての機能が待機状態または無効状態のいずれかであれば、電子機器10を現在の通常状態から省電力状態へ移行させるべきと判定し(ステップS130において“Yes”)、ステップS140へ進む。一方、更新後の状態管理DB31を参照した結果、稼働状態である機能が1つ以上存在する場合には、制御部20は、電子機器10の現在の状態(通常状態)を維持すべきと判定し(ステップS130において“No”)、当該フローチャートを終了する。ステップS130において“No”の判定をして当該フローチャートを終えた制御部20は、再び当該フローチャートを開始する。
ステップS140では、制御部20は、CPU使用率DB32を参照して、機能40,41,42,43…毎に記憶されているCPU使用率のうち少なくとも一つ以上の機能毎のCPU使用率の和を算出して予想使用率とする。具体的には、制御部20は、状態が待機状態である機能のCPU使用率をCPU使用率DB32から読み出し、当該読み出したCPU使用率の総和を算出して予想使用率とする。例えば、機能40,41,42,43…のうち、機能40,41,42が待機状態であり、それ以外の機能が無効状態であれば、CPU使用率DB32に記憶されている機能40,41,42毎のCPU使用率を足し合わせた結果を、予想使用率とする。
ステップS150では、制御部20は、ステップS140で算出した予想使用率と、第1のクロック周波数と、に基づいて第2のクロック周波数を決定する。具体的には、制御部20は、下記式(1)を満足するクロック周波数fxのうち最も低い値を、第2のクロック周波数として決定する。
A(%)×f1/fx≦100(%) …(1)
ただし、A(%)は、ステップS140で算出した予想使用率であり、f1は、第1のクロック周波数である。
次に、ステップS160では、制御部20は、現在の状態すなわち通常状態で採用する通常クロック周波数から、ステップS150で決定した第2のクロック周波数への切替えを行う。つまり、制御部20はクロック制御回路22に指示し、CPU21のクロック周波数を、現在の通常クロック周波数から第2のクロック周波数へ切替えさせる。以上により、当該フローチャートを終了する。
ここで、通常クロック周波数とは、制御部20がCPU21のクロック周波数として採用可能な値として定められた(クロック制御回路22が採用可能な)複数のクロック周波数のうち最も高い値であり、例えば、768MHzである。また、制御部20がCPU21のクロック周波数として採用可能な複数のクロック周波数には、768MHzの他に、例えば、64MHzや16MHz等といった値が含まれる。本実施形態では、第1のクロック周波数は、このような制御部20がクロック周波数として採用可能な値のうち最も高い値(通常クロック周波数)を除いたいずれかの値であるとし、一例として、第1のクロック周波数は64MHzとしている。
制御部20がCPU21のクロック周波数として採用可能な値に制限は無いという思想に立てば、前記式(1)を満たすクロック周波数fxのうち最も低い値そのものを、第2のクロック周波数とすればよい。
一方で、制御部20がCPU21のクロック周波数として採用可能な値には制限があると考えた方が現実的であり、例えば上述した768MHz、64MHz、16MHz…といった幾つかの予め決められたクロック周波数のいずれかを選択的に採用する。従って、制御部20は、ステップS150では、CPU21のクロック周波数として採用可能な値として定められた複数のクロック周波数(例えば、768MHz、64MHz、16MHz…)のうち、クロック周波数fxとしたときに前記式(1)を満たしかつ最小のものを、第2のクロック周波数に決定する。
従って、制御部20は、仮にステップS150で決定した第2のクロック周波数が通常クロック周波数と同じであれば、ステップS160を実質的に実行することなく当該フローチャートを終える。この場合、CPU21のクロック周波数は通常クロック周波数のままなので、電子機器10の状態は通常状態のままである。つまり制御部20は、ステップS150で決定した第2のクロック周波数が通常クロック周波数よりも低い場合に、ステップS160を実行する。ステップS160では、CPU21のクロック周波数を現在よりも低い周波数へ切替えることになる。これにより、通常状態から省電力状態への移行(省電力効果の発生)が実質的に担保される。
このように本実施形態によれば、CPU21のクロック周波数を切替える制御部20を備える電子機器10では、複数の機能40,41,42,43…毎に、クロック周波数を第1のクロック周波数とした状態で1つの機能を動作させたときのCPU使用率を対応付けて記憶した記憶部30を備える。制御部20は、記憶部30に記憶されている複数の機能40,41,42,43…毎のCPU使用率のうち少なくとも一つ以上の機能毎のCPU使用率の和を算出して予想使用率とし、予想使用率と第1のクロック周波数とに基づいて第2のクロック周波数を決定し、CPU21のクロック周波数を第2のクロック周波数へ切替える。つまり制御部20は、最適なクロック周波数を算出するに際して機能毎のCPU使用率をその都度演算する負担から解放され、予想使用率の算出および第2のクロック周波数の算出が常に容易となる。これにより、比較的低価格なハードウェアを実装する商品(電子機器10)においても、少ない負担でクロック周波数の切替えを適切に行うことができる。
また本実施形態によれば、制御部20は、前記式(1)を満たすクロック周波数fxのうち最も低い値を、第2のクロック周波数として決定する。これにより、CPU使用率が100%を越えないことを条件として、省電力効果をより奏する適切な第2のクロック周波数を容易に決定することができる。なお、本発明において第2のクロック周波数を決定するために用いる式は、前記式(1)に限定されない。第2のクロック周波数を決定するに際しては、例えば、前記式(1)の左辺や右辺に何等かの係数を乗算した式を採用したり、不等号として「≦」ではなく「<」を採用したりしてもよい。
また本実施形態によれば、制御部20は、CPU21のクロック周波数として採用可能な値として定められた複数のクロック周波数の中から第2のクロック周波数を決定する。これにより、実製品への本発明の実装が容易なものとなる。
また本実施形態によれば、複数の機能40,41,42,43…はそれぞれ、第1の動作状態(稼働状態)と、第1の動作状態よりも能力を抑制した第2の動作状態(待機状態)とを少なくとも含むいずれかの状態へ遷移可能である。そして制御部20は、複数の機能40,41,42,43…がいずれも第1の動作状態でない場合(ステップS130において“Yes”)、第2の状態である機能毎の、記憶部30(CPU使用率DB32)に記憶されているCPU使用率の和を算出して予想使用率とし(ステップS140)、第2のクロック周波数を決定し(ステップS150)、クロック周波数を決定した第2のクロック周波数へ切替える(ステップS160)。つまり、電子機器10の各機能が第1の動作状態でなく、電子機器10が通常状態から省電力状態へ遷移できる状況が整った際に、現在のクロック周波数(通常クロック周波数)よりも低い第2のクロック周波数を容易に決定し、第2のクロック周波数への切替えを実行することができる。
また本実施形態によれば、複数の機能40,41,42,43…はそれぞれ、自身の状態を制御部20へ通知する状態通知を実行し、制御部20は、状態通知を受けたことを契機として(ステップS100において“Yes”)、複数の機能40,41,42,43…がいずれも第1の動作状態でない状況であるか否か判定する(ステップS110〜S130)。これによれば、結果的に、電子機器10が通常状態から省電力状態へ遷移できる状況が整ったタイミングを逃すことなくクロック周波数の切替えを実行することができる。
また本実施形態によれば、CPU使用率DB32に予め記憶される機能毎のCPU使用率の測定条件の1つである第1のクロック周波数は、制御部20がクロック周波数として採用可能な値のうち最も高い値(通常クロック周波数)を除いたいずれかの値である。このような構成によれば、実際の電子機器10の省電力状態に近い環境における、機能40,41,42,43…単位の待機状態でのCPU使用率を、的確に把握することができる。
図3は、制御部20がプログラムに従って実行するクロック周波数の調整処理であって、電子機器10が省電力状態である場合に実行する処理をフローチャートにより示している。ステップS200〜S220は、ステップS100〜S120(図2)と同じ処理である。制御部20は、ステップS220で更新後の状態管理DB31を参照し、全ての機能が待機状態または無効状態のいずれかであれば、現在の省電力状態を維持すべきと判定し(ステップS230において“No”)、当該フローチャートを終了する。ステップS230において“No”の判定をして当該フローチャートを終えた制御部20は、再び当該フローチャートを開始する。一方、更新後の状態管理DB31を参照した結果、稼働状態である機能が1つ以上存在する場合には、制御部20は、電子機器10を現在の省電力状態から通常状態へ移行させるべきと判定し(ステップS230において“Yes”)、ステップS240へ進む。
ステップS240では、制御部20は、CPU21のクロック周波数について、現在の状態すなわち省電力状態で採用する第2のクロック周波数から、通常クロック周波数への切替えを行う。
さらに本実施形態は、CPU21のクロック周波数を通常クロック周波数よりも低い周波数(例えば、64MHz)に設定している状況で、さらに低い周波数(第2のクロック周波数)へ切替える場面(電子機器10を、第1の省電力状態から、さらに省電力効果が高い第2の省電力状態へ移行させる場面)にも適用できる。この場合、制御部20の処理能力は、CPU21のクロック周波数を通常クロック周波数(例えば、768MHz)としているときよりも低下している。しかし本実施形態では、制御部20は、機能毎のCPU使用率をその都度演算する負担から解放されているため、上述のように容易に切替え先となる第2のクロック周波数を決定することができる。
10…電子機器、20…制御部、21…CPU、22…クロック制御回路、30…記憶部、31…状態管理DB、32…CPU使用率DB、40,41,42,43…機能

Claims (7)

  1. CPUのクロック周波数を切替える制御部を備える電子機器であって、
    前記電子機器が有する複数の機能毎に、前記クロック周波数を第1のクロック周波数とした状態で当該機能を動作させたときの前記CPUのCPU使用率を対応付けて記憶した記憶部を備え、
    前記制御部は、前記記憶部に記憶されている前記複数の機能毎の前記CPU使用率のうち少なくとも一つ以上の機能毎の前記CPU使用率の和を算出して予想使用率とし、当該予想使用率と前記第1のクロック周波数とに基づいて、第2のクロック周波数を決定し、前記クロック周波数を当該第2のクロック周波数へ切替え、
    前記複数の機能はそれぞれ、第1の状態と、当該第1の状態よりも能力を抑制した第2の状態とを少なくとも含むいずれかの状態へ遷移可能であり、
    前記制御部は、前記複数の機能がいずれも前記第1の状態でない場合に、前記第2の状態である機能毎の前記記憶されている前記CPU使用率の和を算出して前記予想使用率とし、前記第2のクロック周波数を決定し、前記クロック周波数を前記決定した第2のクロック周波数へ切替えることを特徴とする電子機器。
  2. 前記複数の機能はそれぞれ、自身の状態を前記制御部へ通知する状態通知を実行し、
    前記制御部は、前記状態通知を受けたことを契機として、前記複数の機能がいずれも前記第1の状態でない状況であるか否か判定することを特徴とする請求項1に記載の電子機器。
  3. CPUのクロック周波数を切替える制御部を備える電子機器であって、
    前記電子機器が有する複数の機能毎に、前記クロック周波数を第1のクロック周波数とした状態で当該機能を動作させたときの前記CPUのCPU使用率を対応付けて記憶した記憶部を備え、
    前記制御部は、前記記憶部に記憶されている前記複数の機能毎の前記CPU使用率のうち少なくとも一つ以上の機能毎の前記CPU使用率の和を算出して予想使用率とし、当該予想使用率と前記第1のクロック周波数とに基づいて、第2のクロック周波数を決定し、前記クロック周波数を当該第2のクロック周波数へ切替え、
    前記第1のクロック周波数は、前記制御部が前記クロック周波数として採用可能な値のうち最も高い値を除いたいずれかの値であることを特徴とする電子機器。
  4. CPUのクロック周波数を切替え可能な電子機器が実行するクロック周波数の調整方法であって、
    前記電子機器が有する複数の機能毎に、前記クロック周波数を第1のクロック周波数とした状態で当該機能を動作させたときの前記CPUのCPU使用率を対応付けて記憶した記憶部から、少なくとも一つ以上の機能毎の前記CPU使用率を読み出し、当該読み出した使用率の和を算出して予想使用率とし、当該予想使用率と前記第1のクロック周波数とに基づいて、第2のクロック周波数を決定し、前記クロック周波数を当該第2のクロック周波数へ切替え、
    前記複数の機能はそれぞれ、第1の状態と、当該第1の状態よりも能力を抑制した第2の状態とを少なくとも含むいずれかの状態へ遷移可能であり、
    前記切替えは、前記複数の機能がいずれも前記第1の状態でない場合に、前記第2の状態である機能毎の前記記憶されている前記CPU使用率の和を算出して前記予想使用率とし、前記第2のクロック周波数を決定し、前記クロック周波数を前記決定した第2のクロック周波数へ切替えることを特徴とする調整方法。
  5. CPUのクロック周波数を切替え可能な電子機器が実行するクロック周波数の調整方法であって、
    前記電子機器が有する複数の機能毎に、前記クロック周波数を第1のクロック周波数とした状態で当該機能を動作させたときの前記CPUのCPU使用率を対応付けて記憶した記憶部から、少なくとも一つ以上の機能毎の前記CPU使用率を読み出し、当該読み出した使用率の和を算出して予想使用率とし、当該予想使用率と前記第1のクロック周波数とに基づいて、第2のクロック周波数を決定し、前記クロック周波数を当該第2のクロック周波数へ切替え、
    前記第1のクロック周波数は、御部が前記クロック周波数として採用可能な値のうち最も高い値を除いたいずれかの値であることを特徴とする調整方法。
  6. それぞれ、第1の状態と、当該第1の状態よりも能力を抑制した第2の状態と、を少なくとも含むいずれかの状態へ遷移可能な第1機能と第2機能とを有する電子機器であって、
    クロック周波数を切替え可能なCPUと、
    前記第1機能のCPU使用率である第1使用率と前記第2機能のCPU使用率である第2使用率とを記憶した記憶部を備え、
    前記第1使用率と前記第2使用率とに基づいて第2のクロック周波数を決定し、前記第1機能と前記第2機能とのいずれもが前記第2の状態である場合に、前記クロック周波数を前記第2のクロック周波数へ切替える電子機器。
  7. CPUのクロック周波数を切替え可能であり、それぞれ、第1の状態と、当該第1の状態よりも能力を抑制した第2の状態と、を少なくとも含むいずれかの状態へ遷移可能な第1機能と第2機能とを有する電子機器が実行するクロック周波数の調整方法であって、
    前記第1機能のCPU使用率である第1使用率と前記第2機能のCPU使用率である第2使用率とを記憶した記憶部から読み出した前記第1使用率と前記第2使用率とに基づいて第2のクロック周波数を決定し、前記第1機能と前記第2機能とのいずれもが前記第2の状態である場合に、前記クロック周波数を前記第2のクロック周波数へ切替えることを特徴とする調整方法。
JP2015199985A 2015-10-08 2015-10-08 電子機器およびクロック周波数の調整方法 Active JP6589539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015199985A JP6589539B2 (ja) 2015-10-08 2015-10-08 電子機器およびクロック周波数の調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015199985A JP6589539B2 (ja) 2015-10-08 2015-10-08 電子機器およびクロック周波数の調整方法

Publications (2)

Publication Number Publication Date
JP2017073016A JP2017073016A (ja) 2017-04-13
JP6589539B2 true JP6589539B2 (ja) 2019-10-16

Family

ID=58537733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015199985A Active JP6589539B2 (ja) 2015-10-08 2015-10-08 電子機器およびクロック周波数の調整方法

Country Status (1)

Country Link
JP (1) JP6589539B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7344157B2 (ja) * 2020-02-21 2023-09-13 株式会社東芝 計算装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6060756B2 (ja) * 2013-03-18 2017-01-18 富士通株式会社 周波数制御装置、周波数制御方法および周波数制御プログラム
JP2016203542A (ja) * 2015-04-27 2016-12-08 株式会社リコー 画像形成装置、制御方法、及びプログラム

Also Published As

Publication number Publication date
JP2017073016A (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP5909896B2 (ja) 印刷装置、印刷システム、及び印刷方法
JP2008141290A (ja) Nicを備えるシステム機器および同システム機器の省電力制御方法
US20110273737A1 (en) Information processing apparatus, image forming apparatus management method, and program
US9575546B2 (en) Information processing apparatus selectively enabling or disabling packets discarding feature by its network interface card
US8732497B2 (en) Data processing apparatus, method for controlling data processing apparatus, and storage medium storing program
JP2012213074A (ja) 通信装置
JP2014135021A (ja) 情報処理装置、情報処理システム及びプログラム
JP6589539B2 (ja) 電子機器およびクロック周波数の調整方法
JP2014078899A (ja) 情報処理装置、画像処理装置、および情報処理装置の制御方法
JP5838872B2 (ja) 画像形成装置、省エネ制御方法およびプログラム
JP2011113501A (ja) 電子装置、その制御方法及びプログラム
US20170262392A1 (en) Image processing apparatus, notification monitoring program, and notification monitoring method
JP4188496B2 (ja) 消費電力制御方法および消費電力制御システム
JP6376109B2 (ja) 情報処理装置及びプログラム
JP2023142619A (ja) 情報処理装置及びプログラム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
JP2017200036A (ja) 電子機器および電力制御プログラム
US20150373221A1 (en) Processing apparatus, method for controlling the same, and storage medium
JP6439939B2 (ja) 電子機器および電力制御プログラム
JP2008114571A (ja) 制御装置およびデータ処理装置
JP6376108B2 (ja) 情報処理装置及びプログラム
JP6102626B2 (ja) 省電力制御装置、印刷装置及びプログラム
JP2010218087A (ja) 画像形成装置、システム及びプログラム
JP2018063479A (ja) 機器、情報処理システム、情報処理方法及び情報処理プログラム
JP2023142622A (ja) 情報処理装置及びプログラム

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181005

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R150 Certificate of patent or registration of utility model

Ref document number: 6589539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150