JP6576609B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6576609B1
JP6576609B1 JP2019534990A JP2019534990A JP6576609B1 JP 6576609 B1 JP6576609 B1 JP 6576609B1 JP 2019534990 A JP2019534990 A JP 2019534990A JP 2019534990 A JP2019534990 A JP 2019534990A JP 6576609 B1 JP6576609 B1 JP 6576609B1
Authority
JP
Japan
Prior art keywords
semiconductor device
wall
frame
reinforcing member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019534990A
Other languages
English (en)
Other versions
JPWO2020157960A1 (ja
Inventor
塩田　裕基
裕基 塩田
哲男 本宮
哲男 本宮
邦彦 田尻
邦彦 田尻
岡田　純
純 岡田
大海 山田
大海 山田
和丈 門脇
和丈 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6576609B1 publication Critical patent/JP6576609B1/ja
Publication of JPWO2020157960A1 publication Critical patent/JPWO2020157960A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1711—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体チップ（１１）の外周を取り囲む内側フレーム（７）と、内側フレーム（７）の外周を取り囲む外側フレーム（２）とを備え、外側フレーム（２）を、内側フレーム（７）の外周を取り囲む外壁（３）と、外壁（３）の外周に巻き付けられた繊維状の補強部材（４）とで構成することで、半導体装置を構成する部品の破片が半導体装置外部へ飛散することを防止し、システム全体の信頼性の向上を実現するだけでなく、半導体装置の小型化を実現する。

Description

本願は、半導体装置に関するものである。
半導体装置の高速化および高性能化に伴い、半導体装置に印加される電圧は大電圧になりつつある。半導体装置に流れる電力量が増加すると内部の半導体チップが故障する可能性がある。この半導体チップの故障により流れる短絡電流によって半導体チップが溶融し、半導体装置内部が高温になることで半導体装置内部の気圧が急上昇し、半導体装置の破壊が生じる。高電圧・大電流下で動作する半導体装置の信頼性を保つためには、半導体装置内部の半導体チップが破損したとしても、半導体装置が組み込まれているシステムの破損に至らないことが必要であり、半導体装置の強度向上が求められている。
半導体装置の信頼性向上のための上記要求に対して、例えば、特許文献１では、半導体装置を囲むケースに伸長可能な保護シースを取り付けることによって、半導体チップの破壊時に発生する、破壊により生じたケースの破片を保護シースでトラップし、半導体装置周囲物の破損を防止することが開示されている。また、特許文献２では、半導体チップを囲む樹脂フレームに、繊維を含有させることで、半導体装置内部の短絡破壊を起こしていない他の半導体チップの破損を防止することが開示されている。また、特許文献３では、半導体装置を囲むセラミックケースの内径を小さくし、厚みを増やすことで、半導体装置内での半導体素子の破壊による影響が半導体装置外部へ及ぶことを抑制するための設計の手法が開示されている
特開２０００―９１４５５号公報（段落００１０〜００１８、図１） 特開２０１７―８４８５０号公報（段落００７９〜００８１、図１４） 特開２０１６―８２１０５号公報（段落００１７〜００４３、図２）
しかしながら、特許文献１に示すような保護シースを有する半導体装置にあっては、半導体チップの溶融に起因する半導体装置の破壊によって生じたケースの破片をトラップすることはできるが、複数の半導体装置および部品が隣接する構造の場合、熱風の噴出等による影響が半導体装置外部に及ぶため、システム全体の信頼性を保証できないという問題があった。また、半導体装置を囲むケースの厚みと内径の寸法には制限があり、ケースの破裂による影響を防ぐ上で、半導体装置の小型化を阻害するという問題があった。
また、特許文献２では、半導体装置の内外を隔てるケースが破裂するために、半導体チップの溶融に起因する熱風の噴出等による影響および破壊した内部部品の飛散による影響が半導体装置外に及ぶことを防ぐことは困難であるという問題があった。
また、特許文献３では、セラミックケースの内径と厚みの寸法に制限が生じるため、半導体装置および半導体装置を一部に含んだシステムの、設計の自由度向上を阻害し、半導体装置の小型化への要求を満足することができないという問題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、高電圧・大電流による破壊を抑制し、システム全体の信頼性の向上を実現するだけでなく、半導体装置の小型化を実現する半導体装置を提供することを目的とする。
本願に開示される半導体装置は、半導体チップの外周を取り囲む第一のフレームと、前記第一のフレームの外周を取り囲む第二のフレームとを備え、前記第二のフレームは、前記第一のフレームの外周を取り囲む外壁と、前記外壁の外周に巻き付けられ、前記外壁の変形を拘束する繊維状の補強部材とからなることを特徴とする。
本願によれば、外壁と補強部材とで構成される第二のフレームを備えることで、高電圧・大電流による破壊を抑制し、システム全体の信頼性の向上を実現できるだけでなく、半導体装置の小型化を実現できる。
実施の形態１による半導体装置の構成を示す縦断面図である。 実施の形態１による半導体装置の構成を示す側面図である。 実施の形態１による半導体装置の構成を示す横断面図である。 実施の形態１による半導体装置の他の構成を示す側面図である。 実施の形態１による半導体装置の構成の要素を示す上面図である。 実施の形態１による半導体装置の効果を説明するための図である。 実施の形態２による半導体装置の構成を示す横断面図である。 実施の形態３による半導体装置の構成を示す横断面図である。 実施の形態４による半導体装置の外壁の構成を示す側面図である。 実施の形態５による半導体装置の構成を示す縦断面図である。
本願の実施の形態を以下で詳細に説明する。なお、以下で説明する実施の形態は本願を限定するものではなく、また、説明に用いる図面は本願の内容を概略的に示しているものであり、この図面によって形状、大きさ、および位置関係を限定しない。
実施の形態１．
実施の形態１について説明する。半導体装置は、少なくとも１つの半導体チップを用いた、例えば、変電設備に用いられる電力変換用半導体装置のような半導体装置であり、半導体チップの上方向にカバープレートと、半導体チップの下方向にベースプレートを備えた、圧力接触型の、いわゆる圧接型半導体装置であるが、本願の半導体装置の形は限定しない。半導体チップは、当該カバープレート下および当該ベースプレート上に配置され、半導体チップ上下に配置される通電用部材および電極板によって押圧されながら、それぞれ隣接する各要素と電気的に接続されている。また、半導体チップは電流をスイッチングする素子であり、半導体装置内部に配置されている内側フレームによって、個々に分離されている構造である。半導体チップには、電流をスイッチングするために、通電部材以外に信号用の端子が配置されており、その信号用の端子の一端は半導体チップの信号パッドに接続されるとともに、他端はカバープレート下に配置されたゲート/エミッタ信号用基板に接続されている。内側フレームの外周は、外側フレームによって囲まれており、当該外側フレームは、内側フレームを囲むように配置された外壁を、補強部材で取り囲むことによって構成される。また、半導体装置は、一つの半導体装置を用いるものであってもよいし、複数個積層してもよい。また、内側フレームを構成として含まない場合は、外側フレームが半導体チップを取り囲む構造となる。
図１は、本願の実施の形態１に係る半導体装置１０１の構成を示す縦断面図である。半導体装置１０１は、半導体チップ１１を備える。半導体チップ１１は、半導体チップ１１上に設けられた、主電極１０により、主電極１０上に備えられたチップ上電極板９に電気的に接続されており、チップ上電極板９はチップ上電極板９上に配置された通電部材８と接続している。また、半導体チップ１１の下にはチップ下電極板１２が設けられている。通電部材８とチップ下電極板１２は、通電部材８上に配置されたカバープレート５とチップ下電極板１２の下に配置されるベースプレート６間で、押圧されてそれぞれ電気的に接続されている。カバープレート５はコレクタ電極、チップ下電極板１２はエミッタ電極になり、半導体チップ１１から端子を引き出すことで、前記端子をゲート端子として用いることが可能である。半導体チップ１１は、ＩＧＢＴ（Insulated gate bipolar transistor）などに代表される半導体チップであり、半導体チップ１１は信号用端子１４を備え、ゲート/エミッタ電極１５によって、カバープレート５と接続しているゲート/エミッタ信号用基板１３と接続されている。また、半導体チップ１１および、半導体チップ１１に接続されている電極等は、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、ＰＰＳ（Polyphenylene sulfide）、ＰＥＴ（Polyethylene terephthalate）、ＰＢＴ（Polybutylene terephthalate）等の熱可塑樹脂によって構成される第一のフレームとしての内側フレーム７によって個々に空間的に分断されている。半導体装置１０１の内部は、絶縁性を向上させるために電気絶縁性のある気体またはシリコーンゲル等で構成される封止材１６によって封止されており、封止材１６の材料および充填の程度は任意である。また、内側フレーム７外周に、第二のフレームとしての外側フレーム２を備える。外側フレーム２は、外壁３と、例えば繊維であるような補強部材４によって構成されている。
図２は、本願の実施形態１に係る半導体装置１０１の構成を示す側面図である。半導体装置１０１は、外側フレーム２によって周囲を囲まれている構成をしており、外側フレーム２の構成要素である外壁３は、補強部材４によって取り囲まれている。補強部材４は、半導体チップ１１の短絡による破壊により発生した破片が飛散していく方向に対して破断強度をもつことを目的として、外壁３の外周に巻き付けられている。これは、補強部材４によって、半導体チップ１１の破片の飛散による外壁３の変形が拘束され、外壁３の破裂に至ることを防ぐためであり、この構成によって、半導体装置の耐衝撃性の向上を効果的に実現することができる。なお、補強部材４を巻き付ける幅、方向、間隔、および巻き付ける強さは、外壁３の変形を拘束し、外壁３が破裂しない効果を得るために十分であれば、半導体装置の動作に支障をきたさない範囲で、任意である。また、巻き数が任意であることと同様に、補強部材４を外壁３に多重に巻くことも可能である。補強部材４を多重に巻き付けることで、外壁３の変形を防ぐための拘束力を高めることができる。また、図４に例示するように、補強部材４を、構造的に強度をもつような織物に加工して、破裂による外壁３の変形に対する拘束力を高めてもよい。さらに、外壁３を囲む補強部材４の形状は任意であり、異なる形状および異なる材料の補強部材４を重ねて外壁３を囲むことで、目的とした耐衝撃性を満足してもよい。
図３は、図１に示す本願の実施形態１に係る半導体装置１０１のＡ−Ａ矢視横断面図である。内側フレーム７は少なくとも一つの半導体チップ１１を囲んでおり、図５に示す内側フレーム７および外側フレーム２の上面図のように、半導体チップ１１、チップ上電極板９、チップ下電極板１２、およびそれらに付随した各部品を内側フレーム７内に配置して、上述したように封止材１６が封入されている。
このように構成された半導体装置１０１において半導体チップ１１が短絡すると、過電流が半導体チップ１１に流れ、半導体チップ１１が溶融することで、内側フレーム７内部の温度が著しく上昇する。内側フレーム７内部の温度の上昇に伴い、密閉された内側フレーム７内部の圧力が急上昇し、内側フレーム７が破裂する恐れがある。個々に分離された半導体チップ１１が短絡し、内側フレーム７が破裂したとしても、他の損傷していない半導体チップに影響がおよぶことを防ぐために、耐衝撃性を向上するような、例えば内側フレーム内部に繊維を含有する構造であってもよい。しかしながら、半導体装置の小型化および電気絶縁性の確保といった、設計に制限がある内側フレームのみで、破裂の影響が半導体装置外部に及ぶことを完全に防ぐことは困難である。
そのため、図１〜図３で示すように、外側フレーム２を内側フレーム７の外に備えることで、半導体装置１０１の内外を隔てる内側フレームの破裂を抑制し、内側フレームが破裂したとしても破裂の影響が半導体装置の外部に及ぶことを防ぐ。
本願では、内側フレームの破裂の影響が半導体装置の外部に及ぶことの防止を目的としている。半導体チップ１１の故障に伴う内側フレーム７の破裂が生じたことにより、内側フレーム７の破片は外側フレーム２へ射出するが、これらの破片は半導体装置１０１を構成する、内側フレーム７に用いた材料よりも耐衝撃性の高い、高分子材料で構成される外壁３によって吸収される。ここで、高分子材料とは、分子量が１万以上のものを示している。
内側フレーム７に用いる材料は、上記に挙げた熱硬化性樹脂および熱可塑性樹脂が想定され、内側フレーム７が破裂したときに生じる短時間の衝撃に耐えるために外壁３に用いる高分子材料は、半導体装置１０１を構成する内側フレーム７に用いた材料よりも高い耐衝撃性および高い衝撃吸収性を有する。
加えて、半導体チップ１１の溶融による内側フレーム７内部の圧力の上昇によって、内側フレーム７が破壊されたのち、この圧力の上昇の影響は、内側フレーム７の外部まで及び、外壁３に変形が生じるが、この外壁３の変形は、外壁３に用いた材料よりも破断強度が高い、高分子材料から構成される補強部材４によって拘束されるために、外壁３に局所的に圧力の上昇が集中することがなく、外壁３の破裂は生じない。そのため、外側フレーム２の外部に、破裂の影響が及ぶことを防ぐことができ、半導体装置１０１に隣接する半導体装置および冷却装置等の装置および部品を保護することができる。なお、上記に示した内側フレーム７、外壁３および補強部材４に用いる材料は、各構成に使用する材料の特性の比較を行う選定方法により、決定することができる。
図６は、本願の実施形態１に係る半導体装置１０１を用いた場合の効果を説明する図である。半導体装置１０１内部の半導体チップ１１が破壊溶融することで、半導体装置１０１内部の温度および圧力が上昇する。半導体装置１０１は密閉された構造であるために、半導体装置１０１内部の圧力が上昇することで、半導体チップ１１を囲む、例えば内側フレーム７のような構造物が破裂し、破片２６が半導体装置１０１の外側へ向かう方向に射出する。外壁３は、半導体装置１０１を構成する内側フレーム７に用いた材料よりも耐衝撃性が高く、高い靭性をもった材料によって構成されているために、上記の射出する破片２６を貫通させることなく捕らえることができる。
また、外壁３は、圧力の上昇に伴い変形が生じる。変形が生じ、局所的に変形が大きくなると、圧力上昇が集中し、当該部位を起点として破断に至る。本願では、外壁３の外側に、外壁３に用いた材料よりも高い破断強度を有する補強部材４を設けることで局所的な変形が生じることを防ぎ、内側フレーム７の破裂の影響が半導体装置外方へ波及することを防いでいる。
半導体装置１０１を囲む外壁３は、外壁単体で用いると、外壁３は半導体チップ１１の溶融による半導体装置１０１の内部圧力の上昇に伴う変形によって破裂し、また外壁３を取り付けず、補強部材４を、外壁３を介せずに内側フレーム７の破片２６を捕らえるための保護シースとして用いると、破裂によって射出した内側フレーム７の破片２６によって補強部材４は破断する。このように外壁３および補強部材４は、単体で用いると高い効果を発揮できないが、このように複数の構造を組み合わせることで耐衝撃性を向上することが可能である。
したがって、本願の半導体装置１０１を全体の一部として構成に含むシステムは、上述した効果により、半導体装置１０１自体が故障したとしても、システム全体としての稼働は可能であるように、冗長化を行うことが容易になる。また半導体装置１０１の上下方向は、カバープレート５とベースプレート６に挟まれるようにして押圧され圧力接触しているため、破裂によって半導体装置１０１の上下方向へ熱風の噴出等の、破裂の影響は半導体装置１０１の外方に波及しない。
圧接型の半導体装置１０１では半導体装置１０１内の各要素間を、ボンディングワイヤ等を用いずに電気接続することが可能であり、そのような場合、半導体装置１０１は、電気接続のためにボンディングワイヤを用いないことで、熱疲労が生じるワイヤ接合部がないために、半導体装置の耐熱性が向上するという効果を得る。しかしながら、例えばパッケージタイプのような、他の形態の半導体装置のように半導体装置内の各要素間を、ボンディングワイヤ等を用いて電気接続してもよい。
また、外側フレーム２は、補強部材４によって外壁３の変形を拘束して、半導体チップ１１の溶融による半導体装置１０１内部の圧力上昇に耐える構造のために、厚み等の寸法を外壁３単体が破裂しないように設計をする必要がなく、外壁３単体では変形が生じ、破裂に至るような厚さで外壁３を設計したとしても、外壁３の変形を補強部材４によって拘束することによって外側フレーム２は破裂に至らない。このような効果により、耐衝撃性能を保ったまま外側フレーム２の小型化を可能とし、システム全体の設計の自由度を向上する。
また、外側フレーム２が適応される半導体装置１０１の大きさおよび形状は限定されない。つまり、外壁３および補強部材４の高い加工性のために、外壁３の厚さおよび補強部材４の長さは制限がないため、外側フレーム２の適応可否は、半導体装置１０１を構成する半導体チップ１１の数、および半導体装置１０１に印加される電圧の大きさによって判断されない。半導体装置１０１がもつ溶融時のエネルギーおよび半導体装置１０１の大きさに応じた寸法の外壁３および補強部材４を設計することが可能である。
半導体装置１０１の外周は、短時間の衝撃に対する耐衝撃性の高い高分子材料によって構成される外壁３に囲まれている。また、外壁を構成している材料は、短時間の衝撃に対する耐衝撃性が高分子材料より優れている、超高分子量ポリエチレン樹脂が好ましい。ここで、超高分子量とは分子量が１００万以上のものを示している。
さらに、この外壁３を、高い破断強度をもった高分子材料から構成される補強部材４で囲むことで、外側フレーム２を構成している。補強部材４に用いる高い破断強度をもった高分子材料としては、例えば、ポリアミド、変性ポリフェニレンエーテルが挙げられる。しかしながら、補強部材４を構成している材料は、破断強度が高分子材料より優れている、超高分子量ポリエチレン繊維が好ましい。
このように、内側フレーム７の外周を外側フレーム２で囲むことで、耐衝撃性能を向上させている。超高分子量ポリエチレン樹脂は吸水率が非常に低く、水を吸収しない材料である。このため、半導体装置内に水分が入り込むことはなく、半導体装置１０１の吸水による劣化を防ぐことができる。また、超高分子量ポリエチレン樹脂は耐摩耗性に優れるため、外壁３の材料に、超高分子量ポリエチレン樹脂を適用することで半導体装置１０１の長寿命化および高信頼化を望むことができる。
また、半導体装置１０１の要素は様々な材料によって構成されるため、動作によって熱が発生するような半導体装置１０１は、各材料の熱膨張差によって、繰り返し応力が発生する。補強部材４に用いられる超高分子量ポリエチレン繊維は耐疲労性に優れるため、上述した繰り返し応力が発生したとしても、高い破断強度を保つことができ、半導体装置１０１の長寿命化を望むことができる。
特に、上述の実施の形態で例示した、外壁３に用いる超高分子量ポリエチレン樹脂、および補強部材４に用いる超高分子量ポリエチレン繊維といった高分子材料は、無機物の焼結体であるセラミックおよび金属と比較して軽量であるという特徴があり、そのため、半導体装置の小型化のみではなく軽量化設計をすることができる。また、超高分子量ポリエチレン繊維は耐疲労性の高い材料であるため、半導体装置の使用環境で、半導体装置内の温度上昇、および圧力の上昇が繰り返し発生したとしても、容易に破断することはなく、半導体装置の信頼性向上を望むことができる。上記で挙げた外壁３に用いる超高分子量ポリエチレン樹脂は、ブルドーザのブレード、大型弾丸の防弾板に用いられ、補強部材４に用いる超高分子量ポリエチレン繊維は、ヨットのロープ、カジキ等の超大型魚用釣り糸として適用されている繊維であって、それぞれ本願の効果を得るために適した材料である。
内側フレーム７は、上記に例示した熱硬化性樹脂および熱可塑性樹脂等の電気絶縁性をもった材料によって構成されており、内側フレーム７の材料および形状は特定せず、実施の形態によっては、内側フレーム７を有しない半導体装置であることも考えられる。しかしながら、内側フレーム７を用いることで各半導体チップ１１を個々に分離することが可能となり、半導体チップ１１の破壊溶融による破裂の影響が半導体装置１０１の外部に及ぶことを、より効果的に防ぐことができる。
カバープレート５およびベースプレート６は導電性の物質によって構成されており、カバープレート５およびベースプレート６の材料はモリブデンが例として挙げられる。これらのプレートは上下から半導体チップ１１を均一に圧力接触しており、半導体チップ１１、カバープレート５およびベースプレート６は電気的に接続している。
封止材１６には気体絶縁材料または固体絶縁材料が用いられる。気体封止材料を封止材１６として適用する場合、不活性ガスを半導体装置内に充填し、気密封止するため、各電極板等の腐食を防ぎ、半導体装置１０１の長寿命化が期待できる。また、封止材１６として、シリコーンゲルのような固体封止材を充填することで、膨張する空気が半導体チップ１１の周囲に存在しにくくなるため、耐衝撃性がより向上する。
外壁３の変形量を抑えるためには、外壁３と補強部材４との間に間隙がないことが推奨される。そのために、接着剤を塗布し補強部材４を外壁３に接着することが想定される。しかしながら、外壁に補強部材を取り付ける方法は任意であり、外壁３と補強部材４との間に隙間が生じないように取り付けられれば良い。
以上のように、本実施の形態１に係る半導体装置１０１によれば、半導体チップ１１の外周を取り囲む内側フレーム７と、内側フレーム７の外周を取り囲む外側フレーム２とを備え、外側フレーム２を、内側フレーム７の外周を取り囲む外壁３と、外壁３の外周に巻き付けられた繊維状の補強部材４とで構成するようにしたので、高電圧・大電流による破壊を抑制し、システム全体の信頼性の向上を実現できるだけでなく、半導体装置の小型化を実現できる。
また、外側フレーム２の形状を任意に設計できるため、本願の半導体装置を構成の一部に含むシステム全体の設計について、冷却装置および電源といった、損傷するとシステム全体の動作に影響が及ぶような装置、部品、および回路等を、半導体装置の近傍に配置することができ、システム全体の設計の自由度がより向上する。
実施の形態２．
実施の形態１では、横断面が矩形の外側フレーム２が設けられた場合について説明したが、実施の形態２では、横断面が円形の外側フレームが設けられた場合について説明する。
図７は、実施の形態２に係る半導体装置１０２の構成を示す横断面図である。図７に示すように、半導体装置１０２では、外側フレーム２が円筒形で設けられている。外側フレーム２は、内側フレーム７を囲う円筒形の外壁３と、円筒形の外壁３に巻き付けられた繊維状の補強部材４とで構成される。外壁３を形成する材料は、例えば超高分子量ポリエチレン樹脂であるような成形性の良い高分子材料であるため、任意の形状を形成することができる。実施の形態２による半導体装置１０２のその他の構成については、実施の形態１の半導体装置１０１と同様であり、対応する部分には同符号を付してその説明を省略する。
以上のように、本実施の形態２に係る半導体装置１０２によれば、外側フレーム２を円筒形で設けるようにしたので、耐衝撃性および破断強度の向上を図ることができる。
実施の形態３．
実施の形態１および実施の形態２では、外壁３の厚さが均一の場合について説明したが、実施の形態２では、外壁３の特定の部位を厚くする場合について説明する。
図８は、実施の形態３に係る半導体装置１０３の構成を示す横断面図である。図８に示すように、半導体装置１０３の外側フレーム２は、外壁３の外側の形状が矩形で、内側の形状が円形で設けられている。これより、外壁３の角部の厚さを厚くした構成となる。実施の形態３による半導体装置１０３のその他の構成については、実施の形態１の半導体装置１０１と同様であり、対応する部分には同符号を付してその説明を省略する。
外壁３の外周と内周が同様に多角形を成していると破裂時の衝撃波および反射波が角部に集中し、角部を起点に破断に至る恐れがある。また、外壁３の外周と内周が同様に円形を成していると、衝撃波と反射波が均等に反射するため、外壁の破断強度は向上するが、半導体装置が円柱を成すことにより、不要なスペースが増加する。
そこで上記のように角部の厚さを厚くした構成により、外壁３の多角形の角部に、半導体チップ１１の溶融による半導体装置１０３の内部圧力により応力集中が発生しても、外側フレーム２が破裂しないように設計することが可能である。このように、外側フレーム２の形状による耐衝撃性および設計への有用な効果を得ることができる半導体装置の設計が容易となる。
以上のように、本実施の形態３に係る半導体装置１０３によれば、外壁３の外側の形状を多角形で、内側の形状を円形で設けるようにしたので、外側フレームの外形が多角形の場合であっても、角部の応力集中による破損を防ぐことができ、耐衝撃性の向上を図ることができる。
実施の形態４．
実施の形態１から実施の形態３では、外壁３の外表面に沿って補強部材４を巻き付けた場合について説明したが、実施の形態４では、外壁３に設けた溝に沿って補強部材を巻き付けた場合について説明する。
図９は、実施の形態４に係る半導体装置１０４の外壁３の構成を示す側面図である。図９に示すように、半導体装置１０４の外側フレーム２は、外壁３の外表面に補強部材４を嵌合させる溝１７が形成されている。形成した溝１７に補強部材４を嵌合するように巻き付けることで、溝が形成されていない外壁３に補強部材４を巻き付けるよりも、補強部材４が外壁３に強固に固定される。実施の形態４による半導体装置１０４のその他の構成については、実施の形態１の半導体装置１０１と同様であり、対応する部分には同符号を付してその説明を省略する。
半導体チップ１１の溶融による半導体装置１０３の内部圧力の上昇により、半導体装置１０４の外壁３は局所的に膨らみが生じるように変形する。上記のような局所的なふくらみに圧力の上昇が集中することで、外壁３は、上記のふくらみを起点として破断に至る。
しかしながら、上記のように補強部材を外壁３の溝１７に嵌合するように巻き付けることで、補強部材４が外壁３に強固に固定されるので、外壁の局所的なふくらみが生じて圧力が集中し、外壁が破裂することを防止でき、半導体装置の破裂に対する耐久力が向上する。このような半導体装置を囲む外側フレームは、小型化を必要とする半導体装置以外にも、圧力の上昇に耐えるための構造として利用可能である。
以上のように、本実施の形態４に係る半導体装置１０４によれば、外壁３に補強部材４を嵌合して巻き付ける溝１７を設けるようにしたので、補強部材を外壁３に強固に固定することで、外壁の破裂を防ぐことができ、耐久力の向上を図ることができる。
実施の形態５．
実施の形態１から実施の形態４では、圧力接触型の半導体装置の場合について説明したが、実施の形態５では、ボンディングワイヤ等を用いて電気接続した半導体装置の場合について説明する。
図１０は、実施の形態４に係る半導体装置１０５の構成を示す縦断面図である。図１０に示すように、半導体装置１０５は、側面だけでなく表面も取り囲む第二のフレームとしての外側フレーム２が設けられている。半導体装置１０５の裏面にはベースプレート６が設けられ、ベースプレート６上にはんだ２３でもって金属板２２が接合されている。さらに、金属板２２上に絶縁層２１が接合されており、絶縁基板２４を構成している。絶縁基板２４上には、はんだ２３によって金属板２２が接合され、金属板２２の上には半導体チップ１１が積層されている。金属板２２と半導体チップ１１はボンディングワイヤ２５によって、金属板２２と端子２７に接続されており、この端子２７は外壁３と補強部材４によって形成された外側フレーム２の外部に、端子２７の一端を配置することによって、半導体装置外部から配線できるようになっている。
さらに、この半導体チップ１１の横方向の外周は、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂、ＰＰＳ、ＰＥＴ、ＰＢＴ等の熱可塑樹脂によって構成される第一のフレームとしてのケース２０によって取り囲まれており、ケース２０の外周は外壁３と補強部材４によって構成された外側フレーム２によって取り囲まれている。また、半導体チップ１１の上方向は、第一のフレームとしての蓋１９が配置され、蓋１９は外壁３と補強部材４によって構成された外側フレーム２によって取り囲まれている。
ケース２０の内部は、絶縁性を向上させるために封止材１６が封入される、もしくは封止材１６が充填されており、封止材１６の材料および充填度は任意である。なお、接着剤であるはんだ２３は、半導体装置１０５の高温動作が可能となるように、溶融温度がより高温な焼結銀または液相拡散材料で代替することも可能である。
このように、本願は、実施の形態１における圧力接触型の半導体装置だけでなく、ボンディングワイヤ等を用いて電気接続した半導体装置であっても、外壁３と補強部材４とで構成される外側フレーム２を備えることで、半導体チップ１１の溶融による内部部品の破損の影響が半導体装置の外方へ及ぶことを防止することができる。つまり、外側フレーム２は、半導体装置の形状によって適用可否が決定するのではなく、半導体装置がいかなる形状のものでもよい。
以上のように、本実施の形態５に係る半導体装置１０５によれば、圧力接触型の半導体装置だけでなく、ボンディングワイヤ等を用いて電気接続した半導体装置であっても、外壁３と補強部材４とで構成される外側フレーム２を備えようにしたので、半導体装置を構成する部品の破片が半導体装置外部へ飛散することを防止し、システム全体の信頼性の向上を実現できるだけでなく、半導体装置の小型化を実現できる。
なお、上記実施の形態では、半導体チップ１１の溶融による半導体装置内部の圧力の上昇に伴い部品が破裂した場合の耐衝撃構造として利用する場合について述べたが、部品が破裂しない場合であっても半導体装置内部の圧力が上昇することに耐えうる構造として利用可能であることはいうまでもない。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
２ 外側フレーム（第二のフレーム）、３ 外壁、４ 補強部材、７ 内側フレーム（第一のフレーム）、１１ 半導体チップ、１０１、１０２、１０３、１０４、１０５ 半導体装置。

Claims (10)

  1. 半導体チップの外周を取り囲む第一のフレームと、
    前記第一のフレームの外周を取り囲む第二のフレームと
    を備え、
    前記第二のフレームは、前記第一のフレームの外周を取り囲む外壁と、前記外壁の外周に巻き付けられ、前記外壁の変形を拘束する繊維状の補強部材とからなることを特徴とする半導体装置。
  2. 前記半導体チップは、カバープレートとベースプレートに押圧されて前記半導体チップの表面電極および裏面電極と接触して電気的に接続されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記外壁は、前記第一のフレームよりも高い耐衝撃性および衝撃吸収性を有する材料からなることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記補強部材は、前記外壁よりも高い破断強度を有する材料からなることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記外壁および前記補強部材は、高分子材料からなることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記外壁は、超高分子量ポリエチレン樹脂からなることを特徴とする請求項５に記載の半導体装置。
  7. 前記補強部材は、超高分子量ポリエチレン繊維からなることを特徴とする請求項５に記載の半導体装置。
  8. 前記外壁は、前記補強部材を嵌合して巻き付ける溝が設けられたことを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 前記第二のフレームは、円筒形で設けられたことを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. 前記外壁は、外側の形状が多角形で、内側の形状が円形で設けられたことを特徴とする請求項１から請求項９のいずれか１項に記載の半導体装置。
JP2019534990A 2019-02-01 2019-02-01 半導体装置 Active JP6576609B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/003641 WO2020157960A1 (ja) 2019-02-01 2019-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JP6576609B1 true JP6576609B1 (ja) 2019-09-18
JPWO2020157960A1 JPWO2020157960A1 (ja) 2021-02-18

Family

ID=67982918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019534990A Active JP6576609B1 (ja) 2019-02-01 2019-02-01 半導体装置

Country Status (5)

Country Link
US (1) US11972991B2 (ja)
JP (1) JP6576609B1 (ja)
CN (1) CN113330556A (ja)
DE (1) DE112019006791T5 (ja)
WO (1) WO2020157960A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444529B2 (ja) 2021-05-17 2024-03-06 東芝三菱電機産業システム株式会社 電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091455A (ja) * 1998-08-29 2000-03-31 Asea Brown Boveri Ag 爆発保護素子を有する半導体モジュ―ル
WO2015178393A1 (ja) * 2014-05-23 2015-11-26 住友ベークライト株式会社 金属箔張基板、回路基板および電子部品搭載基板
JP2016082105A (ja) * 2014-10-17 2016-05-16 株式会社東芝 半導体装置
JP2016157819A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及び半導体モジュール
JP2017084850A (ja) * 2015-10-22 2017-05-18 日本発條株式会社 電力用半導体装置
JP2018170405A (ja) * 2017-03-30 2018-11-01 東洋インキＳｃホールディングス株式会社 電子部品保護シート

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH601917A5 (ja) * 1976-10-27 1978-07-14 Bbc Brown Boveri & Cie
CH630490A5 (de) * 1978-06-30 1982-06-15 Bbc Brown Boveri & Cie Gehaeuse fuer ein halbleiter-hochleistungsbauelement.
JP3135432B2 (ja) 1993-09-10 2001-02-13 株式会社東芝 絶縁バンドを用いた平形半導体素子用スタック
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6359573B2 (ja) * 2016-01-19 2018-07-18 株式会社東芝 半導体装置
JP6688198B2 (ja) 2016-09-27 2020-04-28 日本発條株式会社 圧接ユニットおよび電力用半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091455A (ja) * 1998-08-29 2000-03-31 Asea Brown Boveri Ag 爆発保護素子を有する半導体モジュ―ル
WO2015178393A1 (ja) * 2014-05-23 2015-11-26 住友ベークライト株式会社 金属箔張基板、回路基板および電子部品搭載基板
JP2016082105A (ja) * 2014-10-17 2016-05-16 株式会社東芝 半導体装置
JP2016157819A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及び半導体モジュール
JP2017084850A (ja) * 2015-10-22 2017-05-18 日本発條株式会社 電力用半導体装置
JP2018170405A (ja) * 2017-03-30 2018-11-01 東洋インキＳｃホールディングス株式会社 電子部品保護シート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444529B2 (ja) 2021-05-17 2024-03-06 東芝三菱電機産業システム株式会社 電力変換装置

Also Published As

Publication number Publication date
WO2020157960A1 (ja) 2020-08-06
CN113330556A (zh) 2021-08-31
US20220084899A1 (en) 2022-03-17
US11972991B2 (en) 2024-04-30
JPWO2020157960A1 (ja) 2021-02-18
DE112019006791T5 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
US9559027B2 (en) Semiconductor device and semiconductor module
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
US20100328016A1 (en) Safe surge absorber module
JP6576609B1 (ja) 半導体装置
KR102263504B1 (ko) 퓨즈의 퓨즈 와이어 고정 구조체
US9024430B2 (en) Semiconductor device
JP2007173703A (ja) 半導体装置
JP2007201247A (ja) 高耐圧半導体装置
CN106981460B (zh) 半导体装置
JP6860453B2 (ja) パワー半導体モジュール
JP7087099B2 (ja) 半導体パッケージ
TWI695401B (zh) 具有溫度保險絲之暫態電壓抑制裝置
US20170338193A1 (en) Power semiconductor module with short-circuit failure mode
US20240105645A1 (en) Semiconductor device
US20150206811A1 (en) Semiconductor device
JP2021077817A (ja) 半導体装置
JP2019004023A (ja) 半導体ユニット
JP2014175604A (ja) 半導体装置および半導体素子の取り付け構造体
JP2015090884A (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2004214524A (ja) 平型半導体装置
JP6730450B2 (ja) 半導体装置
JP2004095992A (ja) 半導体装置
JP2019021683A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190626

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190820

R151 Written notification of patent or utility model registration

Ref document number: 6576609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250