CN113330556A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113330556A
CN113330556A CN201980088933.1A CN201980088933A CN113330556A CN 113330556 A CN113330556 A CN 113330556A CN 201980088933 A CN201980088933 A CN 201980088933A CN 113330556 A CN113330556 A CN 113330556A
Authority
CN
China
Prior art keywords
semiconductor device
wall
frame
reinforcing member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980088933.1A
Other languages
English (en)
Other versions
CN113330556B (zh
Inventor
盐田裕基
本宫哲男
田尻邦彦
冈田纯
山田大海
门脇和丈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113330556A publication Critical patent/CN113330556A/zh
Application granted granted Critical
Publication of CN113330556B publication Critical patent/CN113330556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/12—Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1711—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

具备：内侧框架(7)，围住半导体芯片(11)的外周；以及外侧框架(2)，围住内侧框架(7)的外周，由将内侧框架(7)的外周围住的外壁(3)和缠绕于外壁(3)的外周的纤维状的加强构件(4)构成外侧框架(2)，从而防止构成半导体装置的部件的碎片向半导体装置外部飞散，不仅实现系统整体的可靠性的提高，而且实现半导体装置的小型化。

Description

半导体装置
技术领域
本申请涉及半导体装置。
背景技术
伴随着半导体装置的高速化以及高性能化，施加于半导体装置的电压正在成为大电压。如果流过半导体装置的电力量增加，则存在内部的半导体芯片发生故障的可能性。由于因该半导体芯片的故障而流动的短路电流，半导体芯片会熔融，半导体装置内部成为高温，从而半导体装置内部的气压急剧上升，发生半导体装置的破坏。为了确保在高电压和大电流下动作的半导体装置的可靠性，即便半导体装置内部的半导体芯片发生破损，也需要避免导致安装有半导体装置的系统的破损，要求提高半导体装置的强度。
针对用于提高半导体装置的可靠性的上述要求，例如在专利文献1中公开了如下内容：通过将能够伸长的保护鞘(protective sheath)安装于包围半导体装置的壳体，从而用保护鞘来截留在半导体芯片的破坏时发生的由于破坏而产生的壳体的碎片，防止半导体装置周围物体的破损。另外，在专利文献2中公开了如下内容：通过使包围半导体芯片的树脂框架含有纤维，从而防止半导体装置内部的未引起短路破坏的其它半导体芯片的破损。另外，在专利文献3中公开了如下设计的方法：通过使包围半导体装置的陶瓷壳体的内径变小，并使厚度增加，从而用于抑制由半导体装置内的半导体元件的破坏引起的影响波及到半导体装置外部。
现有技术文献
专利文献1：日本特开2000-91455号公报(段落0010～0018、图1)
专利文献2：日本特开2017-84850号公报(段落0079～0081、图14)
专利文献3：日本特开2016-82105号公报(段落0017～0043、图2)
发明内容
然而，在专利文献1所示那样的具有保护鞘的半导体装置中，虽然能够截留由于因半导体芯片的熔融引起的半导体装置的破坏而产生的壳体的碎片，但在多个半导体装置以及部件邻接的构造的情况下，由于因热风的喷出等造成的影响会波及到半导体装置外部，因此存在无法保证系统整体的可靠性这样的问题。另外，对于包围半导体装置的壳体的厚度与内径的尺寸有限制，在防止由壳体的破裂造成的影响的方面，存在阻碍半导体装置的小型化这样的问题。
另外，在专利文献2中，由于将半导体装置的内外进行分隔的壳体会破裂，因此存在如下问题，即，难以防止由于因半导体芯片的熔融引起的热风的喷出等而造成的影响以及由于破坏的内部部件的飞散而造成的影响波及到半导体装置外。
另外，在专利文献3中，对于陶瓷壳体的内径与厚度的尺寸有限制，因此存在如下问题，即，阻碍提高半导体装置以及在一部分中包含半导体装置的系统的设计的自由度，无法满足半导体装置向小型化的要求。
本申请公开了用于解决如上所述的课题的技术，其目的在于提供一种半导体装置，抑制由高电压和大电流引起的破坏，不仅实现系统整体的可靠性的提高，而且实现半导体装置的小型化。
本申请所公开的半导体装置的特征在于，具备：第一框架，围住半导体芯片的外周；以及第二框架，围住所述第一框架的外周，所述第二框架包括：外壁，围住所述第一框架的外周；以及纤维状的加强构件，缠绕于所述外壁的外周。
根据本申请，通过具备由外壁和加强构件构成的第二框架，抑制由高电压和大电流引起的破坏，不仅能够实现系统整体的可靠性的提高，而且能够实现半导体装置的小型化。
附图说明
图1是示出实施方式1的半导体装置的结构的纵截面图。
图2是示出实施方式1的半导体装置的结构的侧面图。
图3是示出实施方式1的半导体装置的结构的横截面图。
图4是示出实施方式1的半导体装置的其它结构的侧面图。
图5是示出实施方式1的半导体装置的结构的要素的俯视图。
图6是用于说明实施方式1的半导体装置的效果的图。
图7是示出实施方式2的半导体装置的结构的横截面图。
图8是示出实施方式3的半导体装置的结构的横截面图。
图9是示出实施方式4的半导体装置的外壁的结构的侧面图。
图10是示出实施方式5的半导体装置的结构的纵截面图。
(符号说明)
2：外侧框架(第二框架)；3：外壁；4：加强构件；7：内侧框架(第一框架)；11：半导体芯片；101、102、103、104、105：半导体装置。
具体实施方式
以下，详细地说明本申请的实施方式。此外，以下说明的实施方式并非限定本申请，另外用于说明的附图只是概略地示出本申请的内容，并非通过该附图来限定形状、大小以及位置关系。
实施方式1.
对实施方式1进行说明。半导体装置是使用至少一个半导体芯片的、例如在变电设备中使用的电力变换用半导体装置那样的半导体装置，是在半导体芯片的上方向具备盖板(cover plate)并且在半导体芯片的下方向具备底板(base plate)的压力接触型的所谓的压接型半导体装置，但不限定本申请的半导体装置的类型。半导体芯片配置于该盖板下以及该底板上，一边被配置于半导体芯片上下的通电用构件以及电极板所按压，一边与分别邻接的各要素电连接。另外，半导体芯片是对电流进行开关的元件，是通过配置于半导体装置内部的内侧框架而各自分离的构造。对于半导体芯片，为了对电流进行开关，除了通电构件以外还配置有信号用的端子，该信号用的端子的一端连接到半导体芯片的信号焊盘，并且另一端连接到配置于盖板下的栅极/发射极信号用基板。内侧框架的外周被外侧框架所包围，通过利用加强构件来围住以包围内侧框架的方式配置的外壁，从而构成该外侧框架。另外，关于半导体装置，既可以使用一个半导体装置，也可以层叠多个半导体装置。另外，在结构中不包括内侧框架的情况下，是外侧框架围住半导体芯片的构造。
图1是示出本申请的实施方式1所涉及的半导体装置101的结构的纵截面图。半导体装置101具备半导体芯片11。半导体芯片11通过设置于半导体芯片11上的主电极10而电连接到设置于主电极10上的芯片上电极板9，芯片上电极板9与配置于芯片上电极板9上的通电构件8连接。另外，在半导体芯片11之下设置有芯片下电极板12。通电构件8和芯片下电极板12在配置于通电构件8上的盖板5与配置于芯片下电极板12之下的底板6之间被按压而分别被电连接。盖板5成为集电极电极，芯片下电极板12成为发射极电极，通过从半导体芯片11引出端子，从而能够将所述端子用作栅极端子。半导体芯片11是以IGBT(Insulatedgate bipolar transistor，绝缘栅双极晶体管)等为代表的半导体芯片，半导体芯片11具备信号用端子14，通过栅极/发射极电极15而连接于与盖板5连接的栅极/发射极信号用基板13。另外，半导体芯片11以及与半导体芯片11连接的电极等通过由环氧树脂、聚酰亚胺树脂等热硬化性树脂、PPS(Polyphenylene sulfide，聚苯硫醚)、PET(Polyethyleneterephthalate，聚对苯二甲酸乙二醇酯)、PBT(Polybutylene terephthalate，聚对苯二甲酸丁二醇酯)等热可塑性树脂构成的作为第一框架的内侧框架7而各自在空间上被分割。半导体装置101的内部为了提高绝缘性而被由具有电绝缘性的气体或者硅凝胶等构成的密封材料16密封，密封材料16的材料以及填充的程度是任意的。另外，在内侧框架7外周具备作为第二框架的外侧框架2。外侧框架2由外壁3和例如纤维那样的加强构件4构成。
图2是示出本申请的实施方式1所涉及的半导体装置101的结构的侧面图。半导体装置101形成由外侧框架2包围周围的结构，作为外侧框架2的构成要素的外壁3被加强构件4围住。加强构件4以针对由于因半导体芯片11的短路引起的破坏而发生的碎片飞散的方向而具有断裂强度(rupture strength)为目的，缠绕于外壁3的外周。这是为了利用加强构件4来约束因半导体芯片11的碎片的飞散引起的外壁3的变形，防止引起外壁3的破裂，通过这个结构，能够有效地实现半导体装置的耐冲击性的提高。此外，关于缠绕加强构件4的宽度、方向、间隔以及缠绕的强度，只要足够用于得到对外壁3的变形进行约束且不会使外壁3破裂的效果，则在不会对半导体装置的动作带来障碍的范围中是任意的。另外，与缠绕数是任意的情况同样地，也可以将加强构件4多重地缠绕于外壁3。通过多重地缠绕加强构件4，能够提高用于防止外壁3的变形的约束力。另外，如图4所例示那样，也可以将加强构件4加工为在构造上具有强度那样的织物，提高针对由破裂引起的外壁3的变形的约束力。而且，包围外壁3的加强构件4的形状是任意的，也可以通过将不同形状以及不同材料的加强构件4重叠起来包围外壁3，从而满足作为目的的耐冲击性。
图3是图1所示的本申请的实施方式1所涉及的半导体装置101的A-A箭头方向横截面图。内侧框架7包围至少一个半导体芯片11，如图5所示的内侧框架7以及外侧框架2的俯视图那样，将半导体芯片11、芯片上电极板9、芯片下电极板12以及它们所附带的各部件配置于内侧框架7内，如上所述封入有密封材料16。
在这样构成的半导体装置101中当半导体芯片11发生短路时，过电流流过半导体芯片11，半导体芯片11会熔融，从而内侧框架7内部的温度显著地上升。伴随着内侧框架7内部的温度的上升，被密闭的内侧框架7内部的压力急剧上升，内侧框架7有可能会破裂。为了即便各自分离的半导体芯片11发生短路而内侧框架7破裂，也防止对其它的未损坏的半导体芯片带来影响，还可以是提高耐冲击性那样的例如在内侧框架内部含有纤维的构造。然而，仅利用半导体装置的小型化以及电绝缘性的确保这样的设计有限制的内侧框架，难以完全地防止破裂的影响波及到半导体装置外部。
因此，如图1～图3所示，通过将外侧框架2设置于内侧框架7的外部，抑制将半导体装置101的内外进行分隔的内侧框架的破裂，即便内侧框架破裂也防止破裂的影响波及到半导体装置的外部。
在本申请中，目的在于防止内侧框架的破裂的影响波及到半导体装置的外部。由于伴随着半导体芯片11的故障而发生内侧框架7的破裂，内侧框架7的碎片会向外侧框架2射出，但是这些碎片会被构成半导体装置101的外壁3吸收，该外壁3由耐冲击性比内侧框架7所使用的材料高的高分子材料构成。此处，高分子材料表示分子量为1万以上的材料。
关于内侧框架7所使用的材料，设想上述列举的热硬化性树脂以及热可塑性树脂，为了耐受在内侧框架7破裂时发生的短时间的冲击，外壁3所使用的高分子材料具有比在构成半导体装置101的内侧框架7中使用的材料更高的耐冲击性以及更高的冲击吸收性。
而且，在由于因半导体芯片11的熔融引起的内侧框架7内部的压力的上升而内侧框架7被破坏之后，该压力的上升的影响波及至内侧框架7的外部，外壁3发生变形，但该外壁3的变形被由断裂强度比外壁3所使用的材料高的高分子材料构成的加强构件4所约束，因此压力的上升不会局部地集中到外壁3，不会发生外壁3的破裂。因此，能够防止破裂的影响波及到外侧框架2的外部，能够保护与半导体装置101邻接的半导体装置以及冷却装置等装置以及部件。此外，能够通过比较在各结构中使用的材料的特性的选定方法，来决定上述示出的内侧框架7、外壁3以及加强构件4所使用的材料。
图6是说明使用本申请的实施方式1所涉及的半导体装置101的情况的效果的图。由于半导体装置101内部的半导体芯片11破坏熔融，半导体装置101内部的温度以及压力会上升。半导体装置101是密闭的构造，因此半导体装置101内部的压力会上升，从而包围半导体芯片11的例如内侧框架7那样的构造物会破裂，碎片26射向朝向半导体装置101的外侧的方向。外壁3由与构成半导体装置101的内侧框架7所使用的材料相比耐冲击性高且具有高的韧性的材料构成，因此不会使上述射出的碎片26贯通而能够截留碎片26。
另外，外壁3伴随着压力的上升而发生变形。在发生变形且变形局部地变大时，压力上升会集中，以该部位为起点而导致断裂。在本申请中，通过在外壁3的外侧设置具有比外壁3所使用的材料更高的断裂强度的加强构件4而防止发生局部性的变形，防止内侧框架7的破裂的影响波及到半导体装置外方。
关于包围半导体装置101的外壁3，如果采用外壁单体，则外壁3由于与由半导体芯片11的熔融引起的半导体装置101的内部压力的上升相伴的变形而发生破裂，另外如果不安装外壁3而将加强构件4用作用于不经由外壁3而截留内侧框架7的碎片26的保护鞘，则因由于破裂而射出的内侧框架7的碎片26，加强构件4会断裂。这样，外壁3以及加强构件4在采用单体时无法发挥高的效果，但通过这样组合多个构造能够提高耐冲击性。
因此，将本申请的半导体装置101作为整体的一部分而包含于结构的系统通过上述的效果，即便半导体装置101自身发生了故障，也能够进行作为系统整体的运转，容易进行冗余化。另外，在半导体装置101的上下方向上，以被盖板5与底板6夹持的方式被按压并压力接触，因此由于破裂而向半导体装置101的上下方向喷出热风等的破裂的影响不会波及到半导体装置101的外方。
在压接型的半导体装置101中，不使用键合线等而能够将半导体装置101内的各要素之间进行电连接，在这样的情况下，半导体装置101在电连接中不使用键合线，从而不存在会发生热疲劳的线接合部，因此得到提高半导体装置的耐热性这样的效果。然而，也可以像例如封装类型那样的其它形态的半导体装置那样使用键合线等将半导体装置内的各要素之间进行电连接。
另外，外侧框架2由于是利用加强构件4来约束外壁3的变形从而耐受由半导体芯片11的熔融引起的半导体装置101内部的压力上升的构造，因此无需以防止外壁3单体破裂的方式设计厚度等的尺寸，即便按照仅凭外壁3单体会发生变形而导致破裂那样的厚度来设计外壁3，通过利用加强构件4来约束外壁3的变形，也不会使外侧框架2破裂。通过这样的效果，能够在确保耐冲击性能的状态下实现外侧框架2的小型化，提高系统整体的设计的自由度。
另外，适应外侧框架2的半导体装置101的大小以及形状不被限定。换言之，由于外壁3以及加强构件4的高加工性，外壁3的厚度以及加强构件4的长度没有限制，因此根据构成半导体装置101的半导体芯片11的数量以及对半导体装置101施加的电压的大小不能判断能否适应外侧框架2。能够设计与半导体装置101具有的熔融时的能量以及半导体装置101的大小相应的尺寸的外壁3以及加强构件4。
半导体装置101的外周被由针对短时间的冲击的耐冲击性高的高分子材料构成的外壁3所包围。另外，关于构成外壁的材料，优选为针对短时间的冲击的耐冲击性优于高分子材料的超高分子量聚乙烯树脂。此处，超高分子量表示分子量为100万以上的分子量。
而且，通过利用由具有高断裂强度的高分子材料构成的加强构件4来包围该外壁3，构成外侧框架2。作为加强构件4所使用的具有高断裂强度的高分子材料，例如列举聚酰胺、改性聚苯醚。然而，构成加强构件4的材料优选为断裂强度优于高分子材料的超高分子量聚乙烯纤维。
这样，通过利用外侧框架2来包围内侧框架7的外周，提高耐冲击性能。超高分子量聚乙烯树脂是吸水率非常低而不吸收水的材料。因此，水分不会进入半导体装置内，能够防止由半导体装置101的吸水引起的劣化。另外，超高分子量聚乙烯树脂的耐磨损性优良，因此通过在外壁3的材料中应用超高分子量聚乙烯树脂，能够期待半导体装置101的长寿命化以及高可靠性化。
另外，半导体装置101的要素由各种材料构成，因此由于动作而发生热那样的半导体装置101因各材料的热膨胀差而发生反复应力(repeated stress)。由于加强构件4所使用的超高分子量聚乙烯纤维的耐疲劳性优良，因此即便发生上述反复应力，也能够确保高断裂强度，能够期待半导体装置101的长寿命化。
特别是，在上述实施方式中例示的外壁3所使用的超高分子量聚乙烯树脂以及加强构件4所使用的超高分子量聚乙烯纤维这样的高分子材料与作为无机物的烧结体的陶瓷以及金属相比具有分量轻这样的特征，因此不仅能够实现半导体装置的小型化而且能够进行轻量化设计。另外，超高分子量聚乙烯纤维是耐疲劳性高的材料，因此在半导体装置的使用环境中即便反复发生半导体装置内的温度上升以及压力的上升，也不会容易地断裂，能够期待提高半导体装置的可靠性。上述列举的外壁3所使用的超高分子量聚乙烯树脂被用于推土机的刮板、大型枪弹的防弹板，加强构件4所使用的超高分子量聚乙烯纤维是作为游艇的绳索、枪鱼等超大型鱼用钓鱼线而适用的纤维，分别是用于得到本申请的效果而适合的材料。
内侧框架7由上述例示的热硬化性树脂以及热可塑性树脂等具有电绝缘性的材料构成，内侧框架7的材料以及形状并非是特定的，根据实施方式，考虑也可以是不具有内侧框架7的半导体装置。然而，通过使用内侧框架7能够使各半导体芯片11各自分离，能够更有效地防止由半导体芯片11的破坏熔融引起的破裂的影响波及到半导体装置101的外部。
盖板5以及底板6由导电性的物质构成，关于盖板5以及底板6的材料，作为例子而列举钼。这些板从上下以均匀的压力接触半导体芯片11，半导体芯片11、盖板5以及底板6电连接。
作为密封材料16，使用气体绝缘材料或者固体绝缘材料。在将气体密封材料用作密封材料16的情况下，将惰性气体填充到半导体装置内并进行气密密封，所以防止各电极板等的腐蚀，能够期待半导体装置101的长寿命化。另外，作为密封材料16，通过填充硅凝胶那样的固体密封材料，膨胀的空气变得难以存在于半导体芯片11的周围，因此耐冲击性进一步提高。
为了抑制外壁3的变形量，推荐的是在外壁3与加强构件4之间没有间隙。为此，设想涂覆粘接剂并将加强构件4粘接到外壁3。然而，对外壁安装加强构件的方法是任意的，只要能够以在外壁3与加强构件4之间不产生缝隙的方式安装即可。
如以上那样，根据本实施方式1所涉及的半导体装置101，具备将半导体芯片11的外周围住的内侧框架7以及将内侧框架7的外周围住的外侧框架2，用将内侧框架7的外周围住的外壁3和缠绕于外壁3的外周的纤维状的加强构件4来构成外侧框架2，因此抑制由高电压和大电流引起的破坏，不仅能够实现系统整体的可靠性的提高，而且能够实现半导体装置的小型化。
另外，能够任意地设计外侧框架2的形状，因此关于将本申请的半导体装置包含于结构的一部分的系统整体的设计，能够将冷却装置以及电源这样的在损坏时会对系统整体的动作造成影响那样的装置、部件以及电路等配置于半导体装置的附近，系统整体的设计的自由度进一步提高。
实施方式2.
在实施方式1中说明了设置有横截面为矩形的外侧框架2的情况，但在实施方式2中说明设置有横截面为圆形的外侧框架的情况。
图7是示出实施方式2所涉及的半导体装置102的结构的横截面图。如图7所示，在半导体装置102中，以圆筒形而设置有外侧框架2。外侧框架2由包围内侧框架7的圆筒形的外壁3和缠绕于圆筒形的外壁3的纤维状的加强构件4构成。形成外壁3的材料是例如超高分子量聚乙烯树脂那样的成型性良好的高分子材料，因此能够形成任意的形状。关于实施方式2的半导体装置102的其它结构，与实施方式1的半导体装置101相同，对于对应的部分附加相同符号而省略其说明。
如以上那样，根据本实施方式2所涉及的半导体装置102，以圆筒形来设置外侧框架2，因此能够实现耐冲击性以及断裂强度的提高。
实施方式3.
在实施方式1以及实施方式2中说明了外壁3的厚度均匀的情况，但在实施方式2中说明使外壁3的特定的部位变厚的情况。
图8是示出实施方式3所涉及的半导体装置103的结构的横截面图。如图8所示，在半导体装置103的外侧框架2中，以矩形来设置外壁3的外侧的形状，并以圆形来设置内侧的形状。由此，成为使外壁3的角部的厚度变厚的结构。关于实施方式3的半导体装置103的其它结构，与实施方式1的半导体装置101相同，对于对应的部分附加相同符号而省略其说明。
在外壁3的外周与内周同样地形成多边形时，破裂时的冲击波以及反射波会集中到角部，有可能以角部为起点而造成断裂。另外，在外壁3的外周和内周同样地形成圆形时，冲击波和反射波会均等地反射，因此外壁的断裂强度会提高，但是通过使半导体装置形成圆柱，会增加不必要的空间。
因此，通过如上所述使角部的厚度变厚的结构，能够设计成如下：即便在外壁3的多边形的角部处由于因半导体芯片11的熔融引起的半导体装置103的内部压力而发生应力集中，外侧框架2也不会破裂。这样，基于外侧框架2的形状，容易设计能够得到对于耐冲击性以及设计有用的效果的半导体装置。
如以上那样，根据本实施方式3所涉及的半导体装置103，以多边形来设置外壁3的外侧的形状，以圆形来设置内侧的形状，因此即便在外侧框架的外形为多边形的情况下，也能够防止由角部的应力集中引起的破损，能够实现耐冲击性的提高。
实施方式4.
在实施方式1至实施方式3中说明了沿着外壁3的外表面而缠绕加强构件4的情况，但在实施方式4中说明沿着设置于外壁3的沟槽而缠绕加强构件的情况。
图9是示出实施方式4所涉及的半导体装置104的外壁3的结构的侧面图。如图9所示，在半导体装置104的外侧框架2中，在外壁3的外表面形成有使加强构件4嵌合的沟槽17。通过将加强构件4以嵌合到所形成的沟槽17的方式进行缠绕，从而相比于向未形成有沟槽的外壁3缠绕加强构件4，加强构件4被牢固地固定于外壁3。关于实施方式4的半导体装置104的其它结构，与实施方式1的半导体装置101相同，对于对应的部分附加相同符号而省略其说明。
由于因半导体芯片11的熔融引起的半导体装置103的内部压力的上升，半导体装置104的外壁3以局部地发生鼓起的方式变形。压力的上升集中到如上所述的局部性的鼓起，从而外壁3以上述鼓起为起点而导致断裂。
然而，通过如上所述将加强构件以嵌合到外壁3的沟槽17的方式进行缠绕，加强构件4被牢固地固定于外壁3，因此能够防止发生外壁的局部性的鼓起而压力集中且外壁破裂，针对半导体装置的破裂的耐久力提高。这样的包围半导体装置的外侧框架除了能够利用于需要小型化的半导体装置以外，还能够作为用于耐受压力的上升的构造来利用。
如以上那样，根据本实施方式4所涉及的半导体装置104，在外壁3处设置嵌合加强构件4来缠绕的沟槽17，因此将加强构件牢固地固定于外壁3，从而能够防止外壁的破裂，能够实现耐久力的提高。
实施方式5.
在实施方式1至实施方式4中说明了压力接触型的半导体装置的情况，在实施方式5中说明使用键合线等进行了电连接的半导体装置的情况。
图10是示出实施方式4所涉及的半导体装置105的结构的纵截面图。如图10所示，半导体装置105设置有不仅围住侧面而且还围住表面的作为第二框架的外侧框架2。在半导体装置105的背面设置有底板6，在底板6上通过焊料23而接合有金属板22。而且，在金属板22上接合有绝缘层21，构成绝缘基板24。在绝缘基板24上，通过焊料23而接合有金属板22，在金属板22上层叠有半导体芯片11。金属板22和半导体芯片11通过键合线25而连接于金属板22和端子27，该端子27通过将端子27的一端配置于由外壁3和加强构件4形成的外侧框架2的外部，从而能够从半导体装置外部进行布线。
而且，该半导体芯片11的横向的外周被由环氧树脂、聚酰亚胺树脂等热硬化性树脂、PPS、PET、PBT等热可塑性树脂构成的作为第一框架的壳体20围住，壳体20的外周被由外壁3和加强构件4构成的外侧框架2围住。另外，在半导体芯片11的上方向上配置有作为第一框架的盖19，盖19被由外壁3和加强构件4构成的外侧框架2围住。
在壳体20的内部，为了提高绝缘性而封入有密封材料16或者填充有密封材料16，密封材料16的材料以及填充度是任意的。此外，关于作为粘接剂的焊料23，也可以为了能够实现半导体装置105的高温动作，而用熔融温度为更高温的烧结银或者液相扩散材料来代替。
这样，在本申请中，不仅是实施方式1中的压力接触型的半导体装置，而且即便是使用键合线等进行了电连接的半导体装置，也通过具备由外壁3和加强构件4构成的外侧框架2，能够防止由半导体芯片11的熔融引起的内部部件的破损的影响波及到半导体装置的外方。换言之，关于外侧框架2，并非根据半导体装置的形状来决定能否适用，半导体装置可以是任意的形状。
如以上那样，根据本实施方式5所涉及的半导体装置105，不仅是压力接触型的半导体装置，而且即便是使用键合线等进行了电连接的半导体装置，也使得具备由外壁3和加强构件4构成的外侧框架2，因此防止构成半导体装置的部件的碎片向半导体装置外部飞散，不仅能够实现系统整体的可靠性的提高，而且能够实现半导体装置的小型化。
此外，在上述实施方式中，说明了作为伴随着由半导体芯片11的熔融引起的半导体装置内部的压力的上升而部件破裂时的耐冲击构造来利用的情况，但显而易见即便是部件不破裂的情况，也能够作为能够耐受半导体装置内部的压力上升的构造来利用。
在本申请中记载了各种例示性的实施方式以及实施例，但是一个或者多个实施方式所记载的各种特征、形态以及功能并不限于特定的实施方式的应用，能够单独地或者以各种组合而应用于实施方式。因此，在本申请说明书所公开的技术的范围内设想未例示的无数的变形例。例如，包括将至少一个构成要素进行变形的情况、追加的情况或者省略的情况，还包括抽出至少一个构成要素并与其它实施方式的构成要素进行组合的情况。

Claims (10)

1.一种半导体装置，其特征在于，具备：
第一框架，围住半导体芯片的外周；以及
第二框架，围住所述第一框架的外周，
所述第二框架包括：外壁，围住所述第一框架的外周；以及纤维状的加强构件，缠绕于所述外壁的外周。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片被盖板和底板按压而与所述半导体芯片的表面电极以及背面电极接触并电连接。
3.根据权利要求1或者2所述的半导体装置，其特征在于，
所述外壁由具有比所述第一框架高的耐冲击性以及冲击吸收性的材料构成。
4.根据权利要求1至3中的任意一项所述的半导体装置，其特征在于，
所述加强构件由具有比所述外壁高的断裂强度的材料构成。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
所述外壁以及所述加强构件由高分子材料构成。
6.根据权利要求5所述的半导体装置，其特征在于，
所述外壁由超高分子量聚乙烯树脂构成。
7.根据权利要求5所述的半导体装置，其特征在于，
所述加强构件由超高分子量聚乙烯纤维构成。
8.根据权利要求1至7中的任意一项所述的半导体装置，其特征在于，
所述外壁设置有将所述加强构件进行嵌合来缠绕的沟槽。
9.根据权利要求1至8中的任意一项所述的半导体装置，其特征在于，
以圆筒形来设置所述第二框架。
10.根据权利要求1至9中的任意一项所述的半导体装置，其特征在于，
以多边形来设置所述外壁的外侧的形状，以圆形来设置所述外壁的内侧的形状。
CN201980088933.1A 2019-02-01 2019-02-01 半导体装置 Active CN113330556B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/003641 WO2020157960A1 (ja) 2019-02-01 2019-02-01 半導体装置

Publications (2)

Publication Number Publication Date
CN113330556A true CN113330556A (zh) 2021-08-31
CN113330556B CN113330556B (zh) 2024-07-30

Family

ID=67982918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980088933.1A Active CN113330556B (zh) 2019-02-01 2019-02-01 半导体装置

Country Status (5)

Country Link
US (1) US11972991B2 (zh)
JP (1) JP6576609B1 (zh)
CN (1) CN113330556B (zh)
DE (1) DE112019006791T5 (zh)
WO (1) WO2020157960A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444529B2 (ja) 2021-05-17 2024-03-06 東芝三菱電機産業システム株式会社 電力変換装置
DE112022005202T5 (de) 2022-04-06 2024-08-14 Mitsubishi Electric Corporation Stromrichter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246728A (zh) * 1998-08-29 2000-03-08 亚瑞亚·勃朗勃威力有限公司 对半导体模块的爆炸保护
CN101998787A (zh) * 2009-08-18 2011-03-30 巴特克有限责任公司 电气装置的外壳
WO2015178393A1 (ja) * 2014-05-23 2015-11-26 住友ベークライト株式会社 金属箔張基板、回路基板および電子部品搭載基板
JP2016082105A (ja) * 2014-10-17 2016-05-16 株式会社東芝 半導体装置
JP2016157819A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及び半導体モジュール
JP2017084850A (ja) * 2015-10-22 2017-05-18 日本発條株式会社 電力用半導体装置
CN106981460A (zh) * 2016-01-19 2017-07-25 株式会社东芝 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH601917A5 (zh) * 1976-10-27 1978-07-14 Bbc Brown Boveri & Cie
CH630490A5 (de) * 1978-06-30 1982-06-15 Bbc Brown Boveri & Cie Gehaeuse fuer ein halbleiter-hochleistungsbauelement.
JP3135432B2 (ja) 1993-09-10 2001-02-13 株式会社東芝 絶縁バンドを用いた平形半導体素子用スタック
JP2014130875A (ja) 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6688198B2 (ja) 2016-09-27 2020-04-28 日本発條株式会社 圧接ユニットおよび電力用半導体装置
JP6260734B1 (ja) * 2017-03-30 2018-01-17 東洋インキＳｃホールディングス株式会社 電子部品保護シート

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1246728A (zh) * 1998-08-29 2000-03-08 亚瑞亚·勃朗勃威力有限公司 对半导体模块的爆炸保护
CN101998787A (zh) * 2009-08-18 2011-03-30 巴特克有限责任公司 电气装置的外壳
WO2015178393A1 (ja) * 2014-05-23 2015-11-26 住友ベークライト株式会社 金属箔張基板、回路基板および電子部品搭載基板
JP2016082105A (ja) * 2014-10-17 2016-05-16 株式会社東芝 半導体装置
JP2016157819A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及び半導体モジュール
JP2017084850A (ja) * 2015-10-22 2017-05-18 日本発條株式会社 電力用半導体装置
CN106981460A (zh) * 2016-01-19 2017-07-25 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JPWO2020157960A1 (ja) 2021-02-18
WO2020157960A1 (ja) 2020-08-06
JP6576609B1 (ja) 2019-09-18
CN113330556B (zh) 2024-07-30
US11972991B2 (en) 2024-04-30
DE112019006791T5 (de) 2022-01-13
US20220084899A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US9559027B2 (en) Semiconductor device and semiconductor module
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP4884830B2 (ja) 半導体装置
US10861833B2 (en) Semiconductor device
CN113330556B (zh) 半导体装置
US9818705B1 (en) Semiconductor device
JP2007012831A (ja) パワー半導体装置
US20160300778A1 (en) Semiconductor device
JP7087099B2 (ja) 半導体パッケージ
US9024430B2 (en) Semiconductor device
JP2007201247A (ja) 高耐圧半導体装置
JP6248803B2 (ja) パワー半導体モジュール
CN106981460B (zh) 半导体装置
JP6860453B2 (ja) パワー半導体モジュール
WO2017201656A1 (en) Transient voltage suppression device with thermal cutoff
US20170338193A1 (en) Power semiconductor module with short-circuit failure mode
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
US20240105645A1 (en) Semiconductor device
JP6743439B2 (ja) 半導体装置および半導体装置の製造方法
JP6891075B2 (ja) パワー半導体モジュール
US20150206811A1 (en) Semiconductor device
US8183681B2 (en) Semiconductor device
JP2019004023A (ja) 半導体ユニット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant