JP6558495B2 - マルチレベルマイクロメカニカル構造 - Google Patents

マルチレベルマイクロメカニカル構造 Download PDF

Info

Publication number
JP6558495B2
JP6558495B2 JP2018511536A JP2018511536A JP6558495B2 JP 6558495 B2 JP6558495 B2 JP 6558495B2 JP 2018511536 A JP2018511536 A JP 2018511536A JP 2018511536 A JP2018511536 A JP 2018511536A JP 6558495 B2 JP6558495 B2 JP 6558495B2
Authority
JP
Japan
Prior art keywords
rotor
recessed
stator
device wafer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018511536A
Other languages
English (en)
Other versions
JP2018515353A (ja
Inventor
イーホラ・アンッティ
トーケリ・アルッティ
リュトゥコネン・ヴィッレ−ペッカ
リウック・マッティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FI20155352A external-priority patent/FI126508B/en
Priority claimed from FI20155843A external-priority patent/FI126516B/en
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2018515353A publication Critical patent/JP2018515353A/ja
Application granted granted Critical
Publication of JP6558495B2 publication Critical patent/JP6558495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021Transducers for transforming electrical into mechanical energy or vice versa
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0094Constitution or structural means for improving or controlling physical properties not provided for in B81B3/0067 - B81B3/0091
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00357Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0235Accelerometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0242Gyroscopes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0136Comb structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0112Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

本発明は、マイクロメカニカルデバイスに関し、より詳細には、独立請求項1の前文で規定されている均質なデバイスウェハ材料のみを含むマイクロメカニカルデバイス層に関する。
微小電気機械システム(MEMS)デバイスは、集積電子回路の制御下にある可動要素を有し、マイクロセンサおよびマイクロアクチュエータなどのいくつかの機械デバイスが内部に作り込まれている小さなシリコンチップ上のマイクロ回路を含む。これらのマイクロセンサおよびマイクロアクチュエータは、マイクロエレクトロメカニカル(MEMS)デバイスの機能要素を構成する。MEMSデバイスの物理的寸法は、1マイクロメートル未満から数ミリメートルまで様々であり得る。
MEMSデバイスは、測定された機械信号を電気信号に変換する。MEMSセンサは、機械的現象を測定し、次いで、関連する電子回路が、センサ素子から得られた情報を処理し、何らかの意思決定能力を介して、例えば、移動、位置決め、または調整によって何らかの所望の結果または目的のために環境を制御することによって応答するように、アクチュエータに指示する。したがって、MEMSデバイスは、特定の機能を実行するための駆動要素と検出要素の両方を備えることができる。
MEMS技術を用いて製造されるシステムの例は、圧力センサ、移動物体の加速度を測定するための加速器、マイクロミラーなどの微小位置決め装置、光スイッチまたはスキャナ、および回転する物体の角速度を測定するためのジャイロスコープである。
MEMSデバイスは、容量性であるか、またはピエゾ変換を利用することができる。
容量性MEMSデバイスの重要な要素は、2つの電極の間に形成された可変キャパシタである。これらは、固定電極と、懸架されたプルーフマスに取り付けられた可動電極とを含み得る。代替的に、デバイスは、2つの可動電極を備えてもよい。慣性質量、および、それに取り付けられた可動電極は、角速度がジャイロスコープに印加され、この速度を測定するために使用されるとき、加速器内の加速または慣性質量に加えられるコリオリの力に応じて偏向する。偏向の量は、偏向に起因する2つの電極間の間隙の変化からの静電容量の変化から感知することができる。静電容量の変化は、固定電極と可動電極との間の重なり領域の変化によっても生じ得る。垂直移動の場合、作動および感知は、典型的には、一方のコーム対が基板に固定されており、他方のコーム対がばね構造を介してZ方向に移動可能なコーム設計によって実現される。さらに、固定コームおよび可動コームが垂直方向にオフセットされている場合、様々な設計および測定構成によって直線的に移動方向を測定することができる。
加速度計は加速度センサである。ばねによって懸架された慣性質量は、慣性質量がその初期位置から偏向されるようにする加速力によって作用される。この偏向は電気信号に変換され、この電気信号はセンサ出力に現れる。
加速度計は慣性質量を備え、その一方の側面はキャリアに固定され、他方の側面は懸架される。加速度計は、加速効果の下で膜の動きを検出するための手段をさらに含む。これは加速力を感知するセンサを構成する。
慣性センサは加速度計の一種であり、表面マイクロマシニングを利用する主な市販製品の1つである。
物が軸の周りを回転するとき、それらは角速度を有する。ジャイロスコープまたはジャイロは、回転運動を測定または維持するデバイスである。MEMSデバイスでは、通常、振動がジャイロスコープの主運動として使用される。角速度の振動センサ、例えばジャイロスコープにおいては、特定の既知の主運動が誘導され、センサ内に維持される。質量が主運動と呼ばれる一方向に振動しており、回転角速度が加えられると、質量はコリオリの力の結果として直交方向の力を受ける。コリオリの力によって引き起こされる結果的な物理的変位は、その後、例えば容量性、圧電性またはピエゾ抵抗性の感知構造から読み取ることができる。
ジャイロスコープを実装するためにMEMS技術が使用される場合、これらは基板の上に懸架された慣性構造と、懸架された慣性構造の動きを感知し、感知された動きに起因する電気信号を外部コンピュータに伝達する関連電子回路を有する。コンピュータは、測定されている特性を計算するために感知されたデータを処理する。
振動ジャイロスコープのための構造は、例えば、半導体ウェハをエッチングして、測定の基準として使用されるプルーフマスを形成することによって形成される。プルーフマスは、弾性ビームなどのばねシステムによって基板に対して懸架されている。同じ基板上にあり得る電子駆動回路が、プルーフマスを駆動方向に振動させる駆動電極に交流駆動電流を印加する。電気駆動機構は、駆動軸に沿ってプルーフマスを振動させ、電極は、駆動軸に垂直な感知軸に沿ってプルーフマスの運動を検出するために、プルーフマスと共に静電容量を構築する。3軸MEMSジャイロスコープは、相互に直交する3つの軸を中心とした回転を測定することができ、一方、1軸および2軸ジャイロは、これらの軸のうちの1つまたは2つを中心とした回転を測定する。
コーム構造が、検出および/または駆動目的でセンサデバイスに利用され得る。コーム構造は、種々の目的のためのマイクロメカニカルデバイスにおいて、コームドライバとしても知られているアクチュエータとして使用することもできる。コーム構造は、典型的には、少なくとも1つのステータ、換言すれば、非可動部分と、ロータ、換言すれば、可動部分とを含む。典型的には、コーム構造のステータ(複数可)およびロータ(複数可)は、形状、長さおよび幅を変化させ得る、構造の長手方向の延長部として説明することができる2つ以上のいわゆるコームフィンガを含む。このようなフィンガをコーム構造に含める理由は、相互に影響を及ぼす電極の表面積を増大させるためであり、例えば電極間の力をより大きくすることができる。コーム構造に印加される電圧差が、当業者に知られているようなマイクロミラー、光スイッチ、光導波路、スキャナ、レーザプリンタ、波長選択スイッチ、回折格子などのマイクロモータおよび微小位置決めデバイスを駆動することができる。
ダイという用語は、半導体材料の1つの小さなブロックを指し、その上に所与の機能回路、すなわちチップが製造される。マイクロ電子デバイスの製造において、各個々のダイは集積回路の1つを含む。製造中、数千個までの回路を持つウェハが、各々がダイと呼ばれる矩形片に切断される。集積回路は、単一ウェハ上の大きなバッチで製造される。
エッチングは非常に重要なプロセスモジュールであり、すべてのウェハは完成する前に多くのエッチングステップを経る。多くのエッチングステップでは、エッチングに耐える「マスキング」材料によってウェハの一部がエッチング液から保護される。マスキング材料は、例えば、フォトリソグラフィを用いてパターニングされたフォトレジストである。パターニングは、ウェハのいずれの部分をエッチングすべきかを示す。
異方性エッチングでは、エッチング速度は水平方向と垂直方向とで異なる。
米国特許出願公開第2006/0284514号明細書は、垂直コーム電極構造を有するアクチュエータを提示している。このアクチュエータは、固定コーム電極内に絶縁層があるようにする、両面エッチングプロセスにおいて製造される。
米国特許第7088030号明細書は、形成されたコーム構造が垂直周辺壁に形成された側方強化構造を有するHARM構造を提示している。
この従来技術に関する問題点は、コーム構造が均質な材料で形成されていないとき、コーム電極の正確度が最適でないことである。異なる材料は異なる電子親和力を有するが、不均質な材料は静電差異を有し、材料によって引き起こされるコームフィンガ間の任意の望ましくない電位差を補償するために、コーム構造に対して何らかの電子バイアス装置が必要とされる。 同様の問題は、たとえコーム構造内のダイ材料の異なる部位または部分が異なる処理方法で処理されて、残りの電極が異なるまたは様々な表面構造を有するようにしたとしても生じる。
欧州特許出願公開第1798195号明細書は、2つの電極が2つの異なる基板から製造された櫛型電極構造を提示している。2つの基板は同じ材料であり、同様のプロセスで処理され得るが、2つの別々に生成されたダイ層を組み合わせることによって、電極の設計において考慮されなければならない、2つの層の位置合わせによる問題を常に引き起こす。必要とされる許容値は高く、かさばる設計およびダイ面積の非効率な使用につながる。層の配置において生じる任意の不整合が、コーム電極の正確度を低下させる。
米国特許出願公開第2006/0284514号明細書 米国特許第7088030号明細書 欧州特許出願公開第1798195号明細書
本発明の目的は、従来技術の欠点を克服するための方法および装置を提供することである。
本発明の目的は、請求項1の特徴部分に記載の装置によって達成される。
本発明の好ましい実施形態が、従属請求項に開示されている。
本発明は、デバイスウェハの単一層上に自己整合されている重要な構造を生成するという着想に基づく。重要なパターンは、単一の均質な材料層を通じて、1回のディープシリコンエッチングプロセスでデバイスウェハに転写される。このようにして、均質な材料を有するデバイス層構造を生成することができ、デバイス層の材料間の静電差異に起因する電気的バイアスの一切の必要性が避けられ、生成された構造の垂直面さえも均質であり、したがって様々な表面構造に起因する表面上の一切の望ましくない電気的現象が避けられる。重要な構造を生成するために単一のマスクを使用することにより、側方寸法の生成において非常に高い正確度が有効になる。すべての側方寸法が単一のマスクによって画定されるため、複数のマスクの不整合に起因する垂直運動構造間の、製造プロセスにおける水平方向変位は生じない。側方正確度は、リソグラフィマスキングおよびエッチングプロセスの正確度によってのみ制限される。検出コーム構造の正確な寸法は、極めて精密で効率的な容量性検出を有効にする。小型で高密度のコーム構造を高い正確度で生成することができる。
構造が均質な材料で作られることを有効にする方法を用いることにより、特定の用途に材料を最適化することができる。均質な材料とは、本明細書においては材料の組成または構造が材料のボリューム内で変化しないことを意味するが、均質な材料は単一の化学元素のみを含む必要はなく、化合物または複数の成分から成る混合物を含んでもよい。デバイス層材料が均質である場合、その特性は、最高の性能のために必要とされる要件を満たすために、予め設計し、用途を特定して調整することができる。典型的なウェハ材料はシリコンをベースにするが、さらにはシリコンウェハが追加の材料を含んでもよい。例えば、酸素または炭素などのダイ材料におけるドーピングレベル、成長方法、結晶配向および成分含有比率を詳細に選択することができる。少量の不純物がボリューム内またはデバイス層材料の表面に見られることがあっても、デバイス層は均質であると考えられるべきであることを理解されたい。
重要な構造の正確度は、この方法によって、平坦な表面上に重要な構造のパターンを生成することによって改善され、その結果、最良の正確度のパターニング材料および方法が利用され得る。
この方法は、マイクロメカニカルセンサデバイスの慣性または可動部分ならびにマイクロメカニカルアクチュエータ構造の可動部分に等しく適用される。以下の説明では、可動または変形可能なマイクロメカニカルデバイスの任意のそのような部分、要素または構造に対して、可動部分または可動要素という共通の用語を交換可能に使用する。典型的には、これらの要素はマイクロメカニカルデバイスのデバイス層の一部である。
用語「面」は、デバイスウェハの面を指すことができる。デバイスウェハは、最初は、その上で処理ステップが実行され得る平坦な表面を各々が形成する2つの面を有する、単一の均質な材料から成る相対的に薄く本質的に平坦なウェハである。表面という用語は、デバイスウェハまたはデバイス層の面の最上層または最上面を指す。デバイスウェハの少なくとも1つの表面は、デバイスウェハが、例えば、デバイスウェハの面から材料を除去するために研削または研磨されるとき、製造プロセス中にデバイスウェハの元の表面から変化してもよい。デバイス層の表面は、最終化されたデバイス層の2つの上面を指す。デバイス層は、デバイスウェハと同様に2つの面を有すると考えることができる。陥凹構造とは、デバイス層のそれぞれの表面の下に陥凹した面を有する構造を指す。陥凹構造は、デバイス層の1つまたは2つの表面から陥凹していてもよい。
この方法の実施形態は、さらに、z軸方向の差動感知を用いて非常に正確な完全線形検出を可能にする多層コーム構造を生成することを有効にする。従来の1層または2層のコーム構造と比較して、多層(例えば3層)のコーム構造を導入することにより、完全に線形の検出が可能なコーム構造に必要な面積が大幅に低減される。
第1の態様によれば、均質なデバイスウェハ材料のみを含むデバイス層を備えるマイクロメカニカルデバイスであって、デバイス層が少なくとも1つのロータと少なくとも2つのステータとを有するマルチレベルコーム構造を備えることを特徴とする、マイクロメカニカルデバイスが提供される。
第2の態様によれば、ロータおよび少なくとも2つのステータの少なくとも一部は、デバイス層の第1の表面から少なくとも2つの異なる陥凹深さまで少なくとも部分的に陥凹しており、ロータおよび少なくとも2つのステータの少なくとも一部は、デバイス層の第2の表面から少なくとも2つの異なる陥凹深さまで少なくとも部分的に陥凹している。
第3の態様によれば、ロータおよび少なくとも2つのステータとは、第1のステータとロータとによって形成される第1の電極対の出力値の変化が、第2のステータとロータとによって形成される第2の電極対の出力値の変化と反対である、二重線形応答関数を有するコーム構造を備える。
第4の態様によれば、第1のステータとロータとによって形成される第1の電極対、および、第2のステータとロータとによって形成される第2の電極対の直線的に変化する応答関数の領域は、それぞれの電極対のそれぞれのステータおよびロータの相対厚さによって、ならびに、平衡位置における各それぞれの電極対におけるステータとロータとの間の垂直重なりの量によって規定され、電極対の相対厚さおよび垂直方向の重なりは、デバイス層の第1の表面および/または第2の表面からの構造の陥凹の量によって規定される。
第5の態様によれば、ステータおよびロータの少なくとも1つは、少なくとも1つのステータのコームフィンガの垂直厚さよりも小さく、ロータのコームフィンガの垂直厚さよりも小さい量にわたって垂直寸法における平衡位置において重なっている。
第6の態様によれば、ロータの中央部分は、ロータの少なくとも1つのフィンガがデバイス層の少なくとも1つの表面の下に陥凹しているよりも少ない量だけ、デバイス層の少なくとも1つの表面の下に陥凹している。
第7の態様によれば、ロータの中央部分は、ロータの少なくとも1つのフィンガがデバイス層の少なくとも1つの表面の下に陥凹しているよりも多い量だけ、デバイス層の少なくとも1つの表面の下に陥凹している。
以下において、添付の図面を参照しながら、好ましい実施形態に関連して、本発明をより詳細に説明する。
第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の典型的な製造プロセスのさらなるステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのさらなるステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのさらなるステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのさらなるステップを示す図である。 第1の代替的な実施形態の第2の典型的な製造プロセスのさらなるステップを示す図である。 片側だけに陥凹しているコーム電極の変位の例を示す図である。 片側だけに陥凹しているコーム電極の変位の例を示す図である。 片側だけに陥凹しているコーム電極の変位の例を示す図である。 センサデバイスの部分的に線形の応答関数を示す図である。 二重陥凹コームによる完全に線形のz変位測定の例を示す図である。 二重陥凹コームによる完全に線形のz変位測定の例を示す図である。 二重陥凹コームによる完全に線形のz変位測定の例を示す図である。 センサデバイスの完全に線形の応答関数を示す図である。 3レベル(マルチレベル)コーム構造の例を示す図である。 差動検出を可能にするマルチレベルコームでの完全線形変位測定の例を示す図である。 差動検出を可能にするマルチレベルコームでの完全線形変位測定の例を示す図である。 差動検出を可能にするマルチレベルコームでの完全線形変位測定の例を示す図である。 差動検出を有するマルチレベルコーム構造の完全線形応答関数の線形性を示す図である。 マルチレベルコーム構造の典型的な変形例を示す図である。 マルチレベルコーム構造の典型的な変形例を示す図である。 マルチレベルコーム構造の典型的な変形例を示す図である。 マルチレベルコーム構造の典型的な変形例を示す図である。 マルチレベルコーム構造の典型的な変形例を示す図である。 マルチレベルコーム構造の典型的な変形例を示す図である。
「デバイスウェハ」は、MEMSデバイスの可動部分を生成するために使用されるシリコンウェハなどの均質な半導体材料ウェハを指す。
「デバイス層」は、MEMSデバイスの最終的な機能層を形成するデバイスウェハの一部を指す。エッチングプロセスを使用して製造されたデバイス層は、典型的には、その初期厚さにおけるデバイスウェハよりも薄く、少なくとも、MEMSデバイスの可動部品および支持構造を含む。デバイス層は、デバイス層の厚さ全体に延在する非可動部分と、デバイス層のいずれかの表面の下に陥凹し得、したがって、デバイス層の厚さよりも薄い厚さを有する可動部分とを含む。デバイス層の1つまたは複数の部分は、例えば、デバイス層の少なくとも1つの面上に、その陥凹した底部領域内が基本的に平面になっている、少なくとも1つの浅いベイスンを形成することによって、意図的により薄くすることができ、浅いベイスンはデバイス層の可動部分と比較して相対的に大きい。このような場合、大きくて浅い陥凹は例えばフォトリソグラフィパターニングの正確度に大きな影響を及ぼさないため、浅いベイスンの平面は、デバイス層の(平)面の一部と考えることができる。
「ハンドルウェハ」は、その上にデバイス層が取り付けられて支持される剛性下層として使用されるシリコンウェハなどの半導体材料ウェハを指す。ハンドルウェハは、二酸化ケイ素層のような保護層で覆われてもよい。ハンドルウェハは、例えば、デバイス層可動構造が動くための空間を許容するための陥凹した領域を含むように処理することができる。
デバイスウェハまたはハンドルウェハなどのウェハは、その半導体層内にマイクロメカニカルデバイスの構造部分を画定するためにパターニングおよびエッチングされる。エッチングがデバイスウェハの特定の領域およびエッチングが望ましくないマスキングブロック領域のみに影響を及ぼすように、エッチングのためのマスキングが必要である。マスキングは、堆積マスキング材料をパターニングすることによって、またはパターニングされたマスキング材料をウェハ上に堆積させることによって実行され得る。
堆積マスキング材料をパターニングするために、例えば、既知のフォトリソグラフィプロセス(光リソグラフィとしても知られている)を使用することができる。フォトリソグラフィは、例えばウェハ上に微細加工された構造の形状を規定するために、ウェハの表面に特定のパターンを生成するために、フォトレジスト材料をマスクとして使用することを含む。
フォトレジストは、所望のパターンの形状の光エネルギーに曝露することによって特定のパターンに加工することができる感光性材料である。フォトレジストのパターニングは、フォトレジスト材料を紫外線(UV)光に曝露することによって行うことができる。フォトレジストがパターニングされると、ウェハは特定の領域でのみフォトレジストによって被覆され、一方で、ウェハの残りの部分は被覆されない。フォトリソグラフィは、パターンを非常に迅速にウェハ表面に転写することができるため、有用である。直接書き込み方法も使用することができるが、フォトリソグラフィよりも遅い。
マスク除去またはマスク剥離が、使用されるマスキング材料に適した任意の方法で実施される。フォトレジストの場合、フォトレジスト材料を、基板ウェハにもはや付着しないように化学的に変化させる液体「レジスト剥離剤」を使用することができる。代替的に、マスク材料を酸化する酸素を含むプラズマによってフォトレジストマスクを除去してもよい。このプロセスはプラズマアッシングと呼ばれ、ドライエッチングに似ている。
図1a〜図1hは、デバイスウェハ(100)の第1の面上で実行される第1の典型的な製造プロセスのステップを示す。
「側方」という用語は、x−y平面における、すなわち平面デバイスウェハ(100)によって形成される水平面内における構造の投影を指す。垂直という用語は、x−y平面およびデバイスウェハ(100)によって形成される平面に垂直なz軸方向を指す。
最終的なMEMS製品では、ここでは上を向いているデバイスウェハ(100)の第1の面が、ハンドルウェハから形成されたデバイス層の下の剛性基板層に面するデバイス層の底面を形成する。
図1aには、第1のマスク(110)がパターニングされている保護酸化物層で覆われたデバイスウェハ(100)の断面図が示されている。したがって、保護酸化物層は、第1のマスキングのためのフォトレジスト材料として使用される。典型的なシリコンウェハプロセスでは、この酸化物層は酸化シリコン(SiO)層である。デバイスウェハ(100)は、MEMSデバイスの機能デバイス層になる均質なウェハ材料から成る。第1のマスク(110)をパターニングする前に、デバイスウェハ(100)および保護酸化物層またはデバイスウェハ(100)上の他の適用可能なマスキング材料層の表面は平坦であり、第1のマスキング層上のパターンを生成するために、高精度のフォトリソグラフィが利用されることを可能にする。
第1のマスク(110)は、第1のマスク層上にパターニングされている。パターニングされた第1のマスク(110)の線幅(w1)が、材料層内でエッチングされる構造間の側方距離を規定する。第1のマスク(110)はまた、より大きな構造の輪郭を規定する。この断面において、マスク層が除去され、その後のエッチングのためにデバイスウェハが露出されている酸化物層の領域としての第1のマスク(110)のパターンを見ることができる。高精度の第1マスク(110)を形成するために高精度のフォトリソグラフィを用いることにより、2μmの典型的な線幅(w1’)を有するパターンを形成することができる。設計に基づいて、パターンの線幅(w1’)は、1μmから8μmまでの間で変化し得る。設計に幅の異なる線が含まれることがあることが理解されるべきである。
単一の高精度の第1のマスク(110)を使用することによって、垂直コームのようなデバイス層のすべての重要な構造の間の側方距離を高正確度に規定することができる。
図1bは、図1aに示す第1のマスク(110)を用いて第1のトレンチ(200)をエッチングした後の結果を示す。これらの第1のトレンチ(200)は、デバイス層内の構造の最終的な側方寸法を規定する。第1のトレンチの幅(w1)は、デバイス層内の異なる高さに形成される任意の構造、または異なる厚さを有する構造の間でもある、すべての重要な構造の間の予め設定された水平方向の間隙に等しい。アンダーカットおよび/またはエッチングプロセスの他の既知の非理想性により、第1のマスク110の線幅(w1’)は、第1のトレンチ(200)によって画定される構造の意図された側方距離(w1)とはわずかに異なり得る。しかしながら、デバイスウェハの領域にわたって変化し得るエッチングプロセスの非理想性を知ることによって、第1のマスク(110)を、第1のトレンチの最終幅(w1)が十分に高精度であるように設計することができる。第1のトレンチ(200)の深さ(d1’)は、少なくとも、デバイス層(d1)の意図された最終厚さに等しくなるべきであるが、デバイス層の意図された最終厚さよりも大きくてもよい。例えば、第1のトレンチの深さ(d1’)は、例えば約35μmと50μmとの間であってもよいが、デバイス層設計および性能要件に基づいてその他の適切な深さが選択されてもよい。
良好な品質の垂直側壁を形成することができるようにするために、第1のトレンチ(200)のエッチングのために、深掘り反応性イオンエッチング(DRIE)と呼ばれる方法が使用されることが好ましい。なぜなら、これは、エッチングされた第1トレンチ(200)のために、使用される高精度の第1マスク(110)の良好な精度が維持されるように、トレンチの垂直側壁を生成するのに良好な方法であると知られているためである。DRIEは、反応性イオンエッチング(RIE)の特別なサブクラスである。これは、ウェハ/基板内に深い貫入、急峻な側面の穴およびトレンチを形成するために通常使用される高度に異方性のエッチングプロセスである。RIEの「深さ」は当然のことながら用途に依存する。MEMSでは、DRIEは通常、数マイクロメートルから0.5mmまでのものに使用される。このプロセスでは、ほぼ垂直な側壁で数百マイクロメートルのエッチング深さが達成される。DRIEエッチングの代替として、「ボッシュ法」と呼ばれる別の技術がある。ボッシュ法では、2つの異なるガス組成が反応器内で交互に反応される。
このエッチングは平坦なバルクウェハ上で行われ、エッチングステップには他の要因も特別な制限もないため、限界寸法(すなわち、側方距離)の変化の制御および傾き性能についてプロセスを容易に最適化することができ、結果として、マイクロメカニカルデバイスのすべての可動部分の正確に寸法決めされた輪郭がデバイス層上に形成される。
このプロセスでは、陥凹したまたは陥凹していないすべての構造がこの単一のエッチング段階で側方に画定されてもよいが、すべてのデバイス層構造は、例えば、異なるデバイス層をデバイス層の異なる面から陥凹させるために行われる後のステップとは無関係に、高い精度で互いと側方に自己整合されるようになる。
図1bにおいて、第1のマスク(110)の材料層の厚さは、第1のトレンチのエッチング中にわずかに減少していることが分かる。これは、エッチングプロセスにおける通常の現象であり、第1のマスク層を十分に厚くし、第1のエッチング段階全体を通してマスク材料の層が第1のマスク(110)内に残るようにすることによって、この現象がエッチングされたパターンの正確度を低減することはない。
図1cは、元の第1のマスキング層が除去される製造プロセスの次のステップを示す。この時点では、エッチングされた第1トレンチ(200)を有するプレーンデバイスウェハ(100)のみが存在する。このマスク除去は、前述したような適切なエッチングプロセスによって実施することができる。
図1dは、第1のトレンチ(200)を堆積材料で充填するステップを示す。この例では、TEOS酸化物(テトラエチルオルソシリケート)を充填用の前駆体として使用する。TEOSは、二酸化ケイ素SiOに容易に変換する顕著な特性を有する化合物Si(OCである。充填プロセスの結果として、第1のトレンチ(200)は二酸化ケイ素SiOで充填される。また、二酸化ケイ素の前駆体としてシランが使用されてもよく、単層堆積に有利なCVDによる乾燥非プロトン性条件下で基板に付着させることができる。シランは、一般式Si2n+2を有する飽和ヒドロシリコンである。最も単純なシランは、化学式SiHを有する無機化合物である。シランはまた、トリクロロシラン(SiHCl)およびテトラメチルシラン(Si(CH)のような、ケイ素を含有する多くの化合物を参照してもよい。適切な条件下では、ほぼすべてのシランを気相中で基板に付着させることができる。
TEOS酸化物充填プロセスを使用することによって、充填される第1のトレンチ(200)の利用可能な最大幅(w1)の制限要因がもたらされる。これは、TEOS酸化物充填プロセスが1μm〜8μmの範囲にある間隙を確実に充填することができることが分かっているためである。TEOS充填プロセスのために十分に機能するトレンチ幅(w1)は、2μmであることが判明しており、これは実践において、MEMSデバイスの可動部分間の水平距離によく適した値も提供する。
第1のトレンチ(200)は、充填ステップによって剛性構造にデバイスウェハ(100)を戻し、後続する処理ステップのために再び平面状の第1の面を有することを有効にするために、充填されるべきであるが、現在使用されているTEOS充填プロセスの特性のために、図1aおよび1bに記載されているように生成された第1のトレンチ(200)の最大線幅(w1)は、実際には限定される。しかしながら、第1のマスクおよび第1のエッチングによってより大きな領域の輪郭を画定することによって、より大きな領域も高精度に画定され得るため、これは問題ではない。任意のより大きな領域の余分な材料は、後のエッチングステップ中に除去される。技術が進歩するにつれて、より広いまたはより狭いトレンチが許容され得る。
図1bに示すように、第1のトレンチ(200)をエッチングすることによってデバイス層のすべての構造を高精度に画定することを有効にするためには、第1のトレンチ(200)のエッチング中に大きな構造の輪郭のみがエッチングされ、より大きな領域はそのまま残される。このように、次の処理ステップが、第1のトレンチが充填された後のさらなる処理のために、デバイスウェハ(100)の剛性基板および本質的に平坦な第1の表面上で実行されてもよい。
第1のトレンチ(200)の充填中、薄い二酸化ケイ素SiO層(130)がデバイスウェハ(100)の上に形成される。
図1eは、第1のトレンチ(200)の充填中にデバイスウェハ(100)の第1の面上に構築された薄い酸化シリコン層(130)がデバイスウェハ(100)の第1の面から除去された後のデバイスウェハ(100)を示す。この除去は、例えば、上述したようなエッチングによって実施することができる。この薄い二酸化ケイ素層のエッチングステップの間に第1のトレンチ(200)の上部の充填材料のいくらかのわずかな減衰が起こり得るが、デバイスウェハ(100)は依然として後続の処理のための剛性基板を形成し、充填された第1のトレンチ(200)によって形成されたパターンが露出しているデバイスウェハ(100)の第1の面は、依然として本質的に平坦であると考えることができる。
図1fは、第1の陥凹マスク(120)がデバイスウェハ(100)の第1の面上にパターニングされる製造プロセスのステップを示す。このパターニングは、上述のような様々な方法で実施することができる。この第1の陥凹マスク(120)は、デバイスウェハ(100)の、その表面がデバイスウェハ(100)の第1の側においてデバイスウェハ(100)の第1の表面の下に陥凹しているべきであるデバイス構造に対応する領域を画定する。これらの構造はまた、デバイス層の第1の表面の下に陥凹する。この第1の陥凹マスク(120)の位置合わせの精度要件は、第1のトレンチ(200)の最小線幅(w1)によって規定される。典型的な設計で使用された、例えば典型的な2μm内での位置合わせは、現代の方法で十分に達成可能である。第2のマスクは、フォトレジスト層を含むことができる。
図1gは、第1の陥凹エッチングステップの後のデバイスウェハ(100)を示す。ここで、エッチングにさらされたままの、すなわち第1の陥凹マスクレジスト層(120)で覆われていないデバイスウェハ領域は、第1の陥凹深さ(d2)までエッチングされており、第1の陥凹トレンチ(220)を形成している。このエッチングは、DRIEエッチングを用いて行うことができる。この第1の陥凹深さ(d2)は、二酸化ケイ素で充填された第1のトレンチ(200)の第1の深さ(d1’)よりも小さく、それによって、形成された第1の陥凹トレンチ(220)は第1のトレンチ(200)よりも浅い。例えば、第1の陥凹深さ(d2)は20μmであってもよい。第2の深さは、最終デバイス層の第1の面でもあるデバイスウェハ(100)の第1の面の下のエッチングされたデバイス構造の意図された陥凹に等しい。第1のトレンチ(200)の充填は、この第1の陥凹エッチングステップの間、実質的にそのままである。図1gでは、すべての第1の陥凹トレンチ(220)が第1のトレンチ(200)によって画定された領域の間でエッチングされているが、他の位置では第1の陥凹トレンチ(220)をさらにエッチングすることも可能である。しかしながら、このようなさらなる第1の陥凹トレンチ(220)の位置合わせは、第2のマスク(120)の位置合わせに依存し、従って、第1のトレンチ(200)によって画定される構造の位置合わせよりも正確度が劣り得る。
図1hは、デバイスウェハ(100)の第1の面上で実行される最後のステップ、すなわち第2のマスク層(120)の除去を示しており、したがって、さらなる処理のためにデバイスウェハ(100)の第1の面においてデバイスウェハ(100)が露出される。
製造プロセスは、ここで、デバイスウェハ(100)を裏返すことによって継続され、それによって、デバイスウェハの第2の面が上になる。これを図2aに示す。デバイスウェハ(100)の構造は、図1hと図2aとの間では変わっておらず、向きだけが変わっている。
図2bおよび図2cは、デバイスウェハ(100)がハンドルウェハ(300)に取り付けられる、第1の典型的な製造プロセスの次の段階を記載している。この結合は、例えば融着により実施することができる。ハンドルウェハ内に相対的に大きいが浅いキャビティ(350)をエッチングすることによってハンドルウェハ(300)が準備されており、キャビティ(350)はデバイスウェハの可動部分が意図したとおりに垂直方向に移動する余地を与える。ハンドルウェハ(300)はまた、デバイスウェハ(100)が取り付けられ、デバイスウェハ(100)のそれぞれの取り付けられた部分を固定位置に懸架する懸架構造(355)を有する。ハンドルウェハ(300)の面上に、例えば融着プロセスを容易にする二酸化ケイ素層(310)が存在する。可動要素を有するデバイスウェハ(100)の領域が、ハンドルウェハ(300)のキャビティ(350)と位置合わせされる。ハンドルウェハ(300)内の懸架構造(355)およびキャビティ(350)が意図された機能を果たすことができることを確実にするために、デバイスウェハ(100)およびハンドルウェハ(300)の位置合わせの正確度要件は、例えば5μmとすることができる。
図2dは、製造プロセスのオプションの追加段階を示している。このオプションは、ハンドルウェハ(300)を特定の電位に結合することができる、少なくとも1つの電気プラグまたはビアがデバイス層を通じて形成されるべきである場合に使用され得る。このようなプラグが生成されるべきである場合、デバイスウェハ(100)が最初に、デバイスウェハの最終目標深さ(d1)よりも大きく(da)、また第1のトレンチ(200)の幅(d1’)よりも大きい厚さ(d1+da)に研削される。差(da)は、例えば、約10μmであってもよい。
図2eは、オプションの追加プラグ生成プロセスの結果を示す。デバイスウェハ(100)層全体を通じて、またデバイスウェハ(100)とハンドルウェハ(300)との間の酸化ケイ素層(310)をも通じて延伸するプラグ(170)が生成されている。層状シリコン構造内のプラグ(170)の生成は当業者に知られており、このようなプラグを生成するステップは特許請求される発明の必要不可欠な部分を形成しないため、詳細な説明は省略する。プラグは、例えば、用途特有の伝導特性を有する金属またはドープされたポリシリコンで作ることができる。
図2fは、デバイスウェハの厚さが、第1のトレンチ(200)の最小深さ(d1’)以下である、マイクロメカニカルデバイス層の意図された最終厚さ(d1)に対応する厚さに低減されるステップを示す。この厚さの低減は、段階2cの後の1つの段階において、例えば、プラグの生成のために中間ステップが必要ない場合に実施されてもよい。低減ステップは、研削および研磨などの複数の加工方法を含むことができる。プラグ(170)が生成された場合、厚さを低減する2つ以上の段階が必要とされ得る。マイクロメカニカルデバイス設計に少なくとも1つのプラグ(170)が含まれている、図2dおよび図2eに示されている第1の追加の実施形態では、段階2dで意図的にそのまま残されたデバイスウェハ(100)の残りの余分な厚さ(da)がこの時点で、デバイスウェハ(100)の厚さがこの時点でデバイス層の最終目標厚さ(d1)に等しくなるように研削および/または研磨される。例えば、デバイスウェハ(100)の厚さ(d1)はこの時点で40μmであってもよいが、マイクロメカニカルデバイスおよびそのデバイス層の設計に基づいて他の任意の厚さが選択されてもよい。
ここで、デバイスウェハ(100)の第2の面が加工のために露出される。研磨後、充填された第1のトレンチ(200)は、デバイスウェハ(100)の第2面に露出され、それによって、側方に自己整合した輪郭がデバイスウェハ(100)の平坦な第2の面に現れる。ここで、デバイスウェハ(100)は、第2の面からエッチングするために準備され得る。第1の面上で第1のマスクおよび第2のマスクをパターニングするのと同様に、平坦な第2の面は、第2の面上でのマスクのかなり精密なパターニングを可能にする。しかしながら、デバイス構造の側方寸法のすべての重要な位置合わせが、充填された第1のトレンチ(200)によって既に規定されているため、マスクパターニングの位置合わせはそれほど正確である必要はない。充填された第1のトレンチ(200)の幅(w1)が、デバイスウェハ(100)の第2の面上での後続のマスクパターニングステップの位置合わせの正確度の要件を設定する。デバイスウェハ(100)の第2の面について以下で説明するが、これは、デバイスウェハ(100)の元々の第2の面ではなく、研削および研磨ステップ2fまたは一連の研削および研磨ステップ2d〜2fによって生成された(第1の面とは反対の)第2の側のウェハの面であることが留意されるべきである。
ステップ2gにおいて、新たな二酸化ケイ素SiO層(210)がデバイスウェハ(100)の第2の面上に生成される。1つの可能な堆積方法は熱酸化であり、この場合、充填された第1のトレンチ(200)領域のみを開いたままにして、熱SiOマスク層が、露出したシリコン領域上に形成され、したがって、後続のリソグラフィ位置合わせ手順のための表面コントラストが示される。デバイスウェハ(100)の第2の面上のこの二酸化ケイ素層(210)は、フォトレジストパターニングを用いて第2の陥凹マスク(210a)を形成するようにパターニングされる。
現在の例では、二重層マスクが生成される。この第1の典型的な製造プロセスでは、デバイスウェハ(100)の第2の面の下で異なる深さまで陥凹するエッチパターンを可能にし、さらにはいくつかの領域にあるデバイスウェハ(100)をともに除去するために、デバイスウェハ(100)の第2の面に対して二重マスクエッチングプロセスが使用される。二重マスクエッチングプロセスとは、本明細書では、デバイスウェハ(100)の同じ面から異なる量だけ陥凹している構造を生成するために、2つの異なる段階においてエッチングを行うために使用されるデバイスウェハ(100)の同じ面において少なくとも2つの異なるマスキング層が次々に使用されるプロセスを指す。二重マスクエッチングプロセスは、少なくとも1つの中間エッチングステップ(現在の例では、図2k〜図2lに示された段階の間のエッチング)および最終陥凹エッチングステップ(現在の例では、図2m〜図2nに示される段階の間のエッチング)を含み、中間エッチングステップ(複数可)は、最終陥凹エッチングステップ中にエッチングされる領域のサブセットに対して使用される。中間マスク層は、最終陥凹エッチングステップにおいてエッチングされるいくつかの領域を覆うが、「下層」のマスク、すなわち、それぞれの中間マスクと同じデバイスウェハの面上でデバイスウェハ(100)の近くに位置するマスクによって露出された領域のサブセットはそのままにする。この典型的なプロセスでは、1つの中間エッチングステップが二重マスクエッチングプロセスにおいて使用され、したがってこのようにこの方法に名前が付けられているが、範囲を逸脱することなく、さらにより多くの中間マスクレイヤおよび中間エッチングステップによって同じ原理が利用されてもよい。2つ以上の中間エッチングステップが使用される場合、少なくとも1つの中間マスクが、既にいくつかの陥凹領域を有する非平面表面上にパターニングされている可能性があり、したがって追加の中間マスクの不正確さが幾分増加する可能性がある。
次に、2つの異なる陥凹深さ、すなわち、デバイスウェハ(100)の第2の面の表面より下の第2の陥凹深さ(d3)および第4の陥凹深さ(d5)が使用される二重マスクエッチングプロセスについて説明する。現在の例では、第4の陥凹深さ(d5)は、ステップ2fのようにデバイスウェハ(100)の厚さを低減した後のデバイスウェハ(100)の全厚さに等しく、それによって、デバイスウェハ(100)の厚さは、デバイス層の目標厚さ(d1)に等しい。これは、第4の陥凹深さ(d5)までエッチングされた位置において、デバイスウェハ材料が完全に除去されることを意味する。第2の陥凹深さ(d3)によって規定される陥凹は、デバイス層の厚さ(d1)よりも小さい。例えば、第2の陥凹深さ(d3)は15μmであってもよく、第4の陥凹深さ(d5)は50μmであってもよい。
別の設計では、デバイスウェハ(100)の第2の面からの異なるエッチング深さのためのそのような2重層マスクを生成する必要はなく、デバイスウェハ(100)の第2の面の必要とされる陥凹領域を生成するには単一のエッチングステップで十分であるということがあり得る。そのような場合、第2の面は、以下に説明する任意の中間ステップを省略して、ステップ2g、2h、2i、2jおよび2nを用いてパターニングされ得る。
図2hでは、第2のフォトレジストマスク(240)がデバイスウェハ(100)の第2の面上にパターニングされる。この第2のフォトレジストマスク(240)は、フォトリソグラフィによって生成およびパターニングされる第1のフォトレジスト層から作られてもよい。第2のフォトレジストマスク(240)は、デバイスウェハ(100)の第2の側のその表面がデバイス層の第2の表面の下に陥凹しているべきである(すなわち、陥凹深さd3およびd5)デバイス構造に対応するデバイスウェハのすべての領域を最初に画定するが、これらのいずれかをエッチングするために直接使用されるわけではない。代わりに、第2のフォトレジストマスク(240)は、後にパターン(複数可)をエッチングするために使用される二酸化ケイ素層(310)上に第1の陥凹マスクを生成するために使用される。この段階では、デバイスウェハ(100)の第2の面上の二酸化ケイ素層(210)はそのままであり、第4のマスク(240)パターンの開口領域内で露出している。
この第2のフォトレジストマスク(240)の位置合わせの精度は、第1のトレンチ(200)の最小線幅(w1)によって規定される。典型的な設計で使用された、例えば典型的な2μm内での位置合わせは、現代の方法で十分に達成可能である。
図2iに示された段階では、二酸化ケイ素層(210)は部分的に除去され、換言すれば、例えば、第2のフォトレジストマスク層(240)が二酸化ケイ素層(210)をエッチングに晒す孔を有する領域において、二酸化ケイ素層(210)がエッチングに曝される領域から部分的に除去される。露出した二酸化ケイ素層(210)のこれらの領域は、例えばドライエッチングによって除去することができる。二酸化ケイ素層(210)はこの時点で、異なる陥凹深さ(d3、d5)を有し得る陥凹トレンチをエッチングするのに後に使用される、意図された第2の陥凹マスク(210a)を形成する。ここで、デバイスウェハ(100)の第2の面の下に陥凹することになる領域にあるデバイスウェハシリコンが見え、さらなる処理を受ける。
図2jに記載されたステップでは、第2の陥凹マスク(210a)をパターニングするために使用される第2のフォトレジストマスク(240)が剥離され、デバイスウェハシリコンの第2の陥凹マスクパターン(210a)が残される。この剥離は、前述したような、および/または当業者に知られているような、使用済みマスク材料を除去するのに適した任意の方法を使用して実施することができる。
図2kでは、フォトレジスト材料の第2の中間マスク(250)が、デバイスウェハ(100)の第2の面上の第2の陥凹マスク(210a)の上にパターニングされている。この第2の中間マスク(250)は、デバイスウェハ(100)の材料がデバイスウェハ(100)の第2の面の下で第4の陥凹深さ(d5)までエッチングされる領域を画定する。第2の中間マスク(250)によるエッチングに曝される領域は、第2の陥凹マスク(210a)によって露出される領域のサブセットであることが留意され得る。この例では、この第4の陥凹深さ(d5)は、デバイス層(d1)の厚さに等しく、それによって、これらの領域においてデバイス層の厚さ(d1)に等しくなるようにデバイスウェハ(100)の厚さを低減した後の任意の残りのデバイスウェハ材料が、エッチングによって完全に除去される。典型的には、これらはいくつかのより大きな領域であってもよい。除去される領域の輪郭は、第1のトレンチ(200)によって画定され、それによって、これらの領域の位置もまた、デバイス層の残りのすべての構造と非常に精密に位置合わせされる。第2の中間マスク(250)の位置合わせ正確度は、第1のトレンチ(200)の最小線幅(w1)によって規定されるその他のマスクと同様である。典型的な設計で使用された、例えば典型的な2μm内での位置合わせは、現代の方法で十分に達成可能である。
図2lでは、中間エッチングステップが実行され、デバイスウェハの材料が第1の中間深さ(di)までエッチングされ、これは後に、第4の陥凹深さ(d5)のような、より大きい深さまでさらにエッチングされる。この典型的な実施形態では、最初に中間深さ(di)までエッチングされるこれらの領域内の材料は、後続のエッチング段階でエッチングによって完全に除去される。換言すれば、第4の陥凹深さ(d5)は、デバイス層の深さ(d1)に等しい。これらの領域は、デバイスウェハの現在の厚さ(d1)よりも小さい規定の中間深さ(di)まで最初にエッチングされる。最終デバイス層厚さが50μmである典型的な設計では、この中間深さ(di)は40μmに等しくてもよい。使用される中間深さ(di)は、マスキングプロセスの正確度のために最適化されてもよい。マスク層もまたエッチングプロセスの影響を受けるため、中間エッチングステップが深くなればなるほど、第2の中間マスク(250)はより厚くなければならない。マスクをより厚くすることができるが、マスクの正確度は、マスクフォトレジスト材料層の厚さと共に減少する。したがって、マスク層の厚さは、位置合わせの正確度に対する要件と、使用されるマスクによるエッチングの許容される深さとの間でバランスをとるように調整される。
図2mは、第2の中間マスク(250)が除去され、図2jに関連して説明したステップで生成された、パターニングされた第2の陥凹マスク(210a)を露出させた後の段階を示す。第2の中間マスク(250)の除去は、上述のように、当業者に知られている任意の方法によって実施することができる。
図2nは、少なくとも第2の陥凹トレンチを生成する第2の陥凹エッチングステップを示す。このステップでは、酸化ケイ素層(210)によって形成される第2の陥凹マスク(210a)が、エッチングのパターンとして使用される。このエッチング段階は、DRIEエッチングなどのドライエッチング法を用いて行うことが好ましい。このステップでは、その表面が、第2の陥凹トレンチと呼ばれる、デバイスウェハの第2の側において、デバイスウェハ(100)の第2の面の下に第2の陥凹深さ(d3)まで陥凹したデバイス構造に対応するデバイスウェハ(100)の領域。第2の陥凹トレンチをエッチングすると同時に、デバイスウェハ材料が、デバイスウェハ(100)の第2の面の下で第4の規定された陥凹深さ(d5)まで陥凹されるべき第4の陥凹トレンチの領域が、最終的にそれらの最終的な深さまでエッチングされる。これは、第2の陥凹マスク(210a)が、中間エッチングステップの間に規定の中間深さ(di)までエッチングされる、第2の陥凹トレンチのための領域と、既に生成された第4の陥凹トレンチの両方を露出させるからである。現在の例では、これは、これらの領域がデバイスウェハ(100)を通してエッチングされ、それによって、デバイスウェハ(100)材料が除去されることを意味する。
デバイスウェハの第2の面の下で第2の陥凹深さ(d3)によって陥凹してもよい構造部分の例は、例えばコーム(260)またはコームのフィンガおよびばね(270)である。ばね、例えば、ばね270は、デバイスウェハ(100)の第1の面と第2の面の両方の下に陥凹していてもよく、それによって、最終的なデバイス層の第1の表面と第2の表面の両方の下に陥凹する。このような2つの側部の凹んだばねは低いばね定数を有することができ、換言すれば、相対的に緩いばねとして特徴付けることができる。また、可動質量も、この第3のエッチングステップ中に様々な目的のために第2の陥凹深さ(d3)を有する凹溝(255)でパターニングすることができる。例えば、可動質量をより軽くするために可動質量に溝(255)を生成することができ、または溝(255)を使用して、製造プロセスの特性が理想的でないことによる構造的不正確さによって生じる可動質量の非理想的な動きを補償することができる。
図2nに記載された第2の陥凹エッチングステップの後、第2の陥凹マスク(210a)を形成する二酸化ケイ素層は、第1のトレンチ(200)から二酸化ケイ素堆積材料を除去するのとともに、および、ハンドルウェハ(300)のキャビティ(350)の面上の二酸化ケイ素コーティングのような、マイクロメカニカルデバイス構造の任意のさらなる覆われていない表面から二酸化ケイ素コーティングを除去するのとともに、ステップ2oにおいて除去することができる。フッ化水素(HF)酸蒸気またはウェットHFプロセスのような蒸気またはウェットエッチング技法を使用することにより、デバイスウェハの下からでも酸化物を除去することができる。この段階の結果を図2oに示す。陥凹していてもいなくても、マイクロメカニカルデバイスのすべての可動部分は、この時点で、意図したように動くことが可能であり、もともとは単一の均質デバイスウェハ(100)であった均質なウェハ材料から作られており、可動部分のすべての垂直エッジは第1のトレンチ(200)のエッチングによって規定されているが、異なる可動要素の垂直面の表面構造は、これらの表面は同じエッチングステップにおいて生成されているため、同様であり、この類似性は、コーム電極のような可動電極の間の電界において生じる電気的効果の均質性および直線性をさらに高める。
図2pは、デバイスウェハ(100)の可動要素を外界からシールするために、保護キャップウェハ(400)がデバイスウェハ(100)の上に配置される、第1の典型的なマイクロメカニカルデバイス製造プロセスの最終ステップを示す。キャップウェハ(400)構造は、可動要素に移動するのに必要な空間を提供するための空洞(401)を含むことができる。さらに、キャップウェハ(400)は、例えば金属電極であってもよいキャップ電極(402)を備えていてもよい。キャップ電極(402)は、例えば、マイクロメカニカル要素の駆動および検出目的に使用されてもよい。キャップウェハ(400)をデバイスウェハ(100)に取り付けるために、ガラスのようなシール材料(405)を使用することができる。
第2の典型的な実施形態では、図1a〜図1hおよび図2a〜図2pに関連して説明した第1の典型的な製造プロセスと同じ原理を利用するが、このプロセスは、マルチレベルのコーム構造を有するマイクロメカニカルデバイスを製造するためにさらに発展される。ここで、デバイスプロセスの両面に二重マスクエッチングプロセスが使用され、それによって、異なる陥凹深さがデバイス層の両面に画定され得る。第2の実施形態において行われる製造ステップの大部分は、第1の実施形態と同様である。したがって、第2の典型的な製造プロセスの部分は、単純に第1の典型的な製造プロセスに関連して説明したプロセスを参照することによって説明する。
第2の典型的な製造プロセスは、図1aに示したような第1のマスク(110)を用いて、構造間の側方距離と、より大きな構造の輪郭とを規定することによって開始する。
図3aは、図1bに示される製造プロセス段階に対応する。第1のトレンチ(200)は、図1bに関連して説明したのと同様にパターニングされた第1のマスク(110)を用いてエッチングされる。これらの第1のトレンチ(200)は、デバイス層内の構造の最終的な側方寸法を規定する。デバイスウェハ(100)は、第1のマスク(110)で覆われた固体の均質なシリコンベースのウェハである。第1のトレンチは、デバイス層(d1)の目標厚さ以上の深さ(d1’)を有する。
まだ処理されていないデバイスウェハ(100)のボリューム内に、マルチレベルコーム構造を含む、第2の典型的な製造プロセスにおける目標構造を示すためにラインが使用されている。これらの領域は、製造プロセス全体の計画されている結果構造の断面に対応するが、これらの構造は、プロセスの実行が完了するまで、実際にはデバイスウェハ(100)内に存在しないことを理解されたい。第1のトレンチ(200)によって構造の垂直エッジのみが輪郭を描かれている。後続する製造ステップ中に、複数の第1のステータ(510)、第2のステータ(511)およびロータ(512)が形成される。この図に示されているが、これらの構造は、第1のトレンチ(200)によって側方寸法が輪郭を描かれているだけであり、元の均質なデバイスウェハ(100)材料から成り、これらの目標構造は、第2の典型的な製造プロセスの間に段階的に形成される。
第2の典型的な製造プロセスの次のステップは、元の第1のマスキング層が除去され、次いで第1のトレンチ(200)が図1dに従って堆積材料で充填される、図1cに提示されるものに対応する。
デバイスウェハ(100)の第1の面から変化する陥凹を有する構造を生成するために、デバイスウェハ(100)を逆さまにして、第2の面に対するさらなる製造ステップを実行する前に、デバイスウェハ(100)の第1の面に対して、図3b〜図3iに示すステップで二重マスクエッチングプロセスが実施される。
図3bは、第2の典型的な製造プロセスにおける次のステップを示す。この図では、明確にするために、目標構造の図示を図面で除外している。フォトレジスト材料の第1のフォトレジストマスク(340)が、デバイスウェハ(100)の第1の面上に構築された薄いシリコン酸化物層(130)の上にパターニングされる。このパターニングは、上述のような様々な方法で実施することができる。この第1のフォトレジストマスク(340)は、デバイスウェハ(100)の、その表面がデバイスウェハ(100)の第1の側においてデバイスウェハ(100)の第1の表面の下に任意の深さまで陥凹しているべきであるデバイス構造に対応する領域を画定する。これらの構造はまた、デバイス層の第1の表面の下に陥凹する。第1のフォトレジストマスク(340)の位置合わせの精度要件は、第1のトレンチ(200)の最小線幅(w1)によって規定される。典型的な設計で使用された、典型的な2μm内での位置合わせは、現代の方法で十分に達成可能である。しかしながら、第1のフォトレジストマスク(340)は、後に第1のフォトレジストマスク(340)によって規定されるパターンの実際の陥凹エッチングマスクとして使用される薄いシリコン酸化物層(130)をパターニングするために使用される。ここでは第1のフォトレジストマスク(340)がデバイスウェハ(100)の第1の面上およびTEOS充填プロセス中に生成される二酸化ケイ素層の上にパターニングされ、したがって、パターニング領域はデバイスウェハ(100)の第1の面の下に陥凹することを除いて、このステップはステップ2hと似ていることが留意され得る。
図3cは、第1のトレンチ(200)の充填中にデバイスウェハ(100)の第1の面上に構築された薄い二酸化ケイ素層(130)が、第1のフォトレジストマスク(340)によって露出された領域内でデバイスウェハ(100)の第1の面上で二酸化ケイ素層から材料を除去することによってパターニングされる、次の段階を示す。この除去は、例えば、上述したようなエッチングによって実施することができる。この段階は、ここでは代わりに図1dに対応する段階における堆積層の生成中に構築される酸化ケイ素層(130)が、デバイスウェハ(100)の第1の面から部分的に除去されることを除いて、第1の典型的な製造プロセスにおける段階2iに似ていることが留意され得る。
図3dでは、第1のフォトレジストマスク(340)が除去され、図3cに関連して説明したステップで生成されたパターニングされた第1の陥凹マスク(130a)を露出させている。第1のフォトレジストマスク(340)の除去は、上述のように、当業者に知られている任意の方法によって実施することができる。この段階は、第1のフォトレジストマスク(340)がデバイスウェハ(100)の第1の面から除去されることを除いて、段階2jに似ていることが留意され得る。他方、第1の陥凹マスク(130a)という、使用されている用語は、第1の典型的な実施形態の第1の陥凹マスク(120)にこのマスク層を結びつける。これは、これらのマスクが両方とも、単一のエッチング段階によってデバイスウェハ(100)の第1の面に陥凹される領域を画定するために使用されるためである。したがって、これらの第1の陥凹マスク(120、130a)の目的は共通であるが、それらは異なる材料から構成されてもよい。
図3eは、第2の典型的な製造プロセスにおける次のステップを示す。この例ではフォトレジスト材料を含む第1の中間マスク(350)が、デバイスウェハ(100)の第1の面上で第1の陥凹マスク(130a)の上にパターニングされる。このパターニングは、上述のような様々な方法で実施することができる。第1の中間マスク(350)の材料に対する要件は、第1の陥凹マスク(130a)に著しく影響を与えない方法で除去可能でなければならないことである。この第1の中間マスク(350)は、デバイスウェハ(100)の、その表面がデバイスウェハ(100)の第1の側においてデバイスウェハ(100)の第1の表面の下に相対的に大きく陥凹しているべきであるデバイス構造に対応する、第3の陥凹トレンチと呼ばれ得る領域を画定する。これらの構造はまた、デバイス層の第1の表面の下に陥凹する。例えば、そのような構造は、第1のステータ(510)の陥凹領域を含むことができる。第1の中間マスク(350)はまた、第2のマスク(130a)によって露出されたデバイス層(100)の第1の面の選択された部分も覆う。これらの領域は、デバイス層の第1の表面の下に、相対的に少量で、換言すれば、第1の中間マスク(350)によって画定される構造よりも小さく陥凹する領域に対応する。これらの領域は、第1の典型的な実施形態における第1の陥凹トレンチ(220)に対応する。例えば、そのような構造は、ロータ(512)またはロータの一部を含み得る。第1の中間マスク(350)の位置合わせの精度要件は、第1のトレンチ(200)の最小線幅(w1)によって規定される。典型的な設計で使用された、典型的な2μm内での位置合わせは、現代の方法で十分に達成可能である。ここでも、この段階は、第1の中間マスク(350)がデバイスウェハ(100)の第1の面上に配置され、したがってデバイスウェハ(100)の第1の面上の領域を画定することを除いて、第1の典型的な製造プロセスの段階2kに似ていることが見出され得る。
図3fは、第1の中間エッチングステップがデバイス層の第1の面上で実行され、デバイスウェハ(100)の材料が第1の中間深さ(di)までエッチングされ、これが後に、第3の陥凹深さ(d4)までさらにエッチングされる、次の段階を示す。この第2の典型的な実施形態では、最初に第1の中間深さ(di)までエッチングされているこれらの領域内のデバイスウェハ(100)材料は、相対的に深い第3の陥凹深さ(d4)までエッチングされるが、第1の実施形態のようにデバイス層全体を貫通はしない。これらの領域は、デバイスウェハの現在の厚さよりも小さく、デバイス層の意図される厚さ(d1)よりも小さい規定の第1の中間深さ(di)までエッチングされる。最終デバイス層厚さが35μm程度である典型的な設計では、この中間深さ(di)は15μmに等しくてもよい。使用される中間深さ(di)は、マスキングプロセスの正確度のために最適化されてもよい。マスク層もまたエッチングプロセスの影響を受けるため、中間エッチングステップが深くなればなるほど、第1の中間マスク(350)はより厚くなければならない。マスクをより厚くすることができるが、マスクの正確度は、マスクフォトレジスト材料層の厚さと共に減少する。したがって、第1の中間マスク層(350)の厚さは、位置合わせの正確度に対する要件と、使用されるマスクによるエッチングの許容される深さとの間でバランスをとるように調整される。この中間エッチングステップがデバイスウェハ(100)の第1の面上で実行されることを除いて、図3fによって示される段階は、段階2lにおいて上記で示した段階に似ていることが留意され得る。デバイスウェハ(100)の異なる面上の中間エッチング段階の深さ(di、di’)は同じであってもよく、または異なっていてもよい。
図3gでは、第1の中間マスク(350)が除去され、図3dに関連して説明したステップで生成されたパターニングされた第1の陥凹マスク(130a)を露出させている。第1の中間マスク(350)の除去は、上述のように、当業者に知られている任意の方法によって実施することができる。ここでも、この段階は、第1の陥凹マスク(130a)がデバイスウェハ(100)の第1の面上にあることを除いて、段階2mに似ていることが留意され得る。
図3gは、デバイスウェハ(100)のボリューム内にマークされた目標構造のマークされた輪郭によって、第1の中間エッチングステップの性質をさらに示す。デバイスウェハ(100)の第1の面に向かって、第1のステータ(510)とロータ(512)の両方の上に余分なデバイスウェハ材料が依然として存在することが留意され得る。この余分な材料は、次のエッチング段階、すなわちデバイスウェハ(100)のこの面上での最終的な陥凹エッチング中にエッチング除去される。
図3hは、少なくともいくつかの第1の陥凹トレンチを作成し、第1の中間深さ(di)まで先行して陥凹されている第3の陥凹トレンチの陥凹深さも増加させる第1の陥凹エッチングステップを示し、それによって、それらの深さは意図されている第3の陥凹深さ(d4)に対応しない。ここでも、目標最終構造がデバイスウェハ(100)のボリューム内に示されているが、デバイスウェハ(100)の第2の面に向いている構造の面はまだ処理されていない。このステップでは、堆積されている酸化シリコン層(130)から形成される第1の陥凹マスク(130a)が、エッチングのパターンとして使用される。第2の陥凹エッチング段階は、DRIEエッチングなどのドライエッチング法を用いて行うことが好ましい。このステップでは、その表面が、デバイスウェハの第1の側において、デバイスウェハ(100)の第1の面の下に第1の陥凹深さ(d2’)まで陥凹したデバイス構造に対応するデバイスウェハ(100)の領域、すなわち、第1の陥凹トレンチ。これらは第1の陥凹マスクによって生成され、エッチングステップはデバイスウェハ(100)の元の第1の面から開始するため、これらは本明細書において、段階1gにおいて生成される第1の陥凹トレンチ(220)と同様に、第1の陥凹トレンチとしての第1の陥凹トレンチと呼ばれ得る。この典型的な設計では、これらの領域はロータ(512)に対応することができ、その第1の面は、例えばデバイスウェハ(100)の第1の面の5μm下で少なくとも部分的に陥凹してもよい。少なくとも部分的に陥凹しているとは、本明細書においては、ある構造が陥凹した領域を有し、一方で、同じ構造が陥凹していないか、または異なる深さに陥凹している領域を有し得ることを意味する。第1の陥凹トレンチをエッチングすると同時に、デバイスウェハ材料が、デバイスウェハ(100)の第1の面の下で第3の陥凹深さ(d4)まで陥凹されるべき領域が、それらの最終的な深さまでエッチングされる。この例では、これらの領域は第1のステータ(510)に対応し、その第1の面はデバイスウェハ(100)の第1の面の下で第3の凹部深さ(d4)まで、例えば、20μmの合計深さまで、少なくとも部分的に陥凹し得る。第3の陥凹深さ(d4)は、第1の中間エッチングの深さ(di)と第1の陥凹エッチングの深さ(d2’)との和に対応する。ステップ3hは、このステップがデバイスウェハ(100)の第1の面上で実行されることを除いて、第1の典型的な製造プロセスにおけるステップ2nに似ていることが留意され得る。さらに、第3の所定の陥凹深さ(d4)は、デバイスウェハ(100)の層が第3の陥凹深さ(d4)まで陥凹する領域に保持されるように、デバイス層の意図された厚さよりも小さい。
図3iは、デバイスウェハ(100)の第1の面上で実行される最後のステップ、すなわち第1の陥凹マスク層(130a)の除去を示しており、したがって、さらなる処理のためにデバイスウェハ(100)の第1の面においてデバイスウェハ(100)が露出される。ここで、デバイスウェハ(100)の第1の面から見たときに3種類の構造、すなわち、第1の面の下に陥凹していない構造(511)と、デバイスウェハ(100)の第1の面の下で第1の陥凹深さ(d2’)まで少なくとも部分的に陥凹した構造(512)と、第1の面の下で第3の陥凹深さ(d4)まで少なくとも部分的に陥凹した構造(510)とが画定されているのが見える。ここで、第3の陥凹深さ(d4)は第1の陥凹深さ(d2’)よりも大きい。
製造プロセスは、ここで、デバイスウェハ(100)を裏返すことによって継続され、それによって、デバイスウェハ(100)の第2の面が上になり、処理のために露出される。これは図2aに対応する。デバイスウェハ(100)の構造は、図3iに示された状況から変化しておらず、デバイスウェハ(100)の向きだけが変化していることが理解されるべきである。
第2の典型的製造プロセスの次の段階は、図2a〜図2mに記載された段階に対応する。任意の数のビアまたはプラグが、第1の典型的な製造プロセスと同様に随意により生成されてもよい。これらの段階の結果として、デバイスウェハ(100)はハンドルウェハ(300)に接合され、研削および研磨の後、デバイスウェハ(100)の第2の面はデバイスウェハ材料を露出させる平面、および、充填された第1のトレンチ(200)によって形成されるパターンを形成する。第2の典型的な製造プロセスにおける最終デバイス層厚さは、第1の典型的な製造プロセスの場合と同様に選択することができる。例えば、30μmの最終デバイス層厚さを選択することができる。
図4bは、図2lに対応する第2の典型的な製造プロセスの段階を示す。デバイスウェハ(100)は、ここで、ハンドルウェハ(300)に取り付けられており、最終デバイス層厚さ(d1)まで研削および研磨されている。図4bに示す段階では、第2の中間エッチングステップが、ここではデバイスウェハ(100)の第2の面上で実行されており、デバイスウェハの材料が第2の中間深さ(di’)までエッチングされ、これが後に、第4の陥凹深さ(d4’)までさらにエッチングされる領域。本明細書においては、これらの領域を第4の陥凹トレンチと呼ぶ場合がある。二重マスクエッチングを利用するこの第2の典型的な実施形態では、最初に第2の中間深さ(di’)までエッチングされた第4の陥凹トレンチに対応するこれらの領域内のデバイスウェハ(100)材料は、相対的に深い陥凹深さまでエッチングされる。第4の陥凹トレンチは、デバイスウェハの現在の厚さよりも小さく、デバイス層の意図される厚さよりも小さい第2の中間深さ(di’)まで最初にエッチングされる。最終デバイス層厚さが35μm程度である典型的な設計では、この第2の中間深さ(di’)は15μmに等しくてもよい。第2の中間深さ(di’)は、第1の中間深さ(di)に等しくてもよいが、デバイスウェハ(100)の対向する面上の2つの中間深さはまた、互いに異なっていてもよい。使用される第2の中間深さ(di)は、マスキングプロセスの正確度のために最適化されてもよい。マスク層もまたエッチングプロセスの影響を受けるため、中間エッチングステップが深くなればなるほど、フォトレジスト材料のそれぞれの中間マスク(350、250)はより厚くなければならない。マスクをより厚くすることができるが、マスクの正確度は、マスクフォトレジスト材料層の厚さと共に減少する。したがって、マスク層の厚さは、位置合わせの正確度に対する要件と、使用されるマスクによるエッチングの許容される深さとの間でバランスをとるように調整される。図3fによって示す段階は、第1の中間深さ(di)とは別に規定される第2の中間深さ(di’)を除いて、位相2lにおいて上記で示した段階に似ていることが留意され得、それらの2つの中間深さは意図される最終的な構造に応じて等しくてもよく、または異なってもよい。ここでも、例示を目的として、最終的な構造の輪郭を示すためにデバイスウェハ(100)のボリューム内に線が引かれている。これらは、デバイスウェハの第1の面における構造において既に容易に規定されている。しかしながら、デバイスウェハの第2の面の側でデバイスウェハ(100)の第2の面の下に陥凹されるべき構造の上には、依然として余分なデバイスウェハ(100)材料が存在する。
図4cは、第2の陥凹深さ(d3’)を有する少なくとも第2の陥凹トレンチを生成する第2の陥凹エッチングステップを示す。このステップでは、酸化ケイ素層(210)によって形成される第2の陥凹マスク(210a)が、エッチングのパターンとして使用される。このエッチング段階は、DRIEエッチングなどのドライエッチング法を用いて行うことが好ましい。このステップでは、その表面が、デバイスウェハの第2の側において、デバイスウェハ(100)の第2の面の下に第2の陥凹深さ(d3’)まで陥凹したデバイス構造に対応するデバイスウェハ(100)の領域、すなわち第2の陥凹トレンチ。例えば、ロータ(512)は、第2の凹部深さ(d3’)まで少なくとも部分的に陥凹される。第2の陥凹トレンチをエッチングすると同時に、デバイスウェハ材料が、デバイスウェハ(100)の第2の面の下で第4の陥凹深さ(d5’)まで陥凹されるべき領域、すなわち、第4の陥凹トレンチが、最終的にそれらの最終的な深さまでエッチングされる。この第2の典型的な製造プロセスでは、第4の陥凹深さ(d5’)がデバイス層の意図された最終厚さよりも小さく、それによって、第4の陥凹深さ(d5’)まで少なくとも部分的に陥凹した第2のステータ(511)が形成される。図2nの第2の陥凹深さ(d3)に対応する第2の陥凹深さ(d3’)、および、図2nの第4の陥凹深さ(d5)に対応する第4の陥凹深さ(d5’)によって規定されるような選択された陥凹量が、図2nの例で使用されている値とは異なるように定義され得ることを除いて、図4cは図2nに対応することが留意され得る。特に、図4cの第4の規定の陥凹深さ(d5’)は、デバイス層の厚さと等しくない。
図4dは、第2の典型的な製造プロセスによるデバイスウェハ処理の結果を示す。ここで、すべての保護および/またはマスキング酸化物層はエッチング除去されており、最終的なデバイス層は、デバイス層のいずれかの面から変化する量だけ陥凹していてもよい構造を含む。しかしながら、すべての可動構造は、同じ均質なデバイスウェハ(100)材料から形成され、それらの側面構造も均一であり、第1のトレンチ(200)のエッチング中に共通の製造ステップで生成される。このマルチレベルコーム構造における構造の側方位置合わせは、第1のマスク(110)および第1のトレンチ(200)によって完全に規定されるため、非常に精密である。ここで、デバイスウェハを、外部環境からデバイスウェハを保護するために、保護キャップウェハの下に配置することができる。さらに、当業者に知られているように、駆動および検出のために必要な任意の電極を追加することができる。
図5および図6は、問題を説明し、図7および図8は、図1a〜図1hおよび図2a〜図2pに記載されたプロセスで生成されるマイクロメカニカルデバイス構造によって有効にされる完全線形z変位測定の利点を説明する。
記載されたプロセスで生成されたコーム構造は、その相互の側方位置合わせが非常に精密であり、その相互の垂直位置を製造プロセスによって設定することができるコーム電極を有することができる。両方とも同じ均質な材料ウェハから生成され、同様の表面構造を有する、少なくとも1つの固定ステータ電極および可動ロータ電極を含むコーム電極対による利点について説明する。しかし、上記の方法は、両方とも同じ均質な材料ウェハから作られ、同様の表面構造を有する、コームのための2つの可動電極を生成することさえ可能にする。好ましくは、ステータ電極とロータ電極との間に所定量の垂直方向の重なりがある。
従来のMEMSコーム製造プロセスでは、デバイスウェハの片側のみがエッチングのために利用可能である。位置合わせは、任意の両面処理にとって問題になっており、したがって回避されている。
図5aは、1つの(上)面から陥凹したコーム構造におけるz変位測定原理の一例を示す。ステータ(S)はここで固定構造であり、一方でロータ(R)は右に示すz軸の方向において上下に移動することができる。デバイス層の最終的な厚さ(d1)が、図に示されている。図5aでは、コームは平衡位置にあり、デバイスウェハの表面によって画定される電極の下縁は垂直に位置合わせされ、一方で、電極の下縁および上縁のうちの少なくとも1つが製造プロセス中にウェハの一方の側からのみ陥凹されている場合、電極の上縁は異なる高さを有してもよい。この場合、ロータ(R)は(ステータ(S)よりも)陥凹しており、それによって、ロータ(R)の垂直高さはステータ(S)の垂直高さよりも小さい。水平の点線(E)は、デバイス層の底面に等しい平衡位置にある電極(S、R)の下縁の位置を示す。水平な双頭矢印は電極間の水平電界線を示し、湾曲した点線の矢印はそれらの間のフリンジ電界を示す。
ステータ(S)とロータ(R)との間の静電容量は、電極間の面積が変化した場合にのみ著しく変化する。図5bにおいて、ロータ(R)に作用する加速度(+g)によって引き起こされる上向きの力によってロータ(R)が上に動くとき、ステータ(S)とロータ(R)との間の重なり領域は変化しないことが分かる。したがって、電極間の水平電界は変化しないままである。フリンジ電界の変化によっていくらかのわずかな静電容量の変化のみが検出され得るが、これらはロータ(R)の動きまたは位置を検出する目的には適していない。図5cにおいて、ロータ(R)は、下向きの力(−g)が作用することにより、初期平衡位置から下に移動する。ここで、2つの電極間の静電容量は直線的に減少し、これは水平電界線の変化として見ることができる。
図5a〜図5cに記載された構造は、ロータ(R)のz軸に沿った両方向(上下)における変位を直線的に検出することができないことが分かる。
図6は、図5a〜図5cに提示された典型的なセンサコーム構成の応答関数をさらに示す。センサ素子、特にそのロータ(R)に作用する加速度が、水平軸に、出力電圧が垂直軸に示されている。この出力電圧は、コーム電極(R、S)間の静電容量に比例する。センサ素子の応答関数は、破線で示されている。静止状態(平衡状態)で、センサ素子の出力電圧は、例えば、図5aを参照してマークされたグラフの原点に対応するゼロ電圧を示すように較正されてもよい。この出力電圧値は自由に選択することができ、ゼロからずれてもよいことが理解される。図5cのように、負の加速度によってステータ(S)とロータ(R)との間の重なり領域が減少すると、出力電圧も直線的に減少し、すなわち負の出力電圧が受信される。しかし、ステータ(S)とロータ(R)の領域が完全に重なり合っていると、装置の応答関数が平坦になるという問題があり、図5bのような状況では、センサの出力電圧は、たとえロータ(R)が動いても変化しないままである。同じ原理が駆動目的にも働くことが留意されるべきであり、2つの電極に交流電圧を供給することによって、それらの間の電界によって引き起こされる力を調整して、コームの可動部分(ロータ)の動きを引き起こすことができる。電極(S、R)が既に完全に重なり合っているときにそれらの電圧を変化させても、それらの相対的位置に大きな変化は生じない。この応答関数は部分的に線形であると言うことができる。
図7a〜図7cは、デバイスウェハの両面から陥凹したコーム電極構造によって有効とされる線形z変位測定の例を示す。この図は、電極の各々がデバイス層のいずれかの面から陥凹している2レベルコーム電極、または3レベルまたはマルチレベルコーム電極の1つの電極対を表すことができる。図7aの右側にz軸の方向が示されている。デバイス層の厚さ(d1)は、図7aに示されており、上述の製造プロセスで説明した第1のトレンチ(200)の最小深さに対応する。両方の電極(S、R)がデバイス層の異なる表面の下に陥凹した水平面を有していることが留意され得、すなわち、ステータ(S)がデバイス層の底面の下に陥凹しており、ロータ(R)がデバイス層の上面の下に陥凹している。水平の点線(E)は、平衡位置にあるデバイス層の下面の位置を示す。ステータ(S)がここではこの下面から陥凹しており、ロータ(R)はデバイス層の上面から陥凹していることが留意され得る。水平な双頭矢印は電極間の水平電界線を示し、湾曲した点線の矢印はそれらの間のフリンジ電界を示す。
コーム電極の任意の2つのフィンガ間の側方距離は、第1のディープトレンチによって画定されるw1である。各ディープトレンチが同じ幅を有する例を示したが、当業者は、第1のトレンチの幅を変えてマイクロメカニカルデバイス設計を行うことができることを理解する。ここで、電極(S、R)のいずれかの高さよりも小さい予め設定された量の重なりを構造に組み込むことができ、それによって、平衡位置において(電極のいずれも移動していないとき)、電極は規定量の垂直重なりを有する。ロータ(R)が図7bのようにそれに作用する上向きの力(+g)のために上に動くと、電極フィンガ間の水平重なり領域は小さくなり、これは水平電界線の減少として見ることもでき、静電容量が減少する。ロータ(R)が図7cのようにそれに作用する下向きの力(−g)のために下に動くと、電極フィンガ間の水平重なり領域は大きくなり、これは水平電界線の増大として見ることもでき、容量が減少する。したがって、両方向の変位は、静電容量の線形で測定可能な変化を引き起こし、ロータの変位を測定するために使用され得る。
平衡位置における電極の垂直高さおよび垂直重なりの量は、各電極対の線形静電容量変化領域に留まることが許容される変位量に制限を設定する。
図8は、図7a〜図7cに示すマルチレベルセンサ素子の応答関数の改善された線形性をさらに示す。センサ素子に作用し、ロータ(R)の変位を引き起こす加速度が、水平軸に、出力電圧が垂直軸に示されている。この出力電圧は、コーム電極(S、R)間の静電容量に比例する。応答関数は、破線で示されている。静止状態(平衡状態)において、センサ素子の出力は、例えば、図7aを参照してマークされたグラフの原点に対応するゼロ電圧を示すように較正されてもよい。図7bのように、正の加速度+gによってステータ(S)とロータ(R)との間の重なり領域が減少すると、出力電圧も直線的に減少する。応答関数上の点7bは、図7bに示す状況から受け取られる出力電圧値を示す。図7cのように、負の加速度−gによってステータ(S)とロータ(R)との間の重なり領域が増大すると、出力電圧も直線的に減少する。センサデバイスの出力は完全に線形であると言える。ステータ(S)とロータ(R)素子との間の垂直方向の重なりは、センサ素子の線形応答関数の範囲を規定する。同じ原理がアクチュエータなどの駆動デバイスにも適用されることに留意すべきである。電極に可変電圧を印加することにより、電極間に可変電界が生じ、ロータ部分の偏向が生じる。電界の変化が線形であり、コームが線形動作範囲内にあるとき、ロータ(R)の位置の変化も完全に線形である。
図7a〜図7cに示す2レベルコーム構造は、1つのコーム構造だけで完全に直線的な検出を有効にする。これは重要な利点であり、少なくとも2つの異なるフィンガレベルに電極フィンガを有するマルチレベルコーム構造のみが利用可能であり、これは両方の電極がz軸に対して異なるレベルに位置することを意味する。z軸に対するこのような異なるフィンガレベルは、電極の上面、電極の底面、またはさらには電極の垂直方向中間レベルの相互関係のいずれかを指してもよい。したがって、電極フィンガの水平面は、平衡位置において4つの異なるレベルにある。平衡位置にあるとき、電極対の両方のフィンガ(ロータおよびステータ)は、垂直方向において他の電極フィンガと部分的にのみ重なる。同様のタイプの完全差動検出を達成するための代替の解決法は、例えば、図5aのような、コーム構成の2つの異なる電極の1つの水平面が同じレベルで垂直に位置合わせされる、2つの異なる2レベルコーム構成から受信される信号の合成など、より複雑なコーム構造を必要とする。このためには、図5aの2レベルコーム構成を互いに隣接して配置する必要があり、2つのコームの電極(ステータおよびロータ)の電位が反対方向になるように交差接続される。しかしながら、このような解決策のための2つのコームの必要性は、図7a〜7cの2レベルコームの解決策と比較した場合、構造に必要な面積をおよそ2倍にする。
図7a〜図7cによる構成における容量変化の直線性は、コーム電極が均質な材料から作られ、電極の表面が同様の構造を有することを確実にすることによってさらに改善され得る。後者は、相互に対向する電極の表面が同じプロセスで生成されることを確実にすることによって達成され得る。
電極間の両面陥凹コーム構造領域によって有効にされる線形静電容量変化は、両方向に変化し、所与の運動方向に対して増加または減少するように設計することができる。達成される静電容量変化をより理想的に改善することにより、信号線形性が改善され、例えば、オフセット温度ドリフトの低減、バイアス安定性、G感度およびより高い信号レベルなど、可動要素性能が改善される。より高い信号レベルは、電極におけるより低い浮遊容量および/または固定容量によって有効になる。
線形検出のさらなる改善は、上記のようなデバイスウェハの両面における二重マスクエッチングプロセスを利用して、第2の典型的な製造方法を用いて生成される多層コーム構造を使用することによって達成される。
図9は、説明した第2の典型的な製造方法を用いて製造することができる3レベル(多レベル)コーム構造の一例を示す。構造を説明するために、2つの同様の3レベルコーム構造が、それらの間で90°の角度で回転して提示される。デバイス層の両面から陥凹したロータ(512)構造が、ばね(916)を備えた懸架構造(915)に取り付けられており、それによって、ロータ(512)がz軸方向、すなわち、デバイス層によって形成される面に垂直な軸において動くことが可能になる。図9の上部は、デバイスウェハの第2の面(x−y平面)の方向から見たデバイス層の上面図を示し、一方で下部はx−z平面におけるデバイスの断面を示し、デバイスウェハ(100)、ハンドルウェハ(300)およびそれらの間の残りの二酸化ケイ素層(310)から形成されたデバイス層を示す。図の上部と下部の向きは、左に示す座標でも示している。
断面A−A’は、ロータ(512)と第1のステータ(510)との相対的な垂直方向の位置合わせを示す。第1のステータ(510)が、垂直次元においてロータ(512)と部分的にのみ重なり合っていることが分かる。したがって、第1のステータ(510)およびロータ(512)によって形成されるステータ−ロータ対は、図5および6に関連して説明したように、線形z置換検出を有する。断面B−B’は、ロータ(512)と第2のステータ(511)との相対的な垂直方向の位置合わせを示す。第2のステータ(511)が、垂直次元においてロータ(512)と部分的にのみ重なり合っていることが分かる。したがって、第2のステータ(511)およびロータ(512)によって形成されるステータ−ロータ対も、図5および図6に関連して説明したように、線形z置換検出を有する。しかし、2つのステータが相互にロータの反対側の面に向かっている間、静電容量の変化は反対方向に生じる。構造は、3つの異なるフィンガレベルを有すると言うことができ、言い換えれば、3つのタイプの電極(ロータ、第1のステータ、第2のステータ)の各々は、異なる水平レベルに位置し、この水平レベルは、z軸の方向に非ゼロ距離によって互いから分離されており、隣接する電極タイプと垂直方向において部分的にのみ重なる。z軸に対するこのような異なるレベル、言い換えればフィンガレベルは、電極の上面、電極の底面、および電極の垂直方向中間レベルのいずれか1つに対して識別され得る。したがって、3レベルコームの電極フィンガの水平面は、平衡位置において少なくとも5つ、さらには6つの異なるレベルに位置することが好ましい。平衡位置にあるとき、電極対の両方のフィンガ(ロータおよびステータ)は、垂直方向においてそれぞれの隣接する電極フィンガと部分的にのみ重なる。
断面C−C’は、ステータ構造(510,511)がデバイス層のいずれかの面の下に部分的に陥凹し得る様子を示す。代替的に、ステータ構造(510,511)は全体的に陥凹してもよい。断面D−D’は、ロータ構造(512)がデバイス層の片面または両面の下に設定量だけ陥凹し得る様子を示す。
図10および図11は、例えば図4dに示したような、また後に図12a〜図12fに示すような、3レベルコーム構造の二重線形応答関数線形性を示している。
最初に図10a〜図10cを参照する。上のステータが第1のステータ(510)であり、下のステータが第2のステータ(511)であるように、上記と同じ表記を使用する。この図10a〜図10cは、同じ垂直線に沿って異なるレベルに配置されたステータを示しているが、応答関数直線性の同じ原理が、図4dおよび図12a〜図12fの典型的な3レベルコーム構造に示されるように、ステータが垂直に重ならない構造にも適用されることは理解されるべきである。例えば、図4dの構造は、ロータフィンガ(512)の各々の間に単一のステータのみが残り、第1のステータ(510)および第2のステータ(511)がコーム構造内で、連続するロータフィンガ(512)の間で交互に配置されるように、図10a〜図10cに示す垂直方向に位置合わせした各対のステータ(510,511)から第1のステータおよび第2のステータのうちの1つを除去することによって簡単に示すことができる。ロータ(512)は最初は静止しており(平衡位置にある)、両方のステータの出力電圧は原点(B)にあるように較正されている。平衡位置に点線(E)をマークしており、これはここでは、構造の中央に垂直に配置されている。構造は、E線のレベルに関して対称であると考えることができる。図10a〜図10cは、第1のステータの両方を示し、(z軸方向が図10aの右側にマークされており、この方向は図10a〜図10cに共通であることに留意されたい。電極間の水平電界は、水平な双頭矢印で示されており、電極(510,511,512)の垂直端部またはその付近のフリンジ電界は、電極間の湾曲した点線の双頭矢印で示されている。
図11では、第1のステータ(510)の応答関数は破線で示され、第2のステータ(511)の応答関数は点線で示されている。ロータ(512)が負の加速度(−g)によって作用されると、ロータ(512)は負のz軸に向かって下に動く。これにより、図10bに示すように、ロータ(512)と第1のステータ(510)との間の垂直重なり領域が減少し、ロータ(512)と第2のステータ(511)との間の垂直重なり領域が増加する。したがって、第1のステータ(510)から受信される出力信号は直線的に減少し、第2のステータ(511)から受信される出力信号は直線的に増加する。それぞれの電極対(510,512;511,512)間の電界の変化は、電界の量(強度)の変化として明確に見ることができる。図10bに提示された位置で受信される出力電圧は、図11において、典型的な点AおよびA’でそれぞれ示されている。ロータ(512)が正の加速度(+g)の作用を受けると、図10cに示すように、ロータが上に移動する。これにより、ロータ(512)と第1のステータ(510)との間の垂直重なり領域が増大し、ロータ(512)と第2のステータ(511)との間の垂直重なり領域が低減する。したがって、第1のステータ(510)から受信される出力信号は直線的に増大し、第2のステータ(511)から受信される出力信号は直線的に低減する。これは、図11において、それぞれ典型的な点CおよびC’でマークされている。出力信号の変化は、出力電圧の変化としてさらに測定され得る各電極対間の相互静電容量の変化によって引き起こされるものとして特徴付けることができる。両方の電極対が検出可能な両方の加速度方向において直線的に変化する出力信号を与えるため、2つの電極対の2つの完全線形応答関数に基づいて差動出力信号が受信される。平衡状態において、第1のステータ(510)の静電容量Cs1は公称値Cs1=Cs10であり、第2のステータ(511)の静電容量は公称値Cs2=Cs20である。ロータの動きがない場合、容量はCs10=Cs20で一致する。−gがデバイスに印加されると、ロータ(512)がz軸負方向に向かって下向きに動き、それによって、下側の第2のステータ(511)とロータ(512)との間の静電容量Cs2が増加し、上側の第1のステータ(510)とロータ(512)との間の静電容量Cs1が減少する。それによって、ΔCs2=ΔCs1である場合、差分容量はΔC=ΔCs2−ΔCs1=Cs20+ΔCs2−(Cs10−ΔCs1)=2ΔCs2となる。
図12a〜図12fは、デバイス層の厚さおよび異なるエッチング段階の深さを調整することによって、図示された製造方法を使用して製造することができるマルチレベルコーム構造のいくつかの典型的な変形形態を示す。
図12aは、第2の典型的な製造方法に従って製造された参照構造に対応する。ロータ(512)構造は、デバイス層の両面から一様に陥凹しており、ステータ(510,511)は、ステータフィンガの領域において陥凹している。
図12bは、ロータ(512)の中央部分(512a)がロータのフィンガよりも陥凹していない、または、ロータ(512)の中央部分(512a)が、デバイス層の面の下に陥凹していない参照構造の第1の変形形態を示す。他の陥凹深さのいずれとも深さが一致しないこのような追加の陥凹を生成するために、少なくとも1つの付加的な中間マスキングおよびエッチング段階をデバイスウェハ(100)の各側で行うことができる。これは、ロータ(512)内により多くの可動質量が存在するように、ロータ(512)の質量をどのようにして増加させることができるかの一例である。例えば、加速度計の場合、より多くのロータ質量は、より多くの垂直方向の変位およびより広い測定範囲を意味する。代替的に、ロータ中心部に加えられる質量をロータ中心部のxy寸法から低減し、ロータ構造に必要なチップ面積を小さくし、したがって、マイクロメカニカルデバイス全体のサイズを低減することを可能にすることができる。
図12cでは、ステータの典型的な陥凹領域であるステータフィンガ(510a、511a)は、図12aに示された設計よりもz次元において厚く作られており、z軸方向の移動の検出のために、断面C−C’に見られるように非常に薄いステータコームよりも、z軸方向における動きをより広い範囲で検出することを可能にする。デバイスウェハの異なる領域の陥凹をいずれかの側からエッチングすることにより、第1のステータフィンガ(510a)の下面は、垂直方向において第2のステータフィンガ(511a)の上面と同じ高さに設定されている。ステータフィンガ(510a、511a)の陥凹の深さの調整は、製造プロセスにおいて、異なる段階のエッチング深さを調整することによって管理することができ、それによって、この構造変化に対して追加の製造ステップは必要ない。さらに、ロータ(512)の中心は、ロータフィンガの陥凹とともにデバイス層の一方の面から陥凹しており、ロータフィンガは、デバイス層の他方の面からロータの中心よりも大きく陥凹している。他の陥凹深さのいずれとも深さが一致しない、いくつかのロータ部分のこのような追加の陥凹を生成するために、少なくとも1つの付加的な中間マスキングおよびエッチング段階を行うことができる。
図12dでは、ロータフィンガ512bの上縁が第1のステータフィンガ(510a)の下縁の下縁と同じ高さになり、ロータフィンガ512cの下縁が第2のステータフィンガ(511a)の上縁と同じ高さになるように、ロータフィンガ(512b、512c)が交互配置された構造が提示されている。ここで、応答関数の一般的な形式は異なり、2つの電極対(510a、512b;511a、512c)の各々が、他の電極対と逆の応答関数を有することを除いて、各コーム電極対は、図6に関連して説明した応答関数を想起させる応答関数を有し、ロータ(512)が上に動くと、第1の電極対(510a、512b)の出力が直線的に増加し、一方で第2の電極対(511a、512c)の出力は平坦であり、逆も成り立つ。各電極対(510a、512b;511a、512c)は、個々に、平衡位置から一方向のみの動きを検出することができるが、組み合わせて、線形出力応答関数が達成される。
図12eは、ロータフィンガの交互配置が図12dに示されているものとは反対の構造の別の変形例を示す。ここで、ロータフィンガ512bの下縁と第1のステータ(510a)のフィンガとは同じ高さにあり、ロータフィンガ512cの上縁と第2のステータ(511)のフィンガ(511a)とは同じ高さにある。ここで、応答の一般的な形式は、図12dに提示されたものとは反対である。2つの電極対の各々が、他の電極対と逆の応答関数を有することを除いて、各コーム電極対(510a、512b;511a、512c)の各々は、図6に関連して説明した応答関数を想起させる応答関数を有し、ロータ(512)が上に動くと、第1の電極対(510a、512b)の出力は平坦であり、一方で第2の電極対(511a、512c)の出力は線形的に減少し、逆も成り立つ。各コーム電極対(510a、512b;511a、512c)は、個々に、平衡位置から一方向のみの動きを検出することができるが、組み合わせて、線形出力応答関数が達成される。
図12fは、ロータ(512a)の中心部分が少なくとも部分的に陥凹した構造の変形を示す。他の陥凹深さのいずれとも深さが一致しない、いくつかのロータ部分のこのような追加の陥凹を生成するために、少なくとも1つの付加的な中間マスキングおよびエッチング段階を行うことができる。
これらの例は、主として垂直ロータ運動を駆動または検出することを意図した構造を示しているが、この方法で達成される正確な側方寸法は、垂直寸法、すなわちマイクロメカニカルデバイスのxy平面における動きを駆動および/または検出するのに適した構造を生成することさえ可能にする。このような場合、電極間の静電容量の変化は、電極間の距離の変化に基づく。
本実施形態による自己整合両面製造プロセスを用いることにより、コーム電極の設計は高度に調整可能である。すなわち、コーム電極の垂直重なりの量は、デバイスウェハの2つの面からのエッチング深さで調整することができ、コーム電極間の相対的な、慎重に設定された側方(水平)距離は、設計の側方寸法を規定する単一の高精度マスクを使用して高精度に調整することができる。製造プロセスは、非常に正確で小さな側方距離を規定することができるが、コーム電極は非常に緊密に設計され、チップ面積を節約することができる。
両面陥凹コーム構造により、応用設計の自由度が得られる。重要な特徴の1つは、生成される構造の質量バランスを取ることができることであり、すなわち、電極の質量を等しくすることができる。安定化の理由からデッドマス(機能しない質量)を設計に追加する必要はなく、xy平面内のマイクロメカニカルデバイス面積を減らすことができる。両面陥凹設計は完全に対称にすることができ、これによって設計がさらに縮小され、より小さい構造が可能になる。典型的な製品では、従来の片面陥凹構造から新規の両面陥凹構造に変更することにより、マイクロメカニカルデバイス要素サイズを最大30%減少させることができる。
片面エッチングプロセスでは、片面製造プロセスを使用してデバイスウェハの、したがってまたデバイス層の異なる面から陥凹した構造をデバイス内に生成することはいっそう困難である。米国特許第7214559号明細書に記載されているようないくつかのエッチング方法は、下からの陥凹構造を有効にするが、このプロセスは、デバイスの底面から陥凹される構造のためにウェットエッチング技法を使用することを可能にする追加のトレンチを必要とする。これは、これらの構造が水平にエッチングされるためである。
技術の進歩とともに、本発明の基本的な着想を様々な方法で実施することができることが、当業者には明らかである。それゆえ、本発明およびその実施形態は上記の例には限定されず、特許請求項の範囲内で様々に変化してもよい。

Claims (6)

  1. 均質なデバイスウェハ材料のみを含むデバイス層を備えるマイクロメカニカルデバイスであって、前記デバイス層が少なくとも1つのロータと少なくとも2つのステータとを有するマルチレベルコーム構造を備え、前記ロータの中央部分は、前記ロータの少なくとも1つのフィンガが前記デバイス層の前記少なくとも1つの表面の下に陥凹しているよりも少ない量だけ、前記デバイス層の少なくとも1つの表面の下に陥凹していることを特徴とする、マイクロメカニカルデバイス。
  2. 前記ロータおよび前記少なくとも2つのステータの少なくとも一部は、前記デバイス層の第1の表面から少なくとも2つの異なる陥凹深さまで少なくとも部分的に陥凹しており、前記ロータおよび前記少なくとも2つのステータの少なくとも一部は、前記デバイス層の第2の表面から少なくとも2つの異なる陥凹深さまで少なくとも部分的に陥凹している、請求項1に記載のマイクロメカニカルデバイス。
  3. 前記ロータおよび前記少なくとも2つのステータとは、第1のステータと前記ロータとによって形成される第1の電極対の出力値の変化が、第2のステータと前記ロータとによって形成される第2の電極対の出力値の変化と反対である、二重線形応答関数を有するコーム構造を備える、請求項1〜2のいずれか一項に記載のマイクロメカニカルデバイス。
  4. 第1のステータと前記ロータとによって形成される第1の電極対、および、第2のステータと前記ロータとによって形成される第2の電極対の直線的に変化する応答関数の領域は、それぞれの前記第1の電極対または前記第2の電極対のそれぞれの前記ステータおよび前記ロータの相対厚さによって、ならびに、平衡位置における各それぞれの前記第1の電極対または前記第2の電極対における前記ステータと前記ロータとの間の垂直重なりの量によって規定され、前記第1の電極対または前記第2の電極対の前記相対厚さおよび前記垂直重なりは、前記デバイス層の前記第1の表面および/または前記第2の表面からの前記第1のステータと前記第2のステータと前記ロータとの陥凹の量によって規定される、請求項に記載のマイクロメカニカルデバイス。
  5. 前記ステータおよび前記ロータの少なくとも1つは、前記少なくとも1つのステータのコームフィンガの垂直厚さよりも小さく、前記ロータのコームフィンガの垂直厚さよりも小さい量にわたって垂直寸法における平衡位置において重なっている、請求項4に記載のマイクロメカニカルデバイス。
  6. 前記ロータの中央部分は、前記ロータの少なくとも1つのフィンガが前記デバイス層の前記少なくとも1つの表面の下に陥凹しているよりも多い量だけ、前記デバイス層の少なくとも1つの表面の下に陥凹している、請求項1〜5のいずれか一項に記載のマイクロメカニカルデバイス。
JP2018511536A 2015-05-15 2016-05-09 マルチレベルマイクロメカニカル構造 Active JP6558495B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FI20155352 2015-05-15
FI20155352A FI126508B (en) 2015-05-15 2015-05-15 Method for manufacturing a multilevel micromechanical structure
FI20155843 2015-11-16
FI20155843A FI126516B (en) 2015-11-16 2015-11-16 A multi-level micromechanical structure
PCT/IB2016/052630 WO2016185313A1 (en) 2015-05-15 2016-05-09 A multi-level micromechanical structure

Publications (2)

Publication Number Publication Date
JP2018515353A JP2018515353A (ja) 2018-06-14
JP6558495B2 true JP6558495B2 (ja) 2019-08-14

Family

ID=56081521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018511536A Active JP6558495B2 (ja) 2015-05-15 2016-05-09 マルチレベルマイクロメカニカル構造

Country Status (6)

Country Link
US (1) US9764942B2 (ja)
EP (1) EP3294664B1 (ja)
JP (1) JP6558495B2 (ja)
CN (1) CN107667067B (ja)
TW (1) TWI636949B (ja)
WO (1) WO2016185313A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018210810B3 (de) 2018-06-29 2019-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanisches bauteil und verfahren zur herstellung
CN113120850B (zh) * 2019-12-31 2024-06-18 华为技术有限公司 一种微机电系统及其制备方法
CN111983257B (zh) * 2020-08-22 2022-08-05 范绪阁 一种基于悬浮二维材料及异质层悬挂质量块的加速度传感器
US11634320B2 (en) * 2021-02-22 2023-04-25 Taiwan Semiconductor Manufacturing Company Limited Micro-electromechanical system device including a precision proof mass element and methods for forming the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074890A (en) * 1998-01-08 2000-06-13 Rockwell Science Center, Llc Method of fabricating suspended single crystal silicon micro electro mechanical system (MEMS) devices
JP2002509808A (ja) 1998-01-15 2002-04-02 キオニックス・インコーポレイテッド 集積大面積ミクロ構造体およびミクロメカニカルデバイス
US6287885B1 (en) * 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
US6541831B2 (en) 2000-01-18 2003-04-01 Cornell Research Foundation, Inc. Single crystal silicon micromirror and array
US6753638B2 (en) 2000-02-03 2004-06-22 Calient Networks, Inc. Electrostatic actuator for micromechanical systems
US6744173B2 (en) 2000-03-24 2004-06-01 Analog Devices, Inc. Multi-layer, self-aligned vertical combdrive electrostatic actuators and fabrication methods
US6887391B1 (en) 2000-03-24 2005-05-03 Analog Devices, Inc. Fabrication and controlled release of structures using etch-stop trenches
US6571628B1 (en) * 2000-10-16 2003-06-03 Institute Of Microelectronics Z-axis accelerometer
US6739189B2 (en) * 2001-04-26 2004-05-25 Samsung Electronics Co., Ltd. Micro structure for vertical displacement detection and fabricating method thereof
KR100373739B1 (ko) 2001-05-07 2003-02-26 조동일 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US6770506B2 (en) 2002-12-23 2004-08-03 Motorola, Inc. Release etch method for micromachined sensors
TWI234819B (en) * 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method
US7422928B2 (en) 2003-09-22 2008-09-09 Matsushita Electric Works, Ltd. Process for fabricating a micro-electro-mechanical system with movable components
KR100574465B1 (ko) 2004-05-21 2006-04-27 삼성전자주식회사 수직 단차 구조물의 제작 방법
CN1605871A (zh) * 2004-10-18 2005-04-13 北京大学 梳齿电容式z轴加速度计及其制备方法
US7273762B2 (en) 2004-11-09 2007-09-25 Freescale Semiconductor, Inc. Microelectromechanical (MEM) device including a spring release bridge and method of making the same
KR100695153B1 (ko) 2005-06-15 2007-03-14 삼성전자주식회사 수직 콤전극을 구비한 액츄에이터
CN101133332B (zh) * 2005-11-22 2011-01-26 凯奥尼克公司 三轴加速度计
KR100723416B1 (ko) 2005-12-19 2007-05-30 삼성전자주식회사 선형 대변위 거동이 가능한 수직 콤전극 구조
US7357874B2 (en) * 2006-04-12 2008-04-15 Jds Uniphase Corporation Staggered vertical comb drive fabrication method
KR100817813B1 (ko) 2006-04-28 2008-03-31 재단법인서울대학교산학협력재단 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법
JP4600345B2 (ja) * 2006-04-28 2010-12-15 パナソニック電工株式会社 静電容量式センサ
US7469588B2 (en) 2006-05-16 2008-12-30 Honeywell International Inc. MEMS vertical comb drive with improved vibration performance
KR100790879B1 (ko) * 2006-06-13 2008-01-03 삼성전자주식회사 맴스 디바이스의 콤전극 형성 방법
US7911672B2 (en) * 2006-12-26 2011-03-22 Zhou Tiansheng Micro-electro-mechanical-system micromirrors for high fill factor arrays and method therefore
US20080290494A1 (en) 2007-05-21 2008-11-27 Markus Lutz Backside release and/or encapsulation of microelectromechanical structures and method of manufacturing same
JP2009216693A (ja) 2008-02-13 2009-09-24 Denso Corp 物理量センサ
JP4737276B2 (ja) 2008-11-10 2011-07-27 株式会社デンソー 半導体力学量センサおよびその製造方法
US8418555B2 (en) 2009-06-26 2013-04-16 Honeywell International Inc. Bidirectional, out-of-plane, comb drive accelerometer
JP4915440B2 (ja) 2009-08-07 2012-04-11 株式会社デンソー 半導体装置の製造方法
CN103717997B (zh) * 2011-08-09 2016-03-02 丰田自动车株式会社 位移量监视电极的构造
CN102491253B (zh) * 2011-11-29 2014-08-20 北京大学 一种不等高硅结构的加工方法

Also Published As

Publication number Publication date
CN107667067B (zh) 2019-09-13
CN107667067A (zh) 2018-02-06
JP2018515353A (ja) 2018-06-14
TW201700390A (zh) 2017-01-01
US20160332864A1 (en) 2016-11-17
EP3294664B1 (en) 2024-08-21
TWI636949B (zh) 2018-10-01
WO2016185313A1 (en) 2016-11-24
EP3294664A1 (en) 2018-03-21
US9764942B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
US9969615B2 (en) Manufacturing method of a multi-level micromechanical structure on a single layer of homogenous material
JP6558495B2 (ja) マルチレベルマイクロメカニカル構造
TWI628138B (zh) 一種製造一微機電系統結構的方法
JP2007210083A (ja) Mems素子及びその製造方法
US7505245B2 (en) Semiconductor physical quantity sensor and method for manufacturing the same
JP6893179B2 (ja) 直交同調ための傾斜電極を有するmems慣性測定装置
JP2007309936A (ja) 改善された振動性能をもつmems垂直櫛形駆動装置
JP2011022137A (ja) Mems装置及びその製造方法
JPH06123632A (ja) 力学量センサ
JP7196891B2 (ja) 密度を高めたmems素子
FI126516B (en) A multi-level micromechanical structure
Ayazi The HARPSS process for fabrication of precision MEMS inertial sensors
JP4362739B2 (ja) 振動型角速度センサ
CN117342516A (zh) 一种mems垂直电极结构的制造方法
KR100620288B1 (ko) 갭 필러를 이용한 진공 부유 구조체 및 이의 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R150 Certificate of patent or registration of utility model

Ref document number: 6558495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150