JP6544012B2 - Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法 - Google Patents

Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法 Download PDF

Info

Publication number
JP6544012B2
JP6544012B2 JP2015083234A JP2015083234A JP6544012B2 JP 6544012 B2 JP6544012 B2 JP 6544012B2 JP 2015083234 A JP2015083234 A JP 2015083234A JP 2015083234 A JP2015083234 A JP 2015083234A JP 6544012 B2 JP6544012 B2 JP 6544012B2
Authority
JP
Japan
Prior art keywords
film
substrate
crn
conductive film
mask blank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015083234A
Other languages
English (en)
Other versions
JP2015215602A (ja
Inventor
陰山 淳一
淳一 陰山
和幸 林
和幸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2015083234A priority Critical patent/JP6544012B2/ja
Publication of JP2015215602A publication Critical patent/JP2015215602A/ja
Application granted granted Critical
Publication of JP6544012B2 publication Critical patent/JP6544012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24Reflection masks; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体製造等に使用されるEUV(Extreme Ultra Violet:極端紫外)リソグラフィ用反射型マスクブランク(以下、本明細書において、「EUVマスクブランク」という。)、および該マスクブランクの製造に使用される機能膜付基板(以下、本明細書において、「マスクブランク用機能膜付基板」という。)、ならびにそれらの製造方法に関する。
本発明におけるマスクブランク用機能膜付基板とは、基板上に導電膜が形成された導電膜付基板、および、基板上に多層反射膜が形成された多層反射膜付基板を指す。
従来、半導体産業において、Si基板等に微細なパターンからなる集積回路を形成する上で必要な微細パターンの転写技術として、可視光や紫外光を用いたフォトリソグラフィ法が用いられてきた。しかし、半導体デバイスの微細化が加速している一方で、従来のフォトリソグラフィ法の限界に近づいてきた。フォトリソグラフィ法の場合、パターンの解像限界は露光波長の1/2程度であり、液浸法を用いても露光波長の1/4程度と言われており、ArFエキシマレーザ(193nm)の液浸法を用いても45nm程度が限界と予想される。そこで45nm以降の露光技術として、ArFエキシマレーザよりさらに短波長のEUV光を用いた露光技術であるEUVリソグラフィが有望視されている。本明細書において、EUV光とは、軟X線領域または真空紫外線領域の波長の光線をさし、具体的には波長10〜20nm程度、特に13.5nm±0.3nm程度の光線をさす。
EUV光は、あらゆる物質に対して吸収されやすく、かつこの波長で物質の屈折率が1に近いため、従来の可視光または紫外光を用いたフォトリソグラフィのような屈折光学系を使用できない。このため、EUV光リソグラフィでは、反射光学系、すなわち反射型フォトマスクとミラーとが用いられる。
マスクブランクは、フォトマスク製造用のパターニング前の積層体である。反射型フォトマスク用のマスクブランクの場合、ガラス製等の基板上にEUV光を反射する反射層と、EUV光を吸収する吸収層とがこの順で形成された構造を有している。反射層としては、EUV光に対して高屈折率を示す高屈折層とEUV光に対して低屈折率を示す低屈折層とを交互に積層することで、光線を層表面に照射した際の光線反射率、より具体的にはEUV光を層表面に照射した際の光線反射率が高められた多層反射膜が通常使用される。吸収層には、EUV光に対する吸収係数の高い材料、具体的にはたとえば、CrやTaを主成分とする材料が用いられる。
多層反射膜および吸収層は、イオンビームスパッタリング法、マグネトロンスパッタリング法といったスパッタリング法を用いてガラス基板の光学面上に成膜される。多層反射膜および吸収層を成膜する際、ガラス基板は保持手段によって保持される。ガラス基板の保持手段として、機械的チャックおよび静電チャックがあるが、発塵性の問題から、多層反射膜および吸収層を成膜する際のガラス基板の保持手段、特に多層反射膜を成膜する際のガラス基板の保持手段としては、静電チャックによる吸着保持が好ましく用いられる。
また、マスクパターニングプロセス時、あるいは露光時のマスクハンドリングの際にも、ガラス基板の保持手段として静電チャックによる吸着保持が用いられる。
静電チャックは、半導体装置の製造プロセスにおいて、シリコンウェハの吸着保持に従来用いられている技術である。このため、ガラス基板のように、誘電率および導電率の低い基板の場合、シリコンウェハの場合と同程度のチャック力を得るには、高電圧を印加する必要があるため、絶縁破壊を生じる危険性がある。
このような問題を解消するため、特許文献1には、基板の静電チャッキングを促進する層として、通常のCr以外の材料、例えばSi,Mo,酸窒化クロム(CrON)、又はTaSiのような、ガラス基板よりも高い誘電率および高い導電率の物質からなる裏面コーティング(導電膜)を有するマスク基板が記載されている。
しかしながら、特許文献1に記載のマスク基板は、ガラス基板に対するCrON膜の付着力が弱いので、多層反射膜や吸収層を成膜する際に、ガラス基板とCrON膜との間で膜剥れが生じてパーティクルが発生するという問題を有している。特に、静電チャックとCrON膜と、の境界近傍では、基板回転による静電チャックとの境界近傍に加わる力が原因で、膜剥れが発生しやすい。
また、特許文献1に記載のマスク基板は、基板の面取面と側面を含む片面全面に導電膜が形成されているので、とりわけ基板の面取面と側面は、面取面と側面に導電膜が斜めに形成されることによる膜付着力が特に弱い状況において、静電チャック時の基板の反りや、ロボットアームのエンドエフェクタの接触などにより、膜剥れが発生しやすい。
このような静電チャック時などに導電膜の膜剥れ等によってパーティクルが発生すると、例えば、EUVマスクブランクから電子線照射等によるマスクパターンを形成してEUVマスクを作製する工程における高品質なEUVマスクの実現や、EUVマスクによる露光工程における高精度な転写の実現を阻害するおそれがある。従来の露光用透過型マスクを用いたパターン転写の場合には、露光光の波長が紫外域で比較的長い(157〜248nm程度)ため、マスク面に凹凸欠陥が生じても、これが重大な欠陥とまではなりにくく、そのため従来では成膜時のパーティクルの発生は課題としては格別認識されていなかった。しかしながら、EUV光のような短波長の光を露光光として用いる場合には、マスク面上の微細な凹凸欠陥があっても、転写像への影響が大きくなるため、パーティクルの発生は無視できない。
上記の問題点を解決するため、特許文献2は、導電膜を設けた基板の静電チャック時の導電膜の膜剥れ等によるパーティクルの発生を抑制した多層反射膜付き基板、パーティクルによる表面欠陥の少ない高品質の露光用反射型マスクブランク、及びパーティクルによるパターン欠陥のない高品質の露光用反射型マスクを開示している。
特許文献2に記載の多層反射膜付き基板では、上記の問題点を解決するため、導電膜を形成する材料を、導電膜の膜厚方向で組成が異なっており、導電膜のうち基板側には、窒素(N)を含み、導電膜のうち表面側には、酸素(O)及び炭素(C)の少なくとも何れか一方を含む構成としている。導電膜をこのように構成する理由として、導電膜の基板側に窒素(N)が含まれていることにより、基板に対する導電膜の密着力が向上して導電膜の膜剥れを防止し、さらに導電膜の膜応力が低減されるので、静電チャックと基板との密着力を大きくできると記載されている。一方、導電膜の表面側に、酸素(O)及び炭素(C)の少なくとも何れか一方が含まれていることにより、導電膜表面が適度に荒れ、静電チャック時の静電チャックと基板との密着力が大きくなり、静電チャックと基板との間で発生する擦れを防止できるとしている。なお、酸素(O)を含む場合、導電膜表面の表面粗さが適度に荒れる(表面粗さが大きくなる)ことにより、静電チャックと基板との密着力が向上しており、炭素(C)を含む場合、導電膜の比抵抗を低減できるので、静電チャックと基板との密着力が向上すると記載されている。
特許文献2に記載の多層反射膜付き基板では、導電膜の表面側に酸素(O)及び炭素(C)の少なくとも何れか一方を含むことにより導電膜表面を適度に荒れた状態とすることで静電チャック時の静電チャックと基板との密着力が大きくなり、静電チャックと基板との間で発生する擦れを防止できるとされているが、仮に擦れが生じてしまった場合、表面粗さが大きいと、逆に膜剥がれや膜の削れが生じやすく、パーティクル発生の原因となるという問題がある。また、表面粗さが大きい場合、静電チャック時に静電チャック上のパーティクル(静電チャック材料、成膜中の膜材料であるMo,Si等)が導電膜に付着しやすく、また洗浄しにくいため、それが後工程(搬送、洗浄、検査)で落下し、新たな欠陥となるという問題がある。
また、導電膜の基板側がCrNである場合、窒素(N)の含有量が40〜60at%であるため、導電膜のシート抵抗が十分低くならず、静電チャックによるチャック力を十分高めることができない。この結果、静電チャックに対する導電膜付基板の密着性を十分高めることができない。
特許文献2に記載の多層反射膜付き基板における上記した問題点を解決するため、本願出願人は、特許文献3において、導電膜がクロム(Cr)および窒素(N)を含有し、該導電膜におけるNの平均濃度が0.1at%以上40at%未満であり、該導電膜の少なくとも表面の結晶状態がアモルファスであり、該導電膜のシート抵抗値が27Ω/□以下であり、該導電膜の表面粗さ(rms)が0.5nm以下であることを特徴とするEUVマスクブランク用の導電膜付基板を提案している。また、該導電膜付基板を用いて作製されるEUVマスクブランク、該マスクブランク用の多層反射膜付基板、および、該マスクブランクを用いて作製される反射型マスクを提案している。
特許文献3に記載の導電膜付基板は、また、導電膜表面の表面粗さが小さいことにより、静電チャックとの密着性を向上する。また、導電膜のシート抵抗が低いことにより、静電チャックによるチャック力が向上する。この結果、該導電膜付基板を静電チャックに固定してEUVマスクブランクの製造に使用した際に、静電チャックとの密着性が向上する。このように、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止される。
特表2003−501823号公報 特開2005−210093号公報 再公表特許2008−072706号公報
特許文献3に記載の導電膜付基板は、導電膜表面の表面粗さが小さいことにより、静電チャックとの密着性が向上する、としている。しかしながら、パーティクルに起因する欠点密度の要求がさらに高まる中で、静電チャックとの密着性をより向上させるため、導電膜の表面粗さを最小限にする必要性が出てきた。
特許文献3に記載の導電膜は、クロム(Cr)および窒素(N)を含有するが、このような組成の導電膜の表面には、不可避的に自然酸化膜が形成される。自然発生的に形成される表面酸化膜(自然酸化膜)は、形成条件を制御できないため、その膜厚にはばらつきがある。このような、表面酸化膜における膜厚のばらつきが、導電膜の表面粗さ(rms)を大きくする原因となり、これが静電チャックとの密着性の向上を阻害する可能性があることを見出した。
本発明は、上記した従来技術の問題点を解決するため、シート抵抗が低く、表面平滑性に優れた導電膜を有するEUVマスクブランク用の導電膜付基板およびその製造方法の提供を目的とする。
また、本発明は、該導電膜付基板を用いたEUVマスクブランク用の多層反射膜付基板、およびEUVマスクブランクの提供を目的とする。
上記した目的を達成するため、本発明は、基板上に導電膜が形成された、EUVリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、
前記導電膜が、基板側に形成される層(下層)と、前記下層の上に形成される層(上層)の少なくとも二層を有し、
前記導電膜の下層が、クロム(Cr)および窒素(N)を含有するCrN系膜であり、
前記導電膜の上層が、Cr、Nおよび酸素(O)を含有するCrON系膜であり、
前記CrN系膜は、CrおよびNの合計含有率が85at%以上であり、かつ、CrとNの組成比(原子比)がCr:N=9.5:0.5〜3:7であり、
前記CrON系膜は、Cr、NおよびOの合計含有率が85at%以上であり、かつ、Crと(N+O)の組成比(原子比)がCr:(N+O)=9.5:0.5〜3:7であり、
前記CrON系膜の膜厚が0.5〜3nmであり、該CrON系膜の膜厚分布の標準偏差が0.18nm以下であることを特徴とする導電膜付基板を提供する。
本発明の導電膜付基板において、前記下層と前記基板との間に、第2の下層をさらに有し、該第2の下層がCrおよびOを含有するCrO系膜であり、該CrO系膜は、CrおよびOの合計含有率が85%以上であり、かつ、CrとOの組成比(原子比)がCr:O=9:1〜3:7であってもよい。
本発明の導電膜付基板において、前記導電膜を構成する各層は、さらに、H、B、Al、Ag、Co、Cu、Fe、Hf、In、Mo、Ni、Nb、Si、Ta、Ti、ZnおよびZrからなる群から選択される少なくとも1種の元素を合計含有率で15at%以下含有してもよい。
本発明の導電膜付基板において、前記下層の膜厚が50〜500nmであることが好ましい。
本発明の導電膜付基板において、前記第2の下層の膜厚が1〜30nmであることが好ましい。
本発明の導電膜付基板において、前記導電膜のシート抵抗値が、20Ω/□以下であることが好ましい。
本発明の導電膜付基板において、前記導電膜の下層の結晶状態が、アモルファスであることが好ましい。
本発明の導電膜付基板において、前記導電膜の上層の結晶状態が、アモルファスであることが好ましい。
本発明の導電膜付基板において、前記導電膜の第2の下層の結晶状態が、アモルファスであることが好ましい。
本発明の導電膜付基板において、前記導電膜(の上層)の表面粗さ(rms)が0.5nm以下であることが好ましい。
また、本発明は、本発明の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるEUVリソグラフィ用反射型マスクブランクの多層反射膜付基板(以下、本明細書において、「本発明の多層反射膜付基板」という。)を提供する。
また、本発明は、本発明の多層反射膜付基板の多層反射膜上に吸収層を形成してなるEUVリソグラフィ用反射型マスクブランク(以下、本明細書において、「本発明のEUVマスクブランク」という。)を提供する。
また、本発明は、本発明のEUVマスクブランクをパターニングしたEUVリソグラフィ用反射型マスク(以下、本明細書において、「本発明のEUVマスク」という。)を提供する。
また、本発明は、スパッタリング法を用いて、基板上にクロム(Cr)および窒素(N)を含有するCrN系膜を形成した後、該CrN系膜を110〜170℃の温度で加熱処理する、導電膜付基板の製造方法を提供する。
また、本発明は、スパッタリング法を用いて、基板上にクロム(Cr)および酸素(O)を含有するCrO系膜を形成し、該CrO系膜上に、Crおよび窒素(N)を含有するCrN系膜を形成した後、該CrN系膜を110〜170℃の温度で加熱処理する、導電膜付基板の製造方法を提供する。
また、本発明は、EUVリソグラフィ用反射型マスクブランクの製造に使用される多層反射膜付基板の製造方法であって、
スパッタリング法を用いて、基板上にクロム(Cr)および窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成した後、該CrN系膜を110〜170℃の温度で加熱処理する、多層反射膜付基板の製造方法を提供する。
また、本発明は、EUVリソグラフィ用反射型マスクブランクの製造に使用される多層反射膜付基板の製造方法であって、
スパッタリング法を用いて、基板上にクロム(Cr)および酸素(O)を含有するCrO系膜を形成し、該CrO系膜上に、Crおよび窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成した後、該CrN系膜を110〜170℃の温度で加熱処理する、多層反射膜付基板の製造方法を提供する。
本発明の多層反射膜付基板の製造方法において、前記多層反射膜上に保護層を形成してもよい。ここで、前記保護層を形成した後、前記CrN系膜を110〜170℃の温度で加熱処理してもよい。
また、本発明は、EUVリソグラフィ用反射型マスクブランクの製造方法であって、
スパッタリング法を用いて、基板上にクロム(Cr)および窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成し、前記多層反射膜上にEUV光を吸収する吸収層を形成した後、
該CrN系膜を110〜170℃の温度で加熱処理する、EUVリソグラフィ用反射型マスクブランクの製造方法を提供する。
また、本発明はEUVリソグラフィ用反射型マスクブランクの製造方法であって、
スパッタリング法を用いて、基板上にクロム(Cr)および酸素(O)を含有するCrO系膜を形成し、該CrO系膜上に、Crおよび窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成し、前記多層反射膜上にEUV光を吸収する吸収層を形成した後、
該CrN系膜を110〜170℃の温度で加熱処理する、EUVリソグラフィ用反射型マスクブランクの製造方法を提供する。
本発明のEUVリソグラフィ用反射型マスクブランクの製造方法において、前記多層反射膜上に保護層を形成し、該保護層上に吸収層を形成してもよい。
本発明の導電膜付基板は、導電膜表面側の膜厚のばらつきを小さくすることにより、導電膜表面における表面粗さを小さくすることで、静電チャックとの密着性を向上する。また、導電膜のシート抵抗が低いことにより、静電チャックによるチャック力が向上する。この結果、該導電膜付基板を静電チャックに固定してEUVマスクブランクの製造に使用した際に、静電チャックとの密着性が向上する。このように、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が抑制される。
図1は、本発明の導電膜付基板の模式図である。 図2は、本発明の多層反射膜付基板の模式図である。 図3は、本発明のEUVマスクブランクの模式図である。
以下、図面を参照して本発明を説明する。図1は、本発明の導電膜付基板の模式図である。図1において、成膜用の基板1の一方の面側には導電膜2が形成されている。基板1に多層反射膜および吸収層を成膜する際、基板1は導電膜2を介して静電チャックに固定される。後で述べるように、多層反射膜および吸収層は、基板1の導電膜2が形成されている面に対して反対側(成膜面)に成膜される。要するに、導電膜2は、基板1の成膜面に対して裏面側に形成された裏面導電膜である。
図1に示すように、本発明における導電膜2は、基板1側に形成される下層21と、該下層21の上に形成される上層22の二層構造をなしている。
二層構造の導電膜2のうち、下層21が導電膜2全体を低抵抗化させる機能を担う。一方、上層22は、前述するように不可避的に形成される自然酸化膜を含む層であるが、それの膜厚の面内ばらつきを小さくすることで、導電膜2表面の表面粗さを小さくして、静電チャックのチャック面と導電膜2との密着性を向上させる機能を担う。このような構成とすることで、導電膜2のシート抵抗を低くしつつ、導電膜2と静電チャックのチャック面との密着性を向上できる。静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が抑制される。
上記の機能を達成するため、導電膜2の下層21は、基板1の材料よりも高い誘電率および導電率を有することが求められる。
また、下層21表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。下層21表面の平滑性が向上すると、該下層21上に形成される上層22についても表面の平滑性が向上し、導電膜2表面の平滑性が向上することが期待される。
なお、本明細書において、「結晶状態がアモルファスである」と言った場合、全く結晶構造を持たないアモルファス構造となっているもの以外に、微結晶構造のものを含む。
下層21の結晶状態がアモルファスであること、すなわち、アモルファス構造であること、または微結晶構造であることは、X線回折(XRD)法によって確認できる。下層21の結晶状態がアモルファス構造であるか、または微結晶構造であれば、XRD測定により得られる回折ピークにシャープなピークが見られない。
上記を満たすため、下層21は、クロム(Cr)および窒素(N)含有するCrN系膜である。ここで、該CrN系膜は、CrおよびNの合計含有率が85%以上であり、かつ、CrとNの組成比がCr:N=9.5:0.5〜3:7である。
CrN系膜において、CrおよびNの合計含有率が85%未満だと、該CrN系膜の結晶状態がアモルファスとならず、該CrN系膜表面の平滑性が低下し、表面粗さが大きくなるおそれがある。CrおよびNの合計含有率は、87%以上が好ましく、90%以上がより好ましい。
CrN系膜において、Crが上記の組成比よりも多いと、硬度が低く、静電チャック時に膜が損傷し発塵するおそれがある。一方、Nが上記の組成比よりも多いと、硬度が高く、静電チャック時に静電チャックを損傷し、やはり発塵の原因となり得る。
CrとNの組成比は9.5:0.5〜6:4が好ましく、9.5:0.5〜6.5:3.5がより好ましく、9.5:0.5〜7:3がさらに好ましい。
本発明におけるCrN系膜は、さらに水素(H)、ホウ素(B)、アルミニウム(Al)、銀(Ag)、コバルト(Co)、銅(Cu)、鉄(Fe)、ハフニウム(Hf)、インジウム(In)、モリブデン(Mo)、ニッケル(Ni)、ニオブ(Nb)、ケイ素(Si)、タンタル(Ta)、チタン(Ti)、亜鉛(Zn)およびジルコニウム(Zr)からなる群から選択される少なくとも1種の元素を合計含有率で15at%以下含有してもよい。これらの元素は、合計含有率で15at%以下含有することで、CrN系膜の結晶構造をアモルファスにすること、および、それによりCrN膜表面を平滑することに寄与する。この効果を得るには、これらの元素の合計含有率が0.1〜15at%が好ましく、0.1〜13at%がより好ましく、0.1〜10at%がさらに好ましく、0.1〜8at%が特に好ましい。
なお、上記の元素の中でも、Hが、上述した効果を得るうえで好ましい。
下層21は、上記の構成のCrN系膜であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。
平滑性に関して、下層21の表面粗さ(rms)は0.5nm以下が好ましい。下層21の表面粗さ(rms)が0.5nm以下であれば、下層21表面が十分平滑であるため、該下層21上に形成される上層22の表面粗さ(rms)も0.5nm以下になることが期待される。とくに、上層22は、後述するようにその膜厚が0.5〜3nmと薄膜であるので、上層22の表面粗さ、即ち、導電膜2の表面粗さは、下層21の表面粗さの影響を受けやすい。なお、下層21の表面粗さは原子間力顕微鏡(Atomic Force Microscope)を用いて測定できる。
下層21の表面粗さ(rms)は0.4nm以下がより好ましく、0.3nm以下がさらに好ましい。
また、下層21の膜厚は、50〜500nmが好ましい。導電膜2全体を低抵抗化させる機能を担う下層21の膜厚が50nm未満だと、導電膜2のシート抵抗を低くできないおそれがある。一方、下層21の膜厚が500nmより大きいと、膜厚の増加は下層21の機能の向上にはもはや寄与せず、下層21の形成に要する時間が増加し、下層21、ひいては導電膜2の形成に要するコストが増加する。また、下層21、ひいては導電膜2の膜厚が必要以上に大きくなるため、膜剥れが発生するおそれが増加する。
下層21の膜厚は、70〜450nmがより好ましく、160〜400nmがさらに好ましい。
上記の機能を達成するため、導電膜2の表面をなす上層22は、導電膜2表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。導電膜2表面の平滑性に優れることが求められるのは、静電チャックのチャック面と導電膜2との密着性を向上させるためである。静電チャックのチャック面と導電膜2との密着性の向上により、導電膜付基板を静電チャックで吸着保持した際に、静電チャックと導電膜2との擦れによるパーティクルの発生を抑制できる。
また、導電膜2の一部をなす上層22は、基板1の材料よりも高い誘電率および導電率を有することが好ましい。
上記を満たすため、上層22は、Cr、Nおよび酸素(O)を含有するCrON系膜である。ここで、該CrON系膜は、Cr、OおよびNの合計含有率が85%以上であり、かつ、Crと(O+N)の組成比がCr:(O+N)=9.5:0.5〜3:7である。
CrON系膜において、Cr、NおよびOの合計含有率が85%未満だと、該CrON系膜の結晶状態がアモルファスとならず、該CrON系膜表面の平滑性が低下し、表面粗さが大きくなるおそれがある。Cr、NおよびOの合計含有率は、87%以上が好ましく、90%以上がより好ましい。
CrON系膜において、Crが上記の組成比よりも多いと、硬度が低く、静電チャック時に膜が損傷し発塵するおそれがある。一方、O+Nが上記の組成比よりも多いと、成膜中に欠点が増加するおそれがある。これにより、露光における静電チャック時に基板に歪みを生じさせパターンの転写を歪ませるおそれがある。CrとO+Nの組成比は9.5:0.5〜6:4が好ましく、9.5:0.5〜6.5:3.5がより好ましく、9.5:0.5〜7:3がさらに好ましい。
CrON系膜において、OとNの組成比は、O:N=1:10〜10:1が好ましい。Oが上記の組成比よりも多いと、硬度が低く、静電チャック時に膜が損傷し発塵するおそれがある。一方Nが上記の組成比よりも多いと成膜中に欠点が増加するおそれがある。これにより、露光における静電チャック時に基板に歪みを生じさせパターンの転写を歪ませるおそれがある。OとNの組成比は1:9〜9:1が好ましく、1:8〜8:1がより好ましく、1:7〜7:1がさらに好ましい。
本発明におけるCrON系膜は、さらにH、B、Al、Ag、Co、Cu、Fe、Hf、In、Mo、Ni、Nb、Si、Ta、Ti、ZnおよびZrからなる群から選択される少なくとも1種の元素を合計含有率で15at%以下含有してもよい。これらの元素は、合計含有率で15at%以下含有することで、CrON系膜の結晶構造をアモルファスにすること、および、それによりCrON膜表面を平滑することに寄与する。この効果を得るには、これらの元素の合計含有率が0.1〜15at%が好ましく、0.1〜13at%がより好ましく、0.1〜10at%がさらに好ましく、0.1〜8at%が特に好ましい。
なお、上記の元素の中でも、Hが、上述した効果を得るうえで好ましい。
上層22は上記の構成のCrON系膜であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。
平滑性に関して、上層22の表面粗さ(rms)は0.5nm以下が好ましい。導電膜2の表面をなす上層22の表面粗さ(rms)が0.5nm以下であれば、静電チャックとの密着性が向上し、静電チャックと導電膜2との擦れによるパーティクルの発生が防止される。上層22の表面粗さは原子間力顕微鏡を用いて測定できる。
上層22の表面粗さ(rms)は0.4nm以下がより好ましく、0.3nm以下がさらに好ましい。
なお、本発明における表面粗さ(rms)とは、JIS−B0601に基づく二乗平均平方根粗さRq(旧RMS)を指す。
CrON系膜の膜厚は、0.5〜3nmである。CrON系膜の膜厚が0.5nm未満だと、均一な膜形成がなされない問題がある。一方、CrON系膜の膜厚が3nm超だと、自然酸化膜ではなくスパッタリング法などを使用する意図的な成膜方法により実現する膜厚のレベルであり、表面粗さの制御に困難性がある。
また、CrON系膜の膜厚の下限は、0.7nmが好ましく、0.9nmがより好ましく、1.1nmがさらに好ましい。また、CrON系膜の膜厚の上限は、2.8nmが好ましく、2.6nmがより好ましく、2.4nmがさらに好ましい。
なお、本発明における膜厚は、例えば、X線反射率分析法(Rigaku社製、Smartlab HTP)による測定結果に基づく値により特定できる。
本発明におけるCrON系膜は、膜厚が上記範囲であることに加えて、その膜厚のばらつきが小さい。本発明では、膜厚のばらつきの指標として、膜厚分布の標準偏差を用いる。本発明のCrON系膜は、膜厚分布の標準偏差が0.18nm以下であることで、導電膜表面をなすCrON系膜の表面における表面粗さが小さく、静電チャックとの密着性が向上する。つまり、下層21であるCrN系膜の(上層22側の)表面は、所定の表面粗さを有するが、CrN系膜上に形成される上層22であるCrON系膜が、その膜厚に大きなばらつきがあると、CrON系膜の表面粗さは、CrN系膜の表面粗さからさらに大きい値を有することになる。そのため、CrN系膜の膜厚のばらつきを小さくすることで、CrN系膜の表面粗さに付加されるCrON系膜の表面粗さ、即ち、導電膜2の表面粗さの増加を抑制でき、その結果、静電チャックのチャック面との密着性を向上できる。
CrON系膜の膜厚分布の標準偏差は、例えば、X線反射率分析法を用いて、膜厚分布、とくに、CrON膜の表面の中心から周辺に向けての膜厚分布を測定することで、CrON膜の標準偏差を求めることができる。
CrON系膜の膜厚分布の標準偏差は、0.18nm以下が好ましく、0.15nm以下がより好ましく、0.1nm以下がさらに好ましい。
本発明におけるCrON系膜は、該CrON系膜の表面における表面粗さが小さいことで、静電チャックとの密着性が向上する。つまり、前述のとおり上層22に相当するCrON系膜は薄膜であるため、下層21に相当するCrN系膜の表面粗さによって、概ね、表面粗さのレベルが決まってくるが、上層22の膜厚分布の標準偏差を0.18nm以下にすることで、下層21の表面粗さから上層22に上乗せされる表面粗さ、即ち、導電膜2の表面粗さの増大を抑制できる。このように、本発明では、表面粗さの指標として、上層22に相当するCrON系膜の膜厚分布の標準偏差を用いて、上層22のみの膜厚の均一性のレベルから、表面粗さの抑制レベルを評価する。
また、本発明における導電膜2は、下層21をなすCrN系膜と、基板1と、の間に、第2の下層を形成してもよい。この場合、第2の下層は、基板1と導電膜2との密着性を向上させる密着性改善層としての機能を担う。このような構成とすることで、導電膜2のシート抵抗を低くしつつ、基板からの導電膜の剥離が起こりにくくして欠点の発生を抑制できる。
上記の機能を達成するため、第2の下層は、基板1との密着性に優れることが求められる。
また、導電膜2の一部をなす第2の下層は、基板1の材料よりも高い誘電率および導電率が求められる。
さらにまた、第2の下層の表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。第2の下層の表面の平滑性が向上すると、該第2の下層上に形成される下層21、さらには、下層21上に形成される上層22についても表面の平滑性が向上し、導電膜2表面の平滑性が向上することが期待される。
上記を満たすため、第2の下層は、CrおよびOを含有するCrO系膜である。該CrO系膜は、CrおよびOの合計含有率が85at%以上であり、かつ、CrとOの組成比(原子比)がCr:O=9:1〜3:7である。
CrO系膜において、CrおよびOの合計含有率が85at%未満だと、該CrO系膜の結晶状態がアモルファスとならず、該CrO系膜表面の平滑性が低下し、表面粗さが大きくなるおそれがある。CrおよびOの合計含有率は、87at%以上が好ましく、90at%以上がより好ましく、92at%以上がさらに好ましい。
CrO系膜において、Crが上記の組成比よりも多いと、基板との密着力が低下する問題がある。一方、Oが上記の組成比よりも多いと、欠点が増加するおそれがある。
CrとOの組成比は、9:1〜2.5:7.5が好ましく、8.5:1.5〜2.5:7.5がより好ましく、8:2〜2.5:7.5がさらに好ましい。
本発明におけるCrO系膜は、さらにH、B、Al、Ag、Co、Cu、Fe、Hf、In、Mo、Ni、Nb、Si、Ta、Ti、ZnおよびZrからなる群から選択される少なくとも1種の元素を合計含有率で15at%以下含有してもよい。これらの元素は、合計含有率で15at%以下含有することで、CrO系膜の結晶構造をアモルファスにすること、および、それによりCrO系膜表面を平滑することに寄与する。この効果を得るには、これらの元素の合計含有率が0.1〜15at%が好ましく、0.1〜13at%がより好ましく、0.1〜10at%がさらに好ましく、0.1〜8at%が特に好ましい。
なお、上記の元素の中でも、Hが、上述した効果を得るうえで好ましい。
第2の下層は、上記の構成のCrO系膜であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。
平滑性に関して、第2の下層の表面粗さ(rms)は0.5nm以下が好ましい。下層21の表面粗さ(rms)が0.5nm以下であれば、第2の下層表面が十分平滑であるため、該第2の下層上に形成される下層21の表面粗さ(rms)も0.5nm以下になることが期待される。なお、第2の下層の表面粗さは原子間力顕微鏡(Atomic Force Microscope)を用いて測定できる。
第2の下層の表面粗さ(rms)は0.4nm以下がより好ましく、0.3nm以下がさらに好ましい。
第2の下層の膜厚は、1〜30nmが好ましい。第2の下層の膜厚が1nm未満だと、基板1に対する第2の下層の密着力が低下し、導電膜2で膜剥がれが発生するおそれがある。一方、第2の下層の膜厚が30nmより大きいと、導電膜2のシート抵抗が高くなるおそれがある。さらに、第2の下層の上に形成される下層21の結晶状態がアモルファスではなくなるおそれがある。
第2の下層の膜厚は、2〜28nmがより好ましく、3〜20nmがさらに好ましい。
下層21としてのCrN系膜は、公知の成膜方法、例えば、マグネトロンスパッタリング法、イオンビームスパッタリング法といったスパッタリング法により形成できる。スパッタリング法によって、CrN系膜を形成する場合、ヘリウム(He)、アルゴン(Ar)、ネオン(Ne)、クリプトン(Kr)、キセノン(Xe)のうち少なくともひとつを含む不活性ガスと、窒素(N2)と、を含む雰囲気中でCrターゲットを用いたスパッタリング法を実施すればよい。マグネトロンスパッタリング法を用いる場合、具体的には以下の成膜条件で実施すればよい。
CrN系膜の成膜条件
スパッタリングガス:ArとN2の混合ガス(N2ガス濃度:1〜80vol%、好ましくは5〜75vol%、Arガス濃度20〜99vol%、好ましくは25〜95vol%、ガス圧:1.0×10-1Pa〜50×10-1Pa、好ましくは1.0×10-1Pa〜40×10-1Pa、より好ましくは1.0×10-1Pa〜30×10-1Pa。)
投入電力:30〜6000W、好ましくは100〜6000W、より好ましくは500〜6000W
成膜速度:0.5〜120nm/min、好ましくは1.0〜45nm/min、より好ましくは1.5〜30nm/min
また、下層21をなすCrN系膜と、基板1と、の間に、第2の下層を形成する場合、第2の下層をなすCrO系膜は、公知の成膜方法、例えば、マグネトロンスパッタリング法、イオンビームスパッタリング法といったスパッタリング法により形成できる。スパッタリング法によって、CrO系膜を形成する場合、ヘリウム(He)、アルゴン(Ar)、ネオン(Ne)、クリプトン(Kr)、キセノン(Xe)のうち少なくともひとつを含む不活性ガスと、酸素(O2)と、を含む雰囲気中でCrターゲットを用いたスパッタリング法を実施すればよい。マグネトロンスパッタリング法を用いる場合、具体的には以下の成膜条件で実施すればよい。
CrO系膜の成膜条件
スパッタリングガス:ArとO2の混合ガス(O2ガス濃度:1〜80vol%、好ましくは5〜75vol%、Arガス濃度:20〜99vol%、好ましくは25〜95vol%、ガス圧:1.0×10-1Pa〜50×10-1Pa、好ましくは1.0×10-1Pa〜40×10-1Pa、より好ましくは1.0×10-1Pa〜30×10-1Pa。)
投入電力:30〜6000W、好ましくは100〜6000W、より好ましくは500〜6000W
成膜速度:0.5〜120nm/min、好ましくは1.0〜45nm/min、より好ましくは1.5〜30nm/min
ここで、CrN系膜を形成する際、および、CrO系膜を形成する際のいずれの場合においても、Ar以外の不活性ガスを使用する場合、その不活性ガスの濃度が上記したArガス濃度と同じ濃度範囲にする。また、複数種類の不活性ガスを使用する場合、不活性ガスの合計濃度を上記したArガス濃度と同じ濃度範囲にする。
また、スパッタリング中の雰囲気温度が60〜150℃であることが、成膜装置の内壁に着膜した成膜材料の堆積物の膜剥がれが抑制され、形成する導電膜2の欠点を低減できることから好ましい。
本発明において、上層22をなすCrON系膜は、下層21をなすCrN系膜の形成後、該CrN系膜を110〜170℃の温度で加熱処理することで形成できる。この加熱処理により、CrN系膜の表面が酸化されて、膜厚のばらつきが小さいCrON系膜、具体的には、膜厚分布の標準偏差が0.18nm以下のCrON系膜が形成される。
なお、CrN系膜表面の自然酸化でも、CrON系膜が形成されるが、自然酸化により形成されるCrON系膜は、膜厚のばらつきが大きく、膜厚分布の標準偏差が0.18nm以下のCrON系膜は形成できない。
加熱処理温度が110℃よりも低いと、形成されるCrON系膜は、膜厚のばらつきが大きく、膜厚分布の標準偏差が0.18nm以下のCrON系膜は形成できない。
一方、加熱処理温度が170℃よりも高いと、CrN系膜表面の酸化が過剰に進行して、導電膜2のシート抵抗が高くなる。
加熱処理の温度は、115℃〜160℃がより好ましく、120℃〜150℃がさらに好ましい。
また、加熱時間は15〜40分の範囲が好ましく、18〜35分の範囲がより好ましい。加熱処理の時間が15分よりも短いと、形成されるCrON系膜の膜厚のばらつきが大きく、膜厚分布の標準偏差が0.18nm以下のCrON系膜は形成できないおそれがある。一方、加熱処理の時間が40分より長いと、CrN系膜表面の酸化が過剰に進行して、導電膜2のシート抵抗が高くなる。
本発明において、CrN系膜の加熱処理は、該CrN系膜の表面酸化を目的とするため、大気雰囲気下で実施できる。
また、導電膜2は、シート抵抗値が20Ω/□以下が好ましい。導電膜2のシート抵抗値が20Ω/□以下であれば、静電チャックによるチャック力が高められることにより、静電チャックとの密着性が向上する。この結果、静電チャックと導電膜2との擦れによるパーティクルの発生が防止される。
導電膜2のシート抵抗値は15Ω/□以下がより好ましく、10Ω/□以下がさらに好ましい。
上層22をなすCrON系膜について記載したように、導電膜2の表面粗さ(rms)は、下層21に相当するCrN系膜の表面粗さにより、概ねそのレベルが決定されるが、0.5nm以下であると、静電チャックとの密着性が向上し、静電チャックと導電膜2との擦れによるパーティクルの発生が防止され好ましい。また、導電膜2の表面粗さ(rms)は0.4nm以下がより好ましく、0.3nm以下がさらに好ましい。
本発明の導電膜付基板において、成膜用の基板1は、EUVマスクブランク用の基板としての特性を満たすことが要求される。そのため、基板1は、低熱膨張係数(具体的には、20℃における熱膨張係数が0±0.05×10-7/℃が好ましく、特に好ましくは0±0.03×10-7/℃)を有し、平滑性、平坦度、およびマスクブランクまたはパターニング後のフォトマスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。
基板1としては、具体的には低熱膨張係数を有するガラス、例えばSiO2−TiO2系ガラス等を用いるが、これに限定されず、β石英固溶体を析出した結晶化ガラスや石英ガラスやシリコンや金属などの基板を使用できる。
基板1は、表面粗さ(rms)0.15nm以下の平滑な表面と100nm以下の平坦度を有していることがパターニング後のフォトマスクにおいて高反射率および転写精度が得られるために好ましい。
基板1の大きさや厚さなどはマスクの設計値等により適宜決定される。後で示す実施例では外形6インチ(152mm)角で、厚さ0.25インチ(6.3mm)のSiO2−TiO2系ガラスを用いた。
次に、本発明の多層反射膜付基板について説明する。図2は、本発明の多層反射膜付基板の模式図である。図2において、基板1の導電膜2が形成された面に対して反対側に多層反射膜3が形成される。ここで、基板1および導電膜2は、図1に示したもの(本発明の導電膜付基板)である。本発明の多層反射膜付基板は、本発明の導電膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、基板1の成膜面に多層反射膜3を成膜することによって得られる。
基板1上に形成される多層反射膜3は、EUVマスクブランクの反射層として所望の特性を有するものである限り特に限定されない。ここで、多層反射膜3に特に要求される特性は、高EUV光線反射率である。具体的には、EUV光の波長領域の光線を入射角6度で多層反射膜3表面に照射した際に、波長13.5nm付近の光線反射率の最大値は、60%以上が好ましく、63%以上がより好ましく、65%以上がさらに好ましい。
上記の特性を満たす多層反射膜3としては、Si膜とMo膜とを交互に積層させたSi/Mo多層反射膜、Be膜とMo膜とを交互に積層させたBe/Mo多層反射膜、Si化合物とMo化合物層とを交互に積層させたSi化合物/Mo化合物多層反射膜、Si膜、Mo膜およびRu膜をこの順番に積層させたSi/Mo/Ru多層反射膜、Si膜、Ru膜、Mo膜およびRu膜をこの順番に積層させたSi/Ru/Mo/Ru多層反射膜が挙げられる。
また、多層反射膜付基板は、多層反射膜3の上に、EUVマスクブランクの吸収層4へのパターン形成時に多層反射膜3を保護するための(不図示の)保護層が形成されているものも含む。そして、多層反射膜3の上に保護層を有する場合であっても、波長13.5nm付近の光線反射率の最大値は、60%以上が好ましく、63%以上がより好ましく、65%以上がさらに好ましい。
保護層は、エッチングプロセス、通常はドライエッチングプロセスにより吸収層4にパターン形成する際に、多層反射膜3がエッチングプロセスによるダメージを受けないよう、多層反射膜3を保護する目的で設けられる。したがって保護層の材質としては、多層反射膜3のエッチングプロセスによる影響を受けにくい、つまりこのエッチングレートが吸収層4よりも遅く、しかもこのエッチングプロセスによるダメージを受けにくい物質が選択される。保護層は、RuまたはRu化合物(RuB、RuSi、RuNb等)を構成材料とすることが好ましい。
保護層は、マグネトロンスパッタリング法、イオンビームスパッタリング法など周知の成膜方法を用いて成膜する。マグネトロンスパッタリング法によりRu膜を成膜する場合、ターゲットとしてRuターゲットを用い、スパッタリングガスとしてArガス(ガス圧1.0×10-2Pa〜10×10-1Pa)を使用して投入電圧30V〜1500V、成膜速度0.02〜1.0nm/secで厚さ2〜5nmとなるように成膜することが好ましい。
基板1の成膜面に多層反射膜3を成膜する手順は、スパッタリング法を用いて多層反射膜を成膜する際に通常実施される手順であってよい。例えば、イオンビームスパッタリング法を用いてSi/Mo多層反射膜を形成する場合、ターゲットとしてSiターゲットを用い、スパッタガスとしてArガス(ガス圧:1.3×10-2Pa〜2.7×10-2Pa)を使用して、イオン加速電圧300〜1500V、成膜速度0.03〜0.30nm/secで厚さ4.5nmとなるようにSi膜を成膜し、次に、ターゲットとしてMoターゲットを用い、スパッタガスとしてArガス(ガス圧:1.3×10-2Pa〜2.7×10-2Pa)を使用して、イオン加速電圧300〜1500V、成膜速度0.03〜0.30nm/secで厚さ2.3nmとなるようにMo膜を成膜することが好ましい。これを1周期として、Si膜およびMo膜を40〜50周期積層させることによりSi/Mo多層反射膜が成膜される。多層反射膜3を成膜する際、均一な成膜を得るために、回転体を用いて基板1を回転させながら成膜することが好ましい。
本発明の多層反射膜付基板は、本発明の導電膜付基板を用いているため、導電膜付基板を静電チャックに固定して多層反射膜を成膜する際に、静電チャックと導電膜2との擦れによるパーティクルの発生が防止されている。このため、パーティクルによる表面欠陥が極めて少ない優れた多層反射膜付基板である。
なお、上記で説明した本発明の導電膜付基板は、下層21に相当するCrN系膜が形成された後に110〜170℃の温度で15〜40分の加熱時間で加熱して、上層22に相当するCrON系膜を形成したが、この加熱工程に基づくCrON系膜の形成は、多層反射膜付基板を作製した後であってもよい。つまり、下層21に相当するCrN系膜を形成した後、不可避的な自然酸化膜が付加した状態の導電膜付基板を用いて静電チャックをした状態で、多層反射膜を形成し、その後、多層反射膜形成後の導電膜付基板を静電チャックから取り外して、導電膜表面を露出させた状態で、110〜170℃の温度で15〜40分の加熱時間で加熱して、上層22に相当するCrON系膜を形成してもよい。なお、ここでいう多層膜付基板は、上述のように保護層を有するものであってもよい。保護層を有する場合、多層反射膜の形成後、保護層の形成前に加熱処理を実施してもよく、保護層形成後に加熱処理を実施してもよい。
このとき、少なくとも、多層反射膜を形成する工程より後の工程である、多層反射膜付基板から、EUVマスクブランクを作製する工程、EUVマスクブランクから電子線照射等によりパターン形成してEUVマスクを作製する工程、さらには、EUVマスクを用いてシリコンウェハ等に露光する工程において、導電膜2と静電チャックとの密着性が向上するので、静電チャックと基板との擦れによるパーティクルの発生が防止される。
但し、静電チャックと導電膜2との擦れによるパーティクルの発生を防止するという観点からは、多層反射膜の成膜前、すなわち、導電膜付基板の段階で加熱処理を実施することが最も好ましい。
なお、この場合、即ち、多層反射膜付基板の状態であっても、上記で説明した本発明の導電膜付基板と同じ理由から、加熱処理の温度は、115℃〜160℃がより好ましく、120℃〜150℃がさらに好ましい。また、加熱時間は、18〜35分の範囲がより好ましく、このような条件において、膜厚分布の標準偏差が0.18nm以下のCrON系膜が得られる。
次に、本発明のEUVマスクブランクについて説明する。図3は、本発明のEUVマスクブランクの模式図である。図3において、多層反射膜3上には吸収層4が設けられている。ここで、基板1、導電膜2および多層反射膜3は、図2に示したもの(本発明の多層反射膜付基板)である。本発明のEUVマスクブランクは、本発明の多層反射膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、多層反射膜3上に吸収層4を成膜することによって得られる。なお、多層反射膜付基板が上記のように多層反射膜3上に保護層を有する場合、本発明のEUVマスクブランクは、保護層上に吸収層4を成膜することによって得られる。
本発明のEUVマスクブランクにおいて、多層反射膜3上に成膜される吸収層4の構成材料としては、EUV光に対する吸収係数の高い材料、具体的には、Cr、Ta、Pdおよびこれらの窒化物などが挙げられる。中でも、TaおよびPdのうち少なくとも一方を主成分とする材料が、吸収層4の結晶状態がアモルファスになりやすく、該吸収層4表面の平滑性に優れる、表面粗さが小さいという理由で好ましい。本明細書において、TaおよびPdのうち少なくとも一方を主成分とする材料と言った場合、当該材料中TaあるいはPdのうち少なくとも一方を40at%以上、好ましくは50at%以上、より好ましくは55at%以上含有する材料を意味する。ここで、当該材料はTaおよびPdの両方を含有してもよく、TaPdが例示される。
吸収層4に用いるTaおよびPdのうち少なくとも一方を主成分とする材料は、TaあるいはPd以外にHf、Si、Zr、Ge、B、NおよびHから選ばれる少なくとも1種類の元素を含んでも良い。TaあるいはPd以外に上記の元素を含有する材料の具体例としては、例えば、TaN、TaNH、PdN、PdNH、TaPdN、TaPdNH、TaHf、TaHfN、TaBSi、TaBSiH、TaBSiN、TaBSiNH、TaB、TaBH、TaBN、TaBNH、TaSi、TaSiN、TaGe、TaGeN、TaZr、TaZrNなどが挙げられる。
吸収層4の厚さは、40〜100nmであることが好ましい。吸収層4の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。
イオンビームスパッタリング法を用いて、吸収層としてTaN層を成膜する場合、ターゲットとしてTaターゲットを用い、スパッタリングガスとしてN2ガス(ガス圧:1.3×10-2Pa〜2.7×10-2Pa)を使用して、電圧300〜1500V、成膜速度0.01〜0.1nm/secで厚さ40〜100nmとなるように成膜することが好ましい。
スパッタリング法を用いて、吸収層4を成膜する際、均一な成膜を得るために、回転体を用いて基板1を回転させながら成膜することが好ましい。
本発明のEUVマスクブランクにおいて、多層反射膜3と、吸収層4と、の間にバッファ層が存在してもよい。
バッファ層を構成する材料としては、たとえば、Cr、Al、Ru、Taおよびこれらの窒化物、ならびにSiO2、Si34、Al23などが挙げられる。バッファ層は厚さ10〜60nmであることが好ましい。
また、EUVマスクブランクにおいて、吸収層4上に、不図示の低反射層を形成してもよい。吸収層4上に(不図示の)低反射層を形成することにより、検査時のコントラストが良好となる、別の言い方をすると、検査光の波長での光線反射率が極めて低くなる。このような目的で形成する低反射層は、検査光の波長領域の光線を照射した際の、該検査光の波長の最大光線反射率は、15%以下が好ましく、10%以下がより好ましく、5%以下がさらに好ましい。
本発明のEUVマスクブランクは、本発明の多層反射膜付基板を使用するため、多層反射膜にパーティクルによる表面欠陥が極めて少ない。しかも、該多層反射膜付基板を静電チャックに固定して吸収層を成膜する際に、静電チャックと導電膜2との擦れによるパーティクルの発生が防止されている。このため、吸収層もパーティクルによる表面欠陥が極めて少ない。
また、CrON系膜の形成は、EUVマスクブランクを作製した後であってもよい。つまり、下層21に相当するCrN系膜を形成した後、不可避的な自然酸化膜が付加した状態の導電膜付基板を用いて静電チャックをした状態で、多層反射膜および吸収層、ならびに、必要に応じて形成する保護層、バッファ層、低反射層、を形成して、EUVマスクブランクを作製した後、EUVマスクブランクを静電チャックから取り外して、導電膜表面を露出した状態で、110〜170℃の温度で15〜40分の加熱時間で加熱して、上層22に相当するCrON系膜を形成してもよい。このとき、少なくとも、EUVマスクブランクを作製する工程より後の工程である、EUVマスクブランクから電子線照射等によりパターン形成してEUVマスクを作製する工程、さらには、EUVマスクを用いてシリコンウェハ等に露光する工程において、導電膜2と静電チャックとの密着性が向上するので、静電チャックと基板との擦れによるパーティクルの発生が防止される。
但し、静電チャックと導電膜2との擦れによるパーティクルの発生を防止するという観点からは、多層反射膜の成膜前、すなわち、導電膜付基板の段階で加熱処理を実施することが最も好ましい。
なお、この場合、即ち、EUVマスクブランクを作製した後の状態であっても、上記で説明した本発明の導電膜付基板と同じ理由から、加熱処理の温度は、115℃〜160℃がより好ましく、120℃〜150℃がさらに好ましい。また、加熱時間は、18〜35分の範囲がより好ましく、このような条件において、膜厚分布の標準偏差が0.18nm以下のCrON系膜が得られる。
このようなEUVマスクブランクをパターニングすることで、表面欠陥の少ないEUVマスクを形成できる。欠陥を減少させることで、欠点の少ない露光ができ、生産性にも優れる。
以下、実施例を用いて本発明をさらに説明するが、これらに限定して解釈されるものではない。
(実施例1)
本実施例では、図1に示す導電膜付基板、すなわち、基板1の一方の面に二層構造の導電膜2(下層21をなすCrN系膜、上層22をなすCrON系膜)が形成された導電膜付基板を作製した。また、下層21をなすCrN系膜と、基板1と、の間には第2の下層をなすCrO系膜を形成した。
成膜用の基板1として、SiO2−TiO2系のガラス基板(外形6インチ(152.4mm)角、厚さが6.3mm)を使用した。このガラス基板の熱膨張係数は0.02×10-7/℃(20℃における値。以下同じ。)であり、ヤング率は67GPaである。このガラス基板を研磨により、表面粗さ(rms)が0.15nm以下の平滑な表面と100nm以下の平坦度に形成した。
CrO系膜の形成
基板1の表面上に、マグネトロンスパッタリング法を用いて、第2の下層としてCrOH膜を成膜した。具体的には、成膜チャンバー内を1×10-4Pa以下の真空にした後、Crターゲットを用いて、ArとO2とH2の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ15nmのCrOH膜を形成した。CrOH膜の成膜条件は以下のとおりである。
ターゲット:Crターゲット
スパッタリングガス:ArとO2とH2の混合ガス(Ar:29.1vol%、O2:70vol%、H2:0.9vol%、ガス圧:0.1Pa)
投入電力:1500W
成膜速度:0.23nm/sec
膜厚:15nm
CrO系膜の組成分析
CrO系膜の組成を、X線光電子分光装置(X−ray Photoelectron Spectrometer)(PERKIN ELEMER−PHI社製)、ラザフォード後方散乱分光装置(Rutherford Back Scattering Spectroscopy)(神戸製鋼社製)を用いて測定した。CrOH膜の組成比(at%)は、Cr:O:H=71.8:27.9:0.3であった。
CrO系膜の結晶状態
CrO系膜の結晶状態を、X線回折装置(X−Ray Diffractometer:RIGAKU社製)で確認した。得られる回折ピークにはシャープなピークが見られないことから、CrO系膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
CrN系膜の形成
次に、CrO系膜上に、マグネトロンスパッタリング法を用いて、下層21としてCrNH膜を成膜した。具体的には、成膜チャンバー内を1×10-4Pa以下の真空にした後、Crターゲットを用いて、ArとN2とH2の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ185nmのCrNH膜を形成した。CrNH膜の成膜条件は以下のとおりである。
ターゲット:Crターゲット
スパッタリングガス:ArとN2とH2の混合ガス(Ar:58.2vol%、N2:40vol%、H2:1.8vol%、ガス圧:0.1Pa)
投入電力:1500W
成膜速度:0.18nm/sec
膜厚:185nm
CrN系膜の組成分析
CrO系膜と同様の手順でCrN系膜の組成を、X線電子分光装置を用いて測定した。CrN系膜の組成比(at%)は、Cr:N:H=86.0:13.7:0.3であった。
CrN系膜の結晶状態
CrO系膜と同様の手順でCrN系膜の結晶状態をX線回折装置で確認した。得られる回折ピークにはシャープなピークが見られないことから、CrN系の結晶状態がアモルファス構造または微結晶構造であることを確認した。
CrON系膜の形成
CrN系膜の形成後、大気雰囲気下、140±4℃の範囲内で20分間CrN系膜を加熱処理して、CrON系膜を形成した。
CrON系膜の組成分析
CrO系膜と同様の手順でCrON系膜の組成を、X線電子分光装置を用いて測定した。CrON系膜の組成比(at%)は、Cr:O:N:H=72.2:22:5.5:0.3であった。
CrON系膜の結晶状態
CrO系膜と同様の手順でCrON系膜の結晶状態をX線回折装置で確認した。得られる回折ピークにはシャープなピークが見られないことから、CrON系の結晶状態がアモルファス構造または微結晶構造であることを確認した。
CrON系膜の膜厚分布
CrON系膜の膜厚を、X線反射率分析法を用いて、基板中心を原点とし、基板の辺に平行な直線を、それぞれX軸,Y軸としたときに(0,0)、(11,11)、(22,22)、(33,33)、(44,44)、(55,55)、(66,66)の7点の座標で測定した。なお、括弧内の単位はmmである。CrON系膜の膜厚の測定結果は、1.80nm〜1.93nmであった。その測定結果から、CrON系膜の平均膜厚と、膜厚分布の標準偏差を求めた。CrON系膜の平均膜厚は1.9nmであり、膜厚分布の標準偏差は0.05nmであった。
導電膜2の表面粗さ(rms)
上記の手順で形成した導電膜2の表面粗さを、原子間力顕微鏡(日立ハイテクサイエンス社製、L−Trace II)を用いて、dynamic force modeで測定した。表面粗さの測定領域は20μm×20μmであり、カンチレバーには、SI−DF40(日立ハイテクサイエンス社製)を用いた。導電膜2の表面粗さ(rms)は、0.095nmであった。
(実施例2)
本実施例では、図1に示す導電膜付基板、すなわち、基板1の一方の面に二層構造の導電膜2(下層21をなすCrN系膜、上層22をなすCrON系膜)が形成された導電膜付基板を作製する。また、下層21をなすCrN系膜と、基板1と、の間には第2の下層をなすCrO系膜を形成する。
成膜用の基板1は実施例1と同じSiO2−TiO2系のガラス基板を使用する。
CrO系膜の形成
基板1の表面上に、実施例1と同じ方法を用いて、第2の下層としてCrOH膜を成膜する。
CrO系膜の組成分析
CrO系膜の組成を、実施例1と同じ方法を用いて測定する。CrOH膜の組成比(at%)は、Cr:O:H=71.8:27.9:0.3である。
CrO系膜の結晶状態
CrO系膜の結晶状態を、実施例1と同じ方法で確認する。得られる回折ピークにはシャープなピークが見られないことから、CrO系膜の結晶状態がアモルファス構造または微結晶構造である。
CrN系膜の形成
次に、CrO系膜上に、実施例1と同じ方法で、厚さ70nmのCrNH膜を形成する。
CrN系膜の組成分析
CrO系膜と同様の手順でCrN系膜の組成を、X線電子分光装置を用いて測定する。CrN系膜の組成比(at%)は、Cr:N:H=86.0:13.7:0.3である。
CrN系膜の結晶状態
CrO系膜と同様の手順でCrN系膜の結晶状態をX線回折装置で確認する。得られる回折ピークにはシャープなピークが見られないことから、CrN系の結晶状態がアモルファス構造または微結晶構造である。
CrON系膜の形成
CrN系膜の形成後、大気雰囲気下、120±4℃の範囲内で15分間加熱処理して、CrON系膜を形成する。
CrON系膜の組成分析
CrO系膜と同様の手順でCrON系膜の組成を、X線電子分光装置を用いて測定する。CrON系膜の組成比(at%)は、Cr:O:N:H=79.1:11:9.6:0.3である。
CrON系膜の結晶状態
CrO系膜と同様の手順でCrON系膜の結晶状態をX線回折装置で確認する。得られる回折ピークにはシャープなピークが見られないことから、CrON系の結晶状態がアモルファス構造または微結晶構造である。
CrON系膜の膜厚分布
CrON系膜の膜厚を、実施例1と同じ方法で測定する。CrON系膜の膜厚の測定結果は、0.80nm〜0.93nmである。その測定結果から、CrON系膜の平均膜厚と、膜厚分布の標準偏差を求める。CrON系膜の平均膜厚は0.9nmであり、膜厚分布の標準偏差は0.05nmである。
導電膜2の表面粗さ(rms)
上記の手順で形成した導電膜2の表面粗さを、実施例1と同じ方法で測定する。導電膜2の表面粗さ(rms)は、0.090nmである。
(実施例3)
本実施例では、図1に示す導電膜付基板、すなわち、基板1の一方の面に二層構造の導電膜2(下層21をなすCrN系膜、上層22をなすCrON系膜)が形成された導電膜付基板を作製する。また、下層21をなすCrN系膜と、基板1と、の間には第2の下層をなすCrO系膜を形成する。
成膜用の基板1は実施例1と同じSiO2−TiO2系のガラス基板を使用する。
CrO系膜の形成
基板1の表面上に、実施例1と同じ方法を用いて、第2の下層としてCrOH膜を成膜する。
CrO系膜の組成分析
CrO系膜の組成を、実施例1と同じ方法を用いて測定する。CrOH膜の組成比(at%)は、Cr:O:H=71.8:27.9:0.3である。
CrO系膜の結晶状態
CrO系膜の結晶状態を、実施例1と同じ方法で確認する。得られる回折ピークにはシャープなピークが見られないことから、CrO系膜の結晶状態がアモルファス構造または微結晶構造である。
CrN系膜の形成
次に、CrO系膜上に、成膜条件以外は実施例1と同じ方法で、厚さ500nmのCrNH膜を形成する。CrNH膜の成膜条件は以下のとおりである。
ターゲット:Crターゲット
スパッタリングガス:ArとN2とH2の混合ガス(Ar:38.8vol%、N2:60.0vol%、H2:1.2vol%、ガス圧:0.1Pa)
投入電力:1500W
成膜速度:0.12nm/sec
膜厚:500nm
CrN系膜の組成分析
CrO系膜と同様の手順でCrN系膜の組成を、X線電子分光装置を用いて測定する。CrN系膜の組成比(at%)は、Cr:N:H=63.7:36.0:0.3である。
CrN系膜の結晶状態
CrO系膜と同様の手順でCrN系膜の結晶状態をX線回折装置で確認する。得られる回折ピークにはシャープなピークが見られないことから、CrN系の結晶状態がアモルファス構造または微結晶構造である。
CrON系膜の形成
CrN系膜の形成後、大気雰囲気下、160±4℃の範囲内で40分間CrN系膜を加熱処理して、CrON系膜を形成する。
CrON系膜の組成分析
CrO系膜と同様の手順でCrON系膜の組成を、X線電子分光装置を用いて測定する。CrON系膜の組成比(at%)は、Cr:O:N:H=33.9:42.4:23.4:0.3である。
CrON系膜の結晶状態
CrO系膜と同様の手順でCrON系膜の結晶状態をX線回折装置で確認する。得られる回折ピークにはシャープなピークが見られないことから、CrON系の結晶状態がアモルファス構造または微結晶構造である。
CrON系膜の膜厚分布
CrON系膜の膜厚を、実施例1と同じ方法で測定する。CrON系膜の膜厚の測定結果は、2.80nm〜2.93nmである。その測定結果から、CrON系膜の平均膜厚と、膜厚分布の標準偏差を求める。CrON系膜の平均膜厚は2.9nmであり、膜厚分布の標準偏差は0.05nmである。
導電膜2の表面粗さ(rms)
上記の手順で形成した導電膜2の表面粗さを、実施例1と同じ方法で測定する。導電膜2の表面粗さ(rms)は、0.100nmである。
(比較例1)
CrN系膜の形成後、加熱処理を実施することなしに、大気雰囲気下、室温で300分間CrN系膜を放置した後、CrN系膜表面の組成をX線電子分光装置を用いて測定した。その結果、CrN系膜表面に、組成比(at%)がCr:O:N:H=72.2:22:5.5:0.3のCrON系膜が形成されていることを確認した。
CrON系膜の膜厚分布
CrON系膜の膜厚を、X線反射率分析法を用いて、基板中心を原点としたときに(0,0)、(11,11)、(22,22)、(33,33)、(44,44)、(55,55)、(66,66)の7点の座標で測定した。その測定結果から、CrON系膜の平均膜厚と、膜厚分布の標準偏差を求めた。CrON系膜のCrON系膜の平均膜厚は1.1nmであり、膜厚分布の標準偏差は0.23nmであった。
導電膜2の表面粗さ(rms)
上記の手順で形成した導電膜2の表面粗さを、原子間力顕微鏡(日立ハイテクサイエンス社製、L−Trace II)を用いて、dynamic force modeで測定した。表面粗さの測定領域は20μm×20μmであり、カンチレバーには、SI−DF40(日立ハイテクサイエンス社製)を用いた。導電膜2の表面粗さ(rms)は、0.122nmであった。
(比較例2)
CrN系膜の形成後、加熱処理を実施することなしに、大気雰囲気下、室温で15カ月CrN系膜を放置した後、CrN系膜表面の組成をX線電子分光装置を用いて測定した。その結果、CrN系膜表面に、組成比(at%)がCr:O:N:H=72.2:22:5.5:0.3のCrON系膜が形成されていることを確認した。
CrON系膜の膜厚分布
CrON系膜の膜厚を、X線反射率分析法を用いて、基板中心を原点としたときに(0,0)、(11,11)、(22,22)、(33,33)、(44,44)、(55,55)、(66,66)の7点の座標で測定した。その測定結果から、CrON系膜の平均膜厚と、膜厚分布の標準偏差を求めた。CrON系膜のCrON系膜の平均膜厚は1.6nmであり、膜厚分布の標準偏差は0.19nmであった。
導電膜2の表面粗さ(rms)
上記の手順で形成した導電膜2の表面粗さを、原子間力顕微鏡(日立ハイテクサイエンス社製、L−Trace II)を用いて、dynamic force modeで測定した。表面粗さの測定領域は20μm×20μmであり、カンチレバーには、SI−DF40(日立ハイテクサイエンス社製)を用いた。導電膜2の表面粗さ(rms)は、0.122nmであった。
(比較例3)
CrN系膜の形成後、大気雰囲気下、200±4℃の範囲内で120分間CrN系膜を加熱処理後、CrN系膜表面の組成をX線電子分光装置を用いて測定する。その結果、CrN系膜表面に、組成比(at%)がCr:O:N:H=72.2:22:5.5:0.3のCrON系膜が形成されていることを確認する。
CrON系膜の膜厚分布
CrON系膜の膜厚を、比較例1と同じ方法で測定する。その測定結果から、CrON系膜の平均膜厚と、膜厚分布の標準偏差を求める。CrON系膜のCrON系膜の平均膜厚は3.2nmであり、膜厚分布の標準偏差は0.19nmである。
導電膜2の表面粗さ(rms)
上記の手順で形成した導電膜2の表面粗さを、比較例1と同じ方法で測定する。導電膜2の表面粗さ(rms)は、0.132nmである。
1:基板
2:導電膜
21:下層
22:上層
3:多層反射膜
4:吸収層

Claims (24)

  1. 基板上に導電膜が形成された、EUVリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、
    前記導電膜が、基板側に形成される層(下層)と、前記下層の上に形成される層(上層)の少なくとも二層を有し、
    前記導電膜の下層が、クロム(Cr)および窒素(N)を含有するCrN系膜であり、
    前記導電膜の上層が、Cr、Nおよび酸素(O)を含有するCrON系膜であり、
    前記CrN系膜は、CrおよびNの合計含有率が85at%以上であり、かつ、CrとNの組成比(原子比)がCr:N=9.5:0.5〜3:7であり、
    前記CrON系膜は、Cr、NおよびOの合計含有率が85at%以上であり、かつ、Crと(N+O)の組成比(原子比)がCr:(N+O)=9.5:0.5〜3:7であり、
    前記CrON系膜の膜厚が0.5〜3nmであり、該CrON系膜の膜厚分布の標準偏差が0.18nm以下であることを特徴とする導電膜付基板。
  2. 前記下層と前記基板との間に、第2の下層をさらに有し、該第2の下層がCrおよびOを含有するCrO系膜であり、該CrO系膜は、CrおよびOの合計含有率が85at%以上であり、かつ、CrとOの組成比(原子比)がCr:O=9:1〜3:7である、請求項1に記載の導電膜付基板。
  3. 前記導電膜を構成する各層は、さらに、H、B、Al、Ag、Co、Cu、Fe、Hf、In、Mo、Ni、Nb、Si、Ta、Ti、ZnおよびZrからなる群から選択される少なくとも1種の元素を合計含有率で15at%以下含有する、請求項1または2に記載の導電膜付基板。
  4. 前記下層の膜厚が50〜500nmである、請求項1〜3のいずれかに記載の導電膜付基板。
  5. 前記第2の下層の膜厚が1〜30nmである、請求項2〜4のいずれかに記載の導電膜付基板。
  6. 前記導電膜のシート抵抗値が、20Ω/□以下である、請求項1〜5のいずれかに記載の導電膜付基板。
  7. 前記導電膜の下層の結晶状態が、アモルファスである、請求項1〜6のいずれかに記載の導電膜付基板。
  8. 前記導電膜の上層の結晶状態が、アモルファスである、請求項1〜7のいずれかに記載の導電膜付基板。
  9. 前記導電膜の第2の下層の結晶状態が、アモルファスである、請求項2〜8のいずれかに記載の導電膜付基板。
  10. 前記導電膜の上層の表面粗さ(rms)が0.5nm以下である、請求項1〜9のいずれかに記載の導電膜付基板。
  11. 請求項1〜10のいずれかに記載の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるEUVリソグラフィ用反射型マスクブランクの多層反射膜付基板。
  12. 請求項11に記載の多層反射膜付基板の多層反射膜上に吸収層を形成してなるEUVリソグラフィ用反射型マスクブランク。
  13. 請求項12に記載のEUVマスクブランクをパターニングしたEUVリソグラフィ用反射型マスク。
  14. EUVリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板の製造方法であって、
    スパッタリング法を用いて、基板上にクロム(Cr)および窒素(N)を含有するCrN系膜を形成した後、該CrN系膜を大気雰囲気下、110〜170℃の温度で加熱処理する、導電膜付基板の製造方法。
  15. EUVリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板の製造方法であって、
    スパッタリング法を用いて、基板上にクロム(Cr)および酸素(O)を含有するCrO系膜を形成し、該CrO系膜上に、Crおよび窒素(N)を含有するCrN系膜を形成した後、該CrN系膜を大気雰囲気下、110〜170℃の温度で加熱処理する、導電膜付基板の製造方法。
  16. EUVリソグラフィ用反射型マスクブランクの製造に使用される多層反射膜付基板の製造方法であって、
    スパッタリング法を用いて、基板上にクロム(Cr)および窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成した後、該CrN系膜を大気雰囲気下、110〜170℃の温度で加熱処理する、多層反射膜付基板の製造方法。
  17. EUVリソグラフィ用反射型マスクブランクの製造に使用される多層反射膜付基板の製造方法であって、
    スパッタリング法を用いて、基板上にクロム(Cr)および酸素(O)を含有するCrO系膜を形成し、該CrO系膜上に、Crおよび窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成した後、該CrN系膜を大気雰囲気下、110〜170℃の温度で加熱処理する、多層反射膜付基板の製造方法。
  18. 前記多層反射膜上に保護層を形成する、請求項16または17に記載の多層反射膜付基板の製造方法。
  19. EUVリソグラフィ用反射型マスクブランクの製造方法であって、
    スパッタリング法を用いて、基板上にクロム(Cr)および窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成し、前記多層反射膜上にEUV光を吸収する吸収層を形成した後、該CrN系膜を大気雰囲気下、110〜170℃の温度で加熱処理する、EUVリソグラフィ用反射型マスクブランクの製造方法。
  20. EUVリソグラフィ用反射型マスクブランクの製造方法であって、
    スパッタリング法を用いて、基板上にクロム(Cr)および酸素(O)を含有するCrO系膜を形成し、CrO系膜上に、Crおよび窒素(N)を含有するCrN系膜を形成し、前記CrN系膜を形成した面と対向する基板面に、EUV光を反射する多層反射膜を形成し、前記多層反射膜上にEUV光を吸収する吸収層を形成した後、該CrN系膜を大気雰囲気下、110〜170℃の温度で加熱処理する、EUVリソグラフィ用反射型マスクブランクの製造方法。
  21. 前記多層反射膜上に保護層を形成し、該保護層上に吸収層を形成する請求項19または20に記載のEUVリソグラフィ用反射型マスクブランクの製造方法。
  22. 前記CrN系膜の加熱処理の時間が15〜40分である請求項14または15に記載の導電膜付き基板の製造方法。
  23. 前記CrN系膜の加熱処理の時間が15〜40分である請求項16または17に記載の多層反射膜付き基板の製造方法。
  24. 前記CrN系膜の加熱処理の時間が15〜40分である請求項19または20に記載のEUVリソグラフィ用反射型マスクブランクの製造方法。
JP2015083234A 2014-04-22 2015-04-15 Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法 Active JP6544012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015083234A JP6544012B2 (ja) 2014-04-22 2015-04-15 Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014088406 2014-04-22
JP2014088406 2014-04-22
JP2015083234A JP6544012B2 (ja) 2014-04-22 2015-04-15 Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法

Publications (2)

Publication Number Publication Date
JP2015215602A JP2015215602A (ja) 2015-12-03
JP6544012B2 true JP6544012B2 (ja) 2019-07-17

Family

ID=54321952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015083234A Active JP6544012B2 (ja) 2014-04-22 2015-04-15 Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法

Country Status (4)

Country Link
US (1) US9618836B2 (ja)
JP (1) JP6544012B2 (ja)
KR (2) KR102303884B1 (ja)
TW (1) TWI640825B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233538B2 (ja) * 2016-03-23 2017-11-22 旭硝子株式会社 マスクブランク用基板およびマスクブランク
US10948814B2 (en) 2016-03-23 2021-03-16 AGC Inc. Substrate for use as mask blank, and mask blank
JP6556673B2 (ja) * 2016-07-26 2019-08-07 Hoya株式会社 フォトマスクの製造方法、描画装置、表示装置の製造方法、フォトマスク基板の検査方法、及びフォトマスク基板の検査装置
US10775693B2 (en) * 2016-12-07 2020-09-15 Fundacio Institut De Ciencies Fotoniques Transparent and electrically conductive coatings containing nitrides, borides or carbides
WO2018135467A1 (ja) 2017-01-17 2018-07-26 Hoya株式会社 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法
US11561463B2 (en) 2017-12-27 2023-01-24 Hoya Corporation Substrate with conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and semiconductor device manufacturing method
CN109023282B (zh) * 2018-09-21 2020-06-02 浙江工业大学 一种在双极板表面制备CrMoTiN氮化膜纳米涂层的制备方法
JP7401356B2 (ja) * 2019-03-27 2023-12-19 Hoya株式会社 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法
JP7350571B2 (ja) * 2019-08-30 2023-09-26 Hoya株式会社 導電膜付基板、反射型マスクブランク及び反射型マスク、並びに半導体デバイスの製造方法
CN110784565A (zh) * 2019-10-14 2020-02-11 Oppo广东移动通信有限公司 壳体及其制备方法和电子设备
KR20210089406A (ko) 2020-01-08 2021-07-16 주식회사 에스앤에스텍 극자외선용 반사형 블랭크 마스크 및 포토마스크
US11480865B2 (en) * 2020-12-14 2022-10-25 Applied Materials, Inc. Method and apparatus to improve EUV mask blank flatness
US11480866B2 (en) * 2020-12-15 2022-10-25 Applied Materials, Inc. Method and apparatus to anneal EUV mask blank
KR102444967B1 (ko) * 2021-04-29 2022-09-16 에스케이씨솔믹스 주식회사 블랭크 마스크 및 이를 이용한 포토마스크
CN113737144B (zh) * 2021-08-27 2022-05-20 西安交通大学 一种高频电刀用Al2O3/CrN复合绝缘涂层及其制备方法
CN115061226B (zh) * 2022-04-19 2023-05-12 深圳菲比特光电科技有限公司 一种减反增透膜的成膜方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1190276A2 (en) 1999-06-07 2002-03-27 The Regents of the University of California Coatings on reflective mask substrates
JPWO2004083961A1 (ja) * 2003-03-20 2006-06-22 Hoya株式会社 レチクル用基板およびその製造方法、並びにマスクブランクおよびその製造方法
DE10317792A1 (de) 2003-04-16 2004-11-11 Schott Glas Maskenrohling zur Verwendung in der EUV-Lithographie und Verfahren zu dessen Herstellung
JP2005210093A (ja) 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
GB2440981A (en) 2006-08-18 2008-02-20 Fujitsu Ltd Wireless multi-hop communication system
WO2008072706A1 (ja) 2006-12-15 2008-06-19 Asahi Glass Company, Limited Euvリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
DE112012000658T5 (de) 2011-02-04 2013-11-07 Asahi Glass Company, Limited Substrat mit leitendem Film, Substrat mit Mehrschicht-Reflexionsfilm und Reflexionsmaskenrohling für eine EUV-Lithographie
RU2604568C2 (ru) * 2012-04-02 2016-12-10 Асахи Касеи И-Матириалс Корпорейшн Оптическая подложка, полупроводниковый светоизлучающий элемент и способ изготовления полупроводникового светоизлучающего элемента

Also Published As

Publication number Publication date
KR102303884B1 (ko) 2021-09-17
US20150301442A1 (en) 2015-10-22
TWI640825B (zh) 2018-11-11
KR20210116391A (ko) 2021-09-27
TW201543139A (zh) 2015-11-16
JP2015215602A (ja) 2015-12-03
KR102407902B1 (ko) 2022-06-10
KR20150122066A (ko) 2015-10-30
US9618836B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
JP6544012B2 (ja) Euvリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法
JP6863169B2 (ja) 反射型マスクブランク、および反射型マスク
JP5888247B2 (ja) 導電膜付基板、多層反射膜付基板、およびeuvリソグラフィ用反射型マスクブランク
JP4978626B2 (ja) Euvリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
TWI467318B (zh) An optical member for EUV microfilm, and a method for manufacturing a substrate with a reflective layer for EUV microfilm
JP5803919B2 (ja) Euvリソグラフィ用反射層付基板、およびeuvリソグラフィ用反射型マスクブランク
JP6422873B2 (ja) 多層反射膜付き基板、euvリソグラフィー用反射型マスクブランク、euvリソグラフィー用反射型マスク及びその製造方法、並びに半導体装置の製造方法
WO2015012151A1 (ja) 多層反射膜付き基板、euvリソグラフィー用反射型マスクブランク、euvリソグラフィー用反射型マスク及びその製造方法、並びに半導体装置の製造方法
TW200829710A (en) Sputtering target used for production of reflective mask blank for EUV lithography
JP6186962B2 (ja) Euvリソグラフィ用反射型マスクブランク、および、euvリソグラフィ用反射型マスク
KR20150037918A (ko) 반사형 마스크 블랭크 및 그 제조방법, 반사형 마스크의 제조방법, 그리고 반도체 장치의 제조방법
JP7379027B2 (ja) 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法
JP6186996B2 (ja) Euvリソグラフィ用反射型マスクブランク、および、euvリソグラフィ用反射型マスク
JP7569428B2 (ja) 導電膜付基板、反射型マスクブランク及び反射型マスク、並びに半導体デバイスの製造方法
JP7368564B2 (ja) 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法
JP2017116931A (ja) 多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
JP6223756B2 (ja) 多層反射膜付き基板、euvリソグラフィー用反射型マスクブランク、euvリソグラフィー用反射型マスク及びその製造方法、並びに半導体装置の製造方法
JP6451884B2 (ja) Euvリソグラフィ用反射型マスクブランク、および、euvリソグラフィ用反射型マスク
JP6288327B2 (ja) Euvリソグラフィ用反射型マスクブランク、および、euvリソグラフィ用反射型マスク
WO2023171582A1 (ja) 反射型マスクブランク、並びに、反射型マスク及びその製造方法
WO2023054037A1 (ja) Euvリソグラフィ用反射型マスクブランクおよび導電膜付き基板
KR102688865B1 (ko) 반사형 마스크 블랭크용 막 부가 기판, 반사형 마스크 블랭크, 및 반사형 마스크의 제조 방법
JP7556497B1 (ja) Euvリソグラフィ用反射型マスクブランクおよび導電膜付き基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6544012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250