JP6542514B2 - 半導体レーザ装置 - Google Patents

Description

本発明は、半導体レーザ装置に関する。

近年、さらなる大容量光通信を実現するために、位相変調光を利用したコヒーレント通信技術が検討されている。図７は、コヒーレント通信用の送信器の概略等価回路図である。図７に示されるように、送信器１００内の直流電源１０１に接続された半導体レーザ１０２は、所定波長の光Ｌ１１を出力する。半導体レーザ１０２から出力された光Ｌ１１は、変調器１０３によって変調された後、光Ｌ１２として送信器１００の外部に出射される。

送信器１００における半導体レーザ１０２として、例えば波長可変半導体レーザが用いられる。下記特許文献１に示される光学半導体装置には、波長可変半導体レーザの一例が開示されている。

米国特許第７３６２７８２号明細書

コヒーレント通信用の送信器１００に用いられる半導体レーザ１０２によって出力される光のスペクトル線幅は、狭いこと（狭線幅）が望ましい。ここで、半導体レーザ１０２に入力される直流電流に重畳されるノイズは、出力される光のスペクトル線幅を劣化させる原因となる。このノイズには、直流電源１０１から発生するノイズと、直流電源１０１から半導体レーザ１０２までの経路である配線１０４に入力されるノイズとが含まれる。

図８は、ノイズ対策がなされた送信器の概略等価回路図である。図８に示されるように、直流電源１０１と半導体レーザ１０２とを互いに接続する配線１０４に、バイパスコンデンサ１０５が接続されている。このようにバイパスコンデンサ１０５を設けることによって、直流電源１０１から発生するノイズを低減できる。一方、単にバイパスコンデンサ１０５を配線１０４に接続するだけでは、配線１０４に入力されるノイズを十分に低減することができないことがある。

本発明は、半導体レーザチップに入力されるノイズを良好に低減できる半導体レーザ装置を提供することを目的とする。

本発明の一形態に係る半導体レーザは、チップキャリアと、チップキャリア上に設けられ、チップ実装領域、及びチップ実装領域からそれぞれ延在する第１及び第２領域を有する第１メタライズと、チップキャリア上に設けられると共に第１メタライズと分離しており、直流電流が入力される第２メタライズと、第１メタライズにおけるチップ実装領域及び第２領域に連続して設けられたロウ材パターンと、ロウ材パターンを介してチップ実装領域に実装されると共に第２メタライズに接続される半導体レーザチップと、一方の電極が第１領域に接続され、他方の電極が第２メタライズに接続されるコンデンサと、を備える。

本発明によれば、半導体レーザチップに入力されるノイズを良好に低減できる半導体レーザ装置を提供できる。

図１は、第１実施形態に係る半導体レーザ装置を示す概略平面図である。 図２は、図１のＩＩ−ＩＩ線矢視概略断面図である。 図３（ａ），（ｂ）は、本実施形態に係る半導体レーザ装置の製造方法の一部を説明する模式平面図である。 図４（ａ），（ｂ）は、本実施形態に係る半導体レーザ装置の製造方法の一部を説明する模式平面図である。 図５は、比較例に係る半導体レーザ装置の概略断面図である。 図６は、変形例に係るレーザモジュールの内部構成の一部を示す概略図である。 図７は、コヒーレント通信用の送信器の概略等価回路図である。 図８は、ノイズ対策がなされた送信器の概略等価回路図である。

［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、チップキャリアと、チップキャリア上に設けられ、チップ実装領域、及びチップ実装領域からそれぞれ延在する第１及び第２領域を有する第１メタライズと、チップキャリア上に設けられると共に第１メタライズと分離しており、直流電流が入力される第２メタライズと、第１メタライズにおけるチップ実装領域及び第２領域に連続して設けられたロウ材パターンと、ロウ材パターンを介してチップ実装領域に実装されると共に第２メタライズに接続される半導体レーザチップと、一方の電極が第１領域に接続され、他方の電極が第２メタライズに接続されるコンデンサと、を備える、半導体レーザ装置である。

この半導体レーザ装置によれば、半導体レーザチップがロウ材パターンを介してチップ実装領域に実装される際に、半導体レーザチップによって押し出される余剰なロウ材が第２領域に流動する。このため、半導体レーザチップによってチップ実装領域から張り出されるロウ材の量が抑制され、半導体レーザチップの近傍に種々の素子を配置することができる。すなわち、第２メタライズに接続されるコンデンサを、半導体レーザチップの近傍に配置できる。これにより、直流電流が流れる第２メタライズにおいて半導体レーザチップへの接続点とコンデンサとの距離を縮めることができ、半導体レーザチップに入力されるノイズをより低減できる。さらに、半導体レーザチップに接続されるコンデンサを大型化した場合であっても、半導体レーザ装置のサイズ拡大を抑制できる。このようにコンデンサを大型化した場合、第２メタライズにおける低周波数側のノイズをより低減することができる。したがって、半導体レーザチップに入力されるノイズを良好に低減できる半導体レーザ装置を提供できる。

また、コンデンサは、少なくとも第１領域と第２メタライズとの間の領域上に配置され、コンデンサの一方の電極が第１領域に接続され、他方の電極が第２メタライズに接続されてもよい。この場合、チップキャリア上における第１領域と第２メタライズとの間の領域を有効に活用することができる。

また、コンデンサは、第１領域上に配置され、コンデンサの一方の電極が第１領域に直接に接続され、他方の電極がワイヤを介して第２メタライズに接続されてもよい。この場合、チップキャリアのサイズを縮小することが可能になり、半導体レーザ装置のサイズ拡大をより抑制できる。

また、半導体レーザチップは、波長可変半導体レーザチップであってもよい。

［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（実施形態）
図１は、第１実施形態に係る半導体レーザ装置を示す概略平面図である。図２は、図１のＩＩ−ＩＩ線矢視断面図である。図１及び図２に示されるように、半導体レーザ装置１は、チップキャリア２と、配線パターン３〜１１と、半導体レーザチップ１２と、サーミスタ１３と、コンデンサ１４と、ワイヤＷ１〜Ｗ９とを備えている。

チップキャリア２は、例えばアルミナ（ＡｌＯｘ）又は窒化アルミニウム（ＡｌＮ）等の誘電体から構成される部材である。チップキャリア２の主面２ａ上には、配線パターン３〜１１と、半導体レーザチップ１２と、サーミスタ１３と、コンデンサ１４と、ワイヤＷ１〜Ｗ９とが配置されている。チップキャリア２の主面２ａと対向する裏面２ｂには、例えば金（Ａｕ）等の金属又は合金によって形成され、基準電位を有する基準電極層が設けられてもよい。

配線パターン３〜１１は、チップキャリア２の主面２ａ上にパターニングされており、例えば金（Ａｕ）等の金属又は合金によって形成されるメタライズ層である。配線パターン３〜１１は、互いに分離されて主面２ａ上に設けられている導電パターンであり、それぞれ異なる信号又は電位が入力される。例えば、配線パターン（第１メタライズ）３は接地されており、配線パターン（第２メタライズ）４には直流電流が入力される。配線パターン３は、半導体レーザチップ１２が実装される帯状のチップ実装領域３ａと、互いに同方向又は略同方向に沿って延在する帯状の第１領域３ｂ及び第２領域３ｃと、半導体レーザ装置１の外部に接続されるパッド領域３ｄと、を有している。なお、本明細書における「接続」とは、電気的又は機能的に接続することを含んでおり、物理的に接続することのみに限定されない。

半導体レーザチップ１２は、波長可変レーザチップであり、半導体から構成される導波路層を有している。半導体レーザチップ１２は、導波路層の延在方向に沿って延びる光軸と交差する両端面から光を出射する部材である。半導体レーザチップ１２は、ロウ材パターン１５を介して、配線パターン３におけるチップ実装領域３ａ上に実装されている。ロウ材パターン１５は、図１において、チップ実装領域３ａ及び第２領域３ｃの斜線ハッチングが施された領域と、チップ実装領域３ａと半導体レーザチップ１２とが互いに重なる領域とに設けられている。ロウ材パターン１５は、例えば金属又は合金等の導電性材料を含むロウ材から構成されている。半導体レーザチップ１２の裏面電極は、ロウ材パターン１５を介して配線パターン３に接続されている。

半導体レーザチップ１２は、半導体光アンプ（ＳＯＡ：SemiconductorOptical Amplifier）領域、利得領域、及び波長制御領域を有している。ＳＯＡ領域は、半導体レーザチップ１２が出力する光を増幅する領域であり、ＳＯＡ電極２１が設けられている。このＳＯＡ電極２１は、ワイヤＷ１，Ｗ２を介して配線パターン５に接続されている。利得領域は、半導体レーザチップ１２が出力する光の利得を発生させる領域であり、利得電極２２が設けられている。この利得電極２２は、ワイヤＷ３，Ｗ４を介して配線パターン４に接続されている。波長制御領域は、半導体レーザチップ１２が出力する光の波長を制御する領域であり、波長制御電極２３〜２５と、波長制御共通電極２６とが設けられている。波長制御電極２３〜２５は、ワイヤＷ５〜Ｗ７を介して配線パターン６〜８にそれぞれ接続されている。波長制御共通電極２６は、ワイヤＷ８を介して配線パターン９に接続されている。ワイヤＷ１〜Ｗ８はボンディングワイヤである。

サーミスタ１３は、チップキャリア２の主面２ａの温度を測定する素子であり、配線パターン１０上に実装されている。サーミスタ１３の測定結果によって、例えば半導体レーザチップ１２の波長制御領域に設けられたヒータが制御される。サーミスタ１３において、一方の電極は配線パターン１０に接続されており、他方の電極はワイヤＷ９を介して配線パターン１１に接続されている。例えば、ワイヤＷ９はボンディングワイヤである。

コンデンサ１４は、半導体レーザチップ１２と並列接続されるバイパスコンデンサであり、水平方向に一対の電極を備えている。コンデンサ１４は、配線パターン３，４上及び配線パターン３，４の間の領域上に設けられている。具体的には、コンデンサ１４の一方の電極は、ロウ材パターン１６を介して配線パターン３の第１領域３ｂに接続されており、コンデンサ１４の他方の電極は、ロウ材パターン１７を介して配線パターン４に接続されている。ロウ材パターン１６は、図１において、第１領域３ｂの斜線ハッチングが施された領域と、第１領域３ｂとコンデンサ１４とが互いに重なる領域とに設けられている。ロウ材パターン１７は、図１において、配線パターン４の斜線ハッチングが施された領域と、配線パターン４とコンデンサ１４とが互いに重なる領域とに設けられている。ロウ材パターン１６，１７として、典型的には、ロウ材パターン１５に用いられるロウ材よりも融点が低いロウ材が採用される。

次に、図３（ａ），（ｂ）及び図４（ａ），（ｂ）を用いながら半導体レーザ装置１の製造方法の一部を説明する。図３（ａ），（ｂ）及び図４（ａ），（ｂ）は、本実施形態に係る半導体レーザ装置１の製造方法の一部を説明する模式平面図である。

まず、図３（ａ）に示されるように、チップキャリア２の主面２ａ上に配線パターン３，４を形成する。例えば、蒸着法等によって形成した金属膜又は合金膜をパターニングすることによって、配線パターン３，４を形成する。次に、図３（ｂ）に示されるように、配線パターン３におけるチップ実装領域３ａ及び第２領域３ｃにロウ材パターン１５を連続して設ける。例えば溶融したロウ材をチップ実装領域３ａ及び第２領域３ｃに塗布又は滴下等することによって、ロウ材パターン１５を形成する。

次に、図４（ａ）に示されるように、配線パターン３におけるチップ実装領域３ａに半導体レーザチップ１２を実装する。具体的には、チップ実装領域３ａ上のロウ材パターン１５に半導体レーザチップ１２を押し付けることによって、半導体レーザチップ１２をチップ実装領域３ａ上に固定する。これにより、ロウ材パターン１５は、半導体レーザチップ１２の固定材として機能すると共に、半導体レーザチップ１２と配線パターン３との電気的接続材として機能する。半導体レーザチップ１２をロウ材パターン１５に押し付けた時に張り出す余剰なロウ材の大部分は、その表面張力の影響によって、ロウ材パターン１５が設けられている第２領域３ｃに流動する。すなわち、第２領域３ｃは、余剰なロウ材の溜まり場として機能する。

次に、図４（ｂ）に示されるように、コンデンサ１４を配線パターン３，４上に実装する。具体的には、第１領域３ｂ上のロウ材パターン１６及び配線パターン４上のロウ材パターン１７にコンデンサ１４を押し付けることによって、コンデンサ１４を第１領域３ｂ及び配線パターン４上に固定する。また、ワイヤＷ３を半導体レーザチップ１２及び配線パターン４上に実装する。これにより、半導体レーザチップ１２がワイヤＷ３を介して配線パターン４及びコンデンサ１４に接続される。ここで、ワイヤＷ３と配線パターン４との接続点を、半導体レーザチップ１２への接続点Ｐとする。

以上に説明した、本実施形態に係る半導体レーザ装置１によって得られる効果について説明する。図５は、比較例に係る半導体レーザ装置の概略断面図である。図５に示される比較例の半導体レーザ装置２００には、本実施形態の半導体レーザ装置１と異なり、配線パターン３に第２領域３ｃが設けられていない。これにより図５に示されるように、比較例の半導体レーザ装置２００では、半導体レーザチップ１２を実装した際に、ロウ材パターン１５が設けられた領域から全方位にわたって余剰なロウ材１５ａが張り出される。よって、比較例に係る半導体レーザ装置２００においては、張り出されたロウ材１５ａと種々の素子（例えばサーミスタ１３及びコンデンサ１４等）との短絡等を防ぐために、半導体レーザチップ１２と上記素子とのマージンを大きく設定する必要がある。この設定されるマージンは、チップキャリア２の主面２ａ上において、例えば１００μｍ以上である。このようにマージンを大きく設定することによって、比較例に係る半導体レーザ装置２００のサイズが拡大してしまう。また、直流電流が入力される配線パターン３における半導体レーザチップ１２への接続点Ｐとコンデンサ１４との距離が大きくなってしまうおそれがある。

なお、図５に示されるように、半導体レーザチップ１２をチップキャリア２上に強固に固定するために、単位面積当たりのロウ材パターン１５の厚さは、コンデンサ１４下部のロウ材パターン１６，１７の単位面積当たりの厚さよりも大きくなっている。この場合、余剰なロウ材１５ａの張り出しは、ロウ材パターン１６，１７からのロウ材の張り出しよりも大きくなる。したがって、上述したように半導体レーザチップ１２と種々の素子とのマージンを大きく設定する必要がある。

これに対して、本実施形態に係る半導体レーザ装置１によれば、半導体レーザチップ１２がロウ材パターン１５を介してチップ実装領域３ａに実装される際に、半導体レーザチップ１２によって押し出される余剰なロウ材が第２領域３ｃに流動する。このため、半導体レーザチップ１２によってチップ実装領域３ａから張り出されるロウ材の量が抑制され、半導体レーザチップ１２の近傍（例えば５μｍ〜１０μｍ以内）にコンデンサ１４等の素子を配置することができる。これにより、直流電流が流れる配線パターン４において半導体レーザチップ１２への接続点Ｐとコンデンサ１４との距離を縮めることができ、半導体レーザチップ１２に入力されるノイズを比較例よりも低減できる。また、半導体レーザチップ１２の近傍に配線パターン４〜１１を設けることができる。これにより、ワイヤＷ１〜Ｗ８の長さが短くなり、電力損失の低減と、空間からワイヤＷ１〜Ｗ８への熱流入の抑制とに寄与する。

さらに、半導体レーザチップ１２に接続されるコンデンサ１４を大型化した場合であっても、半導体レーザ装置１のサイズ拡大を抑制できる。このようにコンデンサ１４を大型化した場合、配線パターン４における低周波数側のノイズをより低減することができる。したがって、半導体レーザチップ１２に入力されるノイズを良好に低減できる半導体レーザ装置１を提供できる。

また、コンデンサ１４は、少なくとも第１領域３ｂと配線パターン４との間の領域上に配置され、コンデンサ１４の一方の電極が第１領域３ｂに接続され、他方の電極が配線パターン４に接続されてもよい。この場合、チップキャリア２の主面２ａ上における第１領域３ｂと配線パターン４との間の領域を有効に活用することができる。

また、第１領域３ｂと第２領域３ｃとは、互いに略同方向に沿って延在してもよい。この場合、チップキャリア２上に設けられる半導体レーザチップ１２及びコンデンサ１４等の高集積化が容易になり、半導体レーザ装置１の小型化が可能になる。

また、ＳＯＡ電極２１はワイヤＷ１，Ｗ２を介して配線パターン５に接続されており、利得電極２２はワイヤＷ３，Ｗ４を介して配線パターン４に接続されている。これにより、ＳＯＡ電極２１と配線パターン５との間における抵抗と、利得電極２２と配線パターン４との間における抵抗とが、低減されている。

（変形例）
以下の変形例では、上記実施形態に係る半導体レーザ装置１が搭載されたレーザモジュールの一例について説明する。図６は、変形例に係るレーザモジュールの内部構成の一部を示す概略図である。図６に示されるように、レーザモジュール５０は、コヒーレント光を出射可能な装置であり、パッケージ５１と、半導体レーザ装置１と、レンズ５２と、温度制御装置（ＴＥＣ：Thermo Electric Cooler）５３と、半導体レーザ装置１に接続されるフィードスルー５４とを有する。

パッケージ５１は、例えばニッケルコバルト鉄合金（ＮｉＣｏＦｅ系）等によって形成される筐体である。パッケージ５１内には、半導体レーザ装置１と、レンズ５２と、温度制御装置５３と、フィードスルー５４とが搭載される。パッケージ５１内には、レセプタクル等（図示しない）が搭載されていてもよい。

レンズ５２は、半導体レーザ装置１の半導体レーザチップ１２の光軸上に配置されており、半導体レーザチップ１２から出力される光Ｌ１を受光する素子である。光Ｌ１はレンズ５２を介することによって結合され、レーザモジュール５０の外部に向かって出射される。

温度制御装置５３は、半導体レーザ装置１の温度を制御する装置である。温度制御装置５３が半導体レーザ装置１の温度を一定に保持することによって、半導体レーザチップ１２から出力される光Ｌ１の波長が一定に保たれる。

フィードスルー５４は、パッケージ５１における内側の側壁から外部に亘って設けられており、外部接続用の端子であるリード５４ａ〜５４ｉが設けられている。フィードスルー５４は、端面５４Ａを有し、リード５４ａ〜リード５４ｉは、当該端面５４Ａ上に設けられている。例えば、リード５４ａはワイヤＷ１１を介して配線パターン５に接続されており、リード５４ｂはワイヤＷ１２を介して配線パターン９に接続されており、リード５４ｃはワイヤＷ１３を介して配線パターン３に接続されており、リード５４ｄはワイヤＷ１４を介して配線パターン８に接続されており、リード５４ｅはワイヤＷ１５を介して配線パターン７に接続されており、リード５４ｆはワイヤＷ１６を介して配線パターン６に接続されており、リード５４ｇはワイヤＷ１７を介して配線パターン１１に接続されており、リード５４ｈはワイヤＷ１８を介して配線パターン１０に接続されており、リード５４ｉはワイヤＷ１９を介して配線パターン４に接続されている。すなわち、リード５４ｃは接地されており、リード５４ｉには直流電流が入力される。

以上に説明した、上記実施形態に係る半導体レーザ装置１が搭載されたレーザモジュール５０においても、上記実施形態と同等の効果を奏する。また、このレーザモジュール５０では、半導体レーザチップ１２に入力されるノイズが良好に低減されており、狭線幅のコヒーレント光を出射することができる効果が奏される。

本発明による半導体レーザ装置及びレーザモジュールは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態に記載された配線パターン３における第１領域３ｂ及び第２領域３ｃは、必ずしも略同方向に沿って延在していなくてもよい。例えば、第１領域３ｂはチップ実装領域３ａの幅方向における一端側から延在し、第２領域３ｃは当該幅方向における他端側から延在してもよい。この場合、チップキャリア２の主面２ａ上において、第１領域３ｂに接続されるコンデンサ１４と、ロウ材パターン１５が溜まる領域である第２領域３ｃとが、チップ実装領域３ａを挟んで対向する。これにより、ロウ材が配線パターン３から溢れやすい領域である第２領域３ｃと、コンデンサ１４との距離が遠くなるため、コンデンサ１４と半導体レーザチップ１２との距離をより近づけることが可能になる。

また、図１の例ではコンデンサ１４は水平方向に一対の電極を備えたものであるが、その厚み方向において対向する一対の電極を備えたコンデンサであってもよい。この場合、例えばコンデンサ１４は第１領域３ｂ上に配置及び搭載され、コンデンサ１４の下側の電極（一方の電極）は第１領域３ｂに接続される。また、コンデンサ１４の上側の電極（他方の電極）は、例えばボンディングワイヤ（ワイヤ）を介して配線パターン４に接続される。これにより、この場合、チップキャリア２の主面２ａを縮小することが可能になり、半導体レーザ装置１のサイズ拡大をより抑制できる。

１…半導体レーザ装置、２…チップキャリア、３…配線パターン（第１メタライズ）、３ａ…チップ実装領域、３ｂ…第１領域、３ｃ…第２領域、４…配線パターン（第２メタライズ）、１２…半導体レーザチップ、１３…サーミスタ、１４…コンデンサ、１５〜１７…ロウ材パターン、５０…レーザモジュール、５１…パッケージ、５２…レンズ、５３…温度制御装置、５４…フィードスルー。

Claims (2)

1. チップキャリアと、
   前記チップキャリア上に設けられ、チップ実装領域、及び前記チップ実装領域からそれぞれ延在する第１及び第２領域を有する第１メタライズと、
   前記チップキャリア上に設けられると共に前記第１メタライズと分離しており、直流電流が入力される第２メタライズと、
   前記第１メタライズにおける前記チップ実装領域及び前記第２領域に連続して設けられたロウ材パターンと、
   前記ロウ材パターンを介して前記チップ実装領域に実装されると共に前記第２メタライズに接続される半導体レーザチップと、
   一方の電極が前記第１領域に接続され、他方の電極が前記第２メタライズに接続されるコンデンサと、を備え、
   前記第１メタライズの前記チップ実装領域は、平面視にて長方形形状を呈し、
   前記第１メタライズの前記第２領域は、平面視にて四角形状を呈し、
   前記第２領域のうち互いに平行に延在する一対の辺は、前記第２領域が延在する前記チップ実装領域の一辺に対して斜めに延在し、
   平面視にて、前記第２領域の前記一対の辺は、前記チップキャリアの一辺に対して平行に延在し、
   前記半導体レーザチップは、利得領域と波長制御領域とからなる波長可変半導体レーザチップであり、且つ、前記利得領域に電流を注入するための利得電極を備え、
   前記第２メタライズと前記利得電極とは、ワイヤを介して接続されており、
   平面視にて、前記第２メタライズの前記ワイヤが接続する領域と前記半導体レーザチップとの距離は、前記コンデンサの前記他方の電極と前記半導体レーザチップとの距離より小さい、
   半導体レーザ装置。
2. 前記コンデンサは、少なくとも前記第１領域と前記第２メタライズとの間の領域上に配置され、前記コンデンサの一方の電極が前記第１領域に接続され、前記他方の電極が前記第２メタライズに接続されてなる、請求項１に記載の半導体レーザ装置。

Images