JP6531694B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP6531694B2
JP6531694B2 JP2016070075A JP2016070075A JP6531694B2 JP 6531694 B2 JP6531694 B2 JP 6531694B2 JP 2016070075 A JP2016070075 A JP 2016070075A JP 2016070075 A JP2016070075 A JP 2016070075A JP 6531694 B2 JP6531694 B2 JP 6531694B2
Authority
JP
Japan
Prior art keywords
pair
semiconductor device
identification mark
molded body
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016070075A
Other languages
English (en)
Other versions
JP2017183565A (ja
Inventor
元清 白浜
元清 白浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016070075A priority Critical patent/JP6531694B2/ja
Publication of JP2017183565A publication Critical patent/JP2017183565A/ja
Application granted granted Critical
Publication of JP6531694B2 publication Critical patent/JP6531694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体装置の製造方法及び半導体装置に関する。
半導体用のパッケージは、その表面に文字や記号などの識別用マークが表示されている。このような識別用マークには、キャビティ番号、ロット番号、品質表示、製造日時などの情報が含まれている。この識別用マークは、例えば、パッケージを用いた半導体装置の製造工程中や、その半導体装置を2次基板等に実装した後に不良品が発生した場合などに、その原因を特定するために利用される。
特開2010−251493号公報
半導体用のパッケージに半導体素子を実装した半導体装置は、近年、更なる小型化が求められている。半導体装置の外形が小さくなると、識別用マークの表示可能な領域が少なく、必要な情報を表示しにくい場合がある。
そこで、本開示は狭いスペースでも識別用マークを表示することができる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本開示の半導体装置の製造方法は、枠体部と、一対の電極部と、枠体部と接続され、凹部又は凸部で示される識別マークを先端部に有し、かつ、先端部の厚みが一対の電極部の厚み以下である一対の支持部と、を備えるリードフレームに、一対の電極部の一部及び一対の支持部の先端部を埋設した状態で樹脂成形体が形成された樹脂成形体付きリードフレームを準備する工程と、電極部に半導体素子を実装する工程と、樹脂成形体と一対の支持部とを分離し、識別マークが転写された半導体装置を得る工程とを備える。
本開示により、狭いスペースでも識別用マークを表示することができる半導体装置の製造方法及び半導体装置を提供することができる。
本発明の一実施形態に係る半導体装置100の概略上面図である。 図1A内の矢印Aで示す方向からの模式側面図である。 図1A内の矢印Bで示す方向からの模式側面図である。 図1Cの破線で囲んだ部分を拡大した概略斜視図である。 図1AのZ−Z断面を示す模式断面図である。 図1Aに示す半導体装置100の側面を支持部で保持した状態を示す概略上面図である。 図2Aの概略断面図である。 本発明の一実施形態に係る半導体装置100の樹脂成形体付きリードフレームを示す概略上面図である。 本発明の一実施形態に係る半導体装置100の製造方法を示す概略断面図である。 本発明の一実施形態に係る半導体装置100の小凹部の形状を示す概略断面図である。 本発明の一実施形態に係る半導体装置100の小凹部の形状を示す概略断面図である。 本発明の一実施形態に係る半導体装置100の識別マークの一例を示す概略斜視図である。 本発明の一実施形態に係る半導体装置100の識別マークの一例を示す概略斜視図である。 本発明の一実施形態に係る半導体装置100の識別マークの一例を示す概略斜視図である。
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、及びそれらの用語を含む別の用語)を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が制限されるものではない。また、複数の図面に表れる同一符号の部分は同一もしくは同等の部分又は部材を示す。
さらに以下に示す実施形態は、本発明の技術思想を具体化するための半導体装置を例示するものであって、本発明を以下に限定するものではない。また、実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限り、本発明の範囲をそれのみに限定する趣旨ではなく、例示することを意図したものである。各図面が示す部材の大きさや位置関係等は、理解を容易にする等のために誇張している場合がある。
また、以下に説明する実施形態においては、樹脂パッケージや樹脂成形体付きリードフレーム等の用語は半導体素子、ワイヤ又はその他の部材を配置する前と後において同じ用語を適宜用いることがある。樹脂パッケージ等の用語は個片化前と個片化後で同じ用語を適宜用いることがある。また、転写する前の識別マークを形成するための凹部又は凸部と、転写された後の半導体装置に形成された凹部又は凸部とに対して同じ「識別マーク」という用語を適宜用いることがある。
本開示に係る半導体装置の製造方法は、樹脂成形体付きリードフレームを準備する工程と、樹脂成形体付きリードフレームに半導体素子を実装する工程と、樹脂成形体付きリードフレームを個片化し半導体装置を得る工程とを備える。樹脂成形体付きリードフレームは、枠体部と一対の電極部と一対の支持部とを有するリードフレームと、リードフレームと一体に形成される樹脂成形体とを備える。一対の支持部は、凹部又は凸部で示される識別マークを先端部に有し、先端部の厚みは一対の電極部の厚み以下である。また、得られる半導体装置は、少なくとも1つの側面に識別マークが転写されている。
このような構成を有する本開示に係る半導体装置の製造方法によると、支持部で保持される樹脂成形体にキャビティ番号等の識別マークを形成することができるので、小型の半導体装置であっても容易に省スペースに識別マークを形成することができる。
以下に本発明の実施形態に係る半導体装置及び半導体装置の製造方法の詳細を、発光素子を備える発光装置を例に挙げて説明する。
本発明の一実施形態に係る半導体装置100の概略上面図を図1Aに、図1A内の矢印Aで示す方向からの模式側面図を図1Bに、図1A内の矢印Bに示す方向からの模式側面図を図1Cに、図1Cの破線で囲んだ部分を拡大した図を図1Dに、図1AのZ−Z断面を示す模式断面図を図1Eに示す。また、この半導体装置100の製造時において、樹脂パッケージ1の外側面32を一対の支持部83で保持した状態の概略上面図を図2Aに、概略断面図を図2Bに示す。半導体装置100は、略直方体形状の樹脂成形体3と、樹脂成形体3に一部が埋設する一対の電極2とを有する樹脂パッケージ1を備える。樹脂パッケージ1の正面には収容部4が形成されている。また収容部4には封止部材7が充填されており、図2Bの断面図に示すように、収容部4の底面に実装された半導体素子10を封止している。半導体素子10が発光素子の場合、発光素子から出射される光を効率良く取り出すために、封止部材7は透光性であることが好ましい。
次に、本発明の一実施形態に係る半導体装置100の製造方法を、図3及び図4を参照して説明する。半導体装置100の製造方法は、樹脂成形体付きリードフレーム9を準備する工程と、樹脂成形体付きリードフレーム9に半導体素子10を実装する工程と、樹脂成形体付きリードフレーム9を個片化し半導体装置100を得る工程とを備える。
(樹脂成形体付きリードフレームを準備する工程)
まず、リードフレーム8を準備する。リードフレーム8は、例えば、金属板に打ち抜き加工やエッチング加工を施し、その表面にNi、Pd、Au、Ag等のメッキ層を形成することで作製することができる。メッキ層は、半導体素子10等を実装する前に後から形成してもよいが、予めメッキ処理が施されたリードフレーム8を用いることが好ましい。リードフレーム8は、一対の電極部82と、隙間を空けて対向して配置された一対の支持部83とを有している。通常は、1枚のリードフレーム8に、一対の電極部82と一対の支持部83の組が複数形成されている。
次に、支持部83の先端部に傾斜面と、識別マーク6とを形成する。支持部83の先端部に傾斜面を形成する工程と、識別マーク6を形成する工程とは、同一の工程で形成してもよいし、異なる工程で形成してもよい。好ましくは、同一の工程で形成する。同一の工程で傾斜面と識別マーク6を形成する方法として、例えば、加工面に傾斜面と傾斜面に形成された識別マークを有するプレス金型を用いて、支持部83の先端部をプレスする。これにより、簡易に傾斜面及び識別マークを形成することができる。また、その他の方法として、レーザー加工等の種々の方法を用いることができる。
次に、図4に示すように、リードフレーム8を上下に分割された成型用の上下のモールド金型11、12の間に配置して、挟み込む。このとき、一対の電極部82の一部と、支持部83の先端部を、樹脂パッケージ1の形状を有するモールド金型11、12のキャビティ13の中に配置する。
その後、上側モールド金型11の材料注入ゲートより、モールド金型11、12のキャビティ13内へ樹脂成形体3となる成形材料を注入する。下側モールド金型12には、樹脂パッケージ1の収容部4に対応する突出部が形成されており、この突出部が一対の電極部82の上面に接触した状態で成形材料を注入する。
次に、モールド金型11、12内の成形材料を硬化させる。その後、上下のモールド金型11、12を外す。
上記の一連の工程により、樹脂成形体付きリードフレーム9が得られる。成形された樹脂パッケージ1の外側面32には、小凹部5となる位置に一対の支持部83の先端部が食い込んでいる。半導体装置100の製造工程全体にわたって、一対の支持部83により樹脂パッケージ1がリードフレーム8に保持される。
また、以上は樹脂成形体付きリードフレーム9を製造して得る工程を示しているが、予め形成された樹脂成形体付きリードフレーム9を購入する等して準備してもよい。
(半導体素子を実装する工程)
次に、複数の樹脂パッケージ1の収容部4に半導体素子10を実装する。具体的には、収容部4の底面に配置される1つの電極部82の上面に半導体素子をダイボンディングし、ワイヤ等を介して半導体素子10と他の電極部82とを電気的に接続する。その後、半導体素子10等を外部環境から保護するため、樹脂パッケージ1の収容部4を封止部材7で封止する。封止部材7は蛍光体が含有されていることが好ましい。
(個片化工程)
次に、リードフレーム8から一対の電極部82を切断し分離する。分離方法としては、金型加工やレーザー加工による切断等の方法が挙げられる。これにより、一対の電極2は電極として機能する。なお、予めリードフレーム8と一対の電極部82が分離されている樹脂成形体付きリードフレーム9を用いる場合は、この分離工程を省略することができる。また、この分離工程は樹脂パッケージ1に半導体素子等を実装する前に行ってもよい。予めリードフレーム8と一対の電極部82とが分離されていることで、個々の半導体装置に分離する前に個々の半導体装置の特性を検査することが可能となる。この後、必要があれば一対の電極2を折曲させる。
次に、樹脂成形体3と一対の支持部83とを分離する。分離方法としては、金型等を用いて樹脂パッケージ1を突いて分離する方法や、一対の支持部83を突いて分離する方法等を挙げることができる。樹脂パッケージ1の外側面32の小凹部5から一対の支持部83を分離することで、識別マーク6が転写された半導体装置100を得る。
上記の製造方法によると、小型の半導体装置であっても容易に省スペースに識別マークを形成することができる。
以下に、半導体装置100の製造方法に用いる各部材の構成を図1A〜1E等を用いて説明する。
(樹脂パッケージ)
樹脂パッケージ1は、樹脂成形体3と、一対の電極2とを有する。樹脂パッケージ1は、外上面31と外側面32と外底面33とを有し、外上面31に底面41と内側面とを有する収容部4が形成されている。収容部4の底面41には一対の電極2の上面の一部が含まれており、電極2の上面に半導体素子10が実装されている。半導体素子10は、ワイヤを介して一対の電極2と電気的に接続している。また、樹脂パッケージ1の少なくとも1つの外側面32には、小凹部5が形成され、小凹部5の内面に識別マーク6が形成されている。
樹脂パッケージ1は、少なくとも一つの外側面32に小凹部5を有する。半導体装置100では対向する外側面32のそれぞれに小凹部5が形成されている。小凹部5は、半導体装置100の製造時において後述するリードフレーム8の支持部83の先端を挿入して、樹脂パッケージ1をリードフレーム8に保持する目的で利用される。半導体装置100は、製造時において、個片化する前にリードフレーム8から一対の電極部82の少なくとも一方を切断することがある。これにより、個々の半導体装置に分離する前に個々の半導体装置を個別に駆動することができ、例えば、個々の発光装置の色調を検査し不適当な色調を表す発光装置に対して個別に色調調整工程を追加し、色調を調整することができる。一方で、一対の電極部82を切断したことによって、半導体素子10を実装する時点では樹脂パッケージ1をリードフレーム8に固定できなくなる問題を、一対の支持部83によって樹脂パッケージ1を保持することで回避している。
小凹部5の内面は、収容部4の底面41に対して水平な水平面51と、水平面51に対して傾斜する傾斜面52とを有する。傾斜面52には識別マーク6が形成される。収容部4の底面41に対して水平とは、収容部4の底面41に対して完全に水平となる場合の他、誤差が±5°以下である場合を含む。傾斜面52の角度αは、水平面51に対して、10度〜80度傾斜していることが好ましく、20度〜70度傾斜していることがより好ましい。なお、小凹部5の内面の形状は、後述する支持部83の形状に応じて種々の形状であってよい。例えば、小凹部5の内面は、図5Aで示すように水平面51と傾斜面52のみからなる形状であってもよいし、図5Bで示すように、水平面51と、水平面51と連続する第1の面53と、第1の面53と連続する傾斜面52と、傾斜面52と連続する第2の面54とを備えていてもよい。なお、水平面51と傾斜面52以外に、3つ以上の面を有していてもよい。
小凹部5の内面の傾斜面52には、凹部又は凸部で示される識別マーク6が形成される。識別マーク6が凹部又は凸部で示されるとは、識別マーク6は三次元の形状で示されることを指す。小凹部5の傾斜面52は、支持部83の傾斜面によって形成されるところ、支持部83の先端部の厚みが薄い場合であっても、支持部83の先端部に傾斜面を形成することで比較的大きな識別マーク6を形成することができる。つまり、支持部83の先端部が厚み方向に対して平行であると識別マーク6を形成することができる面積が小さくなってしまうが、先端部に傾斜面を形成することで先端部の識別マーク6を形成することができる面積を大きくでき、識別マーク6を大きくすることができる。その結果、小凹部5の傾斜面52に比較的大きな識別マーク6を転写することができ、識別マーク6を容易に視認することができる。
識別マーク6は、キャビティ番号、ロット番号、品質表示、製造日時等の情報を示すものである。キャビティ番号とは、製造の際に用いられる金型に関連した番号で、一つの金型で複数の樹脂パッケージを同時に成型する際の金型のキャビティを示す番号である。
樹脂パッケージ1にキャビティ番号をA行3列のように2つの文字、記号又は印等で示す場合や、その他の情報を2つ以上の文字、記号又は印等で示す場合は、樹脂パッケージ1の1つの外側面32に2つ以上の小凹部5を形成し、各小凹部5に1つ又は2つ以上の文字、記号又は印等で示していてもよい。文字、記号又は印等は、凹部又は凸部によって表される。また、対向する2つの外側面32のそれぞれに、少なくとも1つの小凹部5を形成して、各小凹部5に1つ又は2つ以上の文字、記号又は印等で示していてもよい。なお、1つの小凹部5に全ての文字、記号又は印等を示すこともできる。
識別マーク6は、凹部又は凸部によって表され、文字、記号又は印等から構成される。好ましい識別マーク6としては、図6Aで示すように幅が細い溝と幅が太い溝と、溝間の距離の長短と、の計4種類で示す識別マーク6が挙げられる。また、図6Bで示すように複数の三角錐状の突起部の配置によって示す識別マーク6や、図6Cで示すように溝の長さによって示す識別マーク6を用いてもよい。また、図6A〜6Cの識別マークを組み合わせた識別マーク6を用いてもよい。
前記小凹部5が形成された外側面32を水平方向から見た場合に、溝が延伸する方向や突起部の頂点が指す方向は、樹脂パッケージ1が個片化される際の樹脂パッケージ1が支持部83と分離する方向と略一致することが好ましい。例えば樹脂パッケージ1が下方に分離される場合は、溝が延伸する方向や突起部の頂点が向く方向は樹脂パッケージ1の外上面31から外底面33に向かう方向と略一致することが好ましい。なお、上記に限らず、樹脂パッケージ1が分離される方向と溝等が延伸する方向は異なっていてもよい。例えば、樹脂パッケージ1が分離される方向と溝等が延伸する方向は直交していてもよい。
また、別の形態では、識別マーク6は小凹部5の内側側面55に形成されていてもよい。内側側面55とは、水平面51を側面方向から挟み込む面のことである。内側側面55に識別マーク6を形成することで、支持部83に傾斜面を別途形成する工程を要しないので、製造工程を簡易にすることができる。
樹脂成形体3の母材の樹脂として、熱可塑性樹脂や熱硬化性樹脂などを用いることができ、好ましい樹脂として、液晶ポリマー、ポリフタルアミド樹脂、ポリブチレンテレフタレート(PBT)、6Tナイロン、9Tナイロンなどの熱可塑性樹脂や、エポキシ系樹脂、シリコーン系樹脂、不飽和ポリエステルなどの熱硬化性樹脂等を用いることができる。
半導体素子10が発光素子である場合は、樹脂成形体3は発光素子からの光を効率良く反射させるために、酸化チタンや酸化ケイ素などの光反射性物質を含有していることが好ましい。また、樹脂成形体3は、外光(多くの場合、太陽光)に対して光反射率が低い物質を含んでもよい。この場合、樹脂成形体3は、通常は黒色ないしそれに近似した色であることが好ましい。この時の充填剤としてはアセチレンブラック、活性炭、黒鉛などのカーボンや、酸化鉄、二酸化マンガン、酸化コバルト、酸化モリブデンなどの遷移金属酸化物、もしくは有色有機顔料などを目的に応じて利用することができる。
リードフレーム8及び一対の電極2は、母材となる金属板と、母材を被覆するメッキ層とを有する。母材の材料として、銅、アルミニウム、金、銀、鉄、ニッケル、コバルト、又はこれらの合金、燐青銅、鉄入り銅などが挙げられる。これらは単層であってもよいし、積層構造(例えば、クラッド材)であってもよい。
また、メッキ層の材料としては、銀、アルミニウム、ニッケル、パラジウム、ロジウム、金、銅、又はこれらの合金などが挙げられる。
(封止部材)
半導体装置100は封止部材7を備えることが好ましい。封止部材7は、半導体素子10を被覆するように形成される。封止部材7は半導体素子10を外力や埃、水分などから保護すると共に、半導体素子10の耐熱性、耐候性、耐光性を良好なものにする。
封止部材7は、半導体素子10が発光素子の場合は、発光素子から出射される光の60%以上を透過するもの、さらに、70%、80%又は90%以上を透過するものが好ましい。封止部材7の母体材料としては、熱硬化性樹脂、熱可塑性樹脂などを用いることができる。具体的には、シリコーン樹脂、エポキシ樹脂、アクリル樹脂またはこれらを1つ以上含む樹脂を用いることができる。封止部材7は単一層から形成することもできるが、複数層から構成することもできる。また、封止部材7には、酸化チタン、酸化ケイ素、酸化ジルコニウム、酸化アルミニウムなどの光散乱粒子を分散させてもよい。
封止部材7には、半導体素子10が発光素子の場合は、発光素子からの発光の波長を変換する材料(蛍光体等)の粒子を分散させてもよい。蛍光体としては、具体的には、セリウムで賦活されたイットリウム・アルミニウム・ガーネット、セリウムで賦活されたルテチウム・アルミニウム・ガーネット、ユウロピウム及び/若しくはクロムで賦活された窒素含有アルミノ珪酸カルシウム(カルシウムの一部をストロンチウムで置換可)、ユウロピウムで賦活されたサイアロン、ユウロピウムで賦活されたシリケート、ユウロピウムで賦活されたアルミン酸ストロンチウム、マンガンで賦活されたフッ化珪酸カリウムなどを用いることができる。
(半導体素子)
半導体素子10は、発光ダイオードやレーザダイオードなどの発光素子の他、トランジスタやIC、LSI、ツェナーダイオード、コンデンサー、受光素子なども用いることができる。例えば、発光素子は、種々の半導体で構成される素子構造と、正負一対の電極と、を有するものであればよい。特に、紫外〜可視域の発光が可能な窒化物半導体(InAlGa1−x−yN、0≦x、0≦y、x+y≦1)の発光素子が好ましい。このほか、緑色〜赤色発光のガリウム砒素系、ガリウム燐系半導体の発光素子でもよい。半導体素子10は、一対の電極2上にワイヤを介して電気的に接続して実装されてもよいし、一対の電極上にバンプ等の接合部材を介してフリップチップ実装されてもよい。1つの半導体装置に搭載される半導体素子10の個数は1つでも複数でもよい。半導体素子10が複数用いられる場合は、各半導体素子はワイヤにより直列、並列、又はその組み合わせによる方法で接続される。また、1つの半導体装置に、例えば青色、緑色、赤色発光の3つの発光素子が搭載されていてもよいし、青色、緑色発光の2つの発光素子が搭載されていてもよい。
(樹脂成形体付きリードフレーム)
樹脂成形体付きリードフレーム9は、リードフレーム8と、リードフレーム8と一体に形成された樹脂成形体3とを備える。樹脂成形体付きリードフレーム9の概略上面図を図3に示す。樹脂成形体付きリードフレーム9は、樹脂パッケージ1を行列方向に複数有する集合基板である。また、樹脂成形体付きリードフレーム9の状態で、半導体素子10、ワイヤ、封止部材7、又はその他の部材が配置されることが生産性の点から好ましい。
(リードフレーム)
リードフレーム8は、枠体部81と、一対の電極部82と一対の支持部83との組を複数備える。枠体部81は一対の電極部82及び/又は一対の支持部83と連結して保持する部位であり、一対の電極部82は個片化後に一対の電極2となる部位であり、一対の支持部83は製造工程を通して樹脂パッケージ1をリードフレーム8に保持する部位である。一対の電極部82及び一対の支持部83の先端部の一部は、樹脂成形体3に埋設される。
一対の支持部83は、凹部又は凸部で示される識別マーク6を先端部に有し、先端部の厚みは一対の電極部82の厚み以下である。一対の支持部83の先端部は、折り曲げられていない平板状であることが好ましい。これにより、樹脂成形体3の回り込みが良好になり、さらに樹脂パッケージ1と支持部83との分離を容易に行うことができる。先端部の厚みは100μm〜300μmであり、110μm〜250μmであることが好ましく、電極部の厚みは100μm〜300μmであり、110μm〜250μmであることが好ましい。
1 樹脂パッケージ
2 電極
3 樹脂成形体
4 収容部
5 小凹部
6 識別マーク
7 封止部材
8 リードフレーム
9 樹脂成形体付きリードフレーム
10 半導体素子
11 上側モールド金型
12 下側モールド金型
13 キャビティ
31 外上面
32 外側面
33 外底面
41 底面
51 水平面
52 傾斜面
53 第1の面
54 第2の面
55 内側側面
81 枠体部
82 電極部
83 支持部
100 半導体装置

Claims (15)

  1. 枠体部と、一対の電極部と、前記枠体部と接続され、凹部又は凸部で示される識別マークを先端部に有し、かつ、前記先端部の厚みが前記一対の電極部の厚み以下である一対の支持部と、を備えるリードフレームに、前記一対の電極部の一部及び前記一対の支持部の前記先端部を埋設した状態で樹脂成形体が形成された樹脂成形体付きリードフレームを準備する工程と、
    前記電極部に半導体素子を実装する工程と、
    前記樹脂成形体と前記一対の支持部とを分離し、前記識別マークが転写された半導体装置を得る工程と、を備える半導体装置の製造方法。
  2. 前記一対の支持部は、前記先端部に傾斜面を有する請求項1に記載の半導体装置の製造方法。
  3. 前記一対の支持部の傾斜面と前記識別マークは同一の工程で形成される請求項2に記載の半導体装置の製造方法。
  4. 前記半導体素子を実装する工程の前に、前記リードフレームと前記一対の電極部が分離されている請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記識別マークは、幅が細い溝と幅が太い溝からなる請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記識別マークは、複数の三角錐状の突起部からなる請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
  7. 前記識別マークは複数の溝から表示され、前記複数の溝は長さが異なる請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
  8. 前記半導体素子は発光素子である請求項1乃至請求項7のいずれか1項に記載の半導体装置の製造方法。
  9. 一対の電極と、前記一対の電極と一体に形成された樹脂成形体とを備える樹脂パッケージと、
    前記電極の上面に実装される半導体素子と、を有し、
    前記樹脂パッケージの少なくとも1つの外側面に小凹部を有し、
    前記小凹部の内面は前記一対の電極の上面に対して水平な水平面と、前記水平面に対して傾斜する傾斜面を有し、
    前記傾斜面に識別マークを有する半導体装置。
  10. 前記樹脂パッケージは、前記一対の電極の上面の一部が底面に含まれる収容部を有し、前記半導体素子は前記収容部の底面に実装される請求項9に記載の半導体装置。
  11. 前記水平面に対する前記傾斜面の角度αは、20度〜70度である請求項9又は請求項10に記載の半導体装置。
  12. 前記小凹部の内面は、前記水平面と前記傾斜面のみからなる請求項9乃至請求項11のいずれか1項に記載の半導体装置。
  13. 前記小凹部の内面は、前記水平面と、前記水平面と連続する第1の面と、前記第1の面と連続する前記傾斜面と、前記傾斜面と連続する第2の面とを有する請求項9乃至請求項11のいずれか1項に記載の半導体装置。
  14. 前記半導体素子は発光素子である請求項9乃至請求項13のいずれか1項に記載の半導体装置。
  15. 枠体部と、一対の電極部と、前記枠体部と接続され、凹部又は凸部で示される識別マークを先端部に有し、かつ、前記先端部の厚みが前記一対の電極部の厚み以下である一対の支持部と、を備えるリードフレームと、
    前記一対の電極部と、前記一対の電極部と一体に形成される樹脂成形体と、を有し、前記一対の支持部の先端部と2つの側面が接する樹脂パッケージと、を有し、
    前記一対の支持部と接する前記樹脂パッケージの少なくとも1つの側面に前記識別マークが転写される樹脂成形体付きリードフレーム。
JP2016070075A 2016-03-31 2016-03-31 半導体装置の製造方法及び半導体装置 Active JP6531694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016070075A JP6531694B2 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016070075A JP6531694B2 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2017183565A JP2017183565A (ja) 2017-10-05
JP6531694B2 true JP6531694B2 (ja) 2019-06-19

Family

ID=60007170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016070075A Active JP6531694B2 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP6531694B2 (ja)

Also Published As

Publication number Publication date
JP2017183565A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP2019096905A (ja) 発光装置
US20120161180A1 (en) Led package
US11508701B2 (en) Light emitting device
US10608147B2 (en) Package and light-emitting device
JP6260593B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6206442B2 (ja) パッケージ及びその製造方法、並びに発光装置
US10367127B2 (en) Lead frame including hanger lead, package, and light-emitting device
JP6332251B2 (ja) パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
JP6395045B2 (ja) 複合基板並びに発光装置及びその製造方法
JP2012134295A (ja) 半導体発光装置及びその製造方法
TWI463691B (zh) Light emitting device
US10332824B2 (en) Lead frame
US20180012872A1 (en) Molded led package with laminated leadframe and method of making thereof
JP2017037917A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6303457B2 (ja) 発光装置およびその製造方法
JP7417150B2 (ja) 発光装置
JP6531694B2 (ja) 半導体装置の製造方法及び半導体装置
JP6668742B2 (ja) 発光装置、並びにパッケージ及びその製造方法
JP6680274B2 (ja) 発光装置及び樹脂付リードフレーム
JP2020080431A (ja) 発光装置及びその製造方法
TW201513410A (zh) 發光二極體製造方法
JP2019153766A (ja) 発光装置およびその製造方法
US10847700B2 (en) Package, light emitting device, method of manufacturing package, and method of manufacturing light emitting device
JP6604193B2 (ja) 発光装置、並びにパッケージ及びその製造方法
JP2016119464A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190506

R150 Certificate of patent or registration of utility model

Ref document number: 6531694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250