JP6525858B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP6525858B2 JP6525858B2 JP2015244396A JP2015244396A JP6525858B2 JP 6525858 B2 JP6525858 B2 JP 6525858B2 JP 2015244396 A JP2015244396 A JP 2015244396A JP 2015244396 A JP2015244396 A JP 2015244396A JP 6525858 B2 JP6525858 B2 JP 6525858B2
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- state
- power
- power state
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Description
本発明は、メインシステムとサブシステムとを有する装置において、省電力状態から動作状態への遷移時間を短縮するための技術に関するものである。
メインシステムとサブシステムとに分かれた装置を省電力状態から動作状態に遷移させる際の遷移時間（以降、復帰時間と呼ぶ）を短縮することを目的として、サブシステムの復帰時間をメインシステムに通知する技術がある（特許文献１）。特許文献１によれば、メインシステムは通知された復帰時間だけ待つことでサブシステムへのアクセスを開始できるため、復帰時間を短縮することができる。
しかしながら、特許文献１に記載の技術では、サブシステムは単一の復帰時間しか通知しない。一方、サブシステムが多機能を有する場合、省電力状態において複数の電力状態を有し、それぞれの電力状態における復帰時間が異なることがある。つまり、特許文献１のように、最も長い復帰時間一つしか通知できないと、例えサブシステムが省電力状態においてより短い復帰時間を持つ電力状態であっても、それより長い時間待たなければサブシステムへのアクセスができなくなってしまう。これにより、装置の動作状態への復帰が遅くなるという課題がある。
本発明はこのような問題に鑑みてなされたものであり、メインシステムとサブシステムとを有する装置が省電力状態から動作状態に復帰するために要する時間をより短縮するための技術を提供する。
本発明の一様態は、メインデバイスと、該メインデバイスと通信可能に接続される第１サブデバイスと、該メインデバイスと通信可能に接続される第２サブデバイスと、を有する情報処理装置であって、
前記第１サブデバイスは、前記第１サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する第１時間を前記メインデバイスに通知し、該判定した電力状態に移行し、
前記第２サブデバイスは、前記第２サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する第２時間を前記メインデバイスに通知し、
前記メインデバイスは、前記第１サブデバイスから通知された前記第１時間と前記第２サブデバイスから通知された前記第２時間とに基づいて、前記メインデバイスが移行する電力状態を判定し、該判定した電力状態に移行する
ことを特徴とする。
前記第１サブデバイスは、前記第１サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する第１時間を前記メインデバイスに通知し、該判定した電力状態に移行し、
前記第２サブデバイスは、前記第２サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する第２時間を前記メインデバイスに通知し、
前記メインデバイスは、前記第１サブデバイスから通知された前記第１時間と前記第２サブデバイスから通知された前記第２時間とに基づいて、前記メインデバイスが移行する電力状態を判定し、該判定した電力状態に移行する
ことを特徴とする。
本発明の構成によれば、メインシステムとサブシステムとを有する装置が省電力状態から動作状態に復帰するために要する時間をより短縮することができる。
以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載した構成の具体的な実施例の１つである。
［第１の実施形態］
本実施形態では、画像形成装置に適用した情報処理装置を例にとり説明する。先ず、本実施形態に係る画像形成装置の構成例について、図１のブロック図を用いて説明する。図１では、画像形成装置１００は、コピー機能、プリント機能、ＦＡＸ機能等を有するＭＦＰ（ＭｕｌｔｉＦｕｎｃｔｉｏｎａｌＰｒｉｎｔｅｒ）であるものとしている。しかし、メインシステムと、該メインシステムと通信可能に接続されるサブシステムと、を有する情報処理装置であって、以下の構成を有するものであれば、如何なる機器に適用しても構わない。
本実施形態では、画像形成装置に適用した情報処理装置を例にとり説明する。先ず、本実施形態に係る画像形成装置の構成例について、図１のブロック図を用いて説明する。図１では、画像形成装置１００は、コピー機能、プリント機能、ＦＡＸ機能等を有するＭＦＰ（ＭｕｌｔｉＦｕｎｃｔｉｏｎａｌＰｒｉｎｔｅｒ）であるものとしている。しかし、メインシステムと、該メインシステムと通信可能に接続されるサブシステムと、を有する情報処理装置であって、以下の構成を有するものであれば、如何なる機器に適用しても構わない。
・ サブシステムは、情報処理装置の電力状態を省電力状態に移行させるための指示が入力されることに基づいて、サブシステムが取り得る複数の電力状態の中から１つの電力状態を決定する。そしてサブシステムは、該決定した１つの電力状態に対応する復帰時間であってサブシステムが該決定した１つの電力状態から復帰するために要する復帰時間をメインシステムに通知する。
・ メインシステムは、サブシステムから通知された復帰時間に基づいて、メインシステムが移行する電力状態を、メインシステムが取り得る複数の電力状態の中から決定する。
メインシステム１０１は、画像形成装置１００全体の動作制御を行うためのＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）で構成されている。例えば、メインシステム１０１は、画像形成装置１００の電力状態を様々な状態に遷移させるための制御を行う。電力状態を遷移させるためのメインシステム１０１の動作については後述する。また、メインシステム１０１の詳細については、図２を用いて後述する。
・ メインシステムは、サブシステムから通知された復帰時間に基づいて、メインシステムが移行する電力状態を、メインシステムが取り得る複数の電力状態の中から決定する。
メインシステム１０１は、画像形成装置１００全体の動作制御を行うためのＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）で構成されている。例えば、メインシステム１０１は、画像形成装置１００の電力状態を様々な状態に遷移させるための制御を行う。電力状態を遷移させるためのメインシステム１０１の動作については後述する。また、メインシステム１０１の詳細については、図２を用いて後述する。
サブシステム１０２は、ＣＰＵやネットワークＩＦ回路等を搭載しているＳｏＣ（ＳｙｓｔｅｍＯｎＣｈｉｐ）である。サブシステム１０２は、メインシステム１０１に対して従属関係にあり、メインシステム１０１がサブシステム１０２の各種設定や動作制御を行う。サブシステム１０２の詳細については、図３を用いて後述する。
サブシステム１０３は、ＣＰＵや画像処理回路等を搭載しているＳｏＣである。サブシステム１０３は、メインシステム１０１に対して従属関係にあり、メインシステム１０１がサブシステム１０３の各種設定や動作制御を行う。サブシステム１０３の詳細については、図４を用いて後述する。
メインシステムＲＯＭ１１０は、メインシステム１０１（メインシステム１０１内のＣＰＵ）が各種の処理を実行するために用いるコンピュータプログラムやデータが格納されている書き換え可能なフラッシュＲＯＭである。メインシステム１０１は電源が投入されると、まずメインシステムＲＯＭ１１０に格納されているコンピュータプログラムやデータを用いて処理を実行する。
メインシステムＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）１０９は、大容量情報記憶装置の一例であり、メインシステム１０１やサブシステム１０２、１０３を動作させるためのＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）や各種のアプリケーションプログラム、データなどが保存されている。メインシステムＨＤＤ１０９やメインシステムＲＯＭ１１０に保存／格納されているコンピュータプログラムやデータは、メインシステム１０１による制御に従って適宜メインシステムＤＲＡＭ１０６にロードされ、メインシステム１０１による処理対象となる。
メインシステムＤＲＡＭ１０６は、メインシステム１０１のＯＳやコンピュータプログラムやデータが展開されるＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）である。メインシステム１０１は、メインシステムＤＲＡＭ１０６に格納されているコンピュータプログラムやデータを用いて処理を実行することで、画像形成装置１００全体の動作制御や、メインシステム１０１が行うものとして後述する各処理を実行する。
操作部１１１は、表示機能と操作機能を兼ね揃えたタッチパネル等のデバイスであり、メインシステム１０１のユーザインターフェースとして機能する。操作部１１１は、例えば、液晶ディスプレイ（タッチパネル画面）とハードキーとを組み合わせて構成してもよい。操作部１１１は、ユーザから操作指示の受付及び操作結果の表示を行う。
サブシステムＲＯＭ１０５は、サブシステム１０２（サブシステム１０２内のＣＰＵ）が各種の処理を実行するために用いるコンピュータプログラムやデータが格納されている、書き換え可能なフラッシュＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）である。サブシステムＲＯＭ１０５に格納されているコンピュータプログラムやデータは、サブシステム１０２による制御に従って適宜サブシステムＤＲＡＭ１０７にロードされ、サブシステム１０２による処理対象となる。
サブシステムＤＲＡＭ１０７は、サブシステム１０２のＯＳやコンピュータプログラムやデータが展開されるＤＲＡＭである。サブシステム１０２は、サブシステムＤＲＡＭ１０７に格納されているコンピュータプログラムやデータを用いて処理を実行することで、サブシステム１０２が行うものとして後述する各処理を実行する。
電源制御部１０４は、画像形成装置１００の電源制御を担い、ＣＰＬＤ（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）で構成される。電源制御部１０４は、電源部１０８に対して電源ＯＮや電源ＯＦＦの制御指示を行うことで、画像形成装置１００の省電力状態等の電力状態を制御する。また、電源制御部１０４は、サブシステム１０２やサブシステム１０３に内蔵されている電源制御部に対しても制御指示を行うことが可能である。加えて、画像形成装置１００の電力状態の遷移要因を管理し、遷移要因を受信するとメインシステム１０１へ割り込みを出力する。
電源部１０８は、ＤＣ／ＤＣコンバータ等で構成され、画像形成装置１００の各構成要素に必要な複数種類の電源の生成を行う。また、電源部１０８は電源制御部１０４によって制御され、複数種類の電源のＯＮやＯＦＦを実行し、画像形成装置１００の電力状態に合わせた電源状態（各構成要素に対する電源のＯＮ／ＯＦＦのパターン）を生成する。
プリンタ部１１４は、供給された印刷データに基づいて紙などの記録媒体上に画像や文字を記録するデバイスであり、例えばレーザビームプリンタやインクジェットプリンタにより構成される。
スキャナ部１１５は、紙などの記録媒体上に記録されている情報を画像として読み取り、該読み取った画像をサブシステム１０３に対して送出するデバイスである。
ＦＡＸ部１１６は、公衆回線を使ってＦＡＸデータを送受信するものである。なお、画像形成装置１００の機器構成によっては、接続されないこともある。
サブシステムＲＯＭ１１２は、サブシステム１０３（サブシステム１０３内のＣＰＵ）が各種の処理を実行するために用いるコンピュータプログラムやデータが格納されている、書き換え可能なフラッシュＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）である。サブシステムＲＯＭ１１２に格納されているコンピュータプログラムやデータは、サブシステム１０３による制御に従って適宜サブシステムＤＲＡＭ１１３にロードされ、サブシステム１０３による処理対象となる。
サブシステムＤＲＡＭ１１３は、サブシステム１０３のＯＳやコンピュータプログラムやデータが展開されるＤＲＡＭである。サブシステム１０３は、サブシステムＤＲＡＭ１１３に格納されているコンピュータプログラムやデータを用いて処理を実行することで、サブシステム１０３が行うものとして後述する各処理を実行する。
次に、メインシステム１０１の構成例について、図２のブロック図を用いて説明する。
ＣＰＵ２０１は、メインシステム１０１の各Ｉ／Ｆ（ＩｎｔｅｒＦａｃｅ）部の制御等を行う。ＣＰＵ２０１は、画像形成装置１００の電源立ち上げ時に、メインシステムＲＯＭ１１０に格納されているコンピュータプログラムやデータを用いてブート処理を行い、メインシステムＤＲＡＭ１０６に展開されたＯＳやコンピュータプログラムやデータを用いて処理を実行する。これによりＣＰＵ２０１は、メインシステム１０１が行うものとして後述する各処理を実行若しくは制御する。
ＨＤＤＩＦ部２０２は、メインシステムＨＤＤ１０９にアクセスするためのＩ／Ｆモジュールである。
操作部ＩＦ部２０３は、操作部１１１との間での通信を行うためのＩ／Ｆモジュールであり、ＣＰＵ２０１がメインシステムＨＤＤ１０９に格納されているＧＵＩ（ＧｒａｐｈｉｃａｌＵｓｅｒＩｎｔｅｒｆａｃｅ）のデータを用いて生成したＧＵＩを操作部１１１へ送信したり、操作部１１１に対するユーザ操作の内容を該操作部１１１から取得してＣＰＵ２０１に送出したりする。
ＲＯＭＩＦ部２０４は、メインシステムＲＯＭ１１０にアクセスするためのＩ／Ｆモジュールである。
ＤＲＡＭＩＦ部２０５は、メインシステムＤＲＡＭ１０６にアクセスするためのＩ／Ｆモジュールである。
電源制御ＩＦ部２０６は、メインシステム１０１の電力状態を電源制御部１０４へ通知したり、画像形成装置１００の電力状態を遷移させるために電源制御部１０４との間で通信を行うためのＩ／Ｆモジュールである。
サブシステムＩＦ部２０７は、メインシステム１０１にサブシステム１０２を接続するためのＩ／Ｆモジュールである。サブシステムＩＦ部２０８は、メインシステム１０１にサブシステム１０３を接続するためのＩ／Ｆモジュールである。具体的には、サブシステムＩＦ部２０７及びサブシステムＩＦ部２０８は何れも、ＰＣＩｅ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＥｘｐｒｅｓｓ）で構成され、ルートコンプレックスがメインシステム１０１で、エンドポイントがサブシステム１０２、１０３となる。
次に、サブシステム１０２の構成例について、図３のブロック図を用いて説明する。サブシステム１０２は、画像形成装置１００において、主として外部機器との通信を制御する機能を有する。
ＣＰＵ３０１は、ネットワークＩＦ部３０５やＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）ＩＦ部３０６の設定やデータ処理等を行う。ＣＰＵ３０１は、画像形成装置１００の電源立ち上げ時に、サブシステムＲＯＭ１０５に格納されているコンピュータプログラムやデータを用いてブート処理を行い、サブシステムＤＲＡＭ１０７に展開されたＯＳやコンピュータプログラムやデータを用いて処理を実行する。これによりＣＰＵ３０１は、サブシステム１０２が行うものとして後述する各処理を実行若しくは制御する。
ＲＯＭＩＦ部３０２は、サブシステムＲＯＭ１０５にアクセスするためのＩ／Ｆモジュールである。
ＤＲＡＭＩＦ部３０３は、サブシステムＤＲＡＭ１０７にアクセスするためのＩ／Ｆモジュールである。ＤＲＡＭＩＦ部３０３は、サブシステムＤＲＡＭ１０７の設定や制御を行うためのレジスタを備えており、このレジスタは、ＣＰＵ３０１、メインシステム１０１のいずれからもアクセス可能である。例えば、サブシステムＤＲＡＭ１０７をセルフリフレッシュ状態に設定する場合は、ＤＲＡＭＩＦ部３０３のレジスタを設定することで、サブシステムＤＲＡＭ１０７にセルフリフレッシュコマンドを発行することができる。
メインシステムＩＦ部３０４は、サブシステム１０２にメインシステム１０１を接続するためのＩ／Ｆモジュールである。具体的には、メインシステムＩＦ部３０４はＰＣＩｅで構成され、ルートコンプレックスがメインシステム１０１で、エンドポイントがサブシステム１０２となる。
ネットワークＩＦ部３０５は、例えばＬＡＮカード等で構成され、不図示のＬＡＮ等のネットワークに接続して外部装置との間でデバイス情報や画像データの入出力を行う。
ＵＳＢＩＦ部３０６は、ＵＳＢＤｅｖｉｃｅ機能を持ち、ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）等のＵＳＢＨｏｓｔ機器との通信を行うためのＩ／Ｆモジュールである。
内部電源制御部３０７は、サブシステム１０２内部の電源を制御するモジュールである。内部電源制御部３０７は、電源制御部１０４またはＣＰＵ３０１の指示により、サブシステム１０２内の構成要素ごとの電源のＯＮやＯＦＦといった電源制御を行う。
次に、サブシステム１０３の構成例について、図４のブロック図を用いて説明する。サブシステム１０３は、画像形成装置１００において、主として画像処理や、プリンタ部１１４、スキャナ部１１５、ＦＡＸ部１１６に対するデータの入出力を制御する機能を有する。
ＣＰＵ４０１は、画像処理部４０５の設定や画像等のデータの制御等を行う。ＣＰＵ４０１は、画像形成装置１００の電源立ち上げ時に、サブシステムＲＯＭ１１２に格納されているコンピュータプログラムやデータを用いてブート処理を行い、サブシステムＤＲＡＭ１１３に展開されたＯＳやコンピュータプログラムやデータを用いて処理を実行する。これによりＣＰＵ４０１は、サブシステム１０３が行うものとして後述する各処理を実行若しくは制御する。
ＲＯＭＩＦ部４０２は、サブシステムＲＯＭ１１２にアクセスするためのＩ／Ｆモジュールである。
ＤＲＡＭＩＦ部４０３は、サブシステムＤＲＡＭ１１３にアクセスするためのＩ／Ｆモジュールである。ＤＲＡＭＩＦ部４０３は、サブシステムＤＲＡＭ１１３の設定や制御を行うためのレジスタを備えており、このレジスタは、ＣＰＵ４０１、メインシステム１０１のいずれからもアクセス可能である。
メインシステムＩＦ部４０４は、サブシステム１０３にメインシステム１０１を接続するためのＩ／Ｆモジュールである。具体的には、メインシステムＩＦ部４０４はＰＣＩｅで構成され、ルートコンプレックスがメインシステム１０１で、エンドポイントがサブシステム１０３となる。
画像処理部４０５は、各種画像処理を行う回路であり、ＣＰＵ４０１によって設定、制御され、各種画像処理を行う。画像処理部４０５は、設定情報記憶部４０６に格納されている設定情報を読み出し、該読み出した設定情報に従って各種画像処理を行う。例えば、スキャナ部１１５が読み取った画像に対して色処理や補正処理などを行う。
設定情報記憶部４０６は、画像処理部４０５が画像処理を実行するにあたって必要な設定情報を記憶するモジュールである。設定情報記憶部４０６は、メインシステム１０１からもＣＰＵ４０１からも読み書きが可能である。
プリンタＩＦ部４０７は、プリンタ部１１４との間で通信を行い、画像処理部４０５において印刷用の画像補正等を行った画像（印刷データ）をプリンタ部１１４に対して出力する機能を有する。
スキャナＩＦ部４０８は、スキャナ部１１５との間で通信を行い、スキャナ部１１５が読み取った画像をサブシステム１０３に転送する機能を有する。
ＦＡＸＩＦ部４０９は、ＦＡＸ部１１６との間でＦＡＸデータを送受信する機能を有する。
内部電源制御部４１０は、サブシステム１０３内部の電源を制御するモジュールである。内部電源制御部４１０は、電源制御部１０４またはＣＰＵ４０１の指示により、サブシステム１０３内部の電源制御を行う。
次に、画像形成装置１００の電力状態について説明する。画像形成装置１００は、動作状態、スタンバイ状態、省電力状態、の３つの電力状態を有し、電力状態の切り替えは、例えば、ユーザが操作部１１１を用いて指示したり、画像形成装置１００に対して何も操作入力がない状態が規定時間以上経過したことをメインシステム１０１が検知したことを契機にメインシステム１０１が指示したりすることで行われる。
消費電力については、動作状態が最も大きく、省電力状態、スタンバイ状態の順に小さくなる。また、動作状態への遷移時間については、省電力状態が最も短く、スタンバイ状態がその次に短い。動作状態からは、スタンバイ状態、省電力状態に遷移可能である。スタンバイ状態からは、動作状態に遷移可能である。省電力状態からは、動作状態に遷移可能である。
動作状態とは、メインシステム１０１、サブシステム１０２、１０３に電源が供給されている状態であり、コピー・プリントなどの処理が実行可能な状態である。例えば、設定情報記憶部４０６には、画像処理を実行するのに必要な情報が設定されている。なお、「省電力状態から動作状態に遷移する」、とはメインシステム１０１、サブシステム１０２、１０３の全ての構成要素が動作可能になり、処理が実行可能な状態になるという意味である。
スタンバイ状態とは、メインシステム１０１の一部およびメインシステムＤＲＡＭ１０６に電源が供給されており、サブシステム１０２、１０３に対しては電源は供給されていない状態である。スタンバイ状態においては、メインシステムＤＲＡＭ１０６には電源が供給されており、セルフリフレッシュ状態であり、値が保持されている。コンピュータプログラムの情報はメインシステムＤＲＡＭ１０６に保存されている。スタンバイ状態は、画像形成装置１００をユーザが長時間使わない場合等、消費電力を低減したい場合に使用する電力状態である。スタンバイ状態においては、サブシステム１０２、１０３に対して電源は供給されていないため、サブシステム１０２、１０３は、メインシステム１０１に対してスタンバイ状態から動作状態への遷移時間を通知する必要はない。
省電力状態時のメインシステム１０１、サブシステム１０２、１０３内の構成要素の電源状態および復帰時間を図５に示す。省電力状態では、メインシステム１０１、サブシステム１０２、１０３には電源が供給されている。サブシステム１０２、１０３は省電力状態において複数の電力状態を有しており、各電力状態に応じてサブシステム１０２，１０３内のどの構成要素に電源が供給されるか否か、が決定される。省電力状態に遷移する際に、サブシステム１０２、１０３はメインシステム１０１に対して復帰時間を通知する必要がある。
サブシステム１０２は、省電力状態において、ＮＷ（ＮｅｔＷｏｒｋ）応答状態、ＵＳＢ応答状態、ＮＷ＆ＵＳＢ応答状態、動作停止状態、という４つの電力状態を持つ。然るに、画像形成装置１００が省電力状態にある場合、サブシステム１０２がＮＷ応答状態、ＵＳＢ応答状態、ＮＷ＆ＵＳＢ応答状態、動作停止状態、の何れにあるのかに応じて、サブシステム１０２の構成要素毎の電力状態は異なる。
ＮＷ応答状態では、ＣＰＵ３０１、ＤＲＡＭＩＦ部３０３、ネットワークＩＦ部３０５、内部電源制御部３０７、サブシステムＤＲＡＭ１０７に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。すなわち、ＮＷ応答状態は、画像形成装置１００がＰＣ等の情報機器、ルータ等の通信機器から送信されるネットワークパケットに応答できる状態である。然るに、ＮＷ応答状態において、ＣＰＵ３０１がネットワークパケットを解析し、解析結果に応じて画像形成装置１００を動作状態に遷移させるか否か、を判断する動作を行ってもよい。これにより、動作状態への遷移が必要なネットワークパケットが送信された場合にのみ、画像形成装置１００を動作状態に遷移させることができるため、消費電力の低減が可能になる。
ＵＳＢ応答状態では、ＣＰＵ３０１、ＤＲＡＭＩＦ部３０３、ＵＳＢＩＦ部３０６、内部電源制御部３０７、サブシステムＤＲＡＭ１０７に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。すなわち、ＵＳＢ応答状態は、画像形成装置１００がＰＣ等から送信されるＵＳＢデータに応答できる状態である。然るに、ＮＷ応答状態の場合と同様に、ＣＰＵ３０１がＵＳＢデータを解析し、解析結果に応じて画像形成装置１００を動作状態に遷移させるか否か、を判断する動作を行ってもよい。これにより、動作状態への遷移が必要なＵＳＢデータが送信された場合にのみ、画像形成装置１００を動作状態に遷移させることができるため、消費電力の低減が可能になる。
ＮＷ＆ＵＳＢ応答状態では、ＣＰＵ３０１、ＤＲＡＭＩＦ部３０３、ネットワークＩＦ部３０５、ＵＳＢＩＦ部３０６、内部電源制御部３０７、サブシステムＤＲＡＭ１０７に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。然るに、ＮＷ＆ＵＳＢ応答状態は、画像形成装置１００がネットワークパケットおよびＵＳＢデータに応答できる状態である。
動作停止状態では、ＣＰＵ３０１、ＤＲＡＭＩＦ部３０３に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。然るに、動作停止状態では、処理ができない状態である。なお、本状態でサブシステムＤＲＡＭ１０７に電源を供給し、セルフリフレッシュ状態にして、値を保持するようにしてもよい。
これらサブシステム１０２の電力状態の指定は、ユーザが操作部１１１を操作することで行っても良い。また、ネットワークコネクタやＵＳＢコネクタが画像形成装置１００に接続されているか否かの情報をネットワークＩＦ部３０５やＵＳＢＩＦ部３０６が保持し、その情報をＣＰＵ３０１が読み出すことにより、省電力状態におけるサブシステム１０２の電力状態を決定するようにしてもよい。その場合、画像形成装置１００に接続されている機器の種別に対応する電力状態を特定するための情報が予め用意されている必要がある。
一方、サブシステム１０３は、省電力状態において、画像処理設定情報保持状態、ＦＡＸ応答状態、画像処理設定情報保持＆ＦＡＸ応答状態、動作停止状態、という４つの状態を持つ。画像形成装置１００が省電力状態にある場合、サブシステム１０３が画像処理設定情報保持状態、ＦＡＸ応答状態、画像処理設定情報保持＆ＦＡＸ応答状態、動作停止状態、の何れにあるのかに応じて、サブシステム１０３の構成要素毎の電力状態は異なる。
設定情報保持状態では、ＣＰＵ４０１、ＤＲＡＭＩＦ部４０３、設定情報記憶部４０６、内部電源制御部４１０、サブシステムＤＲＡＭ１１３に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。設定情報保持状態では、設定情報を再設定する必要がないため、サブシステム１０３の復帰時間を短くすることができる。
ＦＡＸ応答状態では、ＣＰＵ４０１、ＤＲＡＭＩＦ部４０３、ＦＡＸＩＦ部４０９、内部電源制御部４１０、サブシステムＤＲＡＭ１１３に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。ＦＡＸ応答状態は、画像形成装置１００が外部から送信されるＦＡＸデータに応答できる状態である。
設定情報保持＆ＦＡＸ応答状態では、ＣＰＵ４０１、ＤＲＡＭＩＦ部４０３、設定情報記憶部４０６、ＦＡＸＩＦ部４０９、内部電源制御部４１０、サブシステムＤＲＡＭ１１３に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。設定情報保持＆ＦＡＸ応答状態は、画像形成装置１００が外部から送信されるＦＡＸデータに応答できる状態である。また、設定情報保持＆ＦＡＸ応答状態では、設定情報を再設定する必要がないため、サブシステム１０３の復帰時間を短くすることができる。
動作停止状態では、ＣＰＵ４０１、ＤＲＡＭＩＦ部４０３に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。然るに、動作停止状態では、処理ができない状態である。本状態では、サブシステムＤＲＡＭ１１３に電源を供給し、セルフリフレッシュ状態にして、値を保持するようにしてもよい。
これらサブシステム１０３の電力状態の指定は、ユーザが操作部１１１を操作することで行っても良い。また、ＦＡＸ部１１６が画像形成装置１００に接続されているか否かをＦＡＸＩＦ部４０９が判断してＣＰＵ４０１に通知することにより、ＣＰＵ４０１が指定するようにしてもよい。
省電力状態にあるサブシステム１０２、１０３の各電力状態において、サブシステム１０２、１０３の構成要素のうち電源が供給されているものが少ないほど、省電力状態から動作状態に遷移する際に初期設定が必要になることにより、復帰時間が長くなる。また、構成要素によって、初期設定に要する時間が異なる。
次に、動作状態にある画像形成装置１００が省電力状態に移行するために、メインシステム１０１のＣＰＵ２０１、サブシステム１０２のＣＰＵ３０１、サブシステム１０３のＣＰＵ４０１のそれぞれが行う処理について、図６のフローチャートを用いて説明する。
図６のフローチャートにおいて、ステップＳ６０１，Ｓ６０２，Ｓ６０４，Ｓ６０５，Ｓ６１１，Ｓ６２０，Ｓ６２３の各ステップにおける処理は、メインシステム１０１のＣＰＵ２０１が、メインシステムＨＤＤ１０９やメインシステムＲＯＭ１１０に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
また、図６のフローチャートにおいて、ステップＳ６０６〜Ｓ６１０，Ｓ６１２，Ｓ６１３の各ステップにおける処理は、サブシステム１０２のＣＰＵ３０１が、サブシステムＲＯＭ１０５に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
また、図６のフローチャートにおいて、ステップＳ６０３，Ｓ６１４〜Ｓ６１９，Ｓ６２１，Ｓ６２２の各ステップにおける処理は、サブシステム１０３のＣＰＵ４０１が、サブシステムＲＯＭ１１２に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
なお、本実施形態では、サブシステム１０３が設定情報を保持するか否かの指定は、ユーザが操作部１１１を操作して行うものとする。
＜ステップＳ６０１＞
ＣＰＵ２０１は、操作部１１１が有する表示画面に、画像形成装置１００の電力状態を変更するためのＧＵＩの一例である電力状態変更画面を表示する。電力状態変更画面の表示例を図７に示す。図７の電力状態変更画面７０１には、ボタン７０２，７０３が設けられている。ユーザは表示画面に表示されているボタン７０２，７０３をタッチするたびに、若しくは操作部１１１が有するハードキーを操作するたびに、ボタン７０２，７０３の選択／非選択を切り替えることができる。なお、ボタン７０２及びボタン７０３は何れか一方のみしか選択することができない。然るにユーザがボタン７０２を選択すると、ボタン７０３は非選択状態となり、ユーザがボタン７０３を選択すると、ボタン７０２は非選択状態となる。電力状態変更画面７０１の制御はＣＰＵ２０１が行っている。
ＣＰＵ２０１は、操作部１１１が有する表示画面に、画像形成装置１００の電力状態を変更するためのＧＵＩの一例である電力状態変更画面を表示する。電力状態変更画面の表示例を図７に示す。図７の電力状態変更画面７０１には、ボタン７０２，７０３が設けられている。ユーザは表示画面に表示されているボタン７０２，７０３をタッチするたびに、若しくは操作部１１１が有するハードキーを操作するたびに、ボタン７０２，７０３の選択／非選択を切り替えることができる。なお、ボタン７０２及びボタン７０３は何れか一方のみしか選択することができない。然るにユーザがボタン７０２を選択すると、ボタン７０３は非選択状態となり、ユーザがボタン７０３を選択すると、ボタン７０２は非選択状態となる。電力状態変更画面７０１の制御はＣＰＵ２０１が行っている。
ボタン７０２を選択すると、ＣＰＵ２０１は、画像形成装置１００の省エネ設定を、電力の小ささ優先に設定する。また、ボタン７０３を選択すると、ＣＰＵ２０１は、画像形成装置１００の省エネ設定を、省電力状態から動作状態への復帰時間の短さ優先に設定する。またＣＰＵ２０１は、ボタン７０２が選択されると、サブシステム１０３の省電力状態における電力状態を判断するための設定情報保持フラグをＯＦＦにし（例えば設定情報保持フラグに「０」を設定し）、ボタン７０３が選択されると、設定情報保持フラグをＯＮにする（例えば設定情報保持フラグに「１」を設定する）。
＜ステップＳ６０２＞
ＣＰＵ２０１は、ステップＳ６０１において設定した設定情報保持フラグを、サブシステムＩＦ部２０８を介して、サブシステム１０３に対して送信する。
ＣＰＵ２０１は、ステップＳ６０１において設定した設定情報保持フラグを、サブシステムＩＦ部２０８を介して、サブシステム１０３に対して送信する。
＜ステップＳ６０３＞
サブシステム１０３側のＣＰＵ４０１は、メインシステム１０１から送信されてきた設定情報保持フラグを、メインシステムＩＦ部４０４を介して受信し、該受信した設定情報保持フラグを、サブシステムＤＲＡＭ１１３に格納する。
サブシステム１０３側のＣＰＵ４０１は、メインシステム１０１から送信されてきた設定情報保持フラグを、メインシステムＩＦ部４０４を介して受信し、該受信した設定情報保持フラグを、サブシステムＤＲＡＭ１１３に格納する。
＜ステップＳ６０４＞
ユーザが操作部１１１に備わっている「画像形成装置１００の電力状態を動作状態から省電力状態に移行させるためのボタン」（ハードキーでも構わないし、操作部１１１が有する表示画面に表示されている、タッチ可能なボタンでも構わない）を操作した場合には、ＣＰＵ２０１が該操作を検知する。
ユーザが操作部１１１に備わっている「画像形成装置１００の電力状態を動作状態から省電力状態に移行させるためのボタン」（ハードキーでも構わないし、操作部１１１が有する表示画面に表示されている、タッチ可能なボタンでも構わない）を操作した場合には、ＣＰＵ２０１が該操作を検知する。
＜ステップＳ６０５＞
ＣＰＵ２０１は、サブシステム１０２及びサブシステム１０３のそれぞれに対し、サブシステムＩＦ部２０７及びサブシステムＩＦ部２０８を介して、省電力状態への移行指示を出力する。
ＣＰＵ２０１は、サブシステム１０２及びサブシステム１０３のそれぞれに対し、サブシステムＩＦ部２０７及びサブシステムＩＦ部２０８を介して、省電力状態への移行指示を出力する。
＜ステップＳ６０６＞
サブシステム１０２側のＣＰＵ３０１は、ネットワークＩＦ部３０５に格納されている状態情報を読み出し、該状態情報が、「ネットワークＩＦ部３０５にネットワークコネクタが接続されている」ことを示しているか否かを判断する。また、ＣＰＵ３０１は、ＵＳＢＩＦ部３０６に格納されている状態情報を読み出し、該状態情報が「ＵＳＢＩＦ部３０６にＵＳＢコネクタが接続されている」ことを示しているか否かを判断する。
サブシステム１０２側のＣＰＵ３０１は、ネットワークＩＦ部３０５に格納されている状態情報を読み出し、該状態情報が、「ネットワークＩＦ部３０５にネットワークコネクタが接続されている」ことを示しているか否かを判断する。また、ＣＰＵ３０１は、ＵＳＢＩＦ部３０６に格納されている状態情報を読み出し、該状態情報が「ＵＳＢＩＦ部３０６にＵＳＢコネクタが接続されている」ことを示しているか否かを判断する。
これらの判断の結果、ネットワークＩＦ部３０５にネットワークコネクタが接続されており、且つＵＳＢＩＦ部３０６にＵＳＢコネクタが接続されている場合には、処理はステップＳ６０７に進む。
また、ネットワークＩＦ部３０５にネットワークコネクタが接続されており、且つＵＳＢＩＦ部３０６にＵＳＢコネクタが接続されていない場合には、処理はステップＳ６０８に進む。
また、ネットワークＩＦ部３０５にネットワークコネクタが接続されておらず、且つＵＳＢＩＦ部３０６にＵＳＢコネクタが接続されている場合には、処理はステップＳ６０９に進む。
また、ネットワークＩＦ部３０５にネットワークコネクタが接続されておらず、且つＵＳＢＩＦ部３０６にＵＳＢコネクタが接続されていない場合には、処理はステップＳ６１０に進む。
＜ステップＳ６０７＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＮＷ＆ＵＳＢ応答状態にすることを決定し、メインシステム１０１にＮＷ＆ＵＳＢ応答状態におけるサブシステム１０２の復帰時間（図５の場合は２５ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＮＷ＆ＵＳＢ応答状態にすることを決定し、メインシステム１０１にＮＷ＆ＵＳＢ応答状態におけるサブシステム１０２の復帰時間（図５の場合は２５ｍｓｅｃ）を通知する。
＜ステップＳ６０８＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＮＷ応答状態にすることを決定し、メインシステム１０１にＮＷ応答状態におけるサブシステム１０２の復帰時間（図５の場合は５０ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＮＷ応答状態にすることを決定し、メインシステム１０１にＮＷ応答状態におけるサブシステム１０２の復帰時間（図５の場合は５０ｍｓｅｃ）を通知する。
＜ステップＳ６０９＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＵＳＢ応答状態にすることを決定し、メインシステム１０１にＵＳＢ応答状態におけるサブシステム１０２の復帰時間（図５の場合は５０ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＵＳＢ応答状態にすることを決定し、メインシステム１０１にＵＳＢ応答状態におけるサブシステム１０２の復帰時間（図５の場合は５０ｍｓｅｃ）を通知する。
＜ステップＳ６１０＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態を動作停止状態にすることを決定し、メインシステム１０１に動作停止状態におけるサブシステム１０２の復帰時間（図５の場合は２００ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態を動作停止状態にすることを決定し、メインシステム１０１に動作停止状態におけるサブシステム１０２の復帰時間（図５の場合は２００ｍｓｅｃ）を通知する。
＜ステップＳ６１１＞
メインシステム１０１側のＣＰＵ２０１は、ステップＳ６０７〜Ｓ６１０の何れかで通知された復帰時間を、サブシステムＩＦ部２０７を介して受信すると、該復帰時間をメインシステムＤＲＡＭ１０６に格納する。
メインシステム１０１側のＣＰＵ２０１は、ステップＳ６０７〜Ｓ６１０の何れかで通知された復帰時間を、サブシステムＩＦ部２０７を介して受信すると、該復帰時間をメインシステムＤＲＡＭ１０６に格納する。
＜ステップＳ６１２＞
サブシステム１０２側のＣＰＵ３０１は、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報をサブシステムＤＲＡＭ１０７に格納する。
サブシステム１０２側のＣＰＵ３０１は、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報をサブシステムＤＲＡＭ１０７に格納する。
＜ステップＳ６１３＞
ＣＰＵ３０１は、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態をサブシステムＤＲＡＭ１０７に格納すると共に、内部電源制御部３０７に通知する。内部電源制御部３０７は、ＣＰＵ３０１から決定した電力状態の通知を受けると、サブシステム１０２内の各構成要素に対する電源のＯＮ／ＯＦＦを、該通知された電力状態に応じて制御する（図５において、通知された電力状態に対応する電力状態にする）ことで、サブシステム１０２の省電力状態への遷移が完了する。
ＣＰＵ３０１は、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態をサブシステムＤＲＡＭ１０７に格納すると共に、内部電源制御部３０７に通知する。内部電源制御部３０７は、ＣＰＵ３０１から決定した電力状態の通知を受けると、サブシステム１０２内の各構成要素に対する電源のＯＮ／ＯＦＦを、該通知された電力状態に応じて制御する（図５において、通知された電力状態に対応する電力状態にする）ことで、サブシステム１０２の省電力状態への遷移が完了する。
＜ステップＳ６１４＞
サブシステム１０３側のＣＰＵ４０１は、メインシステム１０１から省電力状態への移行指示を受けると、ステップＳ６０３においてサブシステムＤＲＡＭ１１３に格納した設定情報保持フラグを読み出す。
サブシステム１０３側のＣＰＵ４０１は、メインシステム１０１から省電力状態への移行指示を受けると、ステップＳ６０３においてサブシステムＤＲＡＭ１１３に格納した設定情報保持フラグを読み出す。
＜ステップＳ６１５＞
ＣＰＵ４０１は、ＦＡＸＩＦ部４０９に格納されている状態情報を読み出し、該状態情報が「ＦＡＸＩＦ部４０９にＦＡＸ部１１６が接続されている」ことを示しているか否か（接続状態）を判断する。
ＣＰＵ４０１は、ＦＡＸＩＦ部４０９に格納されている状態情報を読み出し、該状態情報が「ＦＡＸＩＦ部４０９にＦＡＸ部１１６が接続されている」ことを示しているか否か（接続状態）を判断する。
そして、設定情報保持フラグがＯＮで且つＦＡＸＩＦ部４０９にＦＡＸ部１１６が接続されている場合には、処理はステップＳ６１８に進む。また、設定情報保持フラグがＯＮで且つＦＡＸＩＦ部４０９にＦＡＸ部１１６が接続されていない場合には、処理はステップＳ６１６に進む。また、設定情報保持フラグがＯＦＦで且つＦＡＸＩＦ部４０９にＦＡＸ部１１６が接続されている場合には、処理はステップＳ６１７に進む。また、設定情報保持フラグがＯＦＦで且つＦＡＸＩＦ部４０９にＦＡＸ部１１６が接続されていない場合には、処理はステップＳ６１９に進む。
＜ステップＳ６１６＞
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態を設定情報保持状態にすることを決定し、メインシステム１０１に設定情報保持状態におけるサブシステム１０３の復帰時間（図５の場合は５０ｍｓｅｃ）を通知する。
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態を設定情報保持状態にすることを決定し、メインシステム１０１に設定情報保持状態におけるサブシステム１０３の復帰時間（図５の場合は５０ｍｓｅｃ）を通知する。
＜ステップＳ６１７＞
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態をＦＡＸ応答状態にすることを決定し、メインシステム１０１にＦＡＸ応答状態におけるサブシステム１０３の復帰時間（図５の場合は３５０ｍｓｅｃ）を通知する。
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態をＦＡＸ応答状態にすることを決定し、メインシステム１０１にＦＡＸ応答状態におけるサブシステム１０３の復帰時間（図５の場合は３５０ｍｓｅｃ）を通知する。
＜ステップＳ６１８＞
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態を設定情報保持＆ＦＡＸ応答状態にすることを決定し、メインシステム１０１に設定情報保持＆ＦＡＸ応答状態におけるサブシステム１０３の復帰時間（図５の場合は２５ｍｓｅｃ）を通知する。
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態を設定情報保持＆ＦＡＸ応答状態にすることを決定し、メインシステム１０１に設定情報保持＆ＦＡＸ応答状態におけるサブシステム１０３の復帰時間（図５の場合は２５ｍｓｅｃ）を通知する。
＜ステップＳ６１９＞
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態を動作停止状態にすることを決定し、メインシステム１０１に動作停止状態におけるサブシステム１０３の復帰時間（図５の場合は５００ｍｓｅｃ）を通知する。
ＣＰＵ４０１は、省電力状態におけるサブシステム１０３の電力状態を動作停止状態にすることを決定し、メインシステム１０１に動作停止状態におけるサブシステム１０３の復帰時間（図５の場合は５００ｍｓｅｃ）を通知する。
なお、復帰時間は、メインシステムＩＦ部３０４（４０４）に復帰時間を設定する記憶領域を持ち、ＰＣＩｅのプロトコルに従った通信により通知してもよいし、メインシステム１０１が該記憶領域を読み出すことで通知するようにしてもよい。
＜ステップＳ６２０＞
メインシステム１０１側のＣＰＵ２０１は、ステップＳ６１６〜Ｓ６１９の何れかで通知された復帰時間を、サブシステムＩＦ部２０８を介して受信し、該復帰時間をメインシステムＤＲＡＭ１０６に格納する。
メインシステム１０１側のＣＰＵ２０１は、ステップＳ６１６〜Ｓ６１９の何れかで通知された復帰時間を、サブシステムＩＦ部２０８を介して受信し、該復帰時間をメインシステムＤＲＡＭ１０６に格納する。
＜ステップＳ６２１＞
サブシステム１０３側のＣＰＵ４０１は、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態において電源が遮断されるサブシステム１０３内の構成要素の設定情報をサブシステムＤＲＡＭ１１３に格納する。
サブシステム１０３側のＣＰＵ４０１は、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態において電源が遮断されるサブシステム１０３内の構成要素の設定情報をサブシステムＤＲＡＭ１１３に格納する。
＜ステップＳ６２２＞
ＣＰＵ４０１は、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態をサブシステムＤＲＡＭ１１３に格納すると共に、内部電源制御部４１０に通知する。内部電源制御部４１０は、ＣＰＵ４０１から決定した電力状態の通知を受けると、サブシステム１０３内の各構成要素に対する電源のＯＮ／ＯＦＦを、該通知された電力状態に応じて制御する（図５において、通知された電力状態に対応する電力状態にする）ことで、サブシステム１０３の省電力状態への遷移が完了する。
ＣＰＵ４０１は、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態をサブシステムＤＲＡＭ１１３に格納すると共に、内部電源制御部４１０に通知する。内部電源制御部４１０は、ＣＰＵ４０１から決定した電力状態の通知を受けると、サブシステム１０３内の各構成要素に対する電源のＯＮ／ＯＦＦを、該通知された電力状態に応じて制御する（図５において、通知された電力状態に対応する電力状態にする）ことで、サブシステム１０３の省電力状態への遷移が完了する。
＜ステップＳ６２３＞
メインシステム１０１側のＣＰＵ２０１は、電源制御部１０４に対して、省電力状態への移行指示を行う。電源制御部１０４は電源部１０８に指示することにより画像形成装置１００の電源制御を行って、図５に記載の電源状態へ変更し、省電力状態への移行が完了する。このとき、メインシステム１０１のＣＰＵ２０１は、サブシステム１０２及びサブシステム１０３から取得した復帰時間に基づいて、移行するべき省電力モードを、複数の省電力モードの中から決定する。そして、メインシステム１０１のＣＰＵ２０１は、決定した省電力モードに移行する。具体的には、ＣＰＵ２０１は、サブシステム１０２及びサブシステム１０３から取得した復帰時間の最も短い復帰時間に基づいて、移行するべき省電力モードを決定する。ＣＰＵ２０１は、最も短い復帰時間がより長い場合には、消費電力量がより小さい深い省電力モードに移行し、最も短い復帰時間がより短い場合には、消費電力量がより大きい浅い省電力モードに移行する。深い省電力モードは、消費電力量が小さいが、ＣＰＵ２０１が当該深い省電力モードから復帰するための要する復帰時間は長くなる。一方で、浅い省電力モードは、消費電力量が大きいが、ＣＰＵ２０１が当該浅い省電力モードから復帰するための要する復帰時間は短くなる。
メインシステム１０１側のＣＰＵ２０１は、電源制御部１０４に対して、省電力状態への移行指示を行う。電源制御部１０４は電源部１０８に指示することにより画像形成装置１００の電源制御を行って、図５に記載の電源状態へ変更し、省電力状態への移行が完了する。このとき、メインシステム１０１のＣＰＵ２０１は、サブシステム１０２及びサブシステム１０３から取得した復帰時間に基づいて、移行するべき省電力モードを、複数の省電力モードの中から決定する。そして、メインシステム１０１のＣＰＵ２０１は、決定した省電力モードに移行する。具体的には、ＣＰＵ２０１は、サブシステム１０２及びサブシステム１０３から取得した復帰時間の最も短い復帰時間に基づいて、移行するべき省電力モードを決定する。ＣＰＵ２０１は、最も短い復帰時間がより長い場合には、消費電力量がより小さい深い省電力モードに移行し、最も短い復帰時間がより短い場合には、消費電力量がより大きい浅い省電力モードに移行する。深い省電力モードは、消費電力量が小さいが、ＣＰＵ２０１が当該深い省電力モードから復帰するための要する復帰時間は長くなる。一方で、浅い省電力モードは、消費電力量が大きいが、ＣＰＵ２０１が当該浅い省電力モードから復帰するための要する復帰時間は短くなる。
次に、図６のフローチャートに従った処理を経て省電力状態に移行した画像形成装置１００を動作状態に移行させるために、メインシステム１０１のＣＰＵ２０１、サブシステム１０２のＣＰＵ３０１、サブシステム１０３のＣＰＵ４０１のそれぞれが行う処理について、図８のフローチャートを用いて説明する。
図８のフローチャートにおいて、ステップＳ８０１〜Ｓ８０５，Ｓ８１２〜Ｓ８１４の各ステップにおける処理は、メインシステム１０１のＣＰＵ２０１が、メインシステムＨＤＤ１０９やメインシステムＲＯＭ１１０に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
また、図８のフローチャートにおいて、ステップＳ８０６〜Ｓ８０８の各ステップにおける処理は、サブシステム１０２のＣＰＵ３０１が、サブシステムＲＯＭ１０５に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
また、図８のフローチャートにおいて、ステップＳ８０９〜Ｓ８１１の各ステップにおける処理は、サブシステム１０３のＣＰＵ４０１が、サブシステムＲＯＭ１１２に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
＜ステップＳ８０１＞
メインシステム１０１側のＣＰＵ２０１は、電源制御部１０４からの復帰割り込みの待ち状態であり、電源制御部１０４から復帰割り込みを受けると、処理はステップＳ８０２に進む。
メインシステム１０１側のＣＰＵ２０１は、電源制御部１０４からの復帰割り込みの待ち状態であり、電源制御部１０４から復帰割り込みを受けると、処理はステップＳ８０２に進む。
＜ステップＳ８０２＞
ＣＰＵ２０１は、電源制御部１０４に対して電源投入信号を出力する。電源投入信号を受けた電源制御部１０４は、電源部１０８に画像形成装置１００の全ての構成要素に電源を供給するよう指示する。
ＣＰＵ２０１は、電源制御部１０４に対して電源投入信号を出力する。電源投入信号を受けた電源制御部１０４は、電源部１０８に画像形成装置１００の全ての構成要素に電源を供給するよう指示する。
＜ステップＳ８０３＞
ＣＰＵ２０１は、サブシステム１０２、１０３に対して、それぞれサブシステムＩＦ部２０７、２０８を介して復帰指示を行う。
ＣＰＵ２０１は、サブシステム１０２、１０３に対して、それぞれサブシステムＩＦ部２０７、２０８を介して復帰指示を行う。
＜ステップＳ８０４＞
ＣＰＵ２０１は、上記のステップＳ６１１においてメインシステムＤＲＡＭ１０６に格納した復帰時間と、ステップＳ６２０においてメインシステムＤＲＡＭ１０６に格納した復帰時間と、を比較して、どちらの復帰時間がより短いのかを特定する。
ＣＰＵ２０１は、上記のステップＳ６１１においてメインシステムＤＲＡＭ１０６に格納した復帰時間と、ステップＳ６２０においてメインシステムＤＲＡＭ１０６に格納した復帰時間と、を比較して、どちらの復帰時間がより短いのかを特定する。
＜ステップＳ８０５＞
ＣＰＵ２０１は、ステップＳ８０２の処理開始以降（動作状態への復帰処理開始以降）の経過時間を、不図示の内部タイマを用いて計時しており、該経過時間が、ステップＳ８０４で特定した復帰時間を超えたか否かを判断する。この判断の結果、超えた場合には、処理はステップＳ８１２に進み、超えていない場合には、処理はステップＳ８０５で待機する。例えば、サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、であるとすると、経過時間がサブシステム１０２から受けた復帰時間を超えている、すなわち、サブシステム１０２の復帰が完了したであろうと判断できた場合には、処理はステップＳ８１２に進む。
ＣＰＵ２０１は、ステップＳ８０２の処理開始以降（動作状態への復帰処理開始以降）の経過時間を、不図示の内部タイマを用いて計時しており、該経過時間が、ステップＳ８０４で特定した復帰時間を超えたか否かを判断する。この判断の結果、超えた場合には、処理はステップＳ８１２に進み、超えていない場合には、処理はステップＳ８０５で待機する。例えば、サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、であるとすると、経過時間がサブシステム１０２から受けた復帰時間を超えている、すなわち、サブシステム１０２の復帰が完了したであろうと判断できた場合には、処理はステップＳ８１２に進む。
＜ステップＳ８０６＞
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１からの復帰指示を、メインシステムＩＦ部３０４を介して受けると、内部電源制御部３０７に対して電源投入を指示する。電源投入指示を受けた内部電源制御部３０７は、サブシステム１０２の全ての構成要素に電源を供給する。
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１からの復帰指示を、メインシステムＩＦ部３０４を介して受けると、内部電源制御部３０７に対して電源投入を指示する。電源投入指示を受けた内部電源制御部３０７は、サブシステム１０２の全ての構成要素に電源を供給する。
＜ステップＳ８０７＞
ＣＰＵ３０１は、ステップＳ６１３でサブシステムＤＲＡＭ１０７に格納した「省電力状態におけるサブシステム１０２の電力状態」を読み出す。
ＣＰＵ３０１は、ステップＳ６１３でサブシステムＤＲＡＭ１０７に格納した「省電力状態におけるサブシステム１０２の電力状態」を読み出す。
＜ステップＳ８０８＞
ＣＰＵ３０１は、ステップＳ６１２でサブシステムＤＲＡＭ１０７に格納した設定情報、すなわち、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報を読み出し、該設定情報を用いて、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の再設定を行う。
ＣＰＵ３０１は、ステップＳ６１２でサブシステムＤＲＡＭ１０７に格納した設定情報、すなわち、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報を読み出し、該設定情報を用いて、ステップＳ６０７〜Ｓ６１０の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の再設定を行う。
＜ステップＳ８０９＞
サブシステム１０３側のＣＰＵ４０１は、メインシステム１０１からの復帰指示を、メインシステムＩＦ部４０４を介して受けると、内部電源制御部４１０に対して電源投入を指示する。電源投入指示を受けた内部電源制御部４１０は、サブシステム１０３の全ての構成要素に電源を供給する。
サブシステム１０３側のＣＰＵ４０１は、メインシステム１０１からの復帰指示を、メインシステムＩＦ部４０４を介して受けると、内部電源制御部４１０に対して電源投入を指示する。電源投入指示を受けた内部電源制御部４１０は、サブシステム１０３の全ての構成要素に電源を供給する。
＜ステップＳ８１０＞
ＣＰＵ４０１は、ステップＳ６２２でサブシステムＤＲＡＭ１１３に格納した「省電力状態におけるサブシステム１０３の電力状態」を読み出す。
ＣＰＵ４０１は、ステップＳ６２２でサブシステムＤＲＡＭ１１３に格納した「省電力状態におけるサブシステム１０３の電力状態」を読み出す。
＜ステップＳ８１１＞
ＣＰＵ３０１は、ステップＳ６２１でサブシステムＤＲＡＭ１１３に格納した設定情報、すなわち、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態において電源が遮断されるサブシステム１０３内の構成要素の設定情報を読み出し、該設定情報を用いて、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態において電源が遮断されるサブシステム１０３内の構成要素の再設定を行う。
ＣＰＵ３０１は、ステップＳ６２１でサブシステムＤＲＡＭ１１３に格納した設定情報、すなわち、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態において電源が遮断されるサブシステム１０３内の構成要素の設定情報を読み出し、該設定情報を用いて、ステップＳ６１６〜Ｓ６１９の何れかで決定した電力状態において電源が遮断されるサブシステム１０３内の構成要素の再設定を行う。
＜ステップＳ８１２＞
メインシステム１０１側のＣＰＵ２０１は、ステップＳ８０４で特定した復帰時間に対応するサブシステム（サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、の場合はサブシステム１０２、サブシステム１０２から受けた復帰時間＞サブシステム１０３から受けた復帰時間、の場合はサブシステム１０３）に対して、対応するＩＦ部を介してアクセスを開始し、復帰処理を行う。
メインシステム１０１側のＣＰＵ２０１は、ステップＳ８０４で特定した復帰時間に対応するサブシステム（サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、の場合はサブシステム１０２、サブシステム１０２から受けた復帰時間＞サブシステム１０３から受けた復帰時間、の場合はサブシステム１０３）に対して、対応するＩＦ部を介してアクセスを開始し、復帰処理を行う。
＜ステップＳ８１３＞
ＣＰＵ２０１は、経過時間が、ステップＳ８０４で特定した復帰時間とは別の一方の復帰時間を超えたか否かを判断する。この判断の結果、超えた場合には、処理はステップＳ８１４に進み、超えていない場合には、処理はステップＳ８１３で待機する。例えば、サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、であるとすると、経過時間がサブシステム１０３から受けた復帰時間を超えている、すなわち、サブシステム１０３の復帰が完了したであろうと判断できた場合には、処理はステップＳ８１４に進む。
ＣＰＵ２０１は、経過時間が、ステップＳ８０４で特定した復帰時間とは別の一方の復帰時間を超えたか否かを判断する。この判断の結果、超えた場合には、処理はステップＳ８１４に進み、超えていない場合には、処理はステップＳ８１３で待機する。例えば、サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、であるとすると、経過時間がサブシステム１０３から受けた復帰時間を超えている、すなわち、サブシステム１０３の復帰が完了したであろうと判断できた場合には、処理はステップＳ８１４に進む。
＜ステップＳ８１４＞
メインシステム１０１側のＣＰＵ２０１は、ステップＳ８０４で特定した復帰時間とは別の一方の復帰時間に対応するサブシステム（サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、の場合はサブシステム１０３、サブシステム１０２から受けた復帰時間＞サブシステム１０３から受けた復帰時間、の場合はサブシステム１０２）に対して、対応するＩＦ部を介してアクセスを開始し、復帰処理を行う。
メインシステム１０１側のＣＰＵ２０１は、ステップＳ８０４で特定した復帰時間とは別の一方の復帰時間に対応するサブシステム（サブシステム１０２から受けた復帰時間＜サブシステム１０３から受けた復帰時間、の場合はサブシステム１０３、サブシステム１０２から受けた復帰時間＞サブシステム１０３から受けた復帰時間、の場合はサブシステム１０２）に対して、対応するＩＦ部を介してアクセスを開始し、復帰処理を行う。
このように、本実施形態によれば、省電力状態におけるサブシステム１０２、１０３が復帰時間が異なる複数の電力状態を持つ場合に、電力状態に応じた復帰時間をメインシステム１０１に通知することが可能になる。これにより、画像形成装置１００が省電力状態から復帰する場合に、サブシステム１０２、１０３の電力状態に応じた最小の時間で復帰が可能になる。さらに、メインシステム１０１が複数のサブシステムと接続される場合にも、それぞれのサブシステムのそれぞれの電力状態に応じた復帰時間をメインシステム１０１に通知することが可能になる。
［第２の実施形態］
第１の実施形態では、メインシステム１０１が複数のサブシステム（サブシステム１０２、１０３）と接続され、電源制御部１０４が画像形成装置１００の省電力状態から動作状態への遷移要因を管理する構成について説明した。本実施形態では、メインシステム１０１が単一のサブシステム１０２と接続され、サブシステム１０２が省電力状態から動作状態への遷移要因を管理する構成について説明する。以下では、第１の実施形態との差分について重点的に説明し、以下で特に触れない限りは、第１の実施形態と同様であるものとする。
第１の実施形態では、メインシステム１０１が複数のサブシステム（サブシステム１０２、１０３）と接続され、電源制御部１０４が画像形成装置１００の省電力状態から動作状態への遷移要因を管理する構成について説明した。本実施形態では、メインシステム１０１が単一のサブシステム１０２と接続され、サブシステム１０２が省電力状態から動作状態への遷移要因を管理する構成について説明する。以下では、第１の実施形態との差分について重点的に説明し、以下で特に触れない限りは、第１の実施形態と同様であるものとする。
本実施形態に係る情報処理装置１０００の構成例について、図９のブロック図を用いて説明する。図９において、図１に示した機能部と同じ機能部には同じ参照番号を付しており、該機能部に係る説明は省略する。図９に示した構成は、図１に示した構成からサブシステム１０３、ＦＡＸ部１１６、プリンタ部１１４、スキャナ部１１５、サブシステムＲＯＭ１１２、サブシステムＤＲＡＭ１１３を省いたものとなる。
本実施形態では、省電力状態におけるサブシステム１０２は、全電源ＯＮ状態、ＮＷ応答状態、動作停止状態、という３つの状態を持つ。全電源ＯＮ状態、ＮＷ応答状態、動作停止状態、のそれぞれの状態におけるサブシステム１０２内の構成要素の電力状態および復帰時間を図１０に示す。なお、情報処理装置１０００の取り得る電力状態と遷移動作は、第１の実施形態の画像形成装置１００と同様である。
全電源ＯＮ状態では、サブシステム１０２の全ての構成要素に電源が供給されている。なお、電源は供給されているが、内部電源制御部３０７が各構成要素に供給するクロックを停止する、などによって消費電力を低減することは可能である。
ＮＷ応答状態では、ＣＰＵ３０１、ＤＲＡＭＩＦ部３０３、ネットワークＩＦ部３０５、内部電源制御部３０７、サブシステムＤＲＡＭ１０７に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。すなわち、ＮＷ応答状態は、情報処理装置１０００がＰＣ等の情報機器、ルータ等の通信機器から送信されるネットワークパケットに応答できる状態である。
動作停止状態では、ＣＰＵ３０１、ＤＲＡＭＩＦ部３０３に電源が供給されており、それ以外の構成要素に対しては電源は供給されていない（遮断されている）。然るに、動作停止状態では、処理ができない状態である。なお、本状態でサブシステムＤＲＡＭ１０７に電源を供給し、セルフリフレッシュ状態にして、値を保持するようにしてもよい。
これらサブシステム１０２の電力状態の指定は、ユーザが操作部１１１を操作することで行っても良い。
次に、動作状態にある情報処理装置１０００が省電力状態に移行するために、メインシステム１０１のＣＰＵ２０１、サブシステム１０２のＣＰＵ３０１のそれぞれが行う処理について、図１１のフローチャートを用いて説明する。
図１１のフローチャートにおいて、ステップＳ１１０１，Ｓ１１０２，Ｓ１１０４，Ｓ１１０５，Ｓ１１１０，Ｓ１１１３の各ステップにおける処理は、メインシステム１０１のＣＰＵ２０１が、メインシステムＨＤＤ１０９やメインシステムＲＯＭ１１０に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
また、図１１のフローチャートにおいて、ステップＳ１１０３、ステップＳ１１０６〜Ｓ１１０９，Ｓ１１１１，Ｓ１１１２の各ステップにおける処理は、サブシステム１０２のＣＰＵ３０１が、サブシステムＲＯＭ１０５に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
＜ステップＳ１１０１＞
ＣＰＵ２０１は、操作部１１１が有する表示画面に、情報処理装置１０００の電力状態を変更するためのＧＵＩの一例である電力状態変更画面を表示する。電力状態変更画面の表示例を図１２に示す。図１２の電力状態変更画面１２０１には、ボタン１２０２，１２０３が設けられている。ユーザは表示画面に表示されているボタン１２０２，１２０３をタッチするたびに、若しくは操作部１１１が有するハードキーを操作するたびに、ボタン１２０２，１２０３の選択／非選択を切り替えることができる。なお、ボタン１２０２及びボタン１２０３は何れか一方のみしか選択することができない。然るにユーザがボタン１２０２を選択すると、ボタン１２０３は非選択状態となり、ユーザがボタン１２０３を選択すると、ボタン１２０２は非選択状態となる。電力状態変更画面１２０１の制御はＣＰＵ２０１が行っている。
ＣＰＵ２０１は、操作部１１１が有する表示画面に、情報処理装置１０００の電力状態を変更するためのＧＵＩの一例である電力状態変更画面を表示する。電力状態変更画面の表示例を図１２に示す。図１２の電力状態変更画面１２０１には、ボタン１２０２，１２０３が設けられている。ユーザは表示画面に表示されているボタン１２０２，１２０３をタッチするたびに、若しくは操作部１１１が有するハードキーを操作するたびに、ボタン１２０２，１２０３の選択／非選択を切り替えることができる。なお、ボタン１２０２及びボタン１２０３は何れか一方のみしか選択することができない。然るにユーザがボタン１２０２を選択すると、ボタン１２０３は非選択状態となり、ユーザがボタン１２０３を選択すると、ボタン１２０２は非選択状態となる。電力状態変更画面１２０１の制御はＣＰＵ２０１が行っている。
ボタン１２０２を選択すると、ＣＰＵ２０１は、情報処理装置１０００が省電力状態においてＮＷパケットに応答する機能を使用する、と設定する。また、ボタン１２０３を選択すると、ＣＰＵ２０１は、省電力状態においても全ての機能を使用する、と設定する。またＣＰＵ２０１は、ボタン１２０２が選択されると、サブシステム１０２の省電力状態における電力状態を判断するためのフラグＡをＯＮにし、フラグＢをＯＦＦにする（例えばフラグＡに「１」を設定し、フラグＢに「０」を設定する）。一方、ボタン１２０３が選択されると、ＣＰＵ２０１は、サブシステム１０２の省電力状態における電力状態を判断するためのフラグＡをＯＦＦにし、フラグＢをＯＮにする（例えばフラグＡに「０」を設定し、フラグＢに「１」を設定する）。なお、図１２の電力状態変更画面１２０１においてボタン１２０２，１２０３の何れも選択されていない場合には、フラグＡ及びフラグＢの何れもＯＦＦとなる。
＜ステップＳ１１０２＞
ＣＰＵ２０１は、ステップＳ１１０１において設定したフラグＡ、フラグＢを、サブシステムＩＦ部２０７を介して、サブシステム１０２に対して送信する。
ＣＰＵ２０１は、ステップＳ１１０１において設定したフラグＡ、フラグＢを、サブシステムＩＦ部２０７を介して、サブシステム１０２に対して送信する。
＜ステップＳ１１０３＞
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１から送信されてきたフラグＡ、フラグＢを、メインシステムＩＦ部３０４を介して受信し、該受信したフラグＡ、フラグＢを、サブシステムＤＲＡＭ１０７に格納する。
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１から送信されてきたフラグＡ、フラグＢを、メインシステムＩＦ部３０４を介して受信し、該受信したフラグＡ、フラグＢを、サブシステムＤＲＡＭ１０７に格納する。
＜ステップＳ１１０４＞
ユーザが操作部１１１に備わっている「情報処理装置１０００の電力状態を動作状態から省電力状態に移行させるためのボタン」（ハードキーでも構わないし、操作部１１１が有する表示画面に表示されている、タッチ可能なボタンでも構わない）を操作した場合には、ＣＰＵ２０１が該操作を検知する。
ユーザが操作部１１１に備わっている「情報処理装置１０００の電力状態を動作状態から省電力状態に移行させるためのボタン」（ハードキーでも構わないし、操作部１１１が有する表示画面に表示されている、タッチ可能なボタンでも構わない）を操作した場合には、ＣＰＵ２０１が該操作を検知する。
＜ステップＳ１１０５＞
ＣＰＵ２０１は、サブシステム１０２に対し、サブシステムＩＦ部２０７を介して、省電力状態への移行指示を出力する。
ＣＰＵ２０１は、サブシステム１０２に対し、サブシステムＩＦ部２０７を介して、省電力状態への移行指示を出力する。
＜ステップＳ１１０６＞
サブシステム１０２側のＣＰＵ３０１は、ステップＳ１１０３でサブシステムＤＲＡＭ１０７に格納したフラグＡ、フラグＢを読み出す。そして、フラグＡ＝ＯＦＦ且つフラグＢ＝ＯＮの場合には、処理はステップＳ１１０７に進む。また、フラグＡ＝ＯＮ且つフラグＢ＝ＯＦＦの場合には、処理はステップＳ１１０８に進む。また、フラグＡ＝ＯＦＦ且つフラグＢ＝ＯＦＦの場合には、処理はステップＳ１１０９に進む。
サブシステム１０２側のＣＰＵ３０１は、ステップＳ１１０３でサブシステムＤＲＡＭ１０７に格納したフラグＡ、フラグＢを読み出す。そして、フラグＡ＝ＯＦＦ且つフラグＢ＝ＯＮの場合には、処理はステップＳ１１０７に進む。また、フラグＡ＝ＯＮ且つフラグＢ＝ＯＦＦの場合には、処理はステップＳ１１０８に進む。また、フラグＡ＝ＯＦＦ且つフラグＢ＝ＯＦＦの場合には、処理はステップＳ１１０９に進む。
＜ステップＳ１１０７＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態を全電源ＯＮ状態にすることを決定し、メインシステム１０１に全電源ＯＮ状態におけるサブシステム１０２の復帰時間（図１０の場合は５ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態を全電源ＯＮ状態にすることを決定し、メインシステム１０１に全電源ＯＮ状態におけるサブシステム１０２の復帰時間（図１０の場合は５ｍｓｅｃ）を通知する。
＜ステップＳ１１０８＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＮＷ応答状態にすることを決定し、メインシステム１０１にＮＷ応答状態におけるサブシステム１０２の復帰時間（図１０の場合は５０ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態をＮＷ応答状態にすることを決定し、メインシステム１０１にＮＷ応答状態におけるサブシステム１０２の復帰時間（図１０の場合は５０ｍｓｅｃ）を通知する。
＜ステップＳ１１０９＞
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態を動作停止状態にすることを決定し、メインシステム１０１に動作停止状態におけるサブシステム１０２の復帰時間（図１０の場合は２００ｍｓｅｃ）を通知する。
ＣＰＵ３０１は、省電力状態におけるサブシステム１０２の電力状態を動作停止状態にすることを決定し、メインシステム１０１に動作停止状態におけるサブシステム１０２の復帰時間（図１０の場合は２００ｍｓｅｃ）を通知する。
＜ステップＳ１１１０＞
メインシステム１０１側のＣＰＵ２０１は、ステップＳ１１０７〜Ｓ１１０９の何れかで通知された復帰時間を、サブシステムＩＦ部２０７を介して受信すると、該復帰時間をメインシステムＤＲＡＭ１０６に格納する。
メインシステム１０１側のＣＰＵ２０１は、ステップＳ１１０７〜Ｓ１１０９の何れかで通知された復帰時間を、サブシステムＩＦ部２０７を介して受信すると、該復帰時間をメインシステムＤＲＡＭ１０６に格納する。
＜ステップＳ１１１１＞
サブシステム１０２側のＣＰＵ３０１は、ステップＳ１１０７〜Ｓ１１０９の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報をサブシステムＤＲＡＭ１０７に格納する。
サブシステム１０２側のＣＰＵ３０１は、ステップＳ１１０７〜Ｓ１１０９の何れかで決定した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報をサブシステムＤＲＡＭ１０７に格納する。
＜ステップＳ１１１２＞
ＣＰＵ３０１は、ステップＳ１１０７〜Ｓ１１０９の何れかで決定した電力状態をサブシステムＤＲＡＭ１０７に格納すると共に、内部電源制御部３０７に通知する。内部電源制御部３０７は、ＣＰＵ３０１から決定した電力状態の通知を受けると、サブシステム１０２内の各構成要素に対する電源のＯＮ／ＯＦＦを、該通知された電力状態に応じて制御する（図１０において、通知された電力状態に対応する電力状態にする）ことで、サブシステム１０２の省電力状態への遷移が完了する。
ＣＰＵ３０１は、ステップＳ１１０７〜Ｓ１１０９の何れかで決定した電力状態をサブシステムＤＲＡＭ１０７に格納すると共に、内部電源制御部３０７に通知する。内部電源制御部３０７は、ＣＰＵ３０１から決定した電力状態の通知を受けると、サブシステム１０２内の各構成要素に対する電源のＯＮ／ＯＦＦを、該通知された電力状態に応じて制御する（図１０において、通知された電力状態に対応する電力状態にする）ことで、サブシステム１０２の省電力状態への遷移が完了する。
＜ステップＳ１１１３＞
メインシステム１０１側のＣＰＵ２０１は、電源制御部１０４に対して、省電力状態への移行指示を行う。電源制御部１０４は電源部１０８に指示することにより情報処理装置１０００の電源制御を行って、図１０に記載の電源状態へ変更し、省電力状態への移行が完了する。
メインシステム１０１側のＣＰＵ２０１は、電源制御部１０４に対して、省電力状態への移行指示を行う。電源制御部１０４は電源部１０８に指示することにより情報処理装置１０００の電源制御を行って、図１０に記載の電源状態へ変更し、省電力状態への移行が完了する。
次に、図１１のフローチャートに従った処理を経て省電力状態に移行した情報処理装置１０００を動作状態に移行させるために、メインシステム１０１のＣＰＵ２０１、サブシステム１０２のＣＰＵ３０１、のそれぞれが行う処理について、図１３のフローチャートを用いて説明する。
図１３のフローチャートにおいて、ステップＳ１３０１、Ｓ１３０３〜Ｓ１３０５，Ｓ１３０９の各ステップにおける処理は、メインシステム１０１のＣＰＵ２０１が、メインシステムＨＤＤ１０９やメインシステムＲＯＭ１１０に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
また、図１３のフローチャートにおいて、ステップＳ１３０２、Ｓ１３０６〜Ｓ１３０８の各ステップにおける処理は、サブシステム１０２のＣＰＵ３０１が、サブシステムＲＯＭ１０５に格納されているコンピュータプログラムやデータを用いて処理を実行することでなされるものである。
本実施形態では、情報処理装置１０００の動作状態への遷移指示はサブシステム１０２のＣＰＵ３０１が行うものとする。もちろん、第１の実施形態のように電源制御部１０４が行ってもよい。
＜ステップＳ１３０１＞
メインシステム１０１側のＣＰＵ２０１は、サブシステム１０２のＣＰＵ３０１からの復帰割り込みの待ち状態である。
メインシステム１０１側のＣＰＵ２０１は、サブシステム１０２のＣＰＵ３０１からの復帰割り込みの待ち状態である。
＜ステップＳ１３０２＞
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１に対して復帰割り込みを出力する。
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１に対して復帰割り込みを出力する。
＜ステップＳ１３０３＞
ＣＰＵ２０１は、サブシステム１０２のＣＰＵ３０１から復帰割り込みを受けると、電源制御部１０４に対して電源投入信号を出力する。電源投入信号を受けた電源制御部１０４は、電源部１０８に情報処理装置１０００の全ての構成要素に電源を供給するよう指示する。
ＣＰＵ２０１は、サブシステム１０２のＣＰＵ３０１から復帰割り込みを受けると、電源制御部１０４に対して電源投入信号を出力する。電源投入信号を受けた電源制御部１０４は、電源部１０８に情報処理装置１０００の全ての構成要素に電源を供給するよう指示する。
＜ステップＳ１３０４＞
ＣＰＵ２０１は、サブシステム１０２に対して、サブシステムＩＦ部２０７を介して復帰指示を行う。
ＣＰＵ２０１は、サブシステム１０２に対して、サブシステムＩＦ部２０７を介して復帰指示を行う。
＜ステップＳ１３０５＞
ＣＰＵ２０１は、上記のステップＳ１１１０においてメインシステムＤＲＡＭ１０６に格納した復帰時間を読み出す。ＣＰＵ２０１は、ステップＳ１３０３の処理開始以降（動作状態への復帰処理開始以降）の経過時間を、不図示の内部タイマを用いて計時しており、該経過時間が、該復帰時間を超えたか否かを判断する。この判断の結果、超えた場合には、処理はステップＳ１３０９に進み、超えていない場合には、処理はステップＳ１３０５で待機する。
ＣＰＵ２０１は、上記のステップＳ１１１０においてメインシステムＤＲＡＭ１０６に格納した復帰時間を読み出す。ＣＰＵ２０１は、ステップＳ１３０３の処理開始以降（動作状態への復帰処理開始以降）の経過時間を、不図示の内部タイマを用いて計時しており、該経過時間が、該復帰時間を超えたか否かを判断する。この判断の結果、超えた場合には、処理はステップＳ１３０９に進み、超えていない場合には、処理はステップＳ１３０５で待機する。
＜ステップＳ１３０６＞
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１からの復帰指示を、メインシステムＩＦ部３０４を介して受けると、内部電源制御部３０７に対して電源投入を指示する。電源投入指示を受けた内部電源制御部３０７は、サブシステム１０２の全ての構成要素に電源を供給する。
サブシステム１０２側のＣＰＵ３０１は、メインシステム１０１からの復帰指示を、メインシステムＩＦ部３０４を介して受けると、内部電源制御部３０７に対して電源投入を指示する。電源投入指示を受けた内部電源制御部３０７は、サブシステム１０２の全ての構成要素に電源を供給する。
＜ステップＳ１３０７＞
ＣＰＵ３０１は、ステップＳ１１１２でサブシステムＤＲＡＭ１０７に格納した「省電力状態におけるサブシステム１０２の電力状態」を読み出す。そして、該読み出した「省電力状態におけるサブシステム１０２の電力状態」が全電源ＯＮ状態である場合には、そのまま何もせず処理を進め、該読み出した「省電力状態におけるサブシステム１０２の電力状態」がＮＷ応答状態、動作停止状態の何れかである場合には、処理はステップＳ１３０８に進む。
ＣＰＵ３０１は、ステップＳ１１１２でサブシステムＤＲＡＭ１０７に格納した「省電力状態におけるサブシステム１０２の電力状態」を読み出す。そして、該読み出した「省電力状態におけるサブシステム１０２の電力状態」が全電源ＯＮ状態である場合には、そのまま何もせず処理を進め、該読み出した「省電力状態におけるサブシステム１０２の電力状態」がＮＷ応答状態、動作停止状態の何れかである場合には、処理はステップＳ１３０８に進む。
＜ステップＳ１３０８＞
ＣＰＵ３０１は、ステップＳ１１１１でサブシステムＤＲＡＭ１０７に格納した設定情報、すなわち、ステップＳ１３０７で読み出した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報を読み出し、該設定情報を用いて、ステップＳ１３０７で読み出した電力状態において電源が遮断されるサブシステム１０２内の構成要素の再設定を行う。
ＣＰＵ３０１は、ステップＳ１１１１でサブシステムＤＲＡＭ１０７に格納した設定情報、すなわち、ステップＳ１３０７で読み出した電力状態において電源が遮断されるサブシステム１０２内の構成要素の設定情報を読み出し、該設定情報を用いて、ステップＳ１３０７で読み出した電力状態において電源が遮断されるサブシステム１０２内の構成要素の再設定を行う。
＜ステップＳ１３０９＞
メインシステム１０１側のＣＰＵ２０１は、サブシステム１０２に対して、サブシステムＩＦ部２０７を介してアクセスを開始し、復帰処理を行う。
メインシステム１０１側のＣＰＵ２０１は、サブシステム１０２に対して、サブシステムＩＦ部２０７を介してアクセスを開始し、復帰処理を行う。
このように、本実施形態によれば、省電力状態から動作状態への復帰を、サブシステム１０２からメインシステム１０１への割り込み通知により、実現可能である。また、省電力状態におけるサブシステム１０２の電力状態で、再設定が不要な電力状態も取り得ることができる。
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
１０１：メインシステム １０２：サブシステム １０３：サブシステム
Claims (18)
- メインデバイスと、該メインデバイスと通信可能に接続される第１サブデバイスと、該メインデバイスと通信可能に接続される第２サブデバイスと、を有する情報処理装置であって、
前記第１サブデバイスは、前記第１サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する第１時間を前記メインデバイスに通知し、該判定した電力状態に移行し、
前記第２サブデバイスは、前記第２サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する第２時間を前記メインデバイスに通知し、
前記メインデバイスは、前記第１サブデバイスから通知された前記第１時間と前記第２サブデバイスから通知された前記第２時間とに基づいて、前記メインデバイスが移行する電力状態を判定し、該判定した電力状態に移行する
ことを特徴とする情報処理装置。 - 前記第１サブデバイスは、前記メインデバイスから指示を受け取ることに基づいて、前記第１サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する前記第１時間を前記メインデバイスに通知し、該判定した電力状態に移行することを特徴とする請求項１に記載の情報処理装置。
- 前記メインデバイスは、前記第１サブデバイスおよび前記第２サブデバイスとの通信用のＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）インターフェースを有し、前記第１サブデバイスおよび前記第２サブデバイスのそれぞれは、前記メインデバイスとの通信用のＰＣＩｅ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＥｘｐｒｅｓｓ）インターフェースを有し、前記メインデバイスはルートコンプレックスであり、前記第１サブデバイスおよび前記第２サブデバイスのそれぞれはエンドポイントであることを特徴とする請求項１または２に記載の情報処理装置。
- 前記メインデバイスは、前記第１サブデバイスから通知された前記第１時間および前記第２サブデバイスから通知された前記第２時間のうち最も短い時間に基づいて、前記メインデバイスが移行する電力状態を判定し、該判定した電力状態に移行することを特徴とする請求項１乃至３の何れか１項に記載の情報処理装置。
- 前記メインデバイスは、前記電力状態における消費電力よりも高い消費電力の動作状態から前記電力状態に移行することを特徴とする請求項１乃至４の何れか１項に記載の情報処理装置。
- 更に、シート上に画像を印刷するプリンタを備えることを特徴とする請求項１乃至５の何れか１項に記載の情報処理装置。
- メインデバイスと、該メインデバイスと通信可能に接続される第１サブデバイスと、該メインデバイスと通信可能に接続される第２サブデバイスと、を有する情報処理装置であって、
前記第１サブデバイスは、第１電力状態および第２電力状態に移行可能であり、且つ該第１電力状態に対応する第１時間および該第２電力状態に対応する第２時間を前記メインデバイスに通知可能であり、
前記第２サブデバイスは、第３時間を前記メインデバイスに通知し、
前記メインデバイスは、シフトする電力状態を、前記第１サブデバイスから通知された前記第１時間もしくは前記第２時間と、前記第２サブデバイスから通知された前記第３時間と、に基づいて判定し、該判定した電力状態に移行する
ことを特徴とする情報処理装置。 - 前記第１サブデバイスは、前記メインデバイスから指示を受け取ることに基づいて、前記第１電力状態または前記第２電力状態を前記第１サブデバイスが移行する電力状態として判定し、前記第１時間または前記第２時間を前記メインデバイスに通知し、該判定した電力状態に移行することを特徴とする請求項７に記載の情報処理装置。
- 前記メインデバイスは、前記第１サブデバイスおよび前記第２サブデバイスとの通信用のＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）インターフェースを有し、前記第１サブデバイスおよび前記第２サブデバイスのそれぞれは、前記メインデバイスとの通信用のＰＣＩｅ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＥｘｐｒｅｓｓ）インターフェースを有し、前記メインデバイスはルートコンプレックスであり、前記第１サブデバイスおよび前記第２サブデバイスのそれぞれはエンドポイントであることを特徴とする請求項７または８に記載の情報処理装置。
- 前記メインデバイスは、前記第１サブデバイスから通知された前記第１時間もしくは前記第２時間と、前記第２サブデバイスから通知された前記第３時間と、のうち最も短い時間に基づいて、前記メインデバイスが移行する電力状態を判定し、該判定した電力状態に移行することを特徴とする請求項７乃至９の何れか１項に記載の情報処理装置。
- 前記メインデバイスは、前記電力状態における消費電力よりも高い消費電力の動作状態から前記電力状態に移行することを特徴とする請求項７乃至１０の何れか１項に記載の情報処理装置。
- 更に、シート上に画像を印刷するプリンタを備えることを特徴とする請求項７乃至１１の何れか１項に記載の情報処理装置。
- メインデバイスと、該メインデバイスと通信可能に接続される第１サブデバイスと、該メインデバイスと通信可能に接続される第２サブデバイスと、を有する情報処理装置であって、
前記第１サブデバイスは、第１時間を前記メインデバイスに通知し、
前記第２サブデバイスは、第２時間を前記メインデバイスに通知し、
前記メインデバイスは、シフトする電力状態を、少なくとも前記第１サブデバイスから通知された前記第１時間および前記第２サブデバイスから通知された前記第２時間に基づいて判定し、該判定した電力状態に移行する
ことを特徴とする情報処理装置。 - 前記メインデバイスは、シフトする電力状態を、前記第１時間及び前記第２時間のうちの短い時間に基づいて判定する、ことを特徴とする請求項１３に記載の情報処理装置。
- 前記第１サブデバイスは、前記メインデバイスから指示を受け取ることに基づいて、前記第１サブデバイスが移行する電力状態を判定し、該判定した電力状態に対応する前記第１時間を前記メインデバイスに通知し、該判定した電力状態に移行することを特徴とする請求項１３または１４に記載の情報処理装置。
- 前記メインデバイスは、前記第１サブデバイスおよび前記第２サブデバイスとの通信用のＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）インターフェースを有し、前記第１サブデバイスおよび前記第２サブデバイスのそれぞれは、前記メインデバイスとの通信用のＰＣＩｅ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔＥｘｐｒｅｓｓ）インターフェースを有し、前記メインデバイスはルートコンプレックスであり、前記第１サブデバイスおよび前記第２サブデバイスのそれぞれはエンドポイントであることを特徴とする請求項１３乃至１５の何れか１項に記載の情報処理装置。
- 前記メインデバイスは、前記電力状態における消費電力よりも高い消費電力の動作状態から前記電力状態に移行することを特徴とする請求項１３乃至１６の何れか１項に記載の情報処理装置。
- 更に、シート上に画像を印刷するプリンタを備えることを特徴とする請求項１３乃至１７の何れか１項に記載の情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610023553.8A CN105812605B (zh) | 2015-01-21 | 2016-01-14 | 信息处理装置及信息处理装置的控制方法 |
| US14/995,749 US9967417B2 (en) | 2015-01-21 | 2016-01-14 | Managing apparatus power states |
| GB1601119.9A GB2536547B (en) | 2015-01-21 | 2016-01-21 | Information processing apparatus, method of controlling an information processing apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015009795 | 2015-01-21 | ||
| JP2015009795 | 2015-01-21 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016139401A JP2016139401A (ja) | 2016-08-04 |
| JP2016139401A5 JP2016139401A5 (ja) | 2018-12-27 |
| JP6525858B2 true JP6525858B2 (ja) | 2019-06-05 |
Family
ID=56560355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015244396A Active JP6525858B2 (ja) | 2015-01-21 | 2015-12-15 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6525858B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7456259B2 (ja) | 2020-04-17 | 2024-03-27 | 株式会社リコー | 省電力制御装置、画像処理装置、省電力制御方法、及びプログラム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4136228B2 (ja) * | 1999-11-17 | 2008-08-20 | 株式会社リコー | 印刷装置、制御方法及び記録媒体 |
| JP4655857B2 (ja) * | 2005-10-05 | 2011-03-23 | 富士ゼロックス株式会社 | 画像形成装置及び省電力状態遷移方法 |
| JP2010052236A (ja) * | 2008-08-27 | 2010-03-11 | Fuji Xerox Co Ltd | 画像形成装置およびプログラム |
| JP2010277281A (ja) * | 2009-05-27 | 2010-12-09 | Fuji Xerox Co Ltd | 復帰状態報知制御装置、画像処理装置、及びプログラム |
| JP5734034B2 (ja) * | 2011-03-10 | 2015-06-10 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、およびプログラム |
| US9025194B2 (en) * | 2010-12-01 | 2015-05-05 | Canon Kabushiki Kaisha | Data transmission apparatus for transferring data to an output device for outputting data, printer, information processing apparatus, and control method thereof |
| JP6083243B2 (ja) * | 2013-01-31 | 2017-02-22 | 株式会社リコー | 画像形成装置 |
-
2015
- 2015-12-15 JP JP2015244396A patent/JP6525858B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016139401A (ja) | 2016-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5780769B2 (ja) | データ処理装置、その制御方法およびプログラム、並びに記憶媒体 | |
| CN106341566B (zh) | 打印装置及打印装置的控制方法 | |
| JP6376973B2 (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
| JP6004883B2 (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
| CN105812605B (zh) | 信息处理装置及信息处理装置的控制方法 | |
| JP6071510B2 (ja) | 画像形成装置、制御方法およびプログラム | |
| JP5477773B2 (ja) | 画像形成装置 | |
| CN103856670A (zh) | 信息处理装置及其控制方法 | |
| JP2016051925A (ja) | メインシステムおよびサブシステムを備える情報処理装置等 | |
| JP6525858B2 (ja) | 情報処理装置 | |
| KR101859022B1 (ko) | 화상형성장치, 외부 장치와 연결 방법 및 컴퓨터 판독가능 기록매체 | |
| US10033895B2 (en) | Printing apparatus having plurality of power states and control method therefor | |
| JP5478971B2 (ja) | 画像形成装置、画像形成装置の制御方法及び画像形成装置制御用プログラム | |
| JP5887989B2 (ja) | 情報処理装置、制御装置および画像形成装置 | |
| JP5701043B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
| JP5627337B2 (ja) | 情報機器およびその制御方法、並びにプログラム | |
| JP2015123650A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
| JP2017059051A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
| GB2583562A (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
| JP2017078957A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
| JP6532240B2 (ja) | 情報処理装置およびその制御方法 | |
| JP7379020B2 (ja) | 情報処理装置 | |
| JP2018130910A (ja) | 省電力モードを有する画像形成装置、その制御方法及びプログラム | |
| JP2016115075A (ja) | 処理システム、処理システムの制御方法 | |
| JP2016122414A (ja) | 情報処理装置及びその制御方法、並びにプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190507 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6525858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |