JP6520171B2 - 電圧駆動型半導体スイッチング素子の駆動回路 - Google Patents

電圧駆動型半導体スイッチング素子の駆動回路 Download PDF

Info

Publication number
JP6520171B2
JP6520171B2 JP2015023227A JP2015023227A JP6520171B2 JP 6520171 B2 JP6520171 B2 JP 6520171B2 JP 2015023227 A JP2015023227 A JP 2015023227A JP 2015023227 A JP2015023227 A JP 2015023227A JP 6520171 B2 JP6520171 B2 JP 6520171B2
Authority
JP
Japan
Prior art keywords
voltage
light emitting
drive
igbt
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015023227A
Other languages
English (en)
Other versions
JP2016146578A (ja
Inventor
義彦 山方
義彦 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015023227A priority Critical patent/JP6520171B2/ja
Publication of JP2016146578A publication Critical patent/JP2016146578A/ja
Application granted granted Critical
Publication of JP6520171B2 publication Critical patent/JP6520171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、電圧駆動型半導体スイッチング素子の駆動回路に関し、詳しくは、駆動回路の動作確認を行うための技術に関するものである。
図4は、電圧駆動型半導体スイッチング素子であるIGBT(Insulated Gate Bipolar Transistor)の駆動回路の従来技術を示しており、駆動回路の動作確認機能を備えたものである。
図4において、IGBT8は、ゲート(G)−エミッタ(E)間に一定値以上の電圧を印加するとオン状態となり、図示しない直流電源により主回路電流がコレクタ(C)からエミッタに向かって流れる。また、上記ゲート−エミッタ間電圧が一定値以下になると、IGBT8はオフ状態となり、主回路電流が遮断される。
すなわち、IGBT8をオンさせるには、駆動信号1を正電圧とすることにより、抵抗4を介して、オン駆動用のnpn型トランジスタ5のベースに電流を流し、トランジスタ5をオンさせる。これにより、ゲート駆動電源2から、トランジスタ5及び抵抗7を介してIGBT8のゲートに正電圧を印加する。
また、IGBT8をオフさせるには、駆動信号1を負電圧とすることにより、抵抗4を介して、オフ駆動用のpnp型トランジスタ6のベースにオン時とは逆方向の電流を流し、トランジスタ6をオンさせる。これにより、ゲート駆動電源3から、トランジスタ6及び抵抗7を介してIGBT8のゲートに負電圧を印加する。
上記のように、IGBT8のオン状態とオフ状態とを切り替えるためには、ゲート−エミッタ間に、順バイアス電圧または逆バイアス電圧が印加されることとなる。
IGBT8のゲート−エミッタ間に所定の電圧が印加されていること、言い換えればゲート駆動回路の動作の正常・異常は、例えば、シンクロスコープ30等の専用の計測器を用いてゲート−エミッタ間の電圧波形を観測することにより確認している。
また、他の従来技術として、特許文献1に記載されたゲート駆動信号の健全性確認方法がある。
図5は、この従来技術が適用される電力変換システムの全体構成図である。図5において、100は共通制御装置、110は制御切替コントロール回路、200A,200Bは一方が稼働系、他方が待機系となる制御装置、210A,210Bは制御回路、220A,220Bは制御異常検出回路、300は制御回路210Aまたは210Bによって内部のIGBTがオン・オフ制御される電力変換装置である。
この従来技術では、制御回路210A,210Bと電力変換装置300との間で、電力変換装置300内の同一のIGBTに対するゲート駆動信号/フィードバック信号a,bを光信号としてそれぞれ送受信し、稼働系の制御装置から送信されるゲート駆動信号等の異常を制御異常検出回路220Aまたは220Bが検出した場合に、制御切替コントロール回路110により待機系の制御装置に切り替えている。
特許第5036466号公報(段落[0017]〜[0037]、図1,図2等)
図4の従来技術では、ゲート駆動回路の動作を確認するためにシンクロスコープ30等の計測器を必要とし、また、その接続作業も煩雑である。更に、多数の半導体スイッチング素子及びゲート駆動回路を備えた大容量の半導体電力変換装置では、ゲート駆動回路の動作確認に長時間を要するという問題があった。
また、図5の従来技術では、制御装置だけでなくゲート駆動信号/フィードバック信号a,bの送受信回路や光伝送路等も冗長化されているため、回路構成や配線が複雑になると共に、断線等による故障要因も増加するという問題がある。
更に、この従来技術によれば、ゲート駆動信号の有無は確認可能であるが、駆動電圧の大きさが所定値に達しているか否かを確認できないので、例えば、所定値より低い駆動電圧によりIGBTの駆動が継続されて素子の発生損失が増加する等の異常を検出することが不可能であった。
そこで、本発明の解決課題は、専用の計測器を必要とせず、動作確認作業の長期化や回路構成等の複雑化を回避しつつ、駆動回路の動作の正常・異常、並びに、駆動電圧の大きさの適否を確認可能とした電圧駆動型半導体スイッチング素子の駆動回路を提供することにある。
上記課題を解決するため、請求項1に係る発明は、電圧駆動型半導体スイッチング素子の制御端子と出力端子との間に、駆動信号に応じて順バイアス電圧を印加することにより前記スイッチング素子をオン動作させ、かつ、前記駆動信号に応じて逆バイアス電圧を印加することにより前記スイッチング素子をオフ動作させる駆動回路において、
前記制御端子と前記出力端子との間に接続された動作確認部を備え
前記動作確認部は、所定の閾値以上の前記順バイアス電圧が印加されたときに点灯する第1の発光素子と、所定の閾値以上の前記逆バイアス電圧が印加されたときに点灯し、かつ、前記第1の発光素子に対して逆並列に接続された第2の発光素子と、を有することを特徴とする。
請求項2に係る発明は、請求項1に記載した電圧駆動型半導体スイッチング素子の駆動回路において、
前記動作確認部は、前記閾値としての降伏電圧を有する定電圧ダイオードと、前記定電圧ダイオードに直列に接続された前記第1の発光素子及び前記第2の発光素子と、を備えたことを特徴とする。
本発明によれば、駆動回路の動作の正常・異常、更には、駆動電圧の大きさが所定値に達しているか否かを発光素子の点灯状態により視覚的に確認することができる。このため、駆動電圧波形を観測するための専用の計測器が不要であり、また、比較的簡単な回路構成や配線により短時間で動作確認を行うことが可能である。
本発明の第1実施形態を示す回路図である。 本発明の第2実施形態を示す回路図である。 本発明の第3実施形態を示す回路図である。 従来技術を示す回路図である。 特許文献1に記載された電力変換システムの全体構成図である。
以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の第1実施形態を示す回路図である。この第1実施形態は、図4と同様に構成されたIGBT8の駆動回路に、その動作の正常・異常を視覚的に確認可能とした第1,第2の動作確認部30A,30Bを付加したものである。
まず、IGBT8の駆動回路は、ゲート駆動電源2,3の直列回路と、駆動電源2の正極と駆動電源3の負極との間に接続されたオン駆動用のnpn型トランジスタ5とオフ駆動用のpnp型トランジスタ6との直列回路と、トランジスタ5,6の共通接続されたベースに一端が接続された抵抗4と、トランジスタ5のエミッタ(トランジスタ6のコレクタ)と駆動対象であるIGBT8のゲートとの間に接続された抵抗7と、によって構成されている。また、駆動電源2,3の直列接続点はIGBT8のエミッタに接続されており、前記直列接続点と抵抗4の他端との間に、前記直列接続点の電位を0[V]とした正負電位を有するパルス状の駆動信号1が供給されるようになっている。なお、トランジスタ5,6の代わりに、他の半導体スイッチを用いても良い。
ここで、IGBT8のゲートは請求項における制御端子に相当し、IGBT8のエミッタは出力端子に相当する。
次に、第1,第2の動作確認部30A,30Bの構成について説明する。
これらの動作確認部30A,30Bは、IGBT8のゲート−エミッタ間に、互いに並列に接続されている。
第1の動作確認部30Aは、IGBT8のゲートにアノードが接続されたダイオード11と、ダイオード11のカソードにアノードが接続された発光ダイオード12と、発光ダイオード12に並列に接続された抵抗13と、発光ダイオード12のカソードに一端が接続された抵抗14と、抵抗14の他端にカソードが接続されてアノードがIGBT8のエミッタに接続された定電圧ダイオード15と、から構成されている。
第1の動作確認部30Aを構成する各部品の端子の向きが変わらなければ、直列に接続される各部品の接続順序は上記の例に何ら限定されない。
また、第2の動作確認部30Bは、IGBT8のゲートにカソードが接続されたダイオード16と、ダイオード16のアノードにカソードが接続された発光ダイオード17と、発光ダイオード17に並列に接続された抵抗18と、発光ダイオード17のアノードに一端が接続された抵抗19と、抵抗19の他端にアノードが接続されてカソードがIGBT8のエミッタに接続された定電圧ダイオード20と、から構成されている。
この第2の動作確認部30Bについても、各部品の端子の向きが変わらなければ、直列に接続される各部品の接続順序は上記の例に何ら限定されない。
次に、この第1実施形態の動作を説明する。なお、以下の説明において、各部品による電圧降下は無視するものとする。
駆動信号1により、駆動電源2及びトランジスタ5を介してIGBT8のゲート−エミッタ間に順バイアス電圧が印加され、その電圧が定電圧ダイオード15の降伏電圧を超えると、第1の動作確認部30Aに電流が流れて発光ダイオード12が点灯する。このため、駆動回路の動作によってIGBT8のゲート−エミッタ間に所定の順バイアス電圧が印加されたことを視覚的に確認することができる。
ダイオード11及び抵抗13は、ゲート−エミッタ間に逆バイアス電圧が印加された時に発光ダイオード12を保護するためのものであり、抵抗14は順バイアス電圧が印加された時の電流を制限するためのものである。
また、駆動信号1により、駆動電源3及びトランジスタ6を介してIGBT8のゲート−エミッタ間に逆バイアス電圧が印加され、その電圧が定電圧ダイオード20の降伏電圧を超えると、第2の動作確認部30Bに電流が流れて発光ダイオード17が点灯する。このため、IGBT8のゲート−エミッタ間に所定の逆バイアス電圧が印加されたことを視覚的に確認することができる。
ダイオード16及び抵抗18は、ゲート−エミッタ間に順バイアス電圧が印加された時に発光ダイオード17を保護するためのものであり、抵抗19は逆バイアス電圧が印加された時の電流を制限するためのものである。
上記のように、本実施形態によれば、IGBT8のゲート−エミッタ間に順バイアス電圧または逆バイアス電圧が印加されたことを発光ダイオード12,17の点灯状態によって判断することができ、駆動信号1や駆動電源2,3及びトランジスタ5,6等を含む駆動回路の正常・異常を視覚的に確認することが可能である。
次に、図2は本発明の第2実施形態を示す回路図である。
第2実施形態において、IGBT8の駆動回路は第1実施形態と同様であり、第1実施形態との相違点は、第3の動作確認部30Cの構成が前述した第1,第2の動作確認部30A,30Bとは異なる点である。
すなわち、図2における第3の動作確認部30Cは、IGBT8のゲートにアノードが接続された発光ダイオード12と、この発光ダイオード12に逆並列に接続された発光ダイオード17と、発光ダイオード12のカソードに一端が接続された抵抗14と、抵抗14の他端にカソードが接続された定電圧ダイオード15と、この定電圧ダイオード15のアノードにアノードが接続されてそのカソードがIGBT8のエミッタに接続された定電圧ダイオード20と、から構成されている。
この第3の動作確認部30Cについても、各部品の端子の向きが変わらなければ、各部品の接続順序は上記の例に何ら限定されない。
次いで、第2実施形態の動作を説明する。
駆動信号1により、駆動電源2及びトランジスタ5を介してIGBT8のゲート−エミッタ間に順バイアス電圧が印加され、その電圧が定電圧ダイオード15の降伏電圧を超えると、発光ダイオード12が点灯する。このため、IGBT8のゲート−エミッタ間に所定の順バイアス電圧が印加されたことを視覚的に確認することができる。
また、駆動信号1により、駆動電源3及びトランジスタ6を介してIGBT8のゲート−エミッタ間に逆バイアス電圧が印加され、その電圧が定電圧ダイオード20の降伏電圧を超えると、発光ダイオード17が点灯する。このため、IGBT8のゲート−エミッタ間に所定の逆バイアス電圧が印加されたことを視覚的に確認することができる。
なお、抵抗14は、順バイアス電圧または逆バイアス電圧の印加時における電流を制限するためのものである。
この第2実施形態によれば、第1実施形態よりも部品数を削減することができ、コストの低減に寄与することができる。
次に、図3は本発明の第3実施形態を示す回路図である。
図3において、30Dは第4の動作確認部であり、図2における第3の動作確認部30Cとの相違点は、定電圧ダイオード20のカソードとIGBT8のエミッタとの間に、コンデンサ21が接続されている点である。
この第3実施形態において、IGBT8のゲート−エミッタ間電圧が逆バイアス状態から順バイアス状態に変化した場合、順バイアス電圧が定電圧ダイオード15の降伏電圧を超えると発光ダイオード12を介してコンデンサ21が充電され、この充電電流により発光ダイオード12が点灯すると共に、充電が完了すると電流が流れなくなる。また、IGBT8のゲート−エミッタ間電圧が順バイアス状態から逆バイアス状態に変化した場合、逆バイアス電圧が定電圧ダイオード20の降伏電圧を超えると発光ダイオード17を介してコンデンサ21が放電し、更にコンデンサ21が逆方向に充電される。よって、この間の放電電流及び充電電流により発光ダイオード17が点灯し、コンデンサ21の逆方向の充電が完了すると電流が流れなくなる。
従って、IGBT8のゲート−エミッタ間に順バイアス電圧または逆バイアス電圧が印加される都度、発光ダイオード12,17が交互に点灯することになる。
これにより、本実施形態によれば、駆動信号1の正常・異常、つまり、正負電位を交互に繰り返すパルス状の駆動信号1がIGBT8のゲート−エミッタ間に連続的に印加されていることを視覚的に確認することができる。
本発明は、上述したIGBT以外に、MOSFET(Metal-Oxide-Silicon Field Effect Transistor)等の電圧駆動型半導体スイッチング素子に対しても適用可能である。
1:駆動信号
2,3:駆動用電源
4,7,13,14,18,19:抵抗
5,6:トランジスタ
8:半導体スイッチング素子(IGBT)
11,16:ダイオード
12,17:発光ダイオード
15,20:定電圧ダイオード
21:コンデンサ
30A,30B,30C,30D:動作確認部

Claims (2)

  1. 電圧駆動型半導体スイッチング素子の制御端子と出力端子との間に、駆動信号に応じて順バイアス電圧を印加することにより前記スイッチング素子をオン動作させ、かつ、前記駆動信号に応じて逆バイアス電圧を印加することにより前記スイッチング素子をオフ動作させる駆動回路において、
    前記制御端子と前記出力端子との間に接続された動作確認部を備え
    前記動作確認部は、
    所定の閾値以上の前記順バイアス電圧が印加されたときに点灯する第1の発光素子と、所定の閾値以上の前記逆バイアス電圧が印加されたときに点灯し、かつ、前記第1の発光素子に対して逆並列に接続された第2の発光素子と、を有することを特徴とする、電圧駆動型半導体スイッチング素子の駆動回路。
  2. 請求項1に記載した電圧駆動型半導体スイッチング素子の駆動回路において、
    前記動作確認部は、
    前記閾値としての降伏電圧を有する定電圧ダイオードと、前記定電圧ダイオードに直列に接続された前記第1の発光素子及び前記第2の発光素子と、を備えたことを特徴とする、電圧駆動型半導体スイッチング素子の駆動回路。
JP2015023227A 2015-02-09 2015-02-09 電圧駆動型半導体スイッチング素子の駆動回路 Expired - Fee Related JP6520171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015023227A JP6520171B2 (ja) 2015-02-09 2015-02-09 電圧駆動型半導体スイッチング素子の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015023227A JP6520171B2 (ja) 2015-02-09 2015-02-09 電圧駆動型半導体スイッチング素子の駆動回路

Publications (2)

Publication Number Publication Date
JP2016146578A JP2016146578A (ja) 2016-08-12
JP6520171B2 true JP6520171B2 (ja) 2019-05-29

Family

ID=56686532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023227A Expired - Fee Related JP6520171B2 (ja) 2015-02-09 2015-02-09 電圧駆動型半導体スイッチング素子の駆動回路

Country Status (1)

Country Link
JP (1) JP6520171B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164512U (ja) * 1979-03-31 1980-11-26
JPH06165489A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp スイッチング電源
JP3666843B2 (ja) * 1999-02-26 2005-06-29 株式会社東芝 絶縁ゲート型半導体素子のゲート回路

Also Published As

Publication number Publication date
JP2016146578A (ja) 2016-08-12

Similar Documents

Publication Publication Date Title
US9874614B2 (en) Semiconductor apparatus and power conversion apparatus
US7583109B2 (en) Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters
JP5761215B2 (ja) ゲート駆動回路
US9570905B2 (en) Semiconductor drive apparatus
CN102893525B (zh) 对电压驱动型元件进行驱动的驱动装置
US20150236686A1 (en) Gate driver
EP2721736B1 (en) Gate control circuit, power module and associated method
US10727729B2 (en) Power converter
US20130229840A1 (en) Semiconductor device
CN110785933A (zh) 半导体开关元件的短路保护电路
JP2014073036A (ja) 電源装置および電源装置の異常判定方法
JP2015089049A (ja) 半導体装置
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
WO2015064206A1 (ja) 半導体装置
JP2011171547A (ja) 発光ダイオードの故障検出回路
US10630068B2 (en) System and switch assembly thereof with fault protection and associated method
KR101314307B1 (ko) 직렬 접속된 디바이스들을 위한 션트 보호 모듈 및 방법
CN112051494B (zh) 绝缘栅双极型晶体管的栅极检测电路
US11128131B2 (en) Semiconductor device
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP2006129595A (ja) スイッチング回路
JP6520171B2 (ja) 電圧駆動型半導体スイッチング素子の駆動回路
JP5268294B2 (ja) チョッパ回路の故障検出装置
US11115016B2 (en) Electronic circuit with two voltage supply circuits
JP2008154372A (ja) パワーデバイス短絡検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6520171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees