JP6518461B2 - Mounting device and mounting method - Google Patents
Mounting device and mounting method Download PDFInfo
- Publication number
- JP6518461B2 JP6518461B2 JP2015041279A JP2015041279A JP6518461B2 JP 6518461 B2 JP6518461 B2 JP 6518461B2 JP 2015041279 A JP2015041279 A JP 2015041279A JP 2015041279 A JP2015041279 A JP 2015041279A JP 6518461 B2 JP6518461 B2 JP 6518461B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- pressure bonding
- temporary
- chip
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000001816 cooling Methods 0.000 claims description 22
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 13
- 238000007906 compression Methods 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000002313 adhesive film Substances 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000002788 crimping Methods 0.000 description 48
- 239000000758 substrate Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000006073 displacement reaction Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 9
- 238000004886 process control Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000007664 blowing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、実装装置および実装方法に関する。詳しくは、チップ部品等を回路基板に実装する実装装置および実装方法に関する。 The present invention relates to a mounting apparatus and a mounting method. More specifically, the present invention relates to a mounting apparatus and mounting method for mounting a chip part or the like on a circuit board.
従来、銅配線等の導電体からなる回路を有する回路基板のパターンの高精度化、微細化に対応するため、半導体素子からなるチップ部品を回路基板に接着剤によって仮固定する仮圧着工程と、仮固定されたチップ部品を回路基板に接続させる本圧着工程とから構成される半導体装置の製造方法が知られている。例えば特許文献1の如くである。 Conventionally, a temporary pressure bonding step of temporarily fixing a chip component made of a semiconductor element to a circuit substrate with an adhesive in order to cope with high precision and miniaturization of a pattern of a circuit substrate having a circuit made of a conductor such as copper wiring. 2. Description of the Related Art A method of manufacturing a semiconductor device is known which includes a main pressure bonding step of connecting a temporarily fixed chip part to a circuit board. For example, it is like patent document 1.
特許文献1に記載の半導体装置の製造方法(実装方法)は、半導体チップ(チップ部品)を基板(回路基板)に加熱および加圧により仮圧着して仮圧着積層体とする工程と、仮圧着積層体をさらに加圧および加熱してはんだを溶融させるとともに熱硬化性接着剤フィルムを硬化させる本圧着工程とを含む。このような実装方法において、回路基板は、実装装置のステージに接触しているため、本圧着時にチップ部品に供給された熱がステージに伝導する。このため、半導体装置は、ステージに熱が伝導することで生じる温度降下を考慮してチップ部品を加熱する必要があった。また、仮圧着されたチップ部品が隣接している場合、本圧着のため加熱されているチップ部品の熱が隣接するチップ部品に伝導して接着剤が硬化してしまう可能性があった。さらに、多段に積層されたチップ部品を本圧着する場合、チップ部品は、ステージに熱が伝導することでヒートツール側とステージ側(回路基板側)との温度差が大きくなり各チップ部品間の接着状態が不均一になる場合があった。 The manufacturing method (mounting method) of the semiconductor device described in Patent Document 1 includes the steps of: temporarily bonding the semiconductor chip (chip component) to a substrate (circuit board) by heating and pressing to form a temporary pressure-bonded laminated body; And pressing and heating the laminate to melt the solder and cure the thermosetting adhesive film. In such a mounting method, since the circuit board is in contact with the stage of the mounting apparatus, the heat supplied to the chip component at the time of main pressure bonding is conducted to the stage. Therefore, in the semiconductor device, it is necessary to heat the chip component in consideration of the temperature drop caused by the heat conduction to the stage. In addition, when the temporarily crimped chip parts are adjacent to each other, there is a possibility that the heat of the chip parts heated for the main pressure bonding may be conducted to the adjacent chip parts to cure the adhesive. Furthermore, when the chip parts stacked in multiple stages are fully crimped, the heat transfer from the chip parts to the stage increases the temperature difference between the heat tool side and the stage side (circuit board side), and the chip parts are separated. There was a case where the adhesion state became uneven.
本発明の目的は、加熱されたチップ部品から外部への熱の伝導を抑制することができる実装装置および実装方法の提供を目的とする。 An object of the present invention is to provide a mounting apparatus and a mounting method capable of suppressing the conduction of heat from a heated chip part to the outside.
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。 The problem to be solved by the present invention is as described above, and next, means for solving the problem will be described.
即ち、本発明は、ステージの所定位置に配置されている回路基板の複数箇所に仮圧着された複数のチップ部品を同時に加熱および加圧して接続する実装装置であって、ステージに配置されている回路基板におけるチップ部品と重複する部分に、前記チップ部品毎の加圧力を受ける凸面を有するとともに前記複数のチップ部品と重複しない部分であって隣り合う前記チップ部品の間に空間が構成され、前記凸面で前記回路基板を支持する断熱部材が前記ステージに設けられ、前記空間内を冷却する冷却手段が設けられるものである。 That is, the present invention is a mounting apparatus for simultaneously heating and pressurizing a plurality of chip components temporarily crimped to a plurality of locations of a circuit board disposed at a predetermined position of a stage, and disposed on the stage. the part amount you overlap the tip parts of the circuit board, space is configured between the chip component adjacent a portion which does not overlap with the plurality of chip parts and having a convex surface for receiving the pressure of the chip each component is, the convex heat-insulating member supporting the circuit board is provided on the stage, a shall cooling means are provided for cooling the space.
本発明は、前記断熱部材の前記回路基板または前記ステージと接触する面のうち少なくとも一方の面に凹凸が形成されるものである。 In the present invention, asperities are formed on at least one of surfaces of the heat insulating member in contact with the circuit board or the stage.
本発明は、前記断熱部材を介して前記回路基板を吸引可能に構成されるものである。 The present invention is configured to be able to suction the circuit board via the heat insulating member.
本発明は、ステージの所定位置に配置されている回路基板の複数箇所にチップ部品を加熱および加圧して接続する実装方法であって、回路基板とチップ部品との間に配置された接着剤が所定の仮圧着温度になるように加熱するとともに、チップ部品を所定の仮圧着荷重で回路基板に向かって加圧し、回路基板の複数箇所にチップ部品を仮圧着する仮圧着工程と、前記回路基板のうち前記チップ部品が仮圧着された部分を前記チップ部品毎の加圧力を受ける凸面を有する断熱部材で支持する断熱支持工程と、接着剤とチップ部品とを所定の本圧着温度以上に加熱するとともに、前記複数のチップ部品を所定の本圧着荷重で回路基板に向かって同時に加圧する本圧着工程と、を含むものである。 The present invention is a mounting method in which chip components are connected by heating and pressurizing at a plurality of locations of a circuit substrate arranged at a predetermined position of a stage, and an adhesive disposed between the circuit substrate and the chip components is used. A temporary pressure bonding step of heating the chip component toward the circuit board with a predetermined temporary pressure load while temporarily heating the chip component to a predetermined temporary pressure bonding temperature, and temporarily pressing the chip component on a plurality of portions of the circuit board; And a heat insulating support step of supporting the portion to which the chip component is temporarily crimped with a heat insulating member having a convex surface for receiving the pressing force of each chip component, and heating the adhesive and the chip component to a predetermined final crimping temperature And a main pressure bonding step of simultaneously pressing the plurality of chip components toward the circuit board with a predetermined main pressure bonding load.
本発明は、前記仮圧着工程において前記回路基板に接続された前記チップ部品にさらにチップ部品を重ねて仮圧着する積層工程を含むものである。 The present invention includes a laminating step in which a chip component is further stacked on the chip component connected to the circuit board in the temporary pressure bonding step and temporarily pressure bonded.
本発明は、前記接着材が熱硬化性接着剤フィルムであり、前記仮圧着工程において接着剤が所定の粘度になる仮圧着温度まで加熱し、前記本圧着工程において接着剤の硬化温度以上である本圧着温度まで加熱するものである。 In the present invention, the adhesive is a thermosetting adhesive film, and the adhesive is heated to a temporary compression temperature at which the adhesive has a predetermined viscosity in the temporary compression process, and is higher than the curing temperature of the adhesive in the final compression process. It heats to the final pressure bonding temperature.
本発明の効果として、以下に示すような効果を奏する。 The effects of the present invention are as follows.
本発明においては、回路基板をステージに接触させることなく回路基板に仮圧着されたチップ部品が加圧、および加熱される。これにより、加熱されたチップ部品から外部への熱の伝導を抑制することができる。
また、本発明においては、断熱部材を介する熱の伝導が少なくなるとともに空間に熱が放熱される。これにより、加熱されたチップ部品から外部への熱の伝導を抑制することができる。
さらに、本発明においては、構成された空間に放熱される熱量が増大する。これにより、加熱されたチップ部品から外部への熱の伝導を抑制することができる。
In the present invention, the chip parts temporarily pressure-bonded to the circuit board are pressurized and heated without bringing the circuit board into contact with the stage. Thereby, the conduction of heat from the heated chip part to the outside can be suppressed.
Further, in the present invention, the conduction of heat through the heat insulating member is reduced and the heat is dissipated to the space. Thereby, the conduction of heat from the heated chip part to the outside can be suppressed.
Furthermore, in the present invention, the amount of heat released to the configured space is increased. Thereby, the conduction of heat from the heated chip part to the outside can be suppressed.
本発明においては、回路基板から断熱部材への熱伝導路が小さくなる。これにより、加熱されたチップ部品から外部への熱の伝導を抑制することができる。 In the present invention, the heat conduction path from the circuit board to the heat insulating member is reduced. Thereby, the conduction of heat from the heated chip part to the outside can be suppressed.
本発明においては、回路基板が断熱部材のみで支持され、かつ保持される。これにより、加熱されたチップ部品から外部への熱の伝導を抑制することができる。 In the present invention, the circuit board is supported and held only by the heat insulating member. Thereby, the conduction of heat from the heated chip part to the outside can be suppressed.
まず、図1から図5を用いて、本発明に係る実装装置における一実施形態である実装装置1について説明する。 First, the mounting apparatus 1 which is one embodiment of the mounting apparatus according to the present invention will be described using FIGS. 1 to 5.
実装装置1によって回路基板Cに接続されるチップ部品Dには、そのはんだDaを覆うように熱硬化性樹脂からなる非導電性フィルム(以下、単に「NCF」と記す)が接着剤として貼り付けられているものとする。NCFは、その温度に応じて粘度が変動する特性を有し、その特性から定まる基準温度Ts未満の温度域においては硬化することなく、可逆的に温度上昇に伴って粘度が低くなる性質を示す。一方、NCFは、基準温度Ts以上の温度域においては硬化し、不可逆的に温度上昇に伴って粘度が高くなる性質を示す。なお、本実施形態において、NCFは、予めチップ部品DのはんだDa(図6参照)を覆うように貼り付けられているものとするがこれに限定されるものではなく、回路基板C側に貼り付けられていてもよい。回路基板Cは、紙フェノール基板、紙エポキシ基板、ガラスエポキシ基板、セラミックス基板等に加え、シリコン基板でもよい。 A nonconductive film (hereinafter, simply referred to as "NCF") made of a thermosetting resin is attached as an adhesive to the chip component D connected to the circuit board C by the mounting apparatus 1 so as to cover the solder Da. Shall be NCF has the property that the viscosity fluctuates according to the temperature, and in the temperature range below the reference temperature Ts determined from the property, NCF does not cure, and exhibits the property that the viscosity decreases reversibly as the temperature rises . On the other hand, NCF hardens in the temperature range above the reference temperature Ts, and exhibits the property that the viscosity becomes irreversibly high as the temperature rises. In the present embodiment, the NCF is attached in advance so as to cover the solder Da (see FIG. 6) of the chip component D. However, the present invention is not limited to this. It may be attached. The circuit substrate C may be a silicon substrate in addition to a paper phenol substrate, a paper epoxy substrate, a glass epoxy substrate, a ceramic substrate, and the like.
図1に示すように、実装装置1は、回路基板Cにチップ部品Dを実装するものである。実装装置1は、仮圧着装置2、本圧着装置12、搬送装置23(図5参照)および制御装置24(図5参照)を具備している。以下の説明では仮圧着装置2から本圧着装置12へ回路基板Cを搬送する方向をX軸方向、これに直交するY軸方向、仮圧着用ヘッド7および本圧着用ヘッド19の回路基板Cに垂直な移動方向をZ軸方向、Z軸を中心として回転する方向をθ方向として説明する。なお、本実施形態においては、実装装置1の一実施形態として仮圧着装置2と本圧着装置12とがそれぞれ構成されているが、これに限定されるものではない。
As shown in FIG. 1, the mounting apparatus 1 mounts a chip component D on a circuit board C. The mounting device 1 includes a temporary
仮圧着装置2は、接着剤であるNCFによって回路基板Cにチップ部品Dを仮固定するものである。仮圧着装置2は、仮圧着用基台3、仮圧着用ステージ4、仮圧着用支持フレーム5、仮圧着用ユニット6、仮圧着用ヘッド7、仮圧着用ヒーター8(図2参照)、仮圧着用アタッチメント9および距離測定手段である変位センサ10、仮圧着用画像認識装置11(図5参照)を具備している。
The temporary
仮圧着用基台3は、仮圧着装置2を構成する主な構造体である。仮圧着用基台3は、十分な剛性を有するようにパイプ材等を組み合わせて構成されている。仮圧着用基台3は、仮圧着用ステージ4と仮圧着用支持フレーム5とを支持している。
The temporary pressure-bonding base 3 is a main structure that constitutes the temporary pressure-
仮圧着用ステージ4は、回路基板Cを保持しつつ、任意の位置に移動させるものである。仮圧着用ステージ4は、駆動ユニット4aに回路基板Cを吸着保持できる吸着テーブル4bが取り付けられて構成されている。仮圧着用ステージ4は、仮圧着用基台3に取り付けられ、駆動ユニット4aによって吸着テーブル4bをX軸方向、Y軸方向およびθ方向に移動できるように構成されている。すなわち、仮圧着用ステージ4は、仮圧着用基台3上において吸着テーブル4bに吸着された回路基板CをX軸方向、Y軸方向、θ方向に移動できるように構成されている。また、吸着テーブル4bは、仮圧着時に回路基板Cやチップ部品Dとの温度差を小さくして熱の伝導を抑制するために所定温度に加熱されている。なお、本実施形態において仮圧着用ステージ4は、吸着により回路基板Cを保持しているがこれに限定されるものではない。
The temporary
仮圧着用支持フレーム5は、仮圧着用ユニット6を支持するものである。仮圧着用支持フレーム5は、板状に形成され、仮圧着用基台3の仮圧着用ステージ4の近傍からZ軸方向にむかって延びるように構成されている。
The temporary press-
加圧ユニットである仮圧着用ユニット6は、仮圧着用ヘッド7を移動させるものである。仮圧着用ユニット6は、図示しないサーボモータとボールねじとから構成される。仮圧着用ユニット6は、サーボモータによってボールねじを回転させることによりボールねじの軸方向の駆動力を発生するように構成されている。仮圧着用ユニット6は、仮圧着用ヘッド7の移動方向が回路基板Cに対して垂直なZ軸方向になるように仮圧着用支持フレーム5に取り付けられている。つまり、仮圧着用ユニット6は、Z軸方向の駆動力(加圧力)を発生するように構成されている。仮圧着用ユニット6は、サーボモータの出力を制御することによりZ軸方向の加圧力である仮圧着荷重Ftを任意に設定できるように構成されている。なお、本実施形態において、仮圧着用ユニット6は、サーボモータとボールねじとの構成としたがこれに限定されるものではなく、空圧アクチュエータや油圧アクチュエータから構成してもよい。
The temporary
仮圧着用ヘッド7は、仮圧着用ユニット6の駆動力をチップ部品Dに伝達するものである。仮圧着用ヘッド7は、仮圧着用ユニット6を構成している図示しないボールねじナットに取り付けられている。また、仮圧着用ユニット6は、仮圧着用ステージ4と対向するように配置されている。つまり、仮圧着用ヘッド7は、仮圧着用ユニット6によってZ軸方向に移動されることで仮圧着用ステージ4に近接できるように構成されている。図2に示すように、仮圧着用ヘッド7には、仮圧着用ヒーター8、仮圧着用アタッチメント9および変位センサ10が設けられている。
The temporary pressure bonding head 7 transmits the driving force of the temporary
図2(a)に示すように、仮圧着用ヒーター8は、チップ部品Dを加熱するためのものである。仮圧着用ヒーター8は、カートリッジヒータから構成され、仮圧着用ヘッド7に形成された孔等に組み込まれている。本実施形態において、仮圧着用ヒーター8は、カートリッジヒータから構成されているがこれに限定されるものではなく、ラバーヒーター等、チップ部品Dを加熱することができるものであればよい。また、仮圧着用ヒーター8は、仮圧着用ヘッド7に組み込まれているがこれに限定されるものではない。
As shown in FIG. 2A, the temporary
仮圧着用アタッチメント9は、チップ部品Dを保持するものである。仮圧着用アタッチメント9は、仮圧着用ヘッド7に仮圧着用ステージ4と対向するように設けられている。仮圧着用アタッチメント9は、チップ部品Dを位置決めしながら吸着保持できるように構成されている。また、仮圧着用アタッチメント9は、仮圧着用ヒーター8によって加熱されるように構成されている。つまり、仮圧着用アタッチメント9は、チップ部品Dを位置決め保持するとともに、仮圧着用ヒーター8からの伝熱によってチップ部品Dに貼り付けられているNCFを加熱できるように構成されている。
The temporary
変位センサ10は、任意の基準位置からの仮圧着用ヘッド7のZ軸方向の距離を測定するものである。変位センサ10は、各種レーザー光を利用した変位センサ10から構成される。変位センサ10は仮圧着完了時の仮圧着用ヘッド7のZ軸方向の任意の基準位置からの距離L(図6(a)参照)を測定できるように構成されている。なお、本実施形態において、変位センサ10はレーザー光を利用したものから構成されているがこれに限定されるものではなく、超音波を利用したものや、リニアスケール、サーボモータのエンコーダから算出するものから構成されていてもよい。
The
図5に示すように、仮圧着用画像認識装置11は、画像によってチップ部品Dと回路基板Cとの位置情報を取得するものである。仮圧着用画像認識装置11は、仮圧着用ステージ4に吸着保持されている回路基板Cの位置合わせマークと仮圧着用アタッチメント9に保持されているチップ部品Dの位置合わせマークとを画像認識して、回路基板Cとチップ部品Dとの位置情報を取得するように構成されている。
As shown in FIG. 5, the temporary press-fit
図1に示すように、本圧着装置12は、チップ部品DのはんだDaの溶着によってチップ部品Dを回路基板Cに固定するものである。本圧着装置12は、本圧着用基台13、本圧着用ステージ14、断熱部材15、冷却装置16、本圧着用支持フレーム17、本圧着用ユニット18、本圧着用ヘッド19、本圧着用ヒーター20、本圧着用アタッチメント21および本圧着用画像認識装置22(図5参照)を具備している。
As shown in FIG. 1, the present
本圧着用基台13は、本圧着装置12を構成する主な構造体である。本圧着用基台13は、十分な剛性を有するようにパイプ材等を組み合わせて構成されている。本圧着用基台13は、本圧着用ステージ14と本圧着用支持フレーム17とを支持している。
The full
本圧着用ステージ14は、回路基板Cを保持しつつ、任意の位置に移動させるものである。本圧着用ステージ14は、断熱部材15を介して回路基板Cを吸着保持できる吸着テーブル14bが駆動ユニット14aに取り付けられて構成されている。本圧着用ステージ14は、本圧着用基台13に取り付けられ、駆動ユニット14aによって吸着テーブル14bをX軸方向、Y軸方向およびθ方向に移動できるように構成されている。すなわち、本圧着用ステージ14は、本圧着用基台13上において断熱部材15を介して吸着テーブル14bに吸着された回路基板CをX軸方向、Y軸方向、θ方向に移動できるように構成されている。
The full
図3(a)に示すように、吸着テーブル14bには、複数の吸引通路14cが形成されている。吸引通路14cには、図示しない吸引装置が接続されている。また、吸引通路14cは、吸着テーブル14bに設けられている断熱部材15に重複する吸着テーブル14bの上面において外部に連通されている。また、吸着テーブル14bは、本圧着時に回路基板Cやチップ部品Dとの温度差を小さくして熱の伝導を抑制するために所定温度に加熱されている。なお、本実施形態において本圧着用ステージ14は、吸着により回路基板Cを保持しているがこれに限定されるものではない。
As shown in FIG. 3A, a plurality of
断熱部材15は、回路基板Cと吸着テーブル14bとの間の熱の伝導を抑制するものである。断熱部材15は、熱伝導率が所定値以下(例えば、1W/mK以下)の材料であり、本圧着用ヘッド19の加圧力を受けることができる耐荷重を有する材料から構成されている。断熱部材15は、吸着テーブル14bに図示しない位置決めピン等によって所定位置に着脱可能な状態で設けられている。
The
図3に示すように、断熱部材15は、多孔質構造を有し、非晶質シリカ粒子やアルミナ等の金属酸化物から構成されている。断熱部材15は、吸着テーブル14bの吸引通路14cに重複するように吸着テーブル14bに配置されている。従って、断熱部材15は、吸着テーブル14bの吸引通路14cに発生した吸引力が多孔質構造の断熱部材15を通じて断熱部材15と回路基板Cとの接触面に発生する(図3(a)の矢印参照)。なお、本実施形態において、断熱部材15は、多孔質構造を有するものとしたがこれに限定されるものではなく、断熱部材15において吸引通路14cと重複する位置に吸引孔を形成して回路基板Cを吸引する構成でもよい。
As shown in FIG. 3, the
図3と図4(a)とに示すように、断熱部材15は、吸着テーブル14bの所定位置に配置された回路基板Cに接続されるチップ部品Dと重複する吸着テーブル14bの部分にそれぞれ設けられている。つまり、複数の断熱部材15が吸着テーブル14bに設けられている。さらに、断熱部材15は、回路基板Cのうち対応するチップ部品Dが接続される部分と重複する部分と略同一の形状にそれぞれ形成されている。すなわち、断熱部材15は、その大部分が回路基板Cのうち対応するチップ部品Dが接続される部分にのみ接触する形状に形成されている。従って、複数の断熱部材15は、回路基板Cのうち対応するチップ部品Dが接続される部分と重複する部分に接触した状態で回路基板Cを吸着テーブル14bに接触させることなく支持する。すなわち、複数の断熱部材15は、回路基板Cに接続されるチップ部品Dの位置に応じて、間隔をあけて吸着テーブル14bに設けられる。従って、複数の断熱部材15は、回路基板Cのうちチップ部品Dが接続されない部分と吸着テーブル14bとの間に空間を構成するように設けられる。
As shown in FIG. 3 and FIG. 4A, the
図3(b)に示すように、断熱部材15は、回路基板Cとの接触面に凹凸が形成されている。断熱部材15の凹凸を構成する凸面15a(図における薄墨部分)は、対応するチップ部品Dと重複する部分における凸面15aの総面積で本圧着用ヘッド19の加圧力を受けることができる大きさ、かつその総面積ができるだけ小さくなるように形成される。従って、断熱部材15は、回路基板Cから断熱部材15への熱伝導路が小さくなる。なお、本実施形態において、断熱部材15の凸面15aは、回路基板Cとの接触面に形成されているものとしたがこれに限定されるものではなく、回路基板Cとの接触面と、吸着テーブル14bとの接触面とのうち少なくともいずれか一方に形成されていればよい。
As shown in FIG. 3 (b), the
図5に示すように、冷却装置16は、隣接するチップ部品Dの未硬化NCFが硬化しないように断熱部材15と回路基板Cとを冷却するものである。冷却装置16は、本実施形態において空気噴射装置から構成される。図4(b)に示すように、冷却装置16は、複数の断熱部材15と回路基板Cのうちチップ部品Dが接続されない部分と吸着テーブル14bとから構成されている空間内に空気を供給するように構成されている。具体的には、冷却装置16は、吸着テーブル14bに形成された冷却通路14dを通じて図示しない送風装置から空気を供給する。すなわち、冷却装置16は、複数の断熱部材15と回路基板Cのうちチップ部品Dが接続されない部分と吸着テーブル14bとに空気を吹き付けるように構成されている(図4(b)における白塗矢印参照)。従って、冷却装置16は、複数の断熱部材15と回路基板Cと吸着テーブル14bとから構成される空間に放熱される熱量を増大させる。
As shown in FIG. 5, the
図1に示すように、本圧着用支持フレーム17は、本圧着用ユニット18を支持するものである。本圧着用支持フレーム17は、略板状に形成され、本圧着用基台13の本圧着用ステージ14の近傍からZ軸方向にむかって延びるように構成されている。
As shown in FIG. 1, the full crimping support frame 17 supports the full crimping
加圧ユニットである本圧着用ユニット18は、本圧着用ヘッド19を移動させるものである。本圧着用ユニット18は、図示しないサーボモータとボールねじとから構成される。本圧着用ユニット18は、サーボモータによってボールねじを回転させることによりボールねじの軸方向の駆動力を発生するように構成されている。本圧着用ユニット18は、本圧着用ヘッド19の移動方向が回路基板Cに対して垂直なZ軸方向になるように本圧着用支持フレーム17に取り付けられている。つまり、本圧着用ユニット18は、Z軸方向の駆動力(加圧力)を発生できるように構成されている。本圧着用ユニット18は、サーボモータの出力を制御することによりZ軸方向の加圧力である本圧着荷重Fpを任意に設定できるように構成されている。なお、本実施形態において、本圧着用ユニット18は、サーボモータとボールねじとの構成としたがこれに限定されるものではなく、空圧アクチュエータや油圧アクチュエータから構成してもよい。
The
本圧着用ヘッド19は、本圧着用ユニット18の駆動力をチップ部品Dに伝達するものである。本圧着用ヘッド19は、本圧着用ユニット18を構成している図示しないボールねじナットに取り付けられている。また、本圧着用ヘッド19は、本圧着用ステージ14と対向するように配置されている。つまり、本圧着用ヘッド19は、本圧着用ユニット18によってZ軸方向に移動されることで本圧着用ステージ14に近接できるように構成されている。本圧着用ヘッド19には、本圧着用ヒーター20および複数の本圧着用アタッチメント21が設けられている。
The main
図2(b)に示すように、本圧着用ヒーター20は、チップ部品Dを加熱するためのものである。本圧着用ヒーター20は、カートリッジヒータから構成され、本圧着用ヘッド19に形成された孔等に組み込まれている。本実施形態において、本圧着用ヒーター20は、カートリッジヒータから構成されているがこれに限定されるものではなく、ラバーヒーター等、チップ部品Dを加熱することができるものであればよい。
As shown in FIG. 2 (b), the full
本圧着用アタッチメント21は、チップ部品Dを加圧するものである。本圧着用アタッチメント21は、本圧着用ヘッド19に本圧着用ステージ14と対向するように複数設けられている。この際、本圧着用アタッチメント21は、仮圧着されたチップ部品DのZ軸方向のばらつきを吸収するための弾性部材であるゴム部材21aを介して本圧着用ヘッド19に取り付けられている。さらに、本圧着用アタッチメント21は、本圧着用ヒーター20によって加熱されるように構成されている。つまり、本圧着用アタッチメント21は、複数のチップ部品DのZ軸方向のばらつきをゴム部材21aで吸収するとともに、複数のチップ部品Dを同時に本圧着用ヒーター20からの伝熱によって加熱できるように構成されている。
The final crimping
図5に示すように、本圧着用画像認識装置22は、画像によってチップ部品Dと回路基板Cとの位置情報を取得するものである。本圧着用画像認識装置22は、回路基板Cの位置合わせマークと本圧着用ステージ14に吸着保持されている回路基板Cに仮固定されたチップ部品Dの位置合わせマークとを画像認識して、回路基板Cとチップ部品Dとの位置情報を取得するように構成されている。
As shown in FIG. 5, the full-press bonding
搬送装置23は、仮圧着装置2と本圧着装置12との間で回路基板Cの受け渡しを行うものである。搬送装置23は、仮圧着装置2の仮圧着用ステージ4で複数のチップ部品Dが仮圧着された回路基板Cを本圧着装置12の本圧着用ステージ14に搬送できるように構成されている。この際、搬送装置23は、回路基板Cのうちチップ部品Dが接続される部分と重複する部分に本圧着用ステージ14の吸着テーブル14bに設けられている断熱部材15がそれぞれ接触するように配置する(図4(a)参照)。
The
制御装置24は、仮圧着装置2、本圧着装置12および搬送装置23等を制御するものである。制御装置24は、実体的には、CPU、ROM、RAM、HDD等がバスで接続される構成であってもよく、あるいはワンチップのLSI等からなる構成であってもよい。制御装置24は、仮圧着装置2、本圧着装置12および搬送装置23等を制御するために種々のプログラムやデータが格納されている。
The
制御装置24は、仮圧着用ステージ4と本圧着用ステージ14とに接続され、仮圧着用ステージ4と本圧着用ステージ14とのX軸方向、Y軸方向、θ方向の移動量をそれぞれ制御することができる。
The
制御装置24は、仮圧着用ヒーター8と本圧着用ヒーター20とに接続され、仮圧着用ヒーター8と本圧着用ヒーター20との温度をそれぞれ制御することができる。特に、制御装置24は、本圧着用ヘッド19の加圧時における平均温度をNCFの硬化温度(後述の基準温度Ts)以上かつはんだDaの融点以上の温度からなる一定範囲内に維持することができる。
The
制御装置24は、仮圧着用ユニット6と本圧着用ユニット18とに接続され、仮圧着用ユニット6と本圧着用ユニット18とのZ軸方向の加圧力をそれぞれ制御することができる。
The
制御装置24は、仮圧着用アタッチメント9に接続され、仮圧着用アタッチメント9の吸着状態を制御することができる。
The
制御装置24は、仮圧着用画像認識装置11と本圧着用画像認識装置22とに接続され、仮圧着用画像認識装置11と本圧着用画像認識装置22とをそれぞれ制御し、チップ部品Dと回路基板Cとの位置情報を取得することができる。
The
制御装置24は、冷却装置16に接続され、冷却装置16を制御することができる。
The
制御装置24は、搬送装置23に接続され、搬送装置23を制御することができる。
The
制御装置24は、変位センサ10に接続され、変位センサ10から仮圧着完了時のZ軸方向の距離を取得することができる。特に、制御装置24は、仮固定時のチップ部品DのZ軸方向ばらつきが所定範囲(後述の基準範囲Ls)外か否か判定することができる。
The
次に、図4から図7を用いて、本発明に係る実装装置1によって回路基板Cにチップ部品Dを接続する実装方法について説明する。本発明に係る実装方法は、仮圧着工程、断熱支持工程および本圧着工程を含む。 Next, a mounting method for connecting the chip component D to the circuit board C by the mounting apparatus 1 according to the present invention will be described with reference to FIGS. 4 to 7. The mounting method according to the present invention includes a temporary pressure bonding step, a heat insulating support step and a main pressure bonding step.
図6(a)に示すように、仮圧着工程において、実装装置1は、仮圧着装置2の仮圧着用ステージ4に回路基板Cを所定位置で吸着保持する。そして、実装装置1は、チップ部品Dを仮圧着用ユニット6によって仮圧着温度Tt(図7参照)に加熱する。仮圧着温度Ttは、基準温度Tsよりも低く設定されている。すなわち、実装装置1は、NCFが硬化しない温度域においてNCFが所定の粘度になるように仮圧着用ヒーター8の温度を制御している。さらに、実装装置1は、仮圧着荷重Ftで回路基板Cに加圧して回路基板Cに仮固定する。チップ部品Dは、仮圧着用ヒーター8によって加熱されることでチップ部品DのはんだDaとの間に挟まれたNCFが所定の粘度になり、仮圧着用ユニット6によって回路基板Cに向かって加圧されることでNCFが回路基板Cに密着する。このようにして、実装装置1は、回路基板Cに複数のチップ部品Dを仮固定する。
As shown in FIG. 6A, in the temporary pressure bonding step, the mounting device 1 sucks and holds the circuit board C on the temporary
次に、図4(a)と図5に示すように、断熱支持工程において、実装装置1は、搬送装置23によって回路基板Cを仮圧着装置2の仮圧着用ステージ4から本圧着装置12の本圧着用ステージ14に搬送する。実装装置1は、回路基板Cを本圧着用ステージ14の吸着テーブル14bに設けられている断熱部材15が支持するように配置する。次に、実装装置1は、本圧着用ステージ14の吸着テーブル14bに断熱部材15を介して回路基板Cを吸着保持する。そして、図4(b)に示すように、実装装置1は、冷却装置16によって回路基板Cと吸着テーブル14bとの間の空間に空気を供給する。
Next, as shown in FIG. 4A and FIG. 5, in the heat insulation supporting step, the mounting device 1 starts the circuit board C from the temporary
次に、図6(b)に示すように、本圧着工程において、実装装置1は、複数のチップ部品Dを同時に本圧着用ユニット18によって本圧着温度Tp(図7参照)に加熱する。本圧着温度Tpは、基準温度Ts以上かつはんだDaの融点以上の一定範囲内に設定されている。すなわち、実装装置1は、NCFが硬化する温度域であってNCFが所定の本圧粘度(硬度)になるとともに、はんだDaが溶融するように本圧着用ヒーター20の温度を制御している。さらに、実装装置1は、本圧着荷重Fpで加圧して回路基板Cに固定する。この際、実装装置1は、回路基板Cに仮固定された複数のチップ部品DのZ軸方向の位置のばらつきを本圧着アタッチメントのゴム部材21aで吸収する。チップ部品DのNCFは、基準温度Ts以上に加熱されているため硬化が始まる。実装装置1は、チップ部品DのNCFが完全に硬化するまでに回路基板CのパッドCaとチップ部品DのはんだDaとを接触させて回路基板Cとチップ部品Dとを接続させる。
Next, as shown in FIG. 6B, in the main pressure bonding step, the mounting apparatus 1 simultaneously heats the plurality of chip parts D to the main pressure bonding temperature Tp (see FIG. 7) by the main
以下では、図8から図12を用いて、本発明に係る実装装置1の制御態様について具体的に説明する。なお、以下の制御態様において、仮圧着用ヒーター8は、チップ部品Dを仮圧着温度Ttに加熱するために必要な温度に予め維持され、本圧着用ヒーター20は、チップ部品Dを本圧着温度Tpに加熱するために必要な温度に予め維持されているものとする。
Below, the control aspect of the mounting apparatus 1 which concerns on this invention is concretely demonstrated using FIGS. 8-12. In the following control mode, the temporary
図8に示すように、ステップS100において、制御装置24は、仮圧着工程制御Aを開始し、ステップをステップ110に移行させる(図9参照)。そして、仮圧着工程制御Aが終了するとステップをステップS200に移行させる。
As shown in FIG. 8, in step S100, the
ステップS200において、制御装置24は、取得した同時に本圧着されるn個のチップ部品Dを回路基板Cに仮固定した際の距離L(1)から距離L(n)のうち、最大である距離Lmaxと最小であるLminとの差(仮固定時のチップ部品DのZ軸方向ばらつき)が基準範囲Ls以下か否か判断する。
その結果、仮固定されたn個のチップ部品DのZ軸方向ばらつきが基準範囲Ls以下であると判定した場合、制御装置24はステップをステップS300に移行させる。
一方、仮固定されたn個のチップ部品DのZ軸方向ばらつきが基準範囲Ls以下でないと判定した場合、すなわち、仮固定不良と判定した場合、制御装置24はステップを終了する。
In step S200, the
As a result, when it is determined that the variation in the Z-axis direction of the n chip components D temporarily fixed is equal to or less than the reference range Ls, the
On the other hand, when it is determined that the variation in the Z-axis direction of the n chip components D temporarily fixed is not smaller than the reference range Ls, that is, when it is determined that the temporary fixing failure is present, the
ステップS300において、制御装置24は、断熱支持工程制御Bを開始し、ステップをステップ310に移行させる(図10参照)。そして、断熱支持工程制御Bが終了するとステップをステップS400に移行させる。
In step S300, the
ステップS400において、制御装置24は、本圧着工程制御Cを開始し、ステップをステップS410に移行させる(図11参照)。そして、本圧着工程制御Cが終了するとステップを終了する。
In step S400, the
図9に示すように、ステップS110において、制御装置24は、搬送装置23によって図示しない上流工程から搬送された回路基板Cを仮圧着用ステージ4の吸着テーブル4bによって吸着保持し、ステップをステップS120に移行させる。
As shown in FIG. 9, in step S110, the
ステップS120において、制御装置24は、チップ部品Dを仮圧着用ヘッド7の仮圧着用アタッチメント9によって吸着保持し、ステップをステップS130に移行させる。
In step S120, the
ステップS130において、制御装置24は、仮圧着用画像認識装置11によって仮圧着用ヘッド7の仮圧着用アタッチメント9に吸着保持されているチップ部品Dの位置合わせマークと仮圧着用ステージ4に吸着保持されている回路基板Cの位置合わせマークとの画像情報を取得し、ステップをステップS140に移行させる。
In step S130, the
ステップS140において、制御装置24は、取得した回路基板Cとチップ部品Dとの画像情報に基づいて、回路基板Cとチップ部品Dとの位置合わせのための仮圧着用ステージ4のX軸方向、Y軸方向、θ方向の座標位置を算出するとともに、仮圧着用ステージ4の吸着テーブル4bを駆動ユニット4aによって移動させ、ステップをステップS150に移行させる。
In step S140, based on the acquired image information of the circuit board C and the chip part D, the
ステップS150において、制御装置24は、仮圧着用アタッチメント9に吸着保持させているチップ部品Dを仮圧着用ステージ4に吸着保持されている回路基板Cに仮圧着用ユニット6によって仮圧着荷重Ftで所定時間加圧して仮固定し、ステップをステップS160に移行させる。
In step S150, the
ステップS160において、制御装置24は、変位センサ10によって回路基板Cに仮固定されたチップ部品D(仮圧着用ヘッド7)のZ軸方向の距離L(n)を取得し、ステップをステップS170に移行させる。
In step S160, the
ステップS170において、制御装置24は、仮圧着用ユニット6によるチップ部品Dの回路基板Cへの仮固定が全て終了したか否か判断する。
その結果、仮圧着用ユニット6によるチップ部品Dの回路基板Cへの仮固定が全て終了したと判定した場合、制御装置24は仮圧着工程制御Aを終了してステップをステップS200に移行させる(図8参照)。
一方、仮圧着用ユニット6によるチップ部品Dの回路基板Cへの仮固定が全て終了していないと判定した場合、制御装置24はステップをステップS120に移行させる。
In step S170, the
As a result, when it is determined that all temporary fixing of the chip component D to the circuit board C by the temporary
On the other hand, when it is determined that the temporary fixing of the chip component D to the circuit board C by the temporary
図10に示すように、ステップS310において、制御装置24は、搬送装置23によって仮圧着用ステージ4から搬送された回路基板Cを本圧着用ステージ14の吸着テーブル14bに設けられている断熱部材15に搬送し、ステップをステップS320に移行させる。
As shown in FIG. 10, in step S310, the
ステップS320において、制御装置24は、搬送装置23によって仮圧着用ステージ4から搬送された回路基板Cを本圧着用ステージ14の吸着テーブル14bによって断熱部材15を介して吸着保持する。すなわち、制御装置24は、回路基板Cのうちチップ部品Dと重複する部分を断熱部材15で支持しながら吸着テーブル14bによって吸着保持し、ステップをステップS330に移行させる。
In step S320, the
ステップS330において、制御装置24は、搬送装置23によって仮圧着用ステージ4から搬送された回路基板Cと断熱部材15と吸着テーブル14bとによって構成されている空間に冷却装置16によって空気を供給する。すなわち、制御装置24は、冷却装置16による回路基板Cと断熱部材15と吸着テーブル14bとへの空気の吹き付けを開始し、断熱支持工程制御Bを終了してステップをステップS400に移行させる(図8参照)。
In step S330, the
図11に示すように、ステップS410において、制御装置24は、本圧着用画像認識装置22によって本圧着用ステージ14に吸着保持されている回路基板Cの位置合わせマークの画像情報を取得し、ステップをステップS420に移行させる。
As shown in FIG. 11, in step S410, the
ステップS420において、制御装置24は、回路基板Cの画像情報に基づいて、回路基板Cの位置合わせのための本圧着用ステージ14のX軸方向、Y軸方向、θ方向の座標位置を算出するとともに、本圧着用ステージ14の吸着テーブル14bを駆動ユニット14aによって移動させ、ステップをステップS430に移行させる。
In step S420, the
ステップS430において、制御装置24は、回路基板Cに仮固定されている複数のチップ部品Dを本圧着用ユニット18によって本圧着荷重Fpで所定時間加圧して固定し、ステップをステップS440に移行させる。
In step S430, the
ステップS440において、制御装置24は、本圧着用ユニット18によるチップ部品Dの回路基板Cへの固定が全て終了したか否か判断する。
その結果、本圧着用ユニット18によるチップ部品Dの回路基板Cへの固定が全て終了したと判定した場合、制御装置24は本圧着工程制御Cを終了してステップを終了する。
一方、本圧着用ユニット18によるチップ部品Dの回路基板Cへの固定が全て終了していないと判定した場合、制御装置24はステップをステップS410に移行させる。
In step S440, the
As a result, when it is determined that the fixing of all the chip components D to the circuit board C by the main crimping
On the other hand, when it is determined that the fixing of the chip component D to the circuit board C by the main crimping
このように構成されることで、実装装置1は、断熱支持工程において、回路基板Cのチップ部品Dが仮圧着されている部分の吸着テーブル14b側を断熱部材15で支持しつつ冷却装置16で冷却する。つまり、回路基板Cは、本圧着装置12で加熱および加圧される部分を断熱部材15の凸面15aのみで支持され、かつ空気の吹き付けにより冷却されている(図4参照)。これにより、実装装置1は、断熱部材15による断熱効果により回路基板Cから吸着テーブル14bへの熱の伝導が減少するとともに、回路基板Cから断熱部材15への熱伝導路が減少する。さらに、実装装置1は、冷却装置16による空気の吹き付けにより回路基板Cや断熱部材15から空間に放熱される熱量が増大する。回路基板Cが熱伝導率の高いシリコン基板である場合、冷却装置16による冷却は、特に有効に作用する。従って、図12に示すように、実装装置1は、本圧着工程において、チップ部品Dを本圧着温度Tpで加熱しても外部への熱の伝導を抑制することができる(黒塗矢印参照)。つまり、実装装置1は、本圧着工程において、隣接するチップ部品Dへの熱の伝導による接続不良を低減することができる。
With such a configuration, the mounting apparatus 1 is supported by the
次に、図13を用いて、本発明に係る実装装置1を用いて多段に積層して実装(以下、単に「積層実装」と記す)を行う実施形態について説明する。なお、以下の実施形態において、既に説明した実施形態と同様の点に関してはその具体的説明を省略し、相違する部分を中心に説明する。 Next, with reference to FIG. 13, an embodiment will be described in which mounting is performed in multiple stages using the mounting apparatus 1 according to the present invention and mounting (hereinafter, simply referred to as “stacked mounting”) is performed. In the following embodiments, the same points as in the above-described embodiments will not be described in detail, and different parts will be mainly described.
図13(a)に示すように、積層実装とは、回路基板C上にチップ部品Dを複数重ねて実装することを言う。積層実装に用いられるチップ部品Dは、貫通電極Dbが形成され、貫通電極の一方または両方の端部にはんだDaが設けられている。さらに、チップ部品DのはんだDaを覆うようにNCFが貼り付けられている。 As shown in FIG. 13A, the term “multilayer mounting” means mounting a plurality of chip components D on a circuit board C in a stacked manner. In the chip component D used for layered mounting, the through electrode Db is formed, and the solder Da is provided at one or both ends of the through electrode. Further, an NCF is attached to cover the solder Da of the chip part D.
実装装置1は、仮圧着工程において、位置決めされた回路基板C上に第1チップ部品D1を仮固定する。さらに、実装装置1は、第1チップ部品D1上に第2チップ部品D2を積層させ仮固定し、第2チップ部品D2上に第3チップ部品D3を積層させて仮固定する。このようにして、実装装置1は、仮圧着工程において、複数のチップ部品D(n)を回路基板C上に積層して仮固定する。 The mounting apparatus 1 temporarily fixes the first chip component D1 on the circuit board C positioned in the temporary pressure bonding step. Furthermore, the mounting apparatus 1 stacks and temporarily fixes the second chip component D2 on the first chip component D1, and stacks and temporarily fixes the third chip component D3 on the second chip component D2. In this manner, the mounting apparatus 1 stacks and temporarily fixes the plurality of chip components D (n) on the circuit board C in the temporary pressure bonding step.
実装装置1は、仮圧着用画像認識装置11によって回路基板C上に仮固定された第(n−1)チップ部品D(n−1)の位置合わせマークと仮圧着用アタッチメント9に吸着保持されている第nチップ部品D(n)の位置合わせマークとの画像情報を取得するとともに第(n−1)チップ部品D(n−1)のはんだDaまたは貫通電極Dbと第nチップ部品D(n)のはんだDaまたは貫通電極Dbとが重複するように回路基板C(第(n−1)チップ部品D(n−1))のX軸方向、Y軸方向、θ方向の位置合わせを行う。そして、実装装置1は、第nチップ部品D(n)を仮圧着用ユニット6によって仮圧着荷重Ftで加圧する。このようにして、実装装置1は、仮圧着装置2において、回路基板C上に第1チップ部品D1から第nチップ部品D(n)を積層させて仮固定する。
The mounting device 1 is attracted and held by the (n−1) th chip component D (n−1) alignment mark temporarily fixed on the circuit board C by the temporary pressure-bonding
次に、図13(b)に示すように、実装装置1は、本圧着工程において、位置決めされた回路基板C上に積層して仮固定された第1チップ部品D1から第nチップ部品D(n)を固定する。 Next, as shown in FIG. 13B, the mounting apparatus 1 performs the first chip component D1 to the n-th chip component D1 stacked and temporarily fixed on the circuit board C positioned in the main pressure bonding step. Fix n).
実装装置1は、本圧着用画像認識装置22によって回路基板Cの位置合わせマークの画像情報を取得するとともに本圧着用ヘッド19の本圧着用アタッチメント21と積層された第1チップ部品D1から第nチップ部品D(n)とが重複するように回路基板CのX軸方向、Y軸方向、θ方向の位置合わせを行う。そして、実装装置1は、積層された第1チップ部品D1から第nチップ部品D(n)を同時に本圧着用ユニット18によって本圧着荷重Fpで加圧する。このようにして、実装装置1は、本圧着装置12において、回路基板C上に積層して仮固定されている第1チップ部品D1から第nチップ部品D(n)を同時に固定して積層実装する。なお、本実施形態において、チップ部品Dを3層積層したものを示しているがこれに限定されるものではなく4層以上積層してもよい。
The mounting apparatus 1 acquires the image information of the alignment mark of the circuit board C by the full-press-fit
回路基板Cに積層実装されたチップ部品Dは、チップ部品D自身からの放熱量が増大することから本圧着用ヘッド19側と吸着テーブル14b側(回路基板C側)との温度差が大きくなる傾向がある。しかし、実装装置1は、回路基板Cを断熱部材15で支持し、加熱されたチップ部品Dから吸着テーブル14bへの熱の伝導を抑制しているので本圧着用ヘッド19側と回路基板C側との温度差を小さくすることができる。
The chip component D stacked and mounted on the circuit board C increases the amount of heat radiated from the chip component D itself, so the temperature difference between the main
なお、本実施形態においては、仮圧着装置2における仮圧着用ヒーター8の仮圧着温度Ttは一定値となるよう制御されているが、チップ部品Dの加圧前に仮圧着用ヒーター8の温度を上昇させてNCFの粘度を変化させる構成としてもよい。また、本圧着装置12には位置情報取得用の本圧着用画像認識装置22を有しているが、回路基板C上のチップサイズよりも大きな本圧着用アタッチメント21を用いることにより本圧着用画像認識装置22を用いた位置合わせの必要がない構成とすることもできる。本実施形態では本圧着用ステージ14による移動機構を有しているが、これに限定されない。
In the present embodiment, the temporary pressure bonding temperature Tt of the temporary
1 実装装置
2 仮圧着装置
7 仮圧着用ヘッド
14 本圧着用ステージ
15 断熱部材
C 回路基板
D チップ部品
Reference Signs List 1 mounting
Claims (6)
ステージに配置されている回路基板におけるチップ部品と重複する部分に、前記チップ部品毎の加圧力を受ける凸面を有するとともに前記複数のチップ部品と重複しない部分であって隣り合う前記チップ部品の間に空間が構成され、前記凸面で前記回路基板を支持する断熱部材が前記ステージに設けられ、
前記空間内を冷却する冷却手段が設けられる実装装置。 A mounting apparatus for simultaneously heating and pressurizing a plurality of chip components temporarily crimped to a plurality of locations of a circuit board disposed at a predetermined position of a stage, and connecting them,
The portions overlapping with the chip components in a circuit board disposed on the stage, of the chip component adjacent a portion which does not overlap with the plurality of chip parts and has a said chip convex surface Ru undergoing pressure of each component space is formed between the heat insulating member for supporting the circuit board with the convex surface is provided on said stage,
A mounting device provided with cooling means for cooling the inside of the space.
回路基板とチップ部品との間に配置された接着剤が所定の仮圧着温度になるように加熱するとともに、チップ部品を所定の仮圧着荷重で回路基板に向かって加圧し、回路基板の複数箇所にチップ部品を仮圧着する仮圧着工程と、
前記回路基板のうち前記チップ部品が仮圧着された部分を前記チップ部品毎の加圧力を受ける凸面を有する断熱部材で支持する断熱支持工程と、
接着剤とチップ部品とを所定の本圧着温度以上に加熱するとともに、前記複数のチップ部品を所定の本圧着荷重で回路基板に向かって同時に加圧する本圧着工程と、
を含むチップ部品の実装方法。 A mounting method in which chip components are heated and pressurized to be connected to a plurality of locations of a circuit board disposed at a predetermined position of a stage,
The adhesive disposed between the circuit board and the chip component is heated so that the predetermined temporary pressure bonding temperature is achieved, and the chip component is pressurized toward the circuit board with a predetermined temporary pressure bonding load, and a plurality of portions of the circuit board Temporary pressing process for temporarily pressing chip parts to
A heat-insulating supporting step of supporting a heat insulating member having a convex surface on which the chip components Ru subjected to pressure of each of the temporary pressure bonding portion the chip components of the circuit board,
A main pressure bonding step of heating the adhesive and the chip component to a predetermined final pressure bonding temperature and simultaneously pressing the plurality of chip components toward the circuit board with a predetermined final pressure bonding load;
How to mount chip components, including
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015041279A JP6518461B2 (en) | 2015-03-03 | 2015-03-03 | Mounting device and mounting method |
PCT/JP2016/055430 WO2016140124A1 (en) | 2015-03-03 | 2016-02-24 | Mounting device and mounting method |
TW105106551A TWI681478B (en) | 2015-03-03 | 2016-03-03 | Installation device and installation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015041279A JP6518461B2 (en) | 2015-03-03 | 2015-03-03 | Mounting device and mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162920A JP2016162920A (en) | 2016-09-05 |
JP6518461B2 true JP6518461B2 (en) | 2019-05-22 |
Family
ID=56845583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015041279A Active JP6518461B2 (en) | 2015-03-03 | 2015-03-03 | Mounting device and mounting method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6518461B2 (en) |
TW (1) | TWI681478B (en) |
WO (1) | WO2016140124A1 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6349538B2 (en) * | 2016-09-30 | 2018-07-04 | 株式会社新川 | Semiconductor device manufacturing method and mounting apparatus |
JP6349540B2 (en) * | 2016-10-06 | 2018-07-04 | 株式会社新川 | Semiconductor chip mounting apparatus and semiconductor device manufacturing method |
JP6789791B2 (en) * | 2016-12-13 | 2020-11-25 | 東レエンジニアリング株式会社 | Semiconductor device manufacturing equipment and manufacturing method |
JP6863767B2 (en) * | 2017-02-20 | 2021-04-21 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
TWI692044B (en) * | 2017-05-29 | 2020-04-21 | 日商新川股份有限公司 | Packaging device and method for manufacturing semiconductor device |
JP7057174B2 (en) * | 2018-03-16 | 2022-04-19 | ヤマハ発動機株式会社 | Position confirmation method, position adjustment method, position confirmation device and position adjustment device |
TWI669794B (en) * | 2018-09-27 | 2019-08-21 | 頎邦科技股份有限公司 | Method and device for compression bonding of chip to substrate |
KR20210121770A (en) * | 2020-03-31 | 2021-10-08 | 스템코 주식회사 | Work stage unit and Reflow apparatus with the work stage unit |
WO2022259327A1 (en) * | 2021-06-07 | 2022-12-15 | 株式会社新川 | Semiconductor component manufacturing method, and composite wafer |
JP2024050043A (en) * | 2022-09-29 | 2024-04-10 | Tdk株式会社 | Substrate processing device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001251099A (en) * | 2000-03-07 | 2001-09-14 | Matsushita Electric Ind Co Ltd | Jig for holding board for electronic component mounting device |
JP3872763B2 (en) * | 2003-02-26 | 2007-01-24 | 東レエンジニアリング株式会社 | Bonding method |
JP2010245195A (en) * | 2009-04-02 | 2010-10-28 | Nec Corp | Apparatus for manufacturing semiconductor device, and method for manufacturing semiconductor device |
CN102842517B (en) * | 2011-09-07 | 2015-10-28 | 日月光半导体制造股份有限公司 | Chip bonding method and device |
JP5853135B2 (en) * | 2012-03-15 | 2016-02-09 | パナソニックIpマネジメント株式会社 | Electrode joining method and circuit member joining line |
JP2014060241A (en) * | 2012-09-18 | 2014-04-03 | Toray Ind Inc | Semiconductor device manufacturing method |
JP5508583B2 (en) * | 2013-06-27 | 2014-06-04 | 東レエンジニアリング株式会社 | Mounting apparatus and mounting method |
-
2015
- 2015-03-03 JP JP2015041279A patent/JP6518461B2/en active Active
-
2016
- 2016-02-24 WO PCT/JP2016/055430 patent/WO2016140124A1/en active Application Filing
- 2016-03-03 TW TW105106551A patent/TWI681478B/en active
Also Published As
Publication number | Publication date |
---|---|
TWI681478B (en) | 2020-01-01 |
TW201705323A (en) | 2017-02-01 |
JP2016162920A (en) | 2016-09-05 |
WO2016140124A1 (en) | 2016-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6518461B2 (en) | Mounting device and mounting method | |
JP6591426B2 (en) | Mounting head and mounting apparatus using the same | |
KR102497661B1 (en) | Mounting device and mounting method | |
JP6490522B2 (en) | Semiconductor mounting equipment | |
KR20170128445A (en) | A method of manufacturing a semiconductor device, a semiconductor mounting device, and a memory device manufactured by the method of manufacturing a semiconductor device | |
WO2015199045A1 (en) | Mounting device and mounting method | |
JP6234277B2 (en) | Crimping head, mounting apparatus and mounting method using the same | |
JP2015084388A (en) | Mounted component housing tool, multi-component mounting device, and multi-component mounting method | |
WO2018030248A1 (en) | Mounting device | |
JP6643198B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
KR102372519B1 (en) | mounting device | |
JP6752722B2 (en) | Mounting device and mounting method | |
JP5542853B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP7453035B2 (en) | Crimping head, mounting device using the same, and mounting method | |
JP7352317B2 (en) | Bonding equipment and bonding head adjustment method | |
JP2016189427A (en) | Mounting method and mounting device | |
WO2024053270A1 (en) | Method for glass-bonding semiconductor chip, method for manufacturing pressure sensor, and bonding device | |
JP5609452B2 (en) | Manufacturing method of composite substrate | |
JP6726012B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
JP2005086145A (en) | Manufacturing methods of thermocompression bonding device and display device | |
JP2016157885A (en) | Semiconductor mounting device, ink jet head device and semiconductor component manufacturing method | |
JP2014225563A (en) | Semiconductor device manufacturing method | |
JP2005302949A (en) | Pressure device and method for manufacturing liquid crystal display device | |
JP2008078462A (en) | Crimping device, crimping method, and manufacturing method for crimped body | |
JP2019110187A (en) | Mounting device and mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6518461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |