JP2019110187A - Mounting device and mounting method - Google Patents

Mounting device and mounting method Download PDF

Info

Publication number
JP2019110187A
JP2019110187A JP2017241675A JP2017241675A JP2019110187A JP 2019110187 A JP2019110187 A JP 2019110187A JP 2017241675 A JP2017241675 A JP 2017241675A JP 2017241675 A JP2017241675 A JP 2017241675A JP 2019110187 A JP2019110187 A JP 2019110187A
Authority
JP
Japan
Prior art keywords
pressure bonding
semiconductor chip
substrate
temporary
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017241675A
Other languages
Japanese (ja)
Other versions
JP7023700B2 (en
Inventor
義人 水谷
Yoshito Mizutani
義人 水谷
昇 朝日
Noboru Asahi
昇 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2017241675A priority Critical patent/JP7023700B2/en
Publication of JP2019110187A publication Critical patent/JP2019110187A/en
Application granted granted Critical
Publication of JP7023700B2 publication Critical patent/JP7023700B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

To provide a mounting device and a mounting method, capable of accurately laminating and mounting a semiconductor chip by suppressing the increase of a tact time required for a whole mounting.SOLUTION: A mounting device comprises: a temporal crimp part temporally crimping a semiconductor chip to which an adhesive agent is previously installed onto a bump surface side; and a main crimp part connecting the semiconductor chip which is temporally crimped in the temporal crimp part with a solder. The mounting device further comprises a post-curing processing part that hardens the adhesive agent of the semiconductor chip main crimped in the main crimp part within a main crimp processing time in the main crimp part.SELECTED DRAWING: Figure 1

Description

本発明は、半導体チップを実装する実装装置及び実装方法に関し、特に、仮本分離プロセスにより半導体チップを熱圧着して実装する実装装置及び実装方法に関するものである。   The present invention relates to a mounting apparatus and mounting method for mounting a semiconductor chip, and more particularly, to a mounting apparatus and mounting method for mounting a semiconductor chip by thermocompression bonding by a temporary book separation process.

電子機器を構成する半導体集積デバイスは、配線パターンが形成された基板上に複数の半導体チップを実装することにより構成されている。半導体チップの実装では、2次元的な集積化から、半導体集積デバイス端末の高容量化、高速化、高密度化に対応するため、3次元的に集積化される3次元実装技術が開発されている。すなわち、複数の半導体チップを高さ方向に積層させることにより積層半導体が形成される。   A semiconductor integrated device constituting an electronic device is configured by mounting a plurality of semiconductor chips on a substrate on which a wiring pattern is formed. In the case of semiconductor chip mounting, three-dimensional integrated three-dimensional mounting technology has been developed to cope with higher capacity, higher speed and higher density of semiconductor integrated device terminals from two-dimensional integration. There is. That is, a stacked semiconductor is formed by stacking a plurality of semiconductor chips in the height direction.

この積層半導体は、例えば仮本分割プロセスにより半導体チップを熱圧着させることにより形成される。まず、図10に示す実装装置100の仮圧着部101により、配線パターンが形成された基板W上に半導体チップ(ボトムチップ104ともいう)を仮圧着させる。この仮圧着部101は、図11に示すように、各ボトムチップ104を吸着保持する仮圧着ヘッド部102と、基板Wを載置する仮圧着ステージ103とを有しており、仮圧着ヘッド部102によりボトムチップ104を基板Wの所定位置に移動させ仮圧着させる。具体的には、ボトムチップ104は、端子120を有するバンプ面105に予めNCF(Non Conductive Film)、NCP(Non Conductive Paste)等の接着剤106(熱硬化性樹脂)が塗布、又は、貼り付けされており、仮圧着ヘッド部102によりパンプ面105が基板Wと対向するように吸着保持しつつ、基板W上の所定位置にボトムチップ104を移動させる。そして、ボトムチップ104を基板W上に載置し、ボトムチップ104を基板W側に加圧しつつ所定時間(仮圧着時間)保持することにより、基板W上にボトムチップ104を仮圧着させる。すなわち、仮圧着ヘッド部102にはヒータ107が設けられており、基板W上にボトムチップ104を仮圧着時間保持することによりバンプ面105の接着剤106が加熱され所定の粘度になることにより、ボトムチップ104が基板W上に仮固定(仮圧着)される。   The laminated semiconductor is formed, for example, by thermocompression bonding of the semiconductor chip by a temporary book division process. First, the semiconductor chip (also referred to as a bottom chip 104) is temporarily pressure-bonded onto the substrate W on which the wiring pattern is formed by the temporary pressure-bonding section 101 of the mounting apparatus 100 shown in FIG. As shown in FIG. 11, the temporary pressure bonding section 101 has a temporary pressure bonding head section 102 for holding the bottom chips 104 by suction and a temporary pressure bonding stage 103 for placing the substrate W, and the temporary pressure bonding head section At 102, the bottom chip 104 is moved to a predetermined position of the substrate W and temporarily crimped. Specifically, in the bottom chip 104, an adhesive 106 (thermosetting resin) such as NCF (Non Conductive Film), NCP (Non Conductive Paste), or the like is applied or affixed to the bump surface 105 having the terminal 120 in advance. The bottom chip 104 is moved to a predetermined position on the substrate W while being held by suction so that the bump surface 105 faces the substrate W by the temporary pressure bonding head portion 102. Then, the bottom chip 104 is placed on the substrate W, and the bottom chip 104 is temporarily pressure-bonded onto the substrate W by holding the bottom chip 104 against the substrate W side for a predetermined time (temporary pressure bonding time). That is, the temporary press-fit head unit 102 is provided with a heater 107, and the adhesive 106 on the bump surface 105 is heated to be a predetermined viscosity by holding the bottom chip 104 on the substrate W for a temporary press-fit time. The bottom chip 104 is temporarily fixed (temporarily crimped) on the substrate W.

次に、仮圧着されたボトムチップ104を基板W上に本圧着する。実装装置100の本圧着部110は、図10、図12に示すように、基板Wを載置する本圧着ステージ111と、ボトムチップ104を加熱加圧させる本圧着ヘッド部112とを有しており、基板W上に仮圧着された複数のボトムチップ104が本圧着ヘッド部112により同時に加熱、加圧されることによりボトムチップ104が本圧着されるようになっている。すなわち、本圧着ヘッド部112にはヒータ113が設けられており、図12(a)から図12(b)に示すように、本圧着ヘッド部112を下降させて複数のボトムチップ104を基板W側に加圧しつつ加熱されることにより、バンプ面105がはんだ融点以上に加熱され、バンプのはんだ部分114が溶融し、ボトムチップ104が基板W上に実装される。   Next, the bottom chip 104 that has been temporarily pressure-bonded is fully pressure-bonded onto the substrate W. As shown in FIGS. 10 and 12, the final pressure bonding portion 110 of the mounting apparatus 100 has a final pressure bonding stage 111 for mounting the substrate W and a final pressure bonding head portion 112 for heating and pressing the bottom chip 104. When the plurality of bottom chips 104 temporarily crimped on the substrate W are simultaneously heated and pressurized by the main crimping head 112, the bottom chips 104 are finally crimped. That is, the heater 113 is provided in the final crimping head portion 112, and as shown in FIG. 12A to FIG. By pressing and heating to the side, the bump surface 105 is heated to the solder melting point or more, the solder portion 114 of the bump is melted, and the bottom chip 104 is mounted on the substrate W.

次に、基板W上に実装されたボトムチップ104上に別の半導体チップ(積層チップ115ともいう)が実装される。すなわち、ボトムチップ104と同様に、上述の仮圧着部101において、仮圧着ヘッド部102によりバンプ面116が基板Wと対向するように吸着保持された積層チップ115が、所定のボトムチップ104上に載置された後、基板W側に加圧され所定時間保持されることによりバンプ面105の接着剤106が加熱され所定の粘度になることにより、積層チップ115がボトムチップ104上に仮圧着される(図13(a))。そして、上述の本圧着部110において、図13(b)に示すように、複数の積層チップ115が本圧着ヘッド部112により同時に加熱、加圧されることにより、積層チップ115のバンプ面105がはんだ融点以上に加熱され積層チップ115がボトムチップ104上に本圧着される。なお、積層チップ115は、半導体チップ1枚で構成されていても、複数枚で構成されていてもよい。このように仮本分離プロセスを経て複数の半導体チップが高さ方向に積層されることにより、基板W上に積層半導体が形成される。   Next, another semiconductor chip (also referred to as a laminated chip 115) is mounted on the bottom chip 104 mounted on the substrate W. That is, similarly to the bottom chip 104, in the above-described temporary pressure bonding section 101, the laminated chip 115 held by suction so that the bump surface 116 faces the substrate W by the temporary pressure bonding head section 102 is placed on a predetermined bottom chip 104. After being placed, pressure is applied to the substrate W side and held for a predetermined time, whereby the adhesive 106 on the bump surface 105 is heated to have a predetermined viscosity, whereby the laminated chip 115 is temporarily crimped on the bottom chip 104. (Fig. 13 (a)). Then, as shown in FIG. 13B, the bump surface 105 of the laminated chip 115 is formed by simultaneously heating and pressing the plurality of laminated chips 115 by the main pressure bonding head 112 in the above-mentioned final pressure bonding section 110. The laminated chip 115 is heated to a temperature equal to or higher than the melting point of the solder, and is finally crimped onto the bottom chip 104. The laminated chip 115 may be configured of one semiconductor chip or a plurality of semiconductor chips. A stacked semiconductor is formed on the substrate W by laminating the plurality of semiconductor chips in the height direction through the temporary book separation process as described above.

特開2016−9850号公報JP, 2016-9850, A

しかし、上述の実装装置100による実装方法では、積層半導体が精度よく形成することが困難であるという問題があった。すなわち、半導体チップ(例えばボトムチップ104)が本圧着部110では、バンプ面105がはんだ溶融温度まで加熱されるため、バンプ面105の接着剤106の硬化温度よりも高い温度に加熱される。ところが、接着剤106の中には、接着剤106が硬化するまで硬化温度で所定時間保持を要するものが存在しており、はんだ114の溶融により電気的接続が完了しただけでは接着剤106が完全には硬化していない場合がある。このような状態で積層半導体を形成する際、半導体チップ(ボトムチップ104)上に別の半導体チップ(積層チップ115)を本圧着すると、本圧着ヘッド部112による加圧力で接着剤106が変形し、端子120自体が損傷する虞がある。特に、基板W上に圧着されるボトムチップ104としてコントロールチップ、積層チップ115としてメモリチップを圧着する場合、ボトムチップ104のバンプ密度が積層チップ115のバンプ密度より小さいため、ボトムチップ104のバンプそれぞれが受ける本圧着ヘッド部112の加圧力が大きくなり、積層チップ115の本圧着部110において端子120が損傷する傾向が顕著であった。   However, in the mounting method using the mounting apparatus 100 described above, there is a problem that it is difficult to form the laminated semiconductor accurately. That is, since the bump surface 105 is heated to the solder melting temperature in the final pressure bonding portion 110 of the semiconductor chip (for example, the bottom chip 104), the temperature is higher than the curing temperature of the adhesive 106 on the bump surface 105. However, some of the adhesives 106 need to be held at a curing temperature for a predetermined period of time until the adhesive 106 cures, and the adhesive 106 is completely completed only by the completion of the electrical connection by melting the solder 114. May not be cured. When forming a laminated semiconductor in such a state, when another semiconductor chip (laminated chip 115) is pressure bonded on the semiconductor chip (bottom chip 104), the adhesive 106 is deformed by the pressure from the pressure bonding head 112. The terminal 120 itself may be damaged. In particular, when the control chip as the bottom chip 104 and the memory chip as the laminated chip 115 are crimped onto the substrate W, the bump density of the bottom chip 104 is smaller than the bump density of the laminated chip 115. The pressing force of the main pressure bonding head portion 112 received by the pressure sensor is increased, and the tendency of the terminal 120 to be damaged in the main pressure bonding portion 110 of the laminated chip 115 is remarkable.

一方、ボトムチップ104の本圧着部110で接着剤106が硬化するまで硬化温度で保持させることも考えられる。ところが、本圧着部110ではんだ114の溶融によるバンプの電気的接続が完了しているにもかかわらず、さらに接着剤106が硬化まで加熱保持すると、本圧着部110における本圧着時間が長くなり、実装全体のタクトタイムが長くなってしまうという問題があった。   On the other hand, it is also conceivable to hold the adhesive 106 at the curing temperature until the adhesive 106 cures at the final pressure bonding portion 110 of the bottom chip 104. However, even though the electrical connection of the bumps due to the melting of the solder 114 is completed in the main pressure bonding portion 110, if the adhesive 106 is further heated and held until curing, the main pressure bonding time in the main pressure bonding portion 110 becomes longer There was a problem that the tact time of the whole mounting becomes long.

本発明は、上記の問題点を鑑みてなされたものであり、実装全体のタクトタイムが長くなるのを抑え、半導体チップを確実に積層実装することができる実装装置及び実装方法を提供することを目的としている。   The present invention has been made in view of the above problems, and it is an object of the present invention to provide a mounting apparatus and a mounting method capable of reliably stacking and mounting semiconductor chips while suppressing an increase in the tact time of the entire mounting. The purpose is.

上記課題を解決するために本発明の実装装置は、バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着部と、前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着部と、を備える実装装置であって、前記本圧着部における本圧着処理時間内に、前記本圧着部で本圧着された半導体チップの接着剤を硬化させるポストキュア処理部をさらに備えることを特徴としている。   In order to solve the above-mentioned subject, the mounting device of the present invention solder-connects a temporary press-fit portion for temporarily pressing a semiconductor chip on which an adhesive is provided in advance on the bump surface side, and the semiconductor chip temporarily pressed at the temporary press-fit portion. And a post-cure processing unit for curing the adhesive of the semiconductor chip that has been pressure-bonded in the main pressure-bonding section within the main pressure-bonding processing time in the main pressure-bonding section. It is characterized by

上記実装装置によれば、半導体チップの接着剤を硬化させるポストキュア処理部を備えているため、本圧着部で本圧着された半導体チップの接着剤を確実に硬化させることができる。そして、ポストキュア処理部は、本圧着処理時間内に接着剤を硬化させるため、接着剤の硬化処理を圧着処理に必要な処理時間内に行うことができる。したがって、本圧着部で本圧着処理の後、その本圧着部で接着剤を硬化させる場合に比べて、接着剤の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて、半導体チップを確実に積層実装することができる。   According to the mounting apparatus, since the post cure processing unit that cures the adhesive of the semiconductor chip is provided, it is possible to reliably cure the adhesive of the semiconductor chip that is permanently crimped by the main crimping unit. Then, since the post cure processing unit cures the adhesive within the main pressure bonding processing time, the adhesive curing process can be performed within the processing time required for the pressure bonding processing. Therefore, after the main pressure-bonding treatment at the main pressure-bonding portion, the time required for the curing of the adhesive does not newly occur as compared with the case where the adhesive is cured at the main pressure-bonding portion. Therefore, the semiconductor chip can be reliably stacked and mounted while suppressing increase in the tact time of the entire mounting.

また、前記半導体チップを実装する基板は、一方向に延びる帯形状を有しており、前記仮圧着部、前記本圧着部、及び、前記ポストキュア処理部がこの順で前記基板の延びる方向に配列されて設けられており、前記基板の搬送に伴って、これらが順次処理される構成にしてもよい。   In addition, the substrate on which the semiconductor chip is mounted has a band shape extending in one direction, and the temporary pressure-bonding portion, the main pressure-bonding portion, and the post-curing treatment portion extend in the direction in which the substrate extends in this order. It may be arranged and provided, and these may be sequentially processed as the substrate is transported.

この構成によれば、1枚の基板に対して、仮圧着処理、本圧着処理、ポストキュア処理を同時に行うことができる。   According to this configuration, it is possible to simultaneously perform the temporary pressure bonding process, the main pressure bonding process, and the post cure process on one substrate.

また、実装された半導体チップ上に別の半導体チップを実装するための仮圧着部及び本圧着部が、先に実装された半導体チップを実装するための仮圧着部及び本圧着部とは別に設けられており、ポストキュア処理部は、先に実装された半導体チップを実装するための本圧着部と、その次に実装される半導体チップを実装するための仮圧着部との間に配置されている構成としてもよい。   In addition, a temporary pressure bonding portion and a final pressure bonding portion for mounting another semiconductor chip on the mounted semiconductor chip are provided separately from the temporary pressure bonding portion and the final pressure bonding portion for mounting the semiconductor chip mounted earlier The post cure processing unit is disposed between the main pressure bonding unit for mounting the semiconductor chip mounted earlier and the temporary pressure bonding unit for mounting the semiconductor chip mounted next. The configuration may be

この構成によれば、仮圧着部、本圧着部、ポストキュア処理部を各半導体チップ毎に独立して設けられているため、半導体チップ毎にはんだ溶融温度、接着剤の硬化温度が異なる場合であっても、仮圧着部、本圧着部、ポストキュア処理部の設定温度を変えることなくそれぞれ処理することができる。   According to this configuration, since the temporary pressure bonding portion, the main pressure bonding portion, and the post cure processing portion are provided independently for each semiconductor chip, the solder melting temperature and the curing temperature of the adhesive differ in each semiconductor chip. Even if it exists, it can process, respectively, without changing the preset temperature of a temporary press-fit part, a final press-fit part, and a post cure processing part.

また、前記本圧着部には、半導体チップを基板側に押圧する本圧着ヘッド部が基板に対して接離動作可能に設けられており、前記ポストキュア処理部は、この本圧着ヘッド部と同調して基板に対して接離動作可能なポストキュアヘッド部を備えている構成にしてもよい。   Further, a main pressure bonding head for pressing the semiconductor chip to the substrate side is provided in the final pressure bonding section so as to be able to move in contact with and away from the substrate, and the post curing processing section is synchronized with the final pressure bonding head section. It is also possible to have a configuration provided with a post cure head portion that can be moved into and out of contact with the substrate.

この構成によれば、ポストキュアヘッド部が本圧着ヘッド部と同調して接離動作するため、ポストキュア処理が本圧着処理時間を超えて行われるのを抑えることができる。   According to this configuration, since the post cure head unit performs contact and separation operations in synchronization with the main pressure bonding head portion, it is possible to suppress that the post cure processing is performed beyond the main pressure bonding processing time.

また、前記ポストキュアヘッド部には、前記接着剤をはんだ融点以下に加熱するヒータが設けられている構成にしてもよい。   The post cure head may be provided with a heater for heating the adhesive to the solder melting point or lower.

この構成によれば、ポストキュアヘッド部に保持された半導体チップに近いところに熱源を設けることができるため、保持された半導体チップを接着剤の硬化温度に維持しやすくなる。   According to this configuration, since the heat source can be provided near the semiconductor chip held by the post cure head, the held semiconductor chip can be easily maintained at the curing temperature of the adhesive.

また、上記課題を解決するために本発明の実装方法は、バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着工程と、前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着工程と、を有する実装方法であって、前記本圧着工程における本圧着処理時間内に、前記本圧着工程で本圧着された半導体チップの接着剤を硬化させるポストキュア処理工程をさらに備えることを特徴としている。   Further, in order to solve the above problems, according to the mounting method of the present invention, a temporary pressure bonding step of temporarily bonding a semiconductor chip having an adhesive provided in advance on the bump surface side, and the semiconductor chip temporarily bonded by the temporary pressure bonding portion A mounting method including a main pressure bonding step of solder connection, and a post curing treatment step of curing the adhesive of the semiconductor chip which is main pressure bonded in the main pressure bonding step within the main pressure bonding processing time in the main pressure bonding step; Furthermore, it is characterized by having.

この構成によれば、半導体チップの接着剤を硬化させるポストキュア処理工程が設けられており、このポストキュア処理工程が本圧着処理時間内に接着剤を硬化させるため、本圧着工程で接着剤の硬化処理を行う場合に比べて接着剤の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて、半導体チップを確実に積層実装することができる。   According to this configuration, the post curing treatment step of curing the adhesive of the semiconductor chip is provided, and the post curing treatment step cures the adhesive within the time of the main pressure bonding treatment. The time required for the curing of the adhesive does not newly occur as compared with the case of performing the curing treatment. Therefore, the semiconductor chip can be reliably stacked and mounted while suppressing increase in the tact time of the entire mounting.

具体的な様態としては、前記仮圧着工程と前記本圧着工程とを複数回繰り返して基板上に複数層の半導体チップを実装する実装方法であって、前記ポストキュア処理工程は、先に実装される半導体チップを実装するための本圧着工程の後、実装された半導体チップ上に実装される半導体チップを実装するための仮圧着工程の前に行われるように構成する。   A specific embodiment is a mounting method in which the semiconductor chip of a plurality of layers is mounted on the substrate by repeating the temporary pressure bonding process and the main pressure bonding process a plurality of times, and the post cure process is mounted first. After the main pressure bonding step for mounting the semiconductor chip, the semiconductor device is configured to be performed before the temporary pressure bonding step for mounting the semiconductor chip mounted on the mounted semiconductor chip.

本発明によれば、実装全体のタクトタイムが長くなるのを抑え、半導体チップを確実に積層実装することができる。   According to the present invention, it is possible to suppress the increase in the tact time of the entire mounting, and to reliably stack and mount semiconductor chips.

本発明の実装装置を概略的に示す図である。It is a figure showing roughly the mounting device of the present invention. 上記実装装置の仮圧着部の要部を示す図である。It is a figure which shows the principal part of the temporary pressure bonding part of the said mounting apparatus. 上記実装装置の本圧着部の要部を示す図であり、(a)は本圧着ヘッド部が上昇し本圧着処理前の状態を示す図であり、(b)は本圧着ヘッド部が下降し本圧着処理された状態を示す図である。It is a figure which shows the principal part of the final pressure bonding part of the said mounting apparatus, (a) is a figure which a final pressure bonding head part raises and shows the state before main pressure bonding processing, (b) is a full pressure bonding head part descend | falling It is a figure which shows the state by which this crimping process was carried out. 上記実装装置のポストキュア処理部の要部を示す図であり、(a)はポストキュアヘッド部が上昇しポストキュア処理前の状態を示す図であり、(b)はポストキュアヘッド部が下降しポストキュア処理された状態を示す図である。It is a figure which shows the principal part of the post cure process part of the said mounting apparatus, (a) is a figure which shows the state before a post cure process as a post cure head part goes up, (b) is a post cure head part descend | falls. It is a figure which shows the state by which the post cure process was carried out. ボトムチップ上に積層チップを仮圧着する状態を示す図である。It is a figure which shows the state which temporarily pressure-bonds a lamination | stacking chip on a bottom chip. 仮圧着された積層チップを本圧着処理する状態を示す図であり、(a)は本圧着処理前を示す図であり、(b)は本圧着処理された状態を示す図である。It is a figure which shows the state which carries out main pressure bonding processing of the lamination | stacking chip | tip by which temporary crimping | compression-bonding was carried out, (a) is a figure which shows before main pressure bonding processing, (b) is a figure which shows the state. 本圧着された積層チップをポストキュア処理する状態を示す図であり、(a)はポストキュア処理前を示す図であり、(b)ポストキュア処理された状態を示す図である。It is a figure which shows the state which performs post-cure processing of the lamination | stacking chip | tip to which this crimping | compression-bonding was carried out, (a) is a figure which shows the state before post-cure processing, It is a figure which shows the state which carried out post cure processing. 帯形状の基板に対して本圧着ヘッド部とポストキュアヘッド部とが同調して処理する状態を示す図であり、(a)は、上段部の半導体チップが処理される状態を示す図であり、(b)は、中段部の半導体チップが処理される状態を示す図であり、(c)は、下段部の半導体チップが処理される状態を示す図であり、(d)は、実装領域A、実装領域Bの半導体チップが処理された後の状態を示す図である。It is a figure which shows the state which a pressure bonding head part and a post cure head part synchronize and process with respect to a band-shaped board | substrate, and (a) is a figure which shows the state which the semiconductor chip of an upper stage part is processed. (B) shows a state in which the semiconductor chip in the middle part is processed, (c) shows a state in which the semiconductor chip in the lower part is processed, (d) shows the mounting area It is a figure which shows the state after the semiconductor chip of A, the mounting area | region B is processed. 帯形状の基板が吸着テーブルに保持された状態で仮圧着処理、本圧着処理、ポストキュア処理が順次行われる形態を示す図である。It is a figure which shows the form by which a temporary pressure bonding process, a main pressure bonding process, and a post-cure process are performed one by one in the state by which the board | substrate of band shape was hold | maintained at the adsorption table. 従来の実装装置を示す図である。It is a figure which shows the conventional mounting apparatus. 従来の仮圧着部を示す図である。It is a figure which shows the conventional temporary pressure bonding part. 従来の本圧着部を示す図であり、(a)は本圧着処理される前の状態を示す図、(b)は本圧着処理された状態を示す図である。It is a figure which shows the conventional final pressure bonding part, (a) is a figure which shows the state before main pressure bonding processing, (b) is a figure which shows the state which was main pressure bonding processing. 基板上の積層半導体を示す図であり、(a)はボトムチップ上に積層チップが仮圧着された状態を示す図であり、(b)は積層チップに本圧着処理された状態を示す図である。FIG. 6 is a view showing a laminated semiconductor on a substrate, (a) is a view showing a state in which the laminated chip is temporarily pressure-bonded on the bottom chip, and (b) is a view showing a state in which the pressure bonding is applied to the laminated chip is there.

本発明の実装装置に係る実施の形態を図面を用いて説明する。   Embodiments of the mounting apparatus of the present invention will be described with reference to the drawings.

図1は、実装装置の一実施形態を示す図、図2は、仮圧着部の要部を示す図、図3は、本圧着部の要部を示す図、図4は、ポストキュア処理部の要部を示す図である。この実装装置は、図1〜4に示すように、仮本分離プロセスを行うものであり、仮圧着部1と、本圧着部2と、ポストキュア処理部3とがそれぞれ一方向に並んだ状態で設けられている。   FIG. 1 is a view showing an embodiment of the mounting apparatus, FIG. 2 is a view showing the main part of the temporary pressure bonding part, FIG. 3 is a view showing the main part of the final pressure bonding part, and FIG. It is a figure which shows the principal part of. As shown in FIGS. 1 to 4, this mounting apparatus performs a temporary book separation process, in which the temporary pressure bonding unit 1, the final pressure bonding unit 2, and the post cure processing unit 3 are arranged in one direction. Provided in

実装装置は、配線パターンが形成された基板W上に複数の半導体チップ4を積層させることにより、基板W上に積層半導体5を形成することができる。具体的には、実装装置は、半導体チップ4(例えば、ボトムチップ41)を仮圧着部1、本圧着部2、ポストキュア処理部3でそれぞれ処理することにより、ボトムチップ41を基板W上に圧着し、このボトムチップ41上に半導体チップ4(例えば、積層チップ42)を仮圧着部1、本圧着部2、ポストキュア処理部3でそれぞれ処理することにより、ボトムチップ41上に積層チップ42を圧着し、ボトムチップ41上に1つ以上の積層チップ42を圧着することにより、基板W上に積層半導体5を形成するものである。ここで、ボトムチップ41は、基板W上に圧着される半導体チップ4のことであり、積層チップ42は、先に圧着された半導体チップ4上に圧着される半導体チップ4のことである。それぞれ区別なく指す場合は、単に半導体チップ4と呼ぶことにする。   The mounting apparatus can form the laminated semiconductor 5 on the substrate W by laminating the plurality of semiconductor chips 4 on the substrate W on which the wiring pattern is formed. Specifically, the mounting apparatus processes the semiconductor chip 4 (for example, the bottom chip 41) by the temporary pressure bonding unit 1, the full pressure bonding unit 2, and the post cure processing unit 3 to form the bottom chip 41 on the substrate W. By pressure bonding and processing the semiconductor chip 4 (for example, the laminated chip 42) on the bottom chip 41 by the temporary pressure bonding unit 1, the full pressure bonding unit 2, and the post cure processing unit 3, the stacked chip 42 is formed on the bottom chip 41. And the one or more laminated chips 42 on the bottom chip 41 to form the laminated semiconductor 5 on the substrate W. Here, the bottom chip 41 refers to the semiconductor chip 4 that is crimped onto the substrate W, and the laminated chip 42 refers to the semiconductor chip 4 that is crimped onto the semiconductor chip 4 that was crimped earlier. When they are referred to without distinction, they will be simply referred to as the semiconductor chip 4.

なお、本実施形態の半導体チップ4は、端子8(図2参照)を有するバンプ面を覆うように、予めNCF(Non Conductive Film)、NCP(Non Conductive Paste)等の熱効果樹脂からなる接着剤7(図2参照)が塗布、又は、貼り付けされているものとするが、これに限定されず、接着剤7が基板W側に塗布又は貼り付けられているものであってもよい。   The semiconductor chip 4 of the present embodiment is an adhesive made of a heat effect resin such as NCF (Non Conductive Film) or NCP (Non Conductive Paste) in advance so as to cover the bump surface having the terminal 8 (see FIG. 2). Although 7 (refer FIG. 2) shall be apply | coated or affixed, it is not limited to this, The adhesive agent 7 may be apply | coated or affixed on the board | substrate W side.

仮圧着部1は、半導体チップ4の本圧着前に基板Wの所定位置に半導体チップ4を仮固定するためのものである。仮圧着部1は、仮圧着用基台11と、仮圧着用ステージ12と、仮圧着ヘッド部13とを有しており、仮圧着用ステージ12に載置された基板Wと、仮圧着ヘッド部13とが相対的に移動することにより、半導体チップ4を所定位置まで移動させ、その位置で半導体チップ4を仮圧着できるように構成されている。   The temporary pressure bonding portion 1 is for temporarily fixing the semiconductor chip 4 to a predetermined position of the substrate W before the main pressure bonding of the semiconductor chip 4. The temporary pressure bonding unit 1 includes a temporary pressure bonding base 11, a temporary pressure bonding stage 12, and a temporary pressure bonding head portion 13. The substrate W placed on the temporary pressure bonding stage 12 and the temporary pressure bonding head By moving relative to the portion 13, the semiconductor chip 4 is moved to a predetermined position, and the semiconductor chip 4 can be temporarily pressure-bonded at that position.

仮圧着用ステージ12は、基板Wを保持しつつ、基板Wを所定位置に位置させるものである。仮圧着用ステージ12は、図1、図2に示すように、基板Wを保持する吸着テーブル12aと、吸着テーブル12aをX軸方向、Y軸方向、θ方向に移動させる駆動ユニット12bとを有しており、仮圧着用基台11上に駆動ユニット12bを介して吸着テーブル12aが支持されている。吸着テーブル12aは、その表面に吸引孔が形成されており、吸着テーブル12aに基板Wが載置された状態で吸引孔に吸引力を発生させると、基板Wが吸着テーブル12aの表面に吸着されて保持されるようになっている。そして、吸着テーブル12aが基板Wを保持した状態で駆動ユニット12bを駆動させることにより、基板Wを仮圧着ヘッド部13に対してX軸方向、Y軸方向、θ方向に移動させることができ、基板Wの特定位置が仮圧着ヘッド部13の直下位置に位置させることができるようになっている。   The temporary pressure bonding stage 12 holds the substrate W and positions the substrate W at a predetermined position. As shown in FIGS. 1 and 2, the temporary pressure-bonding stage 12 has a suction table 12a for holding the substrate W, and a drive unit 12b for moving the suction table 12a in the X axis direction, Y axis direction, and θ direction. The suction table 12a is supported on the temporary pressure-bonding base 11 via the drive unit 12b. Suction holes are formed on the surface of the suction table 12a, and when suction force is generated in the suction holes in a state where the substrate W is placed on the suction table 12a, the substrate W is suctioned onto the surface of the suction table 12a. It is supposed to be held. Then, by driving the drive unit 12b in a state where the suction table 12a holds the substrate W, the substrate W can be moved in the X axis direction, the Y axis direction, and the θ direction with respect to the temporary pressure bonding head portion 13. The specific position of the substrate W can be positioned directly below the temporary pressure bonding head portion 13.

仮圧着ヘッド部13は、半導体チップ4を基板W上に仮圧着させるためのものである。仮圧着ヘッド部13は、仮圧着ヘッド本体部13aと、仮圧着用アタッチメント13bとを有しており、仮圧着用アタッチメント13bで半導体チップ4を保持し、半導体チップ4を加熱しつつ基板W側に加圧できるように構成されている。   The temporary pressure bonding head portion 13 is for temporarily pressing the semiconductor chip 4 on the substrate W. The temporary pressure bonding head portion 13 includes a temporary pressure bonding head main body portion 13a and a temporary pressure bonding attachment 13b, holds the semiconductor chip 4 with the temporary pressure bonding attachment 13b, and heats the semiconductor chip 4 while the substrate W side It is configured to be able to be pressurized.

仮圧着ヘッド本体部13aは、仮圧着用アタッチメント13bをZ軸方向に変位可能に支持するものである。仮圧着ヘッド本体部13aは、図示しないサーボモータとボールねじとを有しており、サーボモータを駆動制御することにより仮圧着用アタッチメント13bをZ軸方向に変位できるように構成されている。すなわち、仮圧着用アタッチメント13bに半導体チップ4を保持させた状態でサーボモータを駆動制御することにより、半導体チップ4を基板W上に載置し、さらに仮圧着に必要な加圧力で基板W側に加圧できるようになっている。   The temporary pressure bonding head main body 13a supports the temporary pressure bonding attachment 13b so as to be displaceable in the Z-axis direction. The temporary press-fit head main body 13a has a servomotor and a ball screw (not shown), and is configured to be able to displace the temporary press-fit attachment 13b in the Z-axis direction by controlling the drive of the servomotor. That is, the semiconductor chip 4 is mounted on the substrate W by controlling the drive of the servomotor in a state where the semiconductor chip 4 is held by the temporary pressure bonding attachment 13b, and the substrate W side is further applied with a pressure necessary for temporary pressure bonding. Can be pressurized.

また、仮圧着ヘッド本体部13aには、仮圧着用ヒータ14が設けられており、仮圧着用アタッチメント13bに保持された半導体チップ4を加熱できるように構成されている。具体的には、仮圧着ヘッド本体部13aには、仮圧着用アタッチメント13bの直上部分にカートリッジヒータが内蔵されており、仮圧着用アタッチメント13bに保持された半導体チップ4が仮圧着温度となるように構成されている。すなわち、仮圧着用ヒータ14を作動させることにより、カートリッジヒータで発生した熱が伝熱され、仮圧着用アタッチメント13bを介して半導体チップ4の接着剤7が加熱される。ここで、仮圧着温度は、基板W上の半導体チップ4が位置決めできる程度に、接着剤7が粘性を有する温度であり、接着剤7が硬化する温度よりも低い温度に調節されている。そして、接着剤7が粘性を有する状態から冷却されることにより、半導体チップ4を基板W上の所定位置に仮固定することができる。   Further, the temporary pressure bonding head main body 13a is provided with a temporary pressure bonding heater 14 so that the semiconductor chip 4 held by the temporary pressure bonding attachment 13b can be heated. Specifically, in the temporary press-bonding head main body 13a, a cartridge heater is built in a portion immediately above the temporary press-attachment attachment 13b so that the semiconductor chip 4 held by the temporary press-fit attachment 13b has a temporary press-fit temperature. Is configured. That is, by operating the temporary pressure bonding heater 14, the heat generated by the cartridge heater is transferred, and the adhesive 7 of the semiconductor chip 4 is heated through the temporary pressure bonding attachment 13b. Here, the temporary pressure bonding temperature is a temperature at which the adhesive 7 has viscosity so that the semiconductor chip 4 on the substrate W can be positioned, and is adjusted to a temperature lower than a temperature at which the adhesive 7 cures. Then, the semiconductor chip 4 can be temporarily fixed at a predetermined position on the substrate W by cooling the adhesive 7 from a viscous state.

また、仮圧着用アタッチメント13bは、半導体チップ4を吸着保持するものである。仮圧着用アタッチメント13bは、仮圧着ヘッド本体部13aの先端部分に設けられており、吸着テーブル12a上の基板Wと対向するように設けられている。仮圧着用アタッチメント13bは、半導体チップ4を1つずつ吸着保持することができる。具体的には、仮圧着用アタッチメント13bの表面には吸引孔が設けられており、吸引孔に吸引力を発生させることにより半導体チップ4を仮圧着用アタッチメント13bの表面に吸着保持できるようになっている。なお、仮圧着用アタッチメント13bで吸着保持された半導体チップ4は、吸着保持された状態で仮圧着用ヒータ14からの伝熱により仮圧着温度まで加熱される。そして、仮圧着用アタッチメント13bに保持された半導体チップ4が基板W上の特定位置で仮圧着されると、吸引孔を開放することにより仮圧着後の半導体チップ4のみを基板W上に残すことができる。   The temporary press-fit attachment 13 b suctions and holds the semiconductor chip 4. The temporary press-fit attachment 13b is provided at the front end portion of the temporary press-fit head main body 13a, and is provided to face the substrate W on the suction table 12a. The temporary press-fit attachment 13 b can adsorb and hold the semiconductor chips 4 one by one. Specifically, suction holes are provided on the surface of the temporary pressure-bonding attachment 13b, and by generating suction force in the suction holes, the semiconductor chip 4 can be held by suction on the surface of the temporary pressure-bonding attachment 13b. ing. The semiconductor chip 4 suctioned and held by the temporary pressure bonding attachment 13b is heated to the temporary pressure bonding temperature by heat transfer from the temporary pressure bonding heater 14 in a state where the semiconductor chip 4 is held by suction. Then, when the semiconductor chip 4 held by the temporary press-fit attachment 13 b is temporarily press-bonded at a specific position on the substrate W, only the semiconductor chip 4 after temporary press-fit is left on the substrate W by opening the suction holes. Can.

本圧着部2は、半導体チップ4のバンプ面43におけるはんだ6を溶融し半導体チップ4の電気的接続を行うためのものである。本圧着部2は、図1、図3に示すように、本圧着用基台21と、本圧着用ステージ22と、本圧着ヘッド部23とを有しており、本圧着用ステージ22に載置された基板Wと、本圧着ヘッド部23とが相対的に移動することにより、本圧着の対象となる複数の半導体チップ4を同時に本圧着できるように構成されている。   The main pressure bonding portion 2 is for melting the solder 6 on the bump surface 43 of the semiconductor chip 4 to electrically connect the semiconductor chip 4. As shown in FIG. 1 and FIG. 3, the main pressure bonding section 2 includes a main pressure bonding base 21, a main pressure bonding stage 22, and a main pressure bonding head section 23, and is mounted on the main pressure bonding stage 22. By relatively moving the placed substrate W and the final pressure bonding head portion 23, the plurality of semiconductor chips 4 to be subjected to the final pressure bonding can be simultaneously and fully pressure bonded.

本圧着用ステージ22は、基板Wを保持しつつ、基板Wを所定位置に位置させるものである。本圧着用ステージ22は、仮圧着用ステージ12同様の構成を有しており、基板Wを保持する吸着テーブル22aと、吸着テーブル22aをX軸方向、Y軸方向、θ方向に移動させる駆動ユニット22bとを有している。そして、吸着テーブル22aが吸引孔に吸引力を発生させることにより基板Wを保持した状態で駆動ユニット22bを駆動させると、本圧着ヘッド部23に対してX軸方向、Y軸方向、θ方向に基板Wを移動させることができ、基板Wの特定位置が本圧着ヘッド部23の直下位置に位置させることができるようになっている。   The full pressure bonding stage 22 holds the substrate W and positions the substrate W at a predetermined position. The final pressure bonding stage 22 has the same configuration as the temporary pressure bonding stage 12, and a suction table 22a for holding the substrate W and a drive unit for moving the suction table 22a in the X axis direction, Y axis direction, and θ direction 22b. Then, when the drive unit 22b is driven in a state of holding the substrate W by the suction table 22a generating suction force in the suction holes, in the X-axis direction, the Y-axis direction, and the θ direction The substrate W can be moved, and the specific position of the substrate W can be positioned directly below the full pressure bonding head portion 23.

本圧着ヘッド部23は、半導体チップ4を基板W上に本圧着させるためのものである。本圧着ヘッド部23は、本圧着ヘッド本体部23aと、本圧着用アタッチメント23bとを有しており、複数の半導体チップ4を同時に加熱しつつ基板W側に加圧できるように構成されている。   The main pressure bonding head portion 23 is for the main pressure bonding of the semiconductor chip 4 on the substrate W. The main pressure bonding head portion 23 includes a main pressure bonding head main body portion 23a and a main pressure bonding attachment 23b, and is configured to be able to press the plurality of semiconductor chips 4 simultaneously to the substrate W while heating simultaneously. .

本圧着ヘッド本体部23aは、本圧着用アタッチメント23bをZ軸方向に変位可能に支持するものである。本圧着ヘッド本体部23aは、図示しないサーボモータとボールねじとを有しており、サーボモータを駆動制御することにより本圧着用アタッチメント23bをZ軸方向に変位できるように構成されている。すなわち、サーボモータを駆動制御することにより本圧着用アタッチメント23bを基板Wに対して接離動作できるようになっている。したがって、基板W上に仮圧着された半導体チップ4に本圧着用アタッチメント23bが当接した状態でサーボモータを駆動制御することにより、本圧着に必要な加圧力で基板W側に加圧することができる。また、本圧着ヘッド本体部23aには、複数の本圧着用アタッチメント23bが設けられており、半導体チップ4に当接させる当接面25がすべて共通の高さ位置になるように設定されている。したがって、基板W上に仮圧着された複数の半導体チップ4それぞれに本圧着用アタッチメント23bが当接した状態でサーボモータを駆動制御することにより、複数の半導体チップ4に対して共通の加圧力が与えることができ、複数の半導体チップ4を同時に本圧着できるようになっている。   The main pressure bonding head main body 23a supports the main pressure bonding attachment 23b so as to be displaceable in the Z-axis direction. The main pressure bonding head main body 23a has a servomotor and a ball screw (not shown), and is configured to be able to displace the main pressure bonding attachment 23b in the Z-axis direction by controlling the driving of the servomotor. That is, by driving and controlling the servomotor, the main crimping attachment 23b can be moved to and from the substrate W. Therefore, by pressing and controlling the servomotor in a state in which the final crimping attachment 23b is in contact with the semiconductor chip 4 temporarily crimped on the substrate W, the substrate W can be pressurized with a pressing force necessary for the final crimping. it can. In addition, the main crimping head body portion 23a is provided with a plurality of main crimping attachments 23b, and all the contact surfaces 25 to be in contact with the semiconductor chip 4 are set to have a common height position. . Therefore, a common pressure is applied to the plurality of semiconductor chips 4 by controlling the drive of the servomotor in a state in which the final bonding attachment 23b is in contact with each of the plurality of semiconductor chips 4 temporarily crimped on the substrate W. It is possible to apply a plurality of semiconductor chips 4 simultaneously at the same time.

また、本圧着ヘッド本体部23aには、本圧着用ヒータ24が設けられており、本圧着用アタッチメント23bに当接した半導体チップ4を加熱できるように構成されている。具体的には、本圧着ヘッド本体部23aには、本圧着用アタッチメント23bの直上部分にカートリッジヒータが内蔵されており、本圧着用アタッチメント23bに保持された半導体チップ4が本圧着用温度となるように構成されている。すなわち、本圧着用ヒータ24を作動させることにより、カートリッジヒータで発生した熱が伝熱され、本圧着用アタッチメント23bを介して半導体チップ4のはんだ6が加熱される。ここで、本圧着温度は、半導体チップ4のバンプ面43に設けられるはんだ6が溶融する温度である。そして、はんだ6が溶融した後、半導体チップ4から本圧着用アタッチメント23bが離れて冷却されることにより、半導体チップ4の端子8が基板W、又は他の半導体チップ4と電気的に接続される。なお、本実施形態では、本圧着ヘッド本体部23aに本圧着用ヒータ24を備えているが、本圧着用ステージ22にヒータを備えてあってもよく、本圧着ヘッド本体部23aと本圧着用ステージ22の両方にヒータを備えるものであってもよい。   Further, the main pressure bonding head main body 23a is provided with a main pressure bonding heater 24 so as to be able to heat the semiconductor chip 4 in contact with the main pressure bonding attachment 23b. Specifically, a cartridge heater is built in a portion immediately above the full crimping attachment 23b in the full crimping head main body portion 23a, and the semiconductor chip 4 held by the full crimping attachment 23b becomes a full crimping temperature. Is configured as. That is, by operating the main pressure bonding heater 24, the heat generated by the cartridge heater is transferred, and the solder 6 of the semiconductor chip 4 is heated via the main pressure bonding attachment 23b. Here, the main pressure bonding temperature is a temperature at which the solder 6 provided on the bump surface 43 of the semiconductor chip 4 is melted. Then, after the solder 6 is melted, the final crimping attachment 23 b is separated from the semiconductor chip 4 and cooled, whereby the terminals 8 of the semiconductor chip 4 are electrically connected to the substrate W or another semiconductor chip 4. . In the present embodiment, the main pressure bonding head main body 23a is provided with the main pressure bonding heater 24. However, the main pressure bonding stage 22 may be provided with a heater. The heater may be provided on both of the stages 22.

また、本圧着用アタッチメント23bは、半導体チップ4を加圧するものである。本圧着用アタッチメント23bは、本圧着ヘッド本体部23aの先端部分に設けられており、吸着テーブル22a上の基板Wと対向するように設けられている。本圧着用アタッチメント23bは、本圧着ヘッド本体部23aに複数個設けられており、同時に複数の半導体チップ4を本圧着できるようになっている。本実施形態では、本圧着用アタッチメント23bは、半導体チップ4と当接する当接面25が平坦に形成されており、各本圧着用アタッチメント23bの当接面25の高さ位置は共通に形成されている。そして、本圧着用アタッチメント23bと本圧着ヘッド本体部23aとの間には弾性部材26(例えば、ゴム部材)が設けられており、同時に本圧着する半導体チップ4のZ軸方向の僅かなばらつきを吸収できるようになっている。これにより、本圧着ヘッド部23が下降することにより、複数の半導体チップ4に本圧着用アタッチメント23bが当接し、半導体チップ4にほぼ均一な加圧力を与えることができる。また、本圧着用アタッチメント23bで加圧される半導体チップ4には、本圧着用ヒータ24からの伝熱により本圧着温度まで加熱される。したがって、基板W上に仮圧着された複数の半導体チップ4は、本圧着用アタッチメント23bで加圧されつつ加熱されることにより、半導体チップ4に設けられたバンプのはんだ6が溶融する。そして、本圧着ヘッド部23の上昇により本圧着用アタッチメント23bが半導体チップ4から離れることによりはんだ6が冷却され、半導体チップ4が下層に存在する基板W又は他の半導体チップ4と電気的に接続される。   The final crimping attachment 23 b pressurizes the semiconductor chip 4. The final crimping attachment 23b is provided at the front end portion of the final crimping head main body 23a, and is provided to face the substrate W on the suction table 22a. A plurality of the final crimping attachments 23b are provided on the final crimping head main body 23a, so that the plurality of semiconductor chips 4 can be finally crimped simultaneously. In the present embodiment, the final crimping attachment 23b has the flat contact surface 25 in contact with the semiconductor chip 4, and the height position of the contact surface 25 of each final crimping attachment 23b is commonly formed. ing. Further, an elastic member 26 (for example, a rubber member) is provided between the final crimping attachment 23b and the main crimping head body portion 23a, and a slight variation in the Z-axis direction of the semiconductor chip 4 to be finally crimped simultaneously. It can be absorbed. As a result, the main pressure bonding head portion 23 is lowered, so that the main pressure bonding attachments 23b are in contact with the plurality of semiconductor chips 4, and a substantially uniform pressure can be applied to the semiconductor chips 4. Further, the semiconductor chip 4 pressurized by the main pressure bonding attachment 23b is heated to the main pressure bonding temperature by heat transfer from the main pressure bonding heater 24. Therefore, the plurality of semiconductor chips 4 temporarily pressure-bonded onto the substrate W are heated while being pressurized by the main pressure-bonding attachment 23 b, whereby the solder 6 of the bumps provided on the semiconductor chips 4 is melted. Then, the solder 6 is cooled when the pressure bonding attachment 23b is separated from the semiconductor chip 4 by the rising of the pressure bonding head portion 23, and the semiconductor chip 4 is electrically connected to the substrate W or other semiconductor chip 4 existing in the lower layer. Be done.

また、ポストキュア処理部3は、本圧着後の半導体チップ4の接着剤7を硬化させるためのものである。ポストキュア処理部3は、本圧着部2に隣接して設けられており、ほぼ本圧着部2と同様の構成を有している。すなわち、ポストキュア処理部3は、図1、図4に示すように、ポストキュア用基台31と、ポストキュア用ステージ32と、ポストキュアヘッド部33とを有しており、ポストキュア用ステージ32に載置された基板Wと、複数のポストキュアヘッド部33とが相対的に移動することにより、ポストキュア処理の対象となる複数の半導体チップ4を同時に処理できるように構成されている。   Further, the post cure processing unit 3 is for curing the adhesive 7 of the semiconductor chip 4 after the main pressure bonding. The post curing unit 3 is provided adjacent to the main crimping part 2 and has substantially the same configuration as the main crimping part 2. That is, as shown in FIGS. 1 and 4, the post cure processing unit 3 has a post cure base 31, a post cure stage 32, and a post cure head unit 33, and the post cure stage The relative movement of the substrate W placed on the substrate 32 and the plurality of post cure head units 33 enables simultaneous processing of a plurality of semiconductor chips 4 to be subjected to post cure processing.

ポストキュア用ステージ32は、基板Wを保持しつつ、基板Wを所定位置に位置させるものである。ポストキュア用ステージ32は、本圧着用ステージ22同様の構成を有しており、基板Wを保持する吸着テーブル32aと、吸着テーブル32aをX軸方向、Y軸方向、θ方向に移動させる駆動ユニット32bとを有している。そして、吸着テーブル32aが吸引孔に吸引力を発生させることにより基板Wを保持した状態で駆動ユニット32bを駆動させると、ポストキュアヘッド部33に対してX軸方向、Y軸方向、θ方向に基板Wを移動させることができ、基板Wの特定位置がポストキュアヘッド部33の直下位置に位置させることができるようになっている。   The post cure stage 32 holds the substrate W and positions the substrate W at a predetermined position. The post cure stage 32 has the same configuration as the main pressure bonding stage 22 and includes a suction table 32a for holding the substrate W and a drive unit for moving the suction table 32a in the X axis direction, Y axis direction, and θ direction. And 32b. Then, when the drive unit 32b is driven in a state holding the substrate W by the suction table 32a generating suction force in the suction holes, the post cure head unit 33 is moved in the X axis direction, the Y axis direction, and the θ direction. The substrate W can be moved, and the specific position of the substrate W can be positioned directly below the post cure head unit 33.

ポストキュアヘッド部33は、基板W上に本圧着された半導体チップ4を加熱させるためのものである。ポストキュアヘッド部33は、ポストキュアヘッド本体部33aと、ポストキュア用アタッチメント33bとを有しており、複数の半導体チップ4を同時に加熱できるように構成されている。   The post cure head unit 33 is for heating the semiconductor chip 4 that is pressure-bonded onto the substrate W. The post cure head unit 33 has a post cure head main body 33 a and a post cure attachment 33 b, and is configured to be able to heat a plurality of semiconductor chips 4 simultaneously.

ポストキュアヘッド本体部33aは、ポストキュア用アタッチメント33bをZ軸方向に変位可能に支持するものである。ポストキュアヘッド本体部33aは、図示しないサーボモータとボールねじとを有しており、サーボモータを駆動制御することによりポストキュア用アタッチメント33bをZ軸方向に変位できるように構成されている。したがって、サーボモータを駆動制御することにより、ポストキュア用アタッチメント33bが、本圧着された半導体チップ4に当接する状態と、半導体チップ4から離れた状態とに変位することができる。また、ポストキュアヘッド本体部33aには、複数のポストキュア用アタッチメント33bが設けられており、半導体チップ4に当接させる当接面35がすべて共通の高さ位置になるように設定されている。したがって、サーボモータを駆動制御することにより、ポストキュアヘッド部33を下降させると、ポストキュア用アタッチメント33bそれぞれが、複数の半導体チップ4それぞれに当接できるようになっている。本実施形態では、ポストキュア用アタッチメント33bの数は、本圧着用アタッチメント23bの数と同じ数になるように構成されている。すなわち、本圧着ヘッド部23の動作回数とポストキュアヘッド部33の動作回数を共通にすれば、本圧着処理される半導体チップ数とポストキュア処理される半導体チップ数とを同じにすることができるため、ポストキュア処理を本圧着処理時間内に完了させることができる。   The post cure head main body 33a supports the post cure attachment 33b so as to be displaceable in the Z-axis direction. The post cure head body 33a has a servomotor and a ball screw (not shown), and is configured to be able to displace the postcure attachment 33b in the Z-axis direction by controlling the drive of the servomotor. Therefore, by driving and controlling the servomotor, the post cure attachment 33 b can be displaced into a state in which the post cure attachment 33 abuts on the fully crimped semiconductor chip 4 and a state away from the semiconductor chip 4. Further, the post cure head main body 33a is provided with a plurality of post cure attachments 33b, and all the contact surfaces 35 to be in contact with the semiconductor chip 4 are set to have a common height position. . Therefore, when the post cure head unit 33 is lowered by controlling the drive of the servomotor, each of the post cure attachments 33 b can be in contact with each of the plurality of semiconductor chips 4. In the present embodiment, the number of post cure attachments 33 b is configured to be the same as the number of full crimping attachments 23 b. That is, if the number of operations of the pressure bonding head portion 23 and the number of operations of the post cure head portion 33 are made common, the number of semiconductor chips subjected to the pressure bonding treatment can be made equal to the number of semiconductor chips subjected to the post cure treatment. Therefore, the post cure process can be completed within the main crimping process time.

また、ポストキュアヘッド本体部33aには、ポストキュア用ヒータ34が設けられており、ポストキュア用アタッチメント33bに当接した半導体チップ4を加熱できるように構成されている。具体的には、ポストキュアヘッド本体部33aには、ポストキュア用アタッチメント33bの直上部分にカートリッジヒータが内蔵されており、ポストキュア用アタッチメント33bに保持された半導体チップ4がポストキュア温度となるように構成されている。すなわち、ポストキュア用ヒータ34を作動させることにより、カートリッジヒータで発生した熱が伝熱され、ポストキュア用アタッチメント33bを介して半導体チップ4の接着剤7が加熱される。ここで、ポストキュア温度は、本圧着された半導体チップ4の接着剤7を硬化させる温度であり、接着剤7として用いられる熱硬化性樹脂の硬化温度以上、はんだ溶融温度以下に設定されている。このポストキュア温度を所定時間保持することにより本圧着処理後の半導体チップ4の接着剤7を確実に硬化させることができる。なお、本実施形態では、ポストキュアヘッド本体部33aにヒータを備えているが、ポストキュア用ステージ32にヒータを備えてあってもよく、ポストキュアヘッド本体部33aとポストキュア用ステージ32の両方にヒータを備えるものであってもよい。   Further, a post cure heater 34 is provided in the post cure head main body 33 a so as to heat the semiconductor chip 4 in contact with the post cure attachment 33 b. Specifically, in the post cure head main body 33a, a cartridge heater is incorporated immediately above the post cure attachment 33b so that the semiconductor chip 4 held by the post cure attachment 33b has a post cure temperature. Is configured. That is, by operating the post cure heater 34, the heat generated by the cartridge heater is transferred, and the adhesive 7 of the semiconductor chip 4 is heated via the post cure attachment 33b. Here, the post cure temperature is a temperature at which the adhesive 7 of the semiconductor chip 4 subjected to the main pressure bonding is cured, and is set at a temperature higher than the curing temperature of the thermosetting resin used as the adhesive 7 and lower than the solder melting temperature. . By holding the post cure temperature for a predetermined time, the adhesive 7 of the semiconductor chip 4 after the main pressure bonding can be reliably cured. In the present embodiment, the post cure head main body 33a is provided with a heater, but the post cure stage 32 may be provided with a heater, and both the post cure head main body 33a and the post cure stage 32 are provided. May have a heater.

また、ポストキュア用アタッチメント33bは、半導体チップ4に当接し加熱するものである。ポストキュア用アタッチメント33bは、ポストキュアヘッド本体部33aの先端部分に設けられており、吸着テーブル32a上の基板Wと対向するように設けられている。ポストキュア用アタッチメント33bは、ポストキュアヘッド本体部33aに複数個設けられており、同時に複数の半導体チップ4をポストキュア処理できるようになっている。本実施形態では、ポストキュア用アタッチメント33bは、半導体チップ4と当接する当接面35が平坦に形成されており、各ポストキュア用アタッチメント33bの当接面35の高さ位置は共通に形成されている。また、ポストキュア用アタッチメント33bとポストキュアヘッド本体部33aとの間には弾性部材36が設けられており、同時に本圧着する半導体チップ4のZ方向のばらつきを吸収できるようになっている。これにより、本圧着ヘッド部23が下降することにより、複数の半導体チップ4に本圧着用アタッチメント23bが当接し、それぞれの半導体チップ4に確実に当接できるようになっている。   The post cure attachment 33 b is in contact with the semiconductor chip 4 and is heated. The post cure attachment 33b is provided at the tip of the post cure head main body 33a, and is provided to face the substrate W on the suction table 32a. A plurality of post cure attachments 33 b are provided on the post cure head main body 33 a so that a plurality of semiconductor chips 4 can be post cured simultaneously. In the present embodiment, the post cure attachment 33b has a flat contact surface 35 in contact with the semiconductor chip 4, and the height position of the contact surface 35 of each post cure attachment 33b is commonly formed. ing. Further, an elastic member 36 is provided between the post cure attachment 33 b and the post cure head main body 33 a, and can simultaneously absorb variations in the Z direction of the semiconductor chip 4 to be fully crimped. As a result, when the main pressure bonding head portion 23 is lowered, the main pressure bonding attachments 23b are in contact with the plurality of semiconductor chips 4 and can be reliably in contact with the respective semiconductor chips 4.

また、ポストキュア用アタッチメント33bに当接される半導体チップ4には、ポストキュア用ヒータ34からの伝熱によりポストキュア温度まで加熱される。したがって、基板W上に本圧着された複数の半導体チップ4は、ポストキュア用アタッチメント33bに当接しつつ加熱されることにより、半導体チップ4に設けられた接着剤7が熱硬化する。そして、ポストキュアヘッド部33の上昇によりポストキュア用アタッチメント33bが半導体チップ4から離れることにより冷却され、半導体チップ4が下層に存在する基板W又は他の半導体チップ4上に確実に固定される。   The semiconductor chip 4 in contact with the post cure attachment 33 b is heated to the post cure temperature by heat transfer from the post cure heater 34. Therefore, the adhesive 7 provided on the semiconductor chip 4 is thermally cured by heating the plurality of semiconductor chips 4 pressure-bonded onto the substrate W while being in contact with the post cure attachment 33 b. Then, the post cure attachment 33 b is separated from the semiconductor chip 4 by the rise of the post cure head portion 33 and is cooled, so that the semiconductor chip 4 is securely fixed on the substrate W or other semiconductor chip 4 existing in the lower layer.

また、実装装置は、ロボットハンド等の搬送装置(不図示)を備えており、この搬送装置により、仮圧着部1、本圧着部2、ポストキュア処理部3それぞれに基板Wを受け渡しできるようになっている。すなわち、搬送装置は、基板Wを仮圧着部1に搬入し、仮圧着処理が完了すると仮圧着処理後の基板Wを受け取って本圧着部2に搬送する。そして、本圧着処理が完了すると本圧着処理後の基板Wを受け取ってポストキュア処理部3に搬送し、ポストキュア処理が完了すると再度、仮圧着部1に搬送するというように、基板W上に所定の積層半導体5が形成されるまで繰り返し搬送動作が行われる。   In addition, the mounting device is provided with a transfer device (not shown) such as a robot hand so that the substrate W can be delivered to each of the temporary pressure bonding unit 1, the full pressure bonding unit 2 and the post cure processing unit 3 by this transfer device. It has become. That is, the transfer apparatus carries the substrate W into the temporary pressure bonding unit 1, and when the temporary pressure bonding process is completed, receives the substrate W after the temporary pressure bonding process and transfers the substrate W to the main pressure bonding unit 2. Then, when the main pressure bonding process is completed, the substrate W after the main pressure bonding process is received and conveyed to the post cure processing unit 3, and when the post cure process is completed, the substrate W is again conveyed to the temporary pressure bonding section 1. The transfer operation is repeated until the predetermined stacked semiconductor 5 is formed.

また、実装装置は、制御装置を備えており、この制御装置により、仮圧着部1、本圧着部2、ポストキュア処理部3、搬送装置が統括的に制御される。すなわち、これらの駆動ユニット12b、22b、32b、各ヒータ14、24,34が制御されることにより、位置決め、温度調節等が統括的に行われる。   In addition, the mounting device includes a control device, and the temporary pressure bonding unit 1, the full pressure bonding unit 2, the post cure processing unit 3, and the transfer device are integrally controlled by the control device. That is, by controlling these drive units 12b, 22b, 32b and the respective heaters 14, 24, 34, positioning, temperature control, etc. are performed in an integrated manner.

次に、本実施形態の実装装置における実装動作について説明する。   Next, the mounting operation in the mounting apparatus of this embodiment will be described.

まず、仮圧着工程が行われる。すなわち、基板W上に半導体チップ4(この場合、ボトムチップ41)が仮圧着される。具体的には、ロボットハンド等の搬送装置により回路パターンが形成された基板Wが仮圧着部1に搬送され、基板Wが仮圧着用ステージ12に載置される。すなわち、吸着テーブル12a上に基板Wが載置されると、基板Wが所定位置になるように位置決めされた後、吸引孔に吸引力を発生させて吸着テーブル12a上に基板Wが固定される。   First, a temporary pressure bonding step is performed. That is, the semiconductor chip 4 (in this case, the bottom chip 41) is temporarily pressure-bonded onto the substrate W. Specifically, the substrate W on which the circuit pattern is formed is transferred to the temporary pressure bonding unit 1 by a transfer device such as a robot hand, and the substrate W is placed on the temporary pressure bonding stage 12. That is, when the substrate W is placed on the suction table 12a, after the substrate W is positioned so as to be at a predetermined position, a suction force is generated in the suction holes to fix the substrate W on the suction table 12a. .

そして、対象となる1枚のボトムチップ41が仮圧着ヘッド部13の仮圧着用アタッチメント13bに保持されつつ、吸着テーブル12aが移動されることにより、基板W上の特定位置(ボトムチップ仮圧着位置)が仮圧着用アタッチメント13b直下に位置するように位置決めされる(図2参照)。このとき、仮圧着用アタッチメント13bに保持されると仮圧着用ヒータ14によりボトムチップ41に伝熱され、位置決めが完了すると、仮圧着用アタッチメント13bが下降し基板W上にボトムチップ41が載置される。そして、加熱が開始され、所定の仮圧着時間、基板W側に加圧される状態が保持される。すなわち、ボトムチップ41の接着剤7が仮圧着温度になるまで加熱される。そして、仮圧着時間が経過すると仮圧着用アタッチメント13bが上昇することにより、加熱により粘度上昇した接着剤7が冷却され基板W上にボトムチップ41が仮圧着される。そして、基板W上にすべてのボトムチップ41が仮圧着されると、搬送装置により基板Wが仮圧着部1から排出され、本圧着部2に搬送される。なお、本実施形態では、すべてのボトムチップ41が仮圧着される仮圧着処理の合計時間は、次工程の本圧着処理の合計時間を超えないように設定されている。   Then, the suction table 12a is moved while the target single bottom chip 41 is held by the temporary press-fit attachment 13b of the temporary press-fit head portion 13, so that the specific position on the substrate W (bottom tip temporary press-fit position) Is positioned immediately below the temporary press-fit attachment 13b (see FIG. 2). At this time, when held by the temporary press-fit attachment 13 b, the heat is transferred to the bottom chip 41 by the temporary press-fit heater 14, and when positioning is completed, the temporary press-fit attachment 13 b descends and the bottom chip 41 is placed on the substrate W Be done. Then, heating is started, and a state of being pressed to the substrate W side for a predetermined temporary pressure bonding time is maintained. That is, the adhesive 7 of the bottom chip 41 is heated to the temporary pressure bonding temperature. Then, when the temporary pressure bonding time elapses, the temporary pressure bonding attachment 13b ascends, whereby the adhesive 7 whose viscosity is increased by heating is cooled, and the bottom chip 41 is temporarily pressure bonded on the substrate W. Then, when all the bottom chips 41 are temporarily pressure-bonded onto the substrate W, the substrate W is discharged from the temporary pressure-bonding section 1 by the transfer device and transferred to the full-pressure bonding section 2. In the present embodiment, the total time of the temporary pressure bonding process in which all the bottom chips 41 are temporarily pressure bonded is set so as not to exceed the total time of the main pressure bonding process of the next step.

次に、本圧着工程が行われる。すなわち、基板W上のボトムチップ41に対して本圧着処理が行われる。具体的には、ボトムチップ41が仮圧着された基板Wが本圧着部2の吸着テーブル22a上に載置されると吸着保持されることにより基板Wが吸着テーブル22a上に固定される(図3参照)。   Next, the main pressure bonding step is performed. That is, the main pressure bonding process is performed on the bottom chip 41 on the substrate W. Specifically, when the substrate W on which the bottom chip 41 is temporarily pressure-bonded is mounted on the suction table 22a of the main pressure-bonding section 2, the substrate W is fixed by suction by holding (FIG. 3).

そして、本圧着ヘッド部23の本圧着用アタッチメント23bが下降することにより、本圧着用アタッチメント23bが複数のボトムチップ41に当接し、さらに下降することによりボトムチップ41を加圧しつつ、本圧着用ヒータ24により加熱される(図3(b))。すなわち、本圧着用アタッチメント23bと同数のボトムチップ41が同時に加熱加圧され、所定の本圧着時間、加熱されることによりバンプのはんだ6が溶融する。その後、本圧着用アタッチメント23bが上昇することにより溶融したはんだ6が冷却されて固化されることにより、ボトムチップ41の端子8と基板Wの回路パターンとが電気的に接続される。このように本圧着用アタッチメント23bの数と同数の基板W上のボトムチップ41が次々に本圧着される。そして、基板W上のすべてのボトムチップ41が本圧着されると、搬送装置により基板Wが本圧着部2から排出され、ポストキュア処理部3に搬送される。   Then, the main pressure-bonding attachment 23b of the main pressure-bonding head portion 23 descends, whereby the main pressure-bonding attachment 23b abuts on the plurality of bottom chips 41, and further descends while pressing the bottom chip 41. It is heated by the heater 24 (FIG. 3 (b)). That is, the bottom chips 41 of the same number as the final crimping attachment 23b are simultaneously heated and pressurized, and the solder 6 of the bumps is melted by being heated for a predetermined final crimping time. Thereafter, the main-pressing attachment 23b ascends to cool and solidify the melted solder 6, whereby the terminal 8 of the bottom chip 41 and the circuit pattern of the substrate W are electrically connected. As described above, the bottom chips 41 on the substrate W in the same number as the number of the final crimping attachments 23b are successively subjected to the final crimping. Then, when all the bottom chips 41 on the substrate W are fully crimped, the substrate W is discharged from the fully crimped portion 2 by the transfer device and transferred to the post cure processing portion 3.

次に、ポストキュア処理工程が行われる。すなわち、基板W上のボトムチップ41に対してポストキュア処理が行われる。具体的には、ボトムチップ41が本圧着された基板Wがポストキュア処理部3の吸着テーブル32a上に載置されると吸着保持されることにより基板Wが吸着テーブル32a上に固定される(図4参照)。そして、ポストキュアヘッド部33のポストキュア用アタッチメント33bが下降することにより、ポストキュア用アタッチメント33bが複数のボトムチップ41に当接し、本圧着用ヒータ24により加熱される(図4(b))。すなわち、ポストキュア用アタッチメント33bと同数のボトムチップ41が同時に加熱され、所定のポストキュア処理時間、加熱されることによりボトムチップ41の接着剤7の硬化温度まで加熱され、その状態で保持される。その後、ポストキュア用アタッチメント33bが上昇することによりボトムチップ41が基板W上に固定される。このようにして、ポストキュア用アタッチメント33bの数と同数の基板W上のボトムチップ41が次々にポストキュア処理される。そして、基板W上のすべてのボトムチップ41がポストキュア処理されると、搬送装置により基板Wがポストキュア処理部3から排出される。なお、本実施形態では、すべてのボトムチップ41がポストキュア処理される合計時間は、本圧着処理の合計時間を超えないように設定されている。すなわち、ポストキュア用アタッチメント33bの数を本圧着用アタッチメント23bの数と同じか、ポストキュア用アタッチメント33bの数を多くすることで本圧着処理の合計時間を超えないように設定することができる。これにより本圧着処理を行っている時間内に、ポストキュア処理を完了することができるため、例えば、本圧着部2で本圧着処理と、接着剤7の硬化まで行う場合に比べて、本圧着部2における処理時間を延ばす必要がなく、接着剤7の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて接着剤7を確実に硬化させることができる。   Next, a post cure process is performed. That is, the post cure process is performed on the bottom chip 41 on the substrate W. Specifically, when the substrate W on which the bottom chip 41 is fully pressure-bonded is mounted on the suction table 32 a of the post cure processing unit 3, the substrate W is fixed on the suction table 32 a by suction holding ( See Figure 4). Then, the post cure attachment 33b of the post cure head portion 33 descends, so that the post cure attachment 33 b abuts on the plurality of bottom chips 41 and is heated by the full pressure bonding heater 24 (FIG. 4 (b)). . That is, the bottom chips 41 as many as the post cure attachments 33b are simultaneously heated and heated to a curing temperature of the adhesive 7 of the bottom chips 41 by being heated for a predetermined post curing time, and held in that state . After that, the bottom chip 41 is fixed on the substrate W by raising the post cure attachment 33 b. In this manner, the bottom chips 41 on the substrate W as many as the number of the post cure attachments 33 b are sequentially post cured. Then, when all the bottom chips 41 on the substrate W are post-cured, the substrate W is discharged from the post-cure processing unit 3 by the transfer device. In the present embodiment, the total time in which all the bottom chips 41 are post-cured is set so as not to exceed the total time of the main crimping process. That is, the number of post cure attachments 33b can be set equal to the number of main pressure attachment 23b or by increasing the number of post cure attachments 33b so that the total time of the main pressure bonding process does not exceed. As a result, the post curing process can be completed within the time during which the main pressure bonding process is performed. For example, compared with the case where the main pressure bonding process and the curing of the adhesive 7 are performed in the main pressure bonding unit 2, the main pressure bonding There is no need to extend the processing time in the part 2 and the time required for curing of the adhesive 7 does not newly occur. Therefore, it is possible to reliably cure the adhesive 7 while suppressing an increase in the tact time of the entire mounting.

次に、基板W上にボトムチップ41上に積層チップ42を実装するため、ボトムチップ41が圧着された基板Wが仮圧着部1に搬送される。そして、仮圧着部1でボトムチップ41上に積層チップ42が仮圧着され、続いて本圧着される(図5、図6参照)。具体的には、上述したボトムチップ41の仮圧着処理、本圧着処理と同様に行われる。ここで、ボトムチップ41と積層チップ42とでは端子8数が異なっており、通常、ボトムチップ41の方が端子8数が少ない。そのため、従来のように、ボトムチップ41上に積層チップ42を本圧着させると、ボトムチップ41の接着剤7の硬化が十分ではないため、ボトムチップ41の各端子8が本圧着部2における加圧に耐えられず、ボトムチップ41のはんだ6による接続部が損傷する現象が見られた。ところが、本実施形態では、ボトムチップ41に対してポストキュア処理部3で接着剤7が十分に硬化されるため、ボトムチップ41上に積層チップ42を本圧着してもボトムチップ41の接着剤7が本圧着部2の加圧力に耐えることができ、ボトムチップ41のはんだ6による接続部の損傷を回避することができる。そして、仮圧着及び本圧着された積層チップ42に対して、上述したポストキュア処理(図7参照)が行われることによりボトムチップ41上に積層チップ42が実装される。   Next, in order to mount the laminated chip 42 on the bottom chip 41 on the substrate W, the substrate W on which the bottom chip 41 is pressure bonded is conveyed to the temporary pressure bonding unit 1. Then, the laminated chip 42 is temporarily pressure-bonded onto the bottom chip 41 by the temporary pressure-bonding section 1 and subsequently, the pressure bonding is performed (see FIGS. 5 and 6). Specifically, it is carried out in the same manner as the temporary press-bonding process and the main pressure-bonding process of the bottom chip 41 described above. Here, the number of terminals 8 is different between the bottom chip 41 and the laminated chip 42, and the number of terminals 8 is generally smaller in the bottom chip 41. Therefore, when the laminated chip 42 is fully crimped on the bottom chip 41 as in the prior art, the curing of the adhesive 7 of the bottom chip 41 is not sufficient. The phenomenon that the connection part by the solder 6 of the bottom chip 41 can not withstand pressure was observed. However, in the present embodiment, the adhesive 7 is sufficiently cured on the bottom chip 41 by the post cure processing unit 3, so the adhesive of the bottom chip 41 is obtained even if the laminated chip 42 is finally crimped on the bottom chip 41. 7 can withstand the pressing force of the main crimping portion 2 and damage to the connection portion of the bottom chip 41 due to the solder 6 can be avoided. Then, the laminated chip 42 is mounted on the bottom chip 41 by performing the above-described post-cure process (see FIG. 7) on the laminated chip 42 that has been temporarily and permanently pressure-bonded.

このように、積層チップ42についても、上述したボトムチップ41と同様に、仮圧着部1、本圧着部2、ポストキュア処理部3を経ることにより、精度よく積層チップ42がボトムチップ41上に実装される。そして、これを繰り返すことにより、複数層の積層チップ42がボトムチップ41上に実装され、基板W上に積層半導体5が形成される。   As described above, also for the laminated chip 42, the laminated chip 42 is accurately placed on the bottom chip 41 by passing through the temporary pressure bonding unit 1, the full pressure bonding unit 2, and the post cure processing unit 3 as in the bottom chip 41 described above. Implemented. Then, by repeating this, the multilayer chip 42 of a plurality of layers is mounted on the bottom chip 41, and the multilayer semiconductor 5 is formed on the substrate W.

以上より、本実施形態における実装装置及び実装方法によれば、半導体チップ4の接着剤7を硬化させるポストキュア処理部3を備えているため、本圧着部2で本圧着された半導体チップ4の接着剤7を確実に硬化させることができる。そして、ポストキュア処理部3は、本圧着処理時間内に接着剤7を硬化させるため、接着剤7の硬化処理を圧着処理に必要な処理時間内に行うことができる。したがって、本圧着部2で本圧着処理と、接着剤7の硬化まで行う場合に比べて、本圧着部2における処理時間を延ばす必要がなく、接着剤7の硬化に要する時間が新たに発生することがない。よって、実装全体のタクトタイムが長くなるのを抑えて、半導体チップ4を確実に積層実装することができる。   As described above, according to the mounting apparatus and mounting method in the present embodiment, the post cure processing unit 3 for curing the adhesive 7 of the semiconductor chip 4 is provided. The adhesive 7 can be cured reliably. Then, since the post cure processing unit 3 cures the adhesive 7 within the main pressure bonding processing time, the curing processing of the adhesive 7 can be performed within the processing time required for the pressure bonding processing. Therefore, it is not necessary to extend the processing time in the main pressure bonding section 2 as compared to the case where the main pressure bonding section 2 performs the main pressure bonding process and the curing of the adhesive 7, and the time required for the hardening of the adhesive 7 newly occurs. I have not. Therefore, the semiconductor chip 4 can be reliably stacked and mounted while suppressing an increase in the tact time of the entire mounting.

また、上記実施形態では、基板Wが枚葉タイプであり、仮圧着部1、本圧着部2、ポストキュア処理部3にそれぞれロボットハンド等の搬送装置によって基板Wが受け渡されることにより搬送される場合について説明したが、基板Wが一方向に延びる帯形状であって、仮圧着部1、本圧着部2、ポストキュア処理部3に基板Wの受け渡されることなく順次搬送され、それぞれ処理される構成であってもよい。すなわち、帯形状の基板Wは、図8に示すように、実装処理される複数の実装領域が基板Wの延びる方向に間欠的に配列されている。本実施形態では、紙面右側から順に、実装領域A、実装領域B、実装領域Cがこの順に設定されている。   Further, in the above embodiment, the substrate W is a sheet-fed type, and the substrate W is transported by being delivered to the temporary press bonding unit 1, the final press bonding unit 2, and the post cure processing unit 3 by a transfer device such as a robot hand. The case where the substrate W is in the form of a strip extending in one direction is sequentially transported without being transferred to the temporary pressure-bonding section 1, the final pressure-bonding section 2, and the post cure processing section 3. The configuration may be different. That is, as shown in FIG. 8, a plurality of mounting areas to be mounted are intermittently arranged in the direction in which the substrate W extends, as shown in FIG. 8. In the present embodiment, the mounting area A, the mounting area B, and the mounting area C are set in this order from the right side of the drawing.

実装装置は、図9に示すように、仮圧着部1、本圧着部2、ポストキュア処理部3が一方向に配列されて設けられており、帯形状の基板Wが載置できる共通の吸着ステージ92が基台91上に設けられている。そして、仮圧着ヘッド部13、本圧着ヘッド部23、ポストキュアヘッド部33が、実装領域A〜Cに対して所定実装位置に移動するように構成されている。そして、吸着ステージ92は、基板Wを吸着した状態で仮圧着部1、本圧着部2、ポストキュア処理部3の配列方向に移動できるように構成されている。すなわち、基板W上の実装領域A〜Cに対してそれぞれの処理が完了すると、吸着テーブル92が移動することにより基板Wを移動させ、各実装領域A〜Cに対して次の処理が行える位置に基板W全体を移動させるようになっている。   In the mounting apparatus, as shown in FIG. 9, the temporary pressure bonding unit 1, the full pressure bonding unit 2, and the post cure processing unit 3 are arranged in one direction, and a common suction on which the band-shaped substrate W can be placed. A stage 92 is provided on the base 91. The temporary press-bonding head unit 13, the full-press-bonding head unit 23, and the post cure head unit 33 are configured to move to the predetermined mounting position with respect to the mounting areas A to C. The suction stage 92 is configured to be movable in the arrangement direction of the temporary pressure bonding unit 1, the full pressure bonding unit 2, and the post cure processing unit 3 in a state where the substrate W is suctioned. That is, when the respective processing is completed for the mounting areas A to C on the substrate W, the suction table 92 is moved to move the substrate W, and the positions where the next processing can be performed for each of the mounting areas A to C The entire substrate W is moved.

具体的には、図9(a)に示すように、基板Wにおける実装領域Aに対して仮圧着部1で仮圧着処理が完了すると、吸着ステージ92を移動させて実装領域Aを本圧着処理部に移動させる(図9(b))。このとき、実装領域Bが仮圧着部1に搬送され、実装領域Aの本圧着処理中に実装領域Bの仮圧着処理が行われる。実装領域Aに対して本圧着処理が完了すると、実装領域Aがポストキュア処理部3に搬送されてポストキュア処理が行われる(図9(c))。このとき、実装領域Bが本圧着部2に搬送され、実装領域Cが仮圧着部1に搬送されて、実装領域Aのポストキュア処理中に実装領域Bの本圧着処理、実装領域Cの仮圧着処理が行われる。このようにして、仮圧着処理、本圧着処理、ポストキュア処理の一連の実装処理が順次行われるようになっている。そして、積層半導体5を形成する場合には、ボトムチップ41のポストキュア処理が完了した後、ボトムチップ41が実装された実装領域Aが仮圧着部1に位置するまで戻りながら移動し、実装領域Aに対して再度、一連の実装処理が行われることによりボトムチップ41上に積層チップ42が実装される。これを繰り返すことにより、基板W上の実装領域A〜Cに対して積層半導体5が形成される。このような構成であれば、仮圧着処理、本圧着処理、ポストキュア処理が行われる際に基板Wを受け渡すための基板W受け渡し時間を抑えることができ、全体の実装処理のタクトタイムを抑えることができる。   Specifically, as shown in FIG. 9A, when the temporary press-bonding process is completed at the temporary press-bonding section 1 with respect to the mounting area A of the substrate W, the suction stage 92 is moved to fully press-bond the mounting area A. Move to the department (Fig. 9 (b)). At this time, the mounting area B is conveyed to the temporary pressure bonding unit 1, and the temporary pressure bonding process of the mounting area B is performed during the main pressure bonding process of the mounting area A. When the pressure bonding process is completed on the mounting area A, the mounting area A is transported to the post cure processing unit 3 and the post cure process is performed (FIG. 9C). At this time, the mounting area B is conveyed to the main pressure-bonding section 2 and the mounting area C is conveyed to the temporary pressure-bonding section 1, and during the post curing process of the mounting area A, the main pressure-bonding processing of the mounting area B A crimping process is performed. In this way, a series of mounting processes, that is, the temporary pressure bonding process, the main pressure bonding process, and the post curing process, are sequentially performed. Then, in the case of forming the laminated semiconductor 5, after the post curing process of the bottom chip 41 is completed, the mounting area A on which the bottom chip 41 is mounted moves while returning until it is positioned at the temporary pressure bonding portion 1. The stacked chip 42 is mounted on the bottom chip 41 by performing a series of mounting processes on A again. By repeating this, the stacked semiconductor 5 is formed on the mounting areas A to C on the substrate W. With such a configuration, the substrate W delivery time for delivering the substrate W can be suppressed when the temporary pressure bonding process, the main pressure bonding process, and the post curing process are performed, and the tact time of the entire mounting process can be suppressed. be able to.

また、上記実施形態では、ポストキュアヘッド部33と本圧着ヘッド部23とが独立して接離動作する例について説明したが、ポストキュアヘッド部33と本圧着ヘッド部23とが同調して接離動作させてポストキュア処理が本圧着処理時間内に完了するように構成してもよい。ここで、図8は、帯状の基板W上の実装領域に対して本圧着処理とポストキュア処理が行われる状態を示示しており、破線は本圧着ヘッド部23を示し、2点鎖線はポストキュアヘッド部33を示している。そして、処理が行われた後の半導体チップ4は有色で示している。   In the above embodiment, an example in which the post cure head portion 33 and the full pressure bonding head portion 23 are independently moved in contact with each other has been described. However, the post cure head portion 33 and the full pressure bonding head portion 23 are in phase contact with each other. The release operation may be performed to complete the post curing process within the main crimping process time. Here, FIG. 8 shows a state where the main pressure bonding process and the post curing process are performed on the mounting area on the strip-like substrate W, the broken line indicates the main pressure bonding head portion 23, and the two-dot chain line indicates the post. The cure head unit 33 is shown. The semiconductor chip 4 after the processing is shown in color.

まず、本圧着処理が完了した実装領域Aがポストキュア処理され、仮圧着処理が完了した実装領域Bが本圧着処理される。すなわち、図8(a)に示すように、実装領域Aの上段部にポストキュアヘッド部33が位置決めされ、実装領域Bの上段部に本圧着ヘッド部23が位置決めされる。そして、ポストキュアヘッド部33と本圧着ヘッド部23とが同時に下降して、それぞれ処理が行われることにより、実装領域Aの上段部に対してポストキュア処理が完了し、実装領域Bの上段部に対して本圧着処理が完了する(図8(b))。次に、図8(b)に示すように、ポストキュアヘッド部33、本圧着ヘッド部23が、実装領域Aの中段部、実装領域Bの中段部にそれぞれ移動して処理を行うことにより、実装領域Aの中段部、実装領域Bの中段部の各処理が完了する(図8(c))。同様に、実装領域A、実装領域Bの下段部についても、同様にして処理が行われることにより、最終的に、実装領域Aのポストキュア処理が完了し、同時に実装領域Bの本圧着処理が完了する(図8(d))。これにより、装置構成的にポストキュア処理を本圧着処理時間内に完了させることができる。   First, the mounting area A in which the main pressure bonding processing is completed is post-cured, and the mounting area B in which the temporary pressure bonding processing is completed is main pressure bonding processing. That is, as shown in FIG. 8A, the post cure head 33 is positioned in the upper part of the mounting area A, and the main crimping head 23 is positioned in the upper part of the mounting area B. Then, the post cure processing is completed for the upper stage portion of the mounting area A by the post cure head portion 33 and the full pressure bonding head portion 23 being simultaneously lowered and processed respectively, and the upper stage portion of the mounting area B The main crimping process is completed (FIG. 8 (b)). Next, as shown in FIG. 8 (b), the post cure head 33 and the full crimping head 23 move to the middle part of the mounting area A and the middle part of the mounting area B, respectively, to perform processing. The processes in the middle stage portion of the mounting area A and the middle stage portion of the mounting area B are completed (FIG. 8C). Similarly, by performing the same processing on the lower part of mounting area A and mounting area B, the post cure processing of mounting area A is finally completed, and at the same time the main pressure bonding processing of mounting area B is completed. It is completed (FIG. 8 (d)). As a result, post cure processing can be completed within the time of the main pressure bonding processing in terms of apparatus configuration.

また、上記実施形態では、仮圧着部1、本圧着部2、ポストキュア処理部3がそれぞれ1台ずつ配置される例について説明したが、ポストキュア処理部3の後、一連の仮圧着部1、本圧着部2、ポストキュア処理部3が1回以上繰り返して配置される構成でもよい。この構成であれば、ポストキュア処理部3で処理した後、仮圧着部1に搬送する必要がなく、基板Wを一方向に搬送することにより積層半導体5を形成することができる。   Moreover, although the said embodiment demonstrated the example in which one temporary crimping part 1, one final crimping part 2, and one post cure process part 3 are each arrange | positioned, after the post cure process part 3, a series of temporary crimp parts 1 The final pressure bonding unit 2 and the post cure processing unit 3 may be repeatedly disposed one or more times. With this configuration, after being processed by the post cure processing unit 3, there is no need to transfer the substrate W to the temporary pressure bonding unit 1, and the stacked semiconductor 5 can be formed by transferring the substrate W in one direction.

また、上記実施形態では、基板Wが吸着テーブル12a、22a、32aによりX軸方向、Y軸方向、θ方向に移動する例について説明したが、基板Wを把持する把持ユニットがX軸方向、Y軸方向、θ方向に移動し、基板Wを載置するステージが固定されている構成であってもよい。すなわち、仮圧着ヘッド部13、本圧着ヘッド部23、ポストキュアヘッド部33が、それぞれに対応するステージのZ軸上に配置されており、ステージに対してZ軸方向に移動し、半導体チップ4を基板W側に加圧できるように構成する。そして、仮圧着処理、本圧着処理、ポストキュア処理を行う場合には、把持ユニットが、基板W上の処理対象となる半導体チップ4がステージ上に移動させて位置決めし、対象となる半導体チップ4がステージ上に載置された状態で仮圧着ヘッド部13、本圧着ヘッド部23、ポストキュアヘッド部33が下降し、各処理を行うように構成してもよい。この構成において、ステージは、基板W全体を裏面から支持するものであってもよいし、処理対象となる半導体チップ4が載置された基板Wの載置領域のみを裏面から支持するものであってもよい。処理対象となる半導体チップ4の載置領域のみを裏面から支持する構成にすることにより、各処理で与えられる熱が、対象領域に隣接する位置に位置する半導体チップ4に伝熱するのを防止することができるため、対象領域に隣接する位置の半導体チップ4が処理前にもかかわらず接着剤7が硬化してしまう問題を回避することができる。   In the above embodiment, an example in which the substrate W is moved in the X-axis direction, the Y-axis direction, and the θ direction by the suction tables 12a, 22a, and 32a has been described. The stage which moves in the axial direction and in the θ direction and mounts the substrate W may be fixed. That is, the temporary press-fit head 13, the final press-fit head 23, and the post cure head 33 are disposed on the Z axis of the corresponding stage, and move in the Z axis direction with respect to the stage. Are configured to be pressed against the substrate W side. Then, when performing the temporary pressure bonding process, the main pressure bonding process, and the post cure process, the holding unit moves the semiconductor chip 4 to be processed on the substrate W onto the stage and positions it, The temporary press-fit head 13, the final press-fit head 23, and the post cure head 33 may be lowered in a state where they are placed on the stage, and each process may be performed. In this configuration, the stage may support the entire substrate W from the back surface, or supports only the mounting area of the substrate W on which the semiconductor chip 4 to be processed is mounted from the back surface. May be By supporting only the mounting area of the semiconductor chip 4 to be processed from the back surface, the heat given in each process is prevented from being transferred to the semiconductor chip 4 located at the position adjacent to the target area. Since the semiconductor chip 4 at a position adjacent to the target area is not treated, the problem of hardening of the adhesive 7 can be avoided.

1 仮圧着部
2 本圧着部
3 ポストキュア処理部
4 半導体チップ
5 積層半導体
6 はんだ
7 接着剤
13 仮圧着ヘッド部
23 本圧着ヘッド部
33 ポストキュアヘッド部
43 バンプ面
W 基板
DESCRIPTION OF SYMBOLS 1 temporary pressure bonding part 2 pressure bonding parts 3 post cure processing part 4 semiconductor chip 5 laminated semiconductor 6 solder 7 adhesive 13 temporary pressure bonding head part 23 pressure bonding head part 33 post cure head part 43 bump surface W substrate

Claims (7)

バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着部と、
前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着部と、
を備える実装装置であって、
前記本圧着部における本圧着処理時間内に、前記本圧着部で本圧着された半導体チップの接着剤を硬化させるポストキュア処理部をさらに備えることを特徴とする実装装置。
A temporary pressure bonding portion for temporarily pressing a semiconductor chip on which an adhesive is provided in advance on the bump surface side;
A main pressure bonding section for solder-connecting the semiconductor chip temporarily pressure-bonded by the temporary pressure-bonding section;
A mounting device comprising
The mounting apparatus further comprising a post cure processing unit that cures the adhesive of the semiconductor chip that is permanently pressure bonded by the main pressure bonding unit within a final pressure bonding processing time of the main pressure bonding unit.
前記半導体チップを実装する基板は、一方向に延びる帯形状を有しており、前記仮圧着部、前記本圧着部、及び、前記ポストキュア処理部がこの順で前記基板の延びる方向に配列されて設けられており、前記基板の搬送に伴って、これらが順次処理されることを特徴とする請求項1に記載の実装装置。   The substrate on which the semiconductor chip is mounted has a band shape extending in one direction, and the temporary pressure-bonding portion, the final pressure-bonding portion, and the post-curing portion are arranged in this order in the direction in which the substrate extends. The mounting apparatus according to claim 1, wherein the mounting apparatus is provided to sequentially process the substrates as the substrate is transported. 実装された半導体チップ上に別の半導体チップを実装するための仮圧着部及び本圧着部が、先に実装された半導体チップを実装するための仮圧着部及び本圧着部とは別に設けられており、ポストキュア処理部は、先に実装された半導体チップを実装するための本圧着部と、その次に実装される半導体チップを実装するための仮圧着部との間に配置されていることを特徴とする請求項1または2に記載の実装装置。   A temporary compression bonding part and a main compression bonding part for mounting another semiconductor chip on the mounted semiconductor chip are provided separately from the temporary compression bonding part and the main compression bonding part for mounting the semiconductor chip mounted earlier. The post cure processing unit is disposed between the main pressure bonding unit for mounting the semiconductor chip mounted earlier and the temporary pressure bonding unit for mounting the semiconductor chip mounted next. The mounting apparatus according to claim 1 or 2, characterized in that 前記本圧着部には、半導体チップを基板側に押圧する本圧着ヘッド部が基板に対して接離動作可能に設けられており、前記ポストキュア処理部は、この本圧着ヘッド部と同調して基板に対して接離動作可能なポストキュアヘッド部を備えていることを特徴とする請求項1〜3のいずれかに記載の実装装置。   The main pressure-bonding section is provided with a main pressure-bonding head section for pressing the semiconductor chip toward the substrate side so as to be able to move in contact with the substrate, and the post cure processing section is synchronized with the main pressure-bonding head section. The mounting apparatus according to any one of claims 1 to 3, further comprising a post cure head portion capable of moving in and out of contact with the substrate. 前記ポストキュアヘッド部には、前記接着剤をはんだ融点以下に加熱するヒータが設けられていることを特徴とする請求項4に記載の実装装置。   The mounting apparatus according to claim 4, wherein the post cure head unit is provided with a heater for heating the adhesive to a temperature equal to or lower than a solder melting point. バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着工程と、
前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着工程と、
を有する実装方法であって、
前記本圧着工程における本圧着処理時間内に、前記本圧着工程で本圧着された半導体チップの接着剤を硬化させるポストキュア処理工程をさらに備えることを特徴とする実装方法。
A temporary pressure bonding step of temporarily pressing a semiconductor chip on which an adhesive is provided in advance on the bump surface side;
A main pressure bonding step of solder-connecting the semiconductor chip temporarily bonded at the temporary pressure bonding portion;
An implementation method having
The method according to claim 1, further comprising a post cure treatment step of curing the adhesive of the semiconductor chip that has been permanently pressure bonded in the main pressure bonding step within the main pressure bonding treatment time in the main pressure bonding step.
前記仮圧着工程と前記本圧着工程とを複数回繰り返して基板上に複数層の半導体チップを実装する実装方法であって、
前記ポストキュア処理工程は、先に実装される半導体チップを実装するための本圧着工程の後、実装された半導体チップ上に実装される半導体チップを実装するための仮圧着工程の前に行われることを特徴とする請求項6に記載の実装方法。
A mounting method for mounting a plurality of semiconductor chips on a substrate by repeating the temporary pressure bonding process and the main pressure bonding process a plurality of times,
The post curing process is performed after the main pressure bonding process for mounting the semiconductor chip to be mounted first, and before the temporary pressure bonding process for mounting the semiconductor chip to be mounted on the mounted semiconductor chip. The implementation method according to claim 6, characterized in that:
JP2017241675A 2017-12-18 2017-12-18 Mounting device and mounting method Active JP7023700B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017241675A JP7023700B2 (en) 2017-12-18 2017-12-18 Mounting device and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017241675A JP7023700B2 (en) 2017-12-18 2017-12-18 Mounting device and mounting method

Publications (2)

Publication Number Publication Date
JP2019110187A true JP2019110187A (en) 2019-07-04
JP7023700B2 JP7023700B2 (en) 2022-02-22

Family

ID=67180127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017241675A Active JP7023700B2 (en) 2017-12-18 2017-12-18 Mounting device and mounting method

Country Status (1)

Country Link
JP (1) JP7023700B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007531A1 (en) * 2009-07-17 2011-01-20 住友ベークライト株式会社 Method for manufacturing electronic component and electronic component
JP2011029350A (en) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd Method for manufacturing electronic component, and electronic component
WO2013133015A1 (en) * 2012-03-07 2013-09-12 東レ株式会社 Method and apparatus for manufacturing semiconductor device
JP2016201418A (en) * 2015-04-08 2016-12-01 積水化学工業株式会社 Adhesive film for joining semiconductor, and manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007531A1 (en) * 2009-07-17 2011-01-20 住友ベークライト株式会社 Method for manufacturing electronic component and electronic component
JP2011029350A (en) * 2009-07-24 2011-02-10 Sumitomo Bakelite Co Ltd Method for manufacturing electronic component, and electronic component
WO2013133015A1 (en) * 2012-03-07 2013-09-12 東レ株式会社 Method and apparatus for manufacturing semiconductor device
JP2016201418A (en) * 2015-04-08 2016-12-01 積水化学工業株式会社 Adhesive film for joining semiconductor, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP7023700B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
JP5602439B2 (en) Heating device and manufacturing method of mounting body
JP2011151259A (en) Method of manufacturing packaging body and device of packaging
KR20190057114A (en) Semiconductor chip mounting apparatus and semiconductor device manufacturing method
JP2016162985A (en) Semiconductor device manufacturing method
US10568245B2 (en) Electronic-component mounting apparatus
JP6234277B2 (en) Crimping head, mounting apparatus and mounting method using the same
JPWO2016158935A1 (en) Semiconductor device manufacturing method, semiconductor mounting device, and memory device manufactured by semiconductor device manufacturing method
JP6140531B2 (en) Semiconductor chip bonding apparatus and semiconductor chip bonding method
JP2016152393A (en) Mounting device and mounting method
JP2019110187A (en) Mounting device and mounting method
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
JP4640380B2 (en) Mounting method of semiconductor device
KR20210052774A (en) System for flip chip bonding and method for flip chip bonding using the same
JP6457400B2 (en) Mounting apparatus and mounting method
JP5608829B1 (en) Component mounting equipment
JP5098939B2 (en) Bonding apparatus and bonding method
JP6461822B2 (en) Semiconductor device mounting method and mounting apparatus
KR102372519B1 (en) mounting device
JP6789791B2 (en) Semiconductor device manufacturing equipment and manufacturing method
JPWO2016125763A1 (en) Mounting apparatus and mounting method
JP2020074384A (en) Mounting device and mounting method
KR20200051608A (en) Crimping head and mounting device
JP2002343833A (en) Semiconductor mounting apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7023700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150