JP6515318B2 - Method of manufacturing crystalline laminated structure and semiconductor device - Google Patents

Method of manufacturing crystalline laminated structure and semiconductor device Download PDF

Info

Publication number
JP6515318B2
JP6515318B2 JP2014195870A JP2014195870A JP6515318B2 JP 6515318 B2 JP6515318 B2 JP 6515318B2 JP 2014195870 A JP2014195870 A JP 2014195870A JP 2014195870 A JP2014195870 A JP 2014195870A JP 6515318 B2 JP6515318 B2 JP 6515318B2
Authority
JP
Japan
Prior art keywords
thin film
crystalline
film
crystalline oxide
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014195870A
Other languages
Japanese (ja)
Other versions
JP2016066756A (en
Inventor
真也 織田
真也 織田
章夫 高塚
章夫 高塚
俊実 人羅
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2014195870A priority Critical patent/JP6515318B2/en
Publication of JP2016066756A publication Critical patent/JP2016066756A/en
Application granted granted Critical
Publication of JP6515318B2 publication Critical patent/JP6515318B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体装置の製造に用いられる結晶性積層構造体の製造方法および半導体装置に関する。   The present invention relates to a method of manufacturing a crystalline laminated structure used for manufacturing a semiconductor device and a semiconductor device.

従来、透明導電膜は、太陽電池用の透明電極またはフラットパネルディスプレイ用の透明電極として用いられてきた。これらの用途においては、透明性は波長400nm〜800nmの可視域において重要視されており、錫をドープした酸化インジウム(ITO)、フッ素をドープした酸化錫(FTO)、アルミニウムをドープした酸化亜鉛(AZO)が代表的な透明導電性材料として知られている。   Conventionally, transparent conductive films have been used as transparent electrodes for solar cells or as transparent electrodes for flat panel displays. In these applications, transparency is important in the visible region of wavelengths 400 nm to 800 nm, and tin-doped indium oxide (ITO), fluorine-doped tin oxide (FTO), aluminum-doped zinc oxide ( AZO) is known as a representative transparent conductive material.

特許文献1には、Ga結晶からなり、Sn、Ge、Si、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、Wの少なくともひとつの元素をドーパントとする紫外透明導電膜が、400nm付近の青色光や、より短波長の紫外線を十分に透過させることができ、紫外発光デバイス用透明電極、紫外太陽光発電用透明電極、生体材料分析用透明電極、紫外レーザー加工用帯電防止膜等として有用であることが記載されている。また、特許文献1によれば、Ga結晶の導電性は、酸素欠陥またはドーパント元素を加えることによって発現させることができると記載されており、GaやZnGaについては、単結晶試料および多結晶試料によって、透明導電材料となり得ることが確認されているが、従来は、これらを薄膜にして、かつ、透明導電性を付与することができなかった旨記載されている。 Patent Document 1 discloses an ultraviolet transparent conductive film made of a Ga 2 O 3 crystal and containing at least one element of Sn, Ge, Si, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, and W as a dopant. Can transmit blue light near 400 nm and ultraviolet light of shorter wavelength sufficiently, and it is a transparent electrode for ultraviolet light emitting devices, a transparent electrode for ultraviolet photovoltaic power generation, a transparent electrode for biomaterial analysis, charging for ultraviolet laser processing It is described that it is useful as a protective film etc. Moreover, according to Patent Document 1, it is described that the conductivity of the Ga 2 O 3 crystal can be expressed by adding an oxygen defect or a dopant element, and for Ga 2 O 3 and ZnGa 2 O 4 , Although it has been confirmed that a single crystal sample and a polycrystal sample can be used as a transparent conductive material, conventionally, it is described that it was not possible to make these into thin films and to impart transparent conductivity. .

非特許文献1には、Ga単結晶にGe又はTiをドープすることにより導電率が上昇したことが記載されている。非特許文献2には、Ga単結晶に族元素であるSnをドープすることにより10-9から38Ω-1cm-1の範囲で導電率が上昇したことが記載されている。 Non-Patent Document 1 describes that the conductivity is increased by doping Ge or Ti into a Ga 2 O 3 single crystal. Non-Patent Document 2 describes that the conductivity is increased in the range of 10 −9 to 38 Ω −1 cm −1 by doping the Ga 2 O 3 single crystal with Sn that is a group element.

特許文献2には、Ga系単結晶に、Si、Hf、Ge、Sn、TiまたはZrをドーピングすると、低抵抗の膜が得られることが記載されており、このように、従来のGa系膜には、導電率を向上させたり、電気抵抗を低下させたりする目的で、主にIV族元素のドーパントが用いられてきた。 Patent Document 2 describes that when Si, Hf, Ge, Sn, Ti, or Zr is doped into a Ga 2 O 3 -based single crystal, a low resistance film can be obtained. In the Ga 2 O 3 -based film, a dopant of a Group IV element has mainly been used for the purpose of improving the conductivity and decreasing the electrical resistance.

また、その他の例として、特許文献3には、大口径のサファイア基板表面に液相エピタキシャル法によって育成されたβ−Ga単結晶膜を有するβ−Ga単結晶膜付基板が記載されており、特に、成膜時に酸化鉛(PbO)やフッ化鉛(PbF)を使ってβ−Ga多結晶を溶融させ、これに酸化ホウ素(B)又は五酸化バナジウム(V)を添加することで、安価でかつ簡易にβ−Ga単結晶膜を有するβ−Ga単結晶膜付基板を製造できることが記載されている。 As another example, Patent Document 3 discloses a substrate with a β-Ga 2 O 3 single crystal film having a β-Ga 2 O 3 single crystal film grown on a large diameter sapphire substrate by liquid phase epitaxial method. In particular, lead oxide (PbO) or lead fluoride (PbF 2 ) is used to melt β-Ga 2 O 3 polycrystals during film formation, and this is used as boron oxide (B 2 O 3 ) or by adding vanadium pentoxide (V 2 O 5), it is described that can be inexpensive and produce β-Ga 2 O 3 single crystal film with a substrate having a β-Ga 2 O 3 single crystal film easily .

しかしながら、いずれの技術も、炭素が混入したり、結晶性が悪かったりし、特に、キャリア濃度の制御性において、満足のいくものではなく、そのため、炭素が混入せず、さらに、結晶性も損なうことなく、キャリア濃度をも容易に制御できる手法が待ち望まれていた。   However, in any of the techniques, carbon is mixed or the crystallinity is poor, and in particular, the controllability of the carrier concentration is not satisfactory. Therefore, carbon is not mixed and the crystallinity is also impaired. There is a need for a method that can easily control the carrier concentration.

特開2002−93243号公報Japanese Patent Laid-Open No. 2002-93243 特開2005−235961号公報JP, 2005-235961, A 特開2013−028480号公報JP, 2013-028480, A 特開2014−015366号公報JP, 2014-015366, A

TOMM, Y. et al.,Floating zone growth ofβ- Ga2O3 : A new window material for optoelectronic device applications,Solar Energy Materials &Solar Cells,2001年2月,Vol.66,pp.369-374TOMM, Y. et al., Floating zone growth of β-Ga 2 O 3: A new window material for optoelectronic device applications, Solar Energy Materials & Solar Cells, February 2001, Vol. 66, pp. 369-374 UEDA, N., et al.,Synthesis and control of conductivity of ultraviolet transmitting β-Ga2O3 single crystals,Applied Physics Letters,1997年 6月30日,Volume 70, Issue 26,pp. 3561-3563UEDA, N., et al., Synthesis and control of conductivity of ultraviolet transmitting β-Ga2O3 single crystals, Applied Physics Letters, June 30, 1997, Volume 70, Issue 26, pp. 3561-3563

本発明は、半値幅が低く、半導体特性に優れたβ−Ga系膜を有する積層構造体の製造方法を提供することを目的とする。 An object of the present invention is to provide a method for producing a laminated structure having a β-Ga 2 O 3 -based film having a low half width and excellent semiconductor characteristics.

本発明者らは、上記目的を達成すべく鋭意検討した結果、GeまたはSiをドーパントとして用いて、ミストCVD法によって、β−Ga系膜を成膜すると、驚くべきことに、得られた膜に不純物として微量混入してしまうカーボンがほとんどなくなったばかりでなく、薄膜の半値幅も低くなった。このようなことは、本発明者らにとっても予想外のことであった。
また、本発明者らは、基板にβ−Gaを用いて、上記と同様にして、β−Ga系膜を成膜すると、得られた膜が、不純物のカーボンを実質的に含まないものとなり、さらに半値幅も同様低くなること等の種々の知見を得て、このような成膜方法が、上記従来の問題を一挙に解決できることを見出した。
As a result of intensive studies to achieve the above object, the present inventors have surprisingly achieved that a β-Ga 2 O 3 -based film is formed by mist CVD using Ge or Si as a dopant. Not only was there almost no carbon that would be incorporated as a small amount as an impurity in the resulting film, but also the half width of the thin film was lowered. Such a thing was unexpected for the present inventors.
In addition, the present inventors formed a β-Ga 2 O 3 based film using β-Ga 2 O 3 as a substrate in the same manner as described above, and the obtained film substantially contained carbon as an impurity. The inventors have obtained various findings such that the film is not contained and the half width is also lowered, and it has been found that such a film forming method can solve the above conventional problems at once.

また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。   In addition, after obtaining the above-mentioned findings, the present inventors repeated studies to complete the present invention.

すなわち、本発明は、以下の発明に関する。
[1] 原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された下地基板上にβ−ガリア構造を有する結晶性酸化物を主成分として含む結晶性酸化物薄膜を形成する結晶性積層構造体の製造方法であって、前記結晶性酸化物薄膜を形成する際に、GeまたはSiをドーパントとして用いて、ドーピング処理を行うことを特徴とする、前記結晶性酸化物薄膜がゲルマニウムまたはケイ素を含有するが、炭素を実質的に含有せず、半値幅が50arcsec以下である結晶性積層構造体の製造方法。
[2] 前記下地基板が、その表面の一部または全部にコランダム構造を有する結晶物を主成分として含む前記[1]記載の製造方法。
[3] 前記下地基板が、その表面の一部または全部にβ−ガリア構造を有する結晶物を主成分として含む前記[1]記載の製造方法。
[4] 前記β−ガリア構造を有する結晶物が、β−Gaである前記[3]記載の製造方法。
[5] 前記[1]〜[4]のいずれかに記載の製造方法を用いて得られることを特徴とする結晶性積層構造体。
[6] 前記[5]記載の結晶性積層構造体からなる半導体装置。
[7] 前記[5]記載の結晶性積層構造体を含む半導体装置。
[8] 前記[5]記載の結晶性積層構造体の結晶性酸化物薄膜と電極とを少なくとも備えていることを特徴とする半導体装置。
[9] 下地基板上に、直接または別の層を介して、β−ガリア構造を有する結晶性酸化物を主成分として含む結晶性酸化物薄膜を備え、
前記結晶性酸化物薄膜が、ゲルマニウムまたはケイ素を含有するが、炭素を実質的に含有せず、半値幅が50arcsec以下であることを特徴とする結晶性積層構造体。
That is, the present invention relates to the following inventions.
[1] Raw material fine particles generated by micronizing the raw material solution are supplied to the film forming chamber by the carrier gas, and a crystalline oxide having a β-gallia structure on the base substrate disposed in the film forming chamber as a main component As a method of manufacturing a crystalline layered structure forming a crystalline oxide thin film, wherein Ge or Si is used as a dopant to perform a doping process when the crystalline oxide thin film is formed. The method for producing a crystalline laminate structure, wherein the crystalline oxide thin film contains germanium or silicon but does not substantially contain carbon and has a half width of 50 arcsec or less.
[2] The method according to the above [1], wherein the base substrate contains, as a main component, a crystal having a corundum structure in part or all of its surface.
[3] The method according to [1], wherein the base substrate contains, as a main component, a crystalline product having a β-gallia structure in part or all of the surface thereof.
[4] The method according to [3], wherein the crystalline product having the β-gallia structure is β-Ga 2 O 3 .
[5] A crystalline laminate structure obtained by using the manufacturing method according to any one of the above [1] to [4].
[6] A semiconductor device comprising the crystalline laminated structure according to the above [5].
[7] A semiconductor device including the crystalline laminated structure according to the above [5].
[8] A semiconductor device comprising at least the crystalline oxide thin film of the crystalline laminated structure according to the above [5] and an electrode.
[9] A crystalline oxide thin film containing a crystalline oxide having a β-gallia structure as a main component, directly or through another layer, on a base substrate,
A crystalline laminate structure characterized in that the crystalline oxide thin film contains germanium or silicon but does not substantially contain carbon and has a half width of 50 arcsec or less.

本発明の製造方法により得られた結晶性積層構造体は、下地基板上の結晶性酸化物薄膜が炭素を実質的に含有せず、半値幅が50arcsec以下であり、半値幅が低く、半導体特性に優れている。   In the crystalline laminated structure obtained by the manufacturing method of the present invention, the crystalline oxide thin film on the base substrate contains substantially no carbon, the half width is 50 arcsec or less, the half width is small, and the semiconductor characteristics Excellent.

本発明の一実施形態の結晶性積層構造体の構成例を示す。The structural example of the crystalline laminated structure of one Embodiment of this invention is shown. 本発明の実施例で用いたミスト・エピタキシー装置の構成図である。It is a block diagram of the mist * epitaxy apparatus used in the Example of this invention. 本実施例におけるAFM像を示す。The AFM image in a present Example is shown.

本発明の製造方法は、原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された下地基板上にβ−ガリア構造を有する結晶性酸化物を主成分として含む結晶性酸化物薄膜を形成する結晶性積層構造体の製造方法であって、前記結晶性酸化物薄膜を形成する際に、GeまたはSiをドーパントとして用いて、ドーピング処理を行うことを特徴とする。そして、本発明の結晶性積層構造体は、下地基板上に、直接または別の層を介して、β−ガリア構造を有する結晶性酸化物を主成分として含む結晶性酸化物薄膜を備え、前記結晶性酸化物薄膜が、GeまたはSiを含有するが、炭素を実質的に含有せず、半値幅が50arcsec以下である。   According to the manufacturing method of the present invention, the raw material fine particles generated by micronizing the raw material solution are supplied to the film forming chamber by the carrier gas, and the crystalline oxidation having the β-gallia structure on the base substrate disposed in the film forming chamber. Method of forming a crystalline laminated thin film containing a crystalline oxide thin film as a main component, wherein Ge or Si is used as a dopant to form a crystalline oxide thin film. It is characterized by doing. The crystalline layered structure of the present invention comprises a crystalline oxide thin film containing a crystalline oxide having a β-gallia structure as a main component, directly or through another layer, on a base substrate, The crystalline oxide thin film contains Ge or Si but contains substantially no carbon and has a half width of 50 arcsec or less.

「結晶性積層構造体」とは、一層以上の結晶層を含む構造体であり、結晶層以外の層(例:アモルファス層)を含んでいてもよい。また、結晶層は、単結晶層であることが好ましいが、多結晶層であってもよい。前記結晶性酸化物薄膜は、結晶性酸化物半導体薄膜であるのが好ましく、前記結晶性酸化物半導体薄膜はアニール処理後であってもよく、これにより、結晶性薄膜とオーミック電極との間にオーミック電極が合金化・混晶化した金属酸化膜が形成されていてもよい。なお、前記オーミック電極としては、例えば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、金(Au)、クロム(Cr)、タングステン(W)及びバナジウム(V)並びに白金(Pt)、パラジウム(Pd)、金(Au)クロム(Cr)、ニッケル(Ni)、銅(Cu)及びコバルト(Co)などが挙げられる。   The “crystalline laminated structure” is a structure including one or more crystal layers, and may include a layer other than the crystal layer (eg, an amorphous layer). The crystalline layer is preferably a single crystal layer, but may be a polycrystalline layer. The crystalline oxide thin film is preferably a crystalline oxide semiconductor thin film, and the crystalline oxide semiconductor thin film may be after annealing treatment, whereby between the crystalline thin film and the ohmic electrode A metal oxide film in which an ohmic electrode is alloyed and mixed crystallized may be formed. Examples of the ohmic electrode include aluminum (Al), titanium (Ti), nickel (Ni), gold (Au), chromium (Cr), tungsten (W) and vanadium (V), and platinum (Pt). Examples include palladium (Pd), gold (Au) chromium (Cr), nickel (Ni), copper (Cu) and cobalt (Co).

前記結晶性酸化物薄膜は、GeまたはSiを含有している。前記GeまたはSiの含有量は、前記結晶性酸化物薄膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%〜20原子%であるのがより好ましく、0.00001原子%〜10原子%であるのが最も好ましい。   The crystalline oxide thin film contains Ge or Si. The content of Ge or Si in the composition of the crystalline oxide thin film is preferably 0.00001 at% or more, more preferably 0.00001 at% to 20 at%, 0.00001 Most preferably, it is atomic% to 10 atomic%.

また、前記結晶性酸化物薄膜は、炭素を実質的に含有していない。「炭素を実質的に含有していない」とは、具体的には、炭素の含有量が、前記結晶性酸化物薄膜の組成中、0.1原子%以下であることをいい、好ましくは0.01原子%以下であり、より好ましくは0.001原子%以下である。   In addition, the crystalline oxide thin film contains substantially no carbon. Specifically, "substantially free of carbon" means that the content of carbon is 0.1 atomic% or less in the composition of the crystalline oxide thin film, and preferably 0. .01 atomic% or less, more preferably 0.001 atomic% or less.

また、前記結晶性酸化物薄膜は、半値幅が50arcsec以下である。前記半値幅は、X線測定(アウト・オブ・プレーン(Out−of−plane)測定)の半値幅であり、本発明においては、前記結晶性酸化物薄膜の半値幅が40arcsec以下であるのが好ましい。   The crystalline oxide thin film has a half width of 50 arcsec or less. The half width is the half width of X-ray measurement (Out-of-plane measurement), and in the present invention, the half width of the crystalline oxide thin film is 40 arcsec or less. preferable.

<下地基板>
下地基板は、上記の結晶性酸化物薄膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよい。本発明においては、前記下地基板が、その表面の一部または全部にコランダム構造を有する結晶物を主成分として含む基板、またはその表面の一部または全部にβ−ガリア構造を有する結晶物を主成分として含む基板であるのが好ましい。表面の一部または全部にコランダム構造を有する結晶物を主成分として含む基板は、基板表面の一部または全部の組成比で、コランダム構造を有する結晶物を50%以上含むものであれば、特に限定されないが、本発明においては、70%以上含むものであるのが好ましく、90%以上であるのがより好ましい。表面の一部または全部にコランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板(例:c面サファイア基板)、α型酸化ガリウム基板などが挙げられる。表面の一部または全部にβ−ガリア構造を有する結晶物を主成分とする基板は、基板表面の一部または全部の組成比で、β−ガリア構造を有する結晶物を50%以上含むものであれば、特に限定されないが、本発明においては、70%以上含むものであるのが好ましく、90%以上であるのがより好ましい。表面の一部または全部にβ−ガリア構造を有する結晶物を主成分として含む基板としては、例えばβ−Ga基板、又はβ−AlGaO系基板(好ましくはGaとAlとを含みAlが0wt%より多くかつ60wt%以下である混晶体基板)などが挙げられる。その他の下地基板の例としては、表面の一部または全部に六方晶構造を有する結晶物を主成分として含む基板(例:SiC基板、ZnO基板、GaN基板)などが挙げられる。六方晶構造を有する前記基板上には、直接または別の層(例:緩衝層)を介して、前記結晶性酸化物薄膜を形成するのが好ましい。また、下地基板の厚さは、本発明においては特に限定されないが、好ましくは、50〜2000μmであり、より好ましくは200〜800μmである。
本発明においては、前記下地基板が、β−Ga基板、又はGaとAlとを含みAlが0wt%より多くかつ60wt%以下である混晶体基板であるのが好ましく、β−Ga基板であるのがより好ましい。このような好ましい下地基板を用いることで、前記結晶性酸化物薄膜の不純物のカーボン含有率、キャリア濃度および半値幅が、他の下地基板を用いた場合に比べてさらに低減することができる。
<Base substrate>
The base substrate is not particularly limited as long as it can be a support of the above crystalline oxide thin film. It may be an insulator substrate, a semiconductor substrate, or a conductive substrate. In the present invention, the base substrate mainly comprises a substrate mainly comprising a crystal having a corundum structure in a part or all of the surface, or a crystal having a β-galia structure in a part or all of the surface It is preferable that it is a board | substrate containing as a component. The substrate containing as a main component a crystal having a corundum structure in a part or all of the surface is particularly preferably one containing 50% or more of a crystal having a corundum structure in the composition ratio of part or all of the substrate surface Although not limited, in the present invention, 70% or more is preferable, and 90% or more is more preferable. Examples of the substrate whose main component is a crystal having a corundum structure in part or all of the surface include, for example, a sapphire substrate (eg, c-plane sapphire substrate), an α-type gallium oxide substrate, and the like. A substrate mainly composed of a crystal having a β-gallia structure in a part or all of the surface is a substrate containing 50% or more of a crystal having a β-gallia structure in the composition ratio of a part or all of the substrate surface If it is included, it is not particularly limited, but in the present invention, the content is preferably 70% or more, and more preferably 90% or more. As a substrate containing as a main component a crystal having a β-gallia structure in part or all of the surface, for example, a β-Ga 2 O 3 substrate or a β-AlGaO based substrate (preferably Ga 2 O 3 and Al 2 O 3) 3 and a Al 2 O 3 is mixed crystal substrate), and the like is often and 60 wt% or less than 0 wt%. Examples of other base substrates include substrates containing a crystal having a hexagonal crystal structure in part or all of the surface as a main component (example: SiC substrate, ZnO substrate, GaN substrate) and the like. Preferably, the crystalline oxide thin film is formed on the substrate having a hexagonal crystal structure directly or through another layer (eg, a buffer layer). The thickness of the base substrate is not particularly limited in the present invention, but is preferably 50 to 2000 μm, more preferably 200 to 800 μm.
In the present invention, the base substrate is a β-Ga 2 O 3 substrate or a mixed crystal substrate containing Ga 2 O 3 and Al 2 O 3 and having Al 2 O 3 in an amount of more than 0 wt% and 60 wt% or less. Is preferred, and a β-Ga 2 O 3 substrate is more preferred. By using such a preferable base substrate, the carbon content, carrier concentration and half width of the impurity of the crystalline oxide thin film can be further reduced as compared with the case where other base substrate is used.

<結晶性酸化物薄膜>
前記結晶性酸化物薄膜は、β−ガリア構造を有する結晶性酸化物を主成分として含んでいればそれでよいが、前記結晶性酸化物がβ−Gaであるのが好ましい。「主成分」とは、β−ガリア構造を有する結晶性酸化物がβ−Gaである場合、前記薄膜の金属元素中のガリウムの原子比が0.5以上の割合でβ−Gaが含まれていればそれでよい。本発明においては、前記薄膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体薄膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよい。なお、前記結晶性酸化物薄膜は、通常、単結晶であるが、多結晶であってもよい。
<Crystalline oxide thin film>
The crystalline oxide thin film may contain crystalline oxide having a β-gallia structure as a main component, but it is preferable that the crystalline oxide is β-Ga 2 O 3 . When the crystalline oxide having a β-gallia structure is β-Ga 2 O 3 , the “main component” means that the atomic ratio of gallium in the metal element of the thin film is 0.5 or more and β-Ga That is fine if 2 O 3 is included. In the present invention, the atomic ratio of gallium in the metal element in the thin film is preferably 0.7 or more, more preferably 0.8 or more. Further, the thickness of the crystalline oxide semiconductor thin film is not particularly limited, and may be 1 μm or less, or 1 μm or more. The crystalline oxide thin film is usually single crystal but may be polycrystalline.

前記結晶性酸化物薄膜は、下地基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に2相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性酸化物薄膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、(導電性薄膜の厚さ)/(絶縁性薄膜の厚さ)の比が0.001〜100であるのが好ましく、0.1〜5がさらに好ましい。このさらに好ましい比は、具体的には例えば、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2,3、4、5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。   The crystalline oxide thin film may be formed directly on the base substrate, or may be formed through another layer. As another layer, a corundum structure crystal thin film of another composition, a crystal thin film other than the corundum structure, an amorphous thin film, etc. may be mentioned. The structure may be a single layer structure or a multilayer structure. In addition, two or more crystal phases may be mixed in the same layer. In the case of the multilayer structure, the crystalline oxide thin film is formed by, for example, laminating an insulating thin film and a conductive thin film, but the present invention is not limited to this. When the insulating thin film and the conductive thin film are stacked to form a multi-layer structure, the compositions of the insulating thin film and the conductive thin film may be the same or may be different from each other. Although the ratio of the thickness of the insulating thin film to the thickness of the conductive thin film is not particularly limited, for example, the ratio of (the thickness of the conductive thin film) / (the thickness of the insulating thin film) is 0.001 to 100. Preferably, 0.1 to 5 is more preferable. More preferable ratios are specifically, for example, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, and the like. 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 3, 4, 5 as exemplified herein It may be in the range between any two of the numerical values.

導電性薄膜は、本発明の目的を阻害しない範囲において、導電性を付与すべく不純物でドーピングされていてもよい。絶縁性薄膜は、通常、不純物のドーピングが不要であるが、導電性が現れない程度にドーピングされていてもよい。   The conductive thin film may be doped with an impurity to impart conductivity, as long as the object of the present invention is not impaired. The insulating thin film usually does not require doping with impurities, but may be doped to such an extent that conductivity does not appear.

本発明の結晶性積層構造体は、原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された前記下地基板上に前記結晶性酸化物薄膜を形成する際に、GeまたはSiをドーパントとして用いて、ドーピング処理を行うことで製造される。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的有利に表面粗さが0.1μm以下の結晶性酸化物薄膜を備える結晶性積層構造体を製造することができる。GeまたはSiのドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、体積比で、0.01〜10%であるのが好ましく、0.1〜5%であるのがより好ましい。   In the crystalline laminated structure of the present invention, the crystalline oxide is provided on the base substrate disposed in the film forming chamber by supplying the raw material fine particles generated by micronizing the raw material solution to the film forming chamber using the carrier gas. When forming a thin film, it manufactures by performing a doping process, using Ge or Si as a dopant. In the present invention, the doping treatment is preferably carried out by including the abnormal particle suppressor in the raw material solution. By carrying out the doping treatment by including the abnormal particle suppressor in the raw material solution, it is possible to efficiently and industrially advantageously manufacture a crystalline laminated structure provided with a crystalline oxide thin film having a surface roughness of 0.1 μm or less. Can. The doping amount of Ge or Si is not particularly limited as long as the object of the present invention is not impaired, but it is preferably 0.01 to 10% by volume ratio in the raw material solution, and 0.1 to 5%. Is more preferable.

異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物薄膜の表面粗さを0.1μm以下とすることができれば特に限定されないが、本発明においては、Br、I、FおよびClから選択される少なくとも1種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、BrやIを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で50%以下であることが好ましく、30%以下であることがより好ましく、10〜20%の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物薄膜の異常粒の成長を抑制して表面を平滑にすることができる。   The abnormal particle suppressor refers to one that has the effect of suppressing the generation of particles by-produced in the film forming process, and is not particularly limited as long as the surface roughness of the crystalline oxide thin film can be 0.1 μm or less. In the present invention, it is preferable to be an abnormal particle suppressor comprising at least one selected from Br, I, F and Cl. When Br or I is introduced into the thin film as an abnormal grain suppressor to stably form a film, it is possible to suppress the deterioration of the surface roughness due to abnormal grain growth. The addition amount of the abnormal particle suppressor is not particularly limited as long as abnormal particles can be suppressed, but it is preferably 50% or less by volume ratio in the raw material solution, more preferably 30% or less, and 10 to 20% Most preferably, it is within the range. By using the abnormal particle suppressor in such a preferable range, it can be functioned as an abnormal particle inhibitor, so that the growth of abnormal particles of the crystalline oxide thin film can be suppressed to make the surface smooth. .

結晶性酸化物半導体薄膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物、アルミニウム化合物又は鉄化合物を結晶性酸化物薄膜の組成に合わせて組み合わせた原料化合物を酸化反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性酸化物半導体薄膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、ガリウムの有機金属錯体(例:アセチルアセトナート錯体)やハロゲン化物(フッ化、塩化、臭化、又はヨウ化物)などが挙げられるが、本発明においては、ハロゲン化物(フッ化、塩化、臭化、又はヨウ化物)を用いることが好ましい。   The method for forming the crystalline oxide semiconductor thin film is not particularly limited as long as the object of the present invention is not impaired. For example, a gallium compound and optionally an indium compound, an aluminum compound or an iron compound may be combined with the composition of the crystalline oxide thin film It can be formed by subjecting the combined starting compounds to an oxidation reaction. Thus, the crystalline oxide semiconductor thin film can be crystal-grown on the base substrate from the base substrate side. As a gallium compound, it may be changed to a gallium compound immediately before film formation using gallium metal as a starting material. Examples of the gallium compound include organic metal complexes of gallium (eg, acetylacetonate complex) and halides (fluorination, chloride, bromide, or iodide). In the present invention, halides (fluoride) are used. It is preferred to use chloride, bromide or iodide).

結晶性酸化物半導体薄膜の成膜温度は、特に限定されないが、800℃以下が好ましく、700℃以下がより好ましい。また、前記成膜を、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。   Although the film-forming temperature of a crystalline oxide semiconductor thin film is not specifically limited, 800 degrees C or less is preferable, and 700 degrees C or less is more preferable. The film formation may be performed under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxygen atmosphere, as long as the object of the present invention is not impaired. It may be performed under any pressure, under pressure and under reduced pressure, but in the present invention, it is preferably performed under normal pressure or atmospheric pressure. Note that the film thickness can be set by adjusting the film formation time.

また、キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01〜20L/分であるのが好ましく、1〜10L/分であるのがより好ましい。   The type of carrier gas is not particularly limited as long as the object of the present invention is not impaired. For example, oxygen, ozone, inert gas such as nitrogen or argon, or reducing gas such as hydrogen gas or forming gas is preferable. As an example. In addition, although one kind of carrier gas may be used, it may be two or more kinds, and a dilution gas (for example, 10-fold dilution gas etc.) in which the carrier gas concentration is changed may be used as the second carrier gas. You may use further. Further, the carrier gas may be supplied not only to one place, but also to two or more places. The flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.

より具体的には、結晶性酸化物薄膜は、原料化合物が溶解した原料溶液から生成されたミスト状の原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を酸化反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に微粒子化される。   More specifically, in the crystalline oxide thin film, mist-like raw material fine particles generated from the raw material solution in which the raw material compound is dissolved are supplied to the film forming chamber to react the raw material compound in the film forming chamber. Can be formed by The solvent of the raw material solution is not particularly limited, but is preferably water, hydrogen peroxide water or an organic solvent. In the present invention, the above-mentioned starting compound is usually oxidized in the presence of a dopant starting material. The dopant raw material is preferably included in the raw material solution and is micronized together with the raw material compound.

ドーパント原料としては、ドーピングされるGeまたはSiの金属単体又は化合物(例:ハロゲン化物、酸化物)などが挙げられる。   As a dopant raw material, the metal single-piece | unit or compound (example: halide, oxide) of Ge or Si to be doped etc. are mentioned.

本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、600℃以上が好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性酸化物半導体薄膜のキャリア濃度を下げることができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、10秒〜10時間であるのが好ましく、10秒〜1時間であるのがより好ましい。   In the present invention, annealing may be performed after film formation. The temperature of the annealing treatment is not particularly limited, but is preferably 600 ° C. or more. By performing the annealing treatment at such a preferable temperature, the carrier concentration of the crystalline oxide semiconductor thin film can be more suitably reduced. The treatment time of the annealing treatment is not particularly limited as long as the object of the present invention is not impaired, but it is preferably 10 seconds to 10 hours, and more preferably 10 seconds to 1 hour.

上記のようにして得られた本発明の結晶性積層構造体の前記結晶性酸化物薄膜は、半値幅が約50arcsec以下であるが、好ましくは約40arcsec以下である。バンドギャップは、好ましくは4.8〜4.9eVである。   The crystalline oxide thin film of the crystalline laminate structure of the present invention obtained as described above has a half width of about 50 arcsec or less, preferably about 40 arcsec or less. The band gap is preferably 4.8 to 4.9 eV.

また、本発明においては、前記結晶性酸化物薄膜上に、直接または別の層を介して、酸化物半導体層または/および窒化物半導体層(例えばGaN系半導体層等)を備えていてもよい。   In the present invention, an oxide semiconductor layer or / and a nitride semiconductor layer (for example, a GaN-based semiconductor layer or the like) may be provided on the crystalline oxide thin film directly or through another layer. .

<結晶性積層構造体の構成例>
本実施形態の結晶性積層構造体及びこれを用いた半導体装置の好適な例を図1に示す。図1の例では、下地基板1上に結晶性酸化物薄膜3が形成されている。結晶性酸化物半導体薄膜3は、下地基板1側から順に絶縁性薄膜3aと導電性薄膜3bが積層されて構成されている。導電性薄膜3b上にゲート絶縁膜5が形成されている。ゲート絶縁膜5上にはゲート電極7が形成されている。また、導電性薄膜3b上には、ゲート電極7を挟むように、ソース・ドレイン電極9が形成されている。このような構成によれば、ゲート電極7に印加するゲート電圧によって導電性薄膜3bに形成される空乏層の制御が可能となり、トランジスタ動作(FETデバイス)が可能となる。
<Configuration Example of Crystalline Laminated Structure>
A preferred example of the crystalline layered structure of the present embodiment and a semiconductor device using the same is shown in FIG. In the example of FIG. 1, the crystalline oxide thin film 3 is formed on the base substrate 1. The crystalline oxide semiconductor thin film 3 is configured by laminating the insulating thin film 3 a and the conductive thin film 3 b sequentially from the base substrate 1 side. The gate insulating film 5 is formed on the conductive thin film 3b. A gate electrode 7 is formed on the gate insulating film 5. Further, source / drain electrodes 9 are formed on the conductive thin film 3 b so as to sandwich the gate electrode 7. According to such a configuration, control of the depletion layer formed in the conductive thin film 3b can be performed by the gate voltage applied to the gate electrode 7, and transistor operation (FET device) becomes possible.

本実施形態の結晶性積層構造体を用いて形成される半導体装置としては、MISやHEMT等のトランジスタやTFT、半導体‐金属接合を利用したショットキーバリアダイオード、他のP層と組み合わせたPN又はPINダイオード、受発光素子が挙げられる。本発明においては、前記結晶性積層構造体の結晶性酸化物薄膜上に、直接または別の層を介して、ショットキー電極を備え、前記結晶性積層構造体の下地基板上に、直接または別の層を介して、オーミック電極を備える半導体装置が好ましく、前記結晶性積層構造体の半導体特性により、半導体装置そのものの信頼性を向上させることができる。このような新規かつ有用な好ましい半導体装置も本発明の半導体装置に含まれる。
前記ショットキー電極やオーミック電極は、公知のものであってよく、公知の手段を用いて、これらを前記結晶性積層構造体に備えることができる。なお、別の層を介する場合の別の層としては、公知の半導体層、絶縁体層、導体層などが挙げられ、これらの層は、公知のものであってよく、本発明においては、公知の手段でもって、これらの層を積層することができる。
As a semiconductor device formed using the crystalline layered structure of the present embodiment, a transistor such as MIS or HEMT, a TFT, a Schottky barrier diode using a semiconductor-metal junction, PN combined with another P layer, or Examples include PIN diodes and light emitting and receiving elements. In the present invention, a Schottky electrode is provided directly or through another layer on the crystalline oxide thin film of the crystalline laminated structure, and the Schottky electrode is directly or separately formed on the base substrate of the crystalline laminated structure. A semiconductor device provided with an ohmic electrode is preferable via the layer of (4), and the semiconductor characteristics of the crystalline laminated structure can improve the reliability of the semiconductor device itself. Such novel and useful preferred semiconductor devices are also included in the semiconductor device of the present invention.
The Schottky electrode and the ohmic electrode may be known ones, and they may be provided to the crystalline laminated structure using known means. In addition, as another layer in the case of passing through another layer, a well-known semiconductor layer, an insulator layer, a conductor layer, etc. may be mentioned, and these layers may be known ones, and in the present invention, they are known. These layers can be stacked by means of

以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited thereto.

1.ミスト・エピタキシー装置
まず、図2を用いて、本実施例で用いたミスト・エピタキシー装置19を説明する。ミスト・エピタキシー装置19は、下地基板等の被成膜試料20を載置する試料台21と、キャリアガスを供給するキャリアガス源22と、キャリアガス源22から送り出されるキャリアガスの流量を調節するための流量調節弁23と、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる成膜室27と、成膜室27の周辺部に設置されたヒータ28を備えている。試料台21は、石英からなり、被成膜試料20を載置する面が水平面から傾斜している。成膜室27と試料台21をどちらも石英で作製することにより、被成膜試料20上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
1. Mist-epitaxy device First, the mist-epitaxy device 19 used in the present embodiment will be described with reference to FIG. The mist / epitaxy apparatus 19 adjusts the flow rate of the carrier gas delivered from the sample stage 21 on which the film formation sample 20 such as the base substrate is placed, the carrier gas source 22 for supplying the carrier gas, and the carrier gas source 22. Flow control valve 23, mist generation source 24 containing raw material solution 24a, container 25 containing water 25a, ultrasonic transducer 26 attached to the bottom of container 25, quartz tube with an inner diameter of 40 mm And a heater 28 installed at the periphery of the film forming chamber 27. The sample table 21 is made of quartz, and the surface on which the film-forming sample 20 is placed is inclined from the horizontal surface. By forming both the film forming chamber 27 and the sample table 21 with quartz, it is possible to suppress the mixing of impurities derived from the device into the thin film formed on the film forming sample 20.

2.原料溶液の作製
<実施例1>
臭化ガリウムが0.1mol/L、ゲルマニウムが原子比で0.04%となるように、臭化ガリウムと酸化ゲルマニウムを混合して水溶液を調整し、この際、さらに48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液とした。
2. Preparation of Raw Material Solution <Example 1>
The aqueous solution is prepared by mixing gallium bromide and germanium oxide such that the concentration of gallium bromide is 0.1 mol / L and the atomic ratio of germanium is 0.04%. In a volume ratio of 10% and used as a raw material solution.

<実施例2>
臭化ガリウムが0.1mol/L、ゲルマニウムが原子比で0.04%となるように、臭化ガリウムと酸化ゲルマニウムを混合して水溶液を調整し、これを原料溶液とした。
Example 2
The aqueous solution was prepared by mixing gallium bromide and germanium oxide such that the concentration of gallium bromide was 0.1 mol / L and the atomic ratio of germanium was 0.04%, and this was used as a raw material solution.

<実施例3>
臭化ガリウムが0.1mol/L、ゲルマニウムが原子比で1%となるように、臭化ガリウムと酸化ゲルマニウムを混合して水溶液を調整し、この際、さらに48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液とした。
Example 3
The aqueous solution is prepared by mixing gallium bromide and germanium oxide such that the concentration of gallium bromide is 0.1 mol / L and the atomic ratio of germanium is 1%. It was made to contain so that it might be set to 10% in ratio, and this was made into the raw material solution.

<実施例4>
臭化ガリウムが0.1mol/L、ケイ素が原子比で0.04%となるように、臭化ガリウムと酸化ケイ素を混合して水溶液を調整し、この際、さらに48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液とした。
Example 4
The aqueous solution is prepared by mixing gallium bromide and silicon oxide so that the concentration of gallium bromide is 0.1 mol / L and the atomic ratio of silicon is 0.04%. In a volume ratio of 10% and used as a raw material solution.

<実施例5>
臭化ガリウムが0.1mol/L、ケイ素が原子比で0.04%となるように、臭化ガリウムと酸化ケイ素を混合して水溶液を調整し、これを原料溶液とした。
Example 5
The aqueous solution was prepared by mixing gallium bromide and silicon oxide so that the concentration of gallium bromide was 0.1 mol / L and the atomic ratio of silicon was 0.04%, and this was used as a raw material solution.

<実施例6>
臭化ガリウムが0.1mol/L、ケイ素が原子比で1%となるように、臭化ガリウムと酸化ケイ素を混合して水溶液を調整し、この際、さらに48%臭化水素酸溶液を体積比で10%となるように含有させ、これを原料溶液とした。
Example 6
The aqueous solution is prepared by mixing gallium bromide and silicon oxide so that the concentration of gallium bromide is 0.1 mol / L and the atomic ratio of silicon is 1%. It was made to contain so that it might be set to 10% in ratio, and this was made into the raw material solution.

<比較例1>
ガリウムアセチルアセトナート0.1mol/Lの水溶液のみを原料溶液とした。
Comparative Example 1
Only an aqueous solution of gallium acetylacetonate 0.1 mol / L was used as a raw material solution.

<比較例2>
ガリウムアセチルアセトナートが0.1mol/L、スズが原子比で0.04%となるように、ガリウムアセチルアセトナートと酸化スズを混合して水溶液を調整し、これを原料溶液とした。
Comparative Example 2
An aqueous solution was prepared by mixing gallium acetylacetonate and tin oxide so that the concentration of gallium acetylacetonate was 0.1 mol / L and the atomic ratio of tin was 0.04%, and this was used as a raw material solution.

<比較例3>
ガリウムアセチルアセトナートが0.1mol/L、チタンが原子比で0.04%となるように、ガリウムアセチルアセトナートと酸化チタンを混合して水溶液を調整し、これを原料溶液とした。
Comparative Example 3
An aqueous solution was prepared by mixing gallium acetylacetonate and titanium oxide so that the concentration of gallium acetylacetonate was 0.1 mol / L and the atomic ratio of titanium was 0.04%, and this was used as a raw material solution.

<比較例4>
ガリウムアセチルアセトナートが0.1mol/L、スズが原子比で1%となるように、ガリウムアセチルアセトナートと酸化スズを混合して水溶液を調整し、これを原料溶液とした。
Comparative Example 4
An aqueous solution was prepared by mixing gallium acetylacetonate and tin oxide so that the concentration of gallium acetylacetonate was 0.1 mol / L and the atomic ratio of tin was 1%, and this was used as a raw material solution.

3.成膜準備
上記2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、被成膜試料20として、1辺が10mmの正方形の基板(厚さ600μm)を試料台21上に設置させ、ヒータ28を作動させて成膜室27内の温度を650℃にまで昇温させた。次に、流量調節弁23を開いてキャリアガス源22からキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5L/minに調節した。なお、キャリアガスとして酸素を用い、前記基板として、実施例では、β−Ga基板を用いた。また、比較例では、YSZ基板を用いた。
3. Preparation for film formation The raw material solution 24 a obtained in the above was contained in the mist generation source 24. Next, a square substrate (600 μm in thickness) with a side of 10 mm is placed on the sample table 21 as the film-forming sample 20, and the heater 28 is operated to raise the temperature in the film forming chamber 27 to 650 ° C. The temperature was raised. Next, the flow rate control valve 23 is opened to supply the carrier gas from the carrier gas source 22 into the film forming chamber 27 and the atmosphere in the film forming chamber 27 is sufficiently replaced with the carrier gas. Adjusted to min. Note that oxygen was used as a carrier gas, and in the examples, a β-Ga 2 O 3 substrate was used as the substrate. In the comparative example, a YSZ substrate was used.

4.単層膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室27内に導入され、成膜室27内で反応して、被成膜試料20の成膜面での熱反応によって被成膜試料20上に薄膜を形成した。なお、成膜の時間を調節することにより、膜厚の制御を行った。
4. Next, the ultrasonic transducer 26 was vibrated at 2.4 MHz, and the vibration was propagated through the water 25 a to the raw material solution 24 a to form the raw material solution 24 a into fine particles to generate raw material fine particles. The raw material fine particles are introduced into the film forming chamber 27 by the carrier gas, react in the film forming chamber 27, and a thin film is formed on the film forming sample 20 by a thermal reaction on the film forming surface of the film forming sample 20. It formed. The film thickness was controlled by adjusting the film formation time.

5.評価
上記4.にて得られたβ−Ga薄膜の相の同定をした。同定は、薄膜用XRD回折装置を用いて、15度から95度の角度で2θ/ωスキャンを行うことによって行った。測定は、CuKα線を用いて行った。
また、得られたβ−Ga薄膜の炭素不純物の有無や半値幅を測定した。なお、炭素不純物については、SIMS分析装置を用いて測定した。半値幅については、X線分析装置を用いて測定した。
5. Evaluation Above 4. The phase of the β-Ga 2 O 3 thin film obtained in the above was identified. Identification was performed by performing 2θ / ω scanning at an angle of 15 ° to 95 ° using an XRD diffractometer for thin film. The measurement was performed using a CuK alpha ray.
Moreover, the presence and the half width of the obtained β-Ga 2 O 3 thin film of carbon impurities were measured. The carbon impurities were measured using a SIMS analyzer. The half width was measured using an X-ray analyzer.

以上のように、実施例のものはいずれもC含有量が測定限界以下であり、いずれの半値幅も50arcsec以下と低かった。   As described above, in each of the examples, the C content was less than the measurement limit, and both half widths were as low as 50 arcsec or less.

また、実施例1の結晶性積層構造体について、結晶性酸化物薄膜の表面をAFMで観察した。AFM像を図3に示す。図3から表面モフォロジーが良好であることがわかる。   In addition, with respect to the crystalline laminated structure of Example 1, the surface of the crystalline oxide thin film was observed by AFM. An AFM image is shown in FIG. It can be seen from FIG. 3 that the surface morphology is good.

本発明の結晶性積層構造体は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置に有用である。   The crystalline layered structure of the present invention can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices etc.), electronic parts / electrical equipment parts, optical / electrophotographic related apparatuses, industrial members, etc. In particular, semiconductor apparatuses Useful for

1 下地基板
3 結晶性酸化物薄膜
3a 絶縁性薄膜
3b 導電性薄膜
5 ゲート絶縁膜
7 ゲート電極
9 ソース・ドレイン電極
19 ミスト・エピタキシー装置
20 被成膜試料
21 試料台
22 キャリアガス源
23 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 成膜室
28 ヒータ

DESCRIPTION OF SYMBOLS 1 base substrate 3 crystalline oxide thin film 3a insulating thin film 3b conductive thin film 5 gate insulating film 7 gate electrode 9 source * drain electrode 19 mist * epitaxy apparatus 20 film-forming sample 21 sample stand 22 carrier gas source 23 flow control valve 24 mist generation source 24a raw material solution 25 container 25a water 26 ultrasonic transducer 27 film forming chamber 28 heater

Claims (3)

ガリウム化合物を含む原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成s膜室内に配置された下地基板上にβ−ガリア構造を有する結晶性酸化物を主成分として含む結晶性酸化物薄膜を形成する結晶性積層構造体の製造方法であって、前記ガリウム化合物が炭素を含まず、前記結晶性酸化物薄膜を形成する際に、GeまたはSiをドーパントとして用いて、ドーピング処理を行うことを特徴とする、前記結晶性酸化物薄膜がゲルマニウムまたはケイ素を含有する結晶性積層構造体の製造方法。 Raw material fine particles generated by micronizing a raw material solution containing a gallium compound are supplied to a film forming chamber by a carrier gas, and a crystalline oxide having a β-gallia structure is formed on a base substrate disposed in the film forming chamber. A method for producing a crystalline multilayer structure, comprising forming a crystalline oxide thin film containing as a main component, wherein the gallium compound does not contain carbon, and when forming the crystalline oxide thin film, the dopant is Ge or Si. Wherein the crystalline oxide thin film contains germanium or silicon, and a doping process is performed. 前記下地基板が、その表面の一部または全部にβ−ガリア構造を有する結晶物を主成分として含む請求項1記載の製造方法。   The method according to claim 1, wherein the base substrate contains, as a main component, a crystal having a β-galia structure in part or all of the surface thereof. 前記β−ガリア構造を有する結晶物が、β−Gaである請求項2記載の製造方法。 The method according to claim 2 , wherein the crystalline product having a β-gallia structure is β-Ga 2 O 3 .
JP2014195870A 2014-09-25 2014-09-25 Method of manufacturing crystalline laminated structure and semiconductor device Active JP6515318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014195870A JP6515318B2 (en) 2014-09-25 2014-09-25 Method of manufacturing crystalline laminated structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014195870A JP6515318B2 (en) 2014-09-25 2014-09-25 Method of manufacturing crystalline laminated structure and semiconductor device

Publications (2)

Publication Number Publication Date
JP2016066756A JP2016066756A (en) 2016-04-28
JP6515318B2 true JP6515318B2 (en) 2019-05-22

Family

ID=55804322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014195870A Active JP6515318B2 (en) 2014-09-25 2014-09-25 Method of manufacturing crystalline laminated structure and semiconductor device

Country Status (1)

Country Link
JP (1) JP6515318B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909191B2 (en) * 2018-09-27 2021-07-28 信越化学工業株式会社 Laminates, semiconductor devices and methods for manufacturing laminates
JP7078582B2 (en) * 2019-08-29 2022-05-31 信越化学工業株式会社 Method for forming a laminated structure, a semiconductor device, and a crystalline oxide film
JP7078581B2 (en) * 2019-08-29 2022-05-31 信越化学工業株式会社 Laminated structure, semiconductor device, and method for manufacturing the laminated structure
JP7093329B2 (en) * 2019-09-02 2022-06-29 信越化学工業株式会社 Laminated structures, semiconductor devices and semiconductor systems
JP6846754B2 (en) * 2020-03-31 2021-03-24 株式会社タムラ製作所 Crystal laminated structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006335616A (en) * 2005-06-03 2006-12-14 Nippon Light Metal Co Ltd Gallium oxide single crystal
JP5692596B2 (en) * 2011-06-23 2015-04-01 学校法人早稲田大学 Method for controlling conductivity of β-Ga 2 O 3 single crystal
US9461124B2 (en) * 2011-09-08 2016-10-04 Tamura Corporation Ga2O3 semiconductor element
JP2013251439A (en) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd Semiconductor stacked structure and semiconductor element
JP5528612B1 (en) * 2013-07-09 2014-06-25 Roca株式会社 Semiconductor device
JP5777756B2 (en) * 2014-02-27 2015-09-09 株式会社タムラ製作所 β-Ga2O3-based single crystal substrate

Also Published As

Publication number Publication date
JP2016066756A (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6539906B2 (en) Method of manufacturing crystalline laminated structure and semiconductor device
US10535728B2 (en) Crystalline multilayer oxide thin films structure in semiconductor device
JP6893625B2 (en) Crystalline laminated structure, semiconductor device
JP6680434B2 (en) Peeling method, crystalline semiconductor film and semiconductor device
JP6916426B2 (en) Laminated structure and its manufacturing method, semiconductor device and crystal film
JP6539921B2 (en) Crystalline oxide semiconductor thin film, semiconductor device
JP6515318B2 (en) Method of manufacturing crystalline laminated structure and semiconductor device
JP2016155714A (en) α-Ga2O3 SINGLE CRYSTAL, PRODUCTION METHOD OF α-Ga2O3, AND SEMICONDUCTOR DEVICE USING THE SAME
JP2015196603A (en) Crystalline laminated structure and semiconductor device
JP2020073424A (en) α-Ga2O3 SINGLE CRYSTAL AND MANUFACTURING APPARATUS OF THE SAME AND SEMICONDUCTOR DEVICE USING THE SAME

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6515318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250